KR20170058296A - 전자 디바이스 - Google Patents

전자 디바이스 Download PDF

Info

Publication number
KR20170058296A
KR20170058296A KR1020160152327A KR20160152327A KR20170058296A KR 20170058296 A KR20170058296 A KR 20170058296A KR 1020160152327 A KR1020160152327 A KR 1020160152327A KR 20160152327 A KR20160152327 A KR 20160152327A KR 20170058296 A KR20170058296 A KR 20170058296A
Authority
KR
South Korea
Prior art keywords
electronic component
height
electronic device
electronic
bumps
Prior art date
Application number
KR1020160152327A
Other languages
English (en)
Other versions
KR101829751B1 (ko
Inventor
유지 토요타
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20170058296A publication Critical patent/KR20170058296A/ko
Application granted granted Critical
Publication of KR101829751B1 publication Critical patent/KR101829751B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0504—Holders; Supports for bulk acoustic wave devices
    • H03H9/0514—Holders; Supports for bulk acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0566—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers
    • H03H9/0576—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers including surface acoustic wave [SAW] devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1085—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a non-uniform sealing mass covering the non-active sides of the BAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/175—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Acoustics & Sound (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

플립칩 실장된 복수의 전자부품을 포함하고, 표면의 평탄성이 뛰어난 CSP형 전자 디바이스를 제공한다.
전자 디바이스(1)는, 실장 기판(10)과, 실장 기판(10)의 표면에, 범프(21 및 22)를 통해 플립칩 실장되어 있는 전자부품(11 및 12)과, 전자부품(11 및 12)을 실장 기판(10) 상에 봉지하기 위한 봉지 부재(13)를 포함하고, 전자부품(11)의 두께(tx1)는, 전자부품(12)의 두께(tx2)보다도 두꺼우면서, 전자부품(11)에 접합된 범프(21)의 높이(ty1)는, 전자부품(12)에 접합된 범프(22)의 높이(ty2)보다도 낮다.

Description

전자 디바이스{ELECTRONIC DEVICE}
본 발명은, 플립칩(flip-chip) 실장된 복수의 전자부품을 가지는 전자 디바이스에 관한 것이다.
복수의 기능 소자나 전자부품으로 구성된 전자 디바이스를 소형화 및 저배화(低背化)하기 위한 실장 수단으로, 플립칩 실장을 들 수 있다.
도 9는, 특허문헌 1에 개시된 전자 디바이스의 단면도이다. 도 9에는, 2개의 탄성표면파 소자가 플립칩 실장되어 1 패키지화된 전자 디바이스가 개시되어 있다. 동(同) 도면에 기재된 전자 디바이스는, 캐비티(cavity) 형상의 패키지(601)와, 뚜껑판(602)과, 플립칩 본딩(bonding)에 의해 실장된 2개의 탄성표면파 소자(611 및 612)를 포함한 표면 실장형 듀얼 필터이다. 탄성표면파 소자(611 및 612)를 구성하는 IDT(Interdigital Transducer) 전극(632)이 배치된 공간(641 및 642)은, 범프(bump)(621 및 622)에 의해 확보되어 있다. 패키지(601)와 뚜껑판(602)은 고융점 솔더(solder)로 이루어지는, 땜납재(603)에 의해 접합되어 패키지(601) 내부가 기밀(氣密) 봉지(封止)되어 있다.
플립칩 실장형 전자 디바이스를 소형화하는 방법으로, 2개의 전자부품의 간격을 작게 하는 것을 들 수 있다. 그러나 탑재하는 2개의 전자부품 간격을 작게 해 가면, 2개째의 전자부품의 실장 시에, 실장을 마친 1개째의 전자부품과 실장 툴이 간섭하는 등, 1개째의 전자부품에 물리적 대미지가 들어가, 특성이나 신뢰성면에서 문제가 되는 일이 있다. 이 때문에, 특허문헌 1에서는, 먼저 실장하는 탄성표면파 소자(612)보다도 나중에 실장하는 탄성표면파 소자(611)를 두껍게 함으로써, 실장 툴의 간섭을 방지하는 방법이 제안되고 있다. 구체적으로는, 탄성표면파 소자(612)의 두께(tx2)에 비해 탄성표면파 소자(611)의 두께(tx1)는 두껍고, 탄성표면파 소자(612 및 611)에 접합된 범프(622 및 621)의 높이는 동일하다. 이 때문에, 2개의 탄성표면파 소자(611과 622)의 상면(上面)에는, 2개의 탄성표면파 소자의 두께의 차 만큼 단차가 발생하고 있다.
일본 공개특허공보 2001-257236호
그러나 특허문헌 1에 개시된 전자 디바이스와 같이 복수의 전자부품의 두께에 차를 마련하는 경우, 그 후의 공정에서 복수의 전자부품을 수지 등의 봉지 부재로 봉지하면, 봉지 후의 전자 디바이스의 봉지 부재 측의 상면의 경사가 발생한다. 이 상면에서의 경사가 크면, (1) 봉지 후의 개편화(다이싱) 공정에서 불균일한 절단에 의한 제품 결함이 발생한다, (2) 전자 디바이스를 흡착 등에 의해 상기 상면에서 픽업하는 경우에 픽업할 수 없다, 또한 (3) 상기 상면에 대한 날인 마크의 인식을 할 수 없다, 등의 제조 공정 및 실장 공정에서의 문제가 발생한다.
따라서, 본 발명은, 표면의 평탄성이 뛰어난 CSP형 전자 디바이스를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명의 한 양태에 따른 전자 디바이스는, 실장 기판과, 상기 실장 기판의 표면에, 범프를 통해 플립칩 실장되어 있는 제1 전자부품 및 제2 전자부품과, 상기 제1 전자부품 및 상기 제2 전자부품을, 상기 실장 기판 상에 봉지하기 위한 봉지 부재를 포함하고, 상기 제1 전자부품의 두께는, 상기 제2 전자부품의 두께보다도 두꺼우면서, 상기 제1 전자부품에 접합된 상기 범프의 높이는, 상기 제2 전자부품에 접합된 상기 범프의 높이보다도 낮다.
이와 같은 구성에 의하면, 두께가 얇은 제2 전자부품의 범프 높이를, 제1 전자부품의 범프 높이보다도 높게 함으로써, 2개의 전자부품의 두께의 차보다도 제2 전자부품의 실장 높이와 제1 전자부품의 실장 높이의 차를 작게 하는 것이 가능해진다. 환언하면, 제2 전자부품의 위쪽의 봉지 공간의 체적을 보다 작게 할 수 있으므로, 상기 봉지 공간과 제1 전자부품의 위쪽의 봉지 공간의 체적차가 작아진다. 이로써, 전자 디바이스의 봉지 부재 측의 상면의 경사를 저감할 수 있어 평탄성을 개선할 수 있으므로, 봉지 후의 개편화(다이싱) 공정에서의 제품 결함, 제품을 상기 상면에서 픽업하는 경우의 불량, 상기 상면에 대한 날인 마크의 인식 불량 등이 저감된 CSP 제품을 제조하는 것이 가능해진다.
또한, 상기 실장 기판의 표면에 수직인 방향으로 본 경우, 상기 제1 전자부품 및 상기 제2 전자부품 중, 상기 실장 기판의 표면으로부터의 높이가 높은 쪽의 전자부품의 면적은, 상기 실장 기판의 표면으로부터의 높이가 낮은 쪽의 전자부품의 면적보다 커도 된다.
이로써, 실장 높이가 높은 쪽의 전자부품의 위쪽의 봉지 부재 상면의 평탄 면적을 보다 크게 확보할 수 있다. 이 때문에, 봉지 후의 봉지 부재 상면에 대한 날인 정밀도 및 날인 마크의 인식 정밀도가 향상된다. 따라서, 전자 디바이스의 제조 공정의 간소화 및 수율이 향상된다.
또한, 상기 제1 전자부품 및 상기 제2 전자부품 중, 상기 실장 기판의 표면으로부터의 높이가 낮은 쪽의 전자부품의, 상기 제1 전자부품과 상기 제2 전자부품의 배열 방향에서의 길이는, 상기 실장 기판의 표면으로부터의 높이가 높은 쪽의 전자부품의 상기 배열 방향에서의 길이보다도 길어도 된다.
이로써, 제1 전자부품의 위쪽의 봉지 부재 상면과 제2 전자부품의 위쪽의 봉지 부재 상면에서 생기는 경사를 완만하게 하는 것이 가능해진다. 이 때문에, 봉지 후에서의 개편화(다이싱) 공정에서의 개편화 시트와 봉지 부재 상면을 접합할 때의 접착 면적을 보다 크게 확보할 수 있으므로, 절단 정밀도가 향상된다. 따라서, 전자 디바이스의 제조 공정의 간소화 및 수율이 향상된다.
또한, 상기 실장 기판의 표면에 수직인 방향으로 본 경우, 상기 제1 전자부품 및 상기 제2 전자부품 중, 상기 실장 기판의 표면으로부터의 높이가 낮은 쪽의 전자부품의, 상기 제1 전자부품과 상기 제2 전자부품의 배열 방향에서의 길이는, 상기 높이가 낮은 쪽의 전자부품의 상기 배열 방향과 교차하는 방향의 길이보다도 길어도 된다.
이로써, 제1 전자부품의 위쪽의 봉지 부재 상면과 제2 전자부품의 위쪽의 봉지 부재 상면에서 생기는 경사를, 보다 완만하게 하는 것이 가능해진다. 따라서, 전자 디바이스의 제조 공정의 간소화 및 수율이 향상된다.
또한, 상기 제1 전자부품의 상기 표면으로부터의 높이와, 상기 제2 전자부품의 상기 표면으로부터의 높이가 나란해도 된다.
이로써, 전자 디바이스의 봉지 부재 상면을 평탄화할 수 있으므로, 봉지 후의 개편화(다이싱) 공정에서의 제품 결함, 제품을 봉지 부재 상면에서 픽업하는 경우의 불량, 및 봉지 부재 상면에 대한 날인 불량 등을 보다 저감할 수 있다.
또한, 상기 제1 전자부품에 접합된 상기 범프와 상기 제2 전자부품에 접합된 상기 범프는, 동일 재료로 구성되어 있어도 된다.
이로써, 범프에 이종(異種) 재료를 이용하는 경우와 비교하여, 범프 높이의 차를 간소한 공정으로 제어할 수 있다.
또한, 상기 제1 전자부품은 탄성파 소자이고, 상기 제2 전자부품은 증폭 소자여도 된다.
이로써, 제조 공정이 간소화되어, 소형화이면서 저배화된 고주파 능동 디바이스를 실현할 수 있고, 예를 들면 CSP형이고 소형이면서 저배의 송신 측 모듈 또는 수신 측 모듈을 실현할 수 있다.
또한, 상기 제1 전자부품 및 상기 제2 전자부품은, 탄성표면파 소자여도 된다.
이로써, 제조 공정이 간소화되어, 소형화이면서 저배화된 복합 SAW 디바이스를 실현할 수 있고, 예를 들면 CSP형이고 소형이면서 저배의 SAW 듀플렉서 또는 듀얼 필터 등을 실현할 수 있다.
본 발명에 의하면, 표면의 평탄성이 뛰어난 CSP형 전자 디바이스를 제공할 수 있다.
도 1a는 실시형태 1에 따른 전자 디바이스의 단면도이다.
도 1b는 비교예에 따른 전자 디바이스의 단면도이다.
도 2는 실시형태 1의 변형예 1에 따른 전자 디바이스의 상면 투시도 및 단면도이다.
도 3은 실시형태 1의 변형예 2에 따른 전자 디바이스의 단면도이다.
도 4는 실시형태 1의 변형예 3에 따른 전자 디바이스의 상면 투시도 및 단면도이다.
도 5는 실시형태 1에 따른 전자 디바이스의 제조 방법을 설명하는 공정 단면도이다.
도 6은 실시형태 2에 따른 전자 디바이스의 상면 투시도 및 단면도이다.
도 7은 실시형태 2에 따른 전자 디바이스의 구체적 구성을 나타내는 단면도이다.
도 8은 실시형태 3에 따른 전자 디바이스의 상면 투시도 및 단면도이다.
도 9는 특허문헌 1에 개시된 전자 디바이스의 단면도이다.
이하, 본 발명의 실시형태에 대해, 도면을 이용하여 상세하게 설명한다. 또한, 이하에서 설명하는 실시형태는, 모두 포괄적 또는 구체적인 예를 나타내는 것이다. 이하의 실시형태에서 나타내는 수치, 형상, 재료, 구성 요소, 구성 요소의 배치, 접속 형태, 제조 공정, 및 제조 공정의 순서 등은 일례이며, 본 발명을 한정하는 주지(主旨)가 아니다. 이하의 실시형태에서의 구성 요소 중, 독립 청구항에 기재되어 있지 않은 구성 요소에 대해서는, 임의의 구성 요소로 설명된다. 또한, 도면에 나타내는 구성 요소의 크기 또는 크기의 비는, 반드시 엄밀하지는 않다.
(실시형태 1)
[1.1 전자 디바이스(1)의 구성]
도 1a는, 실시형태 1에 따른 전자 디바이스(1)의 단면도이다. 동 도면에 나타낸 전자 디바이스(1)는, 실장 기판(10)과, 전자부품(11 및 12)과, 범프(21 및 22)와, 봉지 부재(13)를 포함한다.
실장 기판(10)은, 전자부품(11 및 12)을 실장하는 기판이며, 예를 들면 프린트 기판 또는 세라믹 기판 등이다. 실장 기판(10)은, 한쪽의 주면(主面)(10a) 및 다른 쪽의 주면(10b)을 가지고, 적어도 주면(10a)에는, 랜드 전극 및 배선(도시하지 않음)이 형성되어 있다. 주면(10a)에 형성된 랜드 전극 및 배선은, 실장 기판(10)의 내부배선 또는 주면(10b)에 형성된 외부접속 전극 및 외부배선(도시하지 않음)과 비아 도체(도시하지 않음) 등을 통해 전기접속되어 있고, 주면(10b)에 형성된 외부접속 전극 및 외부배선은, 외부의 회로 부품과 전기접속하는 것이 가능한 배치 구성으로 되어 있다.
전자부품(11)은, 실장 기판(10)의 주면(10a)에 형성된 랜드 전극에, 범프(21)를 통해 플립칩 실장(플립칩 본딩)된 제1 전자부품이다. 또한, 전자부품(12)은, 주면(10a)에 형성된 랜드 전극에, 범프(22)를 통해 플립칩 실장된 제2 전자부품이다.
전자부품(11 및 12)의 주위에는 봉지 부재(13)가 배치되어 있다. 전자부품(11 및 12)은, 봉지 부재(13)와 밀착되어, 봉지 부재(13)로 덮여 있다. 이로써, 전자부품(11)의 중공(中空) 공간(31) 및 전자부품(12)의 중공 공간(32)의 밀폐성이 확보된다.
전자부품(11 및 12)은, 예를 들면 고주파 필터 소자, 및 고주파 증폭 소자 등이다. 고주파 필터 소자로는, 탄성표면파 필터, 탄성경계파 필터, BAW(Bulk Acoustic Wave)를 이용한 탄성파 필터, 그리고 인덕턴스 소자 및 콘덴서 소자로 구성된 LC 필터 등이 예시된다. 또한, 고주파 증폭 소자로는, 로우 노이즈 앰프 소자(LNA: Low Noise Amplifier) 및 파워 앰프 소자(PA: Power Amplifier) 등이 예시된다.
봉지 부재(13)는, 예를 들면 에폭시 수지 등의 수지를 들 수 있다. 에폭시 수지는, SiO2 등의 무기 필러를 함유한 열경화성 에폭시 수지를 포함하고 있어도 된다.
범프(21 및 22)는, 높은 도전성 금속으로 구성된 볼(ball) 형상의 전극이며, 예를 들면 Au를 주성분으로 하는 전극이다. 범프(21 및 22)는, 우선, 전자부품(11 및 12)의 전극에 본딩된다. 전자부품(11) 및 전자부품(12)에는, 전자부품(11 및 12)의 입출력 단자 및 GND 단자, 그리고 접합 강도 밸런스 등에 대응시켜, 각각 복수의 범프(21) 및 복수의 범프(22)가 본딩된다. 그리고 복수의 범프(21) 및 복수의 범프(22)가, 실장 기판(10)이 대응하는 랜드 전극과 접합되도록, 전자부품(11 및 12)이 플립칩 실장된다.
여기서, 본 실시형태에 따른 전자 디바이스(1)에서, 전자부품(11)의 두께(tx1)는, 전자부품(12)의 두께(tx2)보다도 두꺼우면서, 전자부품(11)에 접합된 범프(21)의 높이(ty1)는, 전자부품(12)에 접합된 범프(22)의 높이(ty2)보다도 낮다.
또한, 전자부품(11 및 12)의 두께란, 주면(10a)의 법선 방향의 전자부품(11 및 12)의 두께이며, 범프를 포함하지 않는 전자부품의 상기 법선 방향에서의 바닥면으로부터 상면까지의 거리라고 정의된다. 또한, 바닥면과 상면이 평행하지 않는 경우에는, 바닥면으로부터 상면까지의 최대 거리라고 정의된다. 또한, 전자부품(11)에 접합된 범프(21)의 높이, 및 전자부품(12)에 접합된 범프(22)의 높이란, 각각 전자부품(11)에 접합된 범프(21)의 상기 법선 방향의 높이, 및 전자부품(12)에 접합된 범프(22)의 상기 법선 방향의 높이이다.
이후, 전자부품의 두께란, 기판의 주면(또는 소자 재치(載置)면)의 법선 방향의 전자부품의 두께라고 정의되고, 범프의 높이란, 상기 법선 방향의 범프의 높이라고 정의된다.
[1.2 비교예와의 대비]
도 1b는, 비교예에 따른 전자 디바이스(500)의 단면도이다. 동 도면에 나타낸 전자 디바이스(500)는, 실장 기판(10)과, 전자부품(511 및 512)과, 범프(521 및 522)와, 봉지 부재(13)를 포함한다. 본 비교예에 따른 전자 디바이스(500)는, 실시형태 1에 따른 전자 디바이스(1)와 비교하여, 전자부품(511)과 전자부품(512)의 두께가 다르지만 범프(521) 및 범프(522)의 높이가 동일한 점이 다르다.
즉, 비교예에 따른 전자 디바이스(500)에서, 전자부품(511)의 두께(tx1)는, 전자부품(512)의 두께(tx2)보다도 두꺼우면서, 전자부품(511)에 접합된 범프(521)의 높이(ty1)는, 전자부품(512)에 접합된 범프(522)의 높이(ty2)와 동일하다. 이때, 전자 디바이스(500)에서, 도 1b에 나타내는 바와 같이, 전자부품(511)의 위쪽의 봉지 부재(13)의 상면과, 전자부품(512)의 위쪽의 봉지 부재(13)의 상면의 높이의 차는 td500이며, 쌍방의 상면에 의해 생기는 경사면의 경사각은 θ500이다.
이에 반하여, 도 1a에 나타내는 바와 같이, 본 실시형태에 따른 전자 디바이스(1)에 의하면, 두께가 얇은 전자부품(12)의 범프(22)의 높이(ty2)를, 전자부품(11)의 범프(21)의 높이(ty1)보다도 높게 함으로써, 2개의 전자부품의 두께의 차(tx1-tx2)보다도 전자부품의 실장 높이의 차((tx1+ty1)-(tx2+ty2))를 작게 하는 것이 가능해진다. 따라서, 전자부품(11)의 위쪽의 봉지 부재(13)의 상면과 전자부품(12)의 위쪽의 봉지 부재(13)의 상면의 높이의 차(td1)를 td500보다도 작게 할 수 있다. 또한, 본 실시형태에 따른 전자 디바이스(1)에서의 봉지 부재(13)의 상면의 경사각(θ1)을, 비교예에 따른 전자 디바이스(500)에서의 봉지 부재(13)의 상면의 경사각(θ500)보다도 작게 할 수 있다.
환언하면, 전자부품(12)의 위쪽의 봉지 공간을, 비교예와 비교하여 보다 작게 할 수 있으므로, 상기 봉지 공간과 전자부품(11)의 위쪽의 봉지 공간의 체적차가 작아진다.
이로써, 본 실시형태에 따른 전자 디바이스(1)의 상기 구성에 의하면, 전자 디바이스(1)의 봉지 부재 상면을 범프 높이가 동일한 종래의 구성과 비교하여, 보다 평탄화할 수 있다. 따라서, (1) 봉지 후의 개편화(다이싱) 공정에서 균일한 절단이 실현될 수 있으므로 제품 결함이 저감되고, (2) 제품을 흡착 등에 의해 봉지 부재 상면에서 픽업하는 경우의 불량이 저감되며, 또한 (3) 봉지 부재 상면에 대한 날인 마크의 인식 불량이 저감된, 평탄성이 뛰어난 CSP 제품을 제조하는 것이 가능해진다.
또한, 본 실시형태에서, 전자부품(12)의 실장 높이(tx2+ty2)를 전자부품(11)의 실장 높이(tx1+ty1)에 가깝게 하는 조건으로, 두께가 얇은 쪽의 전자부품(12)의 범프(22)의 높이(ty2)의 상한은, 이하의 식 1을 전개한 식 2에 의해 규정해도 된다.
(tx2+ty2)-(tx1+ty1)＜(tx1-tx2) (식 1)
ty2＜2(tx1-tx2)+ty1 (식 2)
식 1은, 전자부품(12)의 실장 높이(tx2+ty2)가, 전자부품(11)의 실장 높이(tx1+ty1)를 초과한 경우를 고려하고 있고, 이 경우에는, 전자부품(12)과 전자부품(11)의 실장 높이의 차가, 전자부품(11)과 전자부품(12)의 두께의 차보다 작은 것이 조건이 된다.
또한, 전자부품(11)의 주면(10a)으로부터의 높이와, 전자부품(12)의 주면(10a)으로부터의 높이는, 나란한 것이 더 바람직하다. 이로써, 전자 디바이스(1)의 봉지 부재 상면을 완전히 평탄화할 수 있으므로, 봉지 후의 개편화(다이싱) 공정에서의 제품 결함, 제품을 상면에서 픽업하는 경우의 불량, 상기 상면에 대한 날인 불량 등을 보다 억제할 수 있다.
여기서, 전자부품(11 및 12)의 주면(10a)으로부터의 높이가 나란한 것이란, 전자부품(11)의 높이와 전자부품(12)의 높이의 차((tx1+ty1)-(tx2+ty2))가, 전자부품(11)의 높이(tx1+ty1)에 대하여 20% 정도 이하로 되어 있는 것이라고 정의된다.
또한, 전자부품(11)에 접합된 범프(21)와 전자부품(12)에 접합된 범프(22)는, 동일 재료로 구성되어 있는 것이 바람직하다. 이로써, 범프(21)와 범프(22)에서 이종 재료를 이용하는 경우와 비교하여, 범프 높이의 차를 간소한 공정으로 제어할 수 있다. 여기서, 범프가 동일 재료로 구성되어 있는 것이란, 적어도 범프를 구성하는 주된 금속 원소가 동일한 것을 의미하고, 범프 구성 원소의 성분 비율이 완전히 동일한 것에 한정되지 않는다.
[1.3 변형예 1에 따른 전자 디바이스(1A)의 구성]
도 2는, 실시형태 1의 변형예 1에 따른 전자 디바이스(1A)의 상면 투시도 및 단면도이다. 본 변형예에 따른 전자 디바이스(1A)는, 실시형태 1에 따른 전자 디바이스(1)와 비교하여, 전자부품(11A 및 12A)의 칩 면적의 대소 관계를 규정하고 있는 점만이 구성으로서 다르다. 이하, 실시형태 1에 따른 전자 디바이스(1)와 동일한 점은 설명을 생략하고, 다른 점을 중심으로 설명한다.
본 변형예에 따른 전자 디바이스(1A)에서, 전자부품(11A)의 두께(tx1)는, 전자부품(12A)의 두께(tx2)보다도 두꺼우면서, 전자부품(11A)에 접합된 범프(21)의 높이(ty1)는, 전자부품(12A)에 접합된 범프(22)의 높이(ty2)보다도 낮다. 또한, 전자부품(11A)의 실장 높이(tx1+ty1)가, 전자부품(12A)의 실장 높이(tx2+ty2)보다 높다. 또한, 실장 기판(10)의 표면에 수직인 방향으로 본 경우, 실장 높이가 높은 쪽의 전자부품(11A)의 면적(S1)은, 실장 높이가 낮은 쪽의 전자부품(12A)의 면적(S2)보다 크다.
이로써, 실장 높이가 높은 쪽의 전자부품의 위쪽의 봉지 부재(13)의 상면의 평탄한 면적(도 2에서는, 평탄 거리(Lp)로 도시)을, 보다 크게 확보할 수 있다. 따라서, 봉지 후의 봉지 부재 상면에 대한 날인 정밀도 및 날인 인식 정밀도가 향상된다. 따라서, 전자 디바이스(1A)의 제조 공정의 간소화 및 수율이 향상된다.
[1.4 변형예 2에 따른 전자 디바이스(1B)의 구성]
도 3은, 실시형태 1의 변형예 2에 따른 전자 디바이스(1B)의 단면도이다. 본 변형예에 따른 전자 디바이스(1B)는, 실시형태 1에 따른 전자 디바이스(1)와 비교하여, 전자부품(11B 및 12B)의 배열 방향에서의 전자부품(11B 및 12B)의 길이의 장단 관계를 규정하고 있는 점만이 구성으로서 다르다. 이하, 실시형태 1에 따른 전자 디바이스(1)와 동일한 점은 설명을 생략하고, 다른 점을 중심으로 설명한다.
본 변형예에 따른 전자 디바이스(1B)에서, 전자부품(11B)의 두께(tx1)는, 전자부품(12B)의 두께(tx2)보다도 두꺼우면서, 전자부품(11B)에 접합된 범프(21)의 높이(ty1)는, 전자부품(12B)에 접합된 범프(22)의 높이(ty2)보다도 낮다. 또한, 전자부품(11B)의 실장 높이(tx1+ty1)가, 전자부품(12B)의 실장 높이(tx2+ty2)보다 높다. 또한, 전자부품(11B)과 전자부품(12B)의 배열 방향에서의 실장 높이가 낮은 쪽의 전자부품(12B)의 길이(L2)는, 상기 배열 방향에서의 실장 높이가 높은 쪽의 전자부품(11B)의 길이(L1)보다도 길다.
이로써, 전자부품(11B)의 위쪽의 봉지 부재(13)의 상면과 전자부품(12B)의 위쪽의 봉지 부재(13)의 상면에서 생기는 경사(도 3에서는 경사각(θ1B)으로 도시)를 완만하게 하는 것이 가능해진다. 따라서, 봉지 후에서의 개편화(다이싱) 공정에서의 개편화 시트와 상기 상면을 접합할 때의 접착 면적을 보다 크게 확보할 수 있으므로 절단 정밀도가 향상되고, 전자 디바이스의 제조 공정의 간소화 및 수율이 향상된다.
[1.5 변형예 3에 따른 전자 디바이스(1C)의 구성]
도 4는, 실시형태 1의 변형예 3에 따른 전자 디바이스(1C)의 상면 투시도 및 단면도이다. 본 변형예에 따른 전자 디바이스(1C)는, 실시형태 1에 따른 전자 디바이스(1)와 비교하여, 전자부품(12C)의 단변(短邊) 및 장변(長邊)의 배치 방향을 규정하고 있는 점만이 구성으로서 다르다. 이하, 실시형태 1에 따른 전자 디바이스(1)와 동일한 점은 설명을 생략하고, 다른 점을 중심으로 설명한다.
본 변형예에 따른 전자 디바이스(1C)에서, 전자부품(11C)의 두께(tx1)는, 전자부품(12C)의 두께(tx2)보다도 두꺼우면서, 전자부품(11C)에 접합된 범프(21)의 높이(ty1)는, 전자부품(12C)에 접합된 범프(22)의 높이(ty2)보다도 낮다. 또한, 전자부품(11C)의 실장 높이(tx1+ty1)가, 전자부품(12C)의 실장 높이(tx2+ty2)보다 높다. 또한, 실장 기판(10)의 표면에 수직인 방향으로 본 경우, 전자부품(11C 및 12C)의 배열 방향에서의 실장 높이가 낮은 쪽의 전자부품(12C)의 길이(L2H)는, 상기 배열 방향과 교차하는 방향에서의 실장 높이가 낮은 쪽의 전자부품(12C)의 길이(L2V)보다도 길다.
이로써, 실장 높이가 낮은 쪽의 전자부품의 위쪽의 봉지 부재(13) 상면에서의 상기 배열 방향의 거리를 확보할 수 있으므로, 전자부품(11C)의 위쪽의 봉지 부재(13)의 상면과 전자부품(12C)의 위쪽의 봉지 부재(13)의 상면에서 생기는 경사를, 보다 완만하게 하는 것이 가능해진다. 따라서, 봉지 후에서의 개편화(다이싱) 공정에서의 개편화 시트와 상기 상면을 접합할 때의 접착 면적을 보다 크게 확보할 수 있으므로 절단 정밀도가 향상되고, 전자 디바이스의 제조 공정의 간소화 및 수율이 향상된다.
또한, 변형예 2 및 3에서, 전자부품은, 실장 기판(10)의 표면에 수직인 방향으로 봤을 때, 직사각형 형상인 경우를 예시했다. 그러나 본 변형예에 따른 전자부품은, 형상에는 한정되지 않는다. 소정 방향에서의 전자부품의 길이란, 소정 방향에 수직인 방향에서 상기 전자부품의 절단면을 본 경우에 투영되는 전자부품의 길이(폭)라고 정의할 수 있다.
[1.6 제조 방법]
여기서, 본 실시형태에 따른 전자 디바이스의 제조 방법을, 도 5에 따라 설명한다.
도 5는, 실시형태 1에 따른 전자 디바이스(1)의 제조 방법을 설명하는 공정 단면도이다. 도 5에는, 전자부품(11 및 12)에, 각각 범프(21 및 22)가 접합된 상태부터, 개편화된 전자 디바이스(1)가 제조될 때까지의 공정에서의 제작 중인 물건의 단면도가 나타나 있다.
우선, 도 5의 (a) 전에, 전자부품(11 및 12)의 전극 패드 상에, Au를 주성분으로 하는 범프(21 및 22)를 볼 본딩(ball bonding)법에 의해 형성한다(범프 본딩 공정). 보다 구체적으로는, 전자부품(11 또는 12)이 개편화되는 전(前) 단계, 즉 전자부품(11 또는 12)이 집합 기판의 상태로 형성된 단계에서, 집합 기판의 전극 패드 상에, 범프(21 및 22)를 볼 본딩법에 의해 형성한다. 그 후, 예를 들면 다이싱에 의해 범프(21 또는 22)가 접합된 상기 집합 기판을 개편화시킴으로써, 범프(21 또는 22)가 접합된 전자부품(11 및 12)이 형성된다. 또한, 본 공정에서의 범프 본딩은, 상기와 같이 집합 기판의 상태로 실시돼도 되고, 또한 개편화된 전자부품(11 및 12) 각각에 실시돼도 된다.
다음으로, 도 5의 (a)에 나타내는 바와 같이, 범프(22)가 접합된 전자부품(12)에서, 범프(22)가 접합되어 있지 않은 측의 제2 주면을 접합용 툴(50)의 진공 흡인 구멍을 통해 흡인한다. 그리고 범프(22)가 접합되어 있는 측의 제1 주면을, 집합 실장 기판(10A)의 소자 재치면(10c)에 대향시켜 재치하고, 플립칩 본딩법에 의해, 범프(22)를 집합 실장 기판(10A)의 전극 랜드에 접합한다(제1 플립칩 본딩 공정). 본 플립칩 본딩법에서는, 접합용 툴(50)로부터 초음파 및 열을 동시에 인가함으로써, 범프(22)와 집합 실장 기판(10A)의 전극 랜드를 접합한다. 또한, 본 공정에서의 플립칩 본딩법은, 초음파 및 열을 동시에 인가하는 공법에 한정되지 않고, 초음파 및 열의 어느 하나만을 인가하는 공법이어도 되고, 또한 초음파 및 열을, 시차를 두고 인가하는 공법이어도 된다.
다음으로, 도 5의 (b)에 나타내는 바와 같이, 범프(21)가 접합된 전자부품(11)에서, 도 5의 (a)에서 상술한 플립칩 본딩법과 동일한 공법에 의해, 범프(21)를 집합 실장 기판(10A)의 전극 랜드에 접합한다(제2 플립칩 본딩 공정).
여기서, 전자부품(11)의 두께(tx1)는, 전자부품(12)의 두께(tx2)보다도 두껍다. 이 경우, 본 실시형태에 따른 전자 디바이스(1)에서, 플립칩 본딩 후의 범프(21)의 높이가 범프(22)의 높이보다도 낮아지도록, 상기 범프 본딩 공정 및 상기 제1 및 제2 플립칩 본딩 공정을 실행한다.
플립칩 본딩 후의 범프(21)의 높이가 범프(22)의 높이보다도 낮아지는 수단으로는, (1) 상기 범프 본딩 공정에서, 범프(21)의 양을 범프(22)의 양보다도 적게 한다, (2) 상기 범프 본딩 공정에서, 범프(21)를 범프(22)보다도 전자부품의 접합면의 법선 방향으로 낮아지도록 접합한다, (3) 상기 제1 플립칩 본딩 공정과 제2 플립칩 본딩 공정에서, 초음파 및 열의 인가 조건을 다르게 한다, (4) 상기 (1)~ (3) 중 적어도 2개를 조합시킨다, 등을 들 수 있다.
다음으로, 도 5의 (c)에 나타내는 바와 같이, 집합 실장 기판(10A) 상에 실장된 전자부품(11 및 12)을 봉지한다(봉지 공정). 보다 구체적으로는, 예를 들면 전자부품(11 및 12) 상으로부터, 에폭시 수지로 이루어지는 필름을 라미네이트하고, 또한 SiO2 등의 무기 필러를 함유한 열경화성 에폭시 수지를 배치하여 가열 및 가압하는, 등의 수지 몰드 공법이 실시된다. 이로써, 전자부품(11 및 12)의 제2 주면 및 집합 실장 기판(10A)의 소자 재치면(10c)이 봉지 부재(13)와 밀착됨으로써, 전자부품(11 및 12)의 제1 주면 상의 공간의 밀폐성이 확보된다.
마지막으로, 도 5의 (d)에 나타내는 바와 같이, 전자부품(11 및 12)이 실장된 집합 실장 기판(10A)을, 전자부품(11 및 12)을 한 세트로 하여 개편화한다(개편화 공정). 본 개편화 공정은, 예를 들면 다이싱에 의해 실시된다. 이로써, 개편화된 전자 디바이스(1)가 완성된다.
이상의 제조 방법에 의하면, 두께가 얇은 전자부품(12)의 범프(22)의 높이(ty2)를, 전자부품(11)의 범프(21)의 높이(ty1)보다도 높게 함으로써, 전자부품(11)의 위쪽의 봉지 부재(13)의 상면과, 전자부품(12)의 위쪽의 봉지 부재(13)의 상면의 높이의 차를 작게 할 수 있다. 즉, 전자부품(12)의 실장 높이(tx2+ty2)를 전자부품(11)의 실장 높이(tx1+ty1)에 가깝게 하는 것이 가능해진다. 이로써, 전자 디바이스(1)의 상면의 평탄성을 개선할 수 있으므로, 봉지 후의 개편화 공정에서의 제품 결함, 제품을 상면에서 픽업하는 경우의 불량, 상기 상면에 대한 날인 인식 불량 등이 저감된 CSP 제품을 제조하는 것이 가능해진다.
또한, 플립칩 본딩의 순서는, 실장 높이(전자부품의 두께와 범프 높이의 합)가 낮은 것부터 실시하는 것이 바람직하다. 제2 플립칩 본딩 공정에서, 접합용 툴(50)의 흡착 면적이 전자부품(11)의 면적보다도 큰 경우, 또는 접합용 툴(50)이 전자부품(12)의 방향으로 수평 이동된 상태로 본딩이 실시되는 경우가 상정된다. 이 경우여도, 본 실시형태에서는, 전자부품(11)의 실장 높이(tx1+ty1)가 전자부품(12)의 실장 높이(tx2+ty2)보다도 높으므로, 접합용 툴(50)이 전자부품(12)의 방향으로 밀려나와도, 접합용 툴(50)과 전자부품(12)이 서로 간섭하는 것을 회피할 수 있다. 그 때문에, 전자부품(11 및 12) 사이의 간격을 축소할 수 있고, 전자 디바이스(1)의 소형화가 가능해진다. 또한, 이 경우, 접합용 툴(50)로는, 그 선단의 흡착면이 전자부품(11)보다 작은 것을 사용할 필요는 없다. 따라서, 초음파 및 열을 범프(21 및 22)에 효율적으로 전달할 수 있어, 접합성이 향상된다.
또한, 상기 제조 방법에서는, 범프(21 및 22)가 미리 전자부품(11 및 12)에 접합된 공정을 설명했지만, 범프(21 및 22)는 미리 집합 실장 기판(10A)의 소자 재치면(10c)에 접합되어 있어도 된다.
(실시형태 2)
[2.1 전자 디바이스(2)의 구성]
본 실시형태에서는, 실시형태 1에 따른 전자 디바이스(1)를, SAW(Surface Acoustic Wave) 디바이스에 적용한 예를 나타낸다. 이하, 실시형태 1에 따른 전자 디바이스(1)와 동일한 구성 요소에 대해서는 동일한 부호를 붙이고 있고, 전자 디바이스(1)와 다른 특징점을 중심으로 설명한다.
도 6은, 실시형태 2에 따른 전자 디바이스(2)의 상면 투시도 및 단면도이다. 동 도면에 나타낸 전자 디바이스(2)는, 실장 기판(10)과, 송신용 SAW 필터(11D 및 11E)와, 수신용 SAW 필터(12D 및 12E)와, 범프(21 및 22)와, 봉지 부재(13)를 포함한다. 도 6에 나타내는 바와 같이, 실장 기판(10) 상에, 송신용 SAW 필터(11D)와 수신용 SAW 필터(12D)가 X축 방향으로 서로 이웃하도록 배치되고, 송신용 SAW 필터(11E)와 수신용 SAW 필터(12E)가 X축 방향으로 서로 이웃하도록 배치되어 있다. 또한, 송신용 SAW 필터(11D)와 수신용 SAW 필터(12E)가 Y축 방향으로 서로 이웃하도록 배치되고, 송신용 SAW 필터(11E)와 수신용 SAW 필터(12D)가 Y축 방향으로 서로 이웃하도록 배치되어 있다.
송신용 SAW 필터(11D)와 수신용 SAW 필터(12D)는, 예를 들면 제1 주파수 대역의 송신 신호 및 수신 신호를 선택적으로 통과시키는 제1 SAW 듀플렉서를 구성하고 있다. 또한, 송신용 SAW 필터(11E)와 수신용 SAW 필터(12E)는, 예를 들면 제2 주파수 대역의 송신 신호 및 수신 신호를 선택적으로 통과시키는 제2 SAW 듀플렉서를 구성하고 있다. 그리고 전자 디바이스(2)는, 예를 들면 제1 SAW 듀플렉서와 제2 SAW 듀플렉서를 포함한 듀얼 듀플렉서, 또는 4개의 SAW 필터 소자를 포함한 쿼드플렉서(quadplexer)를 구성하고 있다.
여기서, 본 실시형태에 따른 전자 디바이스(2)에서, 송신용 SAW 필터(11D)의 두께(tx1)는, 수신용 SAW 필터(12D)의 두께(tx2)보다도 두꺼우면서, 송신용 SAW 필터(11D)에 접합된 범프(21)의 높이(ty1)는, 수신용 SAW 필터(12D)에 접합된 범프(22)의 높이(ty2)보다도 낮다.
또한, 송신용 SAW 필터(11E)의 두께(tx3)는, 수신용 SAW 필터(12E)의 두께(tx4)보다도 두꺼우면서, 송신용 SAW 필터(11E)에 접합된 범프(21)의 높이(ty3)는, 수신용 SAW 필터(12E)에 접합된 범프(22)의 높이(ty4)보다도 낮다.
이하, 전자 디바이스(2)의 구조를, 도 7을 이용하여 상세하게 설명한다.
도 7은, 실시형태 2에 따른 전자 디바이스(2)의 구체적 구성을 나타내는 단면도이다. 도 7은, 도 6에 나타낸 전자 디바이스(2)의 상면 투시도에서의 7-7선으로 절단한 경우의 단면도이다. 도 7에 나타내는 바와 같이, 실장 기판(10)에, 송신용 SAW 필터(11E)와 수신용 SAW 필터(12E)가 플립칩 실장되어 있다.
송신용 SAW 필터(11E)는, IDT 전극(124)과, 패드(123)와, 압전 기판(128)과, 지지층(127)과, 커버층(126)과, 보호층(125)을 포함한다. 압전 기판(128)의 한쪽의 주면에는, IDT 전극(124)과, 패드(123)와, IDT 전극(124)과 패드(123)를 접속하는 배선(도시하지 않음)을 포함하는 도전 패턴이 형성되어 있다. IDT 전극(124)이 형성된 중공 공간(129)의 주위에는, 프레임 형상으로 지지층(127)이 형성되어 있다. 지지층(127)의 두께는, IDT 전극(124) 등의 도전 패턴의 두께보다도 크다.
지지층(127)은, 예를 들면 폴리이미드, 에폭시, 벤조시클로부텐(Benzocyclobutene: BCB), 폴리벤조옥사졸(Polybenzoxazole: PBO), 금속 및 산화 규소 중 적어도 하나를 포함하는 재료로 구성된다.
압전 기판(128)은, 예를 들면 LiNbO3 단결정으로 구성된 기판이다. 또한, IDT 전극(124)은, Cu를 주재료로 한 빗살 형상 전극이다. 또한, 도시하고 있지 않지만, 송신용 SAW 필터(11D)의 압전 기판은, 예를 들면 LiNbO3 단결정으로 구성되고, IDT 전극은, Pt를 주재료로 한 빗살 형상 전극이다.
중공 공간(129)은 커버층(126) 및 보호층(125)에 의해 봉지되어 있다. 커버층(126) 및 보호층(125)에 의한 봉지는 반드시 기밀성일 필요는 없고, 액밀성(液密性)이 확보되어 있으면 된다.
커버층(126)은, 예를 들면 에폭시, 우레탄, 페놀, 폴리에스테르, BCB, PBO, LiTaO3, 및 LiNbO3 중 적어도 하나를 포함하는 재료로 구성된다.
보호층(125)은, 예를 들면 폴리이미드, 에폭시, BCB, PBO, 규소, 및 산화규소 중 적어도 하나를 포함하는 재료로 구성된다.
보호층(125), 커버층(126) 및 지지층(127)에는, 압전 기판(128)의 한쪽의 주면에 형성된 패드(123)에 달하는 비아 홀(관통 구멍)이 형성되어 있다. 비아 홀에는, 비아 도체로 언더 범프 메탈(under bump metal)이 충전되어 있다. 그리고 언더 범프 메탈 상에는, 외부로 노출되는 범프(21)가 형성되어 있다.
수신용 SAW 필터(12E)는, IDT 전극(114)과, 패드(113)와, 압전 기판(118)과, 지지층(117)과, 커버층(116)과, 보호층(115)을 포함한다. 압전 기판(118)의 한쪽의 주면에는, IDT 전극(114)과, 패드(113)와, IDT 전극(114)과 패드(113)를 접속하는 배선(도시하지 않음)을 포함하는 도전 패턴이 형성되어 있다. IDT 전극(114)이 형성된 중공 공간(119)의 주위에는, 프레임 형상으로 지지층(117)이 형성되어 있다. 지지층(117)의 두께는, IDT 전극(114) 등의 도전 패턴의 두께보다도 크다.
압전 기판(118)은, 예를 들면 LiTaO3 단결정으로 구성된 기판이다. 또한, IDT 전극(114)은, Al을 주재료로 한 빗살 형상 전극이다. 또한, 도시하고 있지 않지만, 수신용 SAW 필터(12D)의 압전 기판은, 예를 들면 LiTaO3 단결정으로 구성되고, IDT 전극은, Al을 주재료로 한 빗살 형상 전극이다. 이하, 중공 공간(119), 커버층(116), 및 보호층(115)의 구성은, 중공 공간(129), 커버층(126), 및 보호층(125)의 구성과 동일하므로 설명을 생략한다.
또한, 보호층(125) 및 보호층(115)은, 각각 송신용 SAW 필터(11E) 및 수신용 SAW 필터(12E)의 필수적인 구성 요소가 아니다.
여기서, 수신용 SAW 필터(12D)의 압전 기판 및 수신용 SAW 필터(12E)의 압전 기판(118)의 두께는, 예를 들면 모두 130㎛이며, 송신용 SAW 필터(11D)의 압전 기판 및 송신용 SAW 필터(11E)의 압전 기판(128)의 두께는, 예를 들면 모두 200㎛이다. 또한, 지지층과 커버층과 보호층을 합한 두께(이후 h로 기재함)는, 수신용 SAW 필터와 송신용 SAW 필터에서, 거의 동일하다.
또한, 본 실시형태에 따른 SAW 필터의 두께란, 범프를 포함하지 않는 SAW 필터의 주면(10a)의 법선 방향에서의 바닥면으로부터 상면까지의 거리라고 정의된다. 예를 들면, 수신용 SAW 필터(12E)의 바닥면이란, 커버층(116)의 범프와 접합되는 면이며, 상면이란, 압전 기판(118)의(IDT 전극(114)이 형성되어 있지 않음) 이면이다.
즉, 주면(10a)의 법선 방향의 송신용 SAW 필터(11D 및 11E)의 두께는, 상기 법선 방향의 수신용 SAW 필터(12D 및 12E)의 두께보다도 두껍다. 이 두께의 관계로부터, 수신용 SAW 필터(12D 및 12E)의 범프(22)의 높이가 약 25㎛이며, 송신용 SAW 필터(11D 및 11E)의 범프(21)의 높이가 약 9㎛가 되도록, 초기의 범프 사이즈 및 플립칩 시의 초음파 조건 등이 조정된다. 즉, 송신용 SAW 필터(11D 및 11E)에 접합된 범프(21)의 상기 법선 방향의 높이는, 수신용 SAW 필터(12D 및 12E)에 접합된 범프(22)의 법선 방향의 높이보다도 낮다.
송신용 SAW 필터(11D 및 11E) 및 수신용 SAW 필터(12D 및 12E)의 주위에는, 봉지 부재(13)가 밀착되도록 배치되고, 이들 SAW 필터는 봉지 부재(13)로 덮여 있다.
실장 기판(10)의 다른 쪽의 주면(10b) 측에는, 전자 디바이스(2)를 다른 회로 기판 등에 실장하기 위한 외부접속 전극(44)이 노출되어 있다. 실장 기판(10)의 내부에는, 랜드(42)와 외부접속 전극(44) 사이를 전기적으로 접속하는 기판 비아 도체(46) 및 내부배선 패턴(48)이 형성되어 있다.
이상의 본 실시형태에 따른 전자 디바이스(2)의 구성에 의하면, 두께가 얇은 수신용 SAW 필터의 범프(22)의 높이(예를 들면, 25㎛)를, 송신용 SAW 필터의 범프(21)의 높이(예를 들면, 9㎛)보다도 높게 함으로써, 송신용 SAW 필터의 위쪽의 봉지 부재(13)의 상면의 주면(10a)으로부터의 높이(예를 들면, 200㎛+h+9㎛=209㎛+h)와 수신용 SAW 필터의 위쪽의 봉지 부재(13)의 상면의 주면(10a)으로부터의 높이(예를 들면, 130㎛+h+25㎛=155㎛+h)의 차(예를 들면, (209㎛+h)-(155㎛+h)=54㎛)를, 송신용 SAW 필터와 수신용 SAW 필터의 두께의 차(예를 들면, (200㎛+h)-(130㎛+h)=70㎛)보다도 작게 할 수 있다. 즉, 수신용 SAW 필터의 실장 높이를, 송신용 SAW 필터와 수신용 SAW 필터의 두께의 차보다도, 송신용 SAW 필터의 실장 높이에 가깝게 하는 것이 가능해진다. 이로써, 전자 디바이스(2)의 상면의 평탄성을 개선할 수 있으므로, 봉지 후의 개편화 공정에서의 제품 결함, 제품을 상면에서 픽업하는 경우의 불량, 상기 상면에 대한 날인 인식 불량 등이 저감된 CSP 제품을 제조하는 것이 가능해진다. 따라서, 제조 공정이 간소화되어, 소형이면서 저배의 복합 SAW 디바이스를 실현할 수 있고, 예를 들면 평탄성이 뛰어난 CSP형이고 소형이면서 저배의 듀얼 듀플렉서 또는 쿼드플렉서 등을 실현할 수 있다.
또한, 플립칩 본딩의 순서는, 먼저 수신용 SAW 필터(12D 및 12E)를 실시하고, 나중에 송신용 SAW 필터(11D 및 11E)를 실시하는 것이 바람직하다. 이것은, 실시형태 1에서도 기술한 바와 같이, 전자부품의 실장 높이(전자부품의 두께와 범프 높이의 합)가 낮은 것부터 실시하는 것이 바람직하다는 관점에 의한 것이다.
(실시형태 3)
[3.1 전자 디바이스(3)의 구성]
실시형태 2에서는, 필터 소자와 같은 수동 전자부품을 복수 포함하는 전자 디바이스에 대하여, 실시형태 1에 따른 전자 디바이스(1)의 구성을 적용한 예를 나타냈다. 이에 반하여, 본 실시형태에서는, 필터 소자와 같은 수동 전자부품과 증폭 소자와 같은 능동 전자부품을 포함하는 전자 디바이스에 대하여, 실시형태 1에 따른 전자 디바이스(1)의 구성을 적용한 예를 나타낸다. 이하, 실시형태 2에 따른 전자 디바이스(2)와 동일한 구성 요소에 대해서는 동일한 부호를 붙이고 있고, 전자 디바이스(2)와 다른 특징점을 중심으로 설명한다.
도 8은, 실시형태 3에 따른 전자 디바이스(3)의 상면 투시도 및 단면도이다. 동 도면에 나타낸 전자 디바이스(3)는, 실장 기판(10)과, 수신용 SAW 필터(11F)와, 로우 노이즈 앰프(12F)와, 범프(21 및 22)와, 봉지 부재(13)를 포함한다. 도 8에 나타내는 바와 같이, 실장 기판(10) 상에, 수신용 SAW 필터(11F)와 로우 노이즈 앰프(12F)가 서로 이웃하도록 배치되어 있다.
수신용 SAW 필터(11F)는, 예를 들면 소정 주파수 대역의 수신 신호를 선택적으로 통과시키는 고주파 필터 소자이다. 또한, 로우 노이즈 앰프(12F)는, 수신용 SAW 필터(11F)를 통과한 수신 신호를 증폭하는 증폭 소자이다. 수신용 SAW 필터(11F)와 로우 노이즈 앰프(12F)는, 예를 들면 안테나 소자로 수신한 수신 신호를 선택적으로 통과시켜 RFIC(Radio Frequency Integrated Circuit) 회로에 전달하는 수신 측 모듈을 구성하고 있다.
여기서, 본 실시형태에 따른 전자 디바이스(3)에서, 수신용 SAW 필터(11F)의 두께(tx1)는, 로우 노이즈 앰프(12F)의 두께(tx2)보다도 두꺼우면서, 수신용 SAW 필터(11F)에 접합된 범프(21)의 높이(ty1)는, 로우 노이즈 앰프(12F)에 접합된 범프(22)의 높이(ty2)보다도 낮다.
도 8에 나타내는 바와 같이, 실장 기판(10)에, 수신용 SAW 필터(11F)와 로우 노이즈 앰프(12F)가 플립칩 실장되어 있다. 수신용 SAW 필터(11F)의 상세한 구성은, 예를 들면 실시형태 2에 따른 수신용 SAW 필터(12E)와 동일하므로, 설명을 생략한다.
로우 노이즈 앰프(12F)는, 예를 들면 GaAs 기판으로 구성된 증폭 소자이다. 또한, 로우 노이즈 앰프(12F)는, Si 기판으로 구성돼도 된다.
여기서, 주면(10a)의 법선 방향의 수신용 SAW 필터(11F)의 두께는, 예를 들면 200㎛이며, 상기 법선 방향의 로우 노이즈 앰프(12F)의 두께는, 예를 들면 140㎛이다.
즉, 수신용 SAW 필터(11F)의 두께는, 로우 노이즈 앰프(12F)의 두께보다도 두껍다. 이 두께의 관계로부터, 수신용 SAW 필터(11F)의 범프(21)의 높이가 약 10㎛이며, 로우 노이즈 앰프(12F)의 범프(22)의 높이가 약 30㎛가 되도록, 초기의 범프 사이즈 및 플립칩 시의 초음파 조건 등이 조정된다.
수신용 SAW 필터(11F) 및 로우 노이즈 앰프(12F)의 주위에는, 봉지 부재(13)가 밀착되도록 배치되고, 이들은 봉지 부재(13)로 덮여 있다.
이상의 본 실시형태에 따른 전자 디바이스(3)의 구성에 의하면, 두께가 얇은 로우 노이즈 앰프(12F)의 범프(22)의 높이(예를 들면, 30㎛)를, 수신용 SAW 필터(11F)의 범프(21)의 높이(예를 들면, 10㎛)보다도 높게 함으로써, 수신용 SAW 필터(11F)의 위쪽의 봉지 부재(13)의 상면의 주면(10a)으로부터의 높이(예를 들면, 200㎛+10㎛=210㎛)와, 로우 노이즈 앰프(12F)의 위쪽의 봉지 부재(13)의 상면의 주면(10a)으로부터의 높이(예를 들면, 140㎛+30㎛=170㎛)의 차(예를 들면, 210㎛-170㎛=40㎛)를, 수신용 SAW 필터(11F)와 로우 노이즈 앰프(12F)의 두께의 차(예를 들면, 200㎛-140㎛=60㎛)보다도 작게 할 수 있다. 즉, 로우 노이즈 앰프(12F)의 실장 높이를, 수신용 SAW 필터(11F)와 로우 노이즈 앰프(12F)의 두께의 차보다도, 수신용 SAW 필터(11F)의 실장 높이에 가깝게 하는 것이 가능해진다.
이로써, 전자 디바이스(3)의 상면의 평탄성을 개선할 수 있으므로, 봉지 후의 개편화 공정에서의 제품 결함, 제품을 상면에서 픽업하는 경우의 불량, 상기 상면에 대한 날인 인식 불량 등이 저감된 CSP 제품을 제조하는 것이 가능해진다. 따라서, 제조 공정이 간소화되어, 소형이면서 저배의 고주파 능동 디바이스를 실현할 수 있고, 예를 들면 평탄성이 뛰어난 CSP형이고 소형이면서 저배의 수신 측 모듈 또는 송신 측 모듈을 실현할 수 있다.
또한, 플립칩 본딩의 순서는, 먼저 로우 노이즈 앰프(12F)를 실시하고, 나중에 수신용 SAW 필터(11F)를 실시하는 것이 바람직하다. 이것은, 실시형태 1에서도 기술한 바와 같이, 전자부품의 실장 높이(전자부품의 두께와 범프 높이의 합)가 낮은 것부터 실시하는 것이 바람직하다는 관점에 의한 것이다.
(그 밖의 실시형태 등)
이상, 본 발명의 실시형태에 따른 전자 디바이스에 대해, 실시형태 및 변형예를 들어 설명했지만, 본 발명의 전자 디바이스는, 상기 실시형태 및 변형예에 한정되는 것이 아니다. 상기 실시형태 및 변형예에서의 임의의 구성 요소를 조합시켜 실현되는 다른 실시형태나, 상기 실시형태 및 변형예에 대하여 본 발명의 주지를 일탈하지 않는 범위에서 당업자가 생각해내는 각종 변형을 실시하여 얻어지는 변형예나, 본 개시의 전자 디바이스를 내장한 각종 기기도 본 발명에 포함된다.
예를 들면, 실시형태 1의 변형예 1~3에 따른 전자 디바이스(1A~1C)에서의 특징 부분을, 실시형태 2에 따른 전자 디바이스(2) 또는 실시형태 3에 따른 전자 디바이스(3)와 조합시켜 실현되는 형태도 본 발명에 포함된다. 예를 들면, 실시형태 2에 따른 송신용 SAW 필터(11D 및 11E)의 두께가, 수신용 SAW 필터(12D 및 12E)의 두께보다도 두꺼우면서, 실장 기판(10)의 표면에 수직인 방향으로 본 경우, 실장 높이가 높은 쪽의 송신용 SAW 필터(11D 및 11E)의 면적이, 실장 높이가 낮은 쪽의 수신용 SAW 필터(12D 및 12E)의 면적보다 커도 된다.
본 발명은, 소형이면서 저배의 전자 디바이스로서, 휴대 전화기 등의 통신기기에 널리 이용할 수 있다.
1, 1A, 1B, 1C, 2, 3, 500: 전자 디바이스
10: 실장 기판
10a, 10b: 주면
10A: 집합 실장 기판
10c: 소자 재치면
11, 11A, 11B, 11C, 12, 12A, 12B, 12C, 511, 512: 전자부품
11D, 11E: 송신용 SAW 필터
11F, 12D, 12E: 수신용 SAW 필터
12F: 로우 노이즈 앰프
13: 봉지 부재
21, 22, 521, 522, 621, 622: 범프
31, 32: 중공 공간
42: 랜드
44: 외부접속 전극
46: 기판 비아 도체
48: 내부배선 패턴
50: 접합용 툴
113, 123: 패드
114, 124: IDT 전극
115, 125: 보호층
116, 126: 커버층
117, 127: 지지층
118, 128: 압전 기판
119, 129: 중공 공간
601: 패키지
602: 뚜껑판
603: 땜납재
611, 612: 탄성표면파 소자
641, 642: 공간

Claims (8)

  1. 실장 기판과,
    상기 실장 기판의 표면에, 범프(bump)를 통해 플립칩(flip-chip) 실장되어 있는 제1 전자부품 및 제2 전자부품과,
    상기 제1 전자부품 및 상기 제2 전자부품을, 상기 실장 기판 상에 봉지(封止)하기 위한 봉지 부재를 포함하고,
    상기 제1 전자부품의 두께는, 상기 제2 전자부품의 두께보다도 두꺼우면서, 상기 제1 전자부품에 접합된 상기 범프의 높이는, 상기 제2 전자부품에 접합된 상기 범프의 높이보다도 낮은 것을 특징으로 하는 전자 디바이스.
  2. 제1항에 있어서,
    상기 실장 기판의 표면에 수직인 방향으로 본 경우, 상기 제1 전자부품 및 상기 제2 전자부품 중, 상기 실장 기판의 표면으로부터의 높이가 높은 쪽의 전자부품의 면적은, 상기 실장 기판의 표면으로부터의 높이가 낮은 쪽의 전자부품의 면적보다 큰 것을 특징으로 하는 전자 디바이스.
  3. 제1항 또는 제2항에 있어서,
    상기 제1 전자부품 및 상기 제2 전자부품 중, 상기 실장 기판의 표면으로부터의 높이가 낮은 쪽의 전자부품의, 상기 제1 전자부품과 상기 제2 전자부품의 배열 방향에서의 길이는, 상기 실장 기판의 표면으로부터의 높이가 높은 쪽의 전자부품의 상기 배열 방향에서의 길이보다도 긴 것을 특징으로 하는 전자 디바이스.
  4. 제1항 또는 제2항에 있어서,
    상기 실장 기판의 표면에 수직인 방향으로 본 경우, 상기 제1 전자부품 및 상기 제2 전자부품 중, 상기 실장 기판의 표면으로부터의 높이가 낮은 쪽의 전자부품의, 상기 제1 전자부품과 상기 제2 전자부품의 배열 방향에서의 길이는, 상기 높이가 낮은 쪽의 전자부품의 상기 배열 방향과 교차하는 방향의 길이보다도 긴 것을 특징으로 하는 전자 디바이스.
  5. 제1항 또는 제2항에 있어서,
    상기 제1 전자부품의 상기 표면으로부터의 높이와, 상기 제2 전자부품의 상기 표면으로부터의 높이가 나란한 것을 특징으로 하는 전자 디바이스.
  6. 제1항 또는 제2항에 있어서,
    상기 제1 전자부품에 접합된 상기 범프와 상기 제2 전자부품에 접합된 상기 범프는, 동일 재료로 구성되어 있는 것을 특징으로 하는 전자 디바이스.
  7. 제1항 또는 제2항에 있어서,
    상기 제1 전자부품은 탄성파 소자이고,
    상기 제2 전자부품은 증폭 소자인 것을 특징으로 하는 전자 디바이스.
  8. 제1항 또는 제2항에 있어서,
    상기 제1 전자부품 및 상기 제2 전자부품은, 탄성표면파 소자인 것을 특징으로 하는 전자 디바이스.
KR1020160152327A 2015-11-18 2016-11-16 전자 디바이스 KR101829751B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015225716A JP6330788B2 (ja) 2015-11-18 2015-11-18 電子デバイス
JPJP-P-2015-225716 2015-11-18

Publications (2)

Publication Number Publication Date
KR20170058296A true KR20170058296A (ko) 2017-05-26
KR101829751B1 KR101829751B1 (ko) 2018-02-19

Family

ID=58691568

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160152327A KR101829751B1 (ko) 2015-11-18 2016-11-16 전자 디바이스

Country Status (4)

Country Link
US (1) US9748194B2 (ko)
JP (1) JP6330788B2 (ko)
KR (1) KR101829751B1 (ko)
CN (1) CN107039406B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190115388A (ko) * 2018-04-02 2019-10-11 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
US11430742B2 (en) 2018-04-02 2022-08-30 Samsung Electro-Mechanics Co., Ltd. Electronic device module and method of manufacturing the same

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6715672B2 (ja) * 2016-04-25 2020-07-01 株式会社村田製作所 回路モジュール
WO2018092529A1 (ja) * 2016-11-16 2018-05-24 株式会社村田製作所 高周波モジュール
JP6612723B2 (ja) * 2016-12-07 2019-11-27 株式会社東芝 基板装置
CN107749748B (zh) * 2017-09-01 2021-12-24 江苏长电科技股份有限公司 一种声表面波滤波芯片封装结构
JP7332276B2 (ja) 2018-06-25 2023-08-23 トヨタ自動車株式会社 内燃機関の制御装置
JP6963448B2 (ja) * 2017-09-13 2021-11-10 太陽誘電株式会社 電子部品
WO2019054364A1 (ja) * 2017-09-14 2019-03-21 京セラ株式会社 弾性波デバイスおよび通信装置
CN111512550B (zh) * 2017-12-25 2024-01-16 株式会社村田制作所 高频装置
DE102018119538A1 (de) 2018-08-10 2020-02-13 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauteil und herstellungsverfahren für optoelektronische halbleiterbauteile
CN113302839A (zh) 2019-03-01 2021-08-24 株式会社村田制作所 高频模块以及通信装置
WO2022199522A1 (zh) * 2021-03-23 2022-09-29 偲百创(深圳)科技有限公司 射频滤波器及其制造方法
WO2023054703A1 (ja) * 2021-09-30 2023-04-06 株式会社村田製作所 弾性波装置
CN114421116B (zh) * 2022-02-24 2023-04-18 北京航天微电科技有限公司 一种滤波器金属封装外壳的绝缘增强工装及方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001257236A (ja) 2000-03-10 2001-09-21 Murata Mfg Co Ltd 電子デバイスの製造方法
JP4758678B2 (ja) * 2005-05-17 2011-08-31 ルネサスエレクトロニクス株式会社 半導体装置
JP4395775B2 (ja) * 2005-10-05 2010-01-13 ソニー株式会社 半導体装置及びその製造方法
CN102265716B (zh) * 2008-12-26 2015-04-01 高通股份有限公司 具有功率管理集成电路的芯片封装和相关技术
US8581418B2 (en) * 2010-07-21 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-die stacking using bumps with different sizes
JP2012182604A (ja) 2011-03-01 2012-09-20 Panasonic Corp 弾性波フィルタ部品
JP2013045863A (ja) * 2011-08-24 2013-03-04 Elpida Memory Inc 半導体装置およびその製造方法
US8779588B2 (en) * 2011-11-29 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structures for multi-chip packaging
KR101392751B1 (ko) * 2012-12-06 2014-05-08 (주)와이솔 표면 탄성파 필터 및 그 제조 방법
US9583460B2 (en) * 2014-02-14 2017-02-28 Qualcomm Incorporated Integrated device comprising stacked dies on redistribution layers
US9589941B1 (en) * 2016-01-15 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip package system and methods of forming the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190115388A (ko) * 2018-04-02 2019-10-11 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
US11430742B2 (en) 2018-04-02 2022-08-30 Samsung Electro-Mechanics Co., Ltd. Electronic device module and method of manufacturing the same

Also Published As

Publication number Publication date
JP2017098300A (ja) 2017-06-01
JP6330788B2 (ja) 2018-05-30
KR101829751B1 (ko) 2018-02-19
CN107039406B (zh) 2020-01-03
US20170141066A1 (en) 2017-05-18
US9748194B2 (en) 2017-08-29
CN107039406A (zh) 2017-08-11

Similar Documents

Publication Publication Date Title
KR101829751B1 (ko) 전자 디바이스
US7336017B2 (en) Stack type surface acoustic wave package, and method for manufacturing the same
JP5686943B2 (ja) 弾性波デバイス及びその製造方法
KR100866433B1 (ko) 탄성파 디바이스 및 그 제조 방법
WO2021002296A1 (ja) 高周波モジュール及び通信装置
KR20060073453A (ko) 전자 부품 및 그 제조 방법
KR20060095092A (ko) 고주파 모듈 부품 및 그 제조 방법
US20040174090A1 (en) Piezoelectric component and method for manufacturing the same
US20180062611A1 (en) Rf module including saw device, method of manufacturing the rf module, the saw device, and method of manufacturing the saw device
CN111355465B (zh) 包含弹性波器件的模块
JP2007134795A (ja) 送受信チップパッケージとその実装方法及び製造方法、並びに、送受信チップパッケージを用いた送受信モジュール及び送受信デュプレクサパッケージ
JP2011151553A (ja) 弾性波デュプレクサ
US6404100B1 (en) Surface acoustic wave apparatus and method of manufacturing the same
JP2002100945A (ja) 弾性表面波装置およびその製造方法
Feiertag et al. Surface acoustic wave component packaging
KR20060115531A (ko) 기밀특성이 우수한 표면탄성파 소자 패키지 및 그 제조방법
JP4234088B2 (ja) 電子部品及びその製造方法
CN218385188U (zh) 气密性晶圆级芯片封装结构及模组、电路板和电子设备
JP2019036784A (ja) 電子部品およびその製造方法
KR100368607B1 (ko) 반도체 패키지
JP2011101213A (ja) 振動デバイス
KR20080071432A (ko) 고주파 모듈
JP4947156B2 (ja) 弾性波デュプレクサ
JP2018074051A (ja) 電子部品およびその製造方法
JP2002324864A (ja) 電子部品装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant