CN107039406B - 电子器件 - Google Patents

电子器件 Download PDF

Info

Publication number
CN107039406B
CN107039406B CN201610865637.6A CN201610865637A CN107039406B CN 107039406 B CN107039406 B CN 107039406B CN 201610865637 A CN201610865637 A CN 201610865637A CN 107039406 B CN107039406 B CN 107039406B
Authority
CN
China
Prior art keywords
electronic component
height
electronic
bump
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610865637.6A
Other languages
English (en)
Other versions
CN107039406A (zh
Inventor
丰田祐二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN107039406A publication Critical patent/CN107039406A/zh
Application granted granted Critical
Publication of CN107039406B publication Critical patent/CN107039406B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0504—Holders; Supports for bulk acoustic wave devices
    • H03H9/0514—Holders; Supports for bulk acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0566—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers
    • H03H9/0576—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers including surface acoustic wave [SAW] devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1085—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a non-uniform sealing mass covering the non-active sides of the BAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/175—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Acoustics & Sound (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供一种包含被倒装芯片安装的多个电子部件，表面的平坦性优良的CSP型的电子器件。电子器件(1)具备：安装基板(10)；经由凸块(21)以及(22)而被倒装芯片安装于安装基板(10)的表面的电子部件(11)以及(12)；和用于将电子部件(11)以及(12)在安装基板(10)上密封的密封部件(13)，电子部件(11)的厚度(tx1)比电子部件(12)的厚度(tx2)厚，并且，与电子部件(11)接合的凸块(21)的高度(ty1)比与电子部件(12)接合的凸块(22)的高度(ty2)低。

Description

电子器件
技术领域
本发明涉及具有被倒装芯片安装的多个电子部件的电子器件。
背景技术
作为用于使由多个功能元件或电子部件构成的电子器件小型化以及低高度化的安装手段，举例倒装芯片安装。
图9是专利文献1中公开的电子器件的剖视图。图9中公开了2个声表面波元件被倒装芯片安装并被1封装体化的电子器件。该图所述的电子器件是具备模腔形状的封装体601、盖板602、和通过倒装芯片接合而被安装的2个声表面波元件611以及612的表面安装型的双滤波器。配置有构成声表面波元件611以及612的IDT(Inter-digital Transducer，叉指换能器)电极632的空间641以及642通过凸块621以及622来确保。封装体601与盖板602通过由高熔点焊料构成的钎料603而接合，封装体601内部被气密密封。
作为使倒装芯片安装型的电子器件小型化的方法，举例缩小2个电子部件的间隔的方法。但是，若缩小安装的2个电子部件间隔，则在第2个电子部件的安装时，已经安装的第1个电子部件与安装工具干扰等，物理损伤进入到第1个电子部件，特性或可靠性方面可能成为问题。因此，在专利文献1中，提出了如下方法：通过使后安装的声表面波元件611比先安装的声表面波元件612厚，来防止安装工具的干扰。具体而言，声表面波元件611的厚度tx1比声表面波元件612的厚度tx2厚，与声表面波元件612以及611接合的凸块622以及621的高度相等。因此，在2个声表面波元件611与622的上表面，与2个声表面波元件的厚度之差相应地产生阶梯差。
在先技术文献
专利文献
专利文献1：日本特开2001-257236号公报
但是，在如专利文献1中公开的电子器件那样在多个电子部件的厚度设置差的情况下，若在之后的工序中通过树脂等密封部件来密封多个电子部件，则产生密封后的电子器件的密封部件侧的上表面的倾斜。若该上表面的倾斜较大，则产生如下的制造工序以及安装工序中的问题：(1)在密封后的单片化(切割)工序中产生不均匀的切断所导致的产品飞溅；(2)在通过吸附等在上述上表面拾取电子器件的情况下不能进行拾取；以及(3)不能进行向上述上表面的印字标记的识别等。
发明内容
本发明的目的在于，提供一种表面的平坦性优良的CSP型的电子器件。
为了实现上述目的，本发明的一方式所涉及的电子器件具备：安装基板；第1电子部件以及第2电子部件，经由凸块而被倒装芯片安装于所述安装基板的表面；和密封部件，用于将所述第1电子部件以及所述第2电子部件密封在所述安装基板上，所述第1电子部件的厚度比所述第2电子部件的厚度厚，并且与所述第1电子部件接合的所述凸块的高度比与所述第2电子部件接合的所述凸块的高度低。
根据这样的构成，通过使厚度较薄的第2电子部件的凸块高度比第1电子部件的凸块高度高，能够使第2电子部件的安装高度与第1电子部件的安装高度之差比2个电子部件的厚度之差小。换言之，能够更加缩小第2电子部件的上方的密封空间的体积，因此该密封空间与第1电子部件的上方的密封空间的体积差变小。由此，能够减小电子器件的密封部件一侧的上表面的倾斜并能够改善平坦性，因此能够制造出密封后的单片化(切割)工序中的产品飞溅、在该上表面拾取产品的情况下的缺陷、向该上表面的印字标记的识别不良等减少了的CSP产品。
此外，也可以在俯视所述安装基板的情况下，所述第1电子部件以及所述第2电子部件之中，从所述安装基板的表面起的高度较高的电子部件的面积比从所述安装基板的表面起的高度较低的电子部件的面积大。
由此，能够确保安装高度较高的电子部件的上方的密封部件上表面的平坦面积更大。因此，向密封后的密封部件上表面的印字精度以及印字标记的识别精度提高。因此，电子器件的制造工序的简单化以及成品率提高。
此外，也可以所述第1电子部件以及所述第2电子部件之中，从所述安装基板的表面起的高度较低的电子部件在所述第1电子部件与所述第2电子部件的排列方向上的长度比从所述安装基板的表面起的高度较高的电子部件在所述排列方向上的长度长。
由此，能够缓和在第1电子部件的上方的密封部件上表面和第2电子部件的上方的密封部件上表面产生的倾斜。因此，能够确保将密封后的单片化(切割)工序中的单片化片和密封部件上表面贴合时的粘合面积更大，因此切断精度提高。因此，电子器件的制造工序的简单化以及成品率提高。
此外，也可以在俯视所述安装基板的情况下，所述第1电子部件以及所述第2电子部件之中，从所述安装基板的表面起的高度较低的电子部件在所述第1电子部件与所述第2电子部件的排列方向上的长度比所述高度较低的电子部件在与所述排列方向交叉的方向上的长度长。
由此，能够更加缓和在第1电子部件的上方的密封部件上表面和第2电子部件的上方的密封部件上表面产生的倾斜。因此，电子器件的制造工序的简单化以及成品率提高。
此外，也可以所述第1电子部件的从所述表面起的高度与所述第2电子部件的从所述表面起的高度一致。
由此，能够使电子器件的密封部件上表面平坦化，因此能够更加减少密封后的单片化(切割)工序中的产品飞溅、在密封部件上表面拾取产品的情况下的缺陷、以及向密封部件上表面的印字缺陷等。
此外，也可以与所述第1电子部件接合的所述凸块和与所述第2电子部件接合的所述凸块由同一材料构成。
由此，与凸块中使用不同种类材料的情况相比，能够通过简单的工序来控制凸块高度之差。
此外，也可以所述第1电子部件是弹性波元件，所述第2电子部件是放大元件。
由此，制造工序被简单化，能够实现小型化并且低高度化的高频有源设备，例如，能够实现CSP型的小型并且低高度的发送侧模块或者接收侧模块。
此外，也可以所述第1电子部件以及上述第2电子部件是声表面波元件。
由此，制造工序被简单化，能够实现小型化并且低高度化的复合SAW设备，例如，能够实现CSP型的小型并且低高度的SAW双工器或者双滤波器等。
根据本发明，能够提供一种表面的平坦性优良的CSP型的电子器件。
附图说明
图1A是实施方式1所涉及的电子器件的剖视图。
图1B是比较例所涉及的电子器件的剖视图。
图2是实施方式1的变形例1所涉及的电子器件的俯视透视图以及剖视图。
图3是实施方式1的变形例2所涉及的电子器件的剖视图。
图4是实施方式1的变形例3所涉及的电子器件的俯视透视图以及剖视图。
图5是对实施方式1所涉及的电子器件的制造方法进行说明的工序剖面图。
图6是实施方式2所涉及的电子器件的俯视透视图以及剖视图。
图7是表示实施方式2所涉及的电子器件的具体构成的剖视图。
图8是实施方式3所涉及的电子器件的俯视透视图以及剖视图。
图9是专利文献1中公开的电子器件的剖视图。
-符号说明-
1、1A、1B、1C、2、3、500电子器件 10安装基板 10a、10b主面 10A集合安装基板 10c元件载置面 11、11A、11B、11C、12、12A、12B、12C、511、512电子部件 11D、11E发送用SAW滤波器 11F、12D、12E接收用SAW滤波器 12F低噪声放大器 13密封部件 21、22、521、522、621、622凸块 31、32中空空间 42焊盘 44外部连接电极 46基板通路导体 48内部布线图案 50接合用工具 113、123焊盘 114、124IDT电极 115、125保护层 116、126覆盖层 117、127支承层 118、128压电基板 119、129中空空间 601封装体 602盖板 603钎料 611、612声表面波元件 641、642空间
具体实施方式
以下，使用附图来详细说明本发明的实施方式。另外，以下所说明的实施方式均表示包括性的或者具体的例子。以下的实施方式所示的数值、形状、材料、构成要素、构成要素的配置、连接形态、制造工序以及制造工序的顺序等是一个例子，并不是限定本发明的主旨。以下的实施方式中的构成要素之中未记载于独立权利要求的构成要素作为任意的构成要素而被说明。此外，附图所示的构成要素的大小或者大小之比不必是严格的。
(实施方式1)
[1.1电子器件1的构成]
图1A是实施方式1所涉及的电子器件1的剖视图。该图所示的电子器件1具备：安装基板10、电子部件11以及12、凸块21以及22、密封部件13。
安装基板10是安装电子部件11以及12的基板，例如是印刷电路基板或者陶瓷基板等。安装基板10具有一个主面10a以及另一个主面10b，至少在主面10a形成焊盘电极以及布线(未图示)。形成在主面10a的焊盘电极以及布线通过通路导体(未图示)等来与安装基板10的内部布线或者形成在主面10b的外部连接电极以及外部布线(未图示)电连接，形成在主面10b的外部连接电极以及外部布线为能够与外部的电路部件电连接的配置构成。
电子部件11是经由凸块21而被倒装芯片安装(倒装芯片接合)于形成在安装基板10的主面10a的焊盘电极的第1电子部件。此外，电子部件12是经由凸块22而被倒装芯片安装于形成在主面10a的焊盘电极的第2电子部件。
在电子部件11以及12的周围配置密封部件13。电子部件11以及12与密封部件13紧贴，并被密封部件13覆盖。由此，能够确保电子部件11的中空空间31以及电子部件12的中空空间32的封闭性。
电子部件11以及12例如是高频滤波器元件以及高频放大元件等。作为高频滤波器元件，示例有：声表面波滤波器、声界面波滤波器、使用了BAW(Bulk Acoustic Wave，体声波)的弹性波滤波器、以及由电感元件以及电容器元件构成的LC滤波器等。此外，作为高频放大元件，示例有低噪声放大器元件(LNA：Low Noise Amplifier)以及功率放大器元件(PA：Power Amplifier)等。
密封部件13例如举例有环氧树脂等树脂。环氧树脂也可以包含含有SiO2等无机填料的热固化性的环氧树脂。
凸块21以及22是由高导电性金属构成的球状的电极，例如，是以Au为主成分的电极。凸块21以及22首先与电子部件11以及12的电极接合。在电子部件11以及电子部件12接合电子部件11以及12的输入输出端子以及GND端子，还对应于接合强度平衡等而分别接合多个凸块21以及多个凸块22。并且，电子部件11以及12被倒装芯片安装，以使得多个凸块21以及多个凸块22与安装基板10的对应的焊盘电极接合。
这里，在本实施方式所涉及的电子器件1中，电子部件11的厚度tx1比电子部件12的厚度tx2厚，并且，与电子部件11接合的凸块21的高度ty1比与电子部件12接合的凸块22的高度ty2低。
另外，所谓电子部件11以及12的厚度，是指主面10a的法线方向的电子部件11以及12的厚度，被定义为从不包含凸块的电子部件的该法线方向上的底面起到上表面为止的距离。此外，在底面与上表面不平行的情况下，被定义为从底面起到上表面为止的最大距离。此外，所谓与电子部件11接合的凸块21的高度、以及与电子部件12接合的凸块22的高度，分别指与电子部件11接合的凸块21的上述法线方向的高度、以及与电子部件12接合的凸块22的上述法线方向的高度。
以下，所谓电子部件的厚度，被定义为基板的主面(或者元件载置面)的法线方向的电子部件的厚度，所谓凸块的高度，被定义为该法线方向的凸块的高度。
[1.2与比较例的对比]
图1B是比较例所涉及的电子器件500的剖视图。该图所示的电子器件500具备：安装基板10、电子部件511以及512、凸块521以及522、密封部件13。本比较例所涉及的电子器件500与实施方式1所涉及的电子器件1相比，在以下方面不同：虽然电子部件511与电子部件512的厚度不同，但凸块521以及凸块522的高度相同。
换句话说，在比较例所涉及的电子器件500中，电子部件511的厚度tx1比电子部件512的厚度tx2厚，并且，与电子部件511接合的凸块521的高度ty1和与电子部件512接合的凸块522的高度ty2相同。此时，在电子器件500中，如图1B所示，电子部件511的上方的密封部件13的上表面与电子部件512的上方的密封部件13的上表面的高度的差是td500，由于双方的上表面而产生的倾斜面的倾斜角是θ500。
与此相对地，如图1A所示，根据本实施方式所涉及的电子器件1，通过使厚度较薄的电子部件12的凸块22的高度ty2比电子部件11的凸块21的高度ty1高，能够使电子部件的安装高度之差((tx1+ty1)-(tx2+ty2))比2个电子部件的厚度之差(tx1-tx2)小。因此，能够使电子部件11的上方的密封部件13的上表面与电子部件12的上方的密封部件13的上表面的高度之差td1小于td500。此外，能够使本实施方式所涉及的电子器件1中的密封部件13的上表面的倾斜角θ1比比较例所涉及的电子器件500中的密封部件13的上表面的倾斜角θ500小。
换言之，能够使电子部件12的上方的密封空间与比较例相比更小，因此该密封空间与电子部件11的上方的密封空间的体积差变小。
由此，根据本实施方式所涉及的电子器件1的上述构成，与凸块高度相同的现有的构成相比，能够使电子器件1的密封部件上表面更加平坦化。因此，能够制造如下的平坦性优良的CSP产品：(1)能够在密封后的单片化(切割)工序中实现均匀的切断，因此产品飞溅减少；(2)通过吸附等在密封部件上表面拾取产品的情况下的缺陷减少；以及(3)向密封部件上表面的印字标记的识别不良减少。
另外，在本实施方式中，作为使电子部件12的安装高度(tx2+ty2)接近于电子部件11的安装高度(tx1+ty1)的条件，厚度较薄的电子部件12的凸块的上限也可以通过将以下的式1展开后的式2来规定。
(tx2+ty2)-(tx1+ty1)＜(tx1-tx2) (式1)
ty2＜2(tx1-tx2)+ty1 (式2)
式1考虑电子部件12的安装高度(tx2+ty2)超过了电子部件11的安装高度(tx1+ty1)的情况，在该情况下，电子部件12与电子部件11的安装高度之差比电子部件11与电子部件12的厚度之差小成为条件。
此外，进一步地，最好电子部件11的从主面10a起的高度与电子部件12的从主面10a起的高度一致。由此，能够使电子器件1的密封部件上表面完全平坦化，因此更加能够抑制密封后的单片化(切割)工序中的产品飞溅、在上表面拾取产品的情况下的缺陷、向该上表面的印字缺陷等。
这里，所谓电子部件11以及12的从主面10a起的高度一致，被定义为电子部件11的高度与电子部件12的高度之差((tx1+ty1)-(tx2+ty2))相对于电子部件11的高度(tx1+ty1)为20％程度以下。
此外，优选与电子部件11接合的凸块21和与电子部件12接合的凸块22由同一材料构成。由此，与凸块21和凸块22中使用不同种类材料的情况相比，能够通过简单的工序来控制凸块高度的差。这里，所谓凸块由同一材料构成，是指至少构成凸块的主要金属元素相同，并不局限于凸块构成元素的成分比率完全相同。
[1.3变形例1所涉及的电子器件1A的构成]
图2是实施方式1的变形例1所涉及的电子器件1A的俯视透视图以及剖视图。本变形例所涉及的电子器件1A与实施方式1所涉及的电子器件1相比，作为结构，仅在规定了电子部件11A以及12A的芯片面积的大小关系这方面不同。以下，针对与实施方式1所涉及的电子器件1相同的方面，省略说明，以不同点为中心来进行说明。
在本变形例所涉及的电子器件1A中，电子部件11A的厚度tx1比电子部件12A的厚度tx2厚，并且，与电子部件11A接合的凸块21的高度tV1比与电子部件12A接合的凸块22的高度ty2低。此外，电子部件11A的安装高度(tx1+ty1)比电子部件12A的安装高度(tx2+ty2)高。进一步地，在俯视安装基板10的情况下，安装高度较高的电子部件11A的面积S1比安装高度较低的电子部件12A的面积S2大。
由此，能够确保安装高度较高的电子部件的上方的密封部件13的上表面的平坦的面积(图2中，图示为平坦距离Lp)更大。因此，向密封后的密封部件上表面的印字精度以及印字识别精度提高。因此，电子器件1A的制造工序的简单化以及成品率提高。
[1.4变形例2所涉及的电子器件1B的构成]
图3是实施方式1的变形例2所涉及的电子器件1B的剖视图。本变形例所涉及的电子器件1B与实施方式1所涉及的电子器件1相比，作为构成，仅在规定了电子部件11B以及12B的在排列方向上的电子部件11B以及12B的长度的长短关系这方面不同。以下，针对与实施方式1所涉及的电子器件1相同的方面，省略说明，以不同点为中心来进行说明。
在本变形例所涉及的电子器件1B中，电子部件11B的厚度tx1比电子部件12B的厚度tx2厚，并且，与电子部件11B接合的凸块21的高度ty1比与电子部件12B接合的凸块22的高度ty2低。此外，电子部件11B的安装高度(tx1+ty1)比电子部件12B的安装高度(tx2+ty2)高。进一步地，电子部件11B与电子部件12B在排列方向上的安装高度较低的电子部件12B的长度L2比该排列方向上的安装高度较高的电子部件11B的长度L1长。
由此，能够缓和在电子部件11B的上方的密封部件13的上表面和电子部件12B的上方的密封部件13的上表面产生的倾斜(图3中图示为倾斜角θ1B)。因此，能够确保将密封后的单片化(切割)工序中的单片化片与上述上表面贴合时的粘合面积更大，因此切断精度提高，电子器件的制造工序的简单化以及成品率提高。
[1.5变形例3所涉及的电子器件1C的构成]
图4是实施方式1的变形例3所涉及的电子器件1C的俯视透视图以及剖视图。本变形例所涉及的电子器件1C与实施方式1所涉及的电子器件1相比，作为构成，仅在规定了电子部件12C的短边以及长边的配置方向这方面不同。以下，针对与实施方式1所涉及的电子器件1相同的方面，省略说明，以不同点为中心来进行说明。
在本变形例所涉及的电子器件1C中，电子部件11C的厚度tx1比电子部件12C的厚度tx2厚，并且，与电子部件11C接合的凸块21的高度ty1比与电子部件12C接合的凸块22的高度ty2低。此外，电子部件11C的安装高度(tx1+ty1)比电子部件12C的安装高度(tx2+ty2)高。进一步地，在俯视安装基板10的情况下，电子部件11C以及12C的排列方向上的安装高度较低的电子部件12C的长度L2H比与该排列方向交叉的方向上的安装高度较低的电子部件12C的长度L2V长。
由此，能够确保安装高度较低的电子部件的上方的密封部件13上表面上的上述排列方向的距离，因此能够更加缓和在电子部件11C的上方的密封部件13的上表面和电子部件12C的上方的密封部件13的上表面产生的倾斜。因此，能够确保将密封后的单片化(切割)工序中的单片化片与上述上表面贴合时的粘合面积更大，因此切断精度提高，电子器件的制造工序的简单化以及成品率提高。
另外，在变形例2以及3中，示例了电子部件在俯视下为矩形形状的情况。但是，本变形例所涉及的电子部件并不限定形状。所谓规定的方向上的电子部件的长度，能够定义为从与规定的方向垂直的方向上剖视该电子部件的情况下被投影的电子部件的长度(宽度)。
[1.6制造方法]
这里，根据图5来说明本实施方式所涉及的电子器件的制造方法。
图5是对实施方式1所涉及的电子器件1的制造方法进行说明的工序剖视图。图5中表示了从在电子部件11以及12分别接合凸块21以及22的状态起，到制造出被单片化了的电子器件1为止的工序中的半成品的剖视图。
首先，在图5(a)之前，在电子部件11以及12的电极焊盘上，通过球焊法来形成以Au为主成分的凸块21以及22(凸块接合工序)。更具体而言，在电子部件11或者12被单片化的前面阶段，换句话说，在电子部件11或者12以集合基板的状态形成的阶段，通过球焊法来在集合基板的电极焊盘上形成凸块21以及22。然后，例如，通过切割来使接合有凸块21或者22的上述集合基板单片化，从而形成接合有凸块21或者22的电子部件11以及12。另外，本工序中的凸块接合可以如上述那样在集合基板的状态下进行，此外，也可以在单片化了的电子部件11以及12分别进行。
接下来，如图5(a)所示，在接合有凸块22的电子部件12，经由接合用工具50的真空吸引孔来吸引未接合凸块22的一侧的第2主面。然后，将接合有凸块22的一侧的第1主面与集合安装基板10A的元件载置面10c对置地载置，通过倒装芯片接合法，将凸块22与集合安装基板10A的电极焊盘接合(第1倒装芯片接合工序)。在本倒装芯片接合法中，通过从接合用工具50同时施加超声波以及热量，来将凸块22与集合安装基板10A的电极焊盘接合。另外，本工序中的倒装芯片接合法并不局限于同时施加超声波以及热量的方法，也可以是仅施加超声波以及热量的任意一种的方法，此外，还可以是错开时间地施加超声波以及热量的方法。
接下来，如图5(b)所示，在接合有凸块21的电子部件11，通过与图5(a)中所述的倒装芯片接合法相同的方法，将凸块21与集合安装基板10A的电极连接盘接合(第2倒装芯片接合工序)。
这里，电子部件11的厚度tx1比电子部件12的厚度tx2厚。在该情况下，在本实施方式的电子器件1中，执行上述凸块接合工序以及上述第1以及第2倒装芯片接合工序，以使得倒装芯片接合后的凸块21的高度比凸块22的高度低。
作为倒装芯片接合后的凸块21的高度变得比凸块22的高度低的手段，举例如下手段：(1)在上述凸块接合工序中，使凸块21的量比凸块22的量少，(2)在上述凸块接合工序中，进行接合以使得在电子部件的接合面的法线方向，凸块21比凸块22低，(3)在上述第1倒装芯片接合工序与第2倒装芯片接合工序中，使超声波以及热量的施加条件不同，(4)将上述(1)～(3)的至少2个组合等。
接下来，如图5(c)所示，将在集合安装基板10A上安装的电子部件11以及12密封(密封工序)。更具体而言，例如实施如下的树脂注塑方法：从电子部件11以及12的上方，层压由环氧树脂构成的薄膜，进一步地，配置含有SiO2等无机填料的热固化性环氧树脂并进行加热以及加压等。由此，电子部件11以及12的第2主面以及集合安装基板10A的元件载置面10c与密封部件13紧贴，从而能够确保电子部件11以及12的第1主面上的空间的封闭性。
最后，如图5(d)所示，将电子部件11以及12作为一组，来将安装有电子部件11以及12的集合安装基板10A单片化(单片化工序)。本单片化工序例如通过切割来实施。由此，被单片化了的电子器件1完成。
根据以上的制造方法，通过使厚度较薄的电子部件12的凸块22的高度ty2比电子部件11的凸块21的高度ty1高，能够缩小电子部件11的上方的密封部件13的上表面与电子部件12的上方的密封部件13的上表面的高度的差。换句话说，能够使电子部件12的安装高度(tx2+ty2)接近于电子部件11的安装高度(tx1+ty1)。由此，能够改善电子器件1的上表面的平坦性，因此能够制造出密封后的单片化工序中的产品飞溅、在上表面拾取产品的情况下的缺陷、向该上表面的印字识别不良等减少了的CSP产品。
另外，优选倒装芯片接合的顺序是从安装高度(电子部件的厚度与凸块高度之和)较低的部件起进行的。在第2倒装芯片接合工序中，假定接合用工具50的吸附面积比电子部件11的面积大的情况、或者在接合用工具50在电子部件12的方向横向偏移的状态下进行接合的情况。在该情况下，在本实施方式中，也由于电子部件11的安装高度(tx1+ty1)比电子部件12的安装高度(tx2+ty2)高，因此即使接合用工具50向电子部件12的方向伸出，也能够避免接合用工具50与电子部件12相互干扰。因此，能够缩小电子部件11以及12之间的间隔，能够实现电子器件1的小型化。此外，在该情况下，作为接合用工具50，不需要使用其前端的吸附面比电子部件11小的工具。因此，能够将超声波以及热量高效地传递到凸块21以及22，接合性提高。
此外，在上述制造方法中，对凸块21以及22预先与电子部件11以及12接合的工序进行了说明，但也可以凸块21以及22预先与集合安装基板10A的元件载置面10c接合。
(实施方式2)
[2.1电子器件2的构成]
在本实施方式中，表示将实施方式1所涉及的电子器件1用于SAW(SurfaceAcoustic Wave，表面弹性波)设备的例子。以下，对于与实施方式1所涉及的电子器件1相同的构成要素，付与相同的符号，以与电子器件1不同的特征点为中心来进行说明。
图6是实施方式2所涉及的电子器件2的俯视透视图以及剖视图。该图所示的电子器件2具备：安装基板10、发送用SAW滤波器11D以及11E、接收用SAW滤波器12D以及12E、凸块21以及22、密封部件13。如图6所示，在安装基板10上，发送用SAW滤波器11D与接收用SAW滤波器12D在X轴方向相邻地配置，发送用SAW滤波器11E与接收用SAW滤波器12E在X轴方向相邻地配置。此外，发送用SAW滤波器11D与接收用SAW滤波器12E在Y轴方向相邻地配置，发送用SAW滤波器11E与接收用SAW滤波器12D在Y轴方向相邻地配置。
发送用SAW滤波器11D和接收用SAW滤波器12D例如构成选择性地使第1频带的发送信号以及接收信号通过的第1SAW双工器。此外，发送用SAW滤波器11E与接收用SAW滤波器12E例如构成选择性地使第2频带的发送信号以及接收信号通过的第2SAW双工器。并且，电子器件2例如构成具备第1SAW双工器和第2SAW双工器的双路复用器，或者构成具备4个SAW滤波器元件的四路复用器。
这里，在本实施方式所涉及的电子器件2中，发送用SAW滤波器11D的厚度tx1比接收用SAW滤波器12D的厚度tx2厚，并且，与发送用SAW滤波器11D接合的凸块21的高度ty1比与接收用SAW滤波器12D接合的凸块22的高度ty2低。
此外，发送用SAW滤波器11E的厚度tx3比接收用SAW滤波器12E的厚度tx4厚，并且，与发送用SAW滤波器11E接合的凸块21的高度ty3比与接收用SAW滤波器12E接合的凸块22的高度ty4低。
以下，使用图7来详细说明电子器件2的构造。
图7是表示实施方式2所涉及的电子器件2的具体构成的剖视图。图7是由图6所示的电子器件2的俯视透视图中的7-7线切断的情况下的剖视图。如图7所示，发送用SAW滤波器11E和接收用SAW滤波器12E被倒装芯片安装于安装基板10。
发送用SAW滤波器11E具备：IDT电极124、焊盘123、压电基板128、支承层127、覆盖层126和保护层125。在压电基板128的一个主面，形成包含IDT电极124、焊盘123、将IDT电极124与焊盘123连接的布线(未图示)的导电图案。在形成有IDT电极124的中空空间129的周围，支承层127形成为框状。支承层127的厚度比IDT电极124等导电图案的厚度大。
支承层127例如由包含聚酰亚胺、环氧、苯并环丁烯(Benzocyclobutene：BCB)、聚苯并恶唑(Polybenzoxazole：PBO)、金属以及氧化硅的至少一个的材料构成。
压电基板128是例如由LiNbO3单晶构成的基板。此外，IDT电极124是以Cu为主材料的梳齿状电极。此外，虽未图示，但发送用SAW滤波器11D的压电基板例如由LiNbO3单晶构成，IDT电极是以Pt为主材料的梳齿状电极。
中空空间129被覆盖层126以及保护层125密封。基于覆盖层126以及保护层125的密封不是必须是气密性的，能够确保液密性即可。
覆盖层126例如由包含环氧、尿烷、酚醛、聚酯、BCB、PBO、LiTaO3以及LiNbO3的至少一个的材料构成。
保护层125例如由包含聚酰亚胺、环氧、BCB、PBO、硅以及氧化硅的至少一个的材料构成。
在保护层125、覆盖层126以及支承层127，形成达到在压电基板128的一个主面形成的焊盘123的过孔(贯通孔)。在过孔中填充凸块下金属来作为通路导体。并且，在凸块下金属上，形成在外部露出的凸块21。
接收用SAW滤波器12E具备：IDT电极114、焊盘113、压电基板118、支承层117、覆盖层116和保护层115。在压电基板118的一个主面，形成包含IDT电极114、焊盘113、将IDT电极114与焊盘113连接的布线(未图示)的导电图案。在形成有IDT电极114的中空空间119的周围，支承层117形成为框状。支承层117的厚度比IDT电极114等导电图案的厚度大。
压电基板118例如是由LiTaO3单晶构成的基板。此外，IDT电极114是以Al为主材料的梳齿状电极。此外，虽未图示，但接收用SAW滤波器12D的压电基板例如由LiTaO3单晶构成，IDT电极是以A1为主材料的梳齿状电极。以下，中空空间119、覆盖层116以及保护层115的构成与中空空间129、覆盖层126以及保护层125的构成相同，因此省略说明。
另外，保护层125以及保护层115分别不是发送用SAW滤波器11E以及接收用SAW滤波器12E的必须的构成要素。
这里，接收用SAW滤波器12D的压电基板以及接收用SAW滤波器12E的压电基板118的厚度例如都是130μm，发送用SAW滤波器11D的压电基板以及发送用SAW滤波器l1E的压电基板128的厚度例如都是200μm。此外，支承层、覆盖层和保护层合起来的厚度(以下记为h)在接收用SAW滤波器与发送用SAW滤波器中几乎相同。
另外，所谓本实施方式的SAW滤波器的厚度，被定义为不包含凸块的SAW滤波器的主面10a的法线方向上的从底面到上表面的距离。例如，所谓接收用SAW滤波器12E的底面，是指覆盖层116的与凸块接合的面，所谓上表面，是指压电基板118的(未形成IDT电极114)背面。
换句话说，主面10a的法线方向的发送用SAW滤波器11D以及11E的厚度比上述法线方向的接收用SAW滤波器12D以及12E的厚度厚。根据该厚度的关系，调整初始的凸块尺寸以及倒装时的超声波条件等，以使得接收用SAW滤波器12D以及12E的凸块22的高度大约是25μm，发送用SAW滤波器11D以及11E的凸块21的高度大约为9μm。也就是说，与发送用SAW滤波器11D以及11E接合的凸块21的上述法线方向的高度比与接收用SAW滤波器12D以及12E接合的凸块22的法线方向的高度低。
在发送用SAW滤波器11D以及11E还有接收用SAW滤波器12D以及12E的周围，密封部件13被紧贴地配置，这些SAW滤波器被密封部件13覆盖。
在安装基板10的另一个主面10b一侧，用于将电子器件2安装于其他电路基板等的外部连接电极44露出。在安装基板10的内部，形成将焊盘42与外部连接电极44之间电连接的基板通路导体46以及内部布线图案48。
根据以上的本实施方式所涉及的电子器件2的构成，使厚度较薄的接收用SAW滤波器的凸块22的高度(例如，25μm)比发送用SAW滤波器的凸块21的高度(例如，9μm)高，从而能够使发送用SAW滤波器的上方的密封部件13的上表面的从主面10a起的高度(例如，200μm+h+9μm＝209μm+h)与接收用SAW滤波器的上方的密封部件13的上表面的从主面10a起的高度(例如，130μm+h+25μm＝155μm+h)的高度之差(例如，(209μm+h)-(155μm+h)＝54μm)比发送用SAW滤波器与接收用SAW滤波器的厚度之差(例如，(200μm+h)-(130μm+h)＝70μm)小。换句话说，能够使接收用SAW滤波器的安装高度比发送用SAW滤波器与接收用SAW滤波器的厚度之差更接近于发送用SAW滤波器的安装高度。由此，能够改善电子器件2的上表面的平坦性，因此能够制造出密封后的单片化工序中的产品飞溅、在上表面拾取产品的情况下的缺陷、向该上表面的印字识别不良等减少了的CSP产品。因此，制造工序被简单化，能够实现小型并且低高度的复合SAW设备，例如，能够实现平坦性优良的CSP型的小型并且低高度的双路复用器或者四路复用器等。
另外，优选倒装芯片接合的顺序是先进行接收用SAW滤波器12D以及12E、后进行发送用SAW滤波器11D以及11E。这是如实施方式1中也说明的那样，基于优选从电子部件的安装高度(电子部件的厚度与凸块高度之和)较低的部件起进行这一观点而得到的顺序。
(实施方式3)
[3.1电子器件3的构成]
在实施方式2中，表示了对于包含多个滤波器元件这样的无源电子部件的电子器件，应用了实施方式1所涉及的电子器件1的构成的例子。与此相对地，在本实施方式中，表示对于包含滤波器元件这样的无源电子部件和放大元件这样的有源电子部件的电子器件，应用实施方式1所涉及的电子器件1的构成的例子。以下，针对与实施方式2的电子器件2相同的构成要素，付与相同的符号，以与电子器件2不同的特征点为中心来进行说明。
图8是实施方式3所涉及的电子器件3的俯视透视图以及剖视图。该图所示的电子器件3具备：安装基板10、接收用SAW滤波器11F、低噪声放大器12F、凸块21以及22、密封部件13。如图8所示，在安装基板10上，接收用SAW滤波器11F与低噪声放大器12F被相邻地配置。
接收用SAW滤波器11F例如是选择性地使规定的频带的接收信号通过的高频滤波器元件。此外，低噪声放大器12F是对通过了接收用SAW滤波器11F的接收信号进行放大的放大元件。接收用SAW滤波器11F和低噪声放大器12F例如构成选择性地使由天线元件接收的接收信号通过并传递到RFIC(Radio Frequency Integrated Circuit，射频集成电路)电路的接收侧模块。
这里，在本实施方式所涉及的电子器件3中，接收用SAW滤波器11F的厚度tx1比低噪声放大器12F的厚度tx2厚，并且，与接收用SAW滤波器11F接合的凸块21的高度ty1比与低噪声放大器12F接合的凸块22的高度ty2低。
如图8所示，接收用SAW滤波器11F和低噪声放大器12F被倒装芯片安装于安装基板10。接收用SAW滤波器11F的详细构成例如与实施方式2所涉及的接收用SAW滤波器12E相同，因此省略说明。
低噪声放大器12F例如是由GaAs基板构成的放大元件。另外，低噪声放大器12F也可以由Si基板构成。
这里，主面10a的法线方向的接收用SAW滤波器11F的厚度例如是200μm，上述法线方向的低噪声放大器12F的厚度例如是140μm。
换句话说，接收用SAW滤波器11F的厚度比低噪声放大器12F的厚度厚。根据该厚度的关系，调整初始的凸块尺寸以及倒装时的超声波条件等，以使得接收用SAW滤波器11F的凸块21的高度大约是10μm，低噪声放大器12F的凸块22的高度大约为30μm。
在接收用SAW滤波器11F以及低噪声放大器12F的周围，密封部件13被紧贴地配置，这些被密封部件13覆盖。
根据以上的本实施方式所涉及的电子器件3的构成，通过使厚度较薄的低噪声放大器12F的凸块22的高度(例如，30μm)比接收用SAW滤波器11F的凸块21的高度(例如，10μm)高，能够使接收用SAW滤波器11F的上方的密封部件13的上表面的从主面10a起的高度(例如，200μm+10μm＝210μm)与低噪声放大器12F的上方的密封部件13的上表面的从主面10a起的高度(例如，140μm+30μm＝170μm)之差(例如，210μm-170μm＝40μm)比接收用SAW滤波器11F与低噪声放大器12F的厚度之差(例如，200μm-140μm＝60μm)小。换句话说，能够使低噪声放大器12F的安装高度比接收用SAW滤波器11F与低噪声放大器12F的厚度之差更接近于接收用SAW滤波器11F的安装高度。
由此，能够改善电子器件3的上表面的平坦性，因此能够制造出密封后的单片化工序中的产品飞溅、在上表面拾取产品的情况下的缺陷、向该上表面的印字识别不良等减少了的CSP产品。因此，制造工序被简单化，能够实现小型并且低高度的高频有源设备，例如，能够实现平坦性优良的CSP型的小型并且低高度的接收侧模块或者发送侧模块。
另外，优选倒装芯片接合的顺序是先进行低噪声放大器12F、后进行接收用SAW滤波器11F。这是如实施方式1也说明的那样，基于优选从电子部件的安装高度(电子部件的厚度与凸块高度的和)较低的部件起进行这一观点而得到的顺序。
(其他的实施方式等)
以上，针对本发明的实施方式所涉及的电子器件，举例实施方式以及变形例来进行了说明，但本发明的电子器件并不限定于上述实施方式以及变形例。将上述实施方式以及变形例中的任意的构成要素组合而实现的另一实施方式、在不脱离本发明的主旨的范围内对上述实施方式以及变形例实施本领域的技术人员想到的各种变形而得到的变形例、内置有本公开的电子器件的各种设备也包含于本发明。
例如，将实施方式1的变形例1～3所涉及的电子器件1A～1C中的特征部分与实施方式2所涉及的电子器件2或者实施方式3所涉及的电子器件3组合而实现的形态也包含于本发明。例如，也可以实施方式2所涉及的发送用SAW滤波器11D以及11E的厚度比接收用SAW滤波器12D以及12E的厚度厚，并且，在俯视安装基板10的情况下，安装高度较高的发送用SAW滤波器11D以及11E的面积比安装高度较低的接收用SAW滤波器12D以及12E的面积大。
产业上的可利用性
本发明作为小型并且低高度的电子器件，能够广泛利用于手机等通信设备。

Claims (7)

1.一种电子器件，具备：
安装基板；
第1电子部件以及第2电子部件，经由凸块而被倒装芯片安装于所述安装基板的表面；和
密封部件，用于将所述第1电子部件以及所述第2电子部件密封在所述安装基板上，
所述第1电子部件的厚度比所述第2电子部件的厚度厚，并且与所述第1电子部件接合的所述凸块的高度比与所述第2电子部件接合的所述凸块的高度低，
在俯视所述安装基板的情况下，所述第1电子部件以及所述第2电子部件之中，从所述安装基板的表面起的高度较低的电子部件在所述第1电子部件与所述第2电子部件的排列方向上的长度比所述高度较低的电子部件在与所述排列方向交叉的方向上的长度长。
2.根据权利要求1所述的电子器件，其中，
在俯视所述安装基板的情况下，所述第1电子部件以及所述第2电子部件之中，从所述安装基板的表面起的高度较高的电子部件的面积比从所述安装基板的表面起的高度较低的电子部件的面积大。
3.根据权利要求1或2所述的电子器件，其中，
所述第1电子部件以及所述第2电子部件之中，从所述安装基板的表面起的高度较低的电子部件在所述第1电子部件与所述第2电子部件的排列方向上的长度比从所述安装基板的表面起的高度较高的电子部件在所述排列方向上的长度长。
4.根据权利要求1或2所述的电子器件，其中，
所述第1电子部件的厚度和被接合到所述第1电子部件的所述凸块的高度之和即所述第1电子部件的安装高度与所述第2电子部件的厚度和被接合到所述第2电子部件的所述凸块的高度之和即所述第2电子部件的安装高度之差，相对于所述第1电子部件的安装高度为20％程度以下。
5.根据权利要求1或2所述的电子器件，其中，
与所述第1电子部件接合的所述凸块和与所述第2电子部件接合的所述凸块由同一材料构成。
6.根据权利要求1或2所述的电子器件，其中，
所述第1电子部件是弹性波元件，
所述第2电子部件是放大元件。
7.根据权利要求1或2所述的电子器件，其中，
所述第1电子部件以及所述第2电子部件是声表面波元件。
CN201610865637.6A 2015-11-18 2016-09-29 电子器件 Active CN107039406B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015225716A JP6330788B2 (ja) 2015-11-18 2015-11-18 電子デバイス
JP2015-225716 2015-11-18

Publications (2)

Publication Number Publication Date
CN107039406A CN107039406A (zh) 2017-08-11
CN107039406B true CN107039406B (zh) 2020-01-03

Family

ID=58691568

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610865637.6A Active CN107039406B (zh) 2015-11-18 2016-09-29 电子器件

Country Status (4)

Country Link
US (1) US9748194B2 (zh)
JP (1) JP6330788B2 (zh)
KR (1) KR101829751B1 (zh)
CN (1) CN107039406B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6715672B2 (ja) * 2016-04-25 2020-07-01 株式会社村田製作所 回路モジュール
WO2018092529A1 (ja) * 2016-11-16 2018-05-24 株式会社村田製作所 高周波モジュール
JP6612723B2 (ja) * 2016-12-07 2019-11-27 株式会社東芝 基板装置
CN107749748B (zh) * 2017-09-01 2021-12-24 江苏长电科技股份有限公司 一种声表面波滤波芯片封装结构
JP7332276B2 (ja) 2018-06-25 2023-08-23 トヨタ自動車株式会社 内燃機関の制御装置
JP6963448B2 (ja) * 2017-09-13 2021-11-10 太陽誘電株式会社 電子部品
WO2019054364A1 (ja) * 2017-09-14 2019-03-21 京セラ株式会社 弾性波デバイスおよび通信装置
CN111512550B (zh) * 2017-12-25 2024-01-16 株式会社村田制作所 高频装置
KR102505198B1 (ko) * 2018-04-02 2023-03-02 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
US11251135B2 (en) 2018-04-02 2022-02-15 Samsung Electro-Mechanics Co., Ltd. Electronic device module and method of manufacturing the same
DE102018119538A1 (de) 2018-08-10 2020-02-13 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauteil und herstellungsverfahren für optoelektronische halbleiterbauteile
CN113302839A (zh) 2019-03-01 2021-08-24 株式会社村田制作所 高频模块以及通信装置
WO2022199522A1 (zh) * 2021-03-23 2022-09-29 偲百创(深圳)科技有限公司 射频滤波器及其制造方法
WO2023054703A1 (ja) * 2021-09-30 2023-04-06 株式会社村田製作所 弾性波装置
CN114421116B (zh) * 2022-02-24 2023-04-18 北京航天微电科技有限公司 一种滤波器金属封装外壳的绝缘增强工装及方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102265716A (zh) * 2008-12-26 2011-11-30 米辑电子股份有限公司 具有功率管理集成电路的芯片封装和相关技术
CN103137596A (zh) * 2011-11-29 2013-06-05 台湾积体电路制造股份有限公司 用于多芯片封装的凸块结构

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001257236A (ja) 2000-03-10 2001-09-21 Murata Mfg Co Ltd 電子デバイスの製造方法
JP4758678B2 (ja) * 2005-05-17 2011-08-31 ルネサスエレクトロニクス株式会社 半導体装置
JP4395775B2 (ja) * 2005-10-05 2010-01-13 ソニー株式会社 半導体装置及びその製造方法
US8581418B2 (en) * 2010-07-21 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-die stacking using bumps with different sizes
JP2012182604A (ja) 2011-03-01 2012-09-20 Panasonic Corp 弾性波フィルタ部品
JP2013045863A (ja) * 2011-08-24 2013-03-04 Elpida Memory Inc 半導体装置およびその製造方法
KR101392751B1 (ko) * 2012-12-06 2014-05-08 (주)와이솔 표면 탄성파 필터 및 그 제조 방법
US9583460B2 (en) * 2014-02-14 2017-02-28 Qualcomm Incorporated Integrated device comprising stacked dies on redistribution layers
US9589941B1 (en) * 2016-01-15 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip package system and methods of forming the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102265716A (zh) * 2008-12-26 2011-11-30 米辑电子股份有限公司 具有功率管理集成电路的芯片封装和相关技术
CN103137596A (zh) * 2011-11-29 2013-06-05 台湾积体电路制造股份有限公司 用于多芯片封装的凸块结构

Also Published As

Publication number Publication date
JP2017098300A (ja) 2017-06-01
JP6330788B2 (ja) 2018-05-30
KR101829751B1 (ko) 2018-02-19
US20170141066A1 (en) 2017-05-18
KR20170058296A (ko) 2017-05-26
US9748194B2 (en) 2017-08-29
CN107039406A (zh) 2017-08-11

Similar Documents

Publication Publication Date Title
CN107039406B (zh) 电子器件
CN107134986B (zh) 电子器件
US7336017B2 (en) Stack type surface acoustic wave package, and method for manufacturing the same
JP4423210B2 (ja) 高周波モジュール及びそれを用いた通信機器
KR100712441B1 (ko) 탄성표면파 장치 및 통신기기
JP5686943B2 (ja) 弾性波デバイス及びその製造方法
KR100614542B1 (ko) 탄성 표면파 디바이스 및 그 제조 방법
US7602262B2 (en) Elastic wave device and manufacturing method of the same
WO2021002296A1 (ja) 高周波モジュール及び通信装置
US9543268B2 (en) Electronic component, method of manufacturing same, composite module including electronic component, and method of manufacturing same
KR20060095092A (ko) 고주파 모듈 부품 및 그 제조 방법
US20180062611A1 (en) Rf module including saw device, method of manufacturing the rf module, the saw device, and method of manufacturing the saw device
US9306538B2 (en) Composite electronic component
JP2007134795A (ja) 送受信チップパッケージとその実装方法及び製造方法、並びに、送受信チップパッケージを用いた送受信モジュール及び送受信デュプレクサパッケージ
JP2011151553A (ja) 弾性波デュプレクサ
JP2002100945A (ja) 弾性表面波装置およびその製造方法
KR20210117949A (ko) 고주파 모듈 및 통신 장치
CN115514383B (zh) 高频模块以及通信装置
JP7465515B1 (ja) 弾性波デバイス
US20240106468A1 (en) High frequency module, communication apparatus, and method for manufacturing high frequency module
US8536958B2 (en) Elastic wave duplexer having a sealing member including two dielectric materials
JP2024074593A (ja) 弾性波デバイス
CN114844484A (zh) 弹性波装置及包含所述弹性波装置的模块
CN114826201A (zh) 声表面波滤波器及其制造方法
CN111130489A (zh) 芯片封装模块及封装方法及具有该模块的电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant