KR20170046822A - 캐리어 부착 동박 - Google Patents

캐리어 부착 동박 Download PDF

Info

Publication number
KR20170046822A
KR20170046822A KR1020177011125A KR20177011125A KR20170046822A KR 20170046822 A KR20170046822 A KR 20170046822A KR 1020177011125 A KR1020177011125 A KR 1020177011125A KR 20177011125 A KR20177011125 A KR 20177011125A KR 20170046822 A KR20170046822 A KR 20170046822A
Authority
KR
South Korea
Prior art keywords
layer
resin
carrier
copper foil
ultra
Prior art date
Application number
KR1020177011125A
Other languages
English (en)
Other versions
KR102050646B1 (ko
Inventor
미치야 고히키
도모타 나가우라
가즈히코 사카구치
도루 지바
Original Assignee
제이엑스금속주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=50278311&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR20170046822(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 제이엑스금속주식회사 filed Critical 제이엑스금속주식회사
Publication of KR20170046822A publication Critical patent/KR20170046822A/ko
Application granted granted Critical
Publication of KR102050646B1 publication Critical patent/KR102050646B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00Electroforming
    • C25D1/04Wires; Strips; Foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating

Abstract

파인 피치 형성에 적합한 캐리어 부착 동박을 제공한다. 동박 캐리어와, 동박 캐리어 상에 적층된 박리층과, 박리층 상에 적층된 극박 구리층을 구비한 캐리어 부착 동박으로서, 극박 구리층은 조화 처리되어 있고, 극박 구리층 표면의 Rz 는 비접촉식 조도계로 측정하여 1.6 ㎛ 이하인 캐리어 부착 동박.

Description

캐리어 부착 동박{COPPER FOIL PROVIDED WITH CARRIER}
본 발명은 캐리어 부착 동박에 관한 것이다. 보다 상세하게는, 본 발명은 프린트 배선판의 재료로서 사용되는 캐리어 부착 동박에 관한 것이다.
프린트 배선판은 동박에 절연 기판을 접착시켜 구리 피복 적층판으로 한 후에, 에칭에 의해 동박면에 도체 패턴을 형성한다는 공정을 거쳐 제조되는 것이 일반적이다. 최근 전자 기기의 소형화, 고성능화 요구의 증대에 수반하여 탑재 부품의 고밀도 실장화나 신호의 고주파화가 진전되어, 프린트 배선판에 대해 도체 패턴의 미세화 (파인 피치화) 나 고주파 대응 등이 요구되고 있다.
파인 피치화에 대응하여, 최근에는 두께 9 ㎛ 이하, 나아가서는 두께 5 ㎛ 이하의 동박이 요구되고 있지만, 이와 같은 극박의 동박은 기계적 강도가 낮아 프린트 배선판의 제조시에 깨지거나, 주름이 발생하거나 하기 쉽기 때문에, 두께가 있는 금속박을 캐리어로서 이용하고, 이것에 박리층을 개재하여 극박 구리층을 전착시킨 캐리어 부착 동박이 등장하고 있다. 극박 구리층의 표면을 절연 기판에 첩합 (貼合) 하여 열 압착 후, 캐리어는 박리층을 개재하여 박리 제거된다. 노출한 극박 구리층 상에 레지스트로 회로 패턴을 형성한 후에, 극박 구리층을 황산-과산화수소계의 에천트로 에칭 제거하는 수법 (MSAP:Modified-Semi-Additive-Process) 에 의해 미세 회로가 형성된다.
여기서, 수지와의 접착면이 되는 캐리어 부착 동박의 극박 구리층의 표면에 대해서는, 주로, 극박 구리층과 수지 기재의 박리 강도가 충분한 것, 그리고 그 박리 강도가 고온 가열, 습식 처리, 납땜, 약품 처리 등의 후에도 충분히 유지되고 있는 것이 요구된다. 극박 구리층과 수지 기재 사이의 박리 강도를 높이는 방법으로는, 일반적으로, 표면의 프로파일 (요철, 거칠기) 을 크게 한 극박 구리층 상에 다량의 조화 (粗化) 입자를 부착시키는 방법이 대표적이다.
그러나, 프린트 배선판 중에서도 특히 미세한 회로 패턴을 형성할 필요가 있는 반도체 패키지 기판에, 이와 같은 프로파일 (요철, 거칠기) 이 큰 극박 구리층을 사용하면, 회로 에칭시에 불필요한 구리 입자가 남아 버려, 회로 패턴 사이의 절연 불량 등의 문제가 발생한다.
이 때문에, WO2004/005588호 (특허문헌 1) 에서는, 반도체 패키지 기판을 비롯한 미세 회로 용도의 캐리어 부착 동박으로서, 극박 구리층의 표면에 조화 처리를 실시하지 않은 캐리어 부착 동박을 사용하는 것이 시도되고 있다. 이와 같은 조화 처리를 실시하지 않은 극박 구리층과 수지의 밀착성 (박리 강도) 은, 그 낮은 프로파일 (요철, 조도, 거칠기) 의 영향으로 일반적인 프린트 배선판용 동박과 비교하면 저하되는 경향이 있다. 그 때문에, 캐리어 부착 동박에 대해 추가적인 개선이 요구되고 있다.
그래서, 일본 공개특허공보 2007-007937호 (특허문헌 2) 및 일본 공개특허공보 2010-006071호 (특허문헌 3) 에서는, 캐리어가 부착된 극박 동박의 폴리이미드계 수지 기판과 접촉 (접착) 하는 면에, Ni 층 또는/및 Ni 합금층을 형성하는 것, 크로메이트층을 형성하는 것, Cr 층 또는/및 Cr 합금층을 형성하는 것, Ni 층과 크로메이트층을 형성하는 것, Ni 층과 Cr 층을 형성하는 것이 기재되어 있다. 이들 표면 처리층을 형성함으로써, 폴리이미드계 수지 기판과 캐리어가 부착된 극박 동박의 밀착 강도를 조화 처리없이, 또는 조화 처리의 정도를 저감 (미세화) 하면서 원하는 접착 강도를 얻고 있다. 또한, 실란 커플링제로 표면 처리하거나, 방청 처리를 실시하거나 하는 것도 기재되어 있다.
WO2004/005588호 일본 공개특허공보 2007-007937호 일본 공개특허공보 2010-006071호
캐리어 부착 동박의 개발에 있어서는, 지금까지 극박 구리층과 수지 기재의 박리 강도를 확보하는 것에 중점이 놓여 있었다. 그 때문에, 파인 피치화에 관해서는 아직 충분한 검토가 이루어져 있지 않아, 여전히 개선의 여지가 남아 있다. 그래서, 본 발명은 파인 피치 형성에 적합한 캐리어 부착 동박을 제공하는 것을 과제로 한다. 구체적으로는, 지금까지의 MSAP 로 형성할 수 있는 한계라고 생각되고 있던 L/S = 20 ㎛/20 ㎛ 보다 미세한 배선을 형성 가능한 캐리어 부착 동박을 제공하는 것을 과제로 한다.
상기 목적을 달성하기 위해서, 본 발명자들은 예의 연구를 거듭한 결과, 극박 구리층의 표면을 저조도화하고, 또한, 극박 구리층에 미세 조화 입자를 형성함으로써, 균일하고 또한 저조도의 조화 처리면을 형성하는 것이 가능해지는 것을 알아내었다. 그리고, 당해 캐리어 부착 동박은 파인 피치 형성에 매우 효과적인 것을 알아내었다.
본 발명은 상기 지견을 기초로 하여 완성한 것이며, 일측면에 있어서, 동박 캐리어와, 동박 캐리어 상에 적층된 박리층과, 박리층 상에 적층된 극박 구리층을 구비한 캐리어 부착 동박으로서, 극박 구리층은 조화 처리되어 있고, 극박 구리층 표면의 Rz 는 비접촉식 조도계로 측정하여 1.6 ㎛ 이하인 캐리어 부착 동박이다.
본 발명은 다른 일측면에 있어서, 동박 캐리어와, 동박 캐리어 상에 적층된 박리층과, 박리층 상에 적층된 극박 구리층을 구비한 캐리어 부착 동박으로서, 극박 구리층은 조화 처리되어 있고, 극박 구리층 표면의 Ra 는 비접촉식 조도계로 측정하여 0.3 ㎛ 이하인 캐리어 부착 동박이다.
본 발명은 또 다른 일측면에 있어서, 동박 캐리어와, 동박 캐리어 상에 적층된 박리층과, 박리층 상에 적층된 극박 구리층을 구비한 캐리어 부착 동박으로서, 극박 구리층은 조화 처리되어 있고, 극박 구리층 표면의 Rt 는 비접촉식 조도계로 측정하여 2.3 ㎛ 이하인 캐리어 부착 동박이다.
본 발명에 관련된 캐리어 부착 동박의 일 실시형태에 있어서는, 극박 구리층 표면의 Rz 는 비접촉식 조도계로 측정하여 1.4 ㎛ 이하이다.
본 발명에 관련된 캐리어 부착 동박의 다른 일 실시형태에 있어서는, 극박 구리층 표면의 Ra 는 비접촉식 조도계로 측정하여 0.25 ㎛ 이하이다.
본 발명에 관련된 캐리어 부착 동박의 또 다른 일 실시형태에 있어서는, 극박 구리층 표면의 Rt 는 비접촉식 조도계로 측정하여 1.8 ㎛ 이하이다.
본 발명에 관련된 캐리어 부착 동박의 또 다른 일 실시형태에 있어서, 극박 구리층 표면은 Ssk 가 -0.3 ∼ 0.3 이다.
본 발명에 관련된 캐리어 부착 동박의 또 다른 일 실시형태에 있어서, 극박 구리층 표면은 Sku 가 2.7 ∼ 3.3 이다.
본 발명에 관련된 캐리어 부착 동박의 또 다른 일 실시형태에 있어서, 동박 캐리어와, 동박 캐리어 상에 적층된 박리층과, 박리층 상에 적층된 극박 구리층을 구비한 캐리어 부착 동박으로서, 극박 구리층은 조화 처리되어 있고, 극박 구리층 표면의 표면적비가 1.05 ∼ 1.5 이다.
본 발명에 관련된 캐리어 부착 동박의 또 다른 일 실시형태에 있어서, 극박 구리층 표면의 표면적비가 1.05 ∼ 1.5 이다.
본 발명에 관련된 캐리어 부착 동박의 또 다른 일 실시형태에 있어서, 극박 구리층 표면의 면적 66524 ㎛2 당 체적이 300000 ㎛3 이상이다.
본 발명은 또 다른 일측면에 있어서, 본 발명에 관련된 캐리어 부착 동박을 사용하여 제조한 구리 피복 적층판이다.
본 발명은 또 다른 일측면에 있어서, 본 발명에 관련된 캐리어 부착 동박을 사용하여 제조한 프린트 배선판이다.
본 발명은 또 다른 일측면에 있어서, 캐리어 부착 동박을 사용하여 제조한 프린트 회로판이다.
본 발명은 또 다른 일측면에 있어서,
본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정을 거쳐 구리 피복 적층판을 형성하고,
그 후, 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법 중 어느 방법에 의해 회로를 형성하는 공정을 포함하는 프린트 배선판의 제조 방법이다.
본 발명에 관련된 캐리어 부착 동박은 파인 피치 형성에 적합하고, 예를 들어, MSAP 공정으로 형성할 수 있는 한계라고 생각되고 있던 L/S = 20 ㎛/20 ㎛ 보다 미세한 배선, 예를 들어 L/S = 15 ㎛/15 ㎛ 의 미세한 배선을 형성하는 것이 가능해진다.
도 1 은, 실시예 1 및 실시예 2 에 있어서의 극박 구리층 M 면의 SEM 사진이다.
도 2 의 A ∼ C 는, 본 발명의 캐리어 부착 동박을 사용한 프린트 배선판의 제조 방법의 구체예에 관련된, 회로 도금·레지스트 제거까지의 공정에 있어서의 배선판 단면의 모식도이다.
도 3 의 D ∼ F 는, 본 발명의 캐리어 부착 동박을 사용한 프린트 배선판의 제조 방법의 구체예에 관련된, 수지 및 2 층째 캐리어 부착 동박 적층으로부터 레이저 구멍 형성까지의 공정에 있어서의 배선판 단면의 모식도이다.
도 4 의 G ∼ I 는, 본 발명의 캐리어 부착 동박을 사용한 프린트 배선판의 제조 방법의 구체예에 관련된, 비아 필 형성부터 1 층째의 캐리어 박리까지의 공정에 있어서의 배선판 단면의 모식도이다.
도 5 의 J ∼ K 는, 본 발명의 캐리어 부착 동박을 사용한 프린트 배선판의 제조 방법의 구체예에 관련된, 플래시 에칭부터 범프·구리 필러 형성까지의 공정에 있어서의 배선판 단면의 모식도이다.
<1. 캐리어>
본 발명에 이용할 수 있는 캐리어로는 동박을 사용한다. 캐리어는 전형적으로는 압연 동박이나 전해 동박의 형태로 제공된다. 일반적으로는, 전해 동박은 황산구리 도금욕으로부터 티탄이나 스테인리스의 드럼 상에 구리를 전해 석출하여 제조되고, 압연 동박은 압연 롤에 의한 소성 가공과 열 처리를 반복해서 제조된다. 동박의 재료로는 터프 피치 구리나 무산소 구리와 같은 고순도의 구리 외에, 예를 들어 Sn 함유 구리, Ag 함유 구리, Cr, Zr 또는 Mg 등을 첨가한 구리 합금, Ni 및 Si 등을 첨가한 콜슨계 구리 합금과 같은 구리 합금도 사용 가능하다. 또한, 본 명세서에 있어서 용어 「동박」 을 단독으로 사용했을 때에는 구리 합금박도 포함하는 것으로 한다.
본 발명에 사용할 수 있는 캐리어의 두께에 대해서도 특별히 제한은 없지만, 캐리어로서의 역할을 완수하는 데에 있어서 적합한 두께로 적절히 조절하면 되고, 예를 들어 12 ㎛ 이상으로 할 수 있다. 단, 지나치게 두꺼우면 생산 코스트가 높아지기 때문에 일반적으로는 70 ㎛ 이하로 하는 것이 바람직하다. 따라서, 캐리어의 두께는 전형적으로는 12 ∼ 70 ㎛ 이고, 보다 전형적으로는 18 ∼ 35 ㎛ 이다.
<2. 박리층>
캐리어 상에는 박리층을 형성한다. 박리층으로는, 캐리어 부착 동박에 있어서 당업자에게 알려진 임의의 박리층으로 할 수 있다. 예를 들어, 박리층은 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, 또는 이들의 합금, 또는 이들의 수화물, 또는 이들의 산화물, 혹은 유기물 중 어느 1 종 이상을 포함하는 층으로 형성하는 것이 바람직하다. 박리층은 복수의 층으로 구성되어도 된다.
본 발명의 일 실시형태에 있어서, 박리층은 캐리어측으로부터 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al 의 원소군 중 어느 1 종의 원소로 이루어지는 단일 금속층, 또는, Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al 의 원소군에서 선택된 1 종 이상의 원소로 이루어지는 합금층과, 그 위에 적층된 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al 의 원소군에서 선택된 1 종 이상의 원소의 수화물 혹은 산화물로 이루어지는 층으로 구성된다.
박리층은 Ni 및 Cr 의 2 층으로 구성되는 것이 바람직하다. 이 경우, Ni 층은 동박 캐리어와의 계면에, Cr 층은 극박 구리층과의 계면에 각각 접하도록 하여 적층한다.
박리층은, 예를 들어 전기 도금, 무전해 도금 및 침지 도금과 같은 습식 도금, 혹은 스퍼터링, CVD 및 PDV 와 같은 건식 도금에 의해 얻을 수 있다. 코스트의 관점에서 전기 도금이 바람직하다.
<3. 극박 구리층>
박리층 상에는 극박 구리층을 형성한다. 극박 구리층은, 황산구리, 피롤린산구리, 술파민산구리, 시안화구리 등의 전해욕을 이용한 전기 도금에 의해 형성할 수 있고, 일반적인 전해 동박에서 사용되고, 고전류 밀도에서의 동박 형성이 가능한 점에서 황산구리욕이 바람직하다. 극박 구리층의 두께는 특별히 제한은 없지만, 일반적으로는 캐리어보다 얇으며, 예를 들어 12 ㎛ 이하이다. 전형적으로는 0.5 ∼ 12 ㎛ 이고, 보다 전형적으로는 2 ∼ 5 ㎛ 이다.
<4. 조화 처리 등의 표면 처리>
극박 구리층의 표면에는, 예를 들어 절연 기판과의 밀착성을 양호하게 하는 것 등을 위해서 조화 처리를 실시함으로써 조화 처리층을 형성한다. 조화 처리는, 예를 들어, 구리 또는 구리 합금으로 조화 입자를 형성함으로써 실시할 수 있다. 조화 처리층은, 파인 피치 형성의 관점에서 미세한 입자로 구성되는 것이 바람직하다. 조화 입자를 형성할 때의 전기 도금 조건에 대하여, 전류 밀도를 높게, 도금액 중의 구리 농도를 낮게, 또는, 쿨롬량을 크게 하면, 입자가 미세화되는 경향이 있다.
조화 처리층은, 구리, 니켈, 인, 텅스텐, 비소, 몰리브덴, 크롬, 코발트 및 아연으로 이루어지는 군에서 선택된 어느 단체 (單體) 또는 어느 1 종 이상을 포함하는 합금으로 이루어지는 전착립으로 구성할 수 있다.
또, 조화 처리를 한 후, 니켈, 코발트, 구리, 아연의 단체 또는 합금 등으로 2 차 입자나 3 차 입자 및/또는 방청층 및/또는 내열층을 형성하고, 추가로 그 표면에 크로메이트 처리, 실란 커플링 처리 등의 표면 처리를 실시해도 된다. 즉, 조화 처리층의 표면에, 방청층, 내열층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1 종 이상의 층을 형성해도 된다.
예를 들어, 조화 처리층 상에 내열층 및/또는 방청층을 구비해도 되고, 상기 내열층 및/또는 방청층 상에 크로메이트 처리층을 구비해도 되며, 상기 크로메이트 처리층 상에 실란 커플링 처리층을 구비할 수 있다. 또한, 상기 내열층, 방청층, 크로메이트 처리층, 실란 커플링 처리층을 형성하는 순번은 서로 한정되지 않고, 조화 처리층 상에, 어떤 순서로 이들 층을 형성해도 된다.
조화 처리 등의 각종 표면 처리를 실시한 후의 극박 구리층의 표면 (「조화 처리면」 이라고도 한다) 은, 비접촉식 조도계로 측정했을 때에 Rz (10 점 평균 조도) 를 1.6 ㎛ 이하로 하는 것이 파인 피치 형성의 관점에서 매우 유리해진다. Rz 는 바람직하게는 1.5 ㎛ 이하, 보다 바람직하게는 1.4 ㎛ 이하이고, 더욱 보다 바람직하게는 1.35 ㎛ 이하이고, 더욱 보다 바람직하게는 1.3 ㎛ 이하이고, 더욱 보다 바람직하게는 1.2 ㎛ 이하이고, 더욱 보다 바람직하게는 1.0 ㎛ 이하이고, 더욱 보다 바람직하게는 0.8 ㎛ 이하이며, 더욱 보다 바람직하게는 0.6 ㎛ 이하이다. 단, Rz 는, 지나치게 작아지면, 수지와의 밀착력이 저하되기 때문에, 0.01 ㎛ 이상인 것이 바람직하고, 0.1 ㎛ 이상인 것이 보다 바람직하며, 0.2 ㎛ 이상인 것이 더욱 보다 바람직하다.
조화 처리 등의 각종 표면 처리를 실시한 후의 극박 구리층의 표면 (「조화 처리면」 이라고도 한다) 은, 비접촉식 조도계로 측정했을 때에 Ra (산술 평균 조도) 를 0.30 ㎛ 이하로 하는 것이 파인 피치 형성의 관점에서 매우 유리해진다. Ra 는 바람직하게는 0.27 ㎛ 이하, 보다 바람직하게는 0.26 ㎛ 이하, 보다 바람직하게는 0.25 ㎛ 이하, 보다 바람직하게는 0.24 ㎛ 이하, 보다 바람직하게는 0.23 ㎛ 이하이고, 더욱 보다 바람직하게는 0.20 ㎛ 이하이고, 더욱 보다 바람직하게는 0.18 ㎛ 이하이고, 더욱 보다 바람직하게는 0.16 ㎛ 이하, 더욱 보다 바람직하게는 0.15 ㎛ 이하, 더욱 보다 바람직하게는 0.13 ㎛ 이하이다. 단, Ra 는, 지나치게 작아지면, 수지와의 밀착력이 저하되기 때문에, 0.005 ㎛ 이상인 것이 바람직하고, 0.009 ㎛ 이상, 0.01 ㎛ 이상, 0.02 ㎛ 이상인 것이 보다 바람직하고, 0.05 ㎛ 이상인 것이 보다 바람직하며, 0.10 ㎛ 이상인 것이 보다 바람직하다.
조화 처리 등의 각종 표면 처리를 실시한 후의 극박 구리층의 표면 (「조화 처리면」 이라고도 한다) 은, 비접촉식 조도계로 측정했을 때에 Rt 를 2.3 ㎛ 이하로 하는 것이 파인 피치 형성의 관점에서 매우 유리해진다. Rt 는 바람직하게는 2.2 ㎛ 이하, 바람직하게는 2.1 ㎛ 이하, 바람직하게는 2.07 ㎛ 이하, 보다 바람직하게는 2.0 ㎛ 이하, 보다 바람직하게는 1.9 ㎛ 이하이고, 보다 바람직하게는 1.8 ㎛ 이하이고, 더욱 보다 바람직하게는 1.5 ㎛ 이하이고, 더욱 보다 바람직하게는 1.2 ㎛ 이하이며, 더욱 보다 바람직하게는 1.0 ㎛ 이하이다. 단, Rt 는, 지나치게 작아지면, 수지와의 밀착력이 저하되기 때문에, 0.01 ㎛ 이상인 것이 바람직하고, 0.1 ㎛ 이상인 것이 보다 바람직하고, 0.3 ㎛ 이상인 것이 보다 바람직하며, 0.5 ㎛ 이상인 것이 보다 바람직하다.
또, 조화 처리 등의 각종 표면 처리를 실시한 후의 극박 구리층의 표면은, 비접촉식 조도계로 측정했을 때에 Ssk (스큐네스) 를 -0.3 ∼ 0.3 으로 하는 것이 파인 피치 형성의 관점에서 바람직하다. Ssk 의 하한은 바람직하게는 -0.2 이상이고, 보다 바람직하게는 -0.1 이상이고, 보다 바람직하게는 -0.070 이상이고, 보다 바람직하게는 -0.065 이상이고, 보다 바람직하게는 -0.060 이상이고, 보다 바람직하게는 -0.058 이상이며, 더욱 바람직하게는 0 이상이다. Ssk 의 상한은 바람직하게는 0.2 이하이다.
또, 조화 처리 등의 각종 표면 처리를 실시한 후의 극박 구리층의 표면은, 비접촉식 조도계로 측정했을 때에 Sku (쿠르토시스) 를 2.7 ∼ 3.3 으로 하는 것이 파인 피치 형성의 관점에서 바람직하다. Sku 의 하한은 바람직하게는 2.8 이상이고, 보다 바람직하게는 2.9 이상이며, 보다 바람직하게는 3.0 이상이다. Sku 의 상한은 바람직하게는 3.2 이하이다.
본 발명에 있어서, 극박 구리층 표면의 Rz, Ra 의 조도 파라미터에 대해서는 JIS B0601-1994 에 준거하고, Rt 의 조도 파라미터에 대해서는 JIS B0601-2001 에 준거하고, Ssk, Sku 의 조도 파라미터에 대해서는 ISO25178 드래프트에 준거하여 비접촉식 조도계로 측정한다.
또한, 프린트 배선판 또는 구리 피복 적층판 등, 극박 구리층 표면에 수지 등의 절연 기판이 접착되어 있는 경우에 있어서는, 절연 기판을 녹여 제거함으로써, 구리 회로 또는 동박 표면에 대하여, 전술한 표면 조도 (Ra, Rt, Rz) 를 측정할 수 있다.
파인 피치 형성을 위해서는, 조화 입자층의 에칭량을 감소시키기 위해서, 조화 처리면의 체적을 제어하는 것도 중요하다. 여기서 말하는 체적이란, 레이저 현미경으로 측정되는 값을 가리키며, 조화 처리면에 존재하는 조화 입자의 체적을 평가하는 지표가 된다. 조화 처리면의 체적이 큰 경우, 극박 구리층과 수지의 밀착력이 높아지는 경향이 있다. 그리고, 극박 구리층과 수지의 밀착력이 높아지면, 내 (耐) 마이그레이션성이 향상되는 경향이 있다. 구체적으로는, 체적은 레이저 현미경으로 측정하여, 조화 처리면의 면적 66524 ㎛2 당 300000 ㎛3 이상인 것이 바람직하고, 350000 ㎛3 이상인 것이 보다 바람직하다. 단, 체적이 지나치게 커지면 에칭량이 증가하여, 파인 피치를 형성할 수 없기 때문에, 체적은 500000 ㎛3 이하로 하는 것이 바람직하고, 450000 ㎛3 이하로 하는 것이 보다 바람직하다.
또한, 파인 피치 형성을 위해서는, 미세 조화 입자에 의한 수지와의 밀착성을 확보하기 위해서, 조화 처리면의 표면적비를 제어하는 것도 중요하다. 여기서 말하는 표면적비란, 레이저 현미경으로 측정되는 값으로서, 에어리어 및 실제 에어리어를 측정했을 때의, 실제 에어리어/에어리어의 값이다. 에어리어란, 측정 기준 면적을 가리키며, 실제 에어리어란, 측정 기준 면적 중의 표면적을 가리킨다. 표면적비는 지나치게 커지면 밀착 강도가 증가하지만, 에칭량이 증가하여 파인 피치를 형성할 수 없는 한편, 지나치게 작아지면 밀착 강도를 확보할 수 없으므로, 1.05 ∼ 1.5 인 것이 바람직하고, 1.07 ∼ 1.47 인 것이 바람직하고, 1.09 ∼ 1.4 인 것이 바람직하며, 1.1 ∼ 1.3 인 것이 보다 바람직하다.
<5. 수지층>
본 발명에 관련된 캐리어 부착 동박에 있어서는, 조화 처리 등의 각종 표면 처리를 실시한 후의 극박 구리층의 표면에 추가로 수지층을 구비해도 된다. 예를 들어, 조화 처리층, 내열층, 방청층, 크로메이트 처리층, 또는 실란 커플링 처리층 상에 수지층을 구비해도 된다. 상기 수지층은 절연 수지층이어도 된다.
상기 수지층은 접착용 수지, 즉 접착제여도 되고, 접착용의 반경화 상태 (B 스테이지 상태) 의 절연 수지층이어도 된다. 반경화 상태 (B 스테이지 상태) 란, 그 표면에 손가락으로 접촉해도 점착감은 없고, 그 절연 수지층을 중첩하여 보관할 수 있으며, 또한 가열 처리를 받으면, 경화 반응이 일어나는 상태를 포함한다.
또 상기 수지층은 열 경화성 수지를 포함해도 되고, 열가소성 수지여도 된다. 또, 상기 수지층은 열가소성 수지를 포함해도 된다. 상기 수지층은 공지된 수지, 수지 경화제, 화합물, 경화 촉진제, 유전체, 반응 촉매, 가교제, 폴리머, 프리프레그, 골격재 등을 포함해도 된다. 또, 상기 수지층은 예를 들어 국제 공개번호 WO2008/004399호, 국제 공개번호 WO2008/053878, 국제 공개번호 WO2009/084533, 일본 공개특허공보 평11-5828호, 일본 공개특허공보 평11-140281호, 일본 특허공보 제3184485호, 국제 공개번호 WO97/02728, 일본 특허공보 제3676375호, 일본 공개특허공보 2000-43188호, 일본 특허공보 제3612594호, 일본 공개특허공보 2002-179772호, 일본 공개특허공보 2002-359444호, 일본 공개특허공보 2003-304068호, 일본 특허공보 제3992225, 일본 공개특허공보 2003-249739호, 일본 특허공보 제4136509호, 일본 공개특허공보 2004-82687호, 일본 특허공보 제4025177호, 일본 공개특허공보 2004-349654호, 일본 특허공보 제4286060호, 일본 공개특허공보 2005-262506호, 일본 특허공보 제4570070호, 일본 공개특허공보 2005-53218호, 일본 특허공보 제3949676호, 일본 특허공보 제4178415호, 국제 공개번호 WO2004/005588, 일본 공개특허공보 2006-257153호, 일본 공개특허공보 2007-326923호, 일본 공개특허공보 2008-111169호, 일본 특허공보 제5024930호, 국제 공개번호 WO2006/028207, 일본 특허공보 제4828427호, 일본 공개특허공보 2009-67029호, 국제 공개번호 WO2006/134868, 일본 특허공보 제5046927호, 일본 공개특허공보 2009-173017호, 국제 공개번호 WO2007/105635, 일본 특허공보 제5180815호, 국제 공개번호 WO2008/114858, 국제 공개번호 WO2009/008471, 일본 공개특허공보 2011-14727호, 국제 공개번호 WO2009/001850, 국제 공개번호 WO2009/145179, 국제 공개번호 WO2011/068157, 일본 공개특허공보 2013-19056호에 기재되어 있는 물질 (수지, 수지 경화제, 화합물, 경화 촉진제, 유전체, 반응 촉매, 가교제, 폴리머, 프리프레그, 골격재 등) 및/또는 수지층의 형성 방법, 형성 장치를 이용하여 형성해도 된다.
또, 상기 수지층은, 그 종류는 각별히 한정되는 것은 아니지만, 예를 들어, 에폭시 수지, 폴리이미드 수지, 다관능성 시안산에스테르 화합물, 말레이미드 화합물, 폴리말레이미드 화합물, 말레이미드계 수지, 방향족 말레이미드 수지, 폴리비닐아세탈 수지, 우레탄 수지, 폴리에테르술폰 (폴리에테르설폰, 폴리에테르설폰이라고도 한다), 폴리에테르술폰 (폴리에테르설폰, 폴리에테르설폰이라고도 한다) 수지, 방향족 폴리아미드 수지, 방향족 폴리아미드 수지 폴리머, 고무성 수지, 폴리아민, 방향족 폴리아민, 폴리아미드이미드 수지, 고무 변성 에폭시 수지, 페녹시 수지, 카르복실기 변성 아크릴로니트릴-부타디엔 수지, 폴리페닐렌옥사이드, 비스말레이미드트리아진 수지, 열 경화성 폴리페닐렌옥사이드 수지, 시아네이트에스테르계 수지, 카르복실산의 무수물, 다가 카르복실산의 무수물, 가교 가능한 관능기를 갖는 선상 폴리머, 폴리페닐렌에테르 수지, 2,2-비스(4-시아나토페닐)프로판, 인 함유 페놀 화합물, 나프텐산망간, 2,2-비스(4-글리시딜페닐)프로판, 폴리페닐렌에테르-시아네이트계 수지, 실록산 변성 폴리아미드이미드 수지, 시아노에스테르 수지, 포스파젠계 수지, 고무 변성 폴리아미드이미드 수지, 이소프렌, 수소 첨가형 폴리부타디엔, 폴리비닐부티랄, 페녹시, 고분자 에폭시, 방향족 폴리아미드, 불소 수지, 비스페놀, 블록 공중합 폴리이미드 수지 및 시아노에스테르 수지의 군에서 선택되는 1 종 이상을 포함하는 수지를 바람직한 것으로서 들 수 있다.
또 상기 에폭시 수지는, 분자 내에 2 개 이상의 에폭시기를 갖는 것으로서, 전기·전자 재료 용도에 사용할 수 있는 것이면, 특별히 문제없이 사용할 수 있다. 또, 상기 에폭시 수지는 분자 내에 2 개 이상의 글리시딜기를 갖는 화합물을 사용하여 에폭시화한 에폭시 수지가 바람직하다. 또, 비스페놀 A 형 에폭시 수지, 비스페놀 F 형 에폭시 수지, 비스페놀 S 형 에폭시 수지, 비스페놀 AD 형 에폭시 수지, 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지, 지환식 에폭시 수지, 브롬화 (취소화) 에폭시 수지, 페놀 노볼락형 에폭시 수지, 나프탈렌형 에폭시 수지, 브롬화 비스페놀 A 형 에폭시 수지, 오르토크레졸 노볼락형 에폭시 수지, 고무 변성 비스페놀 A 형 에폭시 수지, 글리시딜아민형 에폭시 수지, 트리글리시딜이소시아누레이트, N,N-디글리시딜아닐린 등의 글리시딜아민 화합물, 테트라하이드로프탈산디글리시딜에스테르 등의 글리시딜에스테르 화합물, 인 함유 에폭시 수지, 비페닐형 에폭시 수지, 비페닐 노볼락형 에폭시 수지, 트리스하이드록시페닐메탄형 에폭시 수지, 테트라페닐에탄형 에폭시 수지의 군에서 선택되는 1 종 또는 2 종 이상을 혼합하여 사용할 수 있으며, 또는 상기 에폭시 수지의 수소 첨가체나 할로겐화체를 사용할 수 있다.
상기 인 함유 에폭시 수지로서, 공지된 인을 함유하는 에폭시 수지를 사용할 수 있다. 또, 상기 인 함유 에폭시 수지는 예를 들어, 분자 내에 2 이상의 에폭시기를 구비하는 9,10-디하이드로-9-옥사-10-포스파페난트렌-10-옥사이드로부터의 유도체로서 얻어지는 에폭시 수지인 것이 바람직하다.
이 9,10-디하이드로-9-옥사-10-포스파페난트렌-10-옥사이드로부터의 유도체로서 얻어지는 에폭시 수지는, 9,10-디하이드로-9-옥사-10-포스파페난트렌-10-옥사이드에 나프토퀴논이나 하이드로퀴논을 반응시켜, 이하의 화학식 1 (HCA-NQ) 또는 화학식 2 (HCA-HQ) 에 나타내는 화합물로 한 후에, 그 OH 기의 부분에 에폭시 수지를 반응시켜 인 함유 에폭시 수지로 한 것이다.
[화학식 1]
Figure pat00001
[화학식 2]
Figure pat00002
상기 서술한 화합물을 원료로서 얻어진 상기 E 성분인 인 함유 에폭시 수지는, 이하에 나타내는 화학식 3 ∼ 화학식 5 중 어느 것에 나타내는 구조식을 구비하는 화합물의 1 종 또는 2 종을 혼합하여 사용하는 것이 바람직하다. 반경화 상태에서의 수지 품질의 안정성이 우수하고, 동시에 난연성 효과가 높기 때문이다.
[화학식 3]
Figure pat00003
[화학식 4]
Figure pat00004
[화학식 5]
Figure pat00005
또, 상기 브롬화 (취소화) 에폭시 수지로서, 공지된 브롬화 (취소화) 되어 있는 에폭시 수지를 사용할 수 있다. 예를 들어, 상기 브롬화 (취소화) 에폭시 수지는 분자 내에 2 이상의 에폭시기를 구비하는 테트라브로모비스페놀 A 로부터의 유도체로서 얻어지는 화학식 6 에 나타내는 구조식을 구비하는 브롬화 에폭시 수지, 이하에 나타내는 화학식 7 에 나타내는 구조식을 구비하는 브롬화 에폭시 수지의 1 종 또는 2 종을 혼합하여 사용하는 것이 바람직하다.
[화학식 6]
Figure pat00006
[화학식 7]
Figure pat00007
상기 말레이미드계 수지 또는 방향족 말레이미드 수지 또는 말레이미드 화합물 또는 폴리말레이미드 화합물로는, 공지된 말레이미드계 수지 또는 방향족 말레이미드 수지 또는 말레이미드 화합물 또는 폴리말레이미드 화합물을 사용할 수 있다. 예를 들어 말레이미드계 수지 또는 방향족 말레이미드 수지 또는 말레이미드 화합물 또는 폴리말레이미드 화합물로는 4,4'-디페닐메탄비스말레이미드, 폴리페닐메탄말레이미드, m-페닐렌비스말레이미드, 비스페놀 A 디페닐에테르비스말레이미드, 3,3'-디메틸-5,5'-디에틸-4,4'-디페닐메탄비스말레이미드, 4-메틸-1,3-페닐렌비스말레이미드, 4,4'-디페닐에테르비스말레이미드, 4,4'-디페닐술폰비스말레이미드, 1,3-비스(3-말레이미드페녹시)벤젠, 1,3-비스(4-말레이미드페녹시)벤젠 그리고 상기 화합물과, 상기 화합물 또는 그 밖의 화합물을 중합시킨 폴리머 등의 사용이 가능하다. 또, 상기 말레이미드계 수지는, 분자 내에 2 개 이상의 말레이미드기를 갖는 방향족 말레이미드 수지여도 되고, 분자 내에 2 개 이상의 말레이미드기를 갖는 방향족 말레이미드 수지와 폴리아민 또는 방향족 폴리아민을 중합시킨 중합 부가물이어도 된다.
상기 폴리아민 또는 방향족 폴리아민으로는, 공지된 폴리아민 또는 방향족 폴리아민을 사용할 수 있다. 예를 들어, 폴리아민 또는 방향족 폴리아민으로서, m-페닐렌디아민, p-페닐렌디아민, 4,4'-디아미노디시클로헥실메탄, 1,4-디아미노시클로헥산, 2,6-디아미노피리딘, 4,4'-디아미노디페닐메탄, 2,2-비스(4-아미노페닐)프로판, 4,4'-디아미노디페닐에테르, 4,4'-디아미노-3-메틸디페닐에테르, 4,4'-디아미노디페닐술파이드, 4,4'-디아미노벤조페논, 4,4'-디아미노디페닐술폰, 비스(4-아미노페닐)페닐아민, m-자일렌디아민, p-자일렌디아민, 1,3-비스[4-아미노페녹시]벤젠, 3-메틸-4,4'-디아미노디페닐메탄, 3,3'-디에틸-4,4'-디아미노디페닐메탄, 3,3'-디클로로-4,4'-디아미노디페닐메탄, 2,2',5,5'-테트라클로로-4,4'-디아미노디페닐메탄, 2,2-비스(3-메틸-4-아미노페닐)프로판, 2,2-비스(3-에틸-4-아미노페닐)프로판, 2,2-비스(2,3-디클로로-4-아미노페닐)프로판, 비스(2,3-디메틸-4-아미노페닐)페닐에탄, 에틸렌디아민 및 헥사메틸렌디아민, 2,2-비스(4-(4-아미노페녹시)페닐)프로판 그리고 상기 화합물과, 상기 화합물 또는 그 밖의 화합물을 중합시킨 폴리머 등을 사용할 수 있다. 또, 공지된 폴리아민 및/또는 방향족 폴리아민 또는 전술한 폴리아민 또는 방향족 폴리아민을 1 종 또는 2 종 이상 사용할 수 있다.
상기 페녹시 수지로는 공지된 페녹시 수지를 사용할 수 있다. 또, 상기 페녹시 수지로서, 비스페놀과 2 가의 에폭시 수지의 반응에 의해 합성되는 것을 사용할 수 있다. 에폭시 수지로는, 공지된 에폭시 수지 및/또는 전술한 에폭시 수지를 사용할 수 있다.
상기 비스페놀로는, 공지된 비스페놀을 사용할 수 있고, 또 비스페놀 A, 비스페놀 F, 비스페놀 S, 테트라브로모비스페놀 A, 4,4'-디하이드록시비페닐, HCA (9,10-Dihydro-9-Oxa-10-Phosphaphenanthrene-10-Oxide) 와 하이드로퀴논, 나프토퀴논 등의 퀴논류의 부가물로서 얻어지는 비스페놀 등을 사용할 수 있다.
상기 가교 가능한 관능기를 갖는 선상 폴리머로는, 공지된 가교 가능한 관능기를 갖는 선상 폴리머를 사용할 수 있다. 예를 들어, 상기 가교 가능한 관능기를 갖는 선상 폴리머는 수산기, 카르복실기 등의 에폭시 수지의 경화 반응에 기여하는 관능기를 구비하는 것이 바람직하다. 그리고, 이 가교 가능한 관능기를 갖는 선상 폴리머는, 비점이 50 ℃ ∼ 200 ℃ 온도인 유기 용제에 가용인 것이 바람직하다. 여기서 말하는 관능기를 갖는 선상 폴리머를 구체적으로 예시하면, 폴리비닐아세탈 수지, 페녹시 수지, 폴리에테르술폰 수지, 폴리아미드이미드 수지 등이다.
상기 수지층은 가교제를 포함해도 된다. 가교제로는, 공지된 가교제를 사용할 수 있다. 가교제로서, 예를 들어 우레탄계 수지를 사용할 수 있다.
상기 고무성 수지는 공지된 고무성 수지를 사용할 수 있다. 예를 들어 상기 고무성 수지란, 천연 고무 및 합성 고무를 포함하는 개념으로서 기재하고 있으며, 후자의 합성 고무에는 스티렌-부타디엔 고무, 부타디엔 고무, 부틸 고무, 에틸렌-프로필렌 고무, 아크릴로니트릴부타디엔 고무, 아크릴 고무 (아크릴산에스테르 공중합체), 폴리부타디엔 고무, 이소프렌 고무 등이 있다. 또한, 형성하는 수지층의 내열성을 확보할 때에는, 니트릴 고무, 클로로프렌 고무, 실리콘 고무, 우레탄 고무 등의 내열성을 구비한 합성 고무를 선택 사용하는 것도 유용하다. 이들 고무성 수지에 관해서는, 방향족 폴리아미드 수지 또는 폴리아미드이미드 수지와 반응하여 공중합체를 제조하도록 하기 위해서, 양 말단에 각종 관능기를 구비하는 것인 것이 바람직하다. 특히, CTBN (카르복실기 말단 부타디엔니트릴) 을 사용하는 것이 유용하다. 또, 아크릴로니트릴부타디엔 고무 중에서도, 카르복실 변성체이면, 에폭시 수지와 가교 구조를 취하여, 경화 후의 수지층의 플렉서빌리티를 향상시킬 수 있다. 카르복실 변성체로는, 카르복실기 말단 니트릴부타디엔 고무 (CTBN), 카르복실기 말단 부타디엔 고무 (CTB), 카르복시 변성 니트릴부타디엔 고무 (C-NBR) 를 사용할 수 있다.
상기 폴리아미드이미드 수지로는 공지된 폴리이미드 아미드 수지를 사용할 수 있다. 또, 상기 폴리이미드아미드 수지로는 예를 들어, 트리멜리트산 무수물, 벤조페논테트라카르복실산 무수물 및 비톨릴렌디이소시아네이트를 N-메틸-2-피롤리돈 또는/및 N,N-디메틸아세트아미드 등의 용제 중에서 가열함으로써 얻어지는 수지나, 트리멜리트산 무수물, 디페닐메탄디이소시아네이트 및 카르복실기 말단 아크릴로니트릴-부타디엔 고무를 N-메틸-2-피롤리돈 또는/및 N,N-디메틸아세트아미드 등의 용제 중에서 가열함으로써 얻어지는 것을 사용할 수 있다.
상기 고무 변성 폴리아미드이미드 수지로서, 공지된 고무 변성 폴리아미드이미드 수지를 사용할 수 있다. 고무 변성 폴리아미드이미드 수지는, 폴리아미드이미드 수지와 고무성 수지를 반응시켜 얻어지는 것이다. 폴리아미드이미드 수지와 고무성 수지를 반응시켜 사용하는 것은, 폴리아미드이미드 수지 그 자체의 유연성을 향상시킬 목적으로 실시한다. 즉, 폴리아미드이미드 수지와 고무성 수지를 반응시켜, 폴리아미드이미드 수지의 산 성분 (시클로헥산디카르복실산 등) 의 일부를 고무 성분로 치환하는 것이다. 폴리아미드이미드 수지에는 공지된 폴리아미드이미드 수지를 사용할 수 있다. 또, 고무성 수지에는 공지된 고무성 수지 또는 전술한 고무성 수지를 사용할 수 있다. 고무 변성 폴리아미드이미드 수지를 중합시킬 때에, 폴리아미드이미드 수지와 고무성 수지의 용해에 사용하는 용제에는, 디메틸포름아미드, 디메틸아세트아미드, N-메틸-2-피롤리돈, 디메틸술폭시드, 니트로메탄, 니트로에탄, 테트라하이드로푸란, 시클로헥사논, 메틸에틸케톤, 아세토니트릴, γ-부티로락톤 등을, 1 종 또는 2 종 이상을 혼합하여 사용하는 것이 바람직하다.
상기 포스파젠계 수지로서, 공지된 포스파젠계 수지를 사용할 수 있다. 포스파젠계 수지는, 인 및 질소를 구성 원소로 하는 이중 결합을 갖는 포스파젠을 포함하는 수지이다. 포스파젠계 수지는, 분자 중의 질소와 인의 상승 효과에 의해, 난연 성능을 비약적으로 향상시킬 수 있다. 또, 9,10-디하이드로-9-옥사-10-포스파페난트렌-10-옥사이드 유도체와 달리, 수지 중에서 안정적으로 존재하고, 마이그레이션의 발생을 방지하는 효과가 얻어진다.
상기 불소 수지로서, 공지된 불소 수지를 사용할 수 있다. 또, 불소 수지로서, 예를 들어 PTFE (폴리테트라플루오로에틸렌 (4불화)), PFA (테트라플루오로에틸렌·퍼플루오로알킬비닐에테르 공중합체), FEP (테트라플루오로에틸렌·헥사플루오로프로필렌 공중합체 (4.6불화)), ETFE (테트라플루오로에틸렌·에틸렌 공중합체), PVDF (폴리비닐리덴플루오라이드 (2불화)), PCTFE (폴리클로로트리플루오로에틸렌 (3불화)), 폴리알릴술폰, 방향족 폴리술파이드 및 방향족 폴리에테르 중에서 선택되는 어느 적어도 1 종의 열가소성 수지와 불소 수지로 이루어지는 불소 수지 등을 사용해도 된다.
또, 상기 수지층은 수지 경화제를 포함해도 된다. 수지 경화제로는 공지된 수지 경화제를 사용할 수 있다. 예를 들어 수지 경화제로는 디시안디아미드, 이미다졸류, 방향족 아민 등의 아민류, 비스페놀 A, 브롬화 비스페놀 A 등의 페놀류, 페놀 노볼락 수지 및 크레졸 노볼락 수지 등의 노볼락류, 무수 프탈산 등의 산 무수물, 비페닐형 페놀 수지, 페놀아르알킬형 페놀 수지 등을 사용할 수 있다. 또, 상기 수지층은 전술한 수지 경화제의 1 종 또는 2 종 이상을 포함해도 된다. 이들 경화제는 에폭시 수지에 특히 유효하다.
상기 비페닐형 페놀 수지의 구체예를 화학식 8 에 나타낸다.
[화학식 8]
Figure pat00008
또, 상기 페놀아르알킬형 페놀 수지의 구체예를 화학식 9 에 나타낸다.
[화학식 9]
Figure pat00009
이미다졸류로는, 공지된 것을 사용할 수 있으며, 예를 들어, 2-운데실이미다졸, 2-헵타데실이미다졸, 2-에틸-4-메틸이미다졸, 2-페닐-4-메틸이미다졸, 1-시아노에틸-2-운데실이미다졸, 1-시아노에틸-2-에틸-4-메틸이미다졸, 1-시아노에틸-2-페닐이미다졸, 2-페닐-4,5-디하이드록시메틸이미다졸, 2-페닐-4-메틸-5-하이드록시메틸이미다졸 등을 들 수 있고, 이들을 단독 혹은 혼합하여 사용할 수 있다.
또, 그 중에서도, 이하의 화학식 10 에 나타내는 구조식을 구비하는 이미다졸류를 사용하는 것이 바람직하다. 이 화학식 10 에 나타내는 구조식의 이미다졸류를 사용함으로써, 반경화 상태의 수지층의 내흡습성을 현저하게 향상시킬 수 있으며, 장기 보존 안정성이 우수하다. 이미다졸류는, 에폭시 수지의 경화시에 촉매적인 작용을 실시하는 것이고, 경화 반응의 초기 단계에 있어서, 에폭시 수지의 자기 중합 반응을 일으키는 반응 개시제로서 기여하기 때문이다.
[화학식 10]
Figure pat00010
상기 아민류의 수지 경화제로는, 공지된 아민류를 사용할 수 있다. 또, 상기 아민류의 수지 경화제로는, 예를 들어 전술한 폴리아민이나 방향족 폴리아민을 사용할 수 있으며, 또, 방향족 폴리아민, 폴리아미드류 및 이들을 에폭시 수지나 다가 카르복실산과 중합 혹은 축합시켜 얻어지는 아민 어덕트체의 군에서 선택된 1 종 또는 2 종 이상을 사용해도 된다. 또, 상기 아민류의 수지 경화제로는, 4,4'-디아미노디페닐렌술폰, 3,3'-디아미노디페닐렌술폰, 4,4-디아미노디페니렐, 2,2-비스[4-(4-아미노페녹시)페닐]프로판 또는 비스[4-(4-아미노페녹시)페닐]술폰 중 어느 1 종 이상을 사용하는 것이 바람직하다.
상기 수지층은 경화 촉진제를 포함해도 된다. 경화 촉진제로는 공지된 경화 촉진제를 사용할 수 있다. 예를 들어, 경화 촉진제로는, 3 급 아민, 이미다졸, 우레아계 경화 촉진제 등을 사용할 수 있다.
상기 수지층은 반응 촉매를 포함해도 된다. 반응 촉매로는 공지된 반응 촉매를 사용할 수 있다. 예를 들어 반응 촉매로서 미분쇄 실리카, 3산화안티몬 등을 사용할 수 있다.
상기 다가 카르복실산의 무수물은 에폭시 수지의 경화제로서 기여하는 성분인 것이 바람직하다. 또, 상기 다가 카르복실산의 무수물은, 무수 프탈산, 무수 말레산, 무수 트리멜리트산, 무수 피로멜리트산, 테트라하이드록시 무수 프탈산, 헥사하이드록시 무수 프탈산, 메틸헥사하이드록시 무수 프탈산, 나딘산, 메틸나딘산인 것이 바람직하다.
상기 열가소성 수지는 에폭시 수지와 중합 가능한 알코올성 수산기 이외의 관능기를 갖는 열가소성 수지여도 된다.
상기 폴리비닐아세탈 수지는 산기 및 수산기 이외의 에폭시 수지 또는 말레이미드 화합물과 중합 가능한 관능기를 가져도 된다. 또, 상기 폴리비닐아세탈 수지는 그 분자 내에 카르복실기, 아미노기 또는 불포화 이중 결합을 도입한 것이어도 된다.
상기 방향족 폴리아미드 수지 폴리머로는, 방향족 폴리아미드 수지와 고무성 수지를 반응시켜 얻어지는 것을 들 수 있다. 여기서, 방향족 폴리아미드 수지란, 방향족 디아민과 디카르복실산의 축중합에 의해 합성되는 것이다. 이 때의 방향족 디아민에는, 4,4'-디아미노디페닐메탄, 3,3'-디아미노디페닐술폰, m-자일렌디아민, 3,3'-옥시디아닐린 등을 사용한다. 그리고, 디카르복실산에는, 프탈산, 이소프탈산, 테레프탈산, 푸마르산 등을 사용한다.
상기 방향족 폴리아미드 수지와 반응시키는 상기 고무성 수지란, 공지된 고무성 수지 또는 전술한 고무성 수지를 사용할 수 있다.
이 방향족 폴리아미드 수지 폴리머는, 구리 피복 적층판으로 가공한 후의 동박을 에칭 가공할 때에, 에칭액에 의해 언더 에칭에 의한 손상을 받지 않는 것을 목적으로 사용한 것이다.
또, 상기 수지층은 동박측 (즉 캐리어 부착 동박의 극박 구리층측) 으로부터 순서로 경화 수지층 (「경화 수지층」 이란, 경화가 끝난 수지층을 의미하는 것으로 한다) 과 반경화 수지층을 순차 형성한 수지층이어도 된다. 상기 경화 수지층은, 열팽창 계수가 0 ppm/℃ ∼ 25 ppm/℃ 인 폴리이미드 수지, 폴리아미드이미드 수지, 이들 복합 수지 중 어느 것의 수지 성분으로 구성되어도 된다.
또, 상기 경화 수지층 상에, 경화한 후의 열팽창 계수가 0 ppm/℃ ∼ 50 ppm/℃ 인 반경화 수지층을 형성해도 된다. 또, 상기 경화 수지층과 상기 반경화 수지층이 경화한 후의 수지층 전체의 열팽창 계수가 40 ppm/℃ 이하여도 된다. 상기 경화 수지층은, 유리 전이 온도가 300 ℃ 이상이어도 된다. 또, 상기 반경화 수지층은, 말레이미드계 수지 또는 방향족 말레이미드 수지를 사용하여 형성한 것이어도 된다. 상기 반경화 수지층을 형성하기 위한 수지 조성물은, 말레이미드계 수지, 에폭시 수지, 가교 가능한 관능기를 갖는 선상 폴리머를 포함하는 것이 바람직하다. 에폭시 수지는 공지된 에폭시 수지 또는 본 명세서에 기재된 에폭시 수지를 사용할 수 있다. 또, 말레이미드계 수지, 방향족 말레이미드 수지, 가교 가능한 관능기를 갖는 선상 폴리머로는 공지된 말레이미드계 수지, 방향족 말레이미드 수지, 가교 가능한 관능기를 갖는 선상 폴리머 또는 전술한 말레이미드계 수지, 방향족 말레이미드 수지, 가교 가능한 관능기를 갖는 선상 폴리머를 사용할 수 있다.
또, 입체 성형 프린트 배선판 제조 용도에 적합한, 수지층을 갖는 캐리어 부착 동박을 제공하는 경우, 상기 경화 수지층은 경화한 가요성을 갖는 고분자 폴리머층인 것이 바람직하다. 상기 고분자 폴리머층은, 땜납 실장 공정에 견딜 수 있도록, 150 ℃ 이상의 유리 전이 온도를 갖는 수지로 이루어지는 것이 적합하다. 상기 고분자 폴리머층은, 폴리아미드 수지, 폴리에테르술폰 수지, 아라미드 수지, 페녹시 수지, 폴리이미드 수지, 폴리비닐아세탈 수지, 폴리아미드이미드 수지 중 어느 1 종 또는 2 종 이상의 혼합 수지로 이루어지는 것이 바람직하다. 또, 상기 고분자 폴리머층의 두께는 3 ㎛ ∼ 10 ㎛ 인 것이 바람직하다.
또, 상기 고분자 폴리머층은, 에폭시 수지, 말레이미드계 수지, 페놀 수지, 우레탄 수지 중 어느 1 종 또는 2 종 이상을 포함하는 것이 바람직하다. 또, 상기 반경화 수지층은 두께가 10 ㎛ ∼ 50 ㎛ 인 에폭시 수지 조성물로 구성되어 있는 것이 바람직하다.
또, 상기 에폭시 수지 조성물은 이하의 A 성분 ∼ E 성분의 각 성분을 포함하는 것인 것이 바람직하다.
A 성분:에폭시 당량이 200 이하이고, 실온에서 액상의 비스페놀 A 형 에폭시 수지, 비스페놀 F 형 에폭시 수지, 비스페놀 AD 형 에폭시 수지의 군에서 선택되는 1 종 또는 2 종 이상으로 이루어지는 에폭시 수지.
B 성분:고내열성 에폭시 수지.
C 성분:인 함유 에폭시계 수지, 포스파젠계 수지 중 어느 1 종 또는 이들을 혼합한 수지인 인 함유 난연성 수지.
D 성분:비점이 50 ℃ ∼ 200 ℃ 의 범위에 있는 용제에 가용인 성질을 구비하는 액상 고무 성분으로 변성한 고무 변성 폴리아미드이미드 수지.
E 성분:수지 경화제.
B 성분은, 소위 유리 전이점 Tg 가 높은 「고내열성 에폭시 수지」 이다. 여기서 말하는 「고내열성 에폭시 수지」 는, 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지, 페놀 노볼락형 에폭시 수지, 나프탈렌형 에폭시 수지 등의 다관능 에폭시 수지인 것이 바람직하다.
C 성분의 인 함유 에폭시 수지로서, 전술한 인 함유 에폭시 수지를 사용할 수 있다. 또, C 성분의 포스파젠계 수지로서 전술한 포스파젠계 수지를 사용할 수 있다.
D 성분의 고무 변성 폴리아미드이미드 수지로서, 전술한 고무 변성 폴리아미드이미드 수지를 사용할 수 있다. E 성분의 수지 경화제로서, 전술한 수지 경화제를 사용할 수 있다.
이상에 나타낸 수지 조성물에 용제를 첨가하여 수지 바니시로서 사용하고, 프린트 배선판의 접착층으로서 열 경화성 수지층을 형성한다. 당해 수지 바니시는, 상기 서술한 수지 조성물에 용제를 첨가하여, 수지 고형분량이 30 wt% ∼ 70 wt% 인 범위로 조제하고, MIL 규격에 있어서의 MIL-P-13949G 에 준거하여 측정했을 때의 레진 플로우가 5 % ∼ 35 % 범위에 있는 반경화 수지막의 형성이 가능하다. 용제에는, 공지된 용제 또는 전술한 용제를 사용할 수 있다.
상기 수지층은 동박측으로부터 순서로 제 1 열 경화성 수지층과, 당해 제 1 열 경화성 수지층의 표면에 위치하는 제 2 열 경화성 수지층을 갖는 수지층으로서, 제 1 열 경화성 수지층은, 배선판 제조 프로세스에 있어서의 디스미어 처리시의 약품에 용해하지 않는 수지 성분으로 형성된 것이며, 제 2 열 경화성 수지층은, 배선판 제조 프로세스에 있어서의 디스미어 처리시의 약품에 용해하고 세정 제거 가능한 수지를 사용하여 형성한 것이어도 된다. 상기 제 1 열 경화성 수지층은, 폴리이미드 수지, 폴리에테르술폰, 폴리페닐렌옥사이드 중 어느 1 종 또는 2 종 이상을 혼합한 수지 성분을 사용하여 형성한 것이어도 된다. 상기 제 2 열 경화성 수지층은, 에폭시 수지 성분을 사용하여 형성한 것이어도 된다. 상기 제 1 열 경화성 수지층의 두께 t1 (㎛) 은, 캐리어 부착 동박의 조화면 조도를 Rz (㎛) 로 하고, 제 2 열 경화성 수지층의 두께를 t2 (㎛)로 했을 때, t1 은 Rz < t1 < t2 의 조건을 만족하는 두께인 것이 바람직하다.
상기 수지층은 골격재에 수지를 함침시킨 프리프레그여도 된다. 상기 골격재에 함침시킨 수지는 열 경화성 수지인 것이 바람직하다. 상기 프리프레그는 공지된 프리프레그 또는 프린트 배선판 제조에 사용하는 프리프레그여도 된다.
상기 골격재는 아라미드 섬유 또는 유리 섬유 또는 전체 방향족 폴리에스테르 섬유를 포함해도 된다. 상기 골격재는 아라미드 섬유 또는 유리 섬유 또는 전체 방향족 폴리에스테르 섬유의 부직포 혹은 직포인 것이 바람직하다. 또, 상기 전체 방향족 폴리에스테르 섬유는 융점이 300 ℃ 이상인 전체 방향족 폴리에스테르 섬유인 것이 바람직하다. 상기 융점이 300 ℃ 이상인 전체 방향족 폴리에스테르 섬유란, 소위 액정 폴리머라고 칭해지는 수지를 사용하여 제조되는 섬유이며, 당해 액정 폴리머는 2-하이드록실-6-나프토산 및 p-하이드록시벤조산의 중합체를 주성분으로 하는 것이다. 이 전체 방향족 폴리에스테르 섬유는, 저유전율, 낮은 유전 정접을 갖기 때문에, 전기적 절연층의 구성재로서 우수한 성능을 가지며, 유리 섬유 및 아라미드 섬유와 마찬가지로 사용하는 것이 가능한 것이다.
또한, 상기 부직포 및 직포를 구성하는 섬유는, 그 표면의 수지와의 젖음성을 향상시키기 위해서, 실란 커플링제 처리를 실시하는 것이 바람직하다. 이 때의 실란 커플링제는, 사용 목적에 따라 공지된 아미노계, 에폭시계 등의 실란 커플링제 또는 전술한 실란 커플링제를 사용할 수 있다.
또, 상기 프리프레그는 공칭 두께가 70 ㎛ 이하인 아라미드 섬유 또는 유리 섬유를 사용한 부직포, 혹은, 공칭 두께가 30 ㎛ 이하인 유리 크로스로 이루어지는 골격재에 열 경화성 수지를 함침시킨 프리프레그여도 된다.
(수지층이 유전체 (유전체 필러) 를 포함하는 경우)
상기 수지층은 유전체 (유전체 필러) 를 포함해도 된다.
상기 어느 것의 수지층 또는 수지 조성물에 유전체 (유전체 필러) 를 포함시키는 경우에는, 캐패시터층을 형성하는 용도에 사용하여, 캐패시터 회로의 전기 용량을 증대시킬 수 있는 것이다. 이 유전체 (유전체 필러) 에는, BaTiO3, SrTiO3, Pb(Zr-Ti)O3 (통칭 PZT), PbLaTiO3·PbLaZrO (통칭 PLZT), SrBi2Ta2O9 (통칭 SBT) 등의 페브로스카이트 구조를 갖는 복합 산화물의 유전체 분말을 사용한다.
유전체 (유전체 필러) 는 분상 (粉狀) 이어도 된다. 유전체 (유전체 필러) 가 분상인 경우, 이 유전체 (유전체 필러) 의 분체 특성은, 먼저 입경이 0.01 ㎛ ∼ 3.0 ㎛, 바람직하게는 0.02 ㎛ ∼ 2.0 ㎛ 의 범위인 것일 필요가 있다. 여기서 말하는 입경은, 분립끼리가 어느 일정한 2 차 응집 상태를 형성하고 있기 때문에, 레이저 회절 산란식 입도 분포 측정법이나 BET 법 등의 측정값으로부터 평균 입경을 추측하는 간접 측정에서는 정밀도가 떨어지는 것이 되기 때문에 사용할 수 없고, 유전체 (유전체 필러) 를 주사형 전자 현미경 (SEM) 으로 직접 관찰하여, 그 SEM 이미지를 화상 해석하여 얻어지는 평균 입경을 말하는 것이다. 본건 명세서에서는 이 때의 입경을 DIA 라고 표시하고 있다. 또한, 본건 명세서에 있어서의 주사형 전자 현미경 (SEM) 을 사용하여 관찰되는 유전체 (유전체 필러) 의 분체의 화상 해석은, 아사히 엔지니어링 주식회사 제조의 IP-1000PC 를 사용하여, 원도 (圓度) 임계값 10, 겹침도 20 으로 하여 원형 입자 해석을 실시하고, 평균 입경 DIA 를 구한 것이다.
상기 서술한 실시형태에 의해, 당해 내층 코어재의 내층 회로 표면과 유전체를 포함하는 수지층의 밀착성을 향상시키고, 낮은 유전 정접을 구비하는 캐패시터 회로층을 형성하기 위한 유전체를 포함하는 수지층을 갖는 캐리어 부착 동박을 제공할 수 있다.
전술한 수지층에 포함되는 수지 및/또는 수지 조성물 및/또는 화합물을 예를 들어 메틸에틸케톤 (MEK), 시클로펜타논, 디메틸포름아미드, 디메틸아세트아미드, N-메틸피롤리돈, 톨루엔, 메탄올, 에탄올, 프로필렌글리콜모노메틸에테르, 디메틸포름아미드, 디메틸아세트아미드, 시클로헥사논, 에틸셀로솔브, N-메틸-2-피롤리돈, N,N-디메틸아세트아미드, N,N-디메틸포름아미드 등의 용제에 용해하여 수지액 (수지 바니시) 으로 하고, 이것을 상기 극박 구리층 상, 혹은 상기 내열층, 방청층, 혹은 상기 크로메이트 처리층, 혹은 상기 실란 커플링제층 상에, 예를 들어 롤 코터법 등에 의해 도포하고, 이어서 필요에 따라 가열 건조시켜 용제를 제거하여 B 스테이지 상태로 한다. 건조에는 예를 들어 열풍 건조로를 사용하면 되고, 건조 온도는 100 ∼ 250 ℃, 바람직하게는 130 ∼ 200 ℃ 이면 된다. 상기 수지층의 조성물을, 용제를 사용하여 용해하고, 수지 고형분 3 wt% ∼ 70 wt%, 바람직하게는 3 wt% ∼ 60 wt%, 바람직하게는 10 wt% ∼ 40 wt%, 보다 바람직하게는 25 wt% ∼ 40 wt% 의 수지액으로 해도 된다. 또한, 메틸에틸케톤과 시클로펜타논의 혼합 용제를 사용하여 용해하는 것이, 환경적인 견지에서 현단계에서는 가장 바람직하다. 또한, 용제에는 비점이 50 ℃ ∼ 200 ℃ 의 범위인 용제를 사용하는 것이 바람직하다.
또, 상기 수지층은 MIL 규격에 있어서의 MIL-P-13949G 에 준거하여 측정했을 때의 레진 플로우가 5 % ∼ 35 % 범위에 있는 반경화 수지막인 것이 바람직하다.
본건 명세서에 있어서, 레진 플로우란, MIL 규격에 있어서의 MIL-P-13949G 에 준거하여, 수지 두께를 55 ㎛ 로 한 수지 부착 동박으로부터 가로세로 10 ㎝ 시료를 4 매 샘플링하고, 이 4 매의 시료를 겹친 상태 (적층체) 로 프레스 온도 171 ℃, 프레스압 14 kgf/㎠, 프레스 시간 10 분의 조건으로 접합하고, 그 때의 수지 유출 중량을 측정한 결과로부터 수학식 1 에 기초하여 산출한 값이다.
Figure pat00011
상기 수지층을 구비한 캐리어 부착 동박 (수지가 부착된 캐리어 부착 동박) 은, 그 수지층을 기재에 중첩한 후 전체를 열 압착하여 그 수지층을 열 경화시키고, 이어서 캐리어를 박리하여 극박 구리층을 표출시키고 (당연히 표출하는 것은 그 극박 구리층의 중간층측의 표면이다), 거기에 소정의 배선 패턴을 형성한다는 양태로 사용된다.
이 수지가 부착된 캐리어 부착 동박을 사용하면, 다층 프린트 배선 기판의 제조시에 있어서의 프리프레그재의 사용 매수를 줄일 수 있다. 게다가, 수지층의 두께를 층간 절연을 확보할 수 있는 두께로 하거나, 프리프레그재를 전혀 사용하지 않아도 구리 피복 적층판을 제조할 수 있다. 또 이 때, 기재의 표면에 절연 수지를 언더코트하여 표면의 평활성을 더욱 개선할 수도 있다.
또한, 프리프레그재를 사용하지 않는 경우에는, 프리프레그재의 재료 코스트가 절약되고, 또 적층 공정도 간략해지므로 경제적으로 유리해지고, 또한, 프리프레그재의 두께분만큼 제조되는 다층 프린트 배선 기판의 두께는 얇아져, 1 층의 두께가 100 ㎛ 이하인 극박의 다층 프린트 배선 기판을 제조할 수 있다는 이점이 있다.
이 수지층의 두께는 0.1 ∼ 120 ㎛ 인 것이 바람직하다.
수지층의 두께가 0.1 ㎛ 보다 얇아지면, 접착력이 저하되고, 프리프레그재를 개재시키는 일 없이 이 수지가 부착된 캐리어 부착 동박을 내층재를 구비한 기재에 적층했을 때에, 내층재의 회로 사이의 층간 절연을 확보하는 것이 곤란해지는 경우가 있다. 한편, 수지층의 두께를 120 ㎛ 보다 두껍게 하면, 1 회의 도포 공정으로 목적 두께의 수지층을 형성하는 것이 곤란해지고, 여분의 재료비와 공정수가 들기 때문에 경제적으로 불리해지는 경우가 있다.
또한, 수지층을 갖는 캐리어 부착 동박이 극박의 다층 프린트 배선판을 제조하는 것에 사용되는 경우에는, 상기 수지층의 두께를 0.1 ㎛ ∼ 5 ㎛, 보다 바람직하게는 0.5 ㎛ ∼ 5 ㎛, 보다 바람직하게는 1 ㎛ ∼ 5 ㎛ 로 하는 것이, 다층 프린트 배선판의 두께를 작게 하기 위해서 바람직하다.
또, 수지층이 유전체를 포함하는 경우에는, 수지층의 두께는 0.1 ∼ 50 ㎛ 인 것이 바람직하고, 0.5 ㎛ ∼ 25 ㎛ 인 것이 바람직하며, 1.0 ㎛ ∼ 15 ㎛ 인 것이 보다 바람직하다.
또, 상기 경화 수지층, 반경화 수지층과의 총 수지층 두께는 0.1 ㎛ ∼ 120 ㎛ 인 것이 바람직하고, 5 ㎛ ∼ 120 ㎛ 인 것이 바람직하고, 10 ㎛ ∼ 120 ㎛ 인 것이 바람직하며, 10 ㎛ ∼ 60 ㎛ 인 것이 보다 바람직하다. 그리고, 경화 수지층의 두께는 2 ㎛ ∼ 30 ㎛ 인 것이 바람직하고, 3 ㎛ ∼ 30 ㎛ 인 것이 바람직하며, 5 ∼ 20 ㎛ 인 것이 보다 바람직하다. 또, 반경화 수지층의 두께는 3 ㎛ ∼ 55 ㎛ 인 것이 바람직하고, 7 ㎛ ∼ 55 ㎛ 인 것이 바람직하며, 15 ∼ 115 ㎛ 인 것이 보다 바람직하다. 총 수지층 두께가 120 ㎛ 를 초과하면, 얇은 두께의 다층 프린트 배선판을 제조하는 것이 어려워지는 경우가 있고, 5 ㎛ 미만에서는 얇은 두께의 다층 프린트 배선판을 형성하기 쉬워지기는 하지만, 내층의 회로간에 있어서의 절연층인 수지층이 지나치게 얇아져, 내층의 회로간의 절연성을 불안정하게 하는 경향이 발생하는 경우가 있기 때문이다. 또, 경화 수지층 두께가 2 ㎛ 미만이면, 동박 조화면의 표면 조도를 고려할 필요가 발생하는 경우가 있다. 반대로 경화 수지층 두께가 20 ㎛ 를 초과하면, 경화가 끝난 수지층에 의한 효과는 특별히 향상되는 일이 없어지는 경우가 있어, 총 절연층 두께는 두꺼워진다.
또한, 상기 수지층의 두께를 0.1 ㎛ ∼ 5 ㎛ 로 하는 경우에는, 수지층과 캐리어 부착 동박의 밀착성을 향상시키기 위해서, 극박 구리층 상에 내열층 및/또는 방청층 및/또는 크로메이트 처리층 및/또는 실란 커플링 처리층을 형성한 후에, 당해 내열층 또는 방청층 또는 크로메이트 처리층 또는 실란 커플링 처리층 상에 수지층을 형성하는 것이 바람직하다.
또한, 전술한 수지층의 두께는, 임의의 10 점에 있어서 단면 관찰에 의해 측정한 두께의 평균값을 말한다.
또한, 이 수지가 부착된 캐리어 부착 동박의 또 하나의 제품 형태로는, 상기 극박 구리층 상, 혹은 상기 내열층, 방청층, 혹은 상기 크로메이트 처리층, 혹은 상기 실란 커플링 처리층 상에 수지층으로 피복하고, 반경화 상태로 한 후, 이어서 캐리어를 박리하여, 캐리어가 존재하지 않는, 수지가 부착된 동박의 형태로 제조하는 것도 가능하다.
<6. 캐리어 부착 동박>
이와 같이 하여, 동박 캐리어와, 동박 캐리어 상에 적층된 박리층과, 박리층 상에 적층된 극박 구리층과, 수의적인 수지층을 구비한 캐리어 부착 동박이 제조된다. 캐리어 부착 동박 자체의 사용 방법은 당업자에게 주지이지만, 예를 들어 극박 구리층의 표면을 종이 기재 페놀 수지, 종이 기재 에폭시 수지, 합성 섬유포 기재 에폭시 수지, 유리포·종이 복합 기재 에폭시 수지, 유리포·유리 부직포 복합 기재 에폭시 수지 및 유리포 기재 에폭시 수지, 폴리에스테르 필름, 폴리이미드 필름 등의 절연 기판에 첩합하여 열 압착 후에 캐리어를 박리하여 구리 피복 적층판으로 하고, 절연 기판에 접착한 극박 구리층을 목적으로 하는 도체 패턴으로 에칭하고, 최종적으로 프린트 배선판을 제조할 수 있다. 또한, 프린트 배선판에 전자 부품류를 탑재함으로써, 프린트 회로판이 완성한다. 이하에, 본 발명에 관련된 캐리어 부착 동박을 사용한 프린트 배선판의 제조 공정의 예를 몇가지 나타낸다.
본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정, 상기 캐리어 부착 동박과 절연 기판을 적층하는 공정, 상기 캐리어 부착 동박과 절연 기판을 극박 구리층측이 절연 기판과 대향하도록 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정을 거쳐 구리 피복 적층판을 형성하고, 그 후, 세미 애디티브법, 모디파이드 세미 애디티브법, 파틀리 애디티브법 및 서브트랙티브법 중 어느 방법에 의해 회로를 형성하는 공정을 포함한다. 절연 기판은 내층 회로가 삽입된 것으로 하는 것도 가능하다.
본 발명에 있어서, 세미 애디티브법이란, 절연 기판 또는 동박 시드층 상에 얇은 무전해 도금을 실시하고, 패턴을 형성 후, 전기 도금 및 에칭을 이용하여 도체 패턴을 형성하는 방법을 가리킨다.
따라서, 세미 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정,
상기 캐리어를 박리하여 노출한 극박 구리층을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 모두 제거하는 공정,
상기 극박 구리층을 에칭에 의해 제거함으로써 노출한 절연 기판 및 존재하는 경우에는 수지층에 스루홀 또는/및 블라인드 비아를 형성하는 공정,
상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하는 공정,
상기 수지 및 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 무전해 도금층을 형성하는 공정,
상기 무전해 도금층 상에 도금 레지스트를 형성하는 공정,
상기 도금 레지스트에 대해 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정,
상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에 전기 도금층을 형성하는 공정,
상기 도금 레지스트를 제거하는 공정,
상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층을 플래시 에칭 등에 의해 제거하는 공정,
을 포함한다.
세미 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 다른 일 실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정,
상기 캐리어를 박리하여 노출한 극박 구리층을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 모두 제거하는 공정,
상기 극박 구리층을 에칭에 의해 제거함으로써 노출한 절연 기판 또는 존재하는 경우에는 수지층의 표면에 대해 무전해 도금층을 형성하는 공정,
상기 무전해 도금층 상에 도금 레지스트를 형성하는 공정,
상기 도금 레지스트에 대해 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정,
상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에 전기 도금층을 형성하는 공정,
상기 도금 레지스트를 제거하는 공정,
상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층 및 극박 구리층을 플래시 에칭 등에 의해 제거하는 공정,
을 포함한다.
본 발명에 있어서, 모디파이드 세미 애디티브법이란, 절연층 상에 금속박을 적층하고, 도금 레지스트에 의해 비회로 형성부를 보호하고, 전기 도금에 의해 회로 형성부의 구리 두께 형성을 실시한 후, 레지스트를 제거하고, 상기 회로 형성부 이외의 금속박을 (플래시) 에칭으로 제거함으로써, 절연층 상에 회로를 형성하는 방법을 가리킨다.
따라서, 모디파이드 세미 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정,
상기 캐리어를 박리하여 노출한 극박 구리층과 절연 기판에 스루홀 또는/및 블라인드 비아를 형성하는 공정,
상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하는 공정,
상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 무전해 도금층을 형성하는 공정,
상기 캐리어를 박리하여 노출한 극박 구리층 표면에 도금 레지스트를 형성하는 공정,
상기 도금 레지스트를 형성한 후에, 전기 도금에 의해 회로를 형성하는 공정,
상기 도금 레지스트를 제거하는 공정,
상기 도금 레지스트를 제거함으로써 노출한 극박 구리층을 플래시 에칭에 의해 제거하는 공정,
을 포함한다.
모디파이드 세미 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 다른 일 실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정,
상기 캐리어를 박리하여 노출한 극박 구리층 상에 도금 레지스트를 형성하는 공정,
상기 도금 레지스트에 대해 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정,
상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에 전기 도금층을 형성하는 공정,
상기 도금 레지스트를 제거하는 공정,
상기 회로가 형성되는 영역 이외의 영역에 있는 극박 구리층을 플래시 에칭 등에 의해 제거하는 공정,
을 포함한다.
본 발명에 있어서, 파틀리 애디티브법이란, 도체층을 형성하여 이루어지는 기판, 필요에 따라 스루홀이나 비어홀용의 구멍을 뚫어 이루어지는 기판 상에 촉매 핵을 부여하고, 에칭하여 도체 회로를 형성하고, 필요에 따라 솔더 레지스트 또는 도금 레지스트를 형성한 후에, 상기 도체 회로 상, 스루홀이나 비어홀 등에 무전해 도금 처리에 의해 두께 형성을 실시함으로써, 프린트 배선판을 제조하는 방법을 가리킨다.
따라서, 파틀리 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정,
상기 캐리어를 박리하여 노출한 극박 구리층과 절연 기판에 스루홀 또는/및 블라인드 비아를 형성하는 공정,
상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하는 공정,
상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 촉매 핵을 부여하는 공정,
상기 캐리어를 박리하여 노출한 극박 구리층 표면에 에칭 레지스트를 형성하는 공정,
상기 에칭 레지스트에 대해 노광하고, 회로 패턴을 형성하는 공정,
상기 극박 구리층 및 상기 촉매 핵을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 제거하여, 회로를 형성하는 공정,
상기 에칭 레지스트를 제거하는 공정,
상기 극박 구리층 및 상기 촉매 핵을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 제거하여 노출한 상기 절연 기판 표면에 솔더 레지스트 또는 도금 레지스트를 형성하는 공정,
상기 솔더 레지스트 또는 도금 레지스트가 형성되어 있지 않은 영역에 무전해 도금층을 형성하는 공정,
을 포함한다.
본 발명에 있어서, 서브트랙티브법이란, 구리 피복 적층판 상의 동박의 불필요한 부분을 에칭 등에 의해 선택적으로 제거하여, 도체 패턴을 형성하는 방법을 가리킨다.
따라서, 서브트랙티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정,
상기 캐리어를 박리하여 노출한 극박 구리층과 절연 기판에 스루홀 또는/및 블라인드 비아를 형성하는 공정,
상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하는 공정,
상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 무전해 도금층을 형성하는 공정,
상기 무전해 도금층의 표면에 전기 도금층을 형성하는 공정,
상기 전기 도금층 또는/및 상기 극박 구리층의 표면에 에칭 레지스트를 형성하는 공정,
상기 에칭 레지스트에 대해 노광하고, 회로 패턴을 형성하는 공정,
상기 극박 구리층 및 상기 무전해 도금층 및 상기 전기 도금층을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 제거하여, 회로를 형성하는 공정,
상기 에칭 레지스트를 제거하는 공정,
을 포함한다.
서브트랙티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 다른 일 실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정,
상기 캐리어를 박리하여 노출한 극박 구리층과 절연 기판에 스루홀 또는/및 블라인드 비아를 형성하는 공정,
상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하는 공정,
상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 무전해 도금층을 형성하는 공정,
상기 무전해 도금층의 표면에 마스크를 형성하는 공정,
마스크가 형성되어 있지 않은 상기 무전해 도금층의 표면에 전기 도금층을 형성하는 공정,
상기 전기 도금층 또는/및 상기 극박 구리층의 표면에 에칭 레지스트를 형성하는 공정,
상기 에칭 레지스트에 대해 노광하고, 회로 패턴을 형성하는 공정,
상기 극박 구리층 및 상기 무전해 도금층을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 제거하여, 회로를 형성하는 공정,
상기 에칭 레지스트를 제거하는 공정,
을 포함한다.
스루홀 또는/및 블라인드 비아를 형성하는 공정 및 그 후의 디스미어 공정은 실시하지 않아도 된다.
여기서, 본 발명의 캐리어 부착 동박을 사용한 프린트 배선판의 제조 방법의 구체예를 도면을 이용하여 상세하게 설명한다. 또한, 여기서는 조화 처리층이 형성된 극박 구리층을 갖는 캐리어 부착 동박을 예로 설명하지만, 이것에 한정되지 않고, 조화 처리층이 형성되어 있지 않은 극박 구리층을 갖는 캐리어 부착 동박을 사용해도 마찬가지로 하기의 프린트 배선판의 제조 방법을 실시할 수 있다.
먼저, 도 2-A 에 나타내는 바와 같이, 표면에 조화 처리층이 형성된 극박 구리층을 갖는 캐리어 부착 동박 (1 층째) 을 준비한다.
다음으로, 도 2-B 에 나타내는 바와 같이, 극박 구리층의 조화 처리층 상에 레지스트를 도포하고, 노광·현상을 실시하고, 레지스트를 소정의 형상으로 에칭한다.
다음으로, 도 2-C 에 나타내는 바와 같이, 회로용의 도금을 형성한 후, 레지스트를 제거함으로써, 소정 형상의 회로 도금을 형성한다.
다음으로, 도 3-D 에 나타내는 바와 같이, 회로 도금을 덮도록 (회로 도금이 매몰되도록) 극박 구리층 상에 매립 수지를 형성하여 수지층을 적층하고, 계속해서 다른 캐리어 부착 동박 (2 층째) 을 극박 구리층측으로부터 접착시킨다.
다음으로, 도 3-E 에 나타내는 바와 같이, 2 층째의 캐리어 부착 동박으로부터 캐리어를 박리한다.
다음으로, 도 3-F 에 나타내는 바와 같이, 수지층의 소정 위치에 레이저 구멍 형성을 실시하고, 회로 도금을 노출시켜 블라인드 비아를 형성한다.
다음으로, 도 4-G 에 나타내는 바와 같이, 블라인드 비아에 구리를 매립하고 비아 필을 형성한다.
다음으로, 도 4-H 에 나타내는 바와 같이, 비아 필 상에, 상기 도 2-B 및 도 2-C 와 같이 하여 회로 도금을 형성한다.
다음으로, 도 4-I 에 나타내는 바와 같이, 1 층째의 캐리어 부착 동박으로부터 캐리어를 박리한다.
다음으로, 도 5-J 에 나타내는 바와 같이, 플래시 에칭에 의해 양 표면의 극박 구리층을 제거하고, 수지층 내의 회로 도금의 표면을 노출시킨다.
다음으로, 도 5-K 에 나타내는 바와 같이, 수지층 내의 회로 도금 상에 범프를 형성하고, 당해 땜납 상에 구리 필러를 형성한다. 이와 같이 하여 본 발명의 캐리어 부착 동박을 사용한 프린트 배선판을 제조한다.
상기 다른 캐리어 부착 동박 (2 층째) 은, 본 발명의 캐리어 부착 동박을 사용해도 되고, 종래의 캐리어 부착 동박을 사용해도 되며, 또한 통상적인 동박을 사용해도 된다. 또, 도 4-H 에 나타내는 2 층째의 회로 상에, 추가로 회로를 1 층 혹은 복수 층 형성해도 되고, 그들 회로 형성을 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법 중 어느 방법에 의해 실시해도 된다.
또, 상기 1 층째에 사용되는 캐리어 부착 동박은, 당해 캐리어 부착 동박의 캐리어측 표면에 기판을 가져도 된다. 당해 기판 또는 수지층을 가짐으로써 1 층째에 사용되는 캐리어 부착 동박은 지지되고, 주름이 들어가기 어려워지기 때문에, 생산성이 향상된다는 이점이 있다. 또한, 상기 기판에는, 상기 1 층째에 사용되는 캐리어 부착 동박을 지지하는 효과가 있는 것이면, 모든 기판을 사용할 수 있다. 예를 들어 상기 기판으로서 본원 명세서에 기재된 캐리어, 프리프레그, 수지층이나 공지된 캐리어, 프리프레그, 수지층, 금속판, 금속박, 무기 화합물의 판, 무기 화합물의 박, 유기 화합물의 판, 유기 화합물의 박을 사용할 수 있다.
캐리어측 표면에 기판을 형성하는 타이밍에 대해서는 특별히 제한은 없지만, 캐리어를 박리하기 전에 형성하는 것이 필요하다. 특히, 상기 캐리어 부착 동박의 상기 극박 구리층측 표면에 수지층을 형성하는 공정 전에 형성하는 것이 바람직하고, 캐리어 부착 동박의 상기 극박 구리층측 표면에 회로를 형성하는 공정 전에 형성하는 것이 보다 바람직하다.
본 발명에 관련된 캐리어 부착 동박은, 극박 구리층 표면의 색차가 이하 (1) 을 만족하도록 제어되어 있는 것이 바람직하다. 본 발명에 있어서 「극박 구리층 표면의 색차」 란, 극박 구리층의 표면의 색차, 또는, 조화 처리 등의 각종 표면 처리가 실시되어 있는 경우에는 그 표면 처리층 표면의 색차를 나타낸다. 즉, 본 발명에 관련된 캐리어 부착 동박은, 극박 구리층 또는 조화 처리층 또는 내열층 또는 방청층 또는 크로메이트 처리층 또는 실란 커플링층의 표면의 색차가 이하 (1) 을 만족하도록 제어되어 있는 것이 바람직하다.
(1) 극박 구리층 또는 조화 처리층 또는 내열층 또는 방청층 또는 크로메이트 처리층 또는 실란 커플링 처리층의 표면의 JISZ8730 에 기초하는 색차 ΔE*ab 가 45 이상이다.
여기서, 색차 ΔL, Δa, Δb 는, 각각 색차계로 측정되고, 흑/백/적/녹/황/청을 가미하여, JIS Z8730 에 기초하는 L*a*b 표색계를 이용하여 나타내는 종합 지표이며, ΔL:흑백, Δa:적록, Δb:황청으로서 나타낸다. 또, ΔE*ab 는 이들 색차를 이용하여 하기 식으로 나타낸다.
Figure pat00012
상기 서술한 색차는, 극박 구리층 형성시의 전류 밀도를 높게 하고, 도금액 중의 구리 농도를 낮게 하고, 도금액의 선 유속을 높게 함으로써 조정할 수 있다.
또 상기 서술한 색차는, 극박 구리층의 표면에 조화 처리를 실시하여 조화 처리층을 형성함으로써 조정할 수도 있다. 조화 처리층을 형성하는 경우에는 구리 및 니켈, 코발트, 텅스텐, 몰리브덴으로 이루어지는 군에서 선택되는 1 종 이상의 원소를 포함하는 전계액을 사용하여, 종래보다 전류 밀도를 높게 (예를 들어 40 ∼ 60 A/d㎡) 하고, 처리 시간을 짧게 (예를 들어 0.1 ∼ 1.3 초) 함으로써 조정할 수 있다. 극박 구리층의 표면에 조화 처리층을 형성하지 않는 경우에는, Ni 의 농도를 기타 원소의 2 배 이상으로 한 도금욕을 사용하여, 극박 구리층 또는 내열층 또는 방청층 또는 크로메이트 처리층 또는 실란 커플링 처리층의 표면에 Ni 합금 도금 (예를 들어 Ni-W 합금 도금, Ni-Co-P 합금 도금, Ni-Zn 합금 도금) 을 종래보다 저전류 밀도 (0.1 ∼ 1.3 A/d㎡) 로 처리 시간을 길게 (20 초 ∼ 40 초) 설정하여 처리함으로써 달성할 수 있다.
극박 구리층 표면의 JISZ8730 에 기초하는 색차 ΔE*ab 가 45 이상이면, 예를 들어, 캐리어 부착 동박의 극박 구리층 표면에 회로를 형성할 때에, 극박 구리층과 회로의 콘트라스트가 선명해지고, 그 결과, 시인성이 양호해져 회로의 위치 맞춤을 양호한 정밀도로 실시할 수 있다. 극박 구리층 표면의 JISZ8730 에 기초하는 색차 ΔE*ab 는, 바람직하게는 50 이상이고, 보다 바람직하게는 55 이상이며, 더욱 보다 바람직하게는 60 이상이다.
극박 구리층 또는 조화 처리층 또는 내열층 또는 방청층 또는 크로메이트 처리층 또는 실란 커플링 층의 표면의 색차가 상기와 같이 제어되어 있는 경우에는, 회로 도금과의 콘트라스트가 선명해져, 시인성이 양호해진다. 따라서, 상기 서술한 바와 같은 프린트 배선판의 예를 들어 도 2-C 에 나타내는 바와 같은 제조 공정에 있어서, 회로 도금을 양호한 정밀도로 소정의 위치에 형성하는 것이 가능해진다. 또, 상기 서술한 바와 같은 프린트 배선판의 제조 방법에 의하면, 회로 도금이 수지층에 매립된 구성으로 되어 있기 때문에, 예를 들어 도 5-J 에 나타내는 바와 같은 플래시 에칭에 의한 극박 구리층의 제거시에, 회로 도금이 수지층에 의해 보호되어, 그 형상이 유지되고, 이에 따라 미세 회로의 형성이 용이해진다. 또, 회로 도금이 수지층에 의해 보호되기 때문에, 내 (耐) 마이그레이션성이 향상되고, 회로의 배선의 도통이 양호하게 억제된다. 이 때문에, 미세 회로의 형성이 용이해진다. 또, 도 5-J 및 도 5-K 에 나타내는 바와 같이 플래시 에칭에 의해 극박 구리층을 제거했을 때, 회로 도금의 노출면이 수지층으로부터 패인 형상이 되기 때문에, 당해 회로 도금 상에 범프가, 또한 그 위에 구리 필러가 각각 형성되기 쉬워져, 제조 효율이 향상된다.
또한, 매립 수지 (레진) 에는 공지된 수지, 프리프레그를 사용할 수 있다. 예를 들어, BT (비스말레이미드트리아진) 레진이나 BT 레진을 함침시킨 유리포인 프리프레그, 아지노모토 파인 테크노 주식회사 제조 ABF 필름이나 ABF 를 사용할 수 있다. 또, 상기 매립 수지 (레진) 에는 본 명세서에 기재된 수지층 및/또는 수지 및/또는 프리프레그를 사용할 수 있다.
실시예
이하에, 본 발명의 실시예에 의해 본 발명을 더욱 상세하게 설명하는데, 본 발명은 이들 실시예에 의해 전혀 한정되는 것은 아니다.
1. 캐리어 부착 동박의 제조
<실시예 1>
동박 캐리어로서, 두께 35 ㎛ 의 장척 (長尺) 의 전해 동박 (JX 닛코 닛세키 금속사 제조 JTC) 을 준비하였다. 이 동박의 샤이니면에 대해, 이하의 조건으로 롤·투·롤형의 연속 도금 라인으로 전기 도금함으로써 4000 ㎍/d㎡ 부착량의 Ni 층을 형성하였다.
·Ni 층
황산니켈:250 ∼ 300 g/ℓ
염화니켈:35 ∼ 45 g/ℓ
아세트산니켈:10 ∼ 20 g/ℓ
시트르산3나트륨:15 ∼ 30 g/ℓ
광택제:사카린, 부틴디올 등
도데실황산나트륨:30 ∼ 100 ppm
pH:4 ∼ 6
욕 온도:50 ∼ 70 ℃
전류 밀도:3 ∼ 15 A/d㎡
수세 및 산세 후, 계속해서, 롤·투·롤형의 연속 도금 라인 상에서, Ni 층 상에 11 ㎍/d㎡ 부착량의 Cr 층을 이하의 조건으로 전해 크로메이트 처리함으로써 부착시켰다.
·전해 크로메이트 처리
액 조성:중크롬산칼륨 1 ∼ 10 g/ℓ, 아연 0 ∼ 5 g/ℓ
pH:3 ∼ 4
액 온도:50 ∼ 60 ℃
전류 밀도:0.1 ∼ 2.6 A/d㎡
쿨롬량:0.5 ∼ 30 As/d㎡
계속해서, 롤·투·롤형의 연속 도금 라인 상에서, Cr 층 상에 두께 3 ㎛ 의 극박 구리층을 이하의 조건으로 전기 도금함으로써 형성하고, 캐리어 부착 동박을 제조하였다. 또한, 본 실시예에서는 극박 구리층의 두께를 2, 5, 10 ㎛ 로 한 캐리어 부착 동박에 대해서도 제조하고, 극박 구리층의 두께가 3 ㎛ 인 실시예와 마찬가지로 평가하였다. 결과는 두께에 상관없이 동일하게 되었다.
·극박 구리층
구리 농도:30 ∼ 120 g/ℓ
H2SO4 농도:20 ∼ 120 g/ℓ
전해액 온도:20 ∼ 80 ℃
*전류 밀도:10 ∼ 100 A/d㎡
이어서, 극박 구리층 표면에 이하의 조화 처리 1, 조화 처리 2, 방청 처리, 크로메이트 처리, 및, 실란 커플링 처리를 이 순서로 실시하였다.
·조화 처리 1
(액 조성 1)
Cu:10 ∼ 30 g/ℓ
H2SO4:10 ∼ 150 g/ℓ
W:0 ∼ 50 ㎎/ℓ
도데실황산나트륨:0 ∼ 50 ㎎/ℓ
As:0 ∼ 200 ㎎/ℓ
(전기 도금 조건 1)
온도:30 ∼ 70 ℃
전류 밀도:25 ∼ 110 A/d㎡
조화 쿨롬량:50 ∼ 500 As/d㎡
도금 시간:0.5 ∼ 20 초
·조화 처리 2
(액 조성 2)
Cu:20 ∼ 80 g/ℓ
H2SO4:50 ∼ 200 g/ℓ
(전기 도금 조건 2)
온도:30 ∼ 70 ℃
전류 밀도:5 ∼ 50 A/d㎡
조화 쿨롬량:50 ∼ 300 As/d㎡
도금 시간:1 ∼ 60 초
·방청 처리
(액 조성)
NaOH:40 ∼ 200 g/ℓ
NaCN:70 ∼ 250 g/ℓ
CuCN:50 ∼ 200 g/ℓ
Zn(CN)2:2 ∼ 100 g/ℓ
As2O3:0.01 ∼ 1 g/ℓ
(액 온도)
40 ∼ 90 ℃
(전류 조건)
전류 밀도:1 ∼ 50 A/d㎡
도금 시간:1 ∼ 20 초
·크로메이트 처리
K2Cr2O7 (Na2Cr2O7 혹은 CrO3):2 ∼ 10 g/ℓ
NaOH 또는 KOH:10 ∼ 50 g/ℓ
ZnOH 또는 ZnSO4·7H2O:0.05 ∼ 10 g/ℓ
pH:7 ∼ 13
욕 온도:20 ∼ 80 ℃
전류 밀도:0.05 ∼ 5 A/d㎡
시간:5 ∼ 30 초
·실란 커플링 처리
0.1 vol% ∼ 0.3 vol% 의 3-글리시독시프로필트리메톡시실란 수용액을 스프레이 도포한 후, 100 ∼ 200 ℃ 의 공기 중에서 0.1 ∼ 10 초간 건조·가열한다.
<실시예 2>
실시예 1 과 동일한 조건으로 동박 캐리어 상에 극박 구리층을 형성한 후, 이하의 조화 처리 1, 조화 처리 2, 방청 처리, 크로메이트 처리, 및, 실란 커플링 처리를 이 순서로 실시하였다. 또한, 극박 동박의 두께는 3 ㎛ 로 하였다.
·조화 처리 1
액 조성 :구리 10 ∼ 20 g/ℓ, 황산 50 ∼ 100 g/ℓ
액 온도 :25 ∼ 50 ℃
전류 밀도:1 ∼ 58 A/d㎡
쿨롬량 :4 ∼ 81 As/d㎡
·조화 처리 2
액 조성 :구리 10 ∼ 20 g/ℓ, 니켈 5 ∼ 15 g/ℓ, 코발트 5 ∼ 15 g/ℓ
pH :2 ∼ 3
액 온도 :30 ∼ 50 ℃
전류 밀도:24 ∼ 50 A/d㎡
쿨롬량 :34 ∼ 48 As/d㎡
·방청 처리
액 조성 :니켈 5 ∼ 20 g/ℓ, 코발트 1 ∼ 8 g/ℓ
pH :2 ∼ 3
액 온도 :40 ∼ 60 ℃
전류 밀도:5 ∼ 20 A/d㎡
쿨롬량 :10 ∼ 20 As/d㎡
·크로메이트 처리
액 조성 :중크롬산칼륨 1 ∼ 10 g/ℓ, 아연 0 ∼ 5 g/ℓ
pH :3 ∼ 4
액 온도 :50 ∼ 60 ℃
전류 밀도:0 ∼ 2 A/d㎡ (침지 크로메이트 처리를 위해 무전해에서의 실시도 가능)
쿨롬량 :0 ∼ 2 As/d㎡ (침지 크로메이트 처리를 위해 무전해에서의 실시도 가능)
·실란 커플링 처리
디아미노실란 수용액의 도포 (디아미노실란 농도:0.1 ∼ 0.5 wt%)
<실시예 3>
실시예 1 과 동일한 조건으로 동박 캐리어 상에 극박 구리층을 형성한 후, 이어서, 극박 구리층 표면에 이하의 조화 처리 1, 조화 처리 2, 방청 처리, 크로메이트 처리, 및, 실란 커플링 처리를 이 순서로 실시하였다. 또한, 극박 동박의 두께는 3 ㎛ 로 하였다.
·조화 처리 1
(액 조성 1)
Cu:10 ∼ 30 g/ℓ
H2SO4:10 ∼ 150 g/ℓ
As:0 ∼ 200 ㎎/ℓ
(전기 도금 조건 1)
온도:30 ∼ 70 ℃
전류 밀도:25 ∼ 110 A/d㎡
조화 쿨롬량:50 ∼ 500 As/d㎡
도금 시간:0.5 ∼ 20 초
·조화 처리 2
(액 조성 2)
Cu:20 ∼ 80 g/ℓ
H2SO4:50 ∼ 200 g/ℓ
(전기 도금 조건 2)
*온도:30 ∼ 70 ℃
전류 밀도:5 ∼ 50 A/d㎡
조화 쿨롬량:50 ∼ 300 As/d㎡
도금 시간:1 ∼ 60 초
·방청 처리
(액 조성)
NaOH:40 ∼ 200 g/ℓ
NaCN:70 ∼ 250 g/ℓ
CuCN:50 ∼ 200 g/ℓ
Zn(CN)2:2 ∼ 100 g/ℓ
As2O3:0.01 ∼ 1 g/ℓ
(액 온도)
40 ∼ 90 ℃
(전류 조건)
전류 밀도:1 ∼ 50 A/d㎡
도금 시간:1 ∼ 20 초
·크로메이트 처리
K2Cr2O7 (Na2Cr2O7 혹은 CrO3):2 ∼ 10 g/ℓ
NaOH 또는 KOH:10 ∼ 50 g/ℓ
ZnOH 또는 ZnSO4·7H2O:0.05 ∼ 10 g/ℓ
pH:7 ∼ 13
욕 온도:20 ∼ 80 ℃
전류 밀도:0.05 ∼ 5 A/d㎡
시간:5 ∼ 30 초
·실란 커플링 처리
0.1 vol% ∼ 0.3 vol% 의 3-글리시독시프로필트리메톡시실란 수용액을 스프레이 도포한 후, 100 ∼ 200 ℃ 의 공기 중에서 0.1 ∼ 10 초간 건조·가열한다.
<실시예 4>
실시예 1 과 동일한 조건으로 동박 캐리어 상에 Ni 층 및 Cr 층을 형성한 후, 롤·투·롤형의 연속 도금 라인 상에서, Cr 층 상에 두께 3 ㎛ 의 극박 구리층을 이하의 조건으로 전기 도금함으로써 형성하고, 캐리어 부착 동박을 제조하였다. 또한, 본 실시예에서는 극박 구리층의 두께를 2, 5, 10 ㎛ 로 한 캐리어 부착 동박에 대해서도 제조하고, 극박 구리층의 두께가 3 ㎛ 인 실시예와 마찬가지로 평가하였다. 결과는 두께에 상관없이 거의 동일하게 되었다.
·극박 구리층
구리 농도:30 ∼ 120 g/ℓ
H2SO4 농도:20 ∼ 120 g/ℓ
비스(3술포프로필)디술파이드-농도:10 ∼ 100 ppm
3 급 아민 화합물:10 ∼ 100 ppm
염소:10 ∼ 100 ppm
전해액 온도:20 ∼ 80 ℃
전류 밀도:10 ∼ 100 A/d㎡
또한, 전술한 3 급 아민 화합물로서 이하의 화합물을 사용하였다.
[화학식 11]
Figure pat00013
(상기 화학식 중, R1 및 R2 는 하이드록시알킬기, 에테르기, 아릴기, 방향족 치환 알킬기, 불포화 탄화수소기, 알킬기로 이루어지는 1 군에서 선택되는 것이다. 여기서는, R1 및 R2 는 함께 메틸기로 하였다.)
상기 화합물은 예를 들어 나가세 켐텍스 주식회사 제조 데코날 Ex-314 와 디메틸아민을 소정량 혼합시키고, 60 ℃ 에서 3 시간 반응을 실시함으로써 얻을 수 있다.
동박 캐리어 상에 극박 구리층을 형성한 후, 이하의 조화 처리 1, 조화 처리 2, 방청 처리, 크로메이트 처리, 및, 실란 커플링 처리를 이 순서로 실시하였다.
·조화 처리 1
액 조성 :구리 10 ∼ 20 g/ℓ, 황산 50 ∼ 100 g/ℓ
액 온도 :25 ∼ 50 ℃
전류 밀도:1 ∼ 58 A/d㎡
쿨롬량 :4 ∼ 81 As/d㎡
·조화 처리 2
액 조성 :구리 10 ∼ 20 g/ℓ, 니켈 5 ∼ 15 g/ℓ, 코발트 5 ∼ 15 g/ℓ
pH :2 ∼ 3
액 온도 :30 ∼ 50 ℃
전류 밀도:24 ∼ 50 A/d㎡
쿨롬량 :34 ∼ 48 As/d㎡
·방청 처리
액 조성 :니켈 5 ∼ 20 g/ℓ, 코발트 1 ∼ 8 g/ℓ
pH :2 ∼ 3
액 온도 :40 ∼ 60 ℃
전류 밀도:5 ∼ 20 A/d㎡
쿨롬량 :10 ∼ 20 As/d㎡
·크로메이트 처리
액 조성 :중크롬산칼륨 1 ∼ 10 g/ℓ, 아연 0 ∼ 5 g/ℓ
pH :3 ∼ 4
액 온도 :50 ∼ 60 ℃
전류 밀도:0 ∼ 2 A/d㎡ (침지 크로메이트 처리를 위해 무전해에서의 실시도 가능)
쿨롬량 :0 ∼ 2 As/d㎡ (침지 크로메이트 처리를 위해 무전해에서의 실시도 가능)
·실란 커플링 처리
디아미노실란 수용액의 도포 (디아미노실란 농도:0.1 ∼ 0.5 wt%)
<실시예 5>
실시예 1 과 동일한 조건으로 동박 캐리어 상에 Ni 층 및 Cr 층을 형성한 후, 롤·투·롤형의 연속 도금 라인 상에서, Cr 층 상에 두께 3 ㎛ 의 극박 구리층을 이하의 조건으로 전기 도금함으로써 형성하고, 캐리어 부착 동박을 제조하였다. 또한, 본 실시예에서는 극박 구리층의 두께를 2, 5, 10 ㎛ 로 한 캐리어 부착 동박에 대해서도 제조하고, 극박 구리층의 두께가 3 ㎛ 인 실시예와 마찬가지로 평가하였다. 결과는 두께에 상관없이 거의 동일하게 되었다.
·극박 구리층
구리 농도:30 ∼ 120 g/ℓ
H2SO4 농도:20 ∼ 120 g/ℓ
비스(3술포프로필)디술파이드-농도:10 ∼ 100 ppm
3 급 아민 화합물:10 ∼ 100 ppm
염소:10 ∼ 100 ppm
전해액 온도:20 ∼ 80 ℃
전류 밀도:10 ∼ 100 A/d㎡
또한, 전술한 3 급 아민 화합물로서 이하의 화합물을 사용하였다.
[화학식 12]
Figure pat00014
(상기 화학식 중, R1 및 R2 는 하이드록시알킬기, 에테르기, 아릴기, 방향족 치환 알킬기, 불포화 탄화수소기, 알킬기로 이루어지는 1 군에서 선택되는 것이다. 여기서는, R1 및 R2 는 함께 메틸기로 하였다.)
상기 화합물은 예를 들어 나가세 켐텍스 주식회사 제조 데코날 Ex-314 와 디메틸아민을 소정량 혼합시키고, 60 ℃ 에서 3 시간 반응을 실시함으로써 얻을 수 있다.)
동박 캐리어 상에 극박 구리층을 형성한 후, 이하의 조화 처리 1, 조화 처리 2, 방청 처리, 크로메이트 처리, 및, 실란 커플링 처리를 이 순서로 실시하였다.
·조화 처리 1
(액 조성 1)
Cu:10 ∼ 30 g/ℓ
H2SO4:10 ∼ 150 g/ℓ
W:0.1 ∼ 50 ㎎/ℓ
도데실황산나트륨:0.1 ∼ 50 ㎎/ℓ
As:0.1 ∼ 200 ㎎/ℓ
(전기 도금 조건 1)
온도:30 ∼ 70 ℃
전류 밀도:25 ∼ 110 A/d㎡
조화 쿨롬량:50 ∼ 500 As/d㎡
도금 시간:0.5 ∼ 20 초
·조화 처리 2
(액 조성 2)
Cu:20 ∼ 80 g/ℓ
H2SO4:50 ∼ 200 g/ℓ
(전기 도금 조건 2)
*온도:30 ∼ 70 ℃
전류 밀도:5 ∼ 50 A/d㎡
조화 쿨롬량:50 ∼ 300 As/d㎡
도금 시간:1 ∼ 60 초
·방청 처리
(액 조성)
NaOH:40 ∼ 200 g/ℓ
NaCN:70 ∼ 250 g/ℓ
CuCN:50 ∼ 200 g/ℓ
Zn(CN)2:2 ∼ 100 g/ℓ
As2O3:0.01 ∼ 1 g/ℓ
(액 온도)
40 ∼ 90 ℃
(전류 조건)
전류 밀도:1 ∼ 50 A/d㎡
도금 시간:1 ∼ 20 초
·크로메이트 처리
K2Cr2O7 (Na2Cr2O7 혹은 CrO3):2 ∼ 10 g/ℓ
NaOH 또는 KOH:10 ∼ 50 g/ℓ
ZnOH 또는 ZnSO4·7H2O:0.05 ∼ 10 g/ℓ
pH:7 ∼ 13
욕 온도:20 ∼ 80 ℃
전류 밀도:0.05 ∼ 5 A/d㎡
시간:5 ∼ 30 초
·실란 커플링 처리
0.1 vol% ∼ 0.3 vol% 의 3-글리시독시프로필트리메톡시실란 수용액을 스프레이 도포한 후, 100 ∼ 200 ℃ 의 공기 중에서 0.1 ∼ 10 초간 건조·가열한다.
<비교예 1>
실시예 1 과 동일한 조건으로 동박 캐리어 상에 Ni 층 및 Cr 층을 형성한 후, 롤·투·롤형의 연속 도금 라인 상에서, Cr 층 상에 두께 3 ㎛ 의 극박 구리층을 이하의 조건으로 전기 도금함으로써 형성하고, 캐리어 부착 동박을 제조하였다.
·극박 구리층
구리 농도:30 ∼ 120 g/ℓ
H2SO4 농도:20 ∼ 120 g/ℓ
전해액 온도:20 ∼ 80 ℃
전류 밀도:5 ∼ 9 A/d㎡
·조화 처리 1
(액 조성 1)
Cu:10 ∼ 30 g/ℓ
H2SO4:10 ∼ 150 g/ℓ
As:0 ∼ 200 ㎎/ℓ
(전기 도금 조건 1)
온도:30 ∼ 70 ℃
전류 밀도:25 ∼ 110 A/d㎡
조화 쿨롬량:50 ∼ 500 As/d㎡
도금 시간:0.5 ∼ 20 초
·조화 처리 2
(액 조성 2)
Cu:20 ∼ 80 g/ℓ
H2SO4:50 ∼ 200 g/ℓ
(전기 도금 조건 2)
*온도:30 ∼ 70 ℃
전류 밀도:5 ∼ 50 A/d㎡
조화 쿨롬량:50 ∼ 300 As/d㎡
도금 시간:1 ∼ 60 초
·방청 처리
(액 조성)
NaOH:40 ∼ 200 g/ℓ
NaCN:70 ∼ 250 g/ℓ
CuCN:50 ∼ 200 g/ℓ
Zn(CN)2:2 ∼ 100 g/ℓ
As2O3:0.01 ∼ 1 g/ℓ
(액 온도)
40 ∼ 90 ℃
(전류 조건)
전류 밀도:1 ∼ 50 A/d㎡
도금 시간:1 ∼ 20 초
·크로메이트 처리
K2Cr2O7 (Na2Cr2O7 혹은 CrO3):2 ∼ 10 g/ℓ
NaOH 또는 KOH:10 ∼ 50 g/ℓ
ZnOH 또는 ZnSO4·7H2O:0.05 ∼ 10 g/ℓ
pH:7 ∼ 13
욕 온도:20 ∼ 80 ℃
전류 밀도:0.05 ∼ 5 A/d㎡
시간:5 ∼ 30 초
·실란 커플링 처리
0.1 vol% ∼ 0.3 vol% 의 3-글리시독시프로필트리메톡시실란 수용액을 스프레이 도포한 후, 100 ∼ 200 ℃ 의 공기 중에서 0.1 ∼ 10 초간 건조·가열한다.
<비교예 2>
실시예 1 과 동일한 조건으로 동박 캐리어 상에 Ni 층 및 Cr 층을 형성한 후, 롤·투·롤형의 연속 도금 라인 상에서, Cr 층 상에 두께 3 ㎛ 의 극박 구리층을 이하의 조건으로 전기 도금함으로써 형성하고, 캐리어 부착 동박을 제조하였다.
·극박 구리층
구리 농도:30 ∼ 120 g/ℓ
H2SO4 농도:20 ∼ 120 g/ℓ
전해액 온도:20 ∼ 80 ℃
전류 밀도:10 ∼ 100 A/d㎡
·조화 처리 1
(액 조성 1)
Cu:10 ∼ 30 g/ℓ
H2SO4:10 ∼ 150 g/ℓ
W:0 ∼ 50 ㎎/ℓ
도데실황산나트륨:0 ∼ 50 ㎎/ℓ
As:0 ∼ 200 ㎎/ℓ
(전기 도금 조건 1)
온도:30 ∼ 70 ℃
전류 밀도:25 ∼ 110 A/d㎡
조화 쿨롬량:50 ∼ 500 As/d㎡
도금 시간:40 초
·조화 처리 2
(액 조성 2)
Cu:20 ∼ 80 g/ℓ
H2SO4:50 ∼ 200 g/ℓ
(전기 도금 조건 2)
*온도:30 ∼ 70 ℃
전류 밀도:5 ∼ 50 A/d㎡
조화 쿨롬량:50 ∼ 300 As/d㎡
도금 시간:80 초
·방청 처리
(액 조성)
NaOH:40 ∼ 200 g/ℓ
NaCN:70 ∼ 250 g/ℓ
CuCN:50 ∼ 200 g/ℓ
Zn(CN)2:2 ∼ 100 g/ℓ
As2O3:0.01 ∼ 1 g/ℓ
(액 온도)
40 ∼ 90 ℃
(전류 조건)
전류 밀도:1 ∼ 50 A/d㎡
도금 시간:1 ∼ 20 초
·크로메이트 처리
K2Cr2O7 (Na2Cr2O7 혹은 CrO3):2 ∼ 10 g/ℓ
NaOH 또는 KOH:10 ∼ 50 g/ℓ
ZnOH 또는 ZnSO4·7H2O:0.05 ∼ 10 g/ℓ
pH:7 ∼ 13
욕 온도:20 ∼ 80 ℃
전류 밀도:0.05 ∼ 5 A/d㎡
시간:5 ∼ 30 초
·실란 커플링 처리
0.1 vol% ∼ 0.3 vol% 의 3-글리시독시프로필트리메톡시실란 수용액을 스프레이 도포한 후, 100 ∼ 200 ℃ 의 공기 중에서 0.1 ∼ 10 초간 건조·가열한다.
2. 캐리어 부착 동박의 특성 평가
상기와 같이 하여 얻어진 캐리어 부착 동박에 대하여, 이하의 방법으로 특성 평가를 실시하였다. 결과를 표 1 에 나타낸다.
(표면 조도)
극박 구리층의 표면 조도 (Ra, Rt, Rz, Ssk, Sku) 를 비접촉식 조도 측정기 (올림퍼스 제조 LEXT OLS 4000) 를 사용하여, Ra, Rz 에 대해서는 JIS B0601-1994 에 준거하고, Rt 에 대해서는 JIS B0601-2001 에 준거하고, 또 Ssk, Sku 에 대해서는 ISO25178 드래프트에 준거하여 이하의 측정 조건으로 측정하였다.
<측정 조건>
컷오프:없음
기준 길이:257.9 ㎛
기준 면적:66524 ㎛2
측정 환경 온도:23 ∼ 25 ℃
또, 비교를 위해서, 접촉식 조도 측정기 (주식회사 코사카 연구소 제조 접촉 조도계 Surfcorder SE-3C) 를 사용하여, JIS B0601-1994 (Ra, Rz) 및 JIS B0601-2001 (Rt) 에 준거하여 이하의 측정 조건으로도 극박 구리층의 표면 조도 (Ra, Rt, Rz) 를 측정하였다.
<측정 조건>
컷오프:0.25 ㎜
기준 길이:0.8 ㎜
측정 환경 온도:23 ∼ 25 ℃
(표면적비)
비접촉식 조도 측정기 (올림퍼스 제조 LEXT OLS 4000) 를 사용하여, 이하의 측정 조건으로 측정하였다. 표면적비는, 에어리어 및 실제 에어리어를 측정하고, 실제 에어리어/에어리어의 값을 표면적비로 하였다. 여기서, 에어리어란, 측정 기준 면적을 가리키고, 실제 에어리어란, 측정 기준 면적 중의 표면적을 가리킨다.
<측정 조건>
컷오프:없음
기준 길이:257.9 ㎛
기준 면적:66524 ㎛2
측정 환경 온도:23 ∼ 25 ℃
(조화 처리면의 체적)
비접촉식 조도 측정기 (레이저 현미경, 올림퍼스 제조 LEXT OLS 4000) 를 사용하여, 이하의 측정 조건으로 측정하였다. 또한, 조화 처리면의 체적은 이하와 같이 측정된다.
(1) 레이저 현미경이 샘플의 표면에 초점이 맞는 높이에 맞춘다.
(2) 밝기를 조정하고, 전체 조도 (照度) 가 포화점의 약 80 % 가 되도록 조절한다.
(3) 레이저 현미경을 샘플에 가까이 하여, 화면 조도가 완전히 소실된 지점을 제로로 한다.
(4) 레이저 현미경을 샘플로부터 멀리하여, 화면 조도가 완전히 소실된 지점을 상한 높이로 한다.
(5) 높이 제로로부터 상한까지의 조화 처리면의 체적을 측정한다.
<측정 조건>
컷오프:없음
기준 길이:257.9 ㎛
기준 면적:66524 ㎛2
측정 환경 온도:23 ∼ 25 ℃
(마이그레이션)
각 캐리어 부착 동박을 비스무트계 수지에 접착하고, 이어서 캐리어박을 박리 제거하였다. 노출한 극박 구리층의 두께를 소프트 에칭에 의해 1.5 ㎛ 로 하였다. 그 후, 세정, 건조를 실시한 후에, 극박 구리층 상에, DF (히타치 화성사 제조, 상품명 RY-3625) 를 라미네이트 도포하였다. 15 mJ/㎠ 의 조건으로 노광하고, 현상액 (탄산나트륨) 을 사용하여 38 ℃ 에서 1 분간 액 분사 요동하고, 표 1 에 기재된 각종 피치로 레지스트 패턴을 형성하였다. 이어서, 황산구리 도금 (에바라 유딜라이트 제조 CUBRITE21) 을 사용하여 15 ㎛ 도금 UP 한 후, 박리액 (수산화나트륨) 으로 DF 를 박리하였다. 그 후, 극박 구리층을 황산-과산화수소계의 에천트로 에칭 제거하여 표 1 에 기재된 각종 피치의 배선을 형성하였다.
표 중에 기재되어 있는 피치는 라인 및 스페이스의 합계값에 상당한다.
얻어진 배선에 대하여, 마이그레이션 측정기 (IMV 제조 MIG-9000) 를 사용하여, 이하의 측정 조건으로, 배선 패턴 사이의 절연 열화의 유무를 평가하였다.
<측정 조건>
임계값:초기 저항 60 % 다운
측정 시간:1000 h
전압:60 V
온도:85 ℃
상대 습도:85 %RH
[표 1-1]
Figure pat00015
[표 1-2]
Figure pat00016

Claims (1)

  1. 발명의 설명에 기재된 발명.
KR1020177011125A 2012-09-11 2013-09-11 캐리어 부착 동박 KR102050646B1 (ko)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JPJP-P-2012-200017 2012-09-11
JP2012200017 2012-09-11
JP2012200973 2012-09-12
JPJP-P-2012-200973 2012-09-12
JPJP-P-2012-280024 2012-12-21
JP2012280024 2012-12-21
JPJP-P-2013-012468 2013-01-25
JP2013012468A JP5481577B1 (ja) 2012-09-11 2013-01-25 キャリア付き銅箔
PCT/JP2013/074585 WO2014042201A1 (ja) 2012-09-11 2013-09-11 キャリア付き銅箔

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020157009363A Division KR101766554B1 (ko) 2012-09-11 2013-09-11 캐리어 부착 동박

Publications (2)

Publication Number Publication Date
KR20170046822A true KR20170046822A (ko) 2017-05-02
KR102050646B1 KR102050646B1 (ko) 2019-11-29

Family

ID=50278311

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020157009363A KR101766554B1 (ko) 2012-09-11 2013-09-11 캐리어 부착 동박
KR1020177011125A KR102050646B1 (ko) 2012-09-11 2013-09-11 캐리어 부착 동박

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020157009363A KR101766554B1 (ko) 2012-09-11 2013-09-11 캐리어 부착 동박

Country Status (7)

Country Link
JP (1) JP5481577B1 (ko)
KR (2) KR101766554B1 (ko)
CN (4) CN108588766B (ko)
MY (2) MY188679A (ko)
PH (1) PH12015500529A1 (ko)
TW (2) TWI504788B (ko)
WO (1) WO2014042201A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200005168A (ko) * 2018-07-06 2020-01-15 주식회사 포스코 내식성, 도장성이 우수한 표면처리된 Zn-Ni 합금 전기도금강판의 제조방법
KR20210024179A (ko) * 2019-02-01 2021-03-04 장 춘 페트로케미컬 컴퍼니 리미티드 전착 동박, 이를 포함하는 집전체, 전극, 및 리튬 이온 이차 전지

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102015838B1 (ko) * 2012-11-20 2019-08-29 제이엑스금속주식회사 캐리어 부착 동박
TW201446495A (zh) * 2013-03-04 2014-12-16 Jx Nippon Mining & Metals Corp 附載體銅箔、使用其之覆銅積層板、印刷配線板、電子機器及印刷配線板之製造方法
TWI613940B (zh) * 2014-03-31 2018-02-01 Jx Nippon Mining & Metals Corp 附載體之銅箔、印刷配線板、積層體、電子機器及印刷配線板之製造方法
JP2015205481A (ja) * 2014-04-22 2015-11-19 Jx日鉱日石金属株式会社 キャリア付銅箔、銅張積層板、プリント配線板、電子機器及びプリント配線板の製造方法
JP6591766B2 (ja) * 2014-04-24 2019-10-16 Jx金属株式会社 キャリア付銅箔、プリント配線板、積層体、電子機器及びプリント配線板の製造方法
JP6297011B2 (ja) * 2014-08-28 2018-03-20 株式会社有沢製作所 3層フレキシブル金属張積層板及び両面3層フレキシブル金属張積層板
CN105050331B (zh) * 2015-07-07 2016-09-07 安徽铜冠铜箔有限公司 一种用于陶瓷基高频覆铜板的高粗糙度电子铜箔的制造方法
JP6782561B2 (ja) * 2015-07-16 2020-11-11 Jx金属株式会社 キャリア付銅箔、積層体、積層体の製造方法、プリント配線板の製造方法及び電子機器の製造方法
JP6945523B2 (ja) * 2016-04-14 2021-10-06 三井金属鉱業株式会社 表面処理銅箔、キャリア付銅箔、並びにそれらを用いた銅張積層板及びプリント配線板の製造方法
JPWO2018198982A1 (ja) * 2017-04-27 2019-06-27 京セラ株式会社 回路基板およびこれを備える発光装置
US11304291B2 (en) 2017-06-29 2022-04-12 Kyocera Corporation Circuit board and light emitting device including circuit board
US10711360B2 (en) * 2017-07-14 2020-07-14 Rohm And Haas Electronic Materials Llc Nickel electroplating compositions with copolymers of arginine and bisepoxides and methods of electroplating nickel
SG11202009376SA (en) 2018-03-30 2020-10-29 Mitsui Mining & Smelting Co Copper-clad laminate
JP6895936B2 (ja) * 2018-09-28 2021-06-30 古河電気工業株式会社 表面処理銅箔、並びにこれを用いた銅張積層板及び回路基板
TWI740515B (zh) 2019-12-23 2021-09-21 長春人造樹脂廠股份有限公司 液晶高分子膜及包含其之積層板
TWI697549B (zh) * 2019-12-23 2020-07-01 長春人造樹脂廠股份有限公司 液晶高分子膜及包含其之積層板
EP4132235A4 (en) * 2020-03-30 2024-04-10 Mitsubishi Materials Corp BONDED BODY AND INSULATION CIRCUIT BOARD
CN112226790B (zh) * 2020-10-19 2022-04-22 九江德福科技股份有限公司 一种超薄高强度电子铜箔的生产方法
WO2022153580A1 (ja) * 2021-01-15 2022-07-21 Jx金属株式会社 表面処理銅箔、銅張積層板及びプリント配線板
JPWO2022244826A1 (ko) * 2021-05-20 2022-11-24
KR20240017841A (ko) * 2021-06-03 2024-02-08 미쓰이금속광업주식회사 조화 처리 동박, 동장 적층판 및 프린트 배선판
JPWO2022270339A1 (ko) * 2021-06-24 2022-12-29
WO2023281759A1 (ja) * 2021-07-09 2023-01-12 Jx金属株式会社 表面処理銅箔、銅張積層板及びプリント配線板
TWI781818B (zh) * 2021-11-05 2022-10-21 長春石油化學股份有限公司 表面處理銅箔及銅箔基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02111097A (ja) * 1988-10-20 1990-04-24 Hitachi Chem Co Ltd 配線板の製造法
WO2004005588A1 (ja) 2002-07-04 2004-01-15 Mitsui Mining & Smelting Co.,Ltd. キャリア箔付電解銅箔
JP2007007937A (ja) 2005-06-29 2007-01-18 Furukawa Circuit Foil Kk キャリア付き極薄銅箔、ポリイミド系フレキシブル銅張積層板、及びポリイミド系フレキシブルプリント配線板
JP4072431B2 (ja) * 2000-09-22 2008-04-09 古河サーキットフォイル株式会社 高密度超微細配線板用銅箔
JP2010006071A (ja) 2009-08-21 2010-01-14 Furukawa Electric Co Ltd:The 表面処理銅箔、キャリア付き極薄銅箔、フレキシブル銅張積層板及びポリイミド系フレキシブルプリント配線板

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6461745B2 (en) * 2000-04-25 2002-10-08 Nippon Denkai, Ltd. Copper foil for tape carrier and tab carrier tape and tab tape carrier using the copper foil
JP2002134858A (ja) * 2000-10-25 2002-05-10 Hitachi Cable Ltd プリント基板用銅箔
JP2005008955A (ja) * 2003-06-19 2005-01-13 Hitachi Cable Ltd 銅箔の表面処理方法
JP4087369B2 (ja) * 2003-11-11 2008-05-21 古河サーキットフォイル株式会社 キャリア付き極薄銅箔、およびプリント配線板
CN100515167C (zh) * 2004-02-17 2009-07-15 日矿金属株式会社 具有黑化处理表面或层的铜箔
JP4567360B2 (ja) * 2004-04-02 2010-10-20 三井金属鉱業株式会社 銅箔の製造方法及びその製造方法で得られる銅箔
JP2007314855A (ja) * 2006-05-29 2007-12-06 Furukawa Circuit Foil Kk キャリア付き極薄銅箔、銅張積層板及びプリント配線基板
JP4157898B2 (ja) * 2006-10-02 2008-10-01 株式会社神戸製鋼所 プレス打ち抜き性に優れた電気電子部品用銅合金板
CN101636527B (zh) * 2007-03-15 2011-11-09 日矿金属株式会社 铜电解液和使用该铜电解液得到的两层挠性基板
JP5129642B2 (ja) * 2007-04-19 2013-01-30 三井金属鉱業株式会社 表面処理銅箔及びその表面処理銅箔を用いて得られる銅張積層板並びにその銅張積層板を用いて得られるプリント配線板
WO2009057823A1 (ja) * 2007-10-31 2009-05-07 Jfe Steel Corporation 表面処理鋼板及びその製造方法、並びに樹脂被覆鋼板
KR101351928B1 (ko) * 2007-12-28 2014-01-21 일진머티리얼즈 주식회사 캐리어박 부착 극박 동박, 그 제조 방법 및 이를 채용한프린트 배선 기판
TWI499690B (zh) * 2009-03-13 2015-09-11 Ajinomoto Kk Paste metal laminates
JP2010236072A (ja) * 2009-03-31 2010-10-21 Nippon Mining & Metals Co Ltd 積層銅箔及びその製造方法
JP5282675B2 (ja) * 2009-06-23 2013-09-04 日立電線株式会社 プリント配線板用銅箔およびその製造方法
JP5356968B2 (ja) * 2009-09-30 2013-12-04 Jx日鉱日石金属株式会社 Snめっき被膜、及びそれを有する複合材料
JP2011116074A (ja) * 2009-12-07 2011-06-16 Jx Nippon Mining & Metals Corp 電気抵抗膜を備えた金属箔及び同金属箔を用いたプリント回路用基板
JP6219034B2 (ja) * 2010-10-06 2017-10-25 古河電気工業株式会社 銅箔及びその製造方法、キャリア付き銅箔及びその製造方法、プリント配線板、多層プリント配線板
CN102452197B (zh) * 2010-10-21 2014-08-20 财团法人工业技术研究院 附载箔铜箔及其制造方法
JP5929220B2 (ja) * 2011-01-26 2016-06-01 住友ベークライト株式会社 プリント配線板およびプリント配線板の製造方法
JP2012167297A (ja) * 2011-02-09 2012-09-06 Jfe Steel Corp 電気亜鉛めっき鋼板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02111097A (ja) * 1988-10-20 1990-04-24 Hitachi Chem Co Ltd 配線板の製造法
JP4072431B2 (ja) * 2000-09-22 2008-04-09 古河サーキットフォイル株式会社 高密度超微細配線板用銅箔
WO2004005588A1 (ja) 2002-07-04 2004-01-15 Mitsui Mining & Smelting Co.,Ltd. キャリア箔付電解銅箔
JP2007007937A (ja) 2005-06-29 2007-01-18 Furukawa Circuit Foil Kk キャリア付き極薄銅箔、ポリイミド系フレキシブル銅張積層板、及びポリイミド系フレキシブルプリント配線板
JP2010006071A (ja) 2009-08-21 2010-01-14 Furukawa Electric Co Ltd:The 表面処理銅箔、キャリア付き極薄銅箔、フレキシブル銅張積層板及びポリイミド系フレキシブルプリント配線板

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200005168A (ko) * 2018-07-06 2020-01-15 주식회사 포스코 내식성, 도장성이 우수한 표면처리된 Zn-Ni 합금 전기도금강판의 제조방법
US11396712B2 (en) 2018-07-06 2022-07-26 Posco Manufacturing method of surface-treated zinc-nickel alloy electroplated steel sheet having excellent corrosion resistivity and paintability
KR20210024179A (ko) * 2019-02-01 2021-03-04 장 춘 페트로케미컬 컴퍼니 리미티드 전착 동박, 이를 포함하는 집전체, 전극, 및 리튬 이온 이차 전지
US11145867B2 (en) 2019-02-01 2021-10-12 Chang Chun Petrochemical Co., Ltd. Surface treated copper foil
US11283080B2 (en) 2019-02-01 2022-03-22 Chang Chun Petrochemical Co., Ltd. Electrodeposited copper foil, current collector, electrode, and lithium ion secondary battery comprising the same
US11362337B2 (en) 2019-02-01 2022-06-14 Chang Chun Petrochemical Co., Ltd. Electrodeposited copper foil and electrode, and lithium-ion secondary battery comprising the same

Also Published As

Publication number Publication date
JP5481577B1 (ja) 2014-04-23
MY167704A (en) 2018-09-21
KR101766554B1 (ko) 2017-08-08
CN104619889B (zh) 2018-10-09
TW201533280A (zh) 2015-09-01
CN108588766B (zh) 2020-02-18
TWI504788B (zh) 2015-10-21
KR102050646B1 (ko) 2019-11-29
TW201428144A (zh) 2014-07-16
CN107641820A (zh) 2018-01-30
PH12015500529B1 (en) 2015-04-27
TWI575120B (zh) 2017-03-21
KR20150052315A (ko) 2015-05-13
MY188679A (en) 2021-12-22
CN109379858A (zh) 2019-02-22
CN104619889A (zh) 2015-05-13
WO2014042201A1 (ja) 2014-03-20
PH12015500529A1 (en) 2015-04-27
JP2014139336A (ja) 2014-07-31
CN108588766A (zh) 2018-09-28

Similar Documents

Publication Publication Date Title
KR101766554B1 (ko) 캐리어 부착 동박
KR101954051B1 (ko) 캐리어 부착 동박
KR101780130B1 (ko) 캐리어 부착 동박
JP6379038B2 (ja) キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板、プリント回路板、銅張積層板、及び、プリント配線板の製造方法
JP5870148B2 (ja) キャリア付銅箔、プリント回路板の製造方法、銅張積層板、銅張積層板の製造方法、及び、プリント配線板の製造方法
KR101797333B1 (ko) 캐리어 부착 동박
KR101793799B1 (ko) 캐리어 부착 동박
JP6415033B2 (ja) キャリア付銅箔、銅張積層板の製造方法、及び、プリント配線板の製造方法
JP6377329B2 (ja) キャリア付銅箔、銅張積層板の製造方法、及び、プリント配線板の製造方法
JP6396967B2 (ja) キャリア付銅箔及びキャリア付き銅箔を用いた銅張積層板
JP2015205481A (ja) キャリア付銅箔、銅張積層板、プリント配線板、電子機器及びプリント配線板の製造方法
JP2015078421A (ja) キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板、プリント回路板、銅張積層板、及び、プリント配線板の製造方法
JP2015163740A (ja) キャリア付銅箔、プリント配線板、プリント回路板、銅張積層板、及び、プリント配線板の製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant