KR101793799B1 - 캐리어 부착 동박 - Google Patents

캐리어 부착 동박 Download PDF

Info

Publication number
KR101793799B1
KR101793799B1 KR1020157017543A KR20157017543A KR101793799B1 KR 101793799 B1 KR101793799 B1 KR 101793799B1 KR 1020157017543 A KR1020157017543 A KR 1020157017543A KR 20157017543 A KR20157017543 A KR 20157017543A KR 101793799 B1 KR101793799 B1 KR 101793799B1
Authority
KR
South Korea
Prior art keywords
layer
carrier
copper foil
resin
copper
Prior art date
Application number
KR1020157017543A
Other languages
English (en)
Other versions
KR20150090239A (ko
Inventor
도모타 나가우라
가즈히코 사카구치
Original Assignee
제이엑스금속주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이엑스금속주식회사 filed Critical 제이엑스금속주식회사
Publication of KR20150090239A publication Critical patent/KR20150090239A/ko
Application granted granted Critical
Publication of KR101793799B1 publication Critical patent/KR101793799B1/ko

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/01Layered products comprising a layer of metal all layers being exclusively metallic
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/06Wires; Strips; Foils
    • C25D7/0614Strips or foils
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00Electroforming
    • C25D1/04Wires; Strips; Foils
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10Electroplating with more than one layer of the same or of different metals
    • C25D5/12Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • C25D5/14Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium two or more layers being of nickel or chromium, e.g. duplex or triplex layers
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/627Electroplating characterised by the visual appearance of the layers, e.g. colour, brightness or mat appearance
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/06Wires; Strips; Foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601Process or apparatus
    • C23C18/1633Process of electroless plating
    • C23C18/1646Characteristics of the product obtained
    • C23C18/165Multilayered product
    • C23C18/1653Two or more layers with at least one layer obtained by electroless plating and one layer obtained by electroplating
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/38Chromatising
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/12Electroplating: Baths therefor from solutions of nickel or cobalt
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/56Electroplating: Baths therefor from solutions of alloys
    • C25D3/562Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of iron or nickel or cobalt
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02Electroplating of selected surface areas
    • C25D5/022Electroplating of selected surface areas using masking means
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48After-treatment of electroplated surfaces
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D9/00Electrolytic coating other than with metals
    • C25D9/04Electrolytic coating other than with metals with inorganic materials
    • C25D9/08Electrolytic coating other than with metals with inorganic materials by cathodic processes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0367Metallic bump or raised conductor not used as solder bump

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Laminated Bodies (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

절연 기판에 대한 적층 공정 전에는 캐리어로부터 극박 구리층이 박리되지 않는 한편으로, 절연 기판에 대한 적층 공정 후에는 박리 가능한 캐리어 부착 동박을 제공한다. 동박 캐리어, 중간층, 극박 구리층을 이 순서로 갖는 캐리어 부착 동박으로서, 중간층은 동박 캐리어측으로부터 순서대로 Ni 층, Cr 층을 갖고, 중간층에 있어서의 Ni 의 부착량은 100 ㎍/d㎡ 이상 1000 ㎍/d㎡ 미만이고, 중간층에 있어서의 Cr 의 부착량은 5 ∼ 100 ㎍/d㎡ 인 캐리어 부착 동박.

Description

캐리어 부착 동박{CARRIER-SUPPORTED COPPER FOIL}
본 발명은, 캐리어 부착 동박에 관한 것이다. 보다 상세하게는, 본 발명은 프린트 배선판의 재료로서 사용되는 캐리어 부착 동박에 관한 것이다.
프린트 배선판은 동박에 절연 기판을 접착시켜 구리 피복 적층판으로 한 후에, 에칭에 의해 동박면에 도체 패턴을 형성한다는 공정을 거쳐 제조되는 것이 일반적이다. 최근의 전자 기기의 소형화, 고성능화 요구의 증대에 수반하여 탑재 부품의 고밀도 실장화나 신호의 고주파화가 진전되어, 프린트 배선판에 대해 도체 패턴의 미세화 (파인 피치화) 나 고주파 대응 등이 요구되고 있다.
파인 피치화에 대응하여, 최근에는 두께 9 ㎛ 이하, 나아가서는 두께 5 ㎛ 이하의 동박이 요구되고 있지만, 이와 같은 극박의 동박은 기계적 강도가 낮아 프린트 배선판의 제조시에 깨지거나 주름이 발생하거나 하기 쉽기 때문에, 두께가 있는 금속박을 캐리어로서 이용하고, 이것에 박리층을 개재하여 극박 구리층을 전착시킨 캐리어 부착 동박이 등장하고 있다. 극박 구리층의 표면을 절연 기판에 첩합 (貼合) 하여 열 압착 후에, 캐리어를 박리층을 개재하여 박리한다는 것이 캐리어 부착 동박의 일반적인 사용 방법이다.
종래, 박리층으로서 Cr, Ni, Co, Fe, Mo, Ti, W, P 또는 이들의 합금 또는 이들의 수화물로 형성하는 것이 알려져 있다. 또한, 가열 프레스 등 고온 사용 환경에 있어서의 박리성의 안정화를 도모하기 위해서, 박리층의 하지에 Ni, Fe 또는 이들의 합금층을 형성하면 효과적인 것도 기재되어 있다. (일본 공개특허공보 2010-006071호, 일본 공개특허공보 2007-007937호)
이들 문헌에는, 박리층 상에 대한 도금은, 그 박리성 때문에 균일한 도금을 실시하는 것이 매우 어려운 점에서, 도금 조건에 따라서는 형성되는 극박 동박에 핀홀의 수가 많아지는 경우가 있다. 그 때문에, 먼저 박리층 상에 스트라이크 구리 도금을 실시하고, 스트라이크 도금층 상에 추가로 구리를 도금함으로써 박리층 상에 균일한 도금을 실시할 수 있어, 극박 동박의 핀홀의 수를 현저하게 감소시킬 수 있는 것도 기재되어 있다.
일본 공개특허공보 2010-006071호 일본 공개특허공보 2007-007937호
캐리어 부착 동박에 있어서는, 절연 기판에 대한 적층 공정 전에는 캐리어로부터 극박 구리층이 박리되는 것은 피해야 하고, 한편, 절연 기판에 대한 적층 공정 후에는 캐리어로부터 극박 구리층을 박리할 수 있을 필요가 있다. 또, 캐리어 부착 동박에 있어서는, 극박 구리층측의 표면에 핀홀이 존재하는 것은 프린트 배선판의 성능 불량으로 연결되어 바람직하지 않다.
이러한 점에 관해 종래 기술에서는 충분한 검토가 이루어지지 않고, 여전히 개선의 여지가 남아 있다. 그래서, 본 발명은, 절연 기판에 대한 적층 공정 전에는 캐리어로부터 극박 구리층이 박리되지 않는 한편으로, 절연 기판에 대한 적층 공정 후에는 박리 가능한 캐리어 부착 동박을 제공하는 것을 과제로 한다. 본 발명은 또한, 극박 구리층측 표면에 대한 핀홀의 발생이 억제된 캐리어 부착 동박을 제공하는 것도 과제로 한다.
상기 목적을 달성하기 위해서 본 발명자들은 예의 연구를 거듭한 결과, 캐리어로서 동박을 사용하고, Ni 층 및 극박의 Cr 층의 2 층으로 구성된 중간층을 극박 구리층과 캐리어의 사이에 형성하는 것이 효과적인 것을 알아내었다. 그리고, 중간층에 Zn 을 미량 첨가함으로써 더욱 특성이 향상되는 것을 알아내었다.
본 발명은 상기 지견을 기초로 하여 완성한 것으로, 일측면에 있어서, 동박 캐리어, 중간층, 극박 구리층을 이 순서로 갖는 캐리어 부착 동박으로서, 중간층은 동박 캐리어측으로부터 순서대로 Ni 층, Cr 층을 갖고, 중간층에 있어서의 Ni 의 부착량은 100 ㎍/d㎡ 이상 1000 ㎍/d㎡ 미만이고, 중간층에 있어서의 Cr 의 부착량은 5 ∼ 100 ㎍/d㎡ 인 캐리어 부착 동박이다.
본 발명은 다른 일측면에 있어서, 동박 캐리어와, 동박 캐리어 상에 적층된 중간층과, 중간층 상에 적층된 극박 구리층을 구비한 캐리어 부착 동박으로서, 중간층은 동박 캐리어와의 계면에 접하고 있는 Ni 층과 극박 구리층과의 계면에 접하고 있는 Cr 층으로 구성되고, 중간층에 있어서의 Ni 의 부착량은 100 ㎍/d㎡ 이상 1000 ㎍/d㎡ 미만이고, 중간층에 있어서의 Cr 의 부착량은 5 ∼ 100 ㎍/d㎡ 인 캐리어 부착 동박이다.
본 발명은 또 다른 일측면에 있어서, 동박 캐리어, 중간층, 극박 구리층을 이 순서로 갖는 캐리어 부착 동박으로서, 중간층은 동박 캐리어측으로부터 순서대로 Ni 층, Cr 층을 갖고, 중간층에 있어서의 Ni 의 부착량은 100 ㎍/d㎡ 이상 1000 ㎍/d㎡ 미만이고, 중간층에 있어서의 Cr 의 부착량은 5 ∼ 100 ㎍/d㎡ 이고, 중간층에는 또한 1 ∼ 70 ㎍/d㎡ 의 부착량으로 Zn 이 존재하는 캐리어 부착 동박이다.
본 발명은 또 다른 일측면에 있어서, 동박 캐리어와, 동박 캐리어 상에 적층된 중간층과, 중간층 상에 적층된 극박 구리층을 구비한 캐리어 부착 동박으로서, 중간층은 동박 캐리어와의 계면에 접하고 있는 Ni 층과 극박 구리층과의 계면에 접하고 있는 Cr 층으로 구성되고, 중간층에 있어서의 Ni 의 부착량은 100 ㎍/d㎡ 이상 1000 ㎍/d㎡ 미만이고, 중간층에 있어서의 Cr 의 부착량은 5 ∼ 100 ㎍/d㎡ 이고, 중간층에는 또한 1 ∼ 70 ㎍/d㎡ 의 부착량으로 Zn 이 존재하는 캐리어 부착 동박이다.
본 발명에 관련된 캐리어 부착 동박의 일 실시형태에 있어서는, Ni 의 부착량이 200 ㎍/d㎡ 이상 1000 ㎍/d㎡ 미만이고, Cr 의 부착량이 20 ∼ 40 ㎍/d㎡ 이다.
본 발명에 관련된 캐리어 부착 동박의 다른 일 실시형태에 있어서는, 중간층에 존재하는 Cr 에 대한 Zn 의 질량비의 값이 0.01 ∼ 5 의 범위이다.
본 발명에 관련된 캐리어 부착 동박의 또 다른 일 실시형태에 있어서는, Cr 은 전해 크로메이트에 의해 부착되어 있다.
본 발명에 관련된 캐리어 부착 동박의 또 다른 일 실시형태에 있어서는, 상기 극박 구리층 표면에 조화 처리층을 갖는다.
본 발명에 관련된 캐리어 부착 동박의 또 다른 일 실시형태에 있어서는, 상기 조화 처리층이, 구리, 니켈, 코발트, 인, 텅스텐, 비소, 몰리브덴, 크롬 및 아연으로 이루어지는 군에서 선택된 어느 단체 (單體) 또는 어느 1 종 이상을 함유하는 합금으로 이루어지는 층이다.
본 발명에 관련된 캐리어 부착 동박의 또 다른 일 실시형태에 있어서는, 상기 조화 처리층의 표면에, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1 종 이상의 층을 갖는다.
본 발명에 관련된 캐리어 부착 동박의 또 다른 일 실시형태에 있어서는, 상기 극박 구리층의 표면에, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1 종 이상의 층을 갖는다.
본 발명에 관련된 캐리어 부착 동박의 또 다른 일 실시형태에 있어서는, 상기 극박 구리층 상에 수지층을 구비한다.
본 발명에 관련된 캐리어 부착 동박의 또 다른 일 실시형태에 있어서는, 상기 조화 처리층 상에 수지층을 구비한다.
본 발명에 관련된 캐리어 부착 동박의 또 다른 일 실시형태에 있어서는, 상기 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1 종 이상의 층 상에 수지층을 구비한다.
본 발명에 관련된 캐리어 부착 동박의 또 다른 일 실시형태에 있어서는, 상기 수지층이 유전체를 포함한다.
본 발명은 또 다른 일측면에 있어서, 본 발명에 관련된 캐리어 부착 동박을 사용하여 제조한 프린트 배선판이다.
본 발명은 또 다른 일측면에 있어서, 본 발명에 관련된 캐리어 부착 동박을 사용하여 제조한 프린트 회로판이다.
본 발명은 또 다른 일측면에 있어서, 본 발명에 관련된 캐리어 부착 동박을 사용하여 제조한 구리 피복 적층판이다.
본 발명은 또 다른 일측면에 있어서,
본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정을 거쳐 구리 피복 적층판을 형성하고,
그 후, 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법 중 어느 방법에 의해, 회로를 형성하는 공정을 포함하는 프린트 배선판의 제조 방법이다.
본 발명은 또 다른 일측면에 있어서,
본 발명에 관련된 캐리어 부착 동박의 상기 극박 구리층측 표면에 회로를 형성하는 공정,
상기 회로가 매몰되도록 상기 캐리어 부착 동박의 상기 극박 구리층측 표면에 수지층을 형성하는 공정,
상기 수지층 상에 회로를 형성하는 공정,
상기 수지층 상에 회로를 형성한 후에, 상기 캐리어를 박리시키는 공정, 및
상기 캐리어를 박리시킨 후에, 상기 극박 구리층을 제거함으로써, 상기 극박 구리층측 표면에 형성한 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정을 포함하는 프린트 배선판의 제조 방법이다.
본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 상기 수지층 상에 회로를 형성하는 공정이, 상기 수지층 상에 다른 캐리어 부착 동박을 극박 구리층측으로부터 첩합하고, 상기 수지층에 첩합한 캐리어 부착 동박을 사용하여 상기 회로를 형성하는 공정이다.
본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 상기 수지층 상에 첩합하는 다른 캐리어 부착 동박이 본 발명에 관련된 캐리어 부착 동박이다.
본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 상기 수지층 상에 회로를 형성하는 공정이, 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법 중 어느 방법에 의해 실시된다.
본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 상기 표면에 회로를 형성하는 캐리어 부착 동박이, 당해 캐리어 부착 동박의 캐리어의 표면에 기판 또는 수지층을 갖는다.
본 발명에 관련된 캐리어 부착 동박은, 절연 기판에 대한 적층 공정 전에는 캐리어와 극박 구리층의 사이에 필요한 밀착성이 얻어지는 한편으로, 절연 기판에 대한 적층 공정 후에는 캐리어로부터 극박 구리층이 용이하게 박리 가능하다. 또, 본 발명에 관련된 캐리어 부착 동박은 핀홀의 발생이 억제되어 있기 때문에, 고품질인 극박 구리층을 안정적으로 공급할 수 있게 된다.
도 1 의 A ∼ C 는, 본 발명의 캐리어 부착 동박을 사용한 프린트 배선판의 제조 방법의 구체예에 관련된 회로 도금·레지스트 제거까지의 공정에 있어서의 배선판 단면의 모식도이다.
도 2 의 D ∼ F 는, 본 발명의 캐리어 부착 동박을 사용한 프린트 배선판의 제조 방법의 구체예에 관련된 수지 및 2 층째 캐리어 부착 동박 적층으로부터 레이저 구멍 형성까지의 공정에 있어서의 배선판 단면의 모식도이다.
도 3 의 G ∼ I 는, 본 발명의 캐리어 부착 동박을 사용한 프린트 배선판의 제조 방법의 구체예에 관련된 비아 필 형성으로부터 1 층째의 캐리어 박리까지의 공정에 있어서의 배선판 단면의 모식도이다.
도 4 의 J ∼ K 는, 본 발명의 캐리어 부착 동박을 사용한 프린트 배선판의 제조 방법의 구체예에 관련된 플래시 에칭으로부터 범프·구리 필러 형성까지의 공정에 있어서의 배선판 단면의 모식도이다.
<1. 캐리어>
본 발명에 사용할 수 있는 캐리어로는 동박을 사용한다. 캐리어는 전형적으로는 압연 동박이나 전해 동박의 형태로 제공된다. 일반적으로는, 전해 동박은 황산구리 도금욕으로부터 티탄이나 스테인리스의 드럼 상에 구리를 전해 석출하여 제조되고, 압연 동박은 압연 롤에 의한 소성 가공과 열처리를 반복하여 제조된다. 동박의 재료로는 터프 피치 구리나 무산소 구리와 같은 고순도의 구리 외에, 예를 들어 Sn 함유 구리, Ag 함유 구리, Cr, Zr 또는 Mg 등을 첨가한 구리 합금, Ni 및 Si 등을 첨가한 콜슨계 구리 합금과 같은 구리 합금도 사용 가능하다. 또한, 본 명세서에 있어서 용어 「동박」 을 단독으로 사용했을 때에는 구리 합금박도 포함하는 것으로 한다.
본 발명에 사용할 수 있는 캐리어의 두께에 대해서도 특별히 제한은 없지만, 캐리어로서의 책임을 다하는 데에 있어서 적합한 두께로 적절히 조절하면 되고, 예를 들어 12 ㎛ 이상으로 할 수 있다. 단, 지나치게 두꺼우면 생산 코스트가 높아지므로 일반적으로는 300 ㎛ 이하로 하는 것이 바람직하다. 따라서, 캐리어의 두께는 전형적으로는 12 ∼ 300 ㎛ 이고, 보다 전형적으로는 12 ∼ 150 ㎛ 이고, 보다 전형적으로는 12 ∼ 100 ㎛ 이고, 보다 전형적으로는 12 ∼ 70 ㎛ 이고, 보다 전형적으로는 18 ∼ 35 ㎛ 이다.
<2. 중간층>
동박 캐리어의 편면 또는 양면 상에는 Ni 층 및 Cr 층의 2 층으로 구성되는 중간층을 형성한다. Ni 층은 Ni 를 함유하는 층을 의미하고, Ni 를 주성분으로 하는 도금층 (예를 들어 Ni 농도가 50 mass% 이상, 보다 바람직하게는 60 mass% 이상, 보다 바람직하게는 70 mass% 이상, 보다 바람직하게는 80 mass% 이상, 보다 바람직하게는 90 mass% 이상이다. 당해 Ni 농도는 STEM 에 의한 중간층 단면의 성분 측정이나 XPS 에 의한 중간층의 깊이 방향의 성분 측정으로 측정 가능하다.) 으로 하는 것이 바람직하다. 전형적으로는 Ni 층은 Ni 의 단일 금속 도금층 또는 Ni 합금 도금층의 형태로 할 수 있다. Ni 합금 도금층으로는, Ni 와, Co, Fe, Cr, Mo, Zn, Ta, Cu, Al, P, W, Sn, As 및 Ti 로 이루어지는 군에서 선택된 1 종 이상의 원소로 이루어지는 합금 도금층이 예시된다. 또 Ni 층은 Ni-Zn 합금층 또는 Ni-Co 합금층 또는 Ni-Cu 합금층 또는 Ni-W 합금층 또는 Ni-Mo 합금층 또는 Ni-Sn 합금층 또는 Ni-V 합금층, Ni-P 합금층이어도 된다. Cr 층은 Cr 을 함유하는 층을 의미하고, Cr 을 주성분으로 하는 도금층 (예를 들어 Cr 농도가 50 mass% 이상, 보다 바람직하게는 60 mass% 이상, 보다 바람직하게는 70 mass% 이상, 보다 바람직하게는 80 mass% 이상, 보다 바람직하게는 90 mass% 이상이다. 당해 Cr 농도는 STEM 에 의한 중간층 단면의 성분 측정이나 XPS 에 의한 중간층의 깊이 방향의 성분 측정으로 측정 가능하다.) 으로 하는 것이 바람직하고, 전형적으로는 Cr 의 단일 금속 도금층, 크로메이트 처리층, Cr 합금 도금층, 또는 크로메이트 처리층의 형태로 할 수 있다. Cr 합금 도금층으로는, Cr 과, Ni, Fe, Mo, Zn 및 W 로 이루어지는 군에서 선택된 1 종 이상의 원소로 이루어지는 합금 도금층이 예시된다. 또, 크로메이트 처리층이란 무수 크롬산, 크롬산, 2 크롬산, 크롬산염 또는 2 크롬산염을 함유하는 액으로 처리된 층을 말한다. 크로메이트 처리층은 Co, Fe, Ni, Mo, Zn, Ta, Cu, Al, P, W, Sn, As 및 Ti 등의 다른 원소 (금속, 합금, 산화물, 질화물, 황화물 등 어떠한 형태여도 된다) 를 포함해도 된다. 크로메이트 처리층의 구체예로는, 무수 크롬산 또는 2 크롬산칼륨 수용액으로 처리한 크로메이트 처리층이나, 무수 크롬산 또는 2 크롬산칼륨 및 아연을 함유하는 처리액으로 처리한 크로메이트 처리층 등을 들 수 있다. Ni 층은 동박 캐리어와의 계면에, Cr 층은 극박 구리층과의 계면에 각각 접하도록 하여 적층하는 것이 바람직하다. 후술하는 바와 같이 Ni 와 Cu 의 접착력은 Cr 과 Cu 의 접착력보다 높기 때문에, 극박 구리층을 박리할 때에는, 극박 구리층과 Cr 층의 계면에서 박리하게 된다. 또한, 동박 캐리어와 중간층의 접착력과, 중간층과 극박 구리층의 접착력의 대소 관계에 큰 영향을 미치지 않는 범위에서, 동박 캐리어와 중간층의 사이에 다른 층을 형성해도 되고, 중간층과 극박 구리층의 사이에 다른 층을 형성해도 된다. 중간층 중 Ni 층은 캐리어로부터 Cu 성분이 극박 동박으로 확산되어 가는 것을 방지하는 배리어 효과가 기대된다. 중간층을 편면에만 형성하는 경우, 동박 캐리어의 반대면에는 Ni 도금층 등의 방청층을 형성하는 것이 바람직하다. 또, 캐리어로서 전해 동박을 사용하는 경우에는, 핀홀을 감소시키는 관점에서 샤이니면에 중간층을 형성하는 것이 바람직하다.
중간층을 구성하는 Ni 층은, 예를 들어 전기 도금, 무전해 도금 및 침지 도금과 같은 습식 도금, 혹은 스퍼터링, CVD 및 PVD 와 같은 건식 도금에 의해 얻을 수 있다. 코스트의 관점에서 전기 도금이 바람직하다.
중간층 중 Cr 층은 극박 구리층의 계면에 얇게 존재하는 것이, 절연 기판에 대한 적층 공정 전에는 캐리어로부터 극박 구리층이 박리되지 않는 한편으로, 절연 기판에 대한 적층 공정 후에는 캐리어로부터 극박 구리층이 박리 가능하다는 특성을 얻는 데에 있어서는 매우 중요하다. Ni 층을 형성하지 않고 Cr 층을 캐리어와 극박 구리층의 경계에 존재시킨 경우에는, 박리성은 거의 향상되지 않고, Cr 층이 없고 Ni 층과 극박 구리층을 직접 적층한 경우에는 Ni 층에 있어서의 Ni 량에 따라 박리 강도가 지나치게 강하거나 지나치게 약하거나 하여 적절한 박리 강도는 얻을 수 없다.
또, Cr 층이 캐리어와 Ni 층의 경계에 존재하면, 극박 구리층의 박리시에 중간층도 부수하여 박리되어 버리는, 즉 캐리어와 중간층의 사이에서 박리가 생겨 버리므로 바람직하지 않다. 이와 같은 상황은, 캐리어와의 계면에 Cr 층을 형성한 경우뿐만 아니라, 극박 구리층과의 계면에 Cr 층을 형성했다고 하더라도 Cr 량이 지나치게 많으면 생길 수 있다. 이것은, Cu 와 Ni 는 고용되기 쉽기 때문에, 이들이 접촉하고 있으면 상호 확산에 의해 접착력이 높아져 잘 박리되지 않는 한편으로, Cr 과 Cu 는 잘 고용되지 않고, 상호 확산이 잘 생지기 않기 때문에, Cr 과 Cu 의 계면에서는 접착력이 약하여 박리되기 쉬운 것이 원인이라고 생각된다. 또, 중간층의 Ni 량이 부족한 경우, 캐리어와 극박 구리층의 사이에는 미량의 Cr 밖에 존재하지 않기 때문에 양자가 밀착하여 잘 박리되지 않게 된다.
Cr 층을 극박 구리층의 계면에 존재시키기 위해서는, Ni 층을 형성한 후에, 예를 들어 전해 크로메이트, 전기 도금, 무전해 도금 및 침지 도금과 같은 습식 도금, 혹은 스퍼터링, CVD 및 PVD 와 같은 건식 도금에 의해 미량의 Cr 을 부착시키고, 그 위에 극박 구리층을 형성함으로써 가능하다. 미량의 Cr 을 저코스트로 부착시키는 관점에서는, 전해 크로메이트가 바람직하다.
본 발명에 있어서는, 중간층에 함유되는 Ni 부착량은 샘플을 농도 20 질량% 의 질산으로 용해시켜 ICP 발광 분석에 의해 측정하고, 중간층에 함유되는 Cr 부착량 및 Zn 부착량은 샘플을 농도 7 질량% 의 염산에서 용해시키고, 원자 흡광법에 의해 정량 분석을 실시함으로써 측정한다. 샘플이 잘 용해되지 않는 경우에는 다른 용제 (예 : 질산과 염산의 혼합액 (질산 농도 : 20 질량%, 염산 농도 : 12 질량%)) 를 사용해도 된다. 또한, 극박 구리층의 표면에 Ni, Cr, Zn 을 함유하는 도금층 등을 형성한 경우에는, 극박 구리층을 박리한 후, 캐리어 샘플에 대해 전술한 측정을 실시함으로써, 중간층에 함유되는 Ni 부착량, Cr 부착량, 및 Zn 부착량을 측정할 수 있다.
상기의 관점에서 본 발명에 있어서는, 중간층의 Cr 의 부착량을 5 ∼ 100 ㎍/d㎡ 로 설정하였다. 또, Cr 부착량 또는 Ni 부착량이 증가함에 따라 핀홀의 양이 많아지는 경향이 있지만, 이 범위이면 핀홀의 수도 억제된다. 극박 구리층을 고르게 균일하게 박리하는 관점, 및 핀홀을 억제하는 관점에서는, Cr 부착량은 5 ∼ 40 ㎍/d㎡ 로 하는 것이 바람직하고, 15 ∼ 40 ㎍/d㎡ 로 하는 것이 보다 바람직하고, 8 ∼ 35 ㎍/d㎡ 로 하는 것이 더욱 바람직하다.
Ni 의 부착량은, 지나치게 적으면 박리 강도가 커지는 경향이 있으므로 박리성을 높이는 관점에서는, 100 ㎍/d㎡ 이상으로 하는 것이 바람직하고, 200 ㎍/d㎡ 이상으로 하는 것이 보다 바람직하고, 400 ㎍/d㎡ 이상으로 하는 것이 더욱 보다 바람직하다. 한편, Ni 의 부착량은, 많아짐에 따라 박리 강도가 저하되는 경향이 있고, 또, 박리 강도가 동일한 정도이면 부착량이 적은 쪽이 코스트적으로 유리해지므로, 제조 라인 중에서의 박리를 방지한다는 관점 및 경제성의 관점에서는, Ni 부착량은 1000 ㎍/d㎡ 미만으로 하는 것이 바람직하고, 995 ㎍/d㎡ 이하로 하는 것이 보다 바람직하고, 950 ㎍/d㎡ 이하로 하는 것이 더욱 바람직하고, 900 ㎍/d㎡ 이하로 하는 것이 더욱 바람직하고, 880 ㎍/d㎡ 이하로 하는 것이 더욱 바람직하고, 850 ㎍/d㎡ 이하로 하는 것이 더욱 바람직하고, 800 ㎍/d㎡ 이하로 하는 것이 더욱 바람직하다.
또한, 본 발명의 바람직한 실시형태에 있어서는, 중간층에 미량의 Zn 을 함유함으로써 추가적인 특성 향상을 도모할 수 있다. 이로써, 핀홀의 발생을 유의하게 저감시킬 수 있고, 나아가서는 적절한 박리 강도를 얻는 것이 용이해지므로, 품질 안정성에 크게 기여한다. 이론에 의해 본 발명이 한정되는 것을 의도하는 것은 아니지만, 이것은 중간층에 Zn 이 미량 존재함으로써, Cr 과 Zn 으로 이루어지는 산화막이 형성되고, 중간층의 전기 전도도가 보다 균일해져, 전기 전도도가 극단적으로 높은 지점이나, 전기 전도도가 극단적으로 낮은 지점이 없어진다. 그에 따라, 극박 구리층을 형성할 때의 구리의 전착립이 Cr 과 Zn 으로 이루어지는 산화막에 대해 균일하게 부착되어, 박리 강도가 적절한 값이 되는 (극단적으로 박리 강도가 높거나, 극단적으로 박리 강도가 낮거나 하는 것이 없어지는) 것에 의한다고 생각된다.
Zn 은 중간층 중 Ni 층 및 Cr 층 중 어느 일방의 층 또는 양방의 층에 존재할 수 있다. 예를 들어, Ni 층의 형성시에 도금액 중에 아연 성분을 첨가하여 니켈아연 합금 도금함으로써, 아연을 함유하는 Ni 층이 얻어진다. 또, 크로메이트 처리액 중에 아연 성분을 첨가함으로써, 아연을 함유하는 Cr 층이 얻어진다. 단, 어느 경우에도, Zn 은 중간층 중에서 확산되기 때문에, Ni 층 및 Cr 층의 양자에 있어서 검출되는 것이 일반적이다. 또한, Cr 과 Zn 으로 이루어지는 산화막이 형성되기 쉬운 점에서 Zn 은 Cr 층에 존재하는 것이 바람직하다.
단, 중간층에 있어서의 Zn 의 부착량은, 지나치게 적으면 그 효과가 한정적인 점에서, 1 ㎍/d㎡ 이상으로 해야 하고, 5 ㎍/d㎡ 이상으로 하는 것이 바람직하고, 10 ㎍/d㎡ 이상으로 하는 것이 바람직하다. 한편, 중간층에 있어서의 Zn 의 부착량은, 지나치게 많으면 박리 강도가 과대가 되므로, 70 ㎍/d㎡ 이하로 해야 하고, 50 ㎍/d㎡ 이하로 하는 것이 바람직하고, 40 ㎍/d㎡ 이하로 하는 것이 보다 바람직하고, 30 ㎍/d㎡ 이하로 하는 것이 더욱 보다 바람직하다.
또, Cr 에 대한 Zn 의 질량비 (Zn 부착량/Cr 부착량) 의 값이 0.01 ∼ 5.00 의 범위인 것이 바람직하고, 0.1 ∼ 1.0 의 범위인 것이 보다 바람직하고, 0.2 ∼ 0.8 인 것이 바람직하다. 이것은, Cr 에 대한 Zn 의 양을 당해 범위로 함으로써 핀홀의 발생이나 극박 동박의 박리 특성이 향상된다는 이유에 의한다.
<3. 극박 구리층>
중간층 상에는 극박 구리층을 형성한다. 바람직하게는 극박 구리층은, 황산구리, 피롤린산구리, 술파민산구리, 시안화구리 등의 전해욕을 이용한 전기 도금에 의해 형성할 수 있고, 일반적인 전해 동박에서 사용되고, 고전류 밀도에서의 동박 형성이 가능한 점에서 황산구리욕이 바람직하다. 극박 구리층의 두께는 특별히 제한은 없지만, 일반적으로는 캐리어보다 얇고, 예를 들어 12 ㎛ 이하이다. 전형적으로는 0.5 ∼ 12 ㎛ 이고, 보다 전형적으로는 2 ∼ 5 ㎛ 이다. 또한, 극박 구리층은 동박 캐리어의 양면에 형성해도 된다.
<4. 조화 처리 및 그 밖의 표면 처리>
극박 구리층의 표면에는, 예를 들어 절연 기판과의 밀착성을 양호하게 하는 것 등을 위해서 조화 처리를 실시함으로써 조화 처리층을 형성해도 된다. 조화 처리는, 예를 들어, 구리 또는 구리 합금으로 조화 입자를 형성함으로써 실시할 수 있다. 조화 처리는 미세한 것이어도 된다. 조화 처리층은, 구리, 니켈, 인, 텅스텐, 비소, 몰리브덴, 크롬, 코발트 및 아연으로 이루어지는 군에서 선택된 어느 단체 또는 어느 1 종 이상을 함유하는 합금으로 이루어지는 층 등이어도 된다. 또, 구리 또는 구리 합금으로 조화 입자를 형성한 후, 추가로 니켈, 코발트, 구리, 아연의 단체 또는 합금 등으로 2 차 입자나 3 차 입자를 형성하는 조화 처리를 실시할 수도 있다. 그 후에, 니켈, 코발트, 구리, 아연의 단체 또는 합금 등으로 내열층 또는 방청층을 형성해도 되고, 추가로 그 표면에 크로메이트 처리, 실란 커플링 처리 등의 처리를 실시해도 된다. 또는 조화 처리를 실시하지 않고, 니켈, 코발트, 구리, 아연의 단체 또는 합금 등으로 내열층 또는 방청층을 형성하고, 추가로 그 표면에 크로메이트 처리, 실란 커플링 처리 등의 처리를 실시해도 된다. 즉, 조화 처리층의 표면에, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1 종 이상의 층을 형성해도 되고, 극박 구리층의 표면에, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1 종 이상의 층을 형성해도 된다. 또한, 상기 서술한 내열층, 방청층, 크로메이트 처리층, 실란 커플링 처리층은 각각 복수의 층으로 형성되어도 된다 (예를 들어 2 층 이상, 3 층 이상 등).
여기서, 크로메이트 처리층이란 무수 크롬산, 크롬산, 2 크롬산, 크롬산염 또는 2 크롬산염을 함유하는 액으로 처리된 층을 말한다. 크로메이트 처리층은 Co, Fe, Ni, Mo, Zn, Ta, Cu, Al, P, W, Sn, As 및 Ti 등의 다른 원소 (금속, 합금, 산화물, 질화물, 황화물 등 어떠한 형태여도 된다) 를 함유해도 된다. 크로메이트 처리층의 구체예로는, 무수 크롬산 또는 2 크롬산칼륨 수용액으로 처리한 크로메이트 처리층이나, 무수 크롬산 또는 2 크롬산칼륨 및 아연을 함유하는 처리액으로 처리한 크로메이트 처리층 등을 들 수 있다.
내열층, 방청층으로는 공지된 내열층, 방청층을 사용할 수 있다. 예를 들어, 내열층 및/또는 방청층은 니켈, 아연, 주석, 코발트, 몰리브덴, 구리, 텅스텐, 인, 비소, 크롬, 바나듐, 티탄, 알루미늄, 금, 은, 백금족 원소, 철, 탄탈의 군에서 선택되는 1 종 이상의 원소를 함유하는 층이어도 되고, 니켈, 아연, 주석, 코발트, 몰리브덴, 구리, 텅스텐, 인, 비소, 크롬, 바나듐, 티탄, 알루미늄, 금, 은, 백금족 원소, 철, 탄탈의 군에서 선택되는 1 종 이상의 원소로 이루어지는 금속층 또는 합금층이어도 된다. 또, 내열층 및/또는 방청층은 니켈, 아연, 주석, 코발트, 몰리브덴, 구리, 텅스텐, 인, 비소, 크롬, 바나듐, 티탄, 알루미늄, 금, 은, 백금족 원소, 철, 탄탈의 군에서 선택되는 1 종 이상의 원소를 함유하는 산화물, 질화물, 규화물을 함유해도 된다. 또, 내열층 및/또는 방청층은 니켈-아연 합금을 함유하는 층이어도 된다. 또, 내열층 및/또는 방청층은 니켈-아연 합금층이어도 된다. 상기 니켈-아연 합금층은, 불가피 불순물을 제외하고, 니켈을 50 wt% ∼ 99 wt%, 아연을 50 wt% ∼ 1 wt% 함유하는 것이어도 된다. 상기 니켈-아연 합금층의 아연 및 니켈의 합계 부착량이 5 ∼ 1000 ㎎/㎡, 바람직하게는 10 ∼ 500 ㎎/㎡, 바람직하게는 20 ∼ 100 ㎎/㎡ 여도 된다. 또, 상기 니켈-아연 합금을 함유하는 층 또는 상기 니켈-아연 합금층의 니켈의 부착량과 아연의 부착량의 비 (= 니켈의 부착량/아연의 부착량) 가 1.5 ∼ 10 인 것이 바람직하다. 또, 상기 니켈-아연 합금을 함유하는 층 또는 상기 니켈-아연 합금층의 니켈의 부착량은 0.5 ㎎/㎡ ∼ 500 ㎎/㎡ 인 것이 바람직하고, 1 ㎎/㎡ ∼ 50 ㎎/㎡ 인 것이 보다 바람직하다. 내열층 및/또는 방청층이 니켈-아연 합금을 함유하는 층인 경우, 스루홀이나 비어홀 등의 내벽부가 디스미어액과 접촉했을 때에 동박과 수지 기판의 계면이 디스미어액에 잘 침식되지 않아, 동박과 수지 기판의 밀착성이 향상된다.
예를 들어 내열층 및/또는 방청층은, 부착량이 1 ㎎/㎡ ∼ 100 ㎎/㎡, 바람직하게는 5 ㎎/㎡ ∼ 50 ㎎/㎡ 의 니켈 또는 니켈 합금층과, 부착량이 1 ㎎/㎡ ∼ 80 ㎎/㎡, 바람직하게는 5 ㎎/㎡ ∼ 40 ㎎/㎡ 의 주석층을 순차 적층한 것이어도 되고, 상기 니켈 합금층은 니켈-몰리브덴, 니켈-아연, 니켈-몰리브덴-코발트 중 어느 1 종에 의해 구성되어도 된다. 또, 내열층 및/또는 방청층은, 니켈 또는 니켈 합금과 주석의 합계 부착량이 2 ㎎/㎡ ∼ 150 ㎎/㎡ 인 것이 바람직하고, 10 ㎎/㎡ ∼ 70 ㎎/㎡ 인 것이 보다 바람직하다. 또, 내열층 및/또는 방청층은, [니켈 또는 니켈 합금 중의 니켈 부착량]/[주석 부착량] = 0.25 ∼ 10 인 것이 바람직하고, 0.33 ∼ 3 인 것이 보다 바람직하다. 당해 내열층 및/또는 방청층을 사용하면 캐리어 부착 동박을 프린트 배선판에 가공한 이후의 회로의 박리 강도, 당해 박리 강도의 내약품성 열화율 등이 양호해진다.
또한, 실란 커플링 처리에 사용되는 실란 커플링제에는 공지된 실란 커플링제를 사용해도 되고, 예를 들어 아미노계 실란 커플링제 또는 에폭시계 실란 커플링제, 메르캅토계 실란 커플링제를 사용해도 된다. 또, 실란 커플링제에는 비닐트리메톡시실란, 비닐페닐트리메톡실란, γ-메타크릴옥시프로필트리메톡시실란, γ-글리시독시프로필트리메톡시실란, 4-글리시딜부틸트리메톡시실란, γ-아미노프로필트리에톡시실란, N-β(아미노에틸)γ-아미노프로필트리메톡시실란, N-3-(4-(3-아미노프로폭시)프톡시)프로필-3-아미노프로필트리메톡시실란, 이미다졸실란, 트리아진실란, γ-메르캅토프로필트리메톡시실란 등을 사용해도 된다.
상기 실란 커플링 처리층은, 에폭시계 실란, 아미노계 실란, 메타크릴옥시계 실란, 메르캅토계 실란 등의 실란 커플링제 등을 사용하여 형성해도 된다. 또한, 이와 같은 실란 커플링제는 2 종 이상 혼합하여 사용해도 된다. 그 중에서도, 아미노계 실란 커플링제 또는 에폭시계 실란 커플링제를 사용하여 형성한 것인 것이 바람직하다.
여기서 말하는 아미노계 실란 커플링제란, N-(2-아미노에틸)-3-아미노프로필트리메톡시실란, 3-(N-스티릴메틸-2-아미노에틸아미노)프로필트리메톡시실란, 3-아미노프로필트리에톡시실란, 비스(2-하이드록시에틸)-3-아미노프로필트리에톡시실란, 아미노프로필트리메톡시실란, N-메틸아미노프로필트리메톡시실란, N-페닐아미노프로필트리메톡시실란, N-(3-아크릴옥시-2-하이드록시프로필)-3-아미노프로필트리에톡시실란, 4-아미노부틸트리에톡시실란, (아미노에틸아미노메틸)페네틸트리메톡시실란, N-(2-아미노에틸-3-아미노프로필)트리메톡시실란, N-(2-아미노에틸-3-아미노프로필)트리스(2-에틸헥속시)실란, 6-(아미노헥실아미노프로필)트리메톡시실란, 아미노페닐트리메톡시실란, 3-(1-아미노프로폭시)-3,3-디메틸-1-프로페닐트리메톡시실란, 3-아미노프로필트리스(메톡시에톡시에톡시)실란, 3-아미노프로필트리에톡시실란, 3-아미노프로필트리메톡시실란, ω-아미노운데실트리메톡시실란, 3-(2-N-벤질아미노에틸아미노프로필)트리메톡시실란, 비스(2-하이드록시에틸)-3-아미노프로필트리에톡시실란, (N,N-디에틸-3-아미노프로필)트리메톡시실란, (N,N-디메틸-3-아미노프로필)트리메톡시실란, N-메틸아미노프로필트리메톡시실란, N-페닐아미노프로필트리메톡시실란, 3-(N-스티릴메틸-2-아미노에틸아미노)프로필트리메톡시실란, γ-아미노프로필트리에톡시실란, N-β(아미노에틸)γ-아미노프로필트리메톡시실란, N-3-(4-(3-아미노프로폭시)프톡시)프로필-3-아미노프로필트리메톡시실란으로 이루어지는 군에서 선택되는 것이어도 된다.
실란 커플링 처리층은, 규소 원자 환산으로, 0.05 ㎎/㎡ ∼ 200 ㎎/㎡, 바람직하게는 0.15 ㎎/㎡ ∼ 20 ㎎/㎡, 바람직하게는 0.3 ㎎/㎡ ∼ 2.0 ㎎/㎡ 의 범위에서 형성되어 있는 것이 바람직하다. 전술한 범위의 경우, 기재 수지와 표면 처리 동박의 밀착성을 보다 향상시킬 수 있다.
또, 극박 구리층, 조화 처리층, 내열층, 방청층, 실란 커플링 처리층 또는 크로메이트 처리층의 표면에, 국제 공개번호 WO2008/053878, 일본 공개특허공보 2008-111169호, 일본 특허공보 제5024930호, 국제 공개번호 WO2006/028207, 일본 특허공보 제4828427호, 국제 공개번호 WO2006/134868, 일본 특허공보 제5046927호, 국제 공개번호 WO2007/105635, 일본 특허공보 제5180815호, 일본 공개특허공보 2013-19056호에 기재된 표면 처리를 실시할 수 있다.
<5. 수지층>
본 발명의 캐리어 부착 동박의 극박 구리층 (극박 구리층이 표면 처리되어 있는 경우에는, 당해 표면 처리에 의해 극박 구리층 상에 형성된 표면 처리층) 상에 수지층을 구비해도 된다. 상기 수지층은 절연 수지층이어도 된다.
상기 수지층은 접착용 수지, 즉 접착제여도 되고, 접착용의 반경화 상태 (B 스테이지 상태) 의 절연 수지층이어도 된다. 반경화 상태 (B 스테이지 상태)란, 그 표면에 손가락으로 접촉해도 점착감은 없고, 그 절연 수지층을 중첩하여 보관할 수 있으며, 또한 가열 처리를 받으면, 경화 반응이 일어나는 상태를 포함한다.
또 상기 수지층은 열 경화성 수지를 포함해도 되고, 열가소성 수지여도 된다. 또, 상기 수지층은 열가소성 수지를 포함해도 된다. 상기 수지층은 공지된 수지, 수지 경화제, 화합물, 경화 촉진제, 유전체, 반응 촉매, 가교제, 폴리머, 프리프레그, 골격재 등을 포함해도 된다. 또, 상기 수지층은 예를 들어 국제 공개번호 WO2008/004399호, 국제 공개번호 WO2008/053878, 국제 공개번호 WO2009/084533, 일본 공개특허공보 평11-5828호, 일본 공개특허공보 평11-140281호, 일본 특허공보 제3184485호, 국제 공개번호 WO97/02728, 일본 특허공보 제3676375호, 일본 공개특허공보 2000-43188호, 일본 특허공보 제3612594호, 일본 공개특허공보 2002-179772호, 일본 공개특허공보 2002-359444호, 일본 공개특허공보 2003-304068호, 일본 특허공보 제3992225호, 일본 공개특허공보 2003-249739호, 일본 특허공보 제4136509호, 일본 공개특허공보 2004-82687호, 일본 특허공보 제4025177호, 일본 공개특허공보 2004-349654호, 일본 특허공보 제4286060호, 일본 공개특허공보 2005-262506호, 일본 특허공보 제4570070호, 일본 공개특허공보 2005-53218호, 일본 특허공보 제3949676호, 일본 특허공보 제4178415호, 국제 공개번호 WO2004/005588, 일본 공개특허공보 2006-257153호, 일본 공개특허공보 2007-326923호, 일본 공개특허공보 2008-111169호, 일본 특허공보 제5024930호, 국제 공개번호 WO2006/028207, 일본 특허공보 제4828427호, 일본 공개특허공보 2009-67029호, 국제 공개번호 WO2006/134868, 일본 특허공보 제5046927호, 일본 공개특허공보 2009-173017호, 국제 공개번호 WO2007/105635, 일본 특허공보 제5180815호, 국제 공개번호 WO2008/114858, 국제 공개번호 WO2009/008471, 일본 공개특허공보 2011-14727호, 국제 공개번호 WO2009/001850, 국제 공개번호 WO2009/145179, 국제 공개번호 WO2011/068157, 일본 공개특허공보 2013-19056호에 기재되어 있는 물질 (수지, 수지 경화제, 화합물, 경화 촉진제, 유전체, 반응 촉매, 가교제, 폴리머, 프리프레그, 골격재 등) 및/또는 수지층의 형성 방법, 형성 장치를 이용하여 형성해도 된다.
또, 상기 수지층은, 그 종류는 각별히 한정되는 것은 아니지만, 예를 들어, 에폭시 수지, 폴리이미드 수지, 다관능성 시안산에스테르 화합물, 말레이미드 화합물, 폴리말레이미드 화합물, 말레이미드계 수지, 방향족 말레이미드 수지, 폴리비닐아세탈 수지, 우레탄 수지, 폴리에테르술폰 (폴리에테르설폰, 폴리에테르설폰이라고도 한다), 폴리에테르술폰 (폴리에테르설폰, 폴리에테르설폰이라고도 한다) 수지, 방향족 폴리아미드 수지, 방향족 폴리아미드 수지 폴리머, 고무성 수지, 폴리아민, 방향족 폴리아민, 폴리아미드이미드 수지, 고무 변성 에폭시 수지, 페녹시 수지, 카르복실기 변성 아크릴로니트릴-부타디엔 수지, 폴리페닐렌옥사이드, 비스말레이미드트리아진 수지, 열 경화성 폴리페닐렌옥사이드 수지, 시아네이트에스테르계 수지, 카르복실산의 무수물, 다가 카르복실산의 무수물, 가교 가능한 관능기를 갖는 선상 폴리머, 폴리페닐렌에테르 수지, 2,2-비스(4-시아나토페닐)프로판, 인 함유 페놀 화합물, 나프텐산망간, 2,2-비스(4-글리시딜페닐)프로판, 폴리페닐렌에테르-시아네이트계 수지, 실록산 변성 폴리아미드이미드 수지, 시아노에스테르 수지, 포스파젠계 수지, 고무 변성 폴리아미드이미드 수지, 이소프렌, 수소 첨가형 폴리부타디엔, 폴리비닐부티랄, 페녹시, 고분자 에폭시, 방향족 폴리아미드, 불소 수지, 비스페놀, 블록 공중합 폴리이미드 수지 및 시아노에스테르 수지의 군에서 선택되는 1 종 이상을 포함하는 수지를 바람직한 것으로서 들 수 있다.
또 상기 에폭시 수지는, 분자 내에 2 개 이상의 에폭시기를 갖는 것으로서, 전기·전자 재료 용도에 사용할 수 있는 것이면, 특별히 문제없이 사용할 수 있다. 또, 상기 에폭시 수지는 분자 내에 2 개 이상의 글리시딜기를 갖는 화합물을 사용하여 에폭시화한 에폭시 수지가 바람직하다. 또, 비스페놀 A 형 에폭시 수지, 비스페놀 F 형 에폭시 수지, 비스페놀 S 형 에폭시 수지, 비스페놀 AD 형 에폭시 수지, 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지, 지환식 에폭시 수지, 브롬화 (취소화) 에폭시 수지, 페놀 노볼락형 에폭시 수지, 나프탈렌형 에폭시 수지, 브롬화 비스페놀 A 형 에폭시 수지, 오르토크레졸 노볼락형 에폭시 수지, 고무 변성 비스페놀 A 형 에폭시 수지, 글리시딜아민형 에폭시 수지, 트리글리시딜이소시아누레이트, N,N-디글리시딜아닐린 등의 글리시딜아민 화합물, 테트라하이드로프탈산디글리시딜에스테르 등의 글리시딜에스테르 화합물, 인 함유 에폭시 수지, 비페닐형 에폭시 수지, 비페닐 노볼락형 에폭시 수지, 트리스하이드록시페닐메탄형 에폭시 수지, 테트라페닐에탄형 에폭시 수지의 군에서 선택되는 1 종 또는 2 종 이상을 혼합하여 사용할 수 있으며, 또는 상기 에폭시 수지의 수소 첨가체나 할로겐화체를 사용할 수 있다.
상기 인 함유 에폭시 수지로서, 공지된 인을 함유하는 에폭시 수지를 사용할 수 있다. 또, 상기 인 함유 에폭시 수지는 예를 들어, 분자 내에 2 이상의 에폭시기를 구비하는 9,10-디하이드로-9-옥사-10-포스파페난트렌-10-옥사이드로부터의 유도체로서 얻어지는 에폭시 수지인 것이 바람직하다.
이 9,10-디하이드로-9-옥사-10-포스파페난트렌-10-옥사이드로부터의 유도체로서 얻어지는 에폭시 수지는, 9,10-디하이드로-9-옥사-10-포스파페난트렌-10-옥사이드에 나프토퀴논이나 하이드로퀴논을 반응시켜, 이하의 화학식 1 (HCA-NQ) 또는 화학식 2 (HCA-HQ) 에 나타내는 화합물로 한 후에, 그 OH 기의 부분에 에폭시 수지를 반응시켜 인 함유 에폭시 수지로 한 것이다.
[화학식 1]
Figure 112015063547454-pct00001
[화학식 2]
Figure 112015063547454-pct00002
상기 서술한 화합물을 원료로서 얻어진 상기 E 성분인 인 함유 에폭시 수지는, 이하에 나타내는 화학식 3 ∼ 화학식 5 중 어느 것에 나타내는 구조식을 구비하는 화합물의 1 종 또는 2 종을 혼합하여 사용하는 것이 바람직하다. 반경화 상태에서의 수지 품질의 안정성이 우수하고, 동시에 난연성 효과가 높기 때문이다.
[화학식 3]
Figure 112015063547454-pct00003
[화학식 4]
Figure 112015063547454-pct00004
[화학식 5]
Figure 112015063547454-pct00005
또, 상기 브롬화 (취소화) 에폭시 수지로서, 공지된 브롬화 (취소화) 되어 있는 에폭시 수지를 사용할 수 있다. 예를 들어, 상기 브롬화 (취소화) 에폭시 수지는 분자 내에 2 이상의 에폭시기를 구비하는 테트라브로모비스페놀 A 로부터의 유도체로서 얻어지는 화학식 6 에 나타내는 구조식을 구비하는 브롬화 에폭시 수지, 이하에 나타내는 화학식 7 에 나타내는 구조식을 구비하는 브롬화 에폭시 수지의 1 종 또는 2 종을 혼합하여 사용하는 것이 바람직하다.
[화학식 6]
Figure 112015063547454-pct00006
[화학식 7]
Figure 112015063547454-pct00007
상기 말레이미드계 수지 또는 방향족 말레이미드 수지 또는 말레이미드 화합물 또는 폴리말레이미드 화합물로는, 공지된 말레이미드계 수지 또는 방향족 말레이미드 수지 또는 말레이미드 화합물 또는 폴리말레이미드 화합물을 사용할 수 있다. 예를 들어 말레이미드계 수지 또는 방향족 말레이미드 수지 또는 말레이미드 화합물 또는 폴리말레이미드 화합물로는 4,4'-디페닐메탄비스말레이미드, 폴리페닐메탄말레이미드, m-페닐렌비스말레이미드, 비스페놀 A 디페닐에테르비스말레이미드, 3,3'-디메틸-5,5'-디에틸-4,4'-디페닐메탄비스말레이미드, 4-메틸-1,3-페닐렌비스말레이미드, 4,4'-디페닐에테르비스말레이미드, 4,4'-디페닐술폰비스말레이미드, 1,3-비스(3-말레이미드페녹시)벤젠, 1,3-비스(4-말레이미드페녹시)벤젠 그리고 상기 화합물과, 상기 화합물 또는 그 밖의 화합물을 중합시킨 폴리머 등의 사용이 가능하다. 또, 상기 말레이미드계 수지는, 분자 내에 2 개 이상의 말레이미드기를 갖는 방향족 말레이미드 수지여도 되고, 분자 내에 2 개 이상의 말레이미드기를 갖는 방향족 말레이미드 수지와 폴리아민 또는 방향족 폴리아민을 중합시킨 중합 부가물이어도 된다.
상기 폴리아민 또는 방향족 폴리아민으로는, 공지된 폴리아민 또는 방향족 폴리아민을 사용할 수 있다. 예를 들어, 폴리아민 또는 방향족 폴리아민으로서, m-페닐렌디아민, p-페닐렌디아민, 4,4'-디아미노디시클로헥실메탄, 1,4-디아미노시클로헥산, 2,6-디아미노피리딘, 4,4'-디아미노디페닐메탄, 2,2-비스(4-아미노페닐)프로판, 4,4'-디아미노디페닐에테르, 4,4'-디아미노-3-메틸디페닐에테르, 4,4'-디아미노디페닐술파이드, 4,4'-디아미노벤조페논, 4,4'-디아미노디페닐술폰, 비스(4-아미노페닐)페닐아민, m-자일렌디아민, p-자일렌디아민, 1,3-비스[4-아미노페녹시]벤젠, 3-메틸-4,4'-디아미노디페닐메탄, 3,3'-디에틸-4,4'-디아미노디페닐메탄, 3,3'-디클로로-4,4'-디아미노디페닐메탄, 2,2',5,5'-테트라클로로-4,4'-디아미노디페닐메탄, 2,2-비스(3-메틸-4-아미노페닐)프로판, 2,2-비스(3-에틸-4-아미노페닐)프로판, 2,2-비스(2,3-디클로로-4-아미노페닐)프로판, 비스(2,3-디메틸-4-아미노페닐)페닐에탄, 에틸렌디아민 및 헥사메틸렌디아민, 2,2-비스(4-(4-아미노페녹시)페닐)프로판 그리고 상기 화합물과, 상기 화합물 또는 그 밖의 화합물을 중합시킨 폴리머 등을 사용할 수 있다. 또, 공지된 폴리아민 및/또는 방향족 폴리아민 또는 전술한 폴리아민 또는 방향족 폴리아민을 1 종 또는 2 종 이상 사용할 수 있다.
상기 페녹시 수지로는 공지된 페녹시 수지를 사용할 수 있다. 또, 상기 페녹시 수지로서, 비스페놀과 2 가의 에폭시 수지의 반응에 의해 합성되는 것을 사용할 수 있다. 에폭시 수지로는, 공지된 에폭시 수지 및/또는 전술한 에폭시 수지를 사용할 수 있다.
상기 비스페놀로는, 공지된 비스페놀을 사용할 수 있고, 또 비스페놀 A, 비스페놀 F, 비스페놀 S, 테트라브로모비스페놀 A, 4,4'-디하이드록시비페닐, HCA(9,10-Dihydro-9-Oxa-10-Phosphaphenanthrene-10-Oxide) 와 하이드로퀴논, 나프토퀴논 등의 퀴논류의 부가물로서 얻어지는 비스페놀 등을 사용할 수 있다.
상기 가교 가능한 관능기를 갖는 선상 폴리머로는, 공지된 가교 가능한 관능기를 갖는 선상 폴리머를 사용할 수 있다. 예를 들어, 상기 가교 가능한 관능기를 갖는 선상 폴리머는 수산기, 카르복실기 등의 에폭시 수지의 경화 반응에 기여하는 관능기를 구비하는 것이 바람직하다. 그리고, 이 가교 가능한 관능기를 갖는 선상 폴리머는, 비점이 50 ℃ ∼ 200 ℃ 온도인 유기 용제에 가용인 것이 바람직하다. 여기서 말하는 관능기를 갖는 선상 폴리머를 구체적으로 예시하면, 폴리비닐아세탈 수지, 페녹시 수지, 폴리에테르술폰 수지, 폴리아미드이미드 수지 등이다.
상기 수지층은 가교제를 포함해도 된다. 가교제로는, 공지된 가교제를 사용할 수 있다. 가교제로서, 예를 들어 우레탄계 수지를 사용할 수 있다.
상기 고무성 수지는 공지된 고무성 수지를 사용할 수 있다. 예를 들어 상기 고무성 수지란, 천연 고무 및 합성 고무를 포함하는 개념으로서 기재하고 있으며, 후자의 합성 고무에는 스티렌-부타디엔 고무, 부타디엔 고무, 부틸 고무, 에틸렌-프로필렌 고무, 아크릴로니트릴부타디엔 고무, 아크릴 고무 (아크릴산에스테르 공중합체), 폴리부타디엔 고무, 이소프렌 고무 등이 있다. 또한, 형성하는 수지층의 내열성을 확보할 때에는, 니트릴 고무, 클로로프렌 고무, 실리콘 고무, 우레탄 고무 등의 내열성을 구비한 합성 고무를 선택 사용하는 것도 유용하다. 이들 고무성 수지에 관해서는, 방향족 폴리아미드 수지 또는 폴리아미드이미드 수지와 반응하여 공중합체를 제조하도록 하기 위해서, 양 말단에 각종 관능기를 구비하는 것인 것이 바람직하다. 특히, CTBN (카르복실기 말단 부타디엔니트릴) 을 사용하는 것이 유용하다. 또, 아크릴로니트릴부타디엔 고무 중에서도, 카르복실 변성체이면, 에폭시 수지와 가교 구조를 취하여, 경화 후의 수지층의 플렉서빌리티를 향상시킬 수 있다. 카르복실 변성체로는, 카르복실기 말단 니트릴부타디엔 고무 (CTBN), 카르복실기 말단 부타디엔 고무 (CTB), 카르복시 변성 니트릴부타디엔 고무 (C-NBR) 를 사용할 수 있다.
상기 폴리아미드이미드 수지로는 공지된 폴리이미드아미드 수지를 사용할 수 있다. 또, 상기 폴리이미드아미드 수지로는 예를 들어, 트리멜리트산 무수물, 벤조페논테트라카르복실산 무수물 및 비톨릴렌디이소시아네이트를 N-메틸-2-피롤리돈 또는/및 N,N-디메틸아세트아미드 등의 용제 중에서 가열함으로써 얻어지는 수지나, 트리멜리트산 무수물, 디페닐메탄디이소시아네이트 및 카르복실기 말단 아크릴로니트릴-부타디엔 고무를 N-메틸-2-피롤리돈 또는/및 N,N-디메틸아세트아미드 등의 용제 중에서 가열함으로써 얻어지는 것을 사용할 수 있다.
상기 고무 변성 폴리아미드이미드 수지로서, 공지된 고무 변성 폴리아미드이미드 수지를 사용할 수 있다. 고무 변성 폴리아미드이미드 수지는, 폴리아미드이미드 수지와 고무성 수지를 반응시켜 얻어지는 것이다. 폴리아미드이미드 수지와 고무성 수지를 반응시켜 사용하는 것은, 폴리아미드이미드 수지 그 자체의 유연성을 향상시킬 목적으로 실시한다. 즉, 폴리아미드이미드 수지와 고무성 수지를 반응시켜, 폴리아미드이미드 수지의 산 성분 (시클로헥산디카르복실산 등) 의 일부를 고무 성분으로 치환하는 것이다. 폴리아미드이미드 수지에는 공지된 폴리아미드이미드 수지를 사용할 수 있다. 또, 고무성 수지에는 공지된 고무성 수지 또는 전술한 고무성 수지를 사용할 수 있다. 고무 변성 폴리아미드이미드 수지를 중합시킬 때에, 폴리아미드이미드 수지와 고무성 수지의 용해에 사용하는 용제에는, 디메틸포름아미드, 디메틸아세트아미드, N-메틸-2-피롤리돈, 디메틸술폭시드, 니트로메탄, 니트로에탄, 테트라하이드로푸란, 시클로헥사논, 메틸에틸케톤, 아세토니트릴, γ-부티로락톤 등을, 1 종 또는 2 종 이상을 혼합하여 사용하는 것이 바람직하다.
상기 포스파젠계 수지로서, 공지된 포스파젠계 수지를 사용할 수 있다. 포스파젠계 수지는, 인 및 질소를 구성 원소로 하는 이중 결합을 갖는 포스파젠을 포함하는 수지이다. 포스파젠계 수지는, 분자 중의 질소와 인의 상승 효과에 의해, 난연 성능을 비약적으로 향상시킬 수 있다. 또, 9,10-디하이드로-9-옥사-10-포스파페난트렌-10-옥사이드 유도체와 달리, 수지 중에서 안정적으로 존재하고, 마이그레이션의 발생을 방지하는 효과가 얻어진다.
상기 불소 수지로서, 공지된 불소 수지를 사용할 수 있다. 또, 불소 수지로서, 예를 들어 PTFE (폴리테트라플루오로에틸렌 (4불화)), PFA (테트라플루오로에틸렌·퍼플루오로알킬비닐에테르 공중합체), FEP (테트라플루오로에틸렌·헥사플루오로프로필렌 공중합체 (4.6불화)), ETFE (테트라플루오로에틸렌·에틸렌 공중합체), PVDF (폴리비닐리덴플루오라이드 (2불화)), PCTFE (폴리클로로트리플루오로에틸렌 (3불화)), 폴리알릴술폰, 방향족 폴리술파이드 및 방향족 폴리에테르 중에서 선택되는 어느 적어도 1 종의 열가소성 수지와 불소 수지로 이루어지는 불소 수지 등을 사용해도 된다.
또, 상기 수지층은 수지 경화제를 포함해도 된다. 수지 경화제로는 공지된 수지 경화제를 사용할 수 있다. 예를 들어 수지 경화제로는 디시안디아미드, 이미다졸류, 방향족 아민 등의 아민류, 비스페놀 A, 브롬화 비스페놀 A 등의 페놀류, 페놀 노볼락 수지 및 크레졸 노볼락 수지 등의 노볼락류, 무수 프탈산 등의 산 무수물, 비페닐형 페놀 수지, 페놀아르알킬형 페놀 수지 등을 사용할 수 있다. 또, 상기 수지층은 전술한 수지 경화제의 1 종 또는 2 종 이상을 포함해도 된다. 이들 경화제는 에폭시 수지에 특히 유효하다.
상기 비페닐형 페놀 수지의 구체예를 화학식 8 에 나타낸다.
[화학식 8]
Figure 112015063547454-pct00008
또, 상기 페놀아르알킬형 페놀 수지의 구체예를 화학식 9 에 나타낸다.
[화학식 9]
Figure 112015063547454-pct00009
이미다졸류로는, 공지된 것을 사용할 수 있으며, 예를 들어, 2-운데실이미다졸, 2-헵타데실이미다졸, 2-에틸-4-메틸이미다졸, 2-페닐-4-메틸이미다졸, 1-시아노에틸-2-운데실이미다졸, 1-시아노에틸-2-에틸-4-메틸이미다졸, 1-시아노에틸-2-페닐이미다졸, 2-페닐-4,5-디하이드록시메틸이미다졸, 2-페닐-4-메틸-5-하이드록시메틸이미다졸 등을 들 수 있고, 이들을 단독 혹은 혼합하여 사용할 수 있다.
또, 그 중에서도, 이하의 화학식 10 에 나타내는 구조식을 구비하는 이미다졸류를 사용하는 것이 바람직하다. 이 화학식 10 에 나타내는 구조식의 이미다졸류를 사용함으로써, 반경화 상태의 수지층의 내흡습성을 현저하게 향상시킬 수 있으며, 장기 보존 안정성이 우수하다. 이미다졸류는, 에폭시 수지의 경화시에 촉매적인 작용을 실시하는 것이고, 경화 반응의 초기 단계에 있어서, 에폭시 수지의 자기 중합 반응을 일으키는 반응 개시제로서 기여하기 때문이다.
[화학식 10]
Figure 112015063547454-pct00010
상기 아민류의 수지 경화제로는, 공지된 아민류를 사용할 수 있다. 또, 상기 아민류의 수지 경화제로는, 예를 들어 전술한 폴리아민이나 방향족 폴리아민을 사용할 수 있으며, 또, 방향족 폴리아민, 폴리아미드류 및 이들을 에폭시 수지나 다가 카르복실산과 중합 혹은 축합시켜 얻어지는 아민 어덕트체의 군에서 선택된 1 종 또는 2 종 이상을 사용해도 된다. 또, 상기 아민류의 수지 경화제로는, 4,4'-디아미노디페닐렌술폰, 3,3'-디아미노디페닐렌술폰, 4,4-디아미노디페니렐, 2,2-비스[4-(4-아미노페녹시)페닐]프로판 또는 비스[4-(4-아미노페녹시)페닐]술폰 중 어느 1 종 이상을 사용하는 것이 바람직하다.
상기 수지층은 경화 촉진제를 포함해도 된다. 경화 촉진제로는 공지된 경화 촉진제를 사용할 수 있다. 예를 들어, 경화 촉진제로는, 3 급 아민, 이미다졸, 우레아계 경화 촉진제 등을 사용할 수 있다.
상기 수지층은 반응 촉매를 포함해도 된다. 반응 촉매로는 공지된 반응 촉매를 사용할 수 있다. 예를 들어 반응 촉매로서 미분쇄 실리카, 3산화안티몬 등을 사용할 수 있다.
상기 다가 카르복실산의 무수물은 에폭시 수지의 경화제로서 기여하는 성분인 것이 바람직하다. 또, 상기 다가 카르복실산의 무수물은, 무수 프탈산, 무수 말레산, 무수 트리멜리트산, 무수 피로멜리트산, 테트라하이드록시 무수 프탈산, 헥사하이드록시 무수 프탈산, 메틸헥사하이드록시 무수 프탈산, 나딘산, 메틸나딘산인 것이 바람직하다.
상기 열가소성 수지는 에폭시 수지와 중합 가능한 알코올성 수산기 이외의 관능기를 갖는 열가소성 수지여도 된다.
상기 폴리비닐아세탈 수지는 산기 및 수산기 이외의 에폭시 수지 또는 말레이미드 화합물과 중합 가능한 관능기를 가져도 된다. 또, 상기 폴리비닐아세탈 수지는 그 분자 내에 카르복실기, 아미노기 또는 불포화 이중 결합을 도입한 것이어도 된다.
상기 방향족 폴리아미드 수지 폴리머로는, 방향족 폴리아미드 수지와 고무성 수지를 반응시켜 얻어지는 것을 들 수 있다. 여기서, 방향족 폴리아미드 수지란, 방향족 디아민과 디카르복실산의 축중합에 의해 합성되는 것이다. 이 때의 방향족 디아민에는, 4,4'-디아미노디페닐메탄, 3,3'-디아미노디페닐술폰, m-자일렌디아민, 3,3'-옥시디아닐린 등을 사용한다. 그리고, 디카르복실산에는, 프탈산, 이소프탈산, 테레프탈산, 푸마르산 등을 사용한다.
상기 방향족 폴리아미드 수지와 반응시키는 상기 고무성 수지란, 공지된 고무성 수지 또는 전술한 고무성 수지를 사용할 수 있다.
이 방향족 폴리아미드 수지 폴리머는, 구리 피복 적층판으로 가공한 후의 동박을 에칭 가공할 때에, 에칭액에 의해 언더 에칭에 의한 손상을 받지 않는 것을 목적으로 사용한 것이다.
또, 상기 수지층은 동박측 (즉 캐리어 부착 동박의 극박 구리층측) 으로부터 순서대로 경화 수지층 (「경화 수지층」 이란, 경화가 끝난 수지층을 의미하는 것으로 한다) 과 반경화 수지층을 순차 형성한 수지층이어도 된다. 상기 경화 수지층은, 열팽창 계수가 0 ppm/℃ ∼ 25 ppm/℃ 인 폴리이미드 수지, 폴리아미드이미드 수지, 이들 복합 수지 중 어느 것의 수지 성분으로 구성되어도 된다.
또, 상기 경화 수지층 상에, 경화한 후의 열팽창 계수가 0 ppm/℃ ∼ 50 ppm/℃ 인 반경화 수지층을 형성해도 된다. 또, 상기 경화 수지층과 상기 반경화 수지층이 경화한 후의 수지층 전체의 열팽창 계수가 40 ppm/℃ 이하여도 된다. 상기 경화 수지층은, 유리 전이 온도가 300 ℃ 이상이어도 된다. 또, 상기 반경화 수지층은, 말레이미드계 수지 또는 방향족 말레이미드 수지를 사용하여 형성한 것이어도 된다. 상기 반경화 수지층을 형성하기 위한 수지 조성물은, 말레이미드계 수지, 에폭시 수지, 가교 가능한 관능기를 갖는 선상 폴리머를 포함하는 것이 바람직하다. 에폭시 수지는 공지된 에폭시 수지 또는 본 명세서에 기재된 에폭시 수지를 사용할 수 있다. 또, 말레이미드계 수지, 방향족 말레이미드 수지, 가교 가능한 관능기를 갖는 선상 폴리머로는 공지된 말레이미드계 수지, 방향족 말레이미드 수지, 가교 가능한 관능기를 갖는 선상 폴리머 또는 전술한 말레이미드계 수지, 방향족 말레이미드 수지, 가교 가능한 관능기를 갖는 선상 폴리머를 사용할 수 있다.
또, 입체 성형 프린트 배선판 제조 용도에 적합한, 수지층을 갖는 캐리어 부착 동박을 제공하는 경우, 상기 경화 수지층은 경화한 가요성을 갖는 고분자 폴리머층인 것이 바람직하다. 상기 고분자 폴리머층은, 땜납 실장 공정에 견딜 수 있도록, 150 ℃ 이상의 유리 전이 온도를 갖는 수지로 이루어지는 것이 적합하다. 상기 고분자 폴리머층은, 폴리아미드 수지, 폴리에테르술폰 수지, 아라미드 수지, 페녹시 수지, 폴리이미드 수지, 폴리비닐아세탈 수지, 폴리아미드이미드 수지 중 어느 1 종 또는 2 종 이상의 혼합 수지로 이루어지는 것이 바람직하다. 또, 상기 고분자 폴리머층의 두께는 3 ㎛ ∼ 10 ㎛ 인 것이 바람직하다.
또, 상기 고분자 폴리머층은, 에폭시 수지, 말레이미드계 수지, 페놀 수지, 우레탄 수지 중 어느 1 종 또는 2 종 이상을 포함하는 것이 바람직하다. 또, 상기 반경화 수지층은 두께가 10 ㎛ ∼ 50 ㎛ 인 에폭시 수지 조성물로 구성되어 있는 것이 바람직하다.
또, 상기 에폭시 수지 조성물은 이하의 A 성분 ∼ E 성분의 각 성분을 포함하는 것인 것이 바람직하다.
A 성분 : 에폭시 당량이 200 이하이고, 실온에서 액상의 비스페놀 A 형 에폭시 수지, 비스페놀 F 형 에폭시 수지, 비스페놀 AD 형 에폭시 수지의 군에서 선택되는 1 종 또는 2 종 이상으로 이루어지는 에폭시 수지.
B 성분 : 고내열성 에폭시 수지.
C 성분 : 인 함유 에폭시계 수지, 포스파젠계 수지 중 어느 1 종 또는 이들을 혼합한 수지인 인 함유 난연성 수지.
D 성분 : 비점이 50 ℃ ∼ 200 ℃ 의 범위에 있는 용제에 가용인 성질을 구비하는 액상 고무 성분으로 변성한 고무 변성 폴리아미드이미드 수지.
E 성분 : 수지 경화제.
B 성분은, 소위 유리 전이점 Tg 가 높은 「고내열성 에폭시 수지」 이다. 여기서 말하는 「고내열성 에폭시 수지」 는, 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지, 페놀 노볼락형 에폭시 수지, 나프탈렌형 에폭시 수지 등의 다관능 에폭시 수지인 것이 바람직하다.
C 성분의 인 함유 에폭시 수지로서, 전술한 인 함유 에폭시 수지를 사용할 수 있다. 또, C 성분의 포스파젠계 수지로서 전술한 포스파젠계 수지를 사용할 수 있다.
D 성분의 고무 변성 폴리아미드이미드 수지로서, 전술한 고무 변성 폴리아미드이미드 수지를 사용할 수 있다. E 성분의 수지 경화제로서, 전술한 수지 경화제를 사용할 수 있다.
이상에 나타낸 수지 조성물에 용제를 첨가하여 수지 바니시로서 사용하고, 프린트 배선판의 접착층으로서 열 경화성 수지층을 형성한다. 당해 수지 바니시는, 상기 서술한 수지 조성물에 용제를 첨가하여, 수지 고형분량이 30 wt% ∼ 70 wt% 인 범위로 조제하고, MIL 규격에 있어서의 MIL-P-13949G 에 준거하여 측정했을 때의 레진 플로우가 5 % ∼ 35 % 범위에 있는 반경화 수지막의 형성이 가능하다. 용제에는, 공지된 용제 또는 전술한 용제를 사용할 수 있다.
상기 수지층은 동박측으로부터 순서대로 제 1 열 경화성 수지층과, 당해 제 1 열 경화성 수지층의 표면에 위치하는 제 2 열 경화성 수지층을 갖는 수지층으로서, 제 1 열 경화성 수지층은, 배선판 제조 프로세스에 있어서의 디스미어 처리시의 약품에 용해하지 않는 수지 성분으로 형성된 것이며, 제 2 열 경화성 수지층은, 배선판 제조 프로세스에 있어서의 디스미어 처리시의 약품에 용해하고 세정 제거 가능한 수지를 사용하여 형성한 것이어도 된다. 상기 제 1 열 경화성 수지층은, 폴리이미드 수지, 폴리에테르술폰, 폴리페닐렌옥사이드 중 어느 1 종 또는 2 종 이상을 혼합한 수지 성분을 사용하여 형성한 것이어도 된다. 상기 제 2 열 경화성 수지층은, 에폭시 수지 성분을 사용하여 형성한 것이어도 된다. 상기 제 1 열 경화성 수지층의 두께 t1 (㎛) 은, 캐리어 부착 동박의 조화면 조도를 Rz (㎛) 로 하고, 제 2 열 경화성 수지층의 두께를 t2 (㎛) 로 했을 때, t1 은 Rz < t1 < t2 의 조건을 만족하는 두께인 것이 바람직하다.
상기 수지층은 골격재에 수지를 함침시킨 프리프레그여도 된다. 상기 골격재에 함침시킨 수지는 열 경화성 수지인 것이 바람직하다. 상기 프리프레그는 공지된 프리프레그 또는 프린트 배선판 제조에 사용하는 프리프레그여도 된다.
상기 골격재는 아라미드 섬유 또는 유리 섬유 또는 전체 방향족 폴리에스테르 섬유를 포함해도 된다. 상기 골격재는 아라미드 섬유 또는 유리 섬유 또는 전체 방향족 폴리에스테르 섬유의 부직포 혹은 직포인 것이 바람직하다. 또, 상기 전체 방향족 폴리에스테르 섬유는 융점이 300 ℃ 이상인 전체 방향족 폴리에스테르 섬유인 것이 바람직하다. 상기 융점이 300 ℃ 이상인 전체 방향족 폴리에스테르 섬유란, 소위 액정 폴리머라고 칭해지는 수지를 사용하여 제조되는 섬유이며, 당해 액정 폴리머는 2-하이드록실-6-나프토산 및 p-하이드록시벤조산의 중합체를 주성분으로 하는 것이다. 이 전체 방향족 폴리에스테르 섬유는, 저유전율, 낮은 유전 정접을 갖기 때문에, 전기적 절연층의 구성재로서 우수한 성능을 가지며, 유리 섬유 및 아라미드 섬유와 마찬가지로 사용하는 것이 가능한 것이다.
또한, 상기 부직포 및 직포를 구성하는 섬유는, 그 표면의 수지와의 젖음성을 향상시키기 위해서, 실란 커플링제 처리를 실시하는 것이 바람직하다. 이때의 실란 커플링제는, 사용 목적에 따라 공지된 아미노계, 에폭시계 등의 실란 커플링제 또는 전술한 실란 커플링제를 사용할 수 있다.
또, 상기 프리프레그는 공칭 두께가 70 ㎛ 이하인 아라미드 섬유 또는 유리 섬유를 사용한 부직포, 혹은 공칭 두께가 30 ㎛ 이하인 유리 크로스로 이루어지는 골격재에 열 경화성 수지를 함침시킨 프리프레그여도 된다.
(수지층이 유전체 (유전체 필러) 를 포함하는 경우)
상기 수지층은 유전체 (유전체 필러) 를 포함해도 된다.
상기 어느 것의 수지층 또는 수지 조성물에 유전체 (유전체 필러) 를 포함시키는 경우에는, 캐패시터층을 형성하는 용도에 사용하여, 캐패시터 회로의 전기 용량을 증대시킬 수 있는 것이다. 이 유전체 (유전체 필러) 에는, BaTiO3, SrTiO3, Pb(Zr-Ti)O3 (통칭 PZT), PbLaTiO3·PbLaZrO (통칭 PLZT), SrBi2Ta2O9 (통칭 SBT) 등의 페브로스카이트 구조를 갖는 복합 산화물의 유전체 분말을 사용한다.
유전체 (유전체 필러) 는 분상 (粉狀) 이어도 된다. 유전체 (유전체 필러) 가 분상인 경우, 이 유전체 (유전체 필러) 의 분체 특성은, 먼저 입경이 0.01 ㎛ ∼ 3.0 ㎛, 바람직하게는 0.02 ㎛ ∼ 2.0 ㎛ 의 범위인 것일 필요가 있다. 여기서 말하는 입경은, 분립끼리가 어느 일정한 2 차 응집 상태를 형성하고 있기 때문에, 레이저 회절 산란식 입도 분포 측정법이나 BET 법 등의 측정값으로부터 평균 입경을 추측하는 간접 측정에서는 정밀도가 떨어지는 것이 되기 때문에 사용할 수 없고, 유전체 (유전체 필러) 를 주사형 전자 현미경 (SEM) 으로 직접 관찰하여, 그 SEM 이미지를 화상 해석하여 얻어지는 평균 입경을 말하는 것이다. 본건 명세서에서는 이 때의 입경을 DIA 로 표시하고 있다. 또한, 본건 명세서에 있어서의 주사형 전자 현미경 (SEM) 을 사용하여 관찰되는 유전체 (유전체 필러) 의 분체의 화상 해석은, 아사히 엔지니어링 주식회사 제조의 IP-1000PC 를 사용하여, 원도 (圓度) 임계값 10, 겹침도 20 으로 하여 원형 입자 해석을 실시하고, 평균 입경 DIA 를 구한 것이다.
상기 서술한 실시형태에 의해, 당해 내층 코어재의 내층 회로 표면과 유전체를 포함하는 수지층의 밀착성을 향상시키고, 낮은 유전 정접을 구비하는 캐패시터 회로층을 형성하기 위한 유전체를 포함하는 수지층을 갖는 캐리어 부착 동박을 제공할 수 있다.
전술한 수지층에 포함되는 수지 및/또는 수지 조성물 및/또는 화합물을 예를 들어 메틸에틸케톤 (MEK), 시클로펜타논, 디메틸포름아미드, 디메틸아세트아미드, N-메틸피롤리돈, 톨루엔, 메탄올, 에탄올, 프로필렌글리콜모노메틸에테르, 디메틸포름아미드, 디메틸아세트아미드, 시클로헥사논, 에틸셀로솔브, N-메틸-2-피롤리돈, N,N-디메틸아세트아미드, N,N-디메틸포름아미드 등의 용제에 용해하여 수지액 (수지 바니시) 으로 하고, 이것을 상기 극박 구리층 상, 혹은 상기 내열층, 방청층, 혹은 상기 크로메이트 처리층, 혹은 상기 실란 커플링제층 상에, 예를 들어 롤 코터법 등에 의해 도포하고, 이어서 필요에 따라 가열 건조시켜 용제를 제거하여 B 스테이지 상태로 한다. 건조에는 예를 들어 열풍 건조로를 사용하면 되고, 건조 온도는 100 ∼ 250 ℃, 바람직하게는 130 ∼ 200 ℃ 이면 된다. 상기 수지층의 조성물을, 용제를 사용하여 용해하고, 수지 고형분 3 wt% ∼ 70 wt%, 바람직하게는 3 wt% ∼ 60 wt%, 바람직하게는 10 wt% ∼ 40 wt%, 보다 바람직하게는 25 wt% ∼ 40 wt% 의 수지액으로 해도 된다. 또한, 메틸에틸케톤과 시클로펜타논의 혼합 용제를 사용하여 용해하는 것이, 환경적인 견지에서 현단계에서는 가장 바람직하다. 또한, 용제에는 비점이 50 ℃ ∼ 200 ℃ 의 범위인 용제를 사용하는 것이 바람직하다.
또, 상기 수지층은 MIL 규격에 있어서의 MIL-P-13949G 에 준거하여 측정했을 때의 레진 플로우가 5 % ∼ 35 % 범위에 있는 반경화 수지막인 것이 바람직하다.
본건 명세서에 있어서, 레진 플로우란, MIL 규격에 있어서의 MIL-P-13949G 에 준거하여, 수지 두께를 55 ㎛ 로 한 수지가 부착된 동박으로부터 가로세로 10 ㎝ 시료를 4 매 샘플링하고, 이 4 매의 시료를 겹친 상태 (적층체) 로 프레스 온도 171 ℃, 프레스압 14 ㎏f/㎠, 프레스 시간 10 분의 조건으로 첩합하고, 그 때의 수지 유출 중량을 측정한 결과로부터 수학식 1 에 기초하여 산출한 값이다.
Figure 112015063547454-pct00011
상기 수지층을 구비한 캐리어 부착 동박 (수지가 부착된 캐리어 부착 동박) 은, 그 수지층을 기재에 중첩한 후 전체를 열 압착하여 그 수지층을 열 경화시키고, 이어서 캐리어를 박리하여 극박 구리층을 표출시키고 (당연히 표출하는 것은 그 극박 구리층의 중간층측의 표면이다), 거기에 소정의 배선 패턴을 형성한다는 양태로 사용된다.
이 수지가 부착된 캐리어 부착 동박을 사용하면, 다층 프린트 배선 기판의 제조시에 있어서의 프리프레그재의 사용 매수를 줄일 수 있다. 게다가, 수지층의 두께를 층간 절연을 확보할 수 있는 두께로 하거나, 프리프레그재를 전혀 사용하지 않아도 구리 피복 적층판을 제조할 수 있다. 또 이 때, 기재의 표면에 절연 수지를 언더코트하여 표면의 평활성을 더욱 개선할 수도 있다.
또한, 프리프레그재를 사용하지 않는 경우에는, 프리프레그재의 재료 코스트가 절약되고, 또 적층 공정도 간략해지므로 경제적으로 유리해지고, 또한, 프리프레그재의 두께분만큼 제조되는 다층 프린트 배선 기판의 두께는 얇아져, 1 층의 두께가 100 ㎛ 이하인 극박의 다층 프린트 배선 기판을 제조할 수 있다는 이점이 있다.
이 수지층의 두께는 0.1 ∼ 120 ㎛ 인 것이 바람직하다.
수지층의 두께가 0.1 ㎛ 보다 얇아지면, 접착력이 저하되고, 프리프레그재를 개재시키는 일 없이 이 수지가 부착된 캐리어 부착 동박을 내층재를 구비한 기재에 적층했을 때에, 내층재의 회로 사이의 층간 절연을 확보하는 것이 곤란해지는 경우가 있다. 한편, 수지층의 두께를 120 ㎛ 보다 두껍게 하면, 1 회의 도포 공정으로 목적 두께의 수지층을 형성하는 것이 곤란해지고, 여분의 재료비와 공정수가 들기 때문에 경제적으로 불리해지는 경우가 있다.
또한, 수지층을 갖는 캐리어 부착 동박이 극박의 다층 프린트 배선판을 제조하는 것에 사용되는 경우에는, 상기 수지층의 두께를 0.1 ㎛ ∼ 5 ㎛, 보다 바람직하게는 0.5 ㎛ ∼ 5 ㎛, 보다 바람직하게는 1 ㎛ ∼ 5 ㎛ 로 하는 것이, 다층 프린트 배선판의 두께를 작게 하기 위해서 바람직하다.
또, 수지층이 유전체를 포함하는 경우에는, 수지층의 두께는 0.1 ∼ 50 ㎛ 인 것이 바람직하고, 0.5 ㎛ ∼ 25 ㎛ 인 것이 바람직하며, 1.0 ㎛ ∼ 15 ㎛ 인 것이 보다 바람직하다.
또, 상기 경화 수지층, 반경화 수지층과의 총 수지층 두께는 0.1 ㎛ ∼ 120 ㎛ 인 것이 바람직하고, 5 ㎛ ∼ 120 ㎛ 인 것이 바람직하고, 10 ㎛ ∼ 120 ㎛ 인 것이 바람직하며, 10 ㎛ ∼ 60 ㎛ 인 것이 보다 바람직하다. 그리고, 경화 수지층의 두께는 2 ㎛ ∼ 30 ㎛ 인 것이 바람직하고, 3 ㎛ ∼ 30 ㎛ 인 것이 바람직하며, 5 ∼ 20 ㎛ 인 것이 보다 바람직하다. 또, 반경화 수지층의 두께는 3 ㎛ ∼ 55 ㎛ 인 것이 바람직하고, 7 ㎛ ∼ 55 ㎛ 인 것이 바람직하며, 15 ∼ 115 ㎛ 인 것이 보다 바람직하다. 총 수지층 두께가 120 ㎛ 를 초과하면, 얇은 두께의 다층 프린트 배선판을 제조하는 것이 어려워지는 경우가 있고, 5 ㎛ 미만에서는 얇은 두께의 다층 프린트 배선판을 형성하기 쉬워지기는 하지만, 내층의 회로간에 있어서의 절연층인 수지층이 지나치게 얇아져, 내층의 회로간의 절연성을 불안정하게 하는 경향이 발생하는 경우가 있기 때문이다. 또, 경화 수지층 두께가 2 ㎛ 미만이면, 동박 조화면의 표면 조도를 고려할 필요가 발생하는 경우가 있다. 반대로 경화 수지층 두께가 20 ㎛ 를 초과하면, 경화가 끝난 수지층에 의한 효과는 특별히 향상되는 일이 없어지는 경우가 있어, 총 절연층 두께는 두꺼워진다.
또한, 상기 수지층의 두께를 0.1 ㎛ ∼ 5 ㎛ 로 하는 경우에는, 수지층과 캐리어 부착 동박의 밀착성을 향상시키기 위해서, 극박 구리층 상에 내열층 및/또는 방청층 및/또는 크로메이트 처리층 및/또는 실란 커플링 처리층을 형성한 후에, 당해 내열층 또는 방청층 또는 크로메이트 처리층 또는 실란 커플링 처리층 상에 수지층을 형성하는 것이 바람직하다.
또한, 전술한 수지층의 두께는, 임의의 10 점에 있어서 단면 관찰에 의해 측정한 두께의 평균값을 말한다.
또한, 이 수지가 부착된 캐리어 부착 동박의 또 하나의 제품 형태로는, 상기 극박 구리층 상, 혹은 상기 내열층, 방청층, 혹은 상기 크로메이트 처리층, 혹은 상기 실란 커플링 처리층 상에 수지층으로 피복하고, 반경화 상태로 한 후, 이어서 캐리어를 박리하여, 캐리어가 존재하지 않는, 수지가 부착된 동박의 형태로 제조하는 것도 가능하다.
<6. 프린트 배선판>
상기 서술한 프로세스를 거쳐, 동박 캐리어와, 동박 캐리어 상에 Ni 층 및 Cr 층이 이 순서로 적층되고, 미량의 Zn 을 함유하는 중간층과, 중간층 상에 적층된 극박 구리층을 구비한 캐리어 부착 동박이 제조된다. 캐리어 부착 동박 자체의 사용 방법은 당업자에게 주지이지만, 예를 들어 극박 구리층의 표면을 종이 기재 페놀 수지, 종이 기재 에폭시 수지, 합성 섬유포 기재 에폭시 수지, 유리포·종이 복합 기재 에폭시 수지, 유리포·유리 부직포 복합 기재 에폭시 수지 및 유리포 기재 에폭시 수지, 폴리에스테르 필름, 폴리이미드 필름 등의 절연 기판에 첩합하여 열 압착 후에 캐리어를 박리하고, 절연 기판에 접착한 극박 구리층을 목적으로 하는 도체 패턴으로 에칭하고, 최종적으로 프린트 배선판을 제조할 수 있다. 본 발명에 관련된 캐리어 부착 동박의 경우, 박리 지점은 주로 Cr 층과 극박 구리층의 계면이다. 또한, 프린트 배선판에 전자 부품류를 탑재함으로써, 프린트 회로판이 완성한다.
이하에, 본 발명에 관련된 캐리어 부착 동박을 사용한 프린트 배선판의 제조 공정의 예를 몇가지 나타낸다.
본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정, 상기 캐리어 부착 동박과 절연 기판을 적층하는 공정, 상기 캐리어 부착 동박과 절연 기판을 극박 구리층측이 절연 기판과 대향하도록 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정을 거쳐 구리 피복 적층판을 형성하고, 그 후, 세미 애디티브법, 모디파이드 세미 애디티브법, 파틀리 애디티브법 및 서브트랙티브법 중 어느 방법에 의해 회로를 형성하는 공정을 포함한다. 절연 기판은 내층 회로가 삽입된 것으로 하는 것도 가능하다.
본 발명에 있어서, 세미 애디티브법이란, 절연 기판 또는 동박 시드층 상에 얇은 무전해 도금을 실시하고, 패턴을 형성 후, 전기 도금 및 에칭을 이용하여 도체 패턴을 형성하는 방법을 가리킨다.
따라서, 세미 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정,
상기 캐리어를 박리하여 노출한 극박 구리층을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 모두 제거하는 공정,
상기 극박 구리층을 에칭에 의해 제거함으로써 노출한 상기 수지에 스루홀 또는/및 블라인드 비아를 형성하는 공정,
상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하는 공정,
상기 수지 및 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 무전해 도금층을 형성하는 공정,
상기 무전해 도금층 상에 도금 레지스트를 형성하는 공정,
상기 도금 레지스트에 대해 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정,
상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에 전해 도금층을 형성하는 공정,
상기 도금 레지스트를 제거하는 공정,
상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층을 플래시 에칭 등에 의해 제거하는 공정,
을 포함한다.
세미 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 다른 일 실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정,
상기 캐리어를 박리하여 노출한 극박 구리층을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 모두 제거하는 공정,
상기 극박 구리층을 에칭에 의해 제거함으로써 노출한 상기 수지의 표면에 대해 무전해 도금층을 형성하는 공정,
상기 무전해 도금층 상에 도금 레지스트를 형성하는 공정,
상기 도금 레지스트에 대해 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정,
상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에 전해 도금층을 형성하는 공정,
상기 도금 레지스트를 제거하는 공정,
상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층 및 극박 구리층을 플래시 에칭 등에 의해 제거하는 공정,
을 포함한다.
본 발명에 있어서, 모디파이드 세미 애디티브법이란, 절연층 상에 금속박을 적층하고, 도금 레지스트에 의해 비회로 형성부를 보호하고, 전해 도금에 의해 회로 형성부의 구리 두께 형성을 실시한 후, 레지스트를 제거하고, 상기 회로 형성부 이외의 금속박을 (플래시) 에칭으로 제거함으로써, 절연층 상에 회로를 형성하는 방법을 가리킨다.
따라서, 모디파이드 세미 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정,
상기 캐리어를 박리하여 노출한 극박 구리층과 절연 기판에 스루홀 또는/및 블라인드 비아를 형성하는 공정,
상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하는 공정,
상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 무전해 도금층을 형성하는 공정,
상기 캐리어를 박리하여 노출한 극박 구리층 표면에 도금 레지스트를 형성하는 공정,
상기 도금 레지스트를 형성한 후에, 전해 도금에 의해 회로를 형성하는 공정,
상기 도금 레지스트를 제거하는 공정,
상기 도금 레지스트를 제거함으로써 노출한 극박 구리층을 플래시 에칭에 의해 제거하는 공정,
을 포함한다.
모디파이드 세미 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 다른 일 실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정,
상기 캐리어를 박리하여 노출한 극박 구리층 상에 도금 레지스트를 형성하는 공정,
상기 도금 레지스트에 대해 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정,
상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에 전해 도금층을 형성하는 공정,
상기 도금 레지스트를 제거하는 공정,
상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층 및 극박 구리층을 플래시 에칭 등에 의해 제거하는 공정,
을 포함한다.
본 발명에 있어서, 파틀리 애디티브법이란, 도체층을 형성하여 이루어지는 기판, 필요에 따라 스루홀이나 비어홀용의 구멍을 뚫어 이루어지는 기판 상에 촉매 핵을 부여하고, 에칭하여 도체 회로를 형성하고, 필요에 따라 솔더 레지스트 또는 도금 레지스트를 형성한 후에, 상기 도체 회로 상, 스루홀이나 비어홀 등에 무전해 도금 처리에 의해 두께 형성을 실시함으로써, 프린트 배선판을 제조하는 방법을 가리킨다.
따라서, 파틀리 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정,
상기 캐리어를 박리하여 노출한 극박 구리층과 절연 기판에 스루홀 또는/및 블라인드 비아를 형성하는 공정,
상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하는 공정,
상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 촉매 핵을 부여하는 공정,
상기 캐리어를 박리하여 노출한 극박 구리층 표면에 에칭 레지스트를 형성하는 공정,
상기 에칭 레지스트에 대해 노광하고, 회로 패턴을 형성하는 공정,
상기 극박 구리층 및 상기 촉매 핵을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 제거하여, 회로를 형성하는 공정,
상기 에칭 레지스트를 제거하는 공정,
상기 극박 구리층 및 상기 촉매 핵을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 제거하여 노출한 상기 절연 기판 표면에 솔더 레지스트 또는 도금 레지스트를 형성하는 공정,
상기 솔더 레지스트 또는 도금 레지스트가 형성되어 있지 않은 영역에 무전해 도금층을 형성하는 공정,
을 포함한다.
본 발명에 있어서, 서브트랙티브법이란, 구리 피복 적층판 상의 동박의 불필요한 부분을 에칭 등에 의해 선택적으로 제거하여, 도체 패턴을 형성하는 방법을 가리킨다.
따라서, 서브트랙티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정,
상기 캐리어를 박리하여 노출한 극박 구리층과 절연 기판에 스루홀 또는/및 블라인드 비아를 형성하는 공정,
상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하는 공정,
상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 무전해 도금층을 형성하는 공정,
상기 무전해 도금층의 표면에 전해 도금층을 형성하는 공정,
상기 전해 도금층 또는/및 상기 극박 구리층의 표면에 에칭 레지스트를 형성하는 공정,
상기 에칭 레지스트에 대해 노광하고, 회로 패턴을 형성하는 공정,
상기 극박 구리층 및 상기 무전해 도금층 및 상기 전해 도금층을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 제거하여, 회로를 형성하는 공정,
상기 에칭 레지스트를 제거하는 공정,
을 포함한다.
서브트랙티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 다른 일 실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정,
상기 캐리어를 박리하여 노출한 극박 구리층과 절연 기판에 스루홀 또는/및 블라인드 비아를 형성하는 공정,
상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하는 공정,
상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 무전해 도금층을 형성하는 공정,
상기 무전해 도금층의 표면에 마스크를 형성하는 공정,
마스크가 형성되어 있지 않은 상기 무전해 도금층의 표면에 전해 도금층을 형성하는 공정,
상기 전해 도금층 또는/및 상기 극박 구리층의 표면에 에칭 레지스트를 형성하는 공정,
상기 에칭 레지스트에 대해 노광하고, 회로 패턴을 형성하는 공정,
상기 극박 구리층 및 상기 무전해 도금층을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 제거하여, 회로를 형성하는 공정,
상기 에칭 레지스트를 제거하는 공정,
을 포함한다.
스루홀 또는/및 블라인드 비아를 형성하는 공정 및 그 후의 디스미어 공정은 실시하지 않아도 된다.
여기서, 본 발명의 캐리어 부착 동박을 사용한 프린트 배선판의 제조 방법의 구체예를 도면을 이용하여 상세하게 설명한다. 또한, 여기서는 조화 처리층이 형성된 극박 구리층을 갖는 캐리어 부착 동박을 예로 설명하지만, 이것에 한정되지 않고, 조화 처리층이 형성되어 있지 않은 극박 구리층을 갖는 캐리어 부착 동박을 사용해도 마찬가지로 하기의 프린트 배선판의 제조 방법을 실시할 수 있다.
먼저, 도 1-A 에 나타내는 바와 같이, 표면에 조화 처리층이 형성된 극박 구리층을 갖는 캐리어 부착 동박 (1 층째) 을 준비한다.
다음으로, 도 1-B 에 나타내는 바와 같이, 극박 구리층의 조화 처리층 상에 레지스트를 도포하고, 노광·현상을 실시하고, 레지스트를 소정의 형상으로 에칭한다.
다음으로, 도 1-C 에 나타내는 바와 같이, 회로용의 도금을 형성한 후, 레지스트를 제거함으로써, 소정 형상의 회로 도금을 형성한다.
다음으로, 도 2-D 에 나타내는 바와 같이, 회로 도금을 덮도록 (회로 도금이 매몰되도록) 극박 구리층 상에 매립 수지를 형성하여 수지층을 적층하고, 계속해서 다른 캐리어 부착 동박 (2 층째) 을 극박 구리층측으로부터 접착시킨다.
다음으로, 도 2-E 에 나타내는 바와 같이, 2 층째의 캐리어 부착 동박으로부터 캐리어를 박리한다.
다음으로, 도 2-F 에 나타내는 바와 같이, 수지층의 소정 위치에 레이저 구멍 형성을 실시하고, 회로 도금을 노출시켜 블라인드 비아를 형성한다.
다음으로, 도 3-G 에 나타내는 바와 같이, 블라인드 비아에 구리를 매립하고 비아 필을 형성한다.
다음으로, 도 3-H 에 나타내는 바와 같이, 비아 필 상에, 상기 도 1-B 및 도 1-C 와 같이 하여 회로 도금을 형성한다.
다음으로, 도 3-I 에 나타내는 바와 같이, 1 층째의 캐리어 부착 동박으로부터 캐리어를 박리한다.
다음으로, 도 4-J 에 나타내는 바와 같이, 플래시 에칭에 의해 양 표면의 극박 구리층을 제거하고, 수지층 내의 회로 도금의 표면을 노출시킨다.
다음으로, 도 4-K 에 나타내는 바와 같이, 수지층 내의 회로 도금 상에 범프를 형성하고, 당해 땜납 상에 구리 필러를 형성한다. 이와 같이 하여 본 발명의 캐리어 부착 동박을 사용한 프린트 배선판을 제조한다.
상기 다른 캐리어 부착 동박 (2 층째) 은, 본 발명의 캐리어 부착 동박을 사용해도 되고, 종래의 캐리어 부착 동박을 사용해도 되며, 또한 통상적인 동박을 사용해도 된다. 또, 도 3-H 에 나타내는 2 층째의 회로 상에, 추가로 회로를 1 층 혹은 복수 층 형성해도 되고, 그들 회로 형성을 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법 중 어느 방법에 의해 실시해도 된다.
본 발명에 관련된 캐리어 부착 동박은, 극박 구리층 표면의 색차가 이하 (1) 을 만족하도록 제어되어 있는 것이 바람직하다. 본 발명에 있어서 「극박 구리층 표면의 색차」 란, 극박 구리층의 표면의 색차, 또는 조화 처리 등의 각종 표면 처리가 실시되고 있는 경우에는 그 표면 처리층 표면의 색차를 나타낸다. 즉, 본 발명에 관련된 캐리어 부착 동박은, 극박 구리층 또는 조화 처리층 또는 내열층 또는 방청층 또는 크로메이트 처리층 또는 실란 커플링층의 표면의 색차가 이하 (1) 을 만족하도록 제어되어 있는 것이 바람직하다.
(1) 극박 구리층 또는 조화 처리층 또는 내열층 또는 방청층 또는 크로메이트 처리층 또는 실란 커플링 처리층의 표면의 JIS Z8730 에 기초하는 색차 ΔE*ab 가 45 이상이다.
여기서, 색차 ΔL, Δa, Δb 는, 각각 색차계로 측정되고, 흑/백/적/녹/황/청을 가미하여, JIS Z8730 에 기초하는 L*a*b 표색계를 이용하여 나타내는 종합 지표이며, ΔL : 흑백, Δa : 적록, Δb : 황청으로서 나타낸다. 또, ΔE*ab 는 이들 색차를 이용하여 하기 식으로 나타낸다.
Figure 112015063547454-pct00012
상기 서술한 색차는, 극박 구리층 형성시의 전류 밀도를 높게 하고, 도금액 중의 구리 농도를 낮게 하고, 도금액의 선 유속을 높게 함으로써 조정할 수 있다.
또 상기 서술한 색차는, 극박 구리층의 표면에 조화 처리를 실시하여 조화 처리층을 형성함으로써 조정할 수도 있다. 조화 처리층을 형성하는 경우에는 구리 및 니켈, 코발트, 텅스텐, 몰리브덴으로 이루어지는 군에서 선택되는 1 종 이상의 원소를 포함하는 전계액을 사용하여, 종래보다 전류 밀도를 높게 (예를 들어 40 ∼ 60 A/d㎡) 하고, 처리 시간을 짧게 (예를 들어 0.1 ∼ 1.3 초) 함으로써 조정할 수 있다. 극박 구리층의 표면에 조화 처리층을 형성하지 않는 경우에는, Ni 의 농도를 기타 원소의 2 배 이상으로 한 도금욕을 사용하여, 극박 구리층 또는 내열층 또는 방청층 또는 크로메이트 처리층 또는 실란 커플링 처리층의 표면에 Ni 합금 도금 (예를 들어 Ni-W 합금 도금, Ni-Co-P 합금 도금, Ni-Zn 합금 도금) 을 종래보다 저전류 밀도 (0.1 ∼ 1.3 A/d㎡) 로 처리 시간을 길게 (20 초 ∼ 40 초) 설정하여 처리함으로써 달성할 수 있다.
극박 구리층 표면의 JIS Z8730 에 기초하는 색차 ΔE*ab 가 45 이상이면, 예를 들어, 캐리어 부착 동박의 극박 구리층 표면에 회로를 형성할 때에, 극박 구리층과 회로의 콘트라스트가 선명해지고, 그 결과, 시인성이 양호해져 회로의 위치 맞춤을 양호한 정밀도로 실시할 수 있다. 극박 구리층 표면의 JIS Z8730 에 기초하는 색차 ΔE*ab 는, 바람직하게는 50 이상이고, 보다 바람직하게는 55 이상이며, 더욱 보다 바람직하게는 60 이상이다.
극박 구리층 또는 조화 처리층 또는 내열층 또는 방청층 또는 크로메이트 처리층 또는 실란 커플링층의 표면의 색차가 상기와 같이 제어되어 있는 경우에는, 회로 도금과의 콘트라스트가 선명해져, 시인성이 양호해진다. 따라서, 상기 서술한 바와 같은 프린트 배선판의 예를 들어 도 1-C 에 나타내는 바와 같은 제조 공정에 있어서, 회로 도금을 양호한 정밀도로 소정의 위치에 형성하는 것이 가능해진다. 또, 상기 서술한 바와 같은 프린트 배선판의 제조 방법에 의하면, 회로 도금이 수지층에 매립된 구성으로 되어 있기 때문에, 예를 들어 도 4-J 에 나타내는 바와 같은 플래시 에칭에 의한 극박 구리층의 제거시에, 회로 도금이 수지층에 의해 보호되어, 그 형상이 유지되고, 이에 따라 미세 회로의 형성이 용이해진다. 또, 회로 도금이 수지층에 의해 보호되기 때문에, 내 (耐) 마이그레이션성이 향상되고, 회로의 배선의 도통이 양호하게 억제된다. 이 때문에, 미세 회로의 형성이 용이해진다. 또, 도 4-J 및 도 4-K 에 나타내는 바와 같이 플래시 에칭에 의해 극박 구리층을 제거했을 때, 회로 도금의 노출면이 수지층으로부터 패인 형상이 되기 때문에, 당해 회로 도금 상에 범프가, 또한 그 위에 구리 필러가 각각 형성되기 쉬워져, 제조 효율이 향상된다.
또한, 매립 수지 (레진) 에는 공지된 수지, 프리프레그를 사용할 수 있다. 예를 들어, BT (비스말레이미드트리아진) 레진이나 BT 레진을 함침시킨 유리포인 프리프레그, 아지노모토 파인 테크노 주식회사 제조 ABF 필름이나 ABF 를 사용할 수 있다. 또, 상기 매립 수지 (레진) 에는 본 명세서에 기재된 수지층 및/또는 수지 및/또는 프리프레그를 사용할 수 있다.
또, 상기 1 층째에 사용되는 캐리어 부착 동박은, 당해 캐리어 부착 동박의 캐리어의 표면에 기판 또는 수지층을 가져도 된다. 당해 기판 또는 수지층을 가짐으로써 1 층째에 사용되는 캐리어 부착 동박은 지지되고, 주름이 들어가기 어려워지기 때문에, 생산성이 향상된다는 이점이 있다. 또한, 상기 기판 또는 수지층에는, 상기 1 층째에 사용되는 캐리어 부착 동박을 지지하는 효과가 있는 것이면, 모든 기판 또는 수지층을 사용할 수 있다. 예를 들어 상기 기판 또는 수지층으로서 본원 명세서에 기재된 캐리어, 프리프레그, 수지층이나 공지된 캐리어, 프리프레그, 수지층, 금속판, 금속박, 무기 화합물의 판, 무기 화합물의 박, 유기 화합물의 판, 유기 화합물의 박을 사용할 수 있다.
실시예
이하에, 본 발명의 실시예에 의해 본 발명을 더욱 상세하게 설명하지만, 본 발명은 이들 실시예에 의해 전혀 한정되는 것은 아니다.
1. 캐리어 부착 동박의 제조
<No.1>
동박 캐리어로서, 두께 35 ㎛ 의 장척의 전해 동박 (JX 닛코 닛세키 킨조쿠사 제조 JTC) 을 준비하였다. 이 동박의 샤이니면에 대해, 이하의 조건으로 롤·투·롤형의 연속 도금 라인으로 전기 도금함으로써 100 ㎍/d㎡ 의 부착량의 Ni 층을 형성하였다.
·Ni 층 (하지 도금) (니켈 단독 도금)
황산니켈 : 270 ∼ 280 g/ℓ
염화니켈 : 35 ∼ 45 g/ℓ
아세트산니켈 : 10 ∼ 20 g/ℓ
시트르산3나트륨 : 15 ∼ 25 g/ℓ
광택제 : 사카린, 부틴디올 등
도데실황산나트륨 : 55 ∼ 75 ppm
pH : 4 ∼ 6
욕온 : 55 ∼ 65 ℃
전류 밀도 : 1 ∼ 6 A/d㎡
수세 및 산세 후, 계속해서, 롤·투·롤형의 연속 도금 라인 상에서, Ni 층 상에 11 ㎍/d㎡ 의 부착량의 Cr 층을 이하의 조건으로 전해 크로메이트 처리함으로써 부착시켰다.
·전해 크로메이트 처리 (순 (純) 크로메이트 처리 (다른 금속을 수반하지 않는 크로메이트 처리))
액조성 : 중크롬산칼륨 1 ∼ 10 g/ℓ, 아연 0 g/ℓ
pH : 7 ∼ 10
액온 : 40 ∼ 60 ℃
전류 밀도 : 0.1 ∼ 2.6 A/d㎡
쿨롬량 : 0.5 ∼ 30 As/d㎡
계속해서, 롤·투·롤형의 연속 도금 라인 상에서, Cr 층 상에 두께 2 ∼ 10 ㎛ 의 극박 구리층을 이하의 조건으로 전기 도금함으로써 형성하여, 캐리어 부착 동박을 제조하였다.
·극박 구리층
구리 농도 : 30 ∼ 120 g/ℓ
H2SO4 농도 : 20 ∼ 120 g/ℓ
전해액 온도 : 20 ∼ 80 ℃
전류 밀도 : 10 ∼ 100 A/d㎡
<No.2>
동박 캐리어로서, 두께 35 ㎛ 의 장척의 전해 동박 (JX 닛코 닛세키 킨조쿠사 제조 JTC) 을 준비하였다. 이 동박의 샤이니면에 대해, 이하의 조건으로 롤·투·롤형의 연속 도금 라인으로 전기 도금함으로써 100 ㎍/d㎡ 의 부착량의 Ni 층을 형성하였다. 이 때, Ni 층 형성시에, Ni 도금액 중에 황산아연 (ZnSO4) 의 형태의 아연을 첨가함으로써 Ni 층 중에 Zn 을 혼입하였다.
·Ni 층 (하지 도금) (니켈아연 합금 도금)
황산니켈 : 270 ∼ 280 g/ℓ
염화니켈 : 35 ∼ 45 g/ℓ
아세트산니켈 : 10 ∼ 20 g/ℓ
황산아연 : 0.05 ∼ 50 g/ℓ
시트르산3나트륨 : 15 ∼ 25 g/ℓ
광택제 : 사카린, 부틴디올 등
도데실황산나트륨 : 55 ∼ 75 ppm
pH : 4 ∼ 6
욕온 : 55 ∼ 65 ℃
전류 밀도 : 1 ∼ 6 A/d㎡
수세 및 산세 후, 계속해서, 롤·투·롤형의 연속 도금 라인 상에서, Ni 층 상에 11 ㎍/d㎡ 의 부착량의 Cr 층을 이하의 조건으로 전해 크로메이트 처리함으로써 부착시켰다. 이 때, Cr 층 형성시에, 크로메이트 처리액 중에 황산아연 (ZnSO4) 의 형태의 아연을 첨가함으로써 Cr 층 중에 Zn 을 혼입하였다.
·전해 크로메이트 처리 (아연 크로메이트 처리)
액조성 : 중크롬산칼륨 1 ∼ 10 g/ℓ, 아연 0.05 ∼ 10 g/ℓ
pH : 7 ∼ 10
액온 : 40 ∼ 60 ℃
전류 밀도 : 0.1 ∼ 2.6 A/d㎡
쿨롬량 : 0.5 ∼ 30 As/d㎡
계속해서, 롤·투·롤형의 연속 도금 라인 상에서, Cr 층 상에 두께 2 ∼ 10 ㎛ 의 극박 구리층을 이하의 조건으로 전기 도금함으로써 형성하여, 캐리어 부착 동박을 제조하였다.
·극박 구리층
구리 농도 : 30 ∼ 120 g/ℓ
H2SO4 농도 : 20 ∼ 120 g/ℓ
전해액 온도 : 20 ∼ 80 ℃
전류 밀도 : 10 ∼ 100 A/d㎡
<No.3 ∼ 43>
No.1 에 대해, 라인 속도를 조정함으로써 Ni 부착량 및 Cr 부착량을 표 1 에 기재된 바와 같이 다양하게 변경시켰다. 또한, Ni 부착량이 1000 ㎍/d㎡ 이상인 경우, Ni 층 (하지 도금) 의 전류 밀도를 7 ∼ 11 A/d㎡ 로 하였다. 또, Ni 층 형성시 또는 크로메이트 처리시에, Ni 도금액 또는 크로메이트 처리액 중에 황산아연 (ZnSO4) 의 형태의 아연을 첨가하여, 아연 농도 : 0.05 ∼ 50 g/ℓ 의 범위에서 조정함으로써, 중간층의 Zn 부착량을 표 1 에 기재된 바와 같이 변화시켰다. 단, 비교예 15 및 16 은 아연 농도를 각각 10 g/ℓ 및 15 g/ℓ 로 하였다. 표 중, 하지 도금 부분에 「Ni」 라고 표기되어 있는 것은, 니켈 단독 도금을 실시한 것을 의미하고, 「Ni-Zn」 이라고 표기되어 있는 것은, 니켈아연 합금 도금을 실시한 것을 의미한다. 또, 표 중, 크로메이트 처리 부분에 「Cr」 이라고 표기되어 있는 것은, 다른 금속을 수반하지 않는 크로메이트 처리를 실시한 것을 의미하고, 「Zn-Cr」 이라고 표기되어 있는 것은, 아연 크로메이트 처리를 실시한 것을 의미한다. 이와 같이 하여, No.3 ∼ 43 의 캐리어 부착 동박을 제조하였다. Ni 부착량 또는 Cr 부착량이 0 인 예는 Ni 도금 또는 전해 크로메이트 처리를 실시하지 않았다고 하는 것이다. 또한, 니켈아연 합금 도금액 또는 크로메이트 처리액 중의 아연 농도를 높게 함으로써, Zn 의 부착량을 많게 할 수 있다. 또, 크로메이트 처리액 중의 크롬 농도를 높게 함으로써, Cr 의 부착량을 높게 할 수 있다.
<No.44 ∼ 53>
No.3 ∼ 43 과 동일하게 Ni 부착량 및 Cr 부착량을 다양하게 변화시킨 것 외에, 추가로 하지 도금 및 크로메이트 처리를 표 1 에 기재된 양태로 변경하였다. 구체적인 조건은 이하이다.
·「Ni-Co」 (니켈코발트 합금 도금)
상기 니켈 단독 도금의 형성 조건에 있어서, 니켈 도금액 중에 황산코발트 형태의 코발트를 첨가하여, 코발트 농도 : 0.1 ∼ 10 g/ℓ 의 범위에서 조정하여 니켈코발트 합금 도금을 형성하였다.
·「Ni-Mo」 (니켈몰리브덴 합금 도금)
상기 니켈 단독 도금의 형성 조건에 있어서, 니켈 도금액 중에 몰리브덴산나트륨 형태의 몰리브덴을 첨가하여, 몰리브덴 농도 : 0.1 ∼ 10 g/ℓ 의 범위에서 조정하여 니켈몰리브덴 합금 도금을 형성하였다.
·「Ni-W」 (니켈텅스텐 합금 도금)
상기의 니켈 단독 도금의 형성 조건에 있어서, 니켈 도금액 중에 텅스텐산나트륨 형태의 텅스텐을 첨가하여, 텅스텐 농도 : 0.1 ∼ 10 g/ℓ 의 범위에서 조정하여 니켈텅스텐 합금 도금을 형성하였다.
·「Ni-Sn」 (니켈주석 합금 도금)
상기의 니켈 단독 도금의 형성 조건에 있어서, 니켈 도금액 중에 주석산나트륨 형태의 주석을 첨가하여, 주석 농도 : 0.1 ∼ 10 g/ℓ 의 범위에서 조정하여 니켈주석 합금 도금을 형성하였다.
·「Ni-Zn-Co」 (니켈아연코발트 합금 도금)
상기의 니켈아연 합금 도금의 형성 조건에 있어서, 니켈아연 합금 도금액 중에 황산코발트 형태의 코발트를 첨가하여, 코발트 농도 : 0.1 ∼ 10 g/ℓ 의 범위에서 조정하여 니켈아연코발트 합금 도금을 형성하였다.
·「Ni-Zn-Sn」 (니켈아연주석 합금 도금)
상기의 니켈아연 합금 도금의 형성 조건에 있어서, 니켈아연 합금 도금액 중에 주석산나트륨 형태의 주석을 첨가하여, 주석 농도 : 0.1 ∼ 10 g/ℓ 의 범위에서 조정하여 니켈아연주석 합금 도금을 형성하였다.
·「Ni-P」 (니켈인 합금 도금)
(액조성) Ni : 30 ∼ 70 g/ℓ, P : 0.2 ∼ 1.2 g/ℓ
(pH) 1.5 ∼ 2.5
(액온) 30 ∼ 40 ℃
(전류 밀도) 1.0 ∼ 10.0 A/d㎡
·「Co-Cr」 (코발트 크로메이트 처리)
상기의 순크로메이트 처리의 조건에 있어서, 순크로메이트 처리액 중에 황산코발트 형태의 코발트를 첨가하여, 코발트 농도 : 0.05 ∼ 10 g/ℓ 의 범위에서 조정하여 크로메이트 처리를 실시하여, 크로메이트 처리층을 형성하였다.
2. 캐리어 부착 동박의 특성 평가
상기와 같이 하여 얻어진 캐리어 부착 동박에 대해, 이하의 방법으로 특성 평가를 실시하였다. 결과를 표 1 에 나타낸다.
<중간층의 Ni, Zn, Cr 의 부착량>
Ni (니켈), Zn (아연) 및 Cr (크롬) 의 부착량은, 앞에서 서술한 방법에 따라, SII 사 제조의 ICP 발광 분광 분석 장치 (형식 : SPS3100) 및 VARIAN 사 제조의 원자 흡광 분광 광도계 (형식 : AA240FS) 를 사용하여 분석하였다.
<핀홀>
민생용의 사진용 백라이트를 광원으로 하여, 육안으로 핀홀의 수를 측정하였다. 평가는 이하의 기준에 의해 실시하였다.
× : 핀홀 10,000 개/d㎡ 초과
△ : 핀홀 5,000 개/d㎡ 이상 ∼ 10,000 개/d㎡ 이하
○ : 핀홀 100 개/d㎡ 이상 ∼ 5,000 개/d㎡ 미만
◎ : 핀홀 20 개/d㎡ 이상 ∼ 100 개/d㎡ 미만
◎◎ : 핀홀 20 개/d㎡ 미만
<박리 강도 (BT 프레스 후)>
캐리어 부착 동박의 극박 구리층측을 BT 기판과 첩합하여 온도 195 ℃ 에서 2 시간 프레스한 후, 캐리어 부착 동박의 캐리어측을 50 ㎜/분의 박리 속도, 박리 각도는 90°에서 JIS C6471 에 준거하여 박리함으로써 박리 강도를 측정하였다. 결과를 표 1 에 나타낸다.
No.1 은 중간층에 Zn 을 함유하고 있지 않은 케이스이다. Ni 및 Cr 의 부착량이 적절한 점에서, 실용 가능할 정도의 핀홀의 빈도 및 박리 강도가 얻어졌다. 그러나, Ni 및 Cr 의 부착량은 No.1 과 동일한 정도로서, 중간층에 Zn 을 적절량 첨가한 No.2 는, 핀홀의 수가 더욱 감소하고, 박리 강도가 상승하였다. 박리 강도는 0.5 ∼ 120 g/㎝ 의 범위가 적절하고, 0.5 ∼ 80 g/㎝ 가 보다 적절한 범위이고, 2 ∼ 50 g/㎝ 가 더욱 보다 적절한 범위이고, 5 ∼ 50 g/㎝ 가 더욱 보다 적절한 범위이고, 10 ∼ 40 g/㎝ 가 더욱 보다 적절한 범위이고, 26 ∼ 35 g/㎝ 가 더욱 보다 적절한 범위이다. 또한, 박리 강도가 낮아도 되는 경우에는, 박리 강도는 5 ∼ 25 g/㎝ 로 해도 되고, 10 ∼ 15 g/㎝ 로 해도 된다.
그 밖의 발명예에 있어서도, Ni 및 Cr 의 부착량이 동등한 예와 비교함으로써, 핀홀의 빈도 및 박리 강도의 개선이 도모되어 있는 것을 알 수 있다. 한편, No.15 및 16 은 Zn 부착량이 지나치게 많음으로써, 박리 강도가 지나치게 높았다. No.29 ∼ 33 은 Ni 층 또는 Cr 층을 형성하지 않았던 점에서, Ni 부착량에 상관없이 박리 불가로 되었다. No.36 ∼ 37 은 Ni 의 부착량이 지나치게 적음으로써, 밀착력이 과잉이 되고, 핀홀의 발생도 많아졌다. No.38 ∼ 41 은 Ni 부착량이 높고, 발명예 정도의 박리 강도는 얻어지지 않았다. 또, Ni 부착량이 많기 때문에, 코스트적으로 불리해진다.
[표 1-1]
Figure 112015063547454-pct00013
[표 1-2]
Figure 112015063547454-pct00014

Claims (31)

  1. 동박 캐리어, 중간층, 극박 구리층을 이 순서로 갖는 캐리어 부착 동박으로서, 중간층은 동박 캐리어측으로부터 순서대로 Ni 층, Cr 층을 갖고, 중간층에 있어서의 Ni 의 부착량은 100 ㎍/d㎡ 이상 1000 ㎍/d㎡ 미만이고, 중간층에 있어서의 Cr 의 부착량은 5 ∼ 100 ㎍/d㎡ 인, 캐리어 부착 동박.
  2. 동박 캐리어, 중간층, 극박 구리층을 이 순서로 갖는 캐리어 부착 동박으로서, 중간층은 동박 캐리어측으로부터 순서대로 Ni 층, Cr 층을 갖고, 중간층에 있어서의 Ni 의 부착량은 100 ㎍/d㎡ 이상 1000 ㎍/d㎡ 미만이고, 중간층에 있어서의 Cr 의 부착량은 5 ∼ 100 ㎍/d㎡ 이고, 중간층에는 또한 1 ∼ 70 ㎍/d㎡ 의 부착량으로 Zn 이 존재하는, 캐리어 부착 동박.
  3. 제 1 항에 있어서,
    Ni 의 부착량이 200 ㎍/d㎡ 이상 1000 ㎍/d㎡ 미만이고, Cr 의 부착량이 20 ∼ 40 ㎍/d㎡ 인, 캐리어 부착 동박.
  4. 제 2 항에 있어서,
    Ni 의 부착량이 200 ㎍/d㎡ 이상 1000 ㎍/d㎡ 미만이고, Cr 의 부착량이 20 ∼ 40 ㎍/d㎡ 인, 캐리어 부착 동박.
  5. 제 1 항에 있어서,
    중간층에는 또한 Zn 이 존재하며,
    중간층에 존재하는 Cr 에 대한 Zn 의 질량비의 값이 0.01 ∼ 5 의 범위인, 캐리어 부착 동박.
  6. 제 2 항에 있어서,
    중간층에 존재하는 Cr 에 대한 Zn 의 질량비의 값이 0.01 ∼ 5 의 범위인, 캐리어 부착 동박.
  7. 제 3 항에 있어서,
    중간층에는 또한 Zn 이 존재하며,
    중간층에 존재하는 Cr 에 대한 Zn 의 질량비의 값이 0.01 ∼ 5 의 범위인, 캐리어 부착 동박.
  8. 제 4 항에 있어서,
    중간층에 존재하는 Cr 에 대한 Zn 의 질량비의 값이 0.01 ∼ 5 의 범위인, 캐리어 부착 동박.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    Cr 은 전해 크로메이트에 의해 부착되어 있는, 캐리어 부착 동박.
  10. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 극박 구리층 표면에 조화 처리층을 갖는, 캐리어 부착 동박.
  11. 제 9 항에 있어서,
    상기 극박 구리층 표면에 조화 처리층을 갖는, 캐리어 부착 동박.
  12. 제 10 항에 있어서,
    상기 조화 처리층이, 구리, 니켈, 코발트, 인, 텅스텐, 비소, 몰리브덴, 크롬 및 아연으로 이루어지는 군에서 선택된 어느 단체 또는 어느 1 종 이상을 함유하는 합금으로 이루어지는 층인, 캐리어 부착 동박.
  13. 제 10 항에 있어서,
    상기 조화 처리층의 표면에, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1 종 이상의 층을 갖는, 캐리어 부착 동박.
  14. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 극박 구리층의 표면에, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1 종 이상의 층을 갖는, 캐리어 부착 동박.
  15. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 극박 구리층 상에 수지층을 구비하는, 캐리어 부착 동박.
  16. 제 10 항에 있어서,
    상기 조화 처리층 상에 수지층을 구비하는, 캐리어 부착 동박.
  17. 제 13 항에 있어서,
    상기 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1 종 이상의 층 상에 수지층을 구비하는, 캐리어 부착 동박.
  18. 제 14 항에 있어서,
    상기 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1 종 이상의 층 상에 수지층을 구비하는, 캐리어 부착 동박.
  19. 제 15 항에 있어서,
    상기 수지층이 유전체를 함유하는, 캐리어 부착 동박.
  20. 제 16 항에 있어서,
    상기 수지층이 유전체를 함유하는, 캐리어 부착 동박.
  21. 제 17 항에 있어서,
    상기 수지층이 유전체를 함유하는, 캐리어 부착 동박.
  22. 제 18 항에 있어서,
    상기 수지층이 유전체를 함유하는, 캐리어 부착 동박.
  23. 제 1 항 내지 제 8 항 중 어느 한 항에 기재된 캐리어 부착 동박을 사용하여 제조한, 프린트 배선판.
  24. 제 1 항 내지 제 8 항 중 어느 한 항에 기재된 캐리어 부착 동박을 사용하여 제조한, 프린트 회로판.
  25. 제 1 항 내지 제 8 항 중 어느 한 항에 기재된 캐리어 부착 동박을 사용하여 제조한, 구리 피복 적층판.
  26. 제 1 항 내지 제 8 항 중 어느 한 항에 기재된 캐리어 부착 동박과 절연 기판을 준비하는 공정,
    상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
    상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정을 거쳐 구리 피복 적층판을 형성하고,
    그 후, 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법 중 어느 방법에 의해 회로를 형성하는 공정을 포함하는, 프린트 배선판의 제조 방법.
  27. 제 1 항 내지 제 8 항 중 어느 한 항에 기재된 캐리어 부착 동박의 상기 극박 구리층측 표면에 회로를 형성하는 공정,
    상기 회로가 매몰되도록 상기 캐리어 부착 동박의 상기 극박 구리층측 표면에 수지층을 형성하는 공정,
    상기 수지층 상에 회로를 형성하는 공정,
    상기 수지층 상에 회로를 형성한 후에, 상기 캐리어를 박리시키는 공정, 및
    상기 캐리어를 박리시킨 후에, 상기 극박 구리층을 제거함으로써, 상기 극박 구리층측 표면에 형성한, 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정을 포함하는, 프린트 배선판의 제조 방법.
  28. 제 27 항에 있어서,
    상기 수지층 상에 회로를 형성하는 공정이, 상기 수지층 상에 다른 캐리어 부착 동박을 극박 구리층측으로부터 첩합하고, 상기 수지층에 첩합한 캐리어 부착 동박을 사용하여 상기 회로를 형성하는 공정인, 프린트 배선판의 제조 방법.
  29. 제 1 항 내지 제 8 항 중 어느 한 항에 기재된 캐리어 부착 동박의 상기 극박 구리층측 표면에 회로를 형성하는 공정,
    상기 회로가 매몰되도록 상기 캐리어 부착 동박의 상기 극박 구리층측 표면에 수지층을 형성하는 공정,
    상기 수지층 상에 회로를 형성하는 공정,
    상기 수지층 상에 회로를 형성한 후에, 상기 캐리어를 박리시키는 공정, 및
    상기 캐리어를 박리시킨 후에, 상기 극박 구리층을 제거함으로써, 상기 극박 구리층측 표면에 형성한, 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정을 포함하고,
    상기 수지층 상에 회로를 형성하는 공정이, 상기 수지층 상에 다른 캐리어 부착 동박을 극박 구리층측으로부터 첩합하고, 상기 수지층에 첩합한 캐리어 부착 동박을 사용하여 상기 회로를 형성하는 공정이며,
    상기 수지층 상에 첩합하는 다른 캐리어 부착 동박이, 이하 (1) ~ (8) 중 어느 하나를 만족하는 캐리어 부착 동박인, 프린트 배선판의 제조 방법.
    (1) 동박 캐리어, 중간층, 극박 구리층을 이 순서로 갖는 캐리어 부착 동박으로서, 중간층은 동박 캐리어측으로부터 순서대로 Ni 층, Cr 층을 갖고, 중간층에 있어서의 Ni 의 부착량은 100 ㎍/d㎡ 이상 1000 ㎍/d㎡ 미만이고, 중간층에 있어서의 Cr 의 부착량은 5 ∼ 100 ㎍/d㎡ 인, 캐리어 부착 동박.
    (2) 동박 캐리어, 중간층, 극박 구리층을 이 순서로 갖는 캐리어 부착 동박으로서, 중간층은 동박 캐리어측으로부터 순서대로 Ni 층, Cr 층을 갖고, 중간층에 있어서의 Ni 의 부착량은 100 ㎍/d㎡ 이상 1000 ㎍/d㎡ 미만이고, 중간층에 있어서의 Cr 의 부착량은 5 ∼ 100 ㎍/d㎡ 이고, 중간층에는 또한 1 ∼ 70 ㎍/d㎡ 의 부착량으로 Zn 이 존재하는, 캐리어 부착 동박.
    (3) 상기 Ni 의 부착량이 200 ㎍/d㎡ 이상 1000 ㎍/d㎡ 미만이고, 상기 Cr 의 부착량이 20 ∼ 40 ㎍/d㎡ 인 (1) 에 기재된 캐리어 부착 동박.
    (4) 상기 Ni 의 부착량이 200 ㎍/d㎡ 이상 1000 ㎍/d㎡ 미만이고, 상기 Cr 의 부착량이 20 ∼ 40 ㎍/d㎡ 인 (2) 에 기재된 캐리어 부착 동박.
    (5) 중간층에는 또한 Zn 이 존재하며, 중간층에 존재하는 Cr 에 대한 Zn 의 질량비의 값이 0.01 ∼ 5 의 범위인 (1) 에 기재된 캐리어 부착 동박.
    (6) 중간층에 존재하는 Cr 에 대한 Zn 의 질량비의 값이 0.01 ∼ 5 의 범위인 (2) 에 기재된 캐리어 부착 동박.
    (7) 중간층에는 또한 Zn 이 존재하며, 중간층에 존재하는 Cr 에 대한 Zn 의 질량비의 값이 0.01 ∼ 5 의 범위인 (3) 에 기재된 캐리어 부착 동박.
    (8) 중간층에 존재하는 Cr 에 대한 Zn 의 질량비의 값이 0.01 ∼ 5 의 범위인 (4) 에 기재된 캐리어 부착 동박.
  30. 제 27 항에 있어서,
    상기 수지층 상에 회로를 형성하는 공정이, 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법 중 어느 방법에 의해 실시되는, 프린트 배선판의 제조 방법.
  31. 제 27 항에 있어서,
    상기 표면에 회로를 형성하는 캐리어 부착 동박이, 당해 캐리어 부착 동박의 동박 캐리어의 표면에 기판 또는 수지층을 갖는, 프린트 배선판의 제조 방법.
KR1020157017543A 2012-11-30 2013-11-29 캐리어 부착 동박 KR101793799B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012263820A JP5364838B1 (ja) 2012-11-30 2012-11-30 キャリア付銅箔
JPJP-P-2012-263820 2012-11-30
PCT/JP2013/082282 WO2014084384A1 (ja) 2012-11-30 2013-11-29 キャリア付銅箔

Publications (2)

Publication Number Publication Date
KR20150090239A KR20150090239A (ko) 2015-08-05
KR101793799B1 true KR101793799B1 (ko) 2017-11-03

Family

ID=49850383

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157017543A KR101793799B1 (ko) 2012-11-30 2013-11-29 캐리어 부착 동박

Country Status (5)

Country Link
JP (1) JP5364838B1 (ko)
KR (1) KR101793799B1 (ko)
CN (1) CN104822524B (ko)
TW (1) TWI503058B (ko)
WO (1) WO2014084384A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5997080B2 (ja) * 2013-03-05 2016-09-21 Jx金属株式会社 キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板、プリント回路板、銅張積層板、及び、プリント配線板の製造方法
TWI616122B (zh) 2014-05-28 2018-02-21 Jx Nippon Mining & Metals Corp 表面處理銅箔、附載體銅箔、積層體、印刷配線板、電子機器、表面處理銅箔的製造方法及印刷配線板的製造方法
KR102138756B1 (ko) * 2014-12-20 2020-07-28 미쯔비시 케미컬 주식회사 전자 부재용 밀봉 필름
JP6640567B2 (ja) * 2015-01-16 2020-02-05 Jx金属株式会社 キャリア付銅箔、積層体、プリント配線板、電子機器の製造方法及びプリント配線板の製造方法
JP6509608B2 (ja) * 2015-03-30 2019-05-08 Jx金属株式会社 キャリア付銅箔、積層体、プリント配線板、電子機器及びプリント配線板の製造方法
TWI683604B (zh) * 2016-12-23 2020-01-21 德商德國艾托特克公司 於接觸墊上形成可焊接焊料沉積物的方法及在活化接觸墊上暴露可焊接焊料沉積物之印刷電路板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006022406A (ja) 2000-09-22 2006-01-26 Furukawa Circuit Foil Kk キャリア付き極薄銅箔
JP2007186782A (ja) 2005-12-15 2007-07-26 Furukawa Circuit Foil Kk キャリア付き極薄銅箔及びプリント配線基板
JP2010006071A (ja) 2009-08-21 2010-01-14 Furukawa Electric Co Ltd:The 表面処理銅箔、キャリア付き極薄銅箔、フレキシブル銅張積層板及びポリイミド系フレキシブルプリント配線板
JP2011166018A (ja) 2010-02-12 2011-08-25 Jx Nippon Mining & Metals Corp プリント配線板用銅箔

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59168691A (ja) * 1983-03-15 1984-09-22 松下電工株式会社 金属ベ−ス両面銅張積層板のスルホ−ル加工方法
JP4612978B2 (ja) * 2001-09-20 2011-01-12 日本電解株式会社 複合銅箔及びその製造方法
JP4429979B2 (ja) * 2005-06-29 2010-03-10 古河電気工業株式会社 キャリア付き極薄銅箔及びキャリア付き極薄銅箔の製造方法
CN1984527B (zh) * 2005-12-15 2010-12-01 古河电气工业株式会社 带载体的极薄铜箔及印刷电路基板
JP4906496B2 (ja) * 2006-12-25 2012-03-28 新光電気工業株式会社 半導体パッケージ
US8142905B2 (en) * 2008-06-17 2012-03-27 Jx Nippon Mining & Metals Corporation Copper foil for printed circuit board and copper clad laminate for printed circuit board
KR101203436B1 (ko) * 2009-06-30 2012-11-21 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 프린트 배선판용 동박

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006022406A (ja) 2000-09-22 2006-01-26 Furukawa Circuit Foil Kk キャリア付き極薄銅箔
JP2007186782A (ja) 2005-12-15 2007-07-26 Furukawa Circuit Foil Kk キャリア付き極薄銅箔及びプリント配線基板
JP2010006071A (ja) 2009-08-21 2010-01-14 Furukawa Electric Co Ltd:The 表面処理銅箔、キャリア付き極薄銅箔、フレキシブル銅張積層板及びポリイミド系フレキシブルプリント配線板
JP2011166018A (ja) 2010-02-12 2011-08-25 Jx Nippon Mining & Metals Corp プリント配線板用銅箔

Also Published As

Publication number Publication date
CN104822524A (zh) 2015-08-05
WO2014084384A1 (ja) 2014-06-05
TW201433220A (zh) 2014-08-16
KR20150090239A (ko) 2015-08-05
JP2014108559A (ja) 2014-06-12
JP5364838B1 (ja) 2013-12-11
CN104822524B (zh) 2016-09-28
TWI503058B (zh) 2015-10-01

Similar Documents

Publication Publication Date Title
KR101766554B1 (ko) 캐리어 부착 동박
KR101954051B1 (ko) 캐리어 부착 동박
KR101780130B1 (ko) 캐리어 부착 동박
KR101793799B1 (ko) 캐리어 부착 동박
KR101797333B1 (ko) 캐리어 부착 동박
JP6379038B2 (ja) キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板、プリント回路板、銅張積層板、及び、プリント配線板の製造方法
WO2014065430A1 (ja) キャリア付銅箔、それを用いた銅張積層板、プリント配線板、プリント回路板、及び、プリント配線板の製造方法
JP5870148B2 (ja) キャリア付銅箔、プリント回路板の製造方法、銅張積層板、銅張積層板の製造方法、及び、プリント配線板の製造方法
JP2014193606A (ja) キャリア付銅箔、それを用いた銅張積層板、プリント配線板、それを用いた電子機器及びプリント配線板の製造方法
TWI551434B (zh) Fabricated copper foil, use of its copper-clad laminate, printed wiring board, printed circuit board and printed wiring board manufacturing method
JP6377329B2 (ja) キャリア付銅箔、銅張積層板の製造方法、及び、プリント配線板の製造方法
JP6415033B2 (ja) キャリア付銅箔、銅張積層板の製造方法、及び、プリント配線板の製造方法
JP6396967B2 (ja) キャリア付銅箔及びキャリア付き銅箔を用いた銅張積層板
JP2015205481A (ja) キャリア付銅箔、銅張積層板、プリント配線板、電子機器及びプリント配線板の製造方法
WO2014084321A1 (ja) キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板及びプリント回路板
JP2015078421A (ja) キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板、プリント回路板、銅張積層板、及び、プリント配線板の製造方法
JP2015163740A (ja) キャリア付銅箔、プリント配線板、プリント回路板、銅張積層板、及び、プリント配線板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal