KR20170037822A - 기판 처리 방법 및 기판 처리 장치 - Google Patents

기판 처리 방법 및 기판 처리 장치 Download PDF

Info

Publication number
KR20170037822A
KR20170037822A KR1020160119927A KR20160119927A KR20170037822A KR 20170037822 A KR20170037822 A KR 20170037822A KR 1020160119927 A KR1020160119927 A KR 1020160119927A KR 20160119927 A KR20160119927 A KR 20160119927A KR 20170037822 A KR20170037822 A KR 20170037822A
Authority
KR
South Korea
Prior art keywords
wafer
substrate
back surface
polishing
stage
Prior art date
Application number
KR1020160119927A
Other languages
English (en)
Other versions
KR102556220B1 (ko
Inventor
아키히로 구보
데루히코 고다마
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20170037822A publication Critical patent/KR20170037822A/ko
Application granted granted Critical
Publication of KR102556220B1 publication Critical patent/KR102556220B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/11—Lapping tools
    • B24B37/20—Lapping pads for working plane surfaces
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70525—Controlling normal operating mode, e.g. matching different apparatus, remote control or prediction of failure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70716—Stages
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/70908—Hygiene, e.g. preventing apparatus pollution, mitigating effect of pollution or removing pollutants from apparatus
    • G03F7/70925—Cleaning, i.e. actively freeing apparatus from pollutants, e.g. using plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67219—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one polishing chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68728—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of separate clamping members, e.g. clamping fingers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions

Abstract

패턴 노광 시에 있어서, 기판이 노광되는 위치가 정상적인 위치로부터 어긋나버리는 것을 방지할 수 있는 기술을 제공하는 것이다. 본 발명의 기판 처리 방법은, 패턴 노광 전의 반도체 웨이퍼인 기판의 이면을 연마해서 당해 이면을 조면화 처리한다. 그리고, 연마 후의 이면에 대하여 거칠기 완화용의 처리가 행하여지지 않는다. 이 조면화 처리에 의해, 노광 시에 당해 기판을 흡착하여 재치하는 스테이지에 대한 기판의 이면의 접촉 면적이 감소되기 때문에, 흡착된 기판의 이면이 스테이지 상을 미끄러지는 것이 가능해져서, 스테이지 상에서의 기판의 왜곡을 해소할 수 있다. 그 결과로서, 기판의 노광 위치에 대해서 정상적인 위치로부터의 어긋남을 억제하여, 노광의 오버레이 개선을 도모할 수 있다.

Description

기판 처리 방법 및 기판 처리 장치{SUBSTRATE PROCESSING METHOD AND SUBSTRATE PROCESSING APPARATUS}
본 발명은, 패턴 노광 전의 반도체 웨이퍼인 기판에 대하여 행하는 처리를 포함하는 기판 처리 방법 및 기판 처리 장치에 관한 것이다.
반도체 장치는 다층 배선 구조를 갖고 있다. 그 다층 배선 구조를 형성하기 위해서, 반도체 장치의 제조 과정에서는, 배선을 형성하기 위한 마스크 패턴인 레지스트 패턴을 형성하는 포토리소그래피 공정이, 기판인 반도체 웨이퍼(이하, 웨이퍼라고 기재함)에 복수회 행하여진다. 각 포토리소그래피 공정간에서는, 웨이퍼의 동일한 영역에 샷이 행해지도록 노광 처리가 이루어진다. 상기 반도체 장치의 배선의 미세화가 진행됨으로써, 앞의 포토리소그래피 공정에서 샷이 행하여지는 영역과, 후의 포토리소그래피 공정에서 샷이 행하여지는 영역과의 위치 정렬의 정밀도, 즉 오버레이(중첩)의 정밀도를 높게 하는 것이 요구되고 있다.
그런데, 웨이퍼는, 노광 처리 시에는 노광기에 설치되는 스테이지에 적재되고, 스테이지에 형성되는 흡인구에 의해 당해 스테이지의 표면을 향해서 흡인되고, 스테이지 상에서의 당해 웨이퍼의 위치가 고정된 상태에서 노광 샷이 행하여진다. 그러나, 노광기에 반송되는 웨이퍼는 평탄하지 않고, 왜곡이 발생하는 경우가 있다. 그러한 웨이퍼가 스테이지에 적재되면, 왜곡된 상태 그대로 당해 스테이지에 흡착되어 노광 샷이 행하여지는 경우가 있다. 그 경우, 본래의 샷이 행하여지는 영역으로부터 어긋난 영역에 샷이 행해지게 된다. 따라서, 상기 오버레이의 정밀도를 높게 하는 것에 대해서는 한계가 있었다. 특허문헌 1에는 스캐터로미터(scatterometer)를 사용해서 오버레이에 관한 에러를 검출하고, 그에 의해서 노광을 행하기 위한 스캐너 동작을 제어하는 것에 대해 기재되어 있지만, 상기 웨이퍼를 스테이지에 적재할 때의 문제에 대해서는 착안되어 있지 않아, 당해 문제를 해결할 수 있는 것이 아니다.
일본 특허 공개 제2011-171732호 공보
본 발명은, 패턴 노광 시에 있어서, 기판이 노광되는 위치가 정상적인 위치로부터 어긋나버리는 것을 방지할 수 있다.
본 발명의 기판 처리 방법은, 패턴 노광 전의 기판의 이면을 연마해서 상기 이면을 조면화 처리하고, 연마 후의 이면에 대하여 거칠기 완화용의 처리를 행하지 않는 것을 특징으로 한다.
본 발명의 기판 처리 장치는, 기판에 대하여 레지스트막을 형성하고, 패턴 노광 후의 기판을 현상하는 기판 처리 장치로서,
상기 패턴 노광 전의 기판의 이면을 조면화 처리하기 위해서 상기 이면을 연마하는 연마 처리부를 포함하고, 연마 후의 이면에 대하여 거칠기 완화용의 처리를 행하지 않는다.
본 발명에 따르면, 반도체 웨이퍼인 기판의 이면을 연마해서 조면화 처리함으로써, 노광 시에 당해 기판을 흡착하여 재치하는 스테이지에 대한 접촉 면적이 감소한다. 그에 의해, 흡착된 기판의 이면이 스테이지상을 미끄러지는 것이 가능해지고, 기판이 스테이지의 표면을 따라 교정되어, 당해 스테이지 상에서의 기판의 왜곡이 해소된다. 따라서, 기판이 노광되는 위치에 대해서, 정상적인 위치로부터의 어긋남을 억제할 수 있다. 그에 의해, 노광의 오버레이의 개선을 도모할 수 있다.
도 1은 상기 도포, 현상 장치의 상세한 평면도이다.
도 2는 상기 도포, 현상 장치의 사시도이다.
도 3은 상기 도포, 현상 장치의 개략적인 종단 측면도이다.
도 4는 상기 노광기에 포함되는 스테이지의 종단 측면도이다.
도 5는 상기 노광기의 스테이지의 평면도이다.
도 6은 상기 도포, 현상 장치에 설치되는 조면화 처리 모듈의 구성을 도시하는 사시도이다.
도 7은 상기 조면화 처리 모듈의 종단 측면도이다.
도 8은 상기 조면화 처리 모듈에 설치되는 지석의 이동을 설명하는 설명도이다.
도 9는 조면화 처리 모듈의 동작의 설명도이다.
도 10은 조면화 처리 모듈의 동작의 설명도이다.
도 11은 상기 조면화 처리 모듈에 의해 웨이퍼의 이면에 형성되는 홈의 개략도이다.
도 12는 상기 홈이 형성된 웨이퍼가 상기 노광기의 스테이지에 적재되는 모습을 도시하는 설명도이다.
도 13은 상기 홈이 형성된 웨이퍼가 상기 노광기의 스테이지에 적재되는 모습을 도시하는 설명도이다.
도 14는 상기 홈이 형성된 웨이퍼가 상기 노광기의 스테이지에 적재되는 모습을 도시하는 설명도이다.
도 15는 상기 홈이 형성되어 있지 않은 웨이퍼가 상기 노광기의 스테이지에 적재되는 모습을 도시하는 설명도이다.
도 16은 웨이퍼에 있어서 동마찰 계수를 측정하는 영역의 일례를 도시하는 평면도이다.
도 17은 다른 구성의 조면화 처리 모듈을 도시하는 사시도이다.
도 18은 상기 조면화 처리 모듈의 동작을 도시하는 설명도이다.
도 19는 상기 조면화 처리 모듈의 동작을 도시하는 설명도이다.
도 20은 평가 시험의 결과를 나타내는 그래프도이다.
도 21은 시뮬레이션의 결과를 도시하는 설명도이다.
도 22는 시뮬레이션의 결과를 도시하는 설명도이다.
도 23은 시뮬레이션의 결과를 도시하는 설명도이다.
도 24는 평가 시험의 결과를 나타내는 그래프도이다.
도 25는 평가 시험의 결과를 나타내는 그래프도이다.
도 26은 평가 시험에 의해 얻어진 화상을 도시하는 설명도이다.
도 27은 평가 시험에 의해 얻어진 화상을 도시하는 설명도이다.
도 28은 평가 시험에 의해 얻어진 화상을 도시하는 설명도이다.
도 29는 평가 시험에 의해 얻어진 화상을 도시하는 설명도이다.
도 30은 평가 시험에 의해 얻어진 화상을 도시하는 설명도이다.
도 31은 평가 시험에 의해 얻어진 화상을 도시하는 설명도이다.
도 1 내지 도 3을 사용하여, 본 발명의 기판 처리 방법을 실시하는 도포, 현상 장치(1)와 노광기(D4)로 이루어지는 기판 처리 시스템에 대해서 설명한다. 도 1, 도 2, 도 3은, 각각 당해 도포, 현상 장치(1)의 평면도, 사시도, 개략적인 종단 측면도이다. 이 도포, 현상 장치(1)는, 캐리어 블록(D1)과, 처리 블록(D2)과, 인터페이스 블록(D3)을 직선 형상으로 접속해서 구성되어 있다. 인터페이스 블록(D3)에, 노광기(D4)가 접속되어 있다. 이후의 설명에서는, 블록(D1 내지 D3)의 배열 방향을 전후 방향으로 한다. 캐리어 블록(D1)에는, 도포, 현상 장치(1)의 외부로부터 원형의 기판인 웨이퍼(W)를 저장하는 캐리어(C)가 반송되고, 당해 캐리어 블록(D1)은, 캐리어(C)의 적재대(11)와, 개폐부(12)와, 개폐부(12)를 통해서 캐리어(C)로부터 웨이퍼(W)를 반송하기 위한 이동 탑재 기구(13)를 구비하고 있다.
처리 블록(D2)은, 웨이퍼(W)에 액 처리를 행하는 제1 내지 제6 단위 블록(E1 내지 E6)이 아래에서부터 순서대로 적층되어 구성되어 있다. 설명의 편의상 웨이퍼(W)에 하층측의 반사 방지막을 형성하는 처리를 「BCT」, 웨이퍼(W)에 레지스트막을 형성하는 처리를 「COT」, 노광 후의 웨이퍼(W)에 레지스트 패턴을 형성하기 위한 처리를 「DEV」라고 각각 표현하는 경우가 있다. 이 예에서는, 도 2에 도시한 바와 같이 아래에서부터 BCT층, COT층, DEV층이 2층씩 쌓아져 있다. 동일한 단위 블록에 있어서, 서로 병행하여 웨이퍼(W)의 반송 및 처리가 행하여진다.
여기에서는 단위 블록 중 대표해서 제3 단위 블록(E3)을, 도 1을 참조하면서 설명한다. 캐리어 블록(D1)으로부터 인터페이스 블록(D3)을 향하는 반송 영역(14)의 좌우의 일방측에는 선반 유닛(U)이 전후 방향으로 복수 배치되고, 타방측에는 레지스트막 형성 모듈(15)이 2개 전후 방향으로 배열해서 설치되어 있다. 레지스트막 형성 모듈(15)은, 약액으로서 레지스트를 웨이퍼(W)의 표면에 공급하여, 레지스트막을 형성한다. 선반 유닛(U)은, 다수의 가열 모듈(16)을 구비하고 있다. 상기 반송 영역(14)에는, 웨이퍼(W)의 반송 기구인 반송 아암(F3)이 설치되어 있다.
단위 블록(E1, E2, E5, E6)에 대해서, 단위 블록(E3, E4)과의 차이점을 설명하면, 단위 블록(E1, E2)은, 레지스트막 형성 모듈(15) 대신에 반사 방지막 형성 모듈을 구비하고 있다. 반사 방지막 형성 모듈에서는, 반사 방지막을 형성하기 위한 약액이 웨이퍼(W)에 공급된다. 단위 블록(E5, E6)은, 레지스트막 형성 모듈(15) 대신에 현상 모듈을 구비하고 있다. 현상 모듈은 약액으로서 현상액을 웨이퍼(W)의 표면에 공급하고, 노광기(D4)에 의해 소정의 패턴을 따라서 노광된 레지스트막을 현상하여, 레지스트 패턴을 형성한다. 이러한 차이를 제외하고, 단위 블록(E1 내지 E6)은 서로 마찬가지로 구성되어 있다. 도 3에서는 각 단위 블록(E1 내지 E6)의 반송 아암에 대해서, 도면 부호 F1 내지 F6으로서 나타내고 있다.
처리 블록(D2)에 있어서의 캐리어 블록(D1)측에는, 각 단위 블록(E1 내지 E6)에 걸쳐서 상하로 신장되는 타워(G1)와, 타워(G1)에 대하여 웨이퍼(W)의 수수를 행하기 위한 승강 가능한 반송 기구인 수수 아암(17)이 설치되어 있다. 타워(G1)는, 서로 적층된 복수의 모듈에 의해 구성되어 있고, 단위 블록(E1 내지 E6)의 각 높이에 설치되는 모듈은, 당해 단위 블록(E1 내지 E6)의 각 반송 아암(F1 내지 F6)과의 사이에서 웨이퍼(W)를 주고 받을 수 있다. 이들 모듈로서는, 각 단위 블록의 높이 위치에 설치된 수수 모듈(TRS), 웨이퍼(W)의 온도 조정을 행하는 온도 조절 모듈(CPL), 복수매의 웨이퍼(W)를 일시적으로 보관하는 버퍼 모듈 및 웨이퍼(W)의 표면을 소수화하는 소수화 처리 모듈 등이 포함되어 있다. 설명을 간소화하기 위해서, 상기 소수화 처리 모듈, 온도 조절 모듈, 상기 버퍼 모듈에 관한 도시는 생략하고 있다.
인터페이스 블록(D3)은, 단위 블록(E1 내지 E6)에 걸쳐서 상하로 신장되는 타워(G2, G3, G4)와, 각 타워(G2 내지 G4)에 대하여 웨이퍼(W)를 반송하는 반송 기구인 인터페이스 아암(21 내지 23)을 구비하고 있다. 인터페이스 아암(21)은, 타워(G2)와 타워(G3)에 대하여 웨이퍼(W)의 수수를 행하기 위한 승강 가능한 반송 기구이며, 인터페이스 아암(22)은, 타워(G2)와 타워(G4)에 대하여 웨이퍼(W)의 수수를 행하기 위한 승강 가능한 반송 기구이다. 인터페이스 아암(23)은, 타워(G2)와 노광기(D4)와의 사이에서 웨이퍼(W)의 수수를 행하기 위한 반송 기구이다.
타워(G2)는, 수수 모듈(TRS), 노광 처리 전의 복수매의 웨이퍼(W)를 저장해서 체류시키는 버퍼 모듈, 노광 처리 후의 복수매의 웨이퍼(W)를 저장하는 버퍼 모듈, 및 웨이퍼(W)의 온도 조정을 행하는 온도 조절 모듈 등이 서로 적층되어 구성되어 있지만, 여기에서는 버퍼 모듈 및 온도 조절 모듈의 도시는 생략한다. 타워(G3)는, 후술하는 조면화 처리 모듈(4)을 구비하고 있다. 타워(G4)에도 모듈이 설치되어 있지만, 여기에서는 설명을 생략한다.
계속해서, 노광기(D4)에 대해서 설명한다. 노광기(D4)는, 원형의 스테이지(31)를 구비하고 있고, 도 4, 도 5는, 각각 당해 스테이지(31)의 종단 측면도, 평면도이다. 도 5에 도시한 바와 같이, 웨이퍼(W)는, 당해 웨이퍼(W)의 중심이 스테이지(31)의 중심에 일치하도록, 스테이지(31)에 적재된다. 스테이지(31)의 표면에는, 당해 스테이지(31)의 표면의 중심을 중심으로 하는 동심원을 따라 다수의 핀(32)이 서로 간격을 두고 배치되어 있다. 돌기부인 핀(32)의 상단은, 수평한 평탄면으로서 구성되어 있고, 이 평탄면에 웨이퍼(W)의 이면이 지지된다. 즉, 웨이퍼(W)의 이면은 스테이지(31)의 표면으로부터 부상하도록 지지된다.
스테이지(31)의 표면에 있어서는, 핀(32)과 겹치지 않는 위치에 다수의 흡인구(34)가 서로 분산되어 개구되어 있고, 각 흡인구(34)는, 도시하지 않은 배기원에 접속되어 있다. 이 흡인구(34)는, 연직 하방으로 웨이퍼(W)의 이면을 흡인하여, 스테이지(31)에 있어서의 웨이퍼(W)의 위치를 고정하는 역할을 갖는다. 도면을 보기 쉽게 하기 위해서, 도 5에서는 흡인구(34)를 그레이스케일로 표시하고 있다. 도면 중 도면부호 35로 나타내는 3개의 구멍(도 4에서는 2개만 표시)에는 각각 승강 핀(36)이 설치되고, 도 4 중 37은, 승강 핀(36)을 승강시키는 승강 기구이다. 승강 핀(36)이 승강함으로써, 인터페이스 아암(23)과 핀(32)과의 사이에서, 웨이퍼(W)의 수수가 행하여진다.
계속해서, 연마 처리부인 조면화 처리 모듈(4)에 대해서 도 6, 도 7의 사시도, 종단 측면도를 각각 참조하면서 설명한다. 이 조면화 처리 모듈(4)은, 상세하게는 후에 설명한 바와 같이 노광기(D4)의 스테이지(31)에 웨이퍼(W)를 정상적으로 적재하기 위해서, 노광기(D4)에 반입 전의 웨이퍼(W)의 이면을 연마해서 조면화 처리하는 모듈이다. 이 연마에 의한 조면화 처리란, 보다 구체적으로는 산술 평균 거칠기(Ra)를 크게 하는 처리이며, 더욱 상세하게는 웨이퍼(W)의 이면에 있어서의 요철을 조밀하게 형성하는 처리이다.
도면 중 도면부호 41은 웨이퍼(W)의 측 둘레를 둘러싸는 세로로 긴 수평한 링 부재이며, 링 부재(41)의 내측면에는, 둘레 방향으로 간격을 두고 복수의 둘레 끝 유지부(42)가 설치되어 있다. 둘레 끝 유지부(42)는, 링 부재(41)에 둘러싸인 웨이퍼(W)의 외주단을 중심부를 향해서 각각 가압해서 유지함으로써, 당해 웨이퍼(W)를 수평하게 지지한다. 또한, 이 둘레 끝 유지부(42)는, 도시하지 않은 구동 기구에 접속되어, 링 부재(41)의 둘레를 따라 이동함으로써, 지지한 웨이퍼(W)를 중심축을 중심으로 회전시킬 수 있다.
도면 중 도면부호 43은 지석인 연마체이며, 도 8에서는 그 평면을 나타내고 있다. 연마체(43)는, 예를 들어 평면에서 볼 때 둘레 방향으로 8개로 분할된 수평한 링 형상으로 형성되어 있다. 도 8 중에 L1로 나타내는 연마체(43)의 링의 외형의 폭은, 예를 들어 30mm이며, L2로 나타내는 연마체(43)의 링의 직경 방향의 폭은, 예를 들어 5mm이다. 연마체(43)는, 예를 들어 다이아몬드에 의해 구성되어 있고, 입도는 예를 들어 8000도 이상이다. 도면 중 도면부호 Q1은 연마체(43)의 중심이며, 상기 링 부재(41)에 지지된 웨이퍼(W)의 직경 상에 위치하고 있다.
또한, 도 6, 도 7에 도시하는 바와 같이 연마체(43)는, 수직인 지주(44A)의 상단에 지지되고, 지주(44A)의 하단은, 수평 방향으로 연장되는 아암(44B)의 일단에 접속되어 있다. 아암(44B)의 타단은 이동 기구(44)에 접속되어 있다. 당해 이동 기구(44)에 의해 연마체(43)는, 웨이퍼(W)의 이면측을 승강 가능하면서 또한 웨이퍼(W)의 직경을 따라 수평 방향으로 이동 가능하게 구성되어 있다. 도면 중 도면부호 46은 순수 공급 노즐이며, 웨이퍼(W)의 이면에 순수를 공급한다. 도면 중 도면부호 47A는 수직인 지주이며, 순수 공급 노즐(46)은 지주(47A)의 상단에 지지된다. 도면 중 도면부호 47B는 지주(47A)의 하단이 접속되는 아암이다. 아암(47B)은, 도시하지 않은 이동 기구에 접속되어 있고, 당해 이동 기구에 의해 순수가 공급되는 위치가 웨이퍼(W)의 이면의 직경을 따라 이동하도록, 순수 공급 노즐(46)이 이동한다. 도면 중 도면부호 48은 승강 기구(49)에 의해 승강하여, 링 부재(41)와 인터페이스 아암(21)과의 사이에서 웨이퍼(W)를 주고 받는 승강 핀이며, 처리 중에 있어서의 연마체(43)의 이동 및 순수 공급 노즐(46)의 이동을 방해하지 않도록 배치되어 있다.
이 조면화 처리 모듈(4)에서 행하여지는 처리에 대해, 도 8 내지 도 10을 참조하면서 설명한다. 도 8은 처리 중에 회전하는 웨이퍼(W)를 나타내고 있고, 웨이퍼(W)의 중심(P)에서 볼 때, 연마체(43)의 이동 방향을 따른 직경의 일단측을 +, 타단측을 -로서 나타내고 있다. 또한 도 8에서는, 후술하는 각 스텝 S1 내지 S6의 개시 시에 있어서의 연마체(43)의 위치를 T1 내지 T6, 스텝 S6의 종료 시에 있어서의 연마체(43)의 위치를 T7로서 나타내고 있다. 도 9, 도 10에서는, 조면화 처리 모듈(4)의 각 부의 동작을 나타내고 있다.
우선, 링 부재(41)에 의해 2.0×A(A는 0보다 큰 임의의 수치)rpm으로 웨이퍼(W)가 회전하고, 연마체(43)가 웨이퍼(W)의 하방의 소정의 위치로부터 상승하고, 도 8 중 T1로 나타내는 위치(도 9에 실선으로 나타내는 위치)에서 웨이퍼(W)의 이면에, 예를 들어 1N의 힘으로 가압됨과 함께, +방향을 향해서 이동(스캔)을 개시한다(스텝 S1). 상기 A의 일례로서는 15이며, 그 경우에는 이 스텝 S1의 웨이퍼(W)의 회전수는 30rpm이다. 또한, 상기 위치 T1에서, 연마체(43)의 중심(Q1)은, 웨이퍼(W)의 중심(P)으로부터 -방향으로 15.0mm 어긋나 있다. 또한, 연마체(43)의 +방향으로의 이동 속도는, 예를 들어 6mm/초이다.
이렇게 연마체(43)가 회전하는 웨이퍼(W)의 이면에 접촉함과 함께 당해 웨이퍼(W)에 대하여 이동함으로써, 당해 웨이퍼(W)의 이면이 연마되어 미소한 무수한 홈(10)이 형성되고, 당해 홈(10)은 아르키메데스 나선을 그리듯이 연장된다. 연마체(43)의 이동이 계속되고, 당해 연마체(43)의 중심(Q1)이 웨이퍼(W)의 중심(P)을 통과해서 웨이퍼(W)의 주연부를 향한다. 그리고 연마체(43)가 도 8 중의 위치 T2로 이동하면, 웨이퍼(W)의 회전수가 상승하여, 2.2×Arpm이 된다(스텝 S2). 당해 위치 T2에서, 연마체(43)의 중심(Q1)은 웨이퍼(W)의 중심(P)으로부터 +방향으로 11.0mm 이격되어 있다.
그리고, 연마체(43)가 이동을 계속해서 도 8 중의 위치 T3으로 이동하면, 웨이퍼(W)의 회전수가 저하되어 1.9×Arpm으로 되고(스텝 S3), 위치 T4로 이동하면, 웨이퍼(W)의 회전수가 1.5×Arpm으로 되고(스텝 S4), 위치 T5로 이동하면, 웨이퍼(W)의 회전수가 1.3×Arpm으로 되고(스텝 S5), 도 8 중의 위치 T6으로 이동하면, 웨이퍼(W)의 회전수가 Arpm으로 된다(스텝 S6). 그 후, 연마체(43)가 더 이동을 계속해서 웨이퍼(W)의 주연부에 있어서의 위치 T7(도 9 중에 쇄선으로 나타내는 위치)에 이르러, 웨이퍼(W)의 이면 전체에 홈(10)이 형성되면, 연마체(43)가 하강해서 웨이퍼(W)로부터 이격되고, 홈(10)의 형성이 종료된다. 위치 T3, T4, T5, T6, T7에서, 연마체(43)의 중심(Q1)은, 웨이퍼(W)의 중심(P)으로부터 +방향으로, 각각 34.5mm, 60.0mm, 84.5mm, 109.0mm. 133.5mm 이격되어 있다.
도 11은, 상기 스텝 S1 내지 S6에 의해, 웨이퍼(W)의 이면에 형성되는 홈(10)을 개략적으로 나타낸 것이다. 도 11에서는, 홈(10)을 2개밖에 나타내지 않았지만, 실제로는 무수한 홈(10)이 아르키메디스의 나선 형상으로 형성된다. 즉, 각 홈(10)은, 웨이퍼(W)의 중심(P)으로부터의 반경이 서로 다른 위치에, 웨이퍼(W)의 둘레 방향으로 형성된다. 또한, 도 11에서는 1개의 홈(10)에 대해서, 웨이퍼(W)의 직경 방향으로 보았을 때의 간격을 등간격인 것처럼 나타내고 있지만, 상기와 같이 연마 처리 중에 웨이퍼(W)의 회전수를 변화시키고 있기 때문에, 실제로는 직경 방향으로 보았을 때의 간격은, 당해 직경 방향에서의 위치에 따라 상이하다.
이렇게 연마에 의한 조면화 처리가 행하여진 후, 웨이퍼(W)가 소정의 회전수로 회전함과 함께, 도 10에 도시하는 바와 같이 순수 공급 노즐(46)로부터 순수(L)가 웨이퍼(W)에 토출되어, 세정 처리가 개시된다. 순수(L)의 공급 위치가 웨이퍼(W)의 이면 중심부로부터 이면 주연부로 이동하도록 순수 공급 노즐(46)이 이동하여, 웨이퍼(W)의 이면 전체에 순수가 공급되어, 연마에 의해 발생한 절삭 칩이 당해 웨이퍼(W)의 이면으로부터 제거된다. 그러한 후, 순수의 공급이 정지되고 세정 처리가 종료됨으로써, 이 조면화 처리 모듈(4)에서의 처리가 종료된다.
그런데, 상기와 같이 각 스텝 S에서, 연마체(43)가 웨이퍼(W)의 중심에 가깝게 위치할수록, 웨이퍼(W)의 회전수를 크게 하고 있다. 이것은, 가령 각 스텝 S에서 웨이퍼(W)의 회전수가 일정한 경우, 웨이퍼(W)의 중심에 가까울수록 연마체(43)에 작용하는 웨이퍼(W)의 회전의 원심력의 작용이 작기 때문에, 홈(10)이 형성되기 어렵다. 즉 웨이퍼(W)의 중심부에서는 이면이 거칠어지기 어렵다. 따라서, 상술한 연마 처리에서는, 상기와 같이 웨이퍼(W)의 회전수를 제어함으로써, 웨이퍼(W)의 이면 각 부에서 연마체(43)에 대해 작용하는 웨이퍼(W)의 원심력을 균일하게 하여, 웨이퍼(W)의 이면 전체가 균일성 높게 거칠어지도록 하고 있다. 이렇게 이면 전체에서 거칠기를 균일화하는 이유는 후술한다.
상기와 같이 연마 처리 및 세정 처리가 행하여진 웨이퍼(W)는, 상기 노광기(D4)의 스테이지(31)에 반송된다. 연마 처리에 의해 홈(10)이 형성되고 나서, 노광기(D4)에 반송될 때까지, 웨이퍼(W)의 이면에 대해서는, 거칠기 완화용의 처리는 행하여지지 않는다. 거칠기 완화용의 처리란, 구체적으로는 예를 들어 불산 등의 웨이퍼(W)의 이면을 용해시키는 약액을 공급함으로써 당해 이면을 평탄화하는 처리를 들 수 있다. 즉, 스테이지(31)에는 홈(10)이 형성된 상태의 웨이퍼(W)가 반송된다. 이 웨이퍼(W)가 스테이지(31)에 적재되는 모습을, 도 12 내지 도 14를 참조하면서 설명한다. 도 12 내지 도 14에서는, 웨이퍼(W)는 수평한 판이 아니라, 왜곡이 있는 것처럼 나타내고 있다. 또한, 도 13 중의 점선의 화살표 끝에는, 확대한 핀(32)과 웨이퍼(W)를 나타내고 있다.
인터페이스 아암(23)에 의해 노광기(D4)의 스테이지(31) 상에 반송된 웨이퍼(W)가, 상승한 승강 핀(36)에 전달된 후, 승강 핀(36)이 하강한다(도 12). 이 승강 핀(36)의 하강 시에는, 흡인구(34)로부터 흡인이 행하여지고 있다. 그리고, 웨이퍼(W)의 이면의 각 부가 핀(32)에 적재되고, 흡인구(34)로부터의 흡인에 의해 웨이퍼(W)의 이면은 스테이지(31)를 향해서 흡인된다(도 13). 이때 웨이퍼(W)에 홈(10)이 형성되어 있음으로써, 각 핀(32)의 상면과 웨이퍼(W)의 이면과의 접촉 면적이 비교적 작다. 그 때문에, 웨이퍼(W)의 이면과 핀(32)의 상면과의 사이에 작용하는 마찰력은 작으므로, 흡인되는 웨이퍼(W)의 이면은 핀(32)의 상면에 대하여 미끄러질 수 있다. 그 결과로서, 웨이퍼(W)는 잡아 늘려지듯이 교정되어, 평탄한 상태가 되도록 왜곡이 해소되어 핀(32) 상에 적재된다(도 14). 이렇게 스테이지(31)에 적재된 웨이퍼(W)에 노광 샷이 행하여진다.
비교를 위해서, 홈(10)이 형성되지 않은 웨이퍼(W1로 함)가, 스테이지(31)에 적재되는 모습을 설명한다. 웨이퍼(W1)는, 웨이퍼(W)와 마찬가지로 왜곡된 상태에서 스테이지(31) 상에 반송되는 것으로 한다. 우선, 웨이퍼(W1)가 인터페이스 아암(23)으로부터 상승한 승강 핀(36)에 전달되고, 당해 승강 핀(36)이 하강하여, 웨이퍼(W1)의 이면이 핀(32)에 적재된다. 그러나, 홈(10)이 형성되어 있지 않기 때문에, 웨이퍼(W)의 이면과 핀(32)의 상면과의 접촉 면적이 비교적 크므로, 웨이퍼(W)의 이면과 핀(32)의 상면과의 사이에 작용하는 마찰력이 크다. 따라서, 웨이퍼(W)의 이면은 핀(32) 상을 미끄러질 수 없다(도 15). 따라서, 웨이퍼(W1)는, 핀(32) 상에서 정형되지 않고, 도 15에서 나타내는 바와 같은 왜곡된 상태 그대로 노광 샷을 받는 결과로서, 샷이 행하여지는 위치가 정상적인 위치로부터 어긋나버린다. 이상에서 설명한 바와 같이 웨이퍼(W)의 이면에 홈(10)을 형성함으로써, 노광 시에 스테이지(31)에 적재되는 웨이퍼(W)의 적재 상태를 정상적인 수평 상태로 하고, 그에 의해 정상적인 위치에 노광 샷을 행할 수 있다.
그런데, 도 4 및 도 5에서 설명한 바와 같이, 핀(32)은 스테이지(31) 상에 동심원을 따라 다수 배치되어 있다. 그리고, 각 핀(32) 사이에서 웨이퍼(W)의 이면에 대한 마찰의 균일성이 높으면, 핀(32)에의 웨이퍼(W)의 적재 시에 웨이퍼(W)의 이면의 각 부의 이동성의 변동이 억제되어, 웨이퍼(W)의 왜곡이 해소되기 쉽다. 그 때문에, 조면화 처리 모듈(4)에서는, 상기와 같이 홈(10)을 웨이퍼(W)의 중심으로부터의 반경이 상이한 위치에서 둘레 방향으로 형성하여, 각 핀(32)에 대한 웨이퍼(W)의 이면의 마찰의 균일성이 높아지도록 하고 있다. 또한, 이 각 핀(32) 상에서의 웨이퍼(W)의 이면의 마찰의 편차를 억제하는 것을 목적으로, 도 8에서 설명한 바와 같이 연마체(43)의 위치에 따라서 웨이퍼(W)의 회전수를 변화시킴으로써, 웨이퍼(W)의 이면의 각 위치에서 거칠기를 균일화하여, 웨이퍼(W)의 이면에 대한 접촉 면적이 각 핀(32) 사이에서 균일해지도록 하고 있다.
각 핀(32) 상에서 상기와 같이 웨이퍼(W)의 왜곡을 해소할 수 있도록 하기 위해서, 웨이퍼(W)의 이면에 있어서, 연마된 복수의 영역으로부터 각각 얻어진 핀(32)에 대한 동마찰 계수의 평균값은, 가능한 한 낮은 것이 바람직하다. 이 연마된 복수의 영역에 대해서는, 핀(32)이 동심원 형상으로 배치되므로, 예를 들어 도 16 중에 V1 내지 V8로 나타낸, 웨이퍼(W)의 중심을 중심으로 하는 동심원을 따라 배치됨과 함께 서로 이격된 영역으로서 설정해도 되고, 예를 들어 무작위로 선택된 소정의 크기의 복수의 영역이어도 된다.
도 1로 돌아가서, 도포, 현상 장치(1)에 설치되는 제어부(100)에 대해서 설명한다. 제어부(100)는, 예를 들어 컴퓨터로 이루어지고, 도시하지 않은 프로그램 저장부를 갖고 있다. 이 프로그램 저장부에는, 도포, 현상 장치(1)의 각 모듈에서의 웨이퍼(W)의 처리 및 웨이퍼(W)의 반송 기구에 의한 각 모듈간에서의 웨이퍼(W)의 반송을 행할 수 있도록 명령(스텝 군)이 짜여진 프로그램이 저장되어 있다. 그리고, 당해 프로그램에 의해 제어부(100)로부터 도포, 현상 장치(1)의 각 부에 제어 신호가 출력됨으로써, 당해 도포, 현상 장치(1)의 각 부의 동작이 제어된다. 이 프로그램은, 예를 들어 하드 디스크, 콤팩트 디스크, 마그네트 옵티컬 디스크 또는 메모리 카드 등의 기억 매체에 수납된 상태로 프로그램 저장부에 저장된다.
이 도포, 현상 장치(1) 및 노광기(D4)로 이루어지는 시스템에서의 웨이퍼(W)의 반송 경로 및 처리에 대해서 설명한다. 웨이퍼(W)는, 캐리어(C)로부터 이동 탑재 기구(13)에 의해, 처리 블록(D2)에 있어서의 타워(G1)의 수수 모듈(TRS0)에 반송된다. 이 수수 모듈(TRS0)로부터 웨이퍼(W)는, 단위 블록(E1, E2)에 할당되어 반송된다. 예를 들어 웨이퍼(W)를 단위 블록(E1)에 전달하는 경우에는, 타워(G1)의 수수 모듈(TRS) 중, 단위 블록(E1)에 대응하는 수수 모듈(TRS1)(반송 아암(F1)에 의해 웨이퍼(W)의 수수가 가능한 수수 모듈)에 대하여, 상기 TRS0로부터 웨이퍼(W)가 전달된다. 또한 웨이퍼(W)를 단위 블록(E2)에 전달하는 경우에는, 타워(G1)의 수수 모듈(TRS) 중, 단위 블록(E2)에 대응하는 수수 모듈(TRS2)에 대하여 상기 TRS0로부터 웨이퍼(W)가 전달된다. 이 웨이퍼(W)의 수수는, 수수 아암(17)에 의해 행하여진다.
이렇게 할당된 웨이퍼(W)는, TRS1(TRS2)→반사 방지막 형성 모듈→가열 모듈→TRS1(TRS2)의 순서대로 반송되고, 계속해서 수수 아암(17)에 의해 단위 블록(E3)에 대응하는 수수 모듈(TRS3)과, 단위 블록(E4)에 대응하는 수수 모듈(TRS4)에 할당된다.
이렇게 TRS3 또는 TRS4에 할당된 웨이퍼(W)는, TRS3(TRS4)→레지스트막 형성 모듈(15)→가열 모듈(16)→타워(G2)의 수수 모듈(TRS31)(TRS41)의 순서대로 반송된다. 그러한 후, 이 웨이퍼(W)는, 인터페이스 아암(21)에 의해 타워(G3)의 조면화 처리 모듈(4)에 반송되어, 도 8, 도 9에서 설명한 바와 같이 연마 처리가 행하여져서 홈(10)이 형성된 후, 도 10에서 설명한 바와 같이 세정 처리가 행하여진다. 세정 처리 후, 웨이퍼(W)는, 인터페이스 아암(21, 23)에 의해 노광기(D4)에 반입된다. 즉, 웨이퍼(W)는, 연마 처리 후에 이면의 거칠기 완화용의 처리를 받지 않고 노광기(D4)에 반송되어, 도 12 내지 도 14에서 설명한 바와 같이 스테이지(31)에 적재된 후, 노광 샷이 행하여진다. 즉, 웨이퍼(W)의 표면에 형성된 레지스트막이 소정의 패턴을 따라서 노광된다.
노광 후의 웨이퍼(W)는, 인터페이스 아암(22, 23)에 의해 타워(G2, G4) 사이를 반송되어, 단위 블록(E5, E6)에 대응하는 타워(G2)의 수수 모듈(TRS51, TRS61)에 각각 반송된다. 그러한 후, 웨이퍼(W)는 가열 모듈(16)→현상 모듈의 순서대로 반송되고, 노광기(D4)로 노광된 패턴을 따라서 레지스트막이 용해하여, 웨이퍼(W)에 레지스트 패턴이 형성된다. 그러한 후, 웨이퍼(W)는, 타워(G1)의 수수 모듈(TRS5)(TRS6)에 반송된 후, 이동 탑재 기구(13)를 통해서 캐리어(C)로 되돌려진다.
이 도포, 현상 장치(1)에 의하면, 조면화 처리 모듈(4)에 의해 노광기(D4)에 반입하기 전의 웨이퍼(W)의 이면이 조면화 처리되어, 당해 이면의 거칠기 완화용의 처리를 행하지 않고 당해 웨이퍼(W)를 노광기(D4)에 반입하고 있다. 그에 의해, 노광기(D4)의 스테이지(31)의 핀(32)의 상면과 웨이퍼(W)의 이면과의 사이의 마찰이 저감되어, 왜곡이 억제되도록 웨이퍼(W)를 스테이지(31) 상에 적재할 수 있다. 그 때문에 노광 샷이 행하여지는 위치에 대해서, 정상적인 위치로부터의 어긋남을 억제할 수 있다. 따라서, 노광의 오버레이 개선을 도모할 수 있다.
조면화 처리 모듈(4)을 설치하는 위치로서는 인터페이스 블록(D3)에 한정되지 않고, 예를 들어 처리 블록(D2)에 있어서, 복수의 반사 방지막 형성 모듈 중 1개 대신에, 또는 복수의 레지스트막 형성 모듈(15) 중 1개 대신에 설치해도 된다. 또한, 도포, 현상 장치(1)의 외부에 조면화 처리 모듈(4)을 설치하고, 홈(10)이 형성된 웨이퍼(W)가 캐리어(C)에 의해, 도포, 현상 장치(1)에 반송되도록 해도 된다.
상기 조면화 처리 모듈(4)에 의한 처리에서는, 연마체(43)의 이동 속도를 일정하게 하고 있지만, 연마체(43)의 위치에 따라, 당해 연마체(43)의 이동 속도를 변화시켜도 된다. 예를 들어, 상기와 같이 웨이퍼(W)의 중심부측에서는 주연부측에 비해 원심력이 약하기 때문에, 웨이퍼(W)를 거칠게 하기 어려우므로, 연마체(43)가 주연부측에 위치할 때는 당해 연마체(43)를 제1 속도로 이동시키고, 연마체(43)가 중심부측에 위치할 때는 연마체(43)가 웨이퍼(W)에 비교적 오랜시간 접해서 거칠어지게 할 수 있도록, 당해 연마체(43)를 제1 속도보다도 작은 제2 속도로 이동시키도록 해도 된다. 또한, 연마 처리 중의 웨이퍼(W)의 회전수는, 연마체(43)의 웨이퍼(W)의 직경 방향의 위치에 관계없이 일정하게 해도 된다. 또한, 연마체(43)를 웨이퍼(W)의 주연부측으로부터 중심부측으로 이동시켜, 웨이퍼(W)의 이면 전체에 홈(10)을 형성해도 된다.
상기의 예에서는 나선 형상의 홈(10)을 형성하고 있지만, 형성하는 홈으로서는 동심원 형상이어도 된다. 구체적으로는 예를 들어, 연마체(43)의 위치를 고정한 상태에서 웨이퍼(W)를 회전시켜서 연마를 행한 후, 연마체(43)를 하강시켜서 연마체(43)를 웨이퍼(W)로부터 이격하여, 당해 연마체(43)의 위치를 웨이퍼(W)의 직경 방향으로 비켜놓는다. 그 후, 연마체(43)를 상승시켜서 웨이퍼(W)에 접촉시키고, 다시, 연마체(43)의 위치를 고정한 상태에서 웨이퍼(W)를 회전시켜서 연마를 행한다. 이러한 웨이퍼(W)의 회전과 연마체(43)의 이동을 반복함으로써, 동심원 형상으로 홈을 형성할 수 있다. 단, 후술하는 평가 시험에서 나타내는 바와 같이, 연마체(43)의 위치를 고정한 상태에서 웨이퍼(W)를 회전시켜서 연마를 행하면, 연마된 영역 내에서 웨이퍼(W)의 직경 방향을 따라 거칠기에 편차가 발생하므로, 도 8, 도 9에서 설명한 바와 같이 웨이퍼(W)를 회전시키면서 연마체(43)를 이동시켜서 나선 형상으로 홈(10)을 형성하는 것이 유효하다.
계속해서, 조면화 처리 모듈(4)의 다른 구성예인 조면화 처리 모듈(5)에 대해서, 도 17의 사시도를 참조하면서, 조면화 처리 모듈(4)과의 차이점을 중심으로 설명한다. 도면 중 도면부호 51은 수평한 링 부재이며, 절결(50)을 구비하고 있다. 링 부재(51)의 내주측에는, 링 부재(51)의 중심을 향해서 돌출되도록 형성됨과 함께, 웨이퍼(W)의 이면의 주연부를 흡인해서 수평하게 유지하는 흡인부(52)가, 링 부재(51)의 둘레 방향으로 서로 이격되어 4개 설치되어 있다. 도면 중 도면부호 53은 원판이며, 링 부재(51)의 상방에 당해 링 부재(51)로부터 이격되어 설치되어 있다. 도면 중 도면부호 54는 지주이며, 링 부재(51)와 원판(53)을 서로 접속하고 있다. 도면 중 도면부호 55는 원판(53)에 접속된 구동 기구이며, 원판(53)을 통해서 링 부재(51)를 승강시키면서 또한 둘레 방향으로 회전시킬 수 있다.
또한, 도면 중 도면부호 56은 웨이퍼(W)의 이면의 중앙부를 흡착하기 위한 스핀 척이며, 회전 기구(57)에 의해 회전 가능하게 구성된다. 회전 기구(57)는, 아암(57A)을 통해서 이동 기구(44)에 접속되어 있다. 이 이동 기구(44)는, 연마체(43)를 지지하는 아암(44B)과, 상기 아암(57A)을 서로 독립적으로 웨이퍼(W)의 직경 방향을 따라 이동시킬 수 있다. 당해 아암(57A)의 이동에 의해 스핀 척(56)은, 링 부재(51)의 외측과, 링 부재(51)에 유지된 웨이퍼(W)의 이면의 중앙부의 하방과의 사이를 이동할 수 있다.
또한, 도시를 생략하고 있지만, 조면화 처리 모듈(5)은, 조면화 처리 모듈(4)과 마찬가지로, 순수 공급 노즐(46) 및 당해 노즐(46)을 이동시키는 이동 기구를 구비하고 있고, 당해 순수 공급 노즐(46)은, 스핀 척(56) 및 연마체(43)에 간섭하지 않도록, 웨이퍼(W)의 이면측을 이동한다. 이 조면화 처리 모듈(5)에 있어서는, 승강 핀(48)이 설치되어 있지 않고, 링 부재(51)와 인터페이스 아암(21)과의 사이의 웨이퍼(W)의 수수는, 링 부재(51)가 승강함으로써 행하여진다. 상기 링 부재(51)의 절결(50)은, 이 수수 시에 링 부재(51)의 외방으로부터 내방을 향하도록 위치하는 인터페이스 아암(21)에 간섭하지 않도록 형성되어 있다.
조면화 처리 모듈(5)에 의해 행하여지는 연마 처리에 대해서 도 18, 도 19를 참조하면서 설명하면, 우선 링 부재(51)에 의해 주연부가 유지된 웨이퍼(W)가 회전한다. 그리고, 도 8에서 설명한 위치 T1(도 18 중 실선으로 나타내는 위치)에서 연마체(43)가 웨이퍼(W)의 이면에 가압되어 연마가 개시됨과 함께, 당해 연마체(43)가 웨이퍼(W)의 주연부로 웨이퍼(W)의 직경을 따라 이동한다. 연마체(43)는, 흡인부(52)에 간섭하지 않도록 웨이퍼(W)의 주연부보다 내측의 위치, 예를 들어 도 18 중 쇄선으로 나타내는 위치에서 이동을 정지한 후, 하강해서 웨이퍼(W)로부터 이격된다. 또한, 웨이퍼(W)의 회전이 정지됨과 함께, 링 부재(51)가 상승한다.
그러한 후, 스핀 척(56)이 웨이퍼(W)의 중앙부의 하방으로 이동하고, 링 부재(51)가 하강하여, 웨이퍼(W)의 주연부가 링 부재(51)로부터 이격됨과 함께 웨이퍼(W)의 이면의 중앙부가 스핀 척(56)에 유지된다. 그리고, 스핀 척(56)에 의해 웨이퍼(W)가 회전하고, 연마체(43)가 웨이퍼(W)의 주연부의 하방으로 이동한 후, 상승해서 웨이퍼(W)의 이면에 가압되어, 웨이퍼(W)의 이면의 주연부가 연마된다(도 19). 그러한 후, 연마체(43)가 하강해서 웨이퍼(W)로부터 이격되고, 연마 처리가 종료된다. 이후에는, 조면화 처리 모듈(4)과 마찬가지로 세정 처리가 행하여진다.
이 조면화 처리 모듈(5)에 대해서도 이렇게 연마 처리가 행해짐으로써, 웨이퍼(W)의 이면에 다수의 홈을 형성할 수 있기 때문에, 조면화 처리 모듈(4)에서 연마 처리를 행하는 경우와 마찬가지의 효과가 얻어진다. 또한, 이미 설명한 각 방법은 서로 조합할 수 있다. 예를 들어 조면화 처리 모듈(5)에 있어서도, 조면화 처리 모듈(4)과 마찬가지로, 연마체(43)의 위치에 따라, 웨이퍼(W)의 회전수를 변경해도 된다.
(평가 시험)
이하, 본 발명에 관련해서 행하여진 평가 시험에 대해서 설명한다.
평가 시험 1
상기 조면화 처리 모듈(4)과 마찬가지로 구성된 시험 장치를 사용하여, 웨이퍼(W)의 이면의 연마를 행하였다. 단, 상기 처리와는 달리, 웨이퍼(W)의 회전 중에 연마체(43)는 이동시키지 않고, 웨이퍼(W)의 이면 주연부가 한정적으로 연마되도록 하였다. 그리고, 웨이퍼(W)의 직경 방향을 따라서 연마된 영역에 레이저광을 조사함과 함께 웨이퍼로부터 산란한 산란광을 수광하여, 레이저광의 강도에 대한 산란광의 강도의 비율인 헤이즈(Haze)를 측정하였다. 헤이즈의 값은 거칠기에 대응하며, 이 값이 클수록 요철이 조밀하게 형성되어 있는 것이다. 또한, 이 시험에서 사용한 연마체(43)의 형상은, 발명의 실시 형태에서 설명한 것과 마찬가지이다.
도 20의 그래프는 이 평가 시험 1의 결과를 나타내고 있고, 그래프의 횡축은 웨이퍼(W)의 중심으로부터의 거리(단위: mm), 그래프의 종축은 헤이즈(단위: ppm)이다. 또한, 시험 중에 연마체(43)를 배치한 위치를 그래프의 횡축에 대응하도록 나타내고 있고, 도면에 도시하는 바와 같이 웨이퍼(W)의 중심으로부터 118mm 내지 148mm 이격된 영역을 연마하고 있다. 그래프에 도시한 바와 같이, 연마된 영역 내에서 헤이즈가 크게 상이하다. 연마체(43)에 대해서, 웨이퍼(W)의 중심부측을 일단부, 웨이퍼(W)의 주연부측을 타단부로 하면, 연마체(43)의 일단부에 의해 연마된, 웨이퍼(W)의 중심으로부터의 거리가 120mm 내지 125mm인 영역에서는, 헤이즈가 4000 내지 6500ppm이었다. 연마체(43)의 타단부에 의해 연마된, 웨이퍼(W)의 중심으로부터의 거리가 143mm 내지 148mm인 영역에서는, 헤이즈가 2000 내지 3500rpm이었다. 그리고, 연마체(43)의 일단부 및 타단부 이외의 개소에서 연마된 영역 내의 대부분의 위치에서는, 헤이즈가 1000rpm 이하이었다.
이렇게 회전하는 웨이퍼(W)에 대하여 연마체(43)를 고정해서 연마하면, 웨이퍼(W)의 직경 방향에 있어서 비교적 큰 거칠기의 편차가 발생하는 것이 확인되었다. 따라서, 이 거칠기의 편차를 해소하기 위해서, 도 8에서 설명한 바와 같이 연마체(43)를 이동시켜서 연마를 행하는 것이 유효하다고 생각된다.
평가 시험 2
상기 조면화 처리 모듈(4)과 마찬가지로 구성된 시험 장치를 사용하여, 복수의 웨이퍼(W)에 연마 처리를 행하였다. 이 평가 시험 2에서는, 도 8에서 설명한 바와 같이 연마체(43)를 웨이퍼(W)의 직경을 따라 이동시켜, 웨이퍼(W)의 이면 전체를 연마하였다. 단, 연마 처리 중의 웨이퍼(W)의 회전수는, 연마체(43)의 위치에 따라 변동시키지 않고 일정하게 하고, 웨이퍼(W)마다 상이한 회전수를 설정해서 연마 처리를 행하였다. 회전수를 15rpm, 30rpm, 300rpm으로 설정한 웨이퍼(W)를, 각각 웨이퍼(61), 웨이퍼(62), 웨이퍼(63)로 한다.
연마 처리 후, 웨이퍼(61, 62)에 대해서는, 평가 시험 1과 마찬가지로 웨이퍼의 직경 방향을 따른 각 부의 헤이즈를 측정하였다. 또한 웨이퍼(61, 62)에 대해서는, 웨이퍼의 이면의 면 내에서의 헤이즈의 분포를 나타내는 화상을 취득하였다. 그리고, 웨이퍼(61 내지 63)에 대해서는, 각 웨이퍼의 이면에서의 연마체(43)의 중심(Q1)의 궤도를 시뮬레이션에 의해 구하고, 또한 한 변이 90㎛인 정사각형으로 둘러싸인 영역(검사 영역(60)으로 함)의 산술 평균 거칠기(Ra)(단위: nm)를 취득하였다. 또한, 웨이퍼(61 내지 63)에 대해서, 상기 노광기(D4)의 스테이지(31)의 핀(32)에 대한 동마찰 계수를 취득하였다.
도 21, 도 22, 도 23에서는, 웨이퍼(61), 웨이퍼(62), 웨이퍼(63)에 대한 각 연마체(43)의 중심(Q1)의 궤적을 나타내고 있다. 이들 각 도면에 도시된 바와 같이, 회전수가 높을수록 연마체(43)의 중심(Q1)의 궤적의 간격이 조밀하게 된다. 도 24, 도 25는, 웨이퍼(61), 웨이퍼(62)로부터 각각 취득된 웨이퍼의 직경 방향을 따른 각 부의 헤이즈를 나타내는 그래프이다. 이들 도 24, 도 25의 그래프의 종축, 횡축은, 도 20의 그래프와 마찬가지로, 헤이즈의 값, 웨이퍼의 중심으로부터의 거리를 각각 나타내고 있다. 또한, 도 26, 도 27은, 웨이퍼(61, 62)의 이면의 면 내에서의 헤이즈의 분포를 나타내는 화상이며, 화상 중의 농담에 따라 헤이즈의 크기의 분포가 표시되어 있다. 즉, 화상 중의 농담은 웨이퍼(W)의 이면의 요철을 표시하고 있다.
도 24, 도 25의 그래프로부터, 웨이퍼(62)가 웨이퍼(61)보다도 각 부에서 헤이즈가 더 크게 되어 있는 것을 알 수 있다. 또한, 도 26, 도 27의 화상에 대해서, 웨이퍼(61)보다도 웨이퍼(62)가, 농담이 더 미세하게 표시되어 있다. 이 그래프 및 화상으로부터, 연마 처리 시의 회전수가 높은 웨이퍼(62)가, 웨이퍼(61)보다도 요철이 더 미세하면서 또한 조밀하게 형성되는 것을 알 수 있다.
도 28, 도 29, 도 30은, 각각 웨이퍼(61), 웨이퍼(62), 웨이퍼(63)에 관한 상기 검사 영역(60)의 화상을 나타내고 있다. 그리고, 웨이퍼(61, 62, 63)의 각 검사 영역(60)으로부터 취득된 산술 평균 거칠기(Ra)는, 각각 3.8nm, 5.7nm, 27.8nm이었다. 또한, 웨이퍼(61, 62, 63)로부터 취득된 동마찰 계수는, 각각 0.422, 0.382, 0.004이었다. 연마 처리를 행하지 않은 웨이퍼(W)의 동마찰 계수는 0.435였기 때문에, 연마 처리를 행함으로써 동마찰 계수를 낮게 할 수 있음이 확인되었다.
이 평가 시험 2의 결과로부터는, 연마 처리 시에 있어서의 웨이퍼(W)의 회전수를 높게 하고, 연마체(43)의 중심의 궤적의 간격이 조밀하게 되도록 연마를 행함으로써, 웨이퍼(W)의 각 부에서의 헤이즈를 높게 하고, 산술 평균 거칠기(Ra)를 상승시키고, 동마찰 계수를 저하시킬 수 있음이 확인되었다. 동마찰 계수가 낮을수록 웨이퍼(W)의 이면은 핀(32)에 대하여 미끄러지기 쉬워지므로, 이미 설명한 발명의 효과에 대해서 높은 효과가 얻어질 것으로 생각된다.
평가 시험 3
휨량이 300㎛이며, 이면에 막이 형성되어 있지 않은 웨이퍼(601 내지 604)를 준비하였다. 웨이퍼(601)에 대해서는, 레지스트의 도포 후에 이면을 연마하지 않고, 노광기(D4)에 반입하였다. 웨이퍼(602 내지 604)에 대해서는, 레지스트의 도포 후, 노광 전에, 평가 시험 2의 웨이퍼(61 내지 63)와 마찬가지로 웨이퍼(W)의 이면을 연마한 후, 노광기(D4)에 반입하였다. 연마 처리 시의 웨이퍼(602, 603, 604)의 회전수에 대해서는, 평가 시험 2의 웨이퍼(61, 62, 63)의 회전수와 마찬가지로, 각각 15rpm, 30rpm, 300rpm으로 하였다. 그리고, 웨이퍼(601 내지 604)에 대해서, 노광기(D4)에 있어서의 오버레이를 측정하였다. 이 오버레이는, 각 웨이퍼의 표면에서 서로 직교하도록 설정된 X 방향 및 Y 방향에 관한 어긋남량으로서 취득하였다.
도 31의 각 웨이퍼(W)의 화상은, 이 평가 시험 3의 결과를 나타내고 있고, 구체적으로는 먼저 노광된 패턴과, 뒤에 노광된 패턴을 중첩해서 표시한 것이다. 웨이퍼(601)에 대해서, X 방향, Y 방향의 오버레이는 각각 8.4nm, 8.8nm이었다. 웨이퍼(602)에 대해서, X 방향, Y 방향의 오버레이는 각각 9.3nm, 9.7nm이었다. 웨이퍼(603)에 대해서, X 방향, Y 방향의 오버레이는 각각 9.8nm, 9.9nm이었다. 웨이퍼(604)에 대해서, X 방향, Y 방향의 오버레이는 각각 6.3nm, 7.5nm이었다.
이면의 연마를 행하지 않은 웨이퍼(601)에 대하여, 이면의 연마를 행한 웨이퍼(602 내지 604)에 있어서의 오버레이의 개선 상태를 측정하기 위해서, 오버레이 개선율을 산출하였다. 이 오버레이 개선율은, {1-(웨이퍼(601 내지 604)의 XY 이동 합성 거리)/(웨이퍼(601)의 XY 이동 합성 거리)}×100(％)이며, XY 이동 합성 거리란, (X 방향의 오버레이)2+(Y 방향의 오버레이)2}1/2이다. 따라서, 이 오버레이 개선율이 높을수록, 정확한 위치로부터의 노광 위치의 어긋남이 억제되어 있어, 바람직하다. 웨이퍼(604)의 오버레이 개선율은, 1-{{(6.3)2+(7.5)2}+{(8.4)2+(8.8)2}}1/2×100=19.5％이다. 웨이퍼(601, 602, 603)의 오버레이 개선율은, 각각 0.0％, -10.5％, -14.5％이다.
이 평가 시험 3의 결과로부터, 연마 처리 시의 회전수를 300rpm으로 한 웨이퍼(604)에 대해서는, 오버레이(OL)가 개선된 것으로 나타났다. 평가 시험 2의 결과와 평가 시험 3의 결과로부터, 동마찰 계수가 0.004 이하인 경우에는, 오버레이를 개선할 수 있음이 확인되었다.
W : 웨이퍼 1 : 도포, 현상 장치
D4 : 노광기 31 : 스테이지
32 : 핀 34 : 흡인구
36 : 승강 핀 4 : 조면화 처리 모듈
43 : 연마체 44 : 이동 기구
46 : 순수 공급 노즐

Claims (8)

  1. 패턴 노광 전의 기판의 이면을 연마해서 상기 이면을 조면화 처리하고, 연마 후의 이면에 대하여 거칠기 완화용의 처리를 행하지 않는 기판 처리 방법.
  2. 제1항에 있어서,
    상기 기판의 이면의 연마는, 패턴 노광기의 기판 스테이지 상에 기판을 적재해서 흡인했을 때 기판의 이면과 기판 스테이지에 설치되어 있는 복수의 돌기부의 상면과의 사이의 마찰을 저감하기 위해 행해지는, 기판 처리 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 기판의 이면을 연마함으로써, 기판의 이면에 각각 기판의 중심으로부터의 반경이 상이한 위치에서 둘레 방향으로 홈이 형성되는, 기판 처리 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 기판의 이면을 연마한 후, 순수에 의해 상기 이면을 세정하는, 기판 처리 방법.
  5. 제1항 또는 제2항에 있어서,
    상기 기판의 이면의 연마는, 상기 기판을 회전시키면서 연마체를 기판 이면의 중앙부와 주연측의 부위와의 사이에서 스캔시키는 공정을 포함하는, 기판 처리 방법.
  6. 기판에 대하여 레지스트막을 형성하고, 패턴 노광 후의 기판을 현상하는 기판 처리 장치에 있어서,
    상기 패턴 노광 전의 기판의 이면을 조면화 처리하기 위해 상기 이면을 연마하는 연마 처리부를 포함하고, 연마 후의 이면에 대하여 거칠기 완화용의 처리를 행하지 않는 기판 처리 장치.
  7. 제6항에 있어서,
    상기 연마 처리부는, 기판의 이면의 주연부 또는 기판의 외주단을 유지해서 기판을 회전시키는 기구와, 기판의 이면을 연마하기 위한 연마체와, 상기 연마체를 기판의 중앙부와 주연측의 부위와의 사이에서 이동시키기 위한 이동 기구를 포함하는, 기판 처리 장치.
  8. 제7항에 있어서,
    상기 기판의 이면의 주연부를 연마체에 의해 연마할 때 사용되고, 상기 기판의 이면의 중앙부를 흡착 유지해서 상기 기판을 회전시키는 기구를 더 포함하는, 기판 처리 장치.
KR1020160119927A 2015-09-28 2016-09-20 기판 처리 방법 및 기판 처리 장치 KR102556220B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015190053A JP6540430B2 (ja) 2015-09-28 2015-09-28 基板処理方法及び基板処理装置
JPJP-P-2015-190053 2015-09-28

Publications (2)

Publication Number Publication Date
KR20170037822A true KR20170037822A (ko) 2017-04-05
KR102556220B1 KR102556220B1 (ko) 2023-07-18

Family

ID=58409872

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160119927A KR102556220B1 (ko) 2015-09-28 2016-09-20 기판 처리 방법 및 기판 처리 장치

Country Status (5)

Country Link
US (1) US10074542B2 (ko)
JP (1) JP6540430B2 (ko)
KR (1) KR102556220B1 (ko)
CN (1) CN106933061B (ko)
TW (1) TWI694894B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7164289B2 (ja) * 2016-09-05 2022-11-01 東京エレクトロン株式会社 半導体プロセッシング中のオーバレイを制御するための湾曲を制御する応力の位置特定チューニング
JP6920849B2 (ja) * 2017-03-27 2021-08-18 株式会社荏原製作所 基板処理方法および装置
JP6867226B2 (ja) * 2017-05-01 2021-04-28 日本特殊陶業株式会社 真空吸着部材
US10636673B2 (en) * 2017-09-28 2020-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor device structure
JP7022589B2 (ja) * 2018-01-05 2022-02-18 東京エレクトロン株式会社 基板処理装置、基板処理方法及びコンピュータ記憶媒体
CN108312080A (zh) * 2018-02-09 2018-07-24 江苏中博钻石科技有限公司 一种金属抛光盘及其制造方法
US20210039221A1 (en) * 2018-03-12 2021-02-11 Tokyo Electron Limited Substrate warpage correction method, computer storage medium, and substrate warpage correction apparatus
WO2019239892A1 (ja) 2018-06-12 2019-12-19 東京エレクトロン株式会社 基板処理方法、改質装置及び基板処理システム
WO2020090602A1 (ja) * 2018-10-31 2020-05-07 Nok株式会社 密封装置の円盤部材の表面加工方法、及び、密封装置
JP7365827B2 (ja) * 2019-03-13 2023-10-20 東京エレクトロン株式会社 接合システム、および接合方法
CN111696858A (zh) * 2019-03-13 2020-09-22 东京毅力科创株式会社 接合系统和接合方法
TW202116468A (zh) * 2019-07-18 2021-05-01 日商東京威力科創股份有限公司 處理裝置及處理方法
JPWO2022196336A1 (ko) * 2021-03-15 2022-09-22
JP2022154714A (ja) * 2021-03-30 2022-10-13 東京エレクトロン株式会社 基板載置台の研磨方法及び基板処理装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011171732A (ja) 2010-02-19 2011-09-01 Asml Netherlands Bv リソグラフィ装置を制御するための方法および装置
JP2013201424A (ja) * 2012-02-21 2013-10-03 Toshiba Corp 半導体装置の製造方法
JP2014050957A (ja) * 2010-06-17 2014-03-20 Tokyo Electron Ltd 基板研磨手段及び基板研磨装置並びに基板研磨システム
JP2015023248A (ja) * 2013-07-23 2015-02-02 東京エレクトロン株式会社 基板洗浄装置、基板洗浄方法及び記憶媒体
US20150044785A1 (en) * 2013-08-09 2015-02-12 Tokyo Electron Limited Substrate backside texturing

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54110783A (en) * 1978-02-20 1979-08-30 Hitachi Ltd Semiconductor substrate and its manufacture
JPS6226814A (ja) * 1985-07-26 1987-02-04 Toshiba Corp 露光装置
JPS62238629A (ja) * 1986-04-09 1987-10-19 Nec Corp 半導体基板の製造方法
JP2763441B2 (ja) * 1992-02-06 1998-06-11 三菱電機株式会社 半導体装置の製造方法
JP2540268B2 (ja) * 1992-05-12 1996-10-02 日本碍子株式会社 磁気ヘッド用コア形成材の研磨方法
KR100227924B1 (ko) * 1995-07-28 1999-11-01 가이데 히사오 반도체 웨이퍼 제조방법, 그 방법에 사용되는 연삭방법 및 이에 사용되는 장치
US6159827A (en) * 1998-04-13 2000-12-12 Mitsui Chemicals, Inc. Preparation process of semiconductor wafer
DE10004578C1 (de) * 2000-02-03 2001-07-26 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit polierter Kante
JP4669162B2 (ja) * 2001-06-28 2011-04-13 株式会社ディスコ 半導体ウェーハの分割システム及び分割方法
JP4171380B2 (ja) * 2003-09-05 2008-10-22 株式会社日立ハイテクノロジーズ エッチング装置およびエッチング方法
JP4748968B2 (ja) * 2004-10-27 2011-08-17 信越半導体株式会社 半導体ウエーハの製造方法
JP5196709B2 (ja) * 2005-04-19 2013-05-15 株式会社荏原製作所 半導体ウエハ周縁研磨装置及び方法
US7672110B2 (en) * 2005-08-29 2010-03-02 Applied Materials, Inc. Electrostatic chuck having textured contact surface
US7910157B2 (en) * 2005-12-27 2011-03-22 Tokyo Electron Limited Substrate processing method and program
US7559825B2 (en) * 2006-12-21 2009-07-14 Memc Electronic Materials, Inc. Method of polishing a semiconductor wafer
JP2008178886A (ja) * 2007-01-23 2008-08-07 Disco Abrasive Syst Ltd 製品情報の刻印方法
JP2008182015A (ja) * 2007-01-24 2008-08-07 Disco Abrasive Syst Ltd ウエーハの研削方法
JP2008279515A (ja) * 2007-05-08 2008-11-20 Shinka Jitsugyo Kk スライダの研磨装置
JP2008288447A (ja) * 2007-05-18 2008-11-27 Sokudo:Kk 基板処理装置
JP2009302338A (ja) * 2008-06-13 2009-12-24 Sumco Corp ウェーハの研磨方法および該方法により製造されるウェーハ
SG192518A1 (en) * 2008-07-31 2013-08-30 Shinetsu Handotai Kk Wafer polishing method
KR101006526B1 (ko) * 2008-10-22 2011-01-07 주식회사 하이닉스반도체 웨이퍼 마운트 테이프, 이를 이용한 웨이퍼 가공 장치 및 방법
US7763577B1 (en) * 2009-02-27 2010-07-27 Uwiz Technology Co., Ltd. Acidic post-CMP cleaning composition
JP5460537B2 (ja) * 2010-06-17 2014-04-02 東京エレクトロン株式会社 基板裏面研磨装置、基板裏面研磨システム及び基板裏面研磨方法並びに基板裏面研磨プログラムを記録した記録媒体
JP5619559B2 (ja) * 2010-10-12 2014-11-05 株式会社ディスコ 加工装置
JP2012156246A (ja) * 2011-01-25 2012-08-16 Hitachi Cable Ltd 半導体ウェハ及び半導体デバイスウェハ
KR102061695B1 (ko) * 2012-10-17 2020-01-02 삼성전자주식회사 웨이퍼 가공 방법
JP2014167996A (ja) * 2013-02-28 2014-09-11 Ebara Corp 研磨装置および研磨方法
US9768089B2 (en) * 2013-03-13 2017-09-19 Globalfoundries Singapore Pte. Ltd. Wafer stack protection seal
JP2015119085A (ja) * 2013-12-19 2015-06-25 株式会社ディスコ デバイスウェーハの加工方法
JP6307022B2 (ja) * 2014-03-05 2018-04-04 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記録媒体
JP6226814B2 (ja) 2014-05-22 2017-11-08 株式会社神戸製鋼所 溶接構造物の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011171732A (ja) 2010-02-19 2011-09-01 Asml Netherlands Bv リソグラフィ装置を制御するための方法および装置
JP2014050957A (ja) * 2010-06-17 2014-03-20 Tokyo Electron Ltd 基板研磨手段及び基板研磨装置並びに基板研磨システム
JP2013201424A (ja) * 2012-02-21 2013-10-03 Toshiba Corp 半導体装置の製造方法
JP2015023248A (ja) * 2013-07-23 2015-02-02 東京エレクトロン株式会社 基板洗浄装置、基板洗浄方法及び記憶媒体
US20150044785A1 (en) * 2013-08-09 2015-02-12 Tokyo Electron Limited Substrate backside texturing

Also Published As

Publication number Publication date
JP2017069271A (ja) 2017-04-06
KR102556220B1 (ko) 2023-07-18
US20170092504A1 (en) 2017-03-30
TWI694894B (zh) 2020-06-01
US10074542B2 (en) 2018-09-11
JP6540430B2 (ja) 2019-07-10
CN106933061A (zh) 2017-07-07
CN106933061B (zh) 2020-04-24
TW201722623A (zh) 2017-07-01

Similar Documents

Publication Publication Date Title
KR20170037822A (ko) 기판 처리 방법 및 기판 처리 장치
US11203094B2 (en) Substrate cleaning device, substrate processing apparatus, substrate cleaning method and substrate processing method
US8318247B2 (en) Coating treatment method, coating treatment apparatus, and computer-readable storage medium
KR102628875B1 (ko) 기판 처리 장치, 기판 처리 방법 및 기억 매체
TWI487059B (zh) 用於置中晶圓的裝置
KR20110113135A (ko) 도포 처리 방법, 컴퓨터 기억 매체 및 도포 처리 장치
KR101667433B1 (ko) 도포, 현상 장치
KR20090125097A (ko) 도포 처리 방법, 도포 처리 장치 및 컴퓨터 판독 가능한 기억 매체
JP5691767B2 (ja) 基板処理方法、その基板処理方法を実行させるためのプログラムを記録した記録媒体、基板処理装置及び基板処理システム
KR102404965B1 (ko) 도포 처리 방법, 컴퓨터 기억 매체 및 도포 처리 장치
KR20180061020A (ko) 기판 처리 장치, 기판 처리 방법 및 기억 매체
CN112018016A (zh) 接合装置和接合方法
KR102573014B1 (ko) 성막 방법, 저장 매체, 및 성막 시스템
KR102469678B1 (ko) 성막 시스템, 성막 방법 및 컴퓨터 기억 매체
KR20180123675A (ko) 기판 처리 장치, 기판 처리 방법 및 컴퓨터 판독 가능한 기록 매체
TWI801516B (zh) 基板之翹曲修正方法、電腦記錄媒體及基板之翹曲修正裝置
KR102339249B1 (ko) 액 처리 방법, 액 처리 장치 및 기억 매체
CN214077581U (zh) 涂敷装置
KR102243066B1 (ko) 기판 처리 장치
JP2018056340A (ja) 基板配列装置および基板配列方法
US7896563B2 (en) Photo spinner apparatus and wafer carrier loading/unloading method using the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant