CN106933061B - 基板处理方法和基板处理装置 - Google Patents

基板处理方法和基板处理装置 Download PDF

Info

Publication number
CN106933061B
CN106933061B CN201610862943.4A CN201610862943A CN106933061B CN 106933061 B CN106933061 B CN 106933061B CN 201610862943 A CN201610862943 A CN 201610862943A CN 106933061 B CN106933061 B CN 106933061B
Authority
CN
China
Prior art keywords
substrate
wafer
back surface
polishing
polishing body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610862943.4A
Other languages
English (en)
Other versions
CN106933061A (zh
Inventor
久保明广
小玉辉彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN106933061A publication Critical patent/CN106933061A/zh
Application granted granted Critical
Publication of CN106933061B publication Critical patent/CN106933061B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/11—Lapping tools
    • B24B37/20—Lapping pads for working plane surfaces
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70525—Controlling normal operating mode, e.g. matching different apparatus, remote control or prediction of failure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70716—Stages
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/70908—Hygiene, e.g. preventing apparatus pollution, mitigating effect of pollution or removing pollutants from apparatus
    • G03F7/70925—Cleaning, i.e. actively freeing apparatus from pollutants, e.g. using plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67219—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one polishing chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68728—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of separate clamping members, e.g. clamping fingers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions

Abstract

本发明提供一种在图案曝光时能够防止基板被曝光的位置从正常的位置偏移的技术。本发明的基板处理方法对图案曝光前的基板的背面进行研磨来对该背面进行表面粗化处理，上述基板为半导体晶片。并且，对研磨后的背面不进行粗糙度缓和用的处理。通过该表面粗化处理，在曝光时吸附该基板来载置该基板的载置台与基板的背面的接触面积减少，因此，被吸附的基板的背面能够在载置台上滑动，能够消除载置台上的基板的形变。其结果是，能够抑制基板的曝光位置从正常的位置的偏移，能够实现曝光的重叠的改善。

Description

基板处理方法和基板处理装置
技术领域
本发明涉及包括对图案曝光前的作为半导体晶片的基板进行的处理的基板处理方法和基板处理装置。
背景技术
半导体装置具有多层配线结构。为了形成该多层配线结构，在半导体装置的制造过程中，对作为基板的半导体晶片(以下记为晶片)进行多次光刻步骤，该光刻步骤形成用于形成配线的作为掩模图案的抗蚀剂图案。在各光刻步骤间，以在晶片的相同区域进行拍摄(Shot)的方式进行曝光处理。通过进行上述的半导体装置的配线的精细化，要求提高先前的光刻步骤中进行拍摄的区域和在后的光刻步骤中进行拍摄的区域的对位的精度、即重叠(重合)的精度。
但是，晶片在曝光处理时载置于设置在曝光器的载置台，通过设置在载置台的吸引口，被向该载置台的表面吸引，在载置台上的该晶片的位置被固定的状态下进行曝光拍摄。但是，被搬送至曝光器的晶片并不平坦，有时产生形变。这样的晶片被载置在载置台时，存在保持形变了的状态被吸附在该载置台来进行曝光拍摄的情况。在该情况下，在从原来的进行拍摄的区域偏移了的区域进行拍摄。所以，在提高上述的重叠的精度方面具有限制。专利文献1中记载了使用散射计(Scatterometer)检测关于重叠的误差，由此来控制用于进行曝光的扫描的动作，但是，将上述的晶片载置在载置台时的问题并没有被关注，没能解决该问题。
现有技术文献
专利文献
专利文献1：日本特开2011-171732号公报
发明内容
发明想要解决的技术问题
本发明是基于这样的情况而完成的，其目的在于提供一种能够在图案曝光中防止基板被曝光的位置从正常的位置偏移的技术。
用于解决技术问题的技术方案
本发明的基板处理方法，其特征在于，包括：研磨基板的背面来对该背面进行表面粗化处理，上述基板为图案曝光前的半导体晶片，对研磨后的背面不进行粗糙度缓和用的处理。
本发明的基板处理装置，在基板形成抗蚀剂膜，对图案曝光后的基板进行显影，上述基板为半导体晶片，上述基板处理装置的特征在于，包括：研磨上述图案曝光前的基板的背面来对上述背面进行表面粗化处理的研磨处理部，上述基板处理装置对研磨后的背面不进行粗糙度缓和用的处理。
发明效果
根据本发明对半导体晶片即基板的背面进行研磨来进行表面粗化处理，在曝光时相对于吸附该基板并载置该基板的载置台与接触面积减少。由此，被吸附的基板的背面能够在载置台上滑动，基板延载置台的表面被矫正，在该载置台上的基板的形变被消除。所以，能够抑制基板被曝光的位置从正常的位置的偏移。由此，能够实现曝光的重叠的改善。
附图说明
图1是上述涂敷、显影装置的详细的平面图。
图2是上述涂敷、显影装置的立体图。
图3是上述涂敷、显影装置的概略纵截侧面图。
图4是上述曝光器所包含的载置台的纵截侧面图。
图5是上述曝光器的载置台的平面图。
图6是表示设置在上述涂敷、显影装置的表面粗化处理模块的构成的立体图。
图7是上述表面粗化处理模块的纵截侧面图。
图8是对设置在上述表面粗化处理模块的磨具的移动进行说明的说明图。
图9是表面粗化处理模块的动作的说明图。
图10是表面粗化处理模块的动作的说明图。
图11是通过上述表面粗化处理模块形成在晶片的背面的槽的概略图。
图12是表示形成有上述槽的晶片载置在上述曝光器的载置台的情形的说明图。
图13是表示形成有上述槽的晶片载置在上述曝光器的载置台的情形的说明图。
图14是表示形成有上述槽的晶片载置在上述曝光器的载置台的情形的说明图。
图15是表示没有形成上述槽的晶片载置在上述曝光器的载置台的情形的说明图。
图16是表示在晶片测定动摩擦系数的区域的一个例子的平面图。
图17是表示另一构成的表面粗化处理模块的立体图。
图18是表示上述表面粗化处理模块的动作的说明图。
图19是表示上述表面粗化处理模块的动作的说明图。
图20是表示评价试验的结果的图表。
图21是表示仿真的结果的说明图。
图22是表示仿真的结果的说明图。
图23是表示仿真的结果的说明图。
图24是表示评价试验的结果的图表。
图25是表示评价试验的结果的图表。
图26是表示通过评价试验获得的图像的说明图。
图27是表示通过评价试验获得的图像的说明图。
图28是表示通过评价试验获得的图像的说明图。
图29是表示通过评价试验获得的图像的说明图。
图30是表示通过评价试验获得的图像的说明图。
图31是表示通过评价试验获得的图像的说明图。
附图标记说明
W 晶片
1 涂敷、显影装置
D4 曝光器
31 载置台
32 销
34 吸引口
36 升降销
4 表面粗化处理模块
43 研磨体
44 移动机构
46 纯水供给喷嘴。
具体实施方式
使用图1～图3对实施本发明的基板处理方法的由涂敷、显影装置1和曝光器D4形成的基板处理系统进行说明的。图1、图2、图3分别是该涂敷、显影装置1的平面图、立体图、概略纵截侧面图。该涂敷、显影装置1通过将运载装置组件D1、处理组件D2和接口组件D3连接成直线状而构成。接口组件D3与曝光器D4连接。以后的说明中，以组件D1～D3的排列方向为前后方向。运载装置组件D1从涂敷、显影装置1的外部搬送收纳作为圆形的基板的晶片W的运载装置C，该运载装置组件D1包括运载装置C的载置台11、开闭部12和用于经由开闭部12从运载装置C搬送晶片W的移載机构13。
处理组件D2由对晶片W进行液处理的第1～第6单位组件E1～E6从下依次层叠而构成。为了说明的方便，将在晶片W形成下层侧的反射防止膜的处理称为“BCT”，在晶片W形成抗蚀剂膜的处理称为“COT”，在曝光后的晶片W形成抗蚀剂图案的处理称为“DEV”。在该例中，如图2所示，从下开始将BCT层、COT层、DEV层各2层层叠。在相同的单位组件中，彼此并行地进行晶片W的搬送和处理。
在此，参照图1说明在单位组件中的作为代表的第3单位组件E3。在从运载装置组件D1向接口组件D3的搬送区域14的左右的一方侧，在前后方向上配置多个棚架单元U，在另一方侧抗蚀剂膜形成模块15在前后方向上排列设置有两个。抗蚀剂膜形成模块15将作为药液的抗蚀剂供给到晶片W的表面，形成抗蚀剂膜。棚架单元U包括多个加热模块16。在上述的搬送区域14设置有作为晶片W的搬送机构的搬送臂F3。
对单位组件E1、E2、E5、E6与单位组件E3、E4的不同点进行说明时，单位组件E1、E2具有反射防止膜形成模块替代抗蚀剂膜形成模组件15。在反射防止膜形成模块中，用于形成反射防止膜的药液被供给到晶片W。单位组件E5、E6具有显影模块来替代抗蚀剂膜形成模块15。显影模块将作为药液的显影液供给到晶片W的表面，在曝光器D4中对按规定的图案曝光了的抗蚀剂膜进行显影，形成抗蚀剂图案。除了这样的差别，单位组件E1～E6相互同样地构成。图3中，各单位组件E1～E6的搬送臂表示为F1～F6。
在处理组件D2的运载装置组件D1侧设置有跨各单位组件E1～E6上下延伸的塔G1和用于对塔G1交接晶片W的自由升降的作为搬送机构的交接臂17。塔G1由相互层叠的多个模块构成，设置在单位组件E1～E6的各高度的模块能够在单位组件E1～E6的各搬送臂F1～F6之间交接晶片W。作为这些模块，包括设置在各单位组件的高度位置的交接模块TRS、进行晶片W的温度调整的调温模块CPL、暂时保管多个晶片W的缓冲模块和将晶片W的表面疏水化的疏水化处理模块等。为了使说明简单，上述疏水化处理模块、调温模块、上述缓冲模块的图示省略。
接口组件D3包括跨单位组件E1～E6上下延伸的塔G2、G3、G4和对各塔G2～G4搬送晶片W的作为搬送机构的接口臂21～23。接口臂21是用于对塔G2和塔G3交接晶片W的交接的自由升降的搬送机构，接口臂22是用于对塔G2和塔G4交接晶片W的自由升降的搬送机构。接口臂23是用于在塔G2和曝光器D4之间交接晶片W的搬送机构。
塔G2由交接模块TRS、收纳曝光处理前的多个晶片W并使其滞留的缓冲模块、收纳曝光处理后的多个晶片W的缓冲模块和进行晶片W的温度调整的调温模块等相互层叠而构成，但是，在此，缓冲模块和调温模块的图示省略。塔G3具有后述的表面粗化处理模块4。在塔G4也设置有模块，但是，在此，省略说明。
接着，对曝光器D4进行说明。曝光器D4包括圆形的载置台31，图4、图5分别是该载置台31的纵截侧面图、平面图。如图5所示，晶片W以该晶片W的中心与载置台31的中心一致的方式载置在载置台31。在载置台31的表面沿以该载置台31的表面的中心为中心的同心圆相互隔开间隔地配置有多个销32。作为突起部的销32的上端构成为水平的平坦面，在该平坦面支承晶片W的背面。即，晶片W的背面以从载置台31的表面浮起的方式被支承。
在载置台31的表面，在与销32不重叠的位置，彼此分散地开口了多个吸引口34，各吸引口34与未图示的排气源连接。该吸引口34在铅垂下方吸引晶片W的背面，具有固定载置台31中的晶片W的位置的作用。为了容易观看图。在图5中用灰度(greyscale)表示吸引口34。在图中35所示的3个孔(图4中仅表示2个)分别设置升降销36，图4中37为使升降销36升降的升降机构。通过升降销36升降，在接口臂23和销32之间进行晶片W的交接。
接着，分别参照图6、图7的立体图、纵截侧面图对作为研磨处理部的表面粗化处理模块4进行说明。如详细地在后面说明的那样，该表面粗化处理模块4是为了将晶片W正常地向曝光器D4的载置台31载置、而对在搬入到曝光器D4前的晶片W的背面进行研磨来进行表面粗化处理的模块。利用该研磨的表面粗化处理，更具体来说，是增大算数平均粗糙度Ra的处理，进一步详细来说是使晶片W的背面中的凹凸形成得较密的处理。
图中41是包围晶片W的侧周的纵长的水平的环部件，在环部件41的内侧面在周向上隔着间隔设置有多个周端保持部42。周端保持部42通过将被环部件41包围的晶片W的外周端向中心部分别按压保持，将该晶片W水平地支承。另外，该周端保持部42与未图示的驱动机构连接，沿环部件41的周边移动，能够使所支承的晶片W绕中心旋转。
图中43是作为磨具的研磨体，在图8中表示其平面。研磨体43形成为例如在俯视时在周向上分割为8个部分的水平的环状。在图8中用L1表示的研磨体43的环的外形的宽度例如为30mm，用L2表示的研磨体43的环的径向的宽度例如为5mm。研磨体43例如由金刚石构成，粒度例如在8000度以上。图中Q1是研磨体43的中心，位于由上述的环部件41所支承的晶片W的直径上。
另外，如图6、图7所示，研磨体43被支承在垂直的支柱44A的上端，支柱44A的下端与在水平方向上延伸的臂44B的一端连接。臂44B的另一端与移动机构44连接。通过该移动机构44，研磨体43在晶片W的背面侧自由升降且沿晶片W的直径在水平方向上自由移动。图中46是纯水供给喷嘴，对晶片W的背面供给纯水。图中47A是垂直的支柱，纯水供给喷嘴46支承在支柱47A的上端。图中47B是与支柱47A的下端连接的臂。臂47B与未图示的移动机构连接，通过该移动机构，纯水供给喷嘴46进行移动，以使得纯水被供给的位置沿晶片W的背面的直径移动。图中48是通过升降机构49升降、在环部件41与接口臂21之间交接晶片W的升降销，配置成不妨碍处理中的研磨体43的移动和纯水供给喷嘴46的移动。
参照图8～图10，对在该表面粗化处理模块4中进行的处理进行说明。图8表示在处理中旋转的晶片W，从晶片W的中心P看，将沿着研磨体43的移动方向的直径的一端侧表示为+，将另一端侧表示为-。并且，在图8中，将后述的各步骤S1～S6的开始时的研磨体43的位置表示为T1～T6，将步骤S6的结束时的研磨体43的位置表示为T7。图9、图10中，表示表面粗化处理模块4的各部的动作。
首先，通过环部件41晶片W以2.0×A(A是比0大的任意的数值)rpm旋转，研磨体43从晶片W的下方的规定的位置上升，在图8中由T1表示的位置(图9中用实线表示的位置)，在晶片W的背面例如被以1N的力按压，并且，开始向+方向移动(扫描)(步骤S1)。作为上述的A的一个例子为15，在该情况下该步骤S1的晶片W的转速为30rpm。另外，在上述的位置T1，研磨体43的中心Q1从晶片W的中心P向-方向偏移15.0mm。另外，研磨体43向+方向的移动速度例如为6mm/秒。
如上所述，研磨体43与进行旋转的晶片W的背面接触并且相对该晶片W进行移动，由此该晶片W的背面被研磨而形成微小的无数的槽10，该槽10以描绘阿基米德螺旋的方式延伸。研磨体43的移动继续，该研磨体43的中心Q1通过晶片W的中心P向晶片W的周缘部去。然后，研磨体43移动到图8中的位置T2时，晶片W的转速上升，成为2.2×Arpm(步骤S2)。在该位置T2，研磨体43的中心Q1从晶片W的中心P向+方向偏离11.0mm。
然后，研磨体43继续移动，移动到图8中的位置T3时，晶片W的转速降低成为1.9×Arpm(步骤S3)，移动到位置T4时，晶片W的转速成为1.5×Arpm(步骤S4)，移动到位置T5时，晶片W的转速成为1.3×Arpm(步骤S5)，移动到图8中的位置T6时，晶片W的转速成为Arpm(步骤S6)。然后，研磨体43进一步继续移动，到达晶片W的周缘部的位置T7(图9中用虚线表示的位置)，在晶片W的背面整体形成槽10，研磨体43下降而离开晶片W，槽10的形成结束。在位置T3、T4、T5、T6、T7中，研磨体43的中心Q1从晶片W的中心P向+方向分别偏离34.5mm、60.0mm、84.5mm、109.0mm。133.5mm。
图11是概略地表示通过上述的步骤S1～S6在晶片W的背面形成的槽10的图。在图11中，槽10仅表示了2个，但是，实际上无数的槽10呈阿基米德的螺旋状地形成。即，各槽10在距晶片W的中心的半径彼此不同的位置在晶片W的周方向上形成。此外，在图11中，一个槽10表示成在晶片W的径向上观看时的间隔为等间隔，但是，如上所述，在研磨处理中使晶片W的转速变化，因此，实际上在径向上观看时的间隔根据在该径向的位置而不同。
在如上所述进行了通过研磨进行的表面粗化处理后，晶片W以规定的转速旋转，并且如图10所示将纯水L从纯水供给喷嘴46排出到晶片W，开始清洗处理。纯水供给喷嘴46以纯水L的供给位置从晶片W的背面中心部向背面周缘部移动的方式进行移动，对晶片W的背面整体供给纯水，因研磨而产生的碎屑被从该晶片W的背面除去。然后，纯水的供给停止，清洗处理结束，由此，该表面粗化处理模块4中的处理结束。
但是，如上述所述，在各步骤S中，研磨体43越位于靠近晶片W的中心的位置，越增大晶片W的转速。这是因为，假设在各步骤S中晶片W的转速一定的情况下，越接近晶片W的中心，作用于研磨体43的晶片W的旋转的离心力的作用越小，因此难以形成槽10。即，在晶片W的中心部，背面难以粗糙化。所以，在上述的研磨处理中，如上述所述控制晶片W的转速，使在晶片W的背面各部对研磨体43作用的晶片W的离心力匹配，使晶片W的背面整体均匀性较高地粗糙化。如上所述在背面整体使粗糙度一致的理由在后文述说。
如上所述进行了研磨处理和清洗处理的晶片W，被搬送到上述的曝光器D4的载置台31。从通过研磨处理形成槽10至被搬送到曝光器D4，不对晶片W的背面进行粗糙度缓和用的处理。粗糙度缓和用的处理具体而言能够列举例如通过供给氟酸等的使晶片W的背面溶解的药液而使该背面平坦化的处理。即，对载置台31搬送形成有槽10的状态的晶片W。参照图12～图14说明该晶片W被载置在载置台31的情形。在图12～图14中表示晶片W不是水平的板而具有形变。另外，图13中的虚线的箭头的前端表示放大的销32和晶片W。
由接口臂23搬送到曝光器D4的载置台31上的晶片W在被交接到上升了的升降销36后，升降销36下降(图12)。在该升降销36下降时，从吸引口34进行吸引。然后，晶片W的背面的各部载置在销32，通过来自吸引口34的吸引，晶片W的背面被向载置台31吸引(图13)。此时，在晶片W形成有槽10，由此各销32的上表面和晶片W的背面的接触面积比较小。因此，在晶片W的背面和销32的上表面之间作用的摩擦力较小，因此，被吸引的晶片W的背面相对于销32的上表面能够滑动。其结果是，晶片W以被拉伸的方式被矫正，以成消除形变而成为平坦的状态，载置在销32上(图14)。如上所述，对载置在载置台31的晶片W进行曝光拍摄。
为了进行比较，对没有形成槽10的晶片(为W1)载置在载置台31的情形进行说明。晶片W1在与晶片W同样发生了形变的状态下被搬送到载置台31上。首先，晶片W1被从接口臂23交接到上升的升降销36，该升降销36下降，晶片W1的背面被载置在销32。但是，由于没有形成槽10，因此，晶片W的背面和销32的上表面的接触面积比较大，所以，在晶片W的背面和销32的上表面之间作用的摩擦力较大。所以，晶片W的背面不能在销32上滑动(图15)。所以，晶片W1在销32上不能被整形，在如图15所示的发生了形变的状态下接受曝光拍摄，其结果是进行拍摄的位置从正常的位置偏移。如以上所说明的方式，通过在晶片W的背面形成槽10，使在曝光时载置在载置台31的晶片W的载置状态为正常的水平状态，由此，能够在正常的位置进行曝光拍摄。
但是，如在图4和图5中所说明的方式，销32在载置台31上沿同心圆配置多个。而且，在各销32间相对晶片W的背面的摩擦的均匀性高时，在晶片W向销32载置时晶片W的背面的各部的移动性的不均匀受到抑制，容易消除晶片W的形变。因此，在表面粗化处理模块4中，如上所述，在距晶片W的中心的半径不同的位置在周向上形成槽10，相对各销32的晶片W的背面的摩擦的均匀性变高。并且，以抑制在该各销32上的晶片W的背面的摩擦的偏差为目的，如在图8中所说明的方式，根据研磨体43的位置使晶片W的转速变化，在晶片W的背面的各位置使粗糙度一致，使相对晶片W的背面的接触面积在各销32间一致。
在各销32上，为了如上所述能够消除晶片W的形变，优选在晶片W的背面，从被研磨的多个区域分别所获得的相对销32的动摩擦系数的平均值尽可能低。关于该被研磨的多个区域，销32呈同心圆状地配置，所以，例如可以设定为在图16中由V1～V8所表示的、沿以晶片W的中心为中心的同心圆配置并且彼此离开的区域，例如可以为随机选取的规定的大小的多个区域。
返回图1对设置在涂敷、显影装置1的控制部100进行说明。控制部100例如由计算机构成，具有未图示的程序保存部。在该程序保存部中保存有以进行在涂敷、显影装置1的各模块的晶片W的处理和利用晶片W的搬送机构进行的各模块间的晶片W的搬送的方式编入了命令(步骤组)的程序。而且，通过该程序从控制部100对涂敷、显影装置1的各部输出控制信号，来控制该涂敷、显影装置1的各部的动作。该程序例如以保存在硬盘、光盘、磁盘或存储卡等的存储介质的状态下保存在程序保存部中。
对由该涂敷、显影装置1和曝光器D4形成的系统中的晶片W的搬送路径和处理进行说明。晶片W从运载装置C通过移载机构13被搬送到处理组件D2中的塔G1的交接模块TRS0。从该交接模块TRS0将晶片W分配搬送到单位组件E1、E2。例如在将晶片W交接到单位组件E1的情况下，从上述TRS0将晶片W交接到塔G1的交接模块TRS中的、与单位组件E1对应的交接模块TRS1(能够由搬送臂F1进行晶片W的交接的交接模块)。另外，在将晶片W交接到单位组件E2的情况下，从上述TRS0将晶片W交接到塔G1的交接模块TRS中的、与单位组件E2对应的交接模块TRS2。这些晶片W的交接通过交接臂17进行。
如上所述被分开了的晶片W按TRS1(TRS2)→反射防止膜形成模块→加热模块→TRS1(TRS2)的顺序被搬送，接着，由交接臂17分配到与单位组件E3对应的交接模块TRS3和与单位组件E4对应的交接模块TRS4。
如上所述被分配到TRS3、TRS4的晶片W被按TRS3(TRS4)→抗蚀剂膜形成模块15→加热模块16→塔G2的交接模块TRS31(TRS41)的顺序搬送。然后，该晶片W被接口臂21搬送到塔G3的表面粗化处理模块4，如在图8、图9中说明的方式进行研磨处理而形成槽10后，如在图10中说明的方式进行清洗处理。在清洗处理后，晶片W被接口臂21、23搬入曝光器D4。即，晶片W在研磨处理后不接受背面的粗糙度缓和用的处理地被搬送到曝光器D4，如在图12～图14中说明的方式载置在载置台31后，进行曝光拍摄。即，形成在晶片W的表面的抗蚀剂膜按规定的图案被曝光。
曝光后的晶片W通过接口臂22、23在塔G2、G4间被搬送，分别被搬送到与单位组件E5、E6对应的塔G2的交接模块TRS51、TRS61。然后，晶片W被以加热模块16→显影模块的顺序被搬送，抗蚀剂膜按照在曝光器D4中所曝光的图案溶解，在晶片W形成抗蚀剂图案。然后，晶片W在被搬送到塔G1的交接模块TRS5(TRS6)后，经由移载机构13返回到运载装置C。
根据该涂敷、显影装置1，搬入曝光器D4前的晶片W的背面通过表面粗化处理模块4被进行表面粗化处理，不进行该背面的粗糙度缓和用的处理就将该晶片W搬入到曝光器D4。由此，曝光器D4的载置台31的销32的上表面与晶片W的背面之间的摩擦被降低，以能够抑制形变的方式将晶片W载置在载置台31上。因此，能够抑制进行曝光拍摄的位置从正常的位置偏移。所以，能够实现曝光的重叠的改善。
作为设置表面粗化处理模块4的位置，不限于接口组件D3，例如可以设置为在处理组件D2中，替代多个反射防止膜形成模块中的一个或者替代多个抗蚀剂膜形成模块15中的一个。另外，也可以在涂敷、显影装置1的外部设置表面粗化处理模块4，将形成有槽10的晶片W通过运载装置C搬送到涂敷、显影装置1。
在通过上述的表面粗化处理模块4进行的处理中，使研磨体43的移动速度一定，但是，可以根据研磨体43的位置，使该研磨体43的移动速度变化。例如如上所述，由于在晶片W的中心部侧与周缘部侧相比离心力弱，因此，难以使晶片W粗糙，所以，当研磨体43位于周缘部侧时，使该研磨体43以第1速度移动，当研磨体43位于中心部侧时，以研磨体43与晶片W接触较长的时间而能够粗糙化的方式，使该研磨体43以比第1速度小的第2速度移动。另外，也可以研磨处理中的晶片W的转速与研磨体43的晶片W的径向的位置无关而为一定。并且，使研磨体43从晶片W的周缘部侧向中心部侧移动，可以在晶片W的背面整体形成槽10。
在上述的例中，形成螺旋状的槽10，但是，作为要形成的槽也可以为同心圆状。具体而言，例如，在将研磨体43的位置固定了的状态下使晶片W旋转进行了研磨后，使研磨体43下降，从而使研磨体43与晶片W离开，使该研磨体43的位置在晶片W的径向上偏移。然后，使研磨体43上升接触晶片W，再次，在将研磨体43的位置固定了的状态下使晶片W旋转来进行研磨。通过反复这样的晶片W的旋转和研磨体43的移动，能够呈同心圆状地形成槽。但是，如后述的评价试验所示，在将研磨体43的位置固定了的状态下使晶片W旋转来进行研磨时，在被研磨的区域内沿晶片W的径向产生粗糙度不均，所以，如在图8、图9中所说明的那样，一边使晶片W旋转一边使研磨体43移动，从而呈螺旋状地形成槽10是有效的。
接着，参照图17的立体图对作为表面粗化处理模块的另一构成例的表面粗化处理模块5，以与表面粗化处理模块4的不同点为中心进行说明。图中51是水平的环部件，具有缺口50。在环部件51的内周侧，以向环部件51的中心突出的方式形成并且吸引晶片W的背面的周缘部并将其保持为水平的吸引部52，在环部件51的周向上彼此离开地设置有4个。图中53为圆板，在环部件51的上方与该环部件51离开地设置。图中54是支柱，将环部件51与圆板53彼此连接。图中55是与圆板53连接的驱动机构，能够通过圆板53使环部件51升降且能够在周向上旋转。
另外，图中56是用于吸附晶片W的背面的中央部的旋转卡盘，构成为通过旋转机构57自由旋转。旋转机构57经由臂57A与移动机构44连接。该移动机构44能够使支承研磨体43的臂44B和上述的臂57A彼此独立地沿晶片W的径向移动。通过该臂57A的移动，旋转卡盘56能够在环部件51的外侧与保持于环部件51的晶片W的背面的中央部的下方之间移动。
另外，虽然省略图示，但是表面粗化处理模块5与表面粗化处理模块4同样具有纯水供给喷嘴46和使该喷嘴46移动的移动机构，该纯水供给喷嘴46以与旋转卡盘56和研磨体43不干扰的方式在晶片W的背面侧移动。在该表面粗化处理模块5，没有设置升降销48，环部件51与接口臂21的交接通过环部件51进行升降来进行。上述的环部件51的缺口50形成为在该交接时不与从环部件51的外方向内方去存在的接口臂21干渉。
参照图18、图19对通过表面粗化处理模块5进行的研磨处理进行说明时，首先，由环部件51保持着周缘部的晶片W进行旋转。而且，在图8中说明的位置T1(图18中用实线表示的位置)，研磨体43被向晶片W的背面按压而开始研磨，并且该研磨体43向晶片W的周缘部沿晶片W的径移动。研磨体43，以不与吸引部52干渉的方式在比晶片W的周缘部靠内侧的位置、例如图18中由虚线表示的位置停止移动后下降而与晶片W离开。并且，晶片W的旋转停止的同时环部件51上升。
然后，旋转卡盘56向晶片W的中央部的下方移动，环部件51下降，晶片W的周缘部与环部件51离开并且晶片W的背面的中央部保持于旋转卡盘56。然后，晶片W通过旋转卡盘56进行旋转，研磨体43向晶片W的周缘部的下方移动后，进行上升而被按压在晶片W的背面，晶片W的背面的周缘部被研磨(图19)。然后，研磨体43下降而离开晶片W，研磨处理结束。之后，与表面粗化处理模块4同样地进行清洗处理。
对于该表面粗化处理模块5也进行这样的研磨处理，由此能够在晶片W的背面形成多个槽，因此，能够获得与在表面粗化处理模块4进行研磨处理的情况同样的效果。另外，已述的各方法能够彼此组合。例如在表面粗化处理模块5中，也可以与表面粗化处理模块4同样根据研磨体43的位置改变晶片W的转速。
(评价试验)
以下，对关于本发明进行的评价试验进行说明。
评价试验1
使用与上述的表面粗化处理模块4同样地构成的试验装置，进行了晶片W的背面的研磨。但是，与上述的处理不同，在晶片W的旋转中研磨体43不移动，晶片W的背面周缘部被限定地研磨。而且，沿晶片W的径向对被研磨了的区域照射激光并且接受从晶片散射的散射光，测定散射光的强度相对激光的强度的比例即雾度(Haze)。雾度的值与粗糙度对应，该值越大凹凸形成得越密。其中，在该试验中使用的研磨体43的形状与在发明的实施方式中所说明的一样。
图20的图表表示该评价试验1的结果，图表的横轴为距晶片W的中心的距离(单位：mm)，图表的纵轴为雾度(单位：ppm)。另外，在试验中配置有研磨体43的位置以与图表的横轴对应的方式表示，如图所示，对从晶片W的中心离开118mm～148mm的区域进行研磨。如图表所示，在被研磨了的区域内雾度有很大的不同。研磨体43，以晶片W的中心部侧为一端部、以晶片W的周缘部侧为另一端部时，通过研磨体43的一端部被研磨的、距晶片W的中心的距离为120mm～125mm的区域中，雾度为4000～6500ppm。在通过研磨体43的另一端部被研磨的、距晶片W的中心的距离为143mm～148mm的区域中，雾度为2000～3500rpm。并且，在研磨体43的一端部和另一端部以外的部位被研磨的区域中的大部分的位置，雾度在1000rpm以下。
像这样在对进行旋转的晶片W固定研磨体43进行研磨时，能够确认在晶片W的径向上产生比较大的粗糙度的不均。所以，考虑为了消除该粗糙度的不均，如在图8中说明的方式使研磨体43移动来进行研磨是有效的。
评价试验2
使用与上述的表面粗化处理模块4同样地构成的试验装置，对多个晶片W进行了研磨处理。在该评价试验2中，如图8中所说明的方式使研磨体43沿晶片W的径移动，对晶片W的背面整体进行了研磨。但是，研磨处理中的晶片W的转速不因研磨体43的位置变动而改变，而是一定的，按每个晶片W设定不同的转速进行了研磨处理。令转速设定为15rpm、30rpm、300rpm的晶片W分别为晶片61、晶片62、晶片63。
在研磨处理后，对晶片61、62与评价试验1同样测定沿着晶片的径向的各部的雾度。并且，对晶片61、62取得表示晶片的背面的面内的雾度的分布的图像。而且，对晶片61～63通过仿真求取晶片W的背面的研磨体43的中心Q1的轨道，并且，取得由一边长为90μm的正方形包围的区域(记为检查区域60)的算术平均粗糙度Ra(单位：nm)。并且，对晶片61～63取得上述的曝光器D4的载置台31相对销32的动摩擦系数。
在图21、图22、图23中，表示关于晶片61、晶片62、晶片63的各研磨体43的中心Q1的轨迹。如这些各图中所示，转速越高研磨体43的中心Q1的轨迹的间隔越变密。图24、图25是表示从晶片61、晶片62分别取得的沿晶片的径向的各部的雾度的图表。这些图24、图25的图表的纵轴、横轴与图20的图表同样分别表示雾度的值、距晶片的中心的距离。另外，图26、图27是表示晶片61、62的背面的面内的雾度的分布的图像，由图像中的浓淡表示雾度的大小的分布。即，图像中的浓度表示晶片W的背面的凹凸。
从图24、图25的图表可知，与晶片61相比，晶片62在各部雾度变大。另外，关于图26、图27的图像，与晶片61相比，晶片62的浓淡精细地表示。从这些图表和图像可知，研磨处理时的转速高的晶片62比晶片61的凹凸形成得精细且较密。
图28、图29、图30分别表示关于晶片61、晶片62、晶片63的上述的检查区域60的图像。并且，从晶片61、62、63的各检查区域60取得的算术平均粗糙度Ra分别为3.8nm、5.7nm、27.8nm。另外，从晶片61、62、63取得的动摩擦系数分别为0.422、0.382、0.004。没有进行研磨处理的晶片W的动摩擦系数为0.435，因此，能够确认通过进行研磨处理能够降低动摩擦系数。
根据该评价试验2的结果能够确认，通过提高研磨处理时的晶片W的转速，以研磨体43的中心的轨迹的间隔变密的方式进行研磨，能够提高晶片W的各部中的雾度，提高算术平均粗糙度Ra，降低动摩擦系数。动摩擦系数越低，晶片W的背面相对于销32越容易滑动，所以，认为关于上述的发明的效果能够获得较高的效果。
评价试验3
准备翘曲量为300μm、在背面没有形成膜的晶片601～604。关于晶片601，在抗蚀剂的涂敷之后不研磨背面就搬入曝光器D4。晶片602～604在抗蚀剂的涂敷后、曝光前，与评价试验2的晶片61～63同样地对晶片W的背面进行研磨后，搬入曝光器D4。关于研磨处理时的晶片602、603、604的转速，与评价试验2的晶片61、62、63的转速同样，分别为15rpm、30rpm、300rpm。并且，关于晶片601～604测定了曝光器D4中的重叠。该重叠作为以在各晶片的表面彼此正交的方式设定的X方向和Y方向上的偏移量取得。
图31的各晶片W的图像表示该评价试验3的结果，具体而言，是将先前曝光的图案和之后曝光的图案重叠表示。关于晶片601，X方向、Y方向的重叠分别为8.4nm、8.8nm。关于晶片602，X方向、Y方向的重叠分别为9.3nm、9.7nm。关于晶片603，X方向、Y方向的重叠分别为9.8nm、9.9nm。关于晶片604，X方向、Y方向的重叠分别为6.3nm、7.5nm。
相对于没有进行背面的研磨的晶片601，测量进行了背面的研磨的晶片602～604中的重叠的改善情况，计算出了重叠改善率。
该重叠改善率为{1-(晶片601～604的XY移动合成距离)/(晶片601的XY移动合成距离)}×100(％)，XY移动合成距离为(X方向的重叠)2+(Y方向的重叠)2}1/2。所以，该重叠改善率越高，越能够抑制曝光位置从正确的位置的偏移，所以优选。晶片604的重叠改善率为1-{{(6.3)2+(7.5)2}+{(8.4)2+(8.8)2}}1/2×100＝19.5％。晶片601、602、603的重叠改善率分别为0.0％、-10.5％、-14.5％。
从该评价试验3的结果可知，关于研磨处理时的转速为300rpm的晶片604，能够改善重叠(OL)。根据评价试验2的结果和评价试验3的结果能够确认，在动摩擦系数为0.004以下的情况下，能够改善重叠。

Claims (9)

1.一种基板处理方法，其特征在于，包括：
研磨基板的背面来对该背面进行表面粗化处理，所述基板为图案曝光前的半导体晶片，对研磨后的背面不进行粗糙度缓和用的处理，
在所述表面粗化处理中，通过研磨所述基板的背面，在基板的背面中各个距离基板的中心的半径不同的位置在周向上形成螺旋状或者同心圆状的槽。
2.如权利要求1所述的基板处理方法，其特征在于：
通过进行所述基板的背面的研磨，降低在将基板载置在图案曝光器的基板载置台上并吸引该基板时、基板的背面与设置在基板载置台的多个突起部的上表面之间的摩擦。
3.如权利要求1所述的基板处理方法，其特征在于：
通过用相同的研磨体研磨所述基板的背面，在基板的背面中各个距离基板的中心的半径不同的位置在周向上形成槽。
4.如权利要求1至3中任一项所述的基板处理方法，其特征在于：
在研磨了所述基板的背面之后，利用纯水清洗该背面。
5.如权利要求1至3中任一项所述的基板处理方法，其特征在于：
所述基板的背面的研磨包括在使所述基板旋转的同时使研磨体在基板背面的中央部与周缘侧的部位之间扫描的工序。
6.如权利要求4所述的基板处理方法，其特征在于：
所述基板的背面的研磨包括在使所述基板旋转的同时使研磨体在基板背面的中央部与周缘侧的部位之间扫描的工序。
7.一种基板处理装置，在基板形成抗蚀剂膜，对图案曝光后的基板进行显影，所述基板为半导体晶片，所述基板处理装置的特征在于，包括：
研磨图案曝光前的基板的背面来对所述背面进行表面粗化处理的研磨处理部，
所述基板处理装置对研磨后的背面不进行粗糙度缓和用的处理，
在所述表面粗化处理中，通过研磨所述基板的背面，在基板的背面中各个距离基板的中心的半径不同的位置在周向上形成螺旋状或者同心圆状的槽。
8.如权利要求7所述的基板处理装置，其特征在于：
所述研磨处理部包括：
保持基板的背面的周缘部或基板的外周端，使基板旋转的机构；
研磨基板的背面的研磨体；和
使所述研磨体在基板的中央部与周缘侧的部位之间移动的移动机构。
9.如权利要求8所述的基板处理装置，其特征在于，还包括：
在利用研磨体研磨所述基板的背面的周缘部时使用的、吸附保持所述基板的背面的中央部来使该基板旋转的机构。
CN201610862943.4A 2015-09-28 2016-09-28 基板处理方法和基板处理装置 Active CN106933061B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-190053 2015-09-28
JP2015190053A JP6540430B2 (ja) 2015-09-28 2015-09-28 基板処理方法及び基板処理装置

Publications (2)

Publication Number Publication Date
CN106933061A CN106933061A (zh) 2017-07-07
CN106933061B true CN106933061B (zh) 2020-04-24

Family

ID=58409872

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610862943.4A Active CN106933061B (zh) 2015-09-28 2016-09-28 基板处理方法和基板处理装置

Country Status (5)

Country Link
US (1) US10074542B2 (zh)
JP (1) JP6540430B2 (zh)
KR (1) KR102556220B1 (zh)
CN (1) CN106933061B (zh)
TW (1) TWI694894B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7164289B2 (ja) * 2016-09-05 2022-11-01 東京エレクトロン株式会社 半導体プロセッシング中のオーバレイを制御するための湾曲を制御する応力の位置特定チューニング
JP6920849B2 (ja) * 2017-03-27 2021-08-18 株式会社荏原製作所 基板処理方法および装置
JP6867226B2 (ja) * 2017-05-01 2021-04-28 日本特殊陶業株式会社 真空吸着部材
US10636673B2 (en) 2017-09-28 2020-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor device structure
JP7022589B2 (ja) * 2018-01-05 2022-02-18 東京エレクトロン株式会社 基板処理装置、基板処理方法及びコンピュータ記憶媒体
CN108312080A (zh) * 2018-02-09 2018-07-24 江苏中博钻石科技有限公司 一种金属抛光盘及其制造方法
KR102594342B1 (ko) * 2018-03-12 2023-10-26 도쿄엘렉트론가부시키가이샤 기판의 휨 수정 방법, 컴퓨터 기억 매체 및 기판 휨 수정 장치
KR102637162B1 (ko) * 2018-06-12 2024-02-16 도쿄엘렉트론가부시키가이샤 기판 처리 방법, 개질 장치 및 기판 처리 시스템
WO2020090602A1 (ja) * 2018-10-31 2020-05-07 Nok株式会社 密封装置の円盤部材の表面加工方法、及び、密封装置
CN111696858A (zh) * 2019-03-13 2020-09-22 东京毅力科创株式会社 接合系统和接合方法
JP7365827B2 (ja) 2019-03-13 2023-10-20 東京エレクトロン株式会社 接合システム、および接合方法
TW202116468A (zh) * 2019-07-18 2021-05-01 日商東京威力科創股份有限公司 處理裝置及處理方法
WO2022196336A1 (ja) * 2021-03-15 2022-09-22 東京エレクトロン株式会社 基板処理装置及び基板処理方法
JP2022154714A (ja) * 2021-03-30 2022-10-13 東京エレクトロン株式会社 基板載置台の研磨方法及び基板処理装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101164148A (zh) * 2005-04-19 2008-04-16 日本微涂料株式会社 半导体晶片周缘的研磨装置及方法
JP2012020393A (ja) * 2010-06-17 2012-02-02 Tokyo Electron Ltd 基板裏面研磨装置、基板裏面研磨システム及び基板裏面研磨方法並びに基板裏面研磨プログラムを記録した記録媒体
JP2015023248A (ja) * 2013-07-23 2015-02-02 東京エレクトロン株式会社 基板洗浄装置、基板洗浄方法及び記憶媒体

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54110783A (en) * 1978-02-20 1979-08-30 Hitachi Ltd Semiconductor substrate and its manufacture
JPS6226814A (ja) * 1985-07-26 1987-02-04 Toshiba Corp 露光装置
JPS62238629A (ja) * 1986-04-09 1987-10-19 Nec Corp 半導体基板の製造方法
JP2763441B2 (ja) * 1992-02-06 1998-06-11 三菱電機株式会社 半導体装置の製造方法
JP2540268B2 (ja) * 1992-05-12 1996-10-02 日本碍子株式会社 磁気ヘッド用コア形成材の研磨方法
KR100227924B1 (ko) * 1995-07-28 1999-11-01 가이데 히사오 반도체 웨이퍼 제조방법, 그 방법에 사용되는 연삭방법 및 이에 사용되는 장치
US6159827A (en) * 1998-04-13 2000-12-12 Mitsui Chemicals, Inc. Preparation process of semiconductor wafer
DE10004578C1 (de) * 2000-02-03 2001-07-26 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit polierter Kante
JP4669162B2 (ja) * 2001-06-28 2011-04-13 株式会社ディスコ 半導体ウェーハの分割システム及び分割方法
JP4171380B2 (ja) * 2003-09-05 2008-10-22 株式会社日立ハイテクノロジーズ エッチング装置およびエッチング方法
JP4748968B2 (ja) * 2004-10-27 2011-08-17 信越半導体株式会社 半導体ウエーハの製造方法
US7672110B2 (en) * 2005-08-29 2010-03-02 Applied Materials, Inc. Electrostatic chuck having textured contact surface
US7910157B2 (en) * 2005-12-27 2011-03-22 Tokyo Electron Limited Substrate processing method and program
US7559825B2 (en) * 2006-12-21 2009-07-14 Memc Electronic Materials, Inc. Method of polishing a semiconductor wafer
JP2008178886A (ja) * 2007-01-23 2008-08-07 Disco Abrasive Syst Ltd 製品情報の刻印方法
JP2008182015A (ja) * 2007-01-24 2008-08-07 Disco Abrasive Syst Ltd ウエーハの研削方法
JP2008279515A (ja) * 2007-05-08 2008-11-20 Shinka Jitsugyo Kk スライダの研磨装置
JP2008288447A (ja) * 2007-05-18 2008-11-27 Sokudo:Kk 基板処理装置
JP2009302338A (ja) * 2008-06-13 2009-12-24 Sumco Corp ウェーハの研磨方法および該方法により製造されるウェーハ
KR101587226B1 (ko) * 2008-07-31 2016-01-20 신에쯔 한도타이 가부시키가이샤 웨이퍼의 연마 방법 및 양면 연마 장치
KR101006526B1 (ko) * 2008-10-22 2011-01-07 주식회사 하이닉스반도체 웨이퍼 마운트 테이프, 이를 이용한 웨이퍼 가공 장치 및 방법
US7763577B1 (en) * 2009-02-27 2010-07-27 Uwiz Technology Co., Ltd. Acidic post-CMP cleaning composition
EP2392970A3 (en) 2010-02-19 2017-08-23 ASML Netherlands BV Method and apparatus for controlling a lithographic apparatus
JP2014050957A (ja) * 2010-06-17 2014-03-20 Tokyo Electron Ltd 基板研磨手段及び基板研磨装置並びに基板研磨システム
JP5619559B2 (ja) * 2010-10-12 2014-11-05 株式会社ディスコ 加工装置
JP2012156246A (ja) * 2011-01-25 2012-08-16 Hitachi Cable Ltd 半導体ウェハ及び半導体デバイスウェハ
US20130217228A1 (en) * 2012-02-21 2013-08-22 Masako Kodera Method for fabricating semiconductor device
KR102061695B1 (ko) * 2012-10-17 2020-01-02 삼성전자주식회사 웨이퍼 가공 방법
JP2014167996A (ja) * 2013-02-28 2014-09-11 Ebara Corp 研磨装置および研磨方法
US9768089B2 (en) * 2013-03-13 2017-09-19 Globalfoundries Singapore Pte. Ltd. Wafer stack protection seal
US9281251B2 (en) * 2013-08-09 2016-03-08 Tokyo Electron Limited Substrate backside texturing
JP2015119085A (ja) * 2013-12-19 2015-06-25 株式会社ディスコ デバイスウェーハの加工方法
JP6307022B2 (ja) * 2014-03-05 2018-04-04 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記録媒体
JP6226814B2 (ja) 2014-05-22 2017-11-08 株式会社神戸製鋼所 溶接構造物の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101164148A (zh) * 2005-04-19 2008-04-16 日本微涂料株式会社 半导体晶片周缘的研磨装置及方法
JP2012020393A (ja) * 2010-06-17 2012-02-02 Tokyo Electron Ltd 基板裏面研磨装置、基板裏面研磨システム及び基板裏面研磨方法並びに基板裏面研磨プログラムを記録した記録媒体
JP2015023248A (ja) * 2013-07-23 2015-02-02 東京エレクトロン株式会社 基板洗浄装置、基板洗浄方法及び記憶媒体

Also Published As

Publication number Publication date
CN106933061A (zh) 2017-07-07
JP6540430B2 (ja) 2019-07-10
TW201722623A (zh) 2017-07-01
KR102556220B1 (ko) 2023-07-18
US20170092504A1 (en) 2017-03-30
TWI694894B (zh) 2020-06-01
JP2017069271A (ja) 2017-04-06
US10074542B2 (en) 2018-09-11
KR20170037822A (ko) 2017-04-05

Similar Documents

Publication Publication Date Title
CN106933061B (zh) 基板处理方法和基板处理装置
KR102638686B1 (ko) 기판 처리 장치, 기판 처리 방법 및 기억 매체
KR102499098B1 (ko) 기판 처리 장치, 기판 처리 방법 및 기억 매체
JP6540813B2 (ja) 基板処理装置、基板処理方法及び記憶媒体
JP5691767B2 (ja) 基板処理方法、その基板処理方法を実行させるためのプログラムを記録した記録媒体、基板処理装置及び基板処理システム
JP6584532B2 (ja) 研削装置および研削方法
JP2006049757A (ja) 基板処理方法
JP2013098476A (ja) 基板処理システム、基板搬送方法、プログラム及びコンピュータ記憶媒体
KR102573014B1 (ko) 성막 방법, 저장 매체, 및 성막 시스템
KR20180123675A (ko) 기판 처리 장치, 기판 처리 방법 및 컴퓨터 판독 가능한 기록 매체
KR102469678B1 (ko) 성막 시스템, 성막 방법 및 컴퓨터 기억 매체
CN113631320A (zh) 激光加工装置、基板处理系统、激光加工方法以及基板处理方法
TWI801516B (zh) 基板之翹曲修正方法、電腦記錄媒體及基板之翹曲修正裝置
JP2019145687A (ja) 洗浄具、基板洗浄装置及び基板洗浄方法
JP7308087B2 (ja) 基板処理装置及び基板処理方法
JP2022046137A (ja) 基板処理方法及び基板処理システム
TW202335150A (zh) 搬送裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant