KR20170025996A - 이방성 도전 재료와 이방성 도전 재료를 포함하는 전자소자 및 그 제조방법 - Google Patents

이방성 도전 재료와 이방성 도전 재료를 포함하는 전자소자 및 그 제조방법 Download PDF

Info

Publication number
KR20170025996A
KR20170025996A KR1020150123207A KR20150123207A KR20170025996A KR 20170025996 A KR20170025996 A KR 20170025996A KR 1020150123207 A KR1020150123207 A KR 1020150123207A KR 20150123207 A KR20150123207 A KR 20150123207A KR 20170025996 A KR20170025996 A KR 20170025996A
Authority
KR
South Korea
Prior art keywords
conductive material
anisotropic conductive
particles
electrode
core portion
Prior art date
Application number
KR1020150123207A
Other languages
English (en)
Other versions
KR102429873B1 (ko
Inventor
주건모
장원석
정찬문
Original Assignee
삼성전자주식회사
연세대학교 원주산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 연세대학교 원주산학협력단 filed Critical 삼성전자주식회사
Priority to KR1020150123207A priority Critical patent/KR102429873B1/ko
Priority to US15/015,758 priority patent/US9831211B2/en
Priority to EP16167463.5A priority patent/EP3142124B1/en
Priority to CN201610306096.3A priority patent/CN106486183B/zh
Priority to JP2016103093A priority patent/JP6723552B2/ja
Publication of KR20170025996A publication Critical patent/KR20170025996A/ko
Application granted granted Critical
Publication of KR102429873B1 publication Critical patent/KR102429873B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20—Conductive material dispersed in non-conductive organic material
    • H01B1/22—Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/16—Non-insulated conductors or conductive bodies characterised by their form comprising conductive material in insulating or poorly conductive material, e.g. conductive rubber
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J9/00—Adhesives characterised by their physical nature or the effects produced, e.g. glue sticks
    • C09J9/02—Electrically-conducting adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20—Conductive material dispersed in non-conductive organic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20—Conductive material dispersed in non-conductive organic material
    • H01B1/24—Conductive material dispersed in non-conductive organic material the conductive material comprising carbon-silicon compounds, carbon or silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4922—Bases or plates or solder therefor having a heterogeneous or anisotropic structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/5328—Conductive materials containing conductive organic materials or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R4/00—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation
    • H01R4/04—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation using electrically conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H01L2224/29028—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body the layer connector being disposed on at least two separate bonding areas, e.g. bond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29105—Gallium [Ga] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29305—Gallium [Ga] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29309—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29313—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29393—Base material with a principal constituent of the material being a solid not provided for in groups H01L2224/293 - H01L2224/29391, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29394—Base material with a principal constituent of the material being a liquid not provided for in groups H01L2224/293 - H01L2224/29391
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29398—Base material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/29486—Coating material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29487—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/2949—Coating material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/2957—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/29599—Material
    • H01L2224/2969—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/29691—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81026—Applying a precursor material to the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0134—Quaternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1426—Driver
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/22—Contacts for co-operating by abutting
    • H01R13/24—Contacts for co-operating by abutting resilient; resiliently-mounted
    • H01R13/2407—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means
    • H01R13/2414—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means conductive elastomers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0224—Conductive particles having an insulating coating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0242—Shape of an individual particle
    • H05K2201/026—Nanotubes or nanowires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0323—Carbon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0425—Solder powder or solder coated metal powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Conductive Materials (AREA)
  • Non-Insulated Conductors (AREA)
  • Powder Metallurgy (AREA)
  • Wire Bonding (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)

Abstract

이방성 도전 재료와 이방성 도전 재료를 포함하는 전자소자 및 그 제조방법에 관해 개시되어 있다. 개시된 이방성 도전 재료는 매트릭스 물질층 내에 구비된 복수의 입자를 포함할 수 있다. 상기 복수의 입자의 적어도 일부는 코어부 및 이를 감싸는 껍질부를 포함할 수 있다. 상기 코어부는 상온 내지 약 110℃ 이하의 온도에서 액체 상태인 도전성 물질을 포함할 수 있다. 예컨대, 상기 코어부는 액체 금속, 저융점 솔더, 나노필러(nanofiller) 중 적어도 하나를 포함할 수 있다. 상기 껍질부는 절연성 물질을 포함할 수 있다. 상기 이방성 도전 재료를 이용해서 형성된 접합부는 상기 입자에서 유출된 코어부를 포함할 수 있고, 금속간 화합물을 더 포함할 수 있다.

Description

이방성 도전 재료와 이방성 도전 재료를 포함하는 전자소자 및 그 제조방법{Anisotropic conductive material, electronic device including anisotropic conductive material and method of manufacturing electronic device}
개시된 실시예들은 이방성 도전 재료와 이방성 도전 재료를 포함하는 전자소자 및 그 제조방법에 관한 것이다.
이방성 도전 필름(anisotropic conductive film)(ACF)은 수평 방향(XY 평면에 평행한 방향)으로는 절연성을 유지하면서 전극들이 마주보고 있는 수직 방향(Z축 방향)으로는 전기적 접속을 실현할 수 있는 소재로서, 접착 기능, 전기적 접속 기능 및 절연 기능을 동시에 구현할 수 있는 장점이 있다.
이러한 이방성 도전 필름(ACF)은, 예컨대, LCD(liquid crystal display)와 같은 디스플레이 소자의 제조시 기판 상에 칩(chip)이나 패키지(package)를 실장 하기 위한 소재로 사용되고 있다. 디스플레이 소자의 제조시 COG(Chip-on-Glass) 및 COF(Chip-on-Film) 등의 실장 방식이 사용되는데, 이방성 도전 필름(ACF)은 COG 및 COF 방식 모두에서 핵심적인 재료로 사용되고 있다. 그런데 소자의 집적도가 증가하고 전극들 사이의 간격(즉, pitch)이 짧아짐에 따라, 이방성 도전 필름(ACF)으로 전기적 접속을 형성하는데 있어서, 목적하는 전기적 접속이 이루어지지 않거나, 원치 않는 방향으로 접속(즉, 단락)이 발생하는 등 다양한 문제가 유발될 수 있다. 또한, 비교적 높은 온도 및 압력으로 접속/접착 공정을 수행할 경우, 기판이 변형되거나 칩이 손상될 수 있으며, 본딩 정렬도(bonding alignment)가 틀어지는 문제가 발생할 수 있다.
우수한 전기적 접속 특성을 확보할 수 있는 이방성 도전 재료(anisotropic conductive material)(ACM)를 제공한다.
불량률을 낮추고 신뢰성을 개선할 수 있는 이방성 도전 재료를 제공한다.
전극간 미세 피치(fine pitch)를 갖는 소자(ex, 반도체칩)의 실장에 용이하게 적용할 수 있는 이방성 도전 재료를 제공한다.
접속/접착 공정 조건을 개선할 수 있는 이방성 도전 재료를 제공한다.
비교적 낮은 온도 및/또는 비교적 낮은 압력에서 접속/접착 공정을 수행할 수 있는 이방성 도전 재료를 제공한다.
자기치유(self-healing) 기능을 갖는 이방성 도전 재료를 제공한다.
상기한 이방성 도전 재료를 적용한 전자소자(전자장치)를 제공한다.
상기한 이방성 도전 재료를 이용해서 전자소자(전자장치)를 제조하는 방법을 제공한다.
일 측면(aspect)에 따르면, 매트릭스 물질층; 및 상기 매트릭스 물질층 내에 구비된 복수의 입자;를 포함하고, 상기 복수의 입자의 적어도 일부는 도전성 코어부 및 절연성 껍질부를 포함하는 캡슐 구조를 갖고, 상기 코어부는 상온 내지 110℃ 이하의 온도에서 액체 상태인 도전성 물질을 포함하는 이방성 도전 재료(anisotropic conductive material)가 제공된다.
상기 도전성 물질은 액체 금속(liquid metal)을 포함할 수 있다.
상기 액체 금속은 Ga, Ga-In 합금, Ga-In-Sn 합금, Ga-In-Sn-Zn 합금 중 적어도 하나를 포함할 수 있다.
상기 도전성 물질은 상기 액체 금속 내에 함유된 나노필러(nanofiller)를 더 포함할 수 있다.
상기 도전성 물질은 나노필러(nanofiller)가 함유된 현탁액(suspension)을 포함할 수 있다.
상기 나노필러는 CNT(carbon nanotube), CNF(carbon nanofiber), 카본블랙(carbon black), 풀러렌(fullerene), 그래핀 후레이크(graphene flake), 그래핀 파티클(graphene particle), 금속 나노와이어(metal nanowire) 및 금속 나노파티클(metal nanoparticle) 중 적어도 하나를 포함할 수 있다.
상기 도전성 물질은 약 110℃ 이하의 융점(melting point)을 갖는 저융점 솔더(solder)를 포함할 수 있다.
상기 저융점 솔더는 Bi-In계 합금, Bi-Sn계 합금, In-Bi계 합금, Bi-In-Sn계 합금, In-Bi-Sn계 합금 및 In-Sn-Zn계 합금 중 적어도 하나를 포함할 수 있다.
상기 절연성 껍질부는 고분자 또는 세라믹을 포함할 수 있다.
상기 고분자는 약 0.3∼35 GN/㎡ 정도의 탄성률(elastic modulus)을 가질 수 있다.
상기 절연성 껍질부는 약 30∼200nm의 두께를 가질 수 있다.
상기 복수의 입자는 약 1∼100㎛의 지름을 가질 수 있다.
상기 이방성 도전 재료는 상기 매트릭스 물질층 내에 구비된 적어도 하나의 자기치유용 캡슐(capsule for self-healing)을 더 포함할 수 있다.
상기 자기치유용 캡슐은 코어부에 언더필 물질(underfill material)을 포함할 수 있다.
다른 측면에 따르면, 전술한 이방성 도전 재료를 이용해서 제1 부재와 제2 부재를 전기적으로 접속시킨 구조체를 포함하는 전자소자가 제공된다.
다른 측면에 따르면, 적어도 하나의 제1 전극부를 포함하는 제1 부재; 상기 제1 부재와 대향하는 것으로, 적어도 하나의 제2 전극부를 포함하는 제2 부재; 및 상기 제1 부재와 상기 제2 부재 사이에 구비되어, 상기 제1 전극부와 상기 제2 전극부를 전기적으로 접속시키는 이방성 도전 재료;를 포함하고, 상기 이방성 도전 재료는 매트릭스 물질층 내에 도전성 코어부와 절연성 껍질부를 갖는 복수의 입자를 포함하고, 상기 코어부는 상온 내지 110℃ 이하의 온도에서 액체 상태인 도전성 물질을 구비하며, 상기 제1 전극부와 상기 제2 전극부 사이에서 상기 복수의 입자 중 적어도 한 입자의 껍질부가 파괴되어 그 외부로 유출된 코어부에 의해 상기 제1 및 제2 전극부가 전기적으로 접속되는 전자소자가 제공된다.
상기 도전성 물질은 액체 금속(liquid metal)을 포함할 수 있다.
상기 도전성 물질은 상기 액체 금속 내에 함유된 나노필러(nanofiller)를 더 포함할 수 있다.
상기 도전성 물질은 나노필러(nanofiller)가 함유된 현탁액(suspension)을 포함할 수 있다.
상기 나노필러는 CNT(carbon nanotube), CNF(carbon nanofiber), 카본블랙(carbon black), 풀러렌(fullerene), 그래핀 후레이크(graphene flake), 그래핀 파티클(graphene particle), 금속 나노와이어(metal nanowire) 및 금속 나노파티클(metal nanoparticle) 중 적어도 하나를 포함할 수 있다.
상기 도전성 물질은 약 110℃ 이하의 융점(melting point)을 갖는 저융점 솔더(solder)를 포함할 수 있다.
상기 제1 전극부와 상기 유출된 코어부 사이 및/또는 상기 제2 전극부와 상기 유출된 코어부 사이에 구비된 금속간 화합물(intermetallic compound)을 더 포함할 수 있다.
상기 절연성 껍질부는 고분자 또는 세라믹을 포함할 수 있다.
상기 고분자는 약 0.3∼35 GN/㎡ 정도의 탄성률(elastic modulus)을 가질 수 있다.
상기 절연성 껍질부는 약 30∼200nm의 두께를 가질 수 있다.
상기 복수의 입자는 약 1∼100㎛의 지름을 가질 수 있다.
상기 이방성 도전 재료는 적어도 하나의 자기치유용 캡슐(capsule for self-healing)을 더 포함할 수 있다.
상기 제1 부재는 기판을 포함할 수 있고, 상기 제2 부재는 반도체 칩을 포함할 수 있다.
상기 제1 부재는 기판 또는 패널을 포함할 수 있고, 상기 제2 부재는 드라이버 IC(driver integrated circuit) 또는 드라이버 IC 패키지(driver IC package)를 포함할 수 있다.
상기 전자소자는, 예컨대, 디스플레이(display) 소자를 포함할 수 있다.
다른 측면에 따르면, 적어도 하나의 제1 전극부를 포함하는 제1 부재; 상기 제1 부재와 대향하는 것으로, 적어도 하나의 제2 전극부를 포함하는 제2 부재; 및 상기 제1 부재와 상기 제2 부재 사이에 구비되어, 상기 제1 전극부와 상기 제2 전극부를 전기적으로 접속시키는 이방성 도전 재료;를 포함하고, 상기 이방성 도전 재료는 상기 제1 및 제2 전극부 사이에 구비된 금속성 물질 및 상기 제1 및 제2 전극부 중 적어도 하나와 상기 금속성 물질 사이에 구비된 금속간 화합물(intermetallic compound)을 포함하는 전자소자가 제공된다.
상기 이방성 도전 재료는 매트릭스 물질층 내에 도전성 코어부와 절연성 껍질부를 갖는 복수의 입자를 포함할 수 있고, 상기 코어부는 상온 내지 약 110℃ 이하의 온도에서 액체 상태인 도전성 물질을 구비할 수 있다.
상기 제1 전극부와 상기 제2 전극부 사이에서 상기 복수의 입자 중 적어도 한 입자의 껍질부가 파괴되어 그 외부로 유출된 코어부에 의해 상기 제1 및 제2 전극부가 전기적으로 접속될 수 있다. 상기 유출된 코어부는 상기 금속성 물질을 포함할 수 있고, 상기 제1 및 제2 전극부 중 적어도 하나와 상기 유출된 코어부 사이에 상기 금속간 화합물이 형성될 수 있다.
상기 금속성 물질은 액체 금속(liquid metal), 금속성 나노필러(metallic nanofiller) 및 융점이 약 110℃ 이하인 저융점 솔더(low melting point solder) 중 적어도 하나를 포함할 수 있다.
다른 측면에 따르면, 적어도 하나의 제1 전극부를 포함하는 제1 부재를 마련하는 단계; 적어도 하나의 제2 전극부를 포함하는 제2 부재를 마련하는 단계; 상기 제1 부재와 상기 제2 부재 사이에, 도전성 코어부와 절연성 껍질부를 갖는 복수의 입자를 매트릭스 물질층 내에 포함하고, 상기 코어부는 상온 내지 110℃ 이하의 온도에서 액체 상태인 도전성 물질을 구비하는 이방성 도전 재료를 제공하는 단계; 및 상기 이방성 도전 재료를 사이에 두고 상기 제1 및 제2 부재를 압착하여 상기 제1 전극부와 제2 전극부를 전기적으로 접속시키는 단계;를 포함하는 전자소자의 제조방법이 제공된다.
상기 제1 전극부와 제2 전극부를 전기적으로 접속시키는 단계는 상기 복수의 입자 중에서 상기 제1 전극부와 제2 전극부 사이에 위치하는 적어도 한 입자의 껍질부를 파괴하여 그 외부로 코어부를 유출시키는 단계를 포함할 수 있다.
상기 제1 전극부와 제2 전극부를 전기적으로 접속시키는 단계는 상기 제1 및 제2 전극부 중 적어도 하나와 상기 유출된 코어부 사이의 반응에 의한 금속간 화합물(intermetallic compound)을 형성하는 단계를 더 포함할 수 있다.
상기 제1 전극부와 제2 전극부를 전기적으로 접속시키는 단계는 약 110℃ 이하의 온도에서 수행할 수 있다.
상기 제1 전극부와 제2 전극부를 전기적으로 접속시키는 단계는 약 30 MPa 미만의 압력을 사용하여 수행할 수 있다.
상기 도전성 물질은 액체 금속(liquid metal)을 포함할 수 있다.
상기 도전성 물질은 상기 액체 금속 내에 함유된 나노필러(nanofiller)를 더 포함할 수 있다.
상기 도전성 물질은 나노필러(nanofiller)가 함유된 현탁액(suspension)을 포함할 수 있다.
상기 도전성 물질은 약 110℃ 이하의 융점(melting point)을 갖는 저융점 솔더(solder)를 포함할 수 있다.
전자소자의 제조시 우수한 전기적 접속 특성을 확보할 수 있는 이방성 도전 재료를 구현할 수 있다. 불량률을 낮추고 신뢰성을 개선할 수 있는 이방성 도전 재료를 구현할 수 있다. 전극간 미세 피치(fine pitch)를 갖는 소자의 실장시 용이하게 적용할 수 있는 이방성 도전 재료를 구현할 수 있다.
전자소자의 제조시 접속/접착 공정 조건을 개선할 수 있는 이방성 도전 재료를 구현할 수 있다. 비교적 낮은 온도 및/또는 비교적 낮은 압력에서 접속/접착 공정을 수행할 수 있는 이방성 도전 재료를 구현할 수 있다.
자기치유(self-healing) 기능을 갖는 이방성 도전 재료를 구현할 수 있다.
위와 같은 이방성 도전 재료를 이용해서 우수한 성능을 갖는 다양한 전자소자(전자장치)를 구현할 수 있다.
도 1은 일 실시예에 따른 이방성 도전 재료(anisotropic conductive material)를 보여주는 단면도이다.
도 2는 다른 실시예에 따른 이방성 도전 재료에 적용될 수 있는 입자를 보여주는 단면도이다.
도 3은 다른 실시예에 따른 이방성 도전 재료에 적용될 수 있는 자기치유용 캡슐(capsule for self-healing)을 보여주는 단면도이다.
도 4는 다른 실시예에 따른 이방성 도전 재료를 보여주는 단면도이다.
도 5는 다른 실시예에 따른 이방성 도전 재료를 포함하는 필름 구조를 보여주는 단면도이다.
도 6은 다른 실시예에 따른 이방성 도전 재료를 포함하는 필름 구조를 보여주는 단면도이다.
도 7a 내지 도 7e는 일 실시예에 따른 이방성 도전 재료의 제조방법을 설명하기 위한 도면이다.
도 8a 내지 도 8c는 일 실시예에 따른 것으로, 이방성 도전 재료를 이용해서 전자소자를 제조하는 방법을 보여주는 단면도이다.
도 9는 일 실시예에 따른 것으로, 이방성 도전 재료를 적용한 전자소자의 일례를 보여주는 단면도이다.
도 10은 다른 실시예에 따른 것으로, 이방성 도전 재료를 적용한 전자소자의 일례를 보여주는 단면도이다.
도 11은 비교예에 따른 이방성 도전 필름을 적용하여 제조한 전자소자를 보여주는 단면도이다.
도 12는 비교예에 따른 이방성 도전 필름을 적용한 전자소자의 문제점을 보여주는 단면도이다.
도 13은 비교예에 따른 이방성 도전 필름을 적용한 전자소자의 문제점을 보여주는 단면도이다.
도 14는 비교예에 따른 이방성 도전 필름을 적용한 전자소자의 문제점을 보여주는 단면도이다.
도 15는 비교예에 따른 이방성 도전 필름에 사용되는 도전성 볼에 의한 단락(short) 문제를 설명하기 위한 도면이다.
도 16은 일 실시예에 따른 이방성 도전 재료에 사용되는 입자의 단락 방지 효과를 설명하기 위한 도면이다.
도 17은 다른 실시예에 따른 이방성 도전 재료를 적용하여 제조한 전자소자를 보여주는 단면도이다.
도 18은 실시예에 따른 이방성 도전 재료를 적용한 전자소자의 일례를 예시적으로 보여주는 단면도이다.
도 19는 일 실시예에 따라 형성된 복수의 입자(캡슐)를 보여주는 광학 현미경(optical microscope) 이미지이다.
도 20은 도 19의 일부 입자(캡슐)들을 인위적으로 파괴한 결과물을 보여주는 광학 현미경 이미지이다.
도 21은 일 실시예에 따라 형성된 이방성 도전 필름에 인위적으로 스크래치(scratch)를 형성시킨 결과물을 보여주는 광학 현미경 이미지이다.
도 22는 일 실시예에 따른 입자(캡슐)의 파괴 강도 측정용 장비(set-up)를 보여주는 사진이다.
도 23은 도 22의 장비를 이용해서 입자(캡슐)의 사이즈별 파괴 강도(breaking force)를 측정한 결과를 보여주는 그래프이다.
도 24는 일 실시예에 따른 입자(캡슐)의 파괴에 의한 통전 실험용 장비(set-up)를 보여주는 사진이다.
도 25는 도 24의 장비를 구체적으로 설명하기 위한 모식도이다.
도 26은 도 24의 장비를 이용해서 입자(캡슐)의 사이즈별 통전을 위한 강도(force for current flowing)를 측정한 결과를 보여주는 그래프이다.
이하, 실시예들에 따른 이방성 도전 재료와 이방성 도전 재료를 포함하는 전자소자 및 그 제조방법을 첨부된 도면을 참조하여 상세하게 설명한다. 첨부된 도면에 도시된 층이나 영역들의 폭 및 두께는 명세서의 명확성 및 설명의 편의성을 위해 다소 과장되어 있을 수 있다. 상세한 설명 전체에 걸쳐 동일한 참조번호는 동일한 구성요소를 나타낸다.
도 1은 일 실시예에 따른 이방성 도전 재료(anisotropic conductive material)(A10)를 보여주는 단면도이다.
도 1을 참조하면, 이방성 도전 재료(A10)는 매트릭스 물질층(100) 및 매트릭스 물질층(100) 내에 구비된 복수의 입자(10)를 포함할 수 있다. 매트릭스 물질층(100)은 전기적 절연 특성을 가질 수 있다. 또한, 매트릭스 물질층(100)은 접착(본딩) 특성을 가질 수 있다. 매트릭스 물질층(100)은 주로 폴리머로 형성되거나, 폴리머를 포함하는 물질 구성을 가질 수 있다. 예컨대, 매트릭스 물질층(100)은 상기 폴리머로 열경화성 수지(thermosetting resin)나 열가소성 수지(thermoplastic resin)를 포함할 수 있다. 상기 열경화성 수지로는, 예컨대, epoxy, melamine-formaldehyde, urea-formaldehyde, phenol-formaldehyde 등이 사용될 수 있다. 상기 열가소성 수지로는, 예컨대, polyvinyl chloride(PVC), polystyrene, polytetrafluoroethylene(PTFE), polypropylene, nylon, cellulose nitrate, cellulose acetate, acrylic (methacrylate), polyethylene, acetal 등이 사용될 수 있다. 매트릭스 물질층(100)은 열경화성과 열가소성을 모두 가질 수도 있다. 다시 말해, 열경화성 수지와 열가소성 수지를 혼합하여 매트릭스 물질층(100)에 적용할 수도 있다. 경우에 따라, 매트릭스 물질층(100)은 자외선 경화형 수지(UV-curable resin)를 포함할 수도 있다. 여기서 제시한 매트릭스 물질층(100)의 구체적인 물질(폴리머/수지)은 예시적인 것이고, 다양하게 변화될 수 있다. 또한, 매트릭스 물질층(100)은 상기한 폴리머/수지 이외에 촉매(catalyst), 경화제(hardener) 등 적어도 하나의 첨가제(additive)를 더 포함할 수 있다.
매트릭스 물질층(100) 내에 구비된 복수의 입자(10)는 코어부(C10) 및 이를 감싸는 껍질부(S10)를 포함하는 캡슐 구조를 가질 수 있다. 코어부(C10)는 도전체를 포함할 수 있고, 껍질부(S10)는 절연체를 포함할 수 있다. 다시 말해, 코어부(C10)는 도전성일 수 있고, 껍질부(S10)는 절연성일 수 있다. 코어부(C10) 및 껍질부(S10)의 구성 물질들에 대해 보다 구체적으로 설명하면 다음과 같다.
코어부(C10)는 상온(room temperature)(약 25℃) 내지 약 110℃ 이하의 온도에서 액체 상태인 도전성 물질을 포함할 수 있다. 다시 말해, 코어부(C10)는 상온에서 액체 상태인 도전성 물질을 포함하거나, 약 110℃ 이하의 융점(melting point)을 갖는 도전성 물질을 포함할 수 있다. 코어부(C10)의 도전성 물질은 약 110℃ 이하 또는 약 100℃ 이하의 온도에서 액체 상태일 수 있다. 구체적인 예로, 코어부(C10)의 도전성 물질은 액체 금속(liquid metal)을 포함할 수 있다. 상기 액체 금속은, 예컨대, Ga, Ga-In 합금, Ga-In-Sn 합금, Ga-In-Sn-Zn 합금 등을 포함할 수 있다. 여기서, Ga-In 합금은 Eutectic GaIn(즉, EGaIn)일 수 있고, 이와 유사하게, Ga-In-Sn 합금은 Eutectic GaInSn(즉, EGaInSn)일 수 있다. 이러한 액체 금속은 상온에서 액체 상태일 수 있다. 예를 들어, 상기 Ga-In 합금의 융점은 약 15.3℃ 일 수 있으므로, 이보다 높은 온도에서 액체 상태일 수 있다. 또한, 코어부(C10)의 도전성 물질은 소정의 나노필러(nanofiller)(미도시)를 포함할 수 있다. 여기서, 상기 나노필러는 나노스케일(nanoscale)을 갖는 미세구조체(즉, 나노구조체)를 의미할 수 있다. 예컨대, 코어부(C10)는 액체 금속과 이에 함유된 나노필러를 포함할 수 있다. 또는, 액체 금속이 아닌 소정의 용매 내에 나노필러들을 분산시킨 현탁액(suspension)을 코어부(C10)에 적용할 수 있다. 상기 나노필러는 도전체일 수 있기 때문에, 상기 현탁액은 나노필러에 의해 도전성을 갖는다고 할 수 있다. 또한, 상기 현탁액은 유동성을 갖는 물질(즉, 용액)일 수 있다. 따라서, 상기 현탁액은 상온 또는 약 110℃ 이하의 온도에서 액체 상태인 도전성 물질이라고 할 수 있다.
다른 실시예에 따르면, 코어부(C10)의 도전성 물질은 저융점 솔더(low melting point solder)를 포함할 수도 있다. 상기 저융점 솔더는 약 110℃ 이하(또는, 약 100℃ 이하)의 융점(melting point)을 가질 수 있다. 구체적인 예로, 상기 저융점 솔더는 Bi-In계 합금, Bi-Sn계 합금, In-Bi계 합금, Bi-In-Sn계 합금, In-Bi-Sn계 합금, In-Sn-Zn계 합금 등을 포함할 수 있다. 여기서, In-Bi계 합금의 융점은 약 72℃ 일 수 있고, Bi-In-Sn계 합금의 융점은 약 80℃ 일 수 있으며, In-Bi-Sn계 합금의 융점은 약 60℃ 일 수 있다. Bi-In-Sn계 합금에서는 Bi 함유량이 In 함유량보다 클 수 있고, In-Bi-Sn계 합금에서는 In 함유량이 Bi 함유량보다 클 수 있다. 이와 유사하게, Bi-In계 합금에서는 Bi 함유량이 In 함유량보다 클 수 있고, In-Bi계 합금에서는 In 함유량이 Bi 함유량보다 클 수 있다. 그러나, 상기한 합금들에서 원소의 배열 순서가 반드시 함유비의 순서를 의미하는 것은 아닐 수도 있다. 또한, 상기한 합금들은 적어도 하나의 다른 원소를 더 포함할 수도 있다. 그러나, 상기 합금들은 환경규제 대상이 되는 Pb(납)나 Cd(카드늄) 등은 포함하지 않을 수 있다. 이와 같은 저융점 솔더는 약 110℃ 이하의 온도(저온)에서 액체 상태가 될 수 있고, 흐름성(유동성)을 나타낼 수 있다.
껍질부(S10)는 절연성 고분자로 형성될 수 있다. 여기서, 상기 고분자는 비교적 낮은 탄성률(elastic modulus)을 갖는 물질일 수 있다. 상기 고분자의 탄성률은 약 40 GN/㎡ 미만, 예컨대, 약 0.3∼35 GN/㎡ 정도일 수 있다. 예컨대, 상기 고분자는 polyurethane, melamine-formaldehyde, urea-formaldehyde, gelatin, polyurea, polystyrene, polydivinylbenzene, polyamide 등을 포함할 수 있다. 이 중에서 urea-formaldehyde는 약 7∼10 GN/㎡ 정도의 탄성률을 가질 수 있다. 이와 같이, 탄성률이 낮은 고분자로 껍질부(S10)를 형성할 경우, 비교적 낮은 공정 압력(즉, 본딩 압력)으로 껍질부(S10)를 파괴할 수 있다. 따라서, 이방성 도전 재료(A10)를 이용한 본딩(접착/접속) 공정시, 공정 압력을 상당히 낮출 수 있다. 낮은 공정 압력을 사용할 경우, 이와 관련해서 다양한 효과를 얻을 수 있다. 이에 대해서는 추후에 보다 상세히 설명한다. 그러나, 껍질부(S10)의 물질은 전술한 고분자에 한정되지 않고, 다양하게 변화될 수 있다. 예컨대, 껍질부(S10)는 SiO2, TiO2, Al2O3, ZrO2 등의 세라믹으로 형성되거나, 그 밖에 다른 물질로 형성될 수도 있다.
한편, 껍질부(S10)의 두께는, 예컨대, 약 30∼200nm 또는 약 60∼100nm 정도일 수 있다. 경우에 따라, 껍질부(S10)의 두께는 30nm 보다 작을 수도 있다. 껍질부(S10)의 물질 및 두께 등에 따라, 껍질부(S10)를 깨뜨리기 위한 공정 압력(본딩 압력)이 달라질 수 있다. 또한, 껍질부(S10)를 구성하는 물질의 종류에 따라, 적정 두께 범위가 달라질 수 있다.
복수의 입자(10)는 약 1∼100㎛ 정도의 사이즈(지름)를 가질 수 있다. 예컨대, 복수의 입자(10)는 약 5∼50㎛ 정도의 사이즈(지름)를 가질 수 있다. 입자(10)의 사이즈는 주로 코어부(C10)의 크기에 의해 결정될 수 있고, 각 입자(10)에서 껍질부(S10)의 두께가 차지하는 비율을 상대적으로 작을 수 있다. 복수의 입자(10)의 크기 및 입도 분포는 복수의 입자(10)를 형성하는 공정 조건에 따라 조절될 수 있다. 복수의 입자(10)를 형성하는 방법 및 그 크기를 제어하는 방법 등은 추후에 도 7a 내지 도 7e를 참조하여 보다 상세히 설명한다.
도 2는 나노필러(nanofiller)(n11)를 적용한 입자(11)의 일례를 예시적으로 보여주는 단면도이다. 본 실시예의 입자(11)는 도 1의 입자(10)를 대신하여 매트릭스 물질층(100) 내에 적용되거나, 도 1의 입자(10)와 함께 사용될 수도 있다.
도 2를 참조하면, 입자(11)는 코어부(C11) 및 이를 감싸는 껍질부(S11)를 포함할 수 있다. 코어부(C11)는 복수의 나노필러(n11)를 포함할 수 있다. 복수의 나노필러(n11)는 소정의 액체 물질(d11) 내에 분산되어 있을 수 있다. 즉, 코어부(C11)는 복수의 나노필러(n11)가 함유된 액체 물질(d11)을 포함할 수 있다. 나노필러(n11)는 나노스케일(nanoscale)을 갖는 미세구조체(즉, 나노구조체)일 수 있다. 예컨대, 나노필러(n11)는 CNT(carbon nanotube), CNF(carbon nanofiber), 카본블랙(carbon black), 풀러렌(fullerene), 그래핀 후레이크(graphene flake), 그래핀 파티클(graphene particle), 금속 나노와이어(metal nanowire) 및 금속 나노파티클(metal nanoparticle) 중 적어도 하나를 포함할 수 있다. 여기서, 상기 금속 나노와이어 또는 금속 나노파티클은, 예컨대, Ag, Cu, Au 등의 금속을 포함할 수 있다. 액체 물질(d11)은 액체 금속(liquid metal)이거나 소정의 용매일 수 있다. 상기 액체 금속은, 예컨대, Ga, Ga-In 합금, Ga-In-Sn 합금, Ga-In-Sn-Zn 합금 등일 수 있다. 상기 용매는, 예컨대, EPA(ethyl phenylacetate; C20H30O2), PhCl(chlorobenzene; C6H5Cl), HA(hexyl acetate; C8H16O2) 등일 수 있다. 상기 용매(d11의 일례) 내에 나노필러(n11)를 함유시켜 코어부(C11)를 구성할 경우, 코어부(C11)는 일종의 현탁액(suspension)이라고 할 수 있다. 도 2의 껍질부(S11)는 도 1을 참조하여 설명한 껍질부(S10)와 실질적으로 동일하거나 유사할 수 있다.
도 3은 다른 실시예에 따른 것으로, 이방성 도전 재료에 추가할 수 있는 자기치유용 캡슐(capsule for self-healing)(20)을 예시적으로 보여주는 단면도이다. 하나 이상의 자기치유용 캡슐(20)을 도 1의 매트릭스 물질층(100) 내에 분산시켜 사용할 수 있다. 이 경우, 이방성 도전 재료는 매트릭스 물질층(100) 내에 복수의 입자(10) 및 적어도 하나의 자기치유용 캡슐(20)을 포함한다고 할 수 있다. 복수의 입자(10)의 적어도 일부는 도 2의 입자(11)로 대체될 수 있다.
도 3을 참조하면, 자기치유용 캡슐(20)은 코어부(C20) 및 이를 감싸는 껍질부(S20)를 포함할 수 있다. 코어부(C20)는 자기치유용 물질을 포함할 수 있다. 코어부(C20)의 자기치유용 물질은 반도체 공정(반도체 패키지 공정)에서 사용하는 언더필 물질(underfill material)일 수 있다. 상기 언더필 물질(underfill material)은 도 1의 매트릭스 물질층(100)과 동일한 계열의 물질이거나 유사한 물질일 수 있다. 예컨대, 상기 언더필 물질(underfill material)은 열경화성 수지, 열가소성 수지, 자외선 경화형 수지 등을 포함할 수 있다. 껍질부(S20)는 고분자나 세라믹 등으로 형성될 수 있다. 껍질부(S20)의 물질 및 물성 등은 도 1을 참조하여 설명한 껍질부(S10)와 동일하거나 유사할 수 있다.
하나 이상의 자기치유용 캡슐(20)을 포함하는 이방성 도전 재료를 이용해서 형성된 패키지 접합부(본딩층)는 '자기치유 기능'을 가질 수 있다. 즉, 여러 가지 외부 요인에 의해 상기 패키지 접합부에 크랙(crack)이 발생했을 때, 자기치유용 캡슐(20)로부터 코어부(C20) 물질, 즉, 언더필 물질(underfill material)이 흘러나와 크랙을 메워줌으로써, 자기치유 또는 자기복원될 수 있다. 이에 대해서는, 추후에 도 17을 참조하여 보다 상세히 설명하도록 한다.
도 1에서는 복수의 입자(10)가 매트릭스 물질층(100) 내에 균일하게 혹은 비교적 균일하게 분산된 경우를 도시하였지만, 다른 실시예에 따르면, 복수의 입자(10)는 매트릭스 물질층(100) 내에서 불균일한 분포를 가질 수도 있다. 그 일례가 도 4에 도시되어 있다. 즉, 도 4는 다른 실시예에 따른 이방성 도전 재료(A10')를 보여준다.
도 4를 참조하면, 이방성 도전 재료(A10')는 매트릭스 물질층(100) 및 매트릭스 물질층(100) 내에 분포된 복수의 입자(10)를 포함할 수 있다. 복수의 입자(10)는 매트릭스 물질층(100)의 두께 방향으로 영역에 따라(즉, 높이에 따라) 서로 다른 밀도로 분포될 수 있다. 일례로, 도시된 바와 같이, 매트릭스 물질층(100)의 하층부에 복수의 입자(10)가 균일하게 혹은 비교적 균일하게 분산될 수 있고, 매트릭스 물질층(100)의 상층부에는 복수의 입자(10)가 존재하지 않거나 저밀도로 분산될 수 있다. 그러나, 여기에 제시한 입자들(10)의 분포는 예시적인 것이고, 다양하게 변화될 수 있다. 매트릭스 물질층(100) 및 입자(10)의 물질 및 구성은 도 1을 참조하여 설명한 바와 동일하거나 유사할 수 있다.
부가해서, 도 1 및 도 4와 같은 이방성 도전 재료(A10, A10')에서 복수의 입자(10)가 차지하는 부피는 약 10 vol% 미만일 수 있다. 예컨대, 이방성 도전 재료(A10, A10')에서 복수의 입자(10)가 차지하는 부피(즉, 부피 비)는 약 7 vol% 이하 또는 약 5 vol% 이하일 수 있다. 복수의 입자(10)의 함유량은 본딩 대상물의 구조나 공정 조건 등에 따라 적절히 조절될 수 있다.
도 1 및 도 4와 같은 이방성 도전 재료(A10, A10')는 일종의 필름(film) 형태를 가질 수 있다. 다시 말해, 도 1 및 도 4의 이방성 도전 재료(A10, A10')는 이방성 도전 필름(anisotropic conductive film)(ACF)일 수 있다. 이 경우, 이방성 도전 재료(이방성 도전 필름)(A10, A10')의 적어도 일면에 이형층(release layer) 및 지지층(supporting layer)이 구비될 수 있다. 그 일례가 도 5에 도시되어 있다.
도 5를 참조하면, 이방성 도전 필름(A11)은 소정의 지지층(SL1)에 의해서 지지될 수 있고, 지지층(SL1)과 이방성 도전 필름(A11) 사이에 이형층(release layer)(RL1)이 구비될 수 있다. 이형층(RL1)에 의해 지지층(SL1)으로부터 이방성 도전 필름(A11)을 용이하게 분리할 수 있다. 이방성 도전 필름(A11)은 도 1의 이방성 도전 재료(A10)와 동일하거나 유사한 구성을 가질 수 있다.
다른 실시예에 따르면, 이방성 도전 필름(A11)의 양면(상면 및 하면)에 이형층(RL1) 및 지지층(SL1)을 구비시킬 수도 있다. 그 일례가 도 6에 도시되어 있다.
도 6을 참조하면, 이방성 도전 필름(A11)의 하면에 제1 지지층(SL1)이 구비될 수 있고, 제1 지지층(SL1)과 이방성 도전 필름(A11) 사이에 제1 이형층(RL1)이 구비될 수 있다. 또한, 이방성 도전 필름(A11)의 상면에 제2 지지층(SL2)이 구비될 수 있고, 제2 지지층(SL2)과 이방성 도전 필름(A11) 사이에 제2 이형층(RL2)이 구비될 수 있다. 도시하지는 않았지만, 제2 지지층(SL2) 상에 제2 이방성 도전 필름이 더 구비될 수 있고, 제2 지지층(SL2)과 상기 제2 이방성 도전 필름 사이에 제3 이형층이 더 구비될 수 있다.
또한, 도 5 및 도 6의 이방성 도전 필름(A11)을 포함하는 다층 구조(다층 필름)는 소정 방향으로 길게 연장된 테이프(tape) 형태를 가질 수 있고, 이를 롤(roll) 형태로 말아서 사용할 수도 있다.
부가해서, 실시예들에 따른 이방성 도전 재료(예컨대, 도 1의 A10)는 필름(film) 형태가 아닌 페이스트(paste) 형태를 가질 수도 있다. 다시 말해, 이방성 도전 재료(예컨대, 도 1의 A10)는 이방성 도전 페이스트(anisotropic conductive paste)(ACP)일 수 있다. 이방성 도전 페이스트(ACP) 및 앞서 설명한 이방성 도전 필름(ACF)은 모두 '이방 도전성 접착제'(anisotropic conductive adhesive)(ACA)라고 할 수 있다.
도 1 내지 도 3을 참조하여 설명한 복수의 입자/캡슐(10, 11, 20)은 다양한 방법을 이용해서 제조할 수 있다. 예컨대, 마이크로캡슐화 공정(microencapsulation process)을 이용해서 복수의 입자/캡슐(10, 11, 20)을 제조할 수 있다. 그 일례가 도 7a 내지 도 7e에 도시되어 있다.
도 7a 내지 도 7e는 일 실시예에 따른 이방성 도전 재료(anisotropic conductive material)의 제조방법을 설명하기 위한 도면이다.
도 7a를 참조하면, 소정의 용기(container)(CT1) 내에 도전성 액체 물질(40) 및 이와 다른 비중을 갖는 용매 물질(42)을 넣어줄 수 있다. 용매 물질(42)의 비중은 도전성 액체 물질(40)의 비중보다 작을 수 있다. 따라서, 용매 물질(42)은 도전성 액체 물질(40) 위에 위치할 수 있다.
도전성 액체 물질(40)은, 예컨대, 액체 금속이나 용융된 저융점 솔더를 포함할 수 있다. 상기 액체 금속은, 예를 들어, Ga, Ga-In 합금, Ga-In-Sn 합금, Ga-In-Sn-Zn 합금 등을 포함할 수 있다. 상기 용융된 저융점 솔더는 약 110℃ 이하(또는, 약 100℃ 이하)의 융점을 가질 수 있고, 예를 들어, Bi-In계 합금, Bi-Sn계 합금, In-Bi계 합금, Bi-In-Sn계 합금, In-Bi-Sn계 합금, In-Sn-Zn계 합금 등을 포함할 수 있다. 도전성 액체 물질(40)은 나노필러(nanofiller)(미도시)를 포함하는 구성을 가질 수 있다. 예컨대, 도전성 액체 물질(40)은 액체 금속과 이에 함유된 나노필러들을 포함하거나, 액체 금속이 아닌 소정의 용매 내에 나노필러들을 분산시킨 현탁액(suspension)을 포함할 수도 있다. 상기 현탁액의 용매는 용매 물질(42)과는 다른 물질일 수 있다. 예컨대, 상기 현탁액의 용매는 EPA(ethyl phenylacetate; C20H30O2), PhCl(chlorobenzene; C6H5Cl), HA(hexyl acetate; C8H16O2) 등일 수 있다. 상기 나노필러는, 예컨대, CNT(carbon nanotube), CNF(carbon nanofiber), 카본블랙(carbon black), 풀러렌(fullerene), 그래핀 후레이크(graphene flake), 그래핀 파티클(graphene particle), 금속 나노와이어(metal nanowire) 및 금속 나노파티클(metal nanoparticle) 중 적어도 하나의 도전체를 포함할 수 있다. 상기 금속 나노와이어 또는 금속 나노파티클은, 예컨대, Ag, Cu, Au 등의 금속을 포함할 수 있다. 한편, 도전성 액체 물질(40)과 함께 용기(CT1) 내에 구비되는 용매 물질(42)은, 예컨대, 물(water)을 포함할 수 있다. 그러나, 용매 물질(42)은 물에 한정되지 않고 다양하게 변화될 수 있다. 도전성 액체 물질(40)과 상호 용해되지 않는 것으로, 이와 다른 비중을 갖는 물질(액체)이 용매 물질(42)로 적용될 수 있다.
다음, 소정의 교반장치(미도시)를 이용해서, 도전성 액체 물질(40) 및 용매 물질(42)을 교반(agitating/stirring)할 수 있다. 이때, 필요한 경우, 초음파 발생장치(ultrasonic generator)(미도시)를 이용해서, 도전성 액체 물질(40) 및 용매 물질(42)에 초음파를 인가할 수 있다. 상기 교반 또는 교반 및 초음파 인가의 결과, 도 7b에 도시된 바와 같이, 도전성 액체 물질(40)이 복수의 미세 액적(40c)으로 분리되어 용매 물질(42) 내에 분산될 수 있다. 상기 교반 공정과 더불어 초음파를 인가하는 경우, 교반 공정만 수행하는 경우보다, 액적(40c)의 크기를 작게 만들 수 있다.
경우에 따라서는, 도 7a의 단계에서 용기(CT1) 내에 용매 물질(42)만 넣어준 후, 용기(CT1) 위쪽에서 도전성 액체 물질(40)을 용매 물질(42)로 투입하면서(dripping or pouring), 교반 및/또는 초음파 인가 공정을 수행할 수 있다. 이러한 방법을 통해서도, 도 7b에 도시된 바와 같은 중간 결과물을 얻을 수 있다.
도 7c를 참조하면, 복수의 미세 액적(40c)이 분산된 용매 물질(42) 내에 폴리머 용액(polymer solution)(44)을 투입할 수 있다. 폴리머 용액(44)은 소정의 용매에 폴리머 물질을 용해시킨 것으로, 폴리머 용액(44)의 용매는 액적(40c) 물질과 상호 용해되지 않는 용매 중에서 선택될 수 있다.
폴리머 용액(44)을 용매 물질(42) 내에 투입하면, 폴리머 용액(44)의 폴리머가 액적(40c)의 표면에 코팅되면서, 도 7d에 도시된 바와 같은 껍질부(44s)를 형성할 수 있다. 이때, 상기 폴리머는 물리/화학적으로 액적(40c)의 표면에 달라붙으려는 성질을 가질 수 있다. 다시 말해, 상기 폴리머는 물질의 특성상 액적(40c)의 표면부에 대하여 상대적으로 큰 친화력을 가질 수 있다. 따라서, 상기 폴리머의 코팅에 의해 껍질부(44s)가 용이하게 형성될 수 있다. 액적(40c)과 이를 감싸는 껍질부(44s)가 하나의 입자(캡슐)(P1)를 구성한다고 할 수 있다. 복수의 입자(P1)가 용매 물질(42) 내에 분산되어 있을 수 있다. 각 입자(P1)에서 액적(40c)은 껍질부(44s)에 의해 둘러싸인 '코어부'라고 할 수 있다. 경우에 따라, 껍질부(44s)를 경화(hardening)/강화(consolidating)하기 위한 소정의 냉각 공정이나 에이징(aging) 공정을 더 수행할 수 있다. 이 경우, 액적(코어부)(40c)의 적어도 일부도 어느 정도 경화될 수 있다.
다음, 용매 물질(42)로부터 복수의 입자(P1)를 분리할 수 있다. 예컨대, 여과(filtration) 또는 원심분리(centrifugation) 등의 방법을 이용해서 복수의 입자(P1)를 용매 물질(42)로부터 분리할 수 있다. 이후, 분리된 복수의 입자(P1)에 대한 소정의 건조 공정을 진행할 수 있다. 상기 건조 공정을 통해, 껍질부(44s)에 잔류된 용매를 제거(기화 또는 휘발)할 수 있다.
도 7e를 참조하면, 복수의 입자(P1)를 매트릭스 물질층(46) 내에 분산시켜 이방성 도전 재료를 형성할 수 있다. 예컨대, 복수의 입자(P1)를 소정의 폴리머 레진(polymer resin) 내에 분산시키고, 복수의 입자(P1)가 분산된 폴리머 레진을 소정의 기판에 코팅한 후, 이를 건조함으로써, 매트릭스 물질층(상기 폴리머 레진)(46) 내에 분산된 복수의 입자(P1)를 포함하는 이방성 도전 재료를 형성할 수 있다.
도 7a 내지 도 7e의 방법에서 입자(P1)의 사이즈(직경) 제어에 영향을 주는 인자는 다양할 수 있다. 예를 들어, 도 7a 및 도 7b를 참조하여 설명한 교반 공정의 속도(즉, 교반 속도)나 초음파 인가 공정의 강도(즉, 초음파 강도), 또는 용기(CT1)의 온도나 용매 물질(42)의 온도, 도전성 액체 물질(40)의 온도, 용매 물질(42)의 pH, 도전성 액체 물질(40)의 pH 등이 형성되는 액적(40c) 사이즈에 영향을 줄 수 있고, 결과적으로, 입자(P1) 사이즈에 영향을 줄 수 있다. 따라서, 다양한 공정 조건들을 제어함으로써, 형성되는 입자(P1)의 사이즈를 용이하게 제어할 수 있다.
또한, 도 7a 내지 도 7e의 방법에서 사용하는 출발 물질의 종류에 따라, 도 1 내지 도 3을 참조하여 설명한 바와 같은 입자(캡슐)(10, 11, 20)를 형성할 수 있다. 예컨대, 도 7a의 단계에서 도전성 액체 물질(40)이 액체 금속을 포함하는 경우, 형성되는 입자(P1)의 코어부(액적)(40c)는 액체 금속을 포함할 수 있다. 또는, 도 7a의 단계에서 도전성 액체 물질(40)이 나노필러를 포함하는 경우, 형성되는 입자(P1)의 코어부(액적)(40c)는 나노필러를 포함할 수 있다. 또는, 도 7a의 단계에서 도전성 액체 물질(40)이 용융된 저융점 솔더를 포함하는 경우, 형성되는 입자(P1)의 코어부(액적)(40c)는 저융점 솔더를 포함할 수 있다. 또는, 도 7a의 단계에서 도전성 액체 물질(40) 대신에 언더필 물질(underfill material)을 사용하는 경우, 형성되는 입자(P1)의 코어부(액적)(40c)는 언더필 물질(underfill material)을 포함할 수 있다.
도 7a 내지 도 7e에서는 마이크로캡슐화 공정(microencapsulation process)을 이용해서 복수의 입자(캡슐)(P1)를 형성하는 방법 및 이를 적용하여 이방성 도전 재료를 제조하는 방법을 구체적으로 설명하였지만, 이는 예시적인 것에 불과하고, 다양하게 변화될 수 있다. 예를 들어, 스프레이 드라잉(spray drying) 공정, 드립핑(dripping) 공정, 마이크로에멀전(microemulsion) 공정, 코아세르베이션(coacervation) 공정, 계면 중합(interfacial polymerization) 공정 등 다양한 방법을 이용해서 복수의 입자(캡슐)를 형성할 수 있고, 이를 적용하여 다양한 실시예들에 따른 이방성 도전 재료를 제조할 수 있다.
도 8a 내지 도 8c는 일 실시예에 따른 것으로, 이방성 도전 재료를 이용해서 전자소자를 제조하는 방법을 보여주는 단면도이다.
도 8a를 참조하면, 적어도 하나의 제1 전극부(E10)를 포함하는 제1 부재(M10)를 마련할 수 있다. 제1 부재(M10)의 일면에 복수의 제1 전극부(E10)가 구비될 수 있다. 또한, 적어도 하나의 제2 전극부(E20)를 포함하는 제2 부재(M20)를 마련할 수 있다. 제2 부재(M20)의 일면에 복수의 제2 전극부(E20)가 구비될 수 있다. 제1 전극부(E10) 및 제2 전극부(E20)는 일종의 패드(pad) 또는 범프(bump)이거나, 그와 유사한 요소일 수 있다. 제1 전극부(E10) 및 제2 전극부(E20) 중 적어도 하나는, 예컨대, Au, Cu, Ag 등과 같은 금속이나 금속화합물을 포함할 수 있다. 제1 부재(M10)는, 예컨대, 기판(substrate)이나 패널(panel)일 수 있다. 제2 부재(M20)는, 예컨대, 반도체 칩(semiconductor chip)이나 반도체소자 패키지(semiconductor device package)일 수 있다. 편의상, 제1 부재(M10)에는 'Substrate'라고 표기하고, 제2 부재(M20)에는 'Chip'이라 표기하였지만, 이는 예시적인 것이고 달라질 수 있다.
제1 부재(M10)에 제2 부재(M20)를 부착(접합)하기 위해, 이들 사이에 이방성 도전 재료(A15)를 제공할 수 있다. 예컨대, 이방성 도전 재료(A15)는 제1 부재(M10) 상에 복수의 제1 전극부(E10)를 덮도록 마련될 수 있고, 그 위쪽에 제2 부재(M20)가 위치할 수 있다. 제2 부재(M20)의 복수의 제2 전극부(E20)는 제1 부재(M10)의 복수의 제1 전극부(E10)를 대향하도록 배치될 수 있다.
여기서, 이방성 도전 재료(A15)는 도 1 내지 도 4 등을 참조하여 설명한 이방성 도전 재료(A10, A10')와 동일하거나 유사한 구성을 가질 수 있다. 즉, 이방성 도전 재료(A15)는 매트릭스 물질층(150) 및 매트릭스 물질층(150) 내에 분산된 복수의 입자(15)를 포함할 수 있다. 복수의 입자(15)는 도전성 코어부(C15)와 이를 감싸는 절연성 껍질부(S15)를 포함할 수 있다. 코어부(C15) 및 껍질부(S15)의 물질, 특성, 사이즈(지름/두께) 등은 도 1 및 도 2 등을 참조하여 설명한 코어부(C10, C11) 및 껍질부(S10, S11)의 그것과 동일하거나 유사할 수 있다. 이방성 도전 재료(A15)에 함유된 복수의 입자(15)의 함유량, 분포, 크기, 입도 분포(particle size distribution) 등은 적절히 제어될 수 있다.
도 8b를 참조하면, 이방성 도전 재료(A15)를 사이에 두고 제1 부재(M10)에 대하여 제2 부재(M20)를 압착(가압)할 수 있다. 이때, 필요한 경우, 이방성 도전 재료(A15)를 소정 온도로 가열하는 가열 공정을 진행할 수 있다. 가압 공정 또는 가압 및 가열 공정을 통해, 제1 전극부(E10)와 그에 대응하는 제2 전극부(E20) 사이에 위치하는 입자(들)(15)의 절연성 껍질부(S15)가 파괴되고 도전성 코어부(C15)가 유출되어, 제1 및 제2 전극부(E10, E20) 사이에 전기적 접속이 이루어질 수 있다. 그 결과물이 도 8c에 도시되어 있다.
도 8c를 참조하면, 제1 전극부(E10)와 그에 대응하는 제2 전극부(E20) 사이에 유출된 코어부(C15a)가 존재할 수 있고, 유출된 코어부(C15a)에 의해 제1 전극부(E10)와 그에 대응하는 제2 전극부(E20)가 전기적으로 상호 접속될 수 있다. 또한, 본 실시예에 따르면, 유출된 코어부(C15a)와 제1 전극부(E10) 사이 및/또는 유출된 코어부(C15a)와 제2 전극부(E20) 사이에 금속간 화합물(intermetallic compound)(N15a)이 더 형성될 수 있다. 여기서는, 유출된 코어부(C15a)와 제1 전극부(E10) 사이 및 유출된 코어부(C15a)와 제2 전극부(E20) 사이 모두에 금속간 화합물(N15a)이 형성된 경우가 도시되어 있다. 금속간 화합물(N15a)은 유출된 코어부(C15a)와 전극부(E10/E20) 사이의 반응에 의해 형성될 수 있다. 구체적인 예로, 제1 전극부(E10)가 Au를 포함하고, 유출된 코어부(C15a)가 Ga을 포함하는 경우, 이들 사이의 반응에 의해 금속간 화합물(N15a)로 AuGa2가 형성될 수 있다. 또한, 제1 전극부(E10)가 Au, Cu, Ag 중 어느 하나를 포함하고, 유출된 코어부(C15a)가 Bi-In계 합금, Bi-Sn계 합금, In-Bi계 합금, Bi-In-Sn계 합금, In-Bi-Sn계 합금 또는 In-Sn-Zn계 합금을 포함하는 경우, 유출된 코어부(C15a)의 In 또는 Sn과 제1 전극부(E10)의 Au, Cu 또는 Ag와 반응하여 소정의 금속간 화합물(N15a)이 형성될 수 있다. 제1 전극부(E10) 또는 제2 전극부(E20)의 물질과 유출된 코어부(C15a)의 물질에 따라, 형성되는 금속간 화합물(N15a)의 물질이 달라질 수 있다. 또한, 유출된 코어부(C15a)가 나노필러(nanofiller)를 포함하고, 상기 나노필러가 금속성 물질을 포함하는 경우, 나노필러의 금속성 물질과 제1 전극부(E10) 및/또는 제2 전극부(E20)의 반응에 의해 금속간 화합물(N15a)이 형성될 수도 있다.
한편, 유출된 코어부(C15a)가 EPA, PhCl, HA 등의 용매를 포함하는 경우, 상기 용매는 도 8c의 단계나 그 후속 단계에서 쉽게 기화되어, 이방성 도전 재료(A15)로부터 대부분 제거될 수 있다.
아울러, 매트릭스 물질층(150)을 경화하기 위한 공정(즉, 경화 공정)을 더 수행할 수 있다. 상기 경화 공정은 열이나 자외선 등을 이용해서 수행할 수 있다. 상기 경화 공정은 도 8c의 단계 이후에 별도 공정으로 수행할 수 있지만, 경우에 따라서는, 도 8b 또는 도 8c의 단계에서 매트릭스 물질층(150)의 경화가 이루어질 수도 있다.
본 실시예에서는 입자(15)의 껍질부(S15)가 비교적 낮은 압력에서 파괴될 수 있기 때문에, 도 8b의 단계에서 사용하는 가압 공정의 압력(즉, 본딩 압력)을 낮출 수 있다. 특히, 탄성률이 낮은 고분자로 껍질부(S15)를 형성하고 껍질부(S15)의 두께를 적절히 제어할 경우, 상당히 낮은 공정 압력(즉, 본딩 압력)으로 껍질부(S15)를 파괴할 수 있다. 종래의 이방성 도전 필름(ACF)을 이용할 경우, 30 MPa 이상의 본딩 압력, 예컨대, 30∼100 MPa의 본딩 압력이 요구될 수 있다. 그러나, 본 실시예에 따르면, 종래 대비 1/2 이하, 예컨대, 1/5 수준의 낮은 본딩 압력으로도 본딩(접속) 공정을 수행할 수 있다. 경우에 따라, 약 30 MPa 미만의 압력, 낮게는, 약 10 MPa 이하의 압력, 더 낮게는, 약 3 MPa 이하의 압력을 사용해서, 제1 전극부(E10)와 제2 전극부(E20)를 전기적으로 접속시킬 수 있다. 이와 같이, 낮은 압력으로 본딩(접속) 공정을 수행할 수 있기 때문에, 높은 압력으로 인해 발생할 수 있는 문제점들을 억제 또는 방지할 수 있고, 공정 부담 및 비용을 줄일 수 있다. 예컨대, 종래와 같이 비교적 높은 압력으로 본딩 공정을 수행할 경우, 그로 인해, 기판(즉, 제1 부재: M10)이나 칩(즉, 제2 부재: M20)이 손상될 수 있고, 제조되는 소자의 신뢰성이 떨어질 수 있다. 그러나, 앞서 언급한 바와 같이, 본 실시예에서는 종래 대비 상당히 낮은 압력으로 본딩(접속) 공정을 수행할 수 있으므로, 높은 압력으로 인한 문제점들을 억제 또는 방지하고 우수한 신뢰성을 갖는 소자를 제조할 수 있다. 하지만, 본 실시예에서 사용하는 본딩 압력이 반드시 30 MPa 미만일 필요는 없다. 껍질부(S15)의 물질 및 두께 등에 따라, 본딩(접속) 공정에 필요한 압력은 약 30 MPa 보다 커질 수도 있다.
또한, 본 실시예에서는 본딩(접속) 공정에 사용되는 가열 공정의 온도를 낮출 수 있다. 즉, 도 8b의 단계에서 적용될 수 있는 가열 공정의 온도(즉, 본딩 온도)를 낮출 수 있다. 입자(15)의 코어부(C15)는 상온 내지 약 110℃ 이하의 온도에서 액체 상태인 도전성 물질을 포함할 수 있으므로, 약 110℃ 이하의 온도를 사용해서 본딩(접속) 공정을 수행할 수 있다. 코어부(C15)가 상온에서 액체 상태인 도전성 물질을 포함하는 경우, 상기 가열 공정 없이, 상온에서 본딩(접속) 공정을 진행할 수 있다. 이 경우, 금속간 화합물(N15a)도 상온에서 형성될 수 있다. 코어부(C15)가 약 110℃ 이하(또는, 약 100℃ 이하)의 융점을 갖는 저융점 솔더를 포함하는 경우, 저융점 솔더의 융점에 대응하는 온도 또는 그보다 높은 온도에서 본딩(접속) 공정을 진행할 수 있다. 이 경우에도, 사용하는 온도(즉, 본딩 온도)는 약 110℃ 이하(또는, 약 100℃ 이하)일 수 있다. 종래의 이방성 도전 필름(ACF)을 이용할 경우, 원하는 수준의 접촉 저항을 얻기 위해서는, 약 150℃ 이상의 본딩 온도가 요구될 수 있다. 이 경우, 높은 온도로 인해 기판(즉, 제1 부재: M10)이나 칩(즉, 제2 부재: M20)이 변형될 수 있고, 디바이스(device) 성능 저하 및 본딩 정렬도(bonding alignment)가 틀어지는 문제가 발생할 수 있다. 결과적으로, 불량률이 높아지고, 소자의 신뢰성이 떨어질 수 있다. 그러나, 본 실시예에 따르면, 종래 대비 공정 온도(본딩 온도)를 약 50℃ 이상 또는 약 80℃ 이상 낮출 수 있다. 따라서, 높은 공정 온도(본딩 온도)에 의해 발생할 수 있는 문제점들을 억제 또는 방지할 수 있고, 공정 부담 및 제조 비용도 낮출 수 있다. 특히, 본딩 정렬도가 틀어지는 문제가 억제 또는 방지될 수 있기 때문에, 소자의 신뢰성이 개선될 수 있다. 만약, 가열 공정 없이 상온에서 본딩(접속) 공정을 진행할 경우, 고온의 가열 공정에 의한 문제점들을 원천적으로 방지할 수 있다.
또한, 본 실시예에 따르면, 하나 또는 복수의 입자(15)의 코어부(C15)가 유출되면서 그 상하부에 상호 대응하는 제1 및 제2 전극부(E10, E20)를 전기적으로 접속시키기 때문에, 유출된 코어부(C15a)와 제1 및 제2 전극부(E10, E20) 사이에 비교적 큰 접촉면적이 형성될 수 있다. 예컨대, 유출된 코어부(C15a)와 제1 전극부(E10) 또는 제2 전극부(E20) 사이의 접촉면적은 약 0.75 ㎛2 이상 또는 약 1 ㎛2 이상일 수 있다. 여기서, 상기 접촉면적은 금속간 화합물(N15a)을 사이에 둔 간접 접촉면적 및 금속간 화합물(N15a)이 없는 경우를 가정한 직접 접촉면적을 모두 포함할 수 있다. 액체 상태인 코어부(C15) 물질이 유출되면서, 제1 및 제2 전극부(E10, E20)와 비교적 큰 접촉면적을 형성할 수 있기 때문에, 우수한 접촉특성 및 낮은 접속저항을 확보할 수 있다. 특히, 유출된 코어부(C15a)와 제1 및 제2 전극부(E10, E20) 사이에 금속간 화합물(N15a)이 형성되는 경우, 금속간 화합물(N15a)에 의해 접촉특성이 더 개선될 수 있고, 접속저항은 더 낮아질 수 있다. 금속간 화합물(N15a)은 상온 또는 약 110℃ 이하의 온도에서 형성될 수 있다.
부가적으로, 제1 전극부(E10)와 그에 대응하는 제2 전극부(E20) 사이에 유출된 코어부(C15a)는 제1 전극부(E10)와 제2 전극부(E20) 사이의 간극 내에서 위치를 유지할 수 있다. 상기 간극의 크기, 즉, 제1 전극부(E10)와 그에 대응하는 제2 전극부(E20) 사이의 간격이 비교적 작고, 유출된 코어부(C15a) 주위에 메트릭스 물질층(150)이 존재하기 때문에, 유출된 코어부(C15a)는 간극 바깥으로 벗어나지 않고 본래의 위치를 그대로 혹은 거의 그대로 유지할 수 있다.
도 9는 일 실시예에 따른 전자소자의 일례를 보여주는 것으로, 도 8c의 주요부를 확대한 도면에 대응될 수 있다.
도 9를 참조하면, 제1 전극부(E10)를 포함하는 제1 부재(M10)가 마련될 수 있고, 제2 전극부(E20)를 포함하는 제2 부재(M20)가 마련될 수 있다. 제1 전극부(E10)와 제2 전극부(E20) 사이에 유출된 코어부(C15a)가 구비될 수 있다. 유출된 코어부(C15a)와 제1 전극부(E10) 사이 및/또는 유출된 코어부(C15a)와 제2 전극부(E20) 사이에 금속간 화합물(N15a)이 구비될 수 있다. 제1 전극부(E10) 측에 구비된 금속간 화합물(N15a)과 제2 전극부(E20) 측에 구비된 금속간 화합물(N15a)은 동일한 물질일 수도 있지만, 서로 다른 물질일 수도 있다. 또한, 도 9에 도시한 유출된 코어부(C15a) 및 금속간 화합물(N15a)의 형태 및 크기는 예시적인 것이고, 이들의 형태 및 크기는 다양하게 변화될 수 있다.
경우에 따라서는, 금속간 화합물(N15a)을 형성시키지 않을 수도 있다. 금속간 화합물(N15a)이 형성되지 않은 경우가 도 10에 도시되어 있다.
도 10을 참조하면, 제1 및 제2 전극부(E10, E20) 사이에 유출된 코어부(C15a)가 존재할 수 있고, 도 9에서와 같은 금속간 화합물(N15a)은 형성되지 않을 수 있다. 유출된 코어부(C15a)의 물질 및 전극부(E10, E20)의 물질에 따라, 또는, 본딩(접속) 공정의 조건에 따라, 금속간 화합물(도 9의 N15a)이 형성되지 않을 수 있다.
도 11은 비교예에 따른 이방성 도전 필름(A1)을 적용하여 제조한 전자소자를 보여주는 단면도이다.
도 11을 참조하면, 비교예에 따른 이방성 도전 필름(A1)은 도전성 볼(conducting ball)(1)을 포함할 수 있다. 도전성 볼(1)은 절연성 고분자 비드(bead)(b1) 및 이를 감싸는 도전성 금속 코팅막(m1)을 포함할 수 있다. 본원의 실시예에 따른 입자(ex, 도 8a의 15)가 도전성 코어부(C15) 및 이를 감싸는 절연층 껍질부(S15)를 포함하는 것을 고려하면, 상기 비교예에 따른 도전성 볼(1)은 본원의 실시예에 따른 입자(ex, 도 8a의 15)와 반대되는 구조를 갖는다고 할 수 있다. 이러한 비교예에 따른 도전성 볼(1)을 포함하는 이방성 도전 필름(A1)을 사용하여 제1 부재(M1)의 제1 전극부(E1)와 제2 부재(M2)의 제2 전극부(E2)를 접속할 경우, 도전성 금속 코팅막(m1)에 의해 제1 및 제2 전극부(E1, E2) 사이의 전기적 접속이 이루어질 수 있다. 도전성 볼(1)이 제1 및 제2 전극부(E1, E2) 사이에서 압력을 받아 그 형태가 다소 변형되면서 어느 정도의 접촉면적이 확보될 수 있고, 제1 및 제2 전극부(E1, E2)가 전기적으로 상호 연결될 수 있다. 이때, 접속저항을 낮추기 위해, 일반적으로 약 150℃ 이상의 본딩 온도가 필요하고, 최소 30 MPa 이상의 본딩 압력이 요구된다. 다시 말해, 비교적 높은 본딩 온도와 비교적 높은 본딩 압력이 모두 요구될 수 있다. 따라서, 높은 본딩 온도와 본딩 압력으로 인한 다양한 문제점이 유발될 수 있다. 또한, 도전성 볼(1)에 의한 두 전극부(E1, E2)의 접속은 '단순 물리적 콘택'에 의한 전기적 연결이라고 할 수 있다. 이때, 도전성 볼(1)과 전극부(E1, E2) 사이의 접촉은 점접촉에 가까운 좁은 영역의 접촉일 수 있고, 금속간 화합물은 형성되지 않을 수 있다. 따라서, 우수한 접촉특성 및 낮은 접속저항을 확보하기가 어려울 수 있다.
그러나 개시된 다양한 실시예들에 따르면, 앞서 설명한 바와 같이, 본딩 온도 및 본딩 압력을 종래 대비 크게 낮출 수 있고, 우수한 접촉특성 및 낮은 접속저항을 용이하게 확보할 수 있다. 따라서, 실시예들에 따르면, 우수한 성능 및 신뢰성을 갖는 전자소자를 용이하게 제조할 수 있다.
이하에서는, 도 12 내지 도 14를 참조하여 비교예에 따른 도전성 볼(1)을 포함하는 이방성 도전 필름(A1)을 사용해서 전자소자의 본딩 공정을 진행할 경우에 나타날 수 있는 문제점들을 설명하도록 한다.
도 12에 도시된 바와 같이, 이방성 도전 필름(A1) 내 도전성 볼(1)의 밀도가 낮은 경우, 특정 전극부들(E1, E2) 사이에 전기적 접속이 이루어지지 않을 수 있다. 또한, 특정 전극부들(E1, E2) 사이에 오직 하나의 도전성 볼(1)이 위치하는 경우, 도전성 볼(1)에 의한 접속은 단순 물리적 콘택에 의한 접속이므로, 접촉면적이 작고 접속저항이 비교적 높을 수 있다.
도 13에 도시된 바와 같이, 이방성 도전 필름(A1)의 특정 영역에 너무 많은 수의 도전성 볼(1)이 존재하거나 큰 사이즈의 도전성 볼(1)이 존재할 경우, 인접한 전극부들(E1, E2) 사이에 원치 않는 전기적 접속(즉, 단락)이 발생할 수 있다. 즉, 수직 접속(vertical connection)이 아닌 측방 접속(lateral connection)이 발생할 수 있다. 이러한 문제는 제1 전극부들(E1) 사이의 간격(즉, 피치) 및 제2 전극부들(E2) 사이의 간격(즉, 피치)가 작은 경우, 발생할 가능성이 커질 수 있다. 다시 말해, 도 13과 같은 단락 문제는 전극간 미세 피치(fine pitch)를 갖는 소자에서 발생할 가능성이 클 수 있다.
도 14에 도시된 바와 같이, 제1 부재(M1), 즉, 기판(M1)이 변형되어 본딩 정렬도(bonding alignment)가 틀어지는 문제가 발생할 수 있다. 이러한 문제는 약 150℃ 이상의 본딩 공정 온도 또는 약 30 MPa 이상의 본딩 공정 압력에 의해 변형이 쉽게 일어나는 기판(M1)이 사용될 경우에 발생할 수 있다.
도 12 내지 도 14의 문제점들은 개별적으로 혹은 복합적으로 나타날 수 있고, 이러한 문제점들은 전자소자의 불량률을 높이는 요인이 될 수 있다.
도 15는 비교예에 따른 이방성 도전 필름에 사용되는 도전성 볼(1)에 의해 단락(short) 문제가 발생하는 원인을 설명하기 위한 도면이다.
도 15를 참조하면, 도전성 볼(입자)(1)은 절연성 고분자 비드(bead)(b1) 및 이를 감싸는 도전성 금속 코팅막(m1)을 포함하기 때문에, 복수의 도전성 볼(입자)(1)이 상호 접촉되는 경우, 입자간 전기적 연결이 쉽게 발생할 수 있다. 이러한 입자간 전기적 연결이 도 13의 인접한 전극들(E1, E2) 사이에서 발생하면, 원치 않는 전기적 접속(즉, 단락)이 발생할 수 있다.
그러나 본원의 실시예에 따른 이방성 도전 재료를 이용하면, 도 15에서 설명한 바와 같은 문제점을 방지할 수 있다. 이에 대해서는 도 16을 참조하여 설명한다.
도 16을 참조하면, 일 실시예에 따른 이방성 도전 재료에 적용되는 입자(캡슐)(15)는 도전성 코어부(C15) 및 이를 감싸는 절연성 껍질부(S15)를 포함할 수 있다. 따라서, 복수의 입자들(15)이 상호 접촉되더라도, 절연성 껍질부(S15)에 의해 입자간 전기적 연결이 이루어지지 않고, 절연 특성을 유지할 수 있다. 따라서, 도 13 및 도 15에서 설명한 바와 같은 단락(short) 문제를 방지할 수 있다. 그러므로, 실시예에 따른 입자(15)를 사용하면, 미세 피치(fine pitch)를 갖는 전극들을 포함하는 전자소자의 제조시, 단락에 의한 불량 가능성을 방지 또는 억제할 수 있다. 다시 말해, 실시예에 따른 입자들(15)을 포함하는 이방성 도전 재료는 미세 피치의 전극들을 갖는 전자소자의 구현에 유리하게 적용될 수 있다.
도 17은 다른 실시예에 따른 이방성 도전 재료(A25)를 적용하여 제조한 전자소자를 보여주는 단면도이다. 본 실시예의 이방성 도전 재료(A25)는 자기치유용 캡슐(capsule for self-healing)(25)을 더 포함한다. 자기치유용 캡슐(25)은 도 3을 참조하여 설명한 자기치유용 캡슐(20)과 동일할 수 있다.
도 17을 참조하면, 매트릭스 물질층(250) 내에 복수의 입자(15) 및 적어도 하나의 자기치유용 캡슐(25)을 포함하는 이방성 도전 재료(A25)를 이용해서, 제1 부재(M10) 및 제2 부재(M20)를 상호 부착하고 이들의 전극부(E10, E20)를 전기적으로 접속시킬 수 있다. 이방성 도전 재료(A25)의 매트릭스 물질층(250)은 경화 과정을 거쳐, 접합부이자 지지부의 역할을 할 수 있다. 이방성 도전 재료(A25) 자체를 접합부 또는 지지부라고 칭할 수 있다. 그런데, 외부의 여러 가지 요인(예컨대, 물리적 충격, 열응력, 기판 변형 등)에 의해 접합부, 즉, 이방성 도전 재료(A25)에 크랙(crack)이 발생할 수 있고, 이러한 크랙이 전파하여 층간박리(delamination)와 같은 문제가 발생할 수 있다. 그런데, 본 실시예에서는 이방성 도전 재료(A25) 내에 자기치유용 캡슐(25)이 존재하기 때문에, 크랙이 발생할 경우, 크랙에 접한 자기치유용 캡슐(25)로부터 코어부 물질, 즉, 언더필 물질(underfill material)이 흘러나와 크랙을 메워주는 역할을 할 수 있다. 즉, 자기치유 또는 자기복원 기능을 수행할 수 있다. 상기 코어부 물질, 즉, 언더필 물질은 매트릭스 물질층(250) 내에 존재하는 촉매 물질과 반응하여 경화될 수 있다. 이와 같이, 자기치유용 캡슐(25)을 이용하면, 다양한 외부 요인에 의해 발생할 수 있는 크랙을 자기치유(자기복원)할 수 있기 때문에, 본딩 신뢰성을 개선할 수 있고 전자소자의 내구성을 향상시킬 수 있다.
이상에서 설명한 실시예들에 따른 이방성 도전 재료는 다양한 전자소자(전자장치) 및 반도체소자(반도체장치)의 제조에 적용될 수 있다.
도 18은 실시예에 따른 이방성 도전 재료를 적용한 전자소자의 일례를 예시적으로 보여주는 단면도이다. 본 실시예의 전자소자는 디스플레이(display) 소자, 예컨대, LCD(liquid crystal display)일 수 있다.
도 18을 참조하면, 복수의 박막 트랜지스터(thin film transistor)(TFT)를 포함하는 TFT 어레이기판(50)이 마련될 수 있고, TFT 어레이기판(50)에 대향하는 칼라필터기판(color filter substrate)(58)이 마련될 수 있다. TFT 어레이기판(50)과 칼라필터기판(58) 사이에는 액정층(liquid crystal layer)(54)이 구비될 수 있고, 액정층(54)을 밀봉하기 위한 밀봉재(seal)(56)가 구비될 수 있다. TFT 어레이기판(50) 상에는 적어도 하나의 제1 전극패드(52)가 마련될 수 있다. 제1 전극패드(52)는 액정층(54)이 형성된 영역에서 밀봉재(56) 바깥으로 연장된 구조를 가질 수 있다. 그러나 제1 전극패드(52)의 형태 및 형성 범위는 예시적인 것이고, 다양하게 변화될 수 있다. TFT 어레이기판(50), 칼라필터기판(58) 및 이들 사이에 구비된 액정층(54) 등은 하나의 '디스플레이 패널'을 구성한다고 할 수 있다.
TFT 어레이기판(50)과 이격된 PCB 기판(printed circuit board substrate)(60)이 마련될 수 있다. PCB 기판(60)은 적어도 하나의 칩(chip)(62)을 포함할 수 있다. 또한, PCB 기판(60)은 적어도 하나의 제2 전극패드(64)를 포함할 수 있다.
TFT 어레이기판(50)과 PCB 기판(60) 사이에 이들을 상호 연결하는 드라이버 IC 패키지(driver integrated circuit package)(CP1)가 구비될 수 있다. 드라이버 IC 패키지(CP1)는, 예컨대, 캐리어 테이프(carrier tape)(70) 상에 실장된 드라이버 IC(76)를 포함할 수 있다. 또한, 드라이버 IC 패키지(CP1)는 캐리어 테이프(70) 하면에 구비된 적어도 하나의 제1 전극요소(72) 및 적어도 하나의 제2 전극요소(74)를 포함할 수 있다. 이러한 드라이버 IC 패키지(CP1)는 TCP(tape carrier package)라고 할 수 있다.
제1 전극패드(52)와 제1 전극요소(72)는 이들 사이에 구비된 이방성 도전 재료(이방성 도전 필름)(82)에 의해 상호 전기적으로 접속되고 본딩될 수 있다. 이방성 도전 재료(이방성 도전 필름)(82)는 본원의 다양한 실시예들에 따른 이방성 도전 재료를 적용하여 형성한 것일 수 있다. 따라서, 이방성 도전 재료(이방성 도전 필름)(82)는 매트릭스 물질층 내에 분산된 복수의 입자를 포함할 수 있고, 상기 각 입자는 도전성 코어부 및 절연성 껍질부를 포함할 수 있다. 또한, 상기 도전성 코어부는 상온 내지 약 110℃ 이하의 온도에서 액체 상태인 도전성 물질을 포함할 수 있다. 제1 전극패드(52)와 제1 전극요소(72) 사이에서 적어도 하나의 껍질부가 파괴되고 그 내부의 코어부가 유출될 수 있으며, 금속간 화합물이 더 형성될 수 있다. 또한, 이방성 도전 재료(이방성 도전 필름)(82)는 적어도 하나의 자기치유용 캡슐을 더 포함할 수 있다. 이방성 도전 재료(이방성 도전 필름)(82)의 구체적인 구성 및 물질은 도 1 내지 도 4를 참조하여 설명한 이방성 도전 재료(A10, A10')의 구성 및 물질에 기초해서 이해될 수 있고, 또한, 도 8c, 도 9, 도 10 및 도 17을 참조하여 설명한 이방성 도전 재료(A15, A25)의 구성 및 물질에 대응되거나 그와 유사할 수 있다.
제2 전극패드(54)와 제2 전극요소(74) 사이에는 이들을 전기적으로 연결하는 본딩층(84)이 구비될 수 있다. 본딩층(84)은 일반적인 솔더(solder) 물질을 포함할 수 있다. 또는, 본딩층(84)은 본원의 다양한 실시예들에 따른 이방성 도전 재료를 적용하여 형성한 것일 수도 있다. 후자의 경우, 본딩층(84)은 이방성 도전 재료(이방성 도전 필름)(82)와 동일하거나 그와 유사한 구성을 가질 수 있다.
도 18에서는 일 실시예에 따른 이방성 도전 재료를 적용한 전자소자의 일례를 예시적으로 도시하고 설명하였지만, 실시예들에 따른 이방성 도전 재료는 도 18과 같은 소자뿐 아니라 그 밖에 다양한 소자에 적용될 수 있다. 예컨대, 실시예들에 따른 이방성 도전 재료는 COG(Chip-on-Glass) 본딩, COB(Chip-on-Board) 본딩, COF(Chip-on-Film) 본딩, TAB(Tape-automated bonding) 등 다양한 본딩 방식에 적용될 수 있다. 또한, 실시예들에 따른 이방성 도전 재료는 LCD(liquid crystal display)에 IC(integrated circuit)를 본딩하기 위한 공정, PCB(printed circuit board)에 IC를 본딩하기 위한 공정, FPC(flexible printed circuit)에 IC를 본딩하기 위한 공정, PDP(plasma display panel)에 FPC를 본딩하기 위한 공정, LCD에 TCP(tape carrier package)를 본딩하기 위한 공정, PCB에 TCP를 본딩하기 위한 공정, LCD에 FPC를 본딩하기 위한 공정, PCB에 FPC를 본딩하기 위한 공정 등 다양한 분야에 적용될 수 있다. 또한, 실시예들에 따른 이방성 도전 재료는 플라즈마 디스플레이 분야, 플립칩 패키지(flip chip package) 분야 등에 적용될 수 있다. 기존의 이방성 도전 필름 및 이방성 도전 페이스트가 적용될 수 있는 모든 분야에 본 실시예들에 따른 이방성 도전 재료가 적용될 수 있다.
도 19는 일 실시예에 따라 형성된 복수의 입자(캡슐)를 보여주는 광학 현미경(optical microscope) 이미지이다. 도 19의 입자(캡슐)는 도 1의 입자(10)에 대응될 수 있다.
도 19를 참조하면, 복수의 입자(캡슐)는 대체로 구형 또는 그와 유사한 형태를 갖고, 직경(사이즈)은 수십 ㎛ 이내인 것을 알 수 있다. 입자(캡슐)의 직경(사이즈)은 약 1∼100㎛ 또는 약 5∼50㎛ 정도일 수 있다. 입자(캡슐)의 직경(사이즈)은 공정 조건에 의해 제어될 수 있다. 입자(캡슐)는 코어-쉘(core-shell) 구조를 가질 수 있다. 본 실시예에서 입자(캡슐)의 코어부는 액체 금속인 Ga을 포함하고, 껍질부는 절연성 고분자를 포함한다.
입자(캡슐)의 코어부에 액체 금속(Ga)이 포함되어 있는지 확인하기 위해, 슬라이드 글라스(slide glass)를 사용하여 입자(캡슐)를 인위적으로 파괴하였다. 그 결과물은 도 20(광학 현미경 이미지)과 같았다. 도 20을 참조하면, 입자(캡슐) 파괴시, 액체 상태의 Ga이 흘러나온 것을 확인할 수 있다. 도 20의 오른쪽 도면에서 하얗게 보이는 것이 Ga에 해당된다.
또한, 도 19와 같은 복수의 입자(캡슐)를 폴리머 레진(에폭시 레진) 내에 분산시키고, 블레이드 코팅 법(blade coating method)을 이용해서 상기 복수의 입자(캡슐)가 분산된 폴리머 레진(에폭시 레진)을 소정의 기판에 코팅한 후, 이를 건조하였다. 이를 통해, 폴리머 레진(즉, 매트릭스 물질층) 내에 분산된 복수의 입자(캡슐)를 포함하는 이방성 도전 필름(ACF)을 형성하였다.
도 21은 위 방법으로 형성된 이방성 도전 필름(ACF)에 인위적으로 스크래치(scratch)를 형성시킨 결과물을 보여주는 광학 현미경 이미지이다. 도 21을 참조하면, 이방성 도전 필름(ACF)에 인위적인 스크래치(scratch)를 형성했을 때, 스크래치(scratch)에 의해 입자(캡슐)들이 파손되어 그로부터 액체 금속(Ga)이 흘러나오는 것을 확인할 수 있다.
도 22는 일 실시예에 따른 입자(캡슐)의 파괴 강도 측정용 장비(set-up)를 보여주고, 도 23은 도 22의 장비를 이용해서 입자(캡슐)의 사이즈별 파괴 강도(breaking force)를 측정한 결과를 보여준다.
도 22를 참조하면, 두 개의 글라스(glass) 사이에 복수의 입자(캡슐)를 로딩(loading)한 후, 압력을 가해주면서 디지털 게이지(digital gauge)로 입자(캡슐) 파괴 시의 강도를 측정하였다. 그 측정 결과는 도 23의 그래프와 같았다.
도 23을 참조하면, 제1 그룹의 복수의 입자(캡슐)의 사이즈가 30∼50㎛일 때, 파괴 강도는 약 2.63 N 이었다. 제2 그룹의 복수의 입자(캡슐)의 사이즈가 5∼10㎛일 때, 파괴 강도는 약 0.57 N 이었다. 제1 그룹의 입자(캡슐) 개수와 제2 그룹의 입자(캡슐) 개수는 동일하였다. 이러한 결과로부터, 입자(캡슐)의 사이즈가 30∼50㎛에서 5∼10㎛로 감소할 때, 파괴 강도는 약 77% 정도 감소하는 것을 알 수 있다. 입자(캡슐) 사이즈 감소에 따라 껍질부(shell) 두께가 얇아지기 때문에, 파괴 강도가 감소하는 것으로 예상된다.
아울러, 본 실험에서 30∼50㎛의 사이즈를 갖는 입자(캡슐)들을 파괴하는데 필요한 힘은 2.63 N으로 측정되었는데, 입자(캡슐)들이 차지하는 면적을 고려할 때, 이를 MPa 단위로 변환하면, 약 1 MPa 이하로 추정된다. 이는 종래의 이방성 도전 필름(ACF)을 이용한 본딩 공정시 필요한 압력과 비교할 때, 최소 1/5 이하의 낮은 압력일 수 있다. 이를 통해, 본 실시예에 따른 이방성 도전 재료(이방성 도전 필름)를 이용할 경우, 본딩 공정시 필요한 압력을 종래 대비 상당히 낮출 수 있을 것으로 예상된다.
도 24는 일 실시예에 따른 입자(캡슐)의 파괴에 의한 통전 실험용 장비(set-up)를 보여주고, 도 25는 도 24의 장비를 구체적으로 설명하기 위한 모식도이며, 도 26은 도 24의 장비를 이용해서 입자(캡슐)의 사이즈별 통전을 위한 강도(force for current flowing)를 측정한 결과를 보여준다.
도 24 및 도 25를 참조하면, 유리 기판(90) 상에 단선된 Cu 배선(92)을 배치한 후, Cu 배선(92)의 단선부에 복수의 입자(캡슐)(94)를 로딩(loading)하고, 그 위에 상부 글라스(upper glass)(96)를 배치한 다음, 그 위에서 압력을 인가하면서 입자(캡슐) 파괴에 의해 Cu 배선(92)을 통해 통전이 이루어지는데 필요한 힘(강도)을 측정하였다. 그 측정 결과는 도 26의 그래프와 같았다.
도 26을 참조하면, 제1 그룹의 복수의 입자(캡슐)의 사이즈가 30∼50㎛일 때, 통전을 위한 강도는 약 4.43 N 이었다. 제2 그룹의 복수의 입자(캡슐)의 사이즈가 5∼10㎛일 때, 통전을 위한 강도는 약 2.95 N 이었다. 제1 그룹의 입자(캡슐) 개수와 제2 그룹의 입자(캡슐) 개수는 동일하였다. 이러한 결과로부터, 입자(캡슐)의 사이즈가 30∼50㎛에서 5∼10㎛로 감소할 때, 통전을 위한 파괴 강도는 약 34% 정도 감소하는 것을 알 수 있다. 입자(캡슐)의 파괴에 의해 도전성 물질이 유출되어, 이를 통한 전기적 접속이 이루어질 수 있다. 또한, 입자(캡슐)의 사이즈가 감소할수록, 상기 전기적 접속을 위한 파괴 강도는 감소할 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 구체적인 실시예의 예시로서 해석되어야 한다. 예들 들어, 해당 기술 분야에서 통상의 지식을 가진 자라면, 도 1 내지 도 6을 참조하여 설명한 이방성 도전 재료(A10, A10', A11)의 구성은 다양하게 변형될 수 있음을 알 수 있을 것이다. 또한, 도 7a 내지 도 7e를 참조하여 설명한 이방성 도전 재료의 제조방법도 다양하게 변화될 수 있음을 알 수 있을 것이다. 또한, 도 8a 내지 도 8c, 도 9, 도 10, 도 17 및 도 18을 참조하여 설명한 이방성 도전 재료를 적용한 전자소자 및 그 제조방법도 다양하게 변화될 수 있음을 알 수 있을 것이다. 일례로, 실시예들에 따른 이방성 도전 재료는 도 18과 같은 디스플레이 소자뿐 아니라, 다양한 반도체소자 실장(semiconductor device mounting) 기술에 이용될 수 있고, 경우에 따라서는, 칩-투-칩(chip-to-chip) 접속 분야에도 적용될 수 있음을 알 수 있을 것이다. 때문에 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
* 도면의 주요 부분에 대한 부호설명 *
10, 11, 15 : 입자(캡슐) 20, 25 : 자기치유용 캡슐
100, 150 : 매트릭스 물질층 A10, A10', A15 : 이방성 도전 재료
C10, C11, C15, C20 : 코어부 S10, S11, S15, S20 : 껍질부
d11 : 액체 물질 n11 : 나노필러
RL1, RL2 : 이형층 SL1, SL2 : 지지층
M10 : 제1 부재 M20 : 제2 부재
E10 : 제1 전극부 E20 : 제2 전극부
C15a : 유출된 코어부 N15a : 금속간 화합물
50 : TFT 어레이기판 52 : 제1 전극패드
54 : 액정층 56 : 밀봉재
58 : 칼라필터기판 60 : PCB 기판
62 : 칩 64 : 제2 전극패드
70 : 캐리어 테이프 72 : 제1 전극요소
74 : 제2 전극요소 76 : 드라이버 IC
82 : 이방성 도전 재료 84 : 본딩층

Claims (43)

  1. 매트릭스 물질층; 및
    상기 매트릭스 물질층 내에 구비된 복수의 입자;를 포함하고,
    상기 복수의 입자의 적어도 일부는 도전성 코어부 및 절연성 껍질부를 포함하는 캡슐 구조를 갖고,
    상기 코어부는 상온 내지 110℃ 이하의 온도에서 액체 상태인 도전성 물질을 포함하는 이방성 도전 재료(anisotropic conductive material).
  2. 제 1 항에 있어서,
    상기 도전성 물질은 액체 금속(liquid metal)을 포함하는 이방성 도전 재료.
  3. 제 2 항에 있어서,
    상기 액체 금속은 Ga, Ga-In 합금, Ga-In-Sn 합금, Ga-In-Sn-Zn 합금 중 적어도 하나를 포함하는 이방성 도전 재료.
  4. 제 2 항에 있어서,
    상기 도전성 물질은 상기 액체 금속 내에 함유된 나노필러(nanofiller)를 더 포함하는 이방성 도전 재료.
  5. 제 4 항에 있어서,
    상기 나노필러는 CNT(carbon nanotube), CNF(carbon nanofiber), 카본블랙(carbon black), 풀러렌(fullerene), 그래핀 후레이크(graphene flake), 그래핀 파티클(graphene particle), 금속 나노와이어(metal nanowire) 및 금속 나노파티클(metal nanoparticle) 중 적어도 하나를 포함하는 이방성 도전 재료.
  6. 제 1 항에 있어서,
    상기 도전성 물질은 나노필러(nanofiller)가 함유된 현탁액(suspension)을 포함하는 이방성 도전 재료.
  7. 제 6 항에 있어서,
    상기 나노필러는 CNT(carbon nanotube), CNF(carbon nanofiber), 카본블랙(carbon black), 풀러렌(fullerene), 그래핀 후레이크(graphene flake), 그래핀 파티클(graphene particle), 금속 나노와이어(metal nanowire) 및 금속 나노파티클(metal nanoparticle) 중 적어도 하나를 포함하는 이방성 도전 재료.
  8. 제 1 항에 있어서,
    상기 도전성 물질은 110℃ 이하의 융점(melting point)을 갖는 저융점 솔더(solder)를 포함하는 이방성 도전 재료.
  9. 제 8 항에 있어서,
    상기 저융점 솔더는 Bi-In계 합금, Bi-Sn계 합금, In-Bi계 합금, Bi-In-Sn계 합금, In-Bi-Sn계 합금 및 In-Sn-Zn계 합금 중 적어도 하나를 포함하는 이방성 도전 재료.
  10. 제 1 항에 있어서,
    상기 절연성 껍질부는 고분자 또는 세라믹을 포함하는 이방성 도전 재료.
  11. 제 11 항에 있어서,
    상기 고분자는 0.3∼35 GN/㎡의 탄성률(elastic modulus)을 갖는 이방성 도전 재료.
  12. 제 1 항에 있어서,
    상기 절연성 껍질부는 30∼200nm의 두께를 갖는 이방성 도전 재료.
  13. 제 1 항에 있어서,
    상기 복수의 입자는 1∼100㎛의 지름을 갖는 이방성 도전 재료.
  14. 제 1 항에 있어서,
    상기 매트릭스 물질층 내에 구비된 적어도 하나의 자기치유용 캡슐(capsule for self-healing)을 더 포함하는 이방성 도전 재료.
  15. 제 14 항에 있어서,
    상기 자기치유용 캡슐은 언더필 물질(underfill material)을 포함하는 이방성 도전 재료.
  16. 청구항 1 내지 15 중 어느 한 항에 기재된 이방성 도전 재료를 이용해서 제1 부재와 제2 부재를 전기적으로 접속시킨 구조체를 포함하는 전자소자.
  17. 적어도 하나의 제1 전극부를 포함하는 제1 부재;
    상기 제1 부재와 대향하는 것으로, 적어도 하나의 제2 전극부를 포함하는 제2 부재; 및
    상기 제1 부재와 상기 제2 부재 사이에 구비되어, 상기 제1 전극부와 상기 제2 전극부를 전기적으로 접속시키는 이방성 도전 재료;를 포함하고,
    상기 이방성 도전 재료는 매트릭스 물질층 내에 도전성 코어부와 절연성 껍질부를 갖는 복수의 입자를 포함하고, 상기 코어부는 상온 내지 110℃ 이하의 온도에서 액체 상태인 도전성 물질을 구비하며,
    상기 제1 전극부와 상기 제2 전극부 사이에서 상기 복수의 입자 중 적어도 한 입자의 껍질부가 파괴되어 그 외부로 유출된 코어부에 의해 상기 제1 및 제2 전극부가 전기적으로 접속되는 전자소자.
  18. 제 17 항에 있어서,
    상기 도전성 물질은 액체 금속(liquid metal)을 포함하는 전자소자.
  19. 제 18 항에 있어서,
    상기 도전성 물질은 상기 액체 금속 내에 함유된 나노필러(nanofiller)를 더 포함하는 전자소자.
  20. 제 17 항에 있어서,
    상기 도전성 물질은 나노필러(nanofiller)가 함유된 현탁액(suspension)을 포함하는 전자소자.
  21. 제 19 항 또는 제 20 항에 있어서,
    상기 나노필러는 CNT(carbon nanotube), CNF(carbon nanofiber), 카본블랙(carbon black), 풀러렌(fullerene), 그래핀 후레이크(graphene flake), 그래핀 파티클(graphene particle), 금속 나노와이어(metal nanowire) 및 금속 나노파티클(metal nanoparticle) 중 적어도 하나를 포함하는 전자소자.
  22. 제 17 항에 있어서,
    상기 도전성 물질은 110℃ 이하의 융점(melting point)을 갖는 저융점 솔더(solder)를 포함하는 전자소자.
  23. 제 17 항에 있어서,
    상기 제1 전극부와 상기 유출된 코어부 사이 및/또는 상기 제2 전극부와 상기 유출된 코어부 사이에 구비된 금속간 화합물(intermetallic compound)을 더 포함하는 전자소자.
  24. 제 17 항에 있어서,
    상기 절연성 껍질부는 고분자 또는 세라믹을 포함하고,
    상기 고분자는 0.3∼35 GN/㎡의 탄성률(elastic modulus)을 갖는 전자소자.
  25. 제 17 항에 있어서,
    상기 절연성 껍질부는 30∼200nm의 두께를 갖는 전자소자.
  26. 제 17 항에 있어서,
    상기 복수의 입자는 1∼100㎛의 지름을 갖는 전자소자.
  27. 제 17 항에 있어서,
    상기 이방성 도전 재료는 적어도 하나의 자기치유용 캡슐(capsule for self-healing)을 더 포함하는 전자소자.
  28. 제 17 항에 있어서,
    상기 제1 부재는 기판을 포함하고,
    상기 제2 부재는 반도체 칩을 포함하는 전자소자.
  29. 제 17 항에 있어서,
    상기 제1 부재는 기판 또는 패널을 포함하고,
    상기 제2 부재는 드라이버 IC(driver integrated circuit) 또는 드라이버 IC 패키지(driver IC package)를 포함하는 전자소자.
  30. 제 17 항에 있어서,
    상기 전자소자는 디스플레이(display) 소자를 포함하는 전자소자.
  31. 적어도 하나의 제1 전극부를 포함하는 제1 부재;
    상기 제1 부재와 대향하는 것으로, 적어도 하나의 제2 전극부를 포함하는 제2 부재; 및
    상기 제1 부재와 상기 제2 부재 사이에 구비되어, 상기 제1 전극부와 상기 제2 전극부를 전기적으로 접속시키는 이방성 도전 재료;를 포함하고,
    상기 이방성 도전 재료는 상기 제1 및 제2 전극부 사이에 구비된 금속성 물질 및 상기 제1 및 제2 전극부 중 적어도 하나와 상기 금속성 물질 사이에 구비된 금속간 화합물(intermetallic compound)을 포함하는 전자소자.
  32. 제 31 항에 있어서,
    상기 이방성 도전 재료는 매트릭스 물질층 내에 도전성 코어부와 절연성 껍질부를 갖는 복수의 입자를 포함하고, 상기 코어부는 상온 내지 110℃ 이하의 온도에서 액체 상태인 도전성 물질을 구비하는 전자소자.
  33. 제 32 항에 있어서,
    상기 제1 전극부와 상기 제2 전극부 사이에서 상기 복수의 입자 중 적어도 한 입자의 껍질부가 파괴되어 그 외부로 유출된 코어부에 의해 상기 제1 및 제2 전극부가 전기적으로 접속되고,
    상기 유출된 코어부는 상기 금속성 물질을 포함하고,
    상기 제1 및 제2 전극부 중 적어도 하나와 상기 유출된 코어부 사이에 상기 금속간 화합물이 형성되는 전자소자.
  34. 제 31 항에 있어서,
    상기 금속성 물질은 액체 금속(liquid metal), 금속성 나노필러(metallic nanofiller) 및 융점이 110℃ 이하인 저융점 솔더(low melting point solder) 중 적어도 하나를 포함하는 전자소자.
  35. 적어도 하나의 제1 전극부를 포함하는 제1 부재를 마련하는 단계;
    적어도 하나의 제2 전극부를 포함하는 제2 부재를 마련하는 단계;
    상기 제1 부재와 상기 제2 부재 사이에, 도전성 코어부와 절연성 껍질부를 갖는 복수의 입자를 매트릭스 물질층 내에 포함하고, 상기 코어부는 상온 내지 110℃ 이하의 온도에서 액체 상태인 도전성 물질을 구비하는 이방성 도전 재료를 제공하는 단계; 및
    상기 이방성 도전 재료를 사이에 두고 상기 제1 및 제2 부재를 압착하여 상기 제1 전극부와 제2 전극부를 전기적으로 접속시키는 단계;를 포함하는 전자소자의 제조방법.
  36. 제 35 항에 있어서, 상기 제1 전극부와 제2 전극부를 전기적으로 접속시키는 단계는,
    상기 복수의 입자 중에서 상기 제1 전극부와 제2 전극부 사이에 위치하는 적어도 한 입자의 껍질부를 파괴하여 그 외부로 코어부를 유출시키는 단계를 포함하는 전자소자의 제조방법.
  37. 제 36 항에 있어서, 상기 제1 전극부와 제2 전극부를 전기적으로 접속시키는 단계는,
    상기 제1 및 제2 전극부 중 적어도 하나와 상기 유출된 코어부 사이의 반응에 의한 금속간 화합물(intermetallic compound)을 형성하는 단계를 더 포함하는 전자소자의 제조방법.
  38. 제 35 항에 있어서,
    상기 제1 전극부와 제2 전극부를 전기적으로 접속시키는 단계는 110℃ 이하의 온도에서 수행하는 전자소자의 제조방법.
  39. 제 35 항에 있어서,
    상기 제1 전극부와 제2 전극부를 전기적으로 접속시키는 단계는 30 MPa 미만의 압력을 사용하여 수행하는 전자소자의 제조방법.
  40. 제 35 항에 있어서,
    상기 도전성 물질은 액체 금속(liquid metal)을 포함하는 전자소자의 제조방법.
  41. 제 40 항에 있어서,
    상기 도전성 물질은 상기 액체 금속 내에 함유된 나노필러(nanofiller)를 더 포함하는 전자소자의 제조방법.
  42. 제 35 항에 있어서,
    상기 도전성 물질은 나노필러(nanofiller)가 함유된 현탁액(suspension)을 포함하는 전자소자의 제조방법.
  43. 제 35 항에 있어서,
    상기 도전성 물질은 110℃ 이하의 융점(melting point)을 갖는 저융점 솔더(solder)를 포함하는 전자소자의 제조방법.
KR1020150123207A 2015-08-31 2015-08-31 이방성 도전 재료와 이방성 도전 재료를 포함하는 전자소자 및 그 제조방법 KR102429873B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020150123207A KR102429873B1 (ko) 2015-08-31 2015-08-31 이방성 도전 재료와 이방성 도전 재료를 포함하는 전자소자 및 그 제조방법
US15/015,758 US9831211B2 (en) 2015-08-31 2016-02-04 Anisotropic conductive material, electronic device including anisotropic conductive material, and method of manufacturing electronic device
EP16167463.5A EP3142124B1 (en) 2015-08-31 2016-04-28 Anisotropic conductive material and an electronic device including anisotropic conductive material
CN201610306096.3A CN106486183B (zh) 2015-08-31 2016-05-10 各向异性导电材料及包括其的电子装置
JP2016103093A JP6723552B2 (ja) 2015-08-31 2016-05-24 異方性導電材料、異方性導電材料を含む電子素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150123207A KR102429873B1 (ko) 2015-08-31 2015-08-31 이방성 도전 재료와 이방성 도전 재료를 포함하는 전자소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20170025996A true KR20170025996A (ko) 2017-03-08
KR102429873B1 KR102429873B1 (ko) 2022-08-05

Family

ID=56024102

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150123207A KR102429873B1 (ko) 2015-08-31 2015-08-31 이방성 도전 재료와 이방성 도전 재료를 포함하는 전자소자 및 그 제조방법

Country Status (5)

Country Link
US (1) US9831211B2 (ko)
EP (1) EP3142124B1 (ko)
JP (1) JP6723552B2 (ko)
KR (1) KR102429873B1 (ko)
CN (1) CN106486183B (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101964881B1 (ko) * 2018-01-17 2019-04-02 울산과학기술원 상온 액체 금속 캡슐을 이용하여 디바이스를 치유하는 신축성 패키지 및 이의 제조방법
KR20190069080A (ko) * 2017-12-11 2019-06-19 울산과학기술원 상온 액체금속 캡슐 및 그 제조 방법
KR20190069081A (ko) * 2017-12-11 2019-06-19 울산과학기술원 상온 액체금속 캡슐 잉크, 그 제조 방법, 및 이를 이용하여 형성한 상온 액체금속 캡슐 배선
KR102113732B1 (ko) * 2019-03-21 2020-05-21 주식회사 아이에스시 도전성 분말 및 이를 포함하는 검사용 커넥터
KR20230175028A (ko) * 2022-06-22 2023-12-29 경희대학교 산학협력단 자가치유 가능한 전극 및 이의 제조방법

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015220435A1 (de) * 2015-10-20 2017-04-20 Continental Reifen Deutschland Gmbh Faden und Fahrzeugluftreifen
KR102675774B1 (ko) * 2016-11-30 2024-06-18 삼성전자주식회사 페이스트 재료와 이로부터 형성된 배선 부재 및 배선 부재를 포함하는 전자소자
JP6792788B2 (ja) * 2017-03-30 2020-12-02 東京エレクトロン株式会社 半導体装置の製造方法
US10750623B2 (en) * 2017-05-12 2020-08-18 International Business Machines Corporation Forming conductive vias using healing layer
CA3083357C (en) * 2017-12-14 2022-06-21 Buckyol Limited Anisotropic nanoparticle compositions and methods
CN108110261B (zh) * 2017-12-29 2018-11-30 成都新柯力化工科技有限公司 一种燃料电池用金属粒子-液态金属催化剂及制备方法
JP7100980B2 (ja) 2018-01-22 2022-07-14 ローム株式会社 Ｌｅｄパッケージ
WO2020004510A1 (ja) * 2018-06-26 2020-01-02 日立化成株式会社 異方性導電フィルム及びその製造方法並びに接続構造体の製造方法
CN108928056B (zh) * 2018-08-01 2020-06-05 京东方科技集团股份有限公司 膜材及其制备方法、显示基板
US10800948B2 (en) * 2018-08-02 2020-10-13 Xerox Corporation Conductive adhesive compositions and method for the same
DE102018215541A1 (de) * 2018-09-12 2020-03-12 Bayerische Motoren Werke Aktiengesellschaft Selbstheilende elektrische Leitung
CN109143699A (zh) * 2018-10-08 2019-01-04 惠科股份有限公司 一种显示面板及其制造方法和显示装置
US10818634B2 (en) 2018-10-08 2020-10-27 HKC Corporation Limited Display panel, method for manufacturing the display panel, and display device
EP3775072A4 (en) * 2018-11-01 2021-04-07 Hewlett-Packard Development Company, L.P. ELECTROPHOTOGRAPHIC INK COMPOSITIONS
CN109852281B (zh) * 2019-02-01 2020-07-28 扬州富威尔复合材料有限公司 一种基于液态金属的各向异性导电胶的制备方法
CN109822256B (zh) * 2019-03-15 2021-08-06 南昌大学 一种低熔点In-Sn-Bi合金钎料及制备方法
CN112349447B (zh) * 2019-08-06 2022-04-12 北京梦之墨科技有限公司 一种导电材料及其制备方法、电子器件
JP7363918B2 (ja) * 2019-11-20 2023-10-18 日産化学株式会社 異方性導電材料
CN110729071B (zh) * 2019-12-19 2020-06-09 北京梦之墨科技有限公司 液态金属导电浆料及电子器件
CN111192705B (zh) * 2020-01-07 2021-07-02 北京梦之墨科技有限公司 一种液态金属导电浆料、电子器件及其制作方法
CN113539547B (zh) * 2020-04-17 2024-02-23 北京梦之墨科技有限公司 一种柔性导电浆料及柔性电子器件
US11543322B2 (en) * 2020-05-01 2023-01-03 Globalfoundries U.S. Inc. Crack identification in IC chip package using encapsulated liquid penetrant contrast agent
CN111813263B (zh) * 2020-07-10 2022-09-20 业成科技（成都）有限公司 热塑成形的修复粒子及方法
US12030126B2 (en) * 2020-07-24 2024-07-09 The Indium Corporation Of America Undercooled liquid metallic droplets having a protective shell
KR20220016680A (ko) 2020-08-03 2022-02-10 삼성전자주식회사 열 전달 물질 및 그 제조 방법과 이를 포함하는 반도체 패키지
JP7080939B2 (ja) * 2020-09-04 2022-06-06 株式会社新菱 低融点接合部材およびその製造方法ならびに半導体電子回路およびその実装方法
DE102020124955A1 (de) * 2020-09-24 2022-03-24 Sphera Technology Gmbh Elektronikeinheit mit einem integrierten Schaltkreis und Verfahren zu deren Herstellung
TWI745167B (zh) * 2020-11-17 2021-11-01 財團法人金屬工業研究發展中心 具有修復微粒的自癒性金屬材料及其製造方法
CN113285288B (zh) * 2021-04-25 2023-05-02 吴江市联祥电子有限公司 一种裂缝自填充式电子连接器及其加工工艺
KR20220154545A (ko) * 2021-05-13 2022-11-22 엘지디스플레이 주식회사 액체 금속을 포함하는 이방성 도전 필름, 그 제조방법 및 이를 이용한 표시장치
WO2023283122A1 (en) * 2021-07-07 2023-01-12 SAFI-Tech, Inc. Solder paste on demand apparatus
CN113990557B (zh) * 2021-09-09 2024-03-29 山西聚微天成科技有限公司 一种高导电性和高拉伸性弹性体的制备方法及其应用
CN115206588B (zh) * 2022-07-20 2023-04-07 南平市延平鑫东来科技有限公司 一种导电剂及其制备方法和在碱锰电池中的应用
CN115340803A (zh) * 2022-08-19 2022-11-15 元旭半导体科技(无锡)有限公司 导电涂覆材料及制备方法，显示面板及封装方法
DE102022124574A1 (de) * 2022-09-23 2024-03-28 Ams-Osram International Gmbh Verfahren zum herstellen eines elektronischen bauelements und elektronisches bauelement
DE102022130878A1 (de) * 2022-11-22 2024-05-23 Ams-Osram International Gmbh Verfahren zum herstellen eines elektronischen bauelements

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5445308A (en) * 1993-03-29 1995-08-29 Nelson; Richard D. Thermally conductive connection with matrix material and randomly dispersed filler containing liquid metal
KR20040097921A (ko) * 2003-05-12 2004-11-18 세이코 엡슨 가부시키가이샤 이방 도전성 접착제, 실장 방법, 전기 광학 장치 모듈 및전자 기기
KR20080097874A (ko) * 2007-05-03 2008-11-06 엘에스엠트론 주식회사 이방 도전성 접착 캡슐
KR101168038B1 (ko) * 2011-12-15 2012-07-27 한국건설생활환경시험연구원 마이크로캡슐, 자기치유 코팅재 형성용 조성물, 및 캡슐 분산형 자기치유 코팅재와 그의 제조방법
KR20150080725A (ko) * 2014-01-02 2015-07-10 삼성디스플레이 주식회사 실런트 조성물, 실런트 조성물의 제조 방법 및 실런트를 포함하는 표시 패널

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08311420A (ja) 1995-05-24 1996-11-26 Sony Corp 異方性導電膜
US6339120B1 (en) 2000-04-05 2002-01-15 The Bergquist Company Method of preparing thermally conductive compounds by liquid metal bridged particle clusters
US20050228097A1 (en) 2004-03-30 2005-10-13 General Electric Company Thermally conductive compositions and methods of making thereof
JP2006206833A (ja) * 2005-01-31 2006-08-10 Toshiba Matsushita Display Technology Co Ltd 異方導電性接着剤及びこれを用いた接続構造、接続方法
GB2426010B (en) * 2005-05-14 2011-04-06 Jeffrey Boardman semiconductor materials and methods of producing them
US20070063347A1 (en) * 2005-09-19 2007-03-22 Taiwan Semiconductor Manufacturing Co., Ltd. Packages, anisotropic conductive films, and conductive particles utilized therein
JP2007165028A (ja) 2005-12-12 2007-06-28 Matsushita Electric Ind Co Ltd 異方導電性材料とこれを用いた実装方法
US9208931B2 (en) 2008-09-30 2015-12-08 Littelfuse, Inc. Voltage switchable dielectric material containing conductor-on-conductor core shelled particles
KR101090106B1 (ko) 2009-05-26 2011-12-07 한국과학기술연구원 전기 전도성 입자 및 그 제조 방법
JP5075180B2 (ja) 2009-03-31 2012-11-14 コリア・インスティテュート・オブ・サイエンス・アンド・テクノロジー 導電性粒子及びこれを含む異方性導電フィルム
KR101239371B1 (ko) 2011-04-01 2013-03-18 한국과학기술연구원 도전성 입자 및 그의 제조방법
JP5650611B2 (ja) 2011-08-23 2015-01-07 デクセリアルズ株式会社 異方性導電フィルム、異方性導電フィルムの製造方法、接続方法、及び接合体
CN103013370B (zh) 2012-12-14 2014-12-10 京东方科技集团股份有限公司 一种各向异性导电胶膜及电子装置
KR20140121190A (ko) * 2013-04-05 2014-10-15 삼성전자주식회사 자기복원 가능한 전도성 성분을 포함하는 금속기반 솔더복합재료
KR20140139902A (ko) 2013-05-28 2014-12-08 삼성디스플레이 주식회사 이방성 도전 필름 적층체, 이를 포함하는 표시 장치 및 표시 장치 제조 방법
KR101659128B1 (ko) 2013-09-30 2016-09-22 제일모직주식회사 이방성 도전 필름 및 이를 이용한 반도체 장치
JP2015076486A (ja) 2013-10-08 2015-04-20 株式会社ジャパンディスプレイ 表示装置
US10032538B2 (en) 2013-11-13 2018-07-24 The United States Of America As Represented By The Secretary Of The Army Deformable elastomeric conductors and differential electronic signal transmission
CN203707402U (zh) * 2013-12-05 2014-07-09 番禺得意精密电子工业有限公司 电连接器
CN104028184B (zh) * 2014-06-21 2016-02-03 电子科技大学 一种反应性液态芯材的导电聚合物微胶囊及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5445308A (en) * 1993-03-29 1995-08-29 Nelson; Richard D. Thermally conductive connection with matrix material and randomly dispersed filler containing liquid metal
KR20040097921A (ko) * 2003-05-12 2004-11-18 세이코 엡슨 가부시키가이샤 이방 도전성 접착제, 실장 방법, 전기 광학 장치 모듈 및전자 기기
KR20080097874A (ko) * 2007-05-03 2008-11-06 엘에스엠트론 주식회사 이방 도전성 접착 캡슐
KR101168038B1 (ko) * 2011-12-15 2012-07-27 한국건설생활환경시험연구원 마이크로캡슐, 자기치유 코팅재 형성용 조성물, 및 캡슐 분산형 자기치유 코팅재와 그의 제조방법
KR20150080725A (ko) * 2014-01-02 2015-07-10 삼성디스플레이 주식회사 실런트 조성물, 실런트 조성물의 제조 방법 및 실런트를 포함하는 표시 패널

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
(특허문헌 1) US US5445308 A (특허문헌 2) KR 10-2008-0097874 A (특허문헌 3) KR 10-2015-0080725 A

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190069080A (ko) * 2017-12-11 2019-06-19 울산과학기술원 상온 액체금속 캡슐 및 그 제조 방법
KR20190069081A (ko) * 2017-12-11 2019-06-19 울산과학기술원 상온 액체금속 캡슐 잉크, 그 제조 방법, 및 이를 이용하여 형성한 상온 액체금속 캡슐 배선
KR101964881B1 (ko) * 2018-01-17 2019-04-02 울산과학기술원 상온 액체 금속 캡슐을 이용하여 디바이스를 치유하는 신축성 패키지 및 이의 제조방법
KR102113732B1 (ko) * 2019-03-21 2020-05-21 주식회사 아이에스시 도전성 분말 및 이를 포함하는 검사용 커넥터
WO2020189901A1 (ko) * 2019-03-21 2020-09-24 주식회사 아이에스시 도전성 분말 및 이를 포함하는 검사용 커넥터
TWI744817B (zh) * 2019-03-21 2021-11-01 韓商Ｉｓｃ 股份有限公司 導電粉末及包括該導電粉末之測試用連接器
KR20230175028A (ko) * 2022-06-22 2023-12-29 경희대학교 산학협력단 자가치유 가능한 전극 및 이의 제조방법

Also Published As

Publication number Publication date
JP2017050273A (ja) 2017-03-09
EP3142124A1 (en) 2017-03-15
US20170062374A1 (en) 2017-03-02
US9831211B2 (en) 2017-11-28
CN106486183B (zh) 2020-06-30
EP3142124B1 (en) 2023-05-31
JP6723552B2 (ja) 2020-07-15
CN106486183A (zh) 2017-03-08
KR102429873B1 (ko) 2022-08-05

Similar Documents

Publication Publication Date Title
KR102429873B1 (ko) 이방성 도전 재료와 이방성 도전 재료를 포함하는 전자소자 및 그 제조방법
TWI387157B (zh) 導電粒子配置片材及其製造方法
US7081675B2 (en) Multilayered anisotropic conductive adhesive for fine pitch
KR101234597B1 (ko) 플립 칩 본딩 방법 및 그의 구조
US20030008133A1 (en) Anisotropic conductive film and method of fabricating the same for ultra-fine pitch COG application
CN1218439C (zh) 连接结构体、液晶装置、电子装置和各向异性导电性粘接剂及其制造方法
TW202006750A (zh) 各向異性導電膜及其製造方法以及連接結構體的製造方法
Lu et al. Electrically conductive adhesives (ECAs)
TWI775562B (zh) 異向性導電膜之製造方法、異向性導電膜、異向性導電膜捲裝體、連接構造體之製造方法、連接構造體、填料配置膜之製造方法、及填料配置膜
JP2004006417A (ja) 接続部材及びこれを用いた電極の接続構造
US20160126202A1 (en) Bridging arrangement, microelectronic component and method for manufacturing a bridging arrangement
JP2008244277A (ja) 半導体装置及びその製造方法
JP6783537B2 (ja) 接続体の製造方法
Lu et al. Conductive adhesives for flip-chip applications
JP4670859B2 (ja) 接続部材及びこれを用いた電極の接続構造
JP4572929B2 (ja) 接続部材及びこれを用いた電極の接続構造
JP2008112732A (ja) 電極の接続方法
JP2011113804A (ja) 導電性微粒子、異方性導電材料、及び、接続構造体
JP4670858B2 (ja) リペア性の付与方法及び接続部材
JP4670857B2 (ja) リペア性の付与方法及び接続部材
JP2007103545A (ja) 接続構造体及びその製造方法
Naruhashi et al. Mechanical stability and insulation reliability of polymeric layers constructed by thermal fusion of polymer shell particles heterocoagulated on conductive nickel‐plated core particles
Li et al. Anisotropically conductive adhesives/films (ACA/ACF)
JP4760993B2 (ja) 接続部材及びこれを用いた電極の接続構造
TW202347359A (zh) 連接構造體及其製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant