JP7080939B2 - 低融点接合部材およびその製造方法ならびに半導体電子回路およびその実装方法 - Google Patents

低融点接合部材およびその製造方法ならびに半導体電子回路およびその実装方法 Download PDF

Info

Publication number
JP7080939B2
JP7080939B2 JP2020149166A JP2020149166A JP7080939B2 JP 7080939 B2 JP7080939 B2 JP 7080939B2 JP 2020149166 A JP2020149166 A JP 2020149166A JP 2020149166 A JP2020149166 A JP 2020149166A JP 7080939 B2 JP7080939 B2 JP 7080939B2
Authority
JP
Japan
Prior art keywords
plating
mass
melting point
low melting
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020149166A
Other languages
English (en)
Other versions
JP2022043721A (ja
Inventor
弘敏 西
毅 沢井
謙一郎 城川
聡一朗 尾前
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinryo Corp
Original Assignee
Shinryo Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinryo Corp filed Critical Shinryo Corp
Priority to JP2020149166A priority Critical patent/JP7080939B2/ja
Priority to US18/043,854 priority patent/US20230347453A1/en
Priority to KR1020237010240A priority patent/KR20230056047A/ko
Priority to EP21864243.7A priority patent/EP4209607A1/en
Priority to PCT/JP2021/031505 priority patent/WO2022050185A1/ja
Priority to TW110132589A priority patent/TW202217076A/zh
Publication of JP2022043721A publication Critical patent/JP2022043721A/ja
Application granted granted Critical
Publication of JP7080939B2 publication Critical patent/JP7080939B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24Selection of soldering or welding materials proper
    • B23K35/26Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/264Bi as the principal constituent
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C12/00Alloys based on antimony or bismuth
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00Soldering, e.g. brazing, or unsoldering
    • B23K1/0008Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016Brazing of electronic components
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24Selection of soldering or welding materials proper
    • B23K35/26Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C28/00Alloys based on a metal not provided for in groups C22C5/00 - C22C27/00
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C30/00Alloys containing less than 50% by weight of each constituent
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C30/00Alloys containing less than 50% by weight of each constituent
    • C22C30/04Alloys containing less than 50% by weight of each constituent containing tin or lead
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C2/00Hot-dipping or immersion processes for applying the coating material in the molten state without affecting the shape; Apparatus therefor
    • C23C2/04Hot-dipping or immersion processes for applying the coating material in the molten state without affecting the shape; Apparatus therefor characterised by the coating material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3463Solder compositions in relation to features of the printed circuit board or the mounting process
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00Articles made by soldering, welding or cutting
    • B23K2101/36Electric or electronic devices
    • B23K2101/40Semiconductor devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165Material
    • H01L2224/16501Material at the bonding interface
    • H01L2224/16502Material at the bonding interface comprising an eutectic alloy

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体実装時の鉛フリーはんだ材料に関し、特に低温領域で使用可能な低融点接合部材およびその製造方法に関する。また、これらを用いた半導体電子回路およびその実装方法に関する。
近年、RoHS規制等により環境への有害物質に対する規制がますます厳しくなってきており、半導体チップを含む電子部品をプリント配線板(PWB)に接合する目的で使用されるはんだ合金も規制対象になる。これらのはんだ成分には古くから主成分として鉛(Pb)が使用されてきたため、鉛を含まないはんだ合金(以下、「Pbフリーはんだ合金」とも称する)の開発が活発に行われている。
電子部品をプリント配線板に接合する際に使用するはんだ合金等の導電性接合材料は、その使用限界温度によって高温用(約260℃~400℃)と中低温用(約140℃~230℃)とに大別される。その中で、低温用のはんだ合金は、一般的に、Pb-63Snの共晶合金の融点183℃よりも融点が低いはんだ合金を指すものとされている。
しかしながら、最近は電子部品の中には、フレキシブル性を有する樹脂基板や圧電セラミックスのPZT(チタン酸ジルコン酸鉛)基板などの耐熱性が非常に低く、高温に晒されるとその機能が劣化したり破壊されたりするものがある。そのような電子部品の実装時の接合温度は140℃以下、好ましくは135℃以下、より好ましくは130℃以下の低温ではんだ付けする必要があるため、より融点の低い低温用のはんだ合金が求められている。
また、集積回路はCMOS技術の微細化による機能あたりのコスト低減が進められ、実装工程でも最近は微細化チップをパッケージレベルで集積して単位面積当たりの多チップ化、多層化、複合化による高集積化が進んでいる。実装での接合方法もリード線からはんだボール、はんだバンプ接合へ進展しており、実装時のはんだ接合の簡便性、低コスト化が望まれている。
従来、Pbフリーはんだとしては、Sn-3.5Ag(融点=221℃)やSn-0.7Cu(融点=227℃)、Sn-Ag-Cu(融点=217℃)などが使用されている。しかしながら、これらのはんだ合金は融点が200℃以上と高く、半導体実装時のはんだ付け温度140℃以下での使用は困難である。
Pbフリーの低温用はんだ合金としては、特許文献1には、Sn37~47質量%、Ag0.1質量%以上1.0質量%未満、Biが残部の低温接合用はんだ合金が記載されている。
特許文献2には、Sn40質量%、Bi55質量%、In5質量%とからなるはんだ合金や、Sn34質量%、Bi46質量%、In20質量%とからなるはんだ合金が記載されている。また、前記はんだ合金を、球体形成としたはんだ粉末や、はんだペースト、これらを用いたはんだ付け方法などが記載されている。
特許文献3には、まず第1層の錫/インジウム層をめっきし、次にこの錫/インジウム層の上に第2層の光沢錫/ビスマス層をめっきし、続いて第1及び第2めっき層をリフローするSn-In-Biはんだ合金めっき層の形成方法が記載されている。
特許第3347512号公報 特許第3224185号公報 特開2001-219267号公報
特許文献1記載のSn-Bi-Ag系はんだ合金は、融点が137~139℃である。実装時の接合温度は融点+20℃程度必要な場合が多いため、実装時の接合温度が157℃以上は必要で140℃以下では接合できない。
特許文献2記載のSn-Bi-In系はんだ合金についても、融点が117~139℃であり、通常、実装時の接合温度ははんだ合金の融点より20℃程度高い温度で行われるため、少なくても137~159℃は必要となる。当該はんだ合金は一部分の限られた組成を選択すれば140℃以下での接合が可能な範囲が含まれる。しかしながら、当該はんだ合金はSn-Bi-Inの3種類の金属を配合して、電気炉(400℃)で加熱溶融して作製した物を用いており、「金属の配合→加熱溶融」の工程およびはんだ材料とするために次工程として「粉砕→はんだペースト化」の工程を必要とするため生産性に乏しい。なお、当該はんだ合金を被めっき物の表面にめっき加工処理したことのみが記載されているが、そのめっき処理の詳細は示されていない。
特許文献3記載のめっき方法で得られるSn-In-Biはんだ合金めっき層は、Biが10質量%以下、Inが20質量%以下、残部がSnの組成で融点が180~220℃のため、リフロー温度が260℃程度と非常に高く、実装時の接合温度が140℃以下では接合することができない。
また、スマートフォンやセンサー類の高機能化需要に向けてフレキシブル基板やストレッチャブル基板に使用される樹脂基板、圧電素子CdTe半導体素子、CCD素子、フォログラム素子などの耐熱性の低い配線基板や電子素子の需要増が予想されている。これに伴い実装工程で低温接合(140℃以下)できる導電性接合材料およびその接合方法の開発が求められている。
更に、これらの導電性接合材料を用いた電子製品は、通常の使用環境下では、季節変動、屋内外、電子製品の作動による自己発熱などによって60~80℃程度まで温度上昇しうることを考慮すると、接合材料の融点が80℃以下だと接合強度の低下などの耐久性に問題が生じる可能性がある。そのため、接合材料としての融点はこれ以上、好ましくは、85℃以上は必要と考える。
前述した様に、近年はRoHS規制等による有害物質に対する規制が厳しくなってきており、従来から半導体製品の製造工程で導電性接合材料として使用されてきたPb含有はんだ合金も規制対象となるため、Pbフリーはんだ合金への転換が求められている。
また、集積回路は微細化の進展に伴い、実装時の接合精度の向上および接合工程の簡便性の向上などの高信頼性、低コスト化が求められている。
本発明は、このような課題を鑑みてなされたものであり、本発明の目的は接合信頼性が高く、140℃以下での低温接合が可能で、かつ、電子製品の通常の使用環境下での接合耐久性が維持できるPbフリーの低融点の導電性接合部材を提供することにある。
従来のPbフリーの導電性接合材料であるSn-Ag系、Sn-Cu系、Sn-Ag-Cu系の融点は200℃以上、Sn-Bi系、Sn-Bi-In系の融点は約120℃以上である。実装時のリフロー温度(接合温度)はこれらの融点よりも約20℃以上高くする必要がある。そのため、少なくとも140℃以上のリフロー温度となり、必ずしも低温の接合方法に適しているとは言えるものでなかった。また、はんだ成分の金属を混合、溶融してはんだ合金とした後、解砕、粉砕したはんだ合金微粒子をペースト化して用いるため、煩雑で手間とコストを要し生産性に乏しいことも課題であった。
しかしながら、本発明者らは、Bi、InおよびSnを特定の組成で含むめっき層を形成し、このめっき層のまま、またはこれを加熱リフローしてバンプ化したものを用いることで電子部品実装工程の簡便性が向上すること、前記めっき層やバンプの融点は86~111℃であり、140℃以下での低温実装ができることを見出し本発明の完成に至った。
即ち、本発明の要旨は、以下の通りである。
<1> BiとInとSnとの合計を100質量%としたとき、Biを46質量%以上72質量%以下、Inを26質量%以上54質量%以下、Snを2質量%以下で含み、融点が86~111℃である低融点合金を含む低融点接合部材。
<2> 前記低融点合金におけるBiとInとSnとの合計を100質量%としたとき、Biを46質量%以上72質量%以下、Inを26質量%以上53.9質量%以下、Snを0.1質量%以上2質量%以下で含む前記<1>に記載の低融点接合部材。
<3> 前記低融点合金が、BiとInとSnとの合計を100質量%としたとき、Biを46質量%以上51質量%以下、Inを47質量%以上54質量%以下、Snを2質量%以下で含み、融点が86~91℃である、前記<1>または<2>に記載の低融点接合部材。
<4> 前記低融点合金が、BiとInとSnとの合計を100質量%としたとき、Biを63質量%以上72質量%以下、Inが26質量%以上37質量%以下、Snが2質量%以下含み、融点が106~111℃である、前記<1>または<2>に記載の低融点接合部材。
<5> 前記低融点合金により形成されためっき層を有する前記<1>から<4>のいずれかに記載の低融点接合部材。
<6> 前記低融点合金により形成されためっき層を、加熱リフローさせてなるバンプを有する前記<1>から<4>のいずれかに記載の低融点接合部材。
<7> 前記低融点合金が、Ag、Cu、Ni、Zn、およびSbからなる群から選択される1以上の混合成分を含み、前記低融点合金における混合成分の合計質量が0.001質量%以上3.0質量%以下である前記<1>から<6>のいずれかに記載の低融点接合部材。
<8> Ti、Ni、Cu、Au、Sn、Ag、Cr、Pd、Pt、W、Co、TiW、NiP、NiB、NiCo、およびNiVからなる群から選択される1以上のアンダーメタルを成膜したものの上に前記低融点合金が配置される前記<1>から<7>のいずれかに記載の低融点接合部材。
<9> 大きさが1mm以下である、微小金属ボール、導電性の金属の被覆層を有する微小樹脂ボール、はんだ合金の被覆層を有する微小樹脂ボール、および微小ピン部材からなる群から選択されるいずれかのコア材の表層が前記低融点合金で被覆された微小部材を有する前記<1>から<8>のいずれかに記載の低融点接合部材。
<10> 導電性接合部材上に前記微小部材が実装された前記<9>に記載の低融点接合部材。
<11> 少なくともBiめっきおよびInめっきを含むめっき処理を行い、BiとInとSnとの合計を100質量%としたとき、Biを46質量%以上72質量%以下、Inを26質量%以上54質量%以下、Snを2質量%以下で含むめっき層を、被めっき物上に形成するめっき工程を有する低融点接合部材の製造方法。
<12> 前記めっき工程が、以下のめっき工程(A)またはめっき工程(B)である前記<11>に記載の低融点接合部材の製造方法。
めっき工程(A):めっき処理がBiめっきおよびInめっきを含み、Biめっきを行った後、Inめっきを行う工程
めっき工程(B):めっき処理が、Biめっき、InめっきおよびSnめっきを含み、被めっき物に初めに行うめっき処理がSnめっきまたはBiめっきであり、前記Snめっきおよび前記Biめっきを行った後、前記Inめっきを行う工程
<13> 導電性接合部の上に配置された前記<11>または<12>に記載の製造方法で製造された低融点接合部材を、加熱リフローしてバンプを形成する低融点接合部材の製造方法。
<14> 前記<1>から<10>のいずれかに記載の低融点接合部材を有することを特徴とする半導体電子回路。
<15> 配線基板と、半導体チップ表面との間に配置された前記<1>から<10>のいずれかに記載の低融点接合部材を、105~140℃で加熱リフローして前記配線基板と前記半導体チップを接合する半導体電子回路の実装方法。
本発明の低融点接合部材は、Pbフリーの低融点の導電性接合部材であり、接合信頼性が高く、140℃以下での低温接合が可能で、かつ、電子製品の通常の使用環境下での接合耐久性が維持できる。また、本発明の製造方法は、Pbフリーの組成を容易に調整することができ、本発明の低融点接合部材を簡便に製造することができる。
Sn-Bi-In三元系状態図の一部拡大図である。 本発明にかかるはんだ合金バンプを形成するまでの製造工程フロー図である。 本発明にかかるはんだ合金バンプによる実装工程の概念図である。 実施例1のDSC測定プロファイルである。 実施例2のDSC測定プロファイルである。 実施例4のDSC測定プロファイルである。 実施例5のDSC測定プロファイルである。 実施例6のDSC測定プロファイルである。 実施例8のDSC測定プロファイルである。 実施例10のDSC測定プロファイルである。 実施例12のDSC測定プロファイルである。 実施例13のDSC測定プロファイルである。 実施例14のDSC測定プロファイルである。 実施例17のDSC測定プロファイルである。 実施例18のDSC測定プロファイルである。 実施例19のDSC測定プロファイルである。 実施例21のDSC測定プロファイルである。 実施例23のDSC測定プロファイルである。 比較例1のDSC測定プロファイルである。 比較例2のDSC測定プロファイルである。 比較例3のDSC測定プロファイルである。 比較例5のDSC測定プロファイルである。 比較例6のDSC測定プロファイルである。 比較例8のDSC測定プロファイルである。 比較例9のDSC測定プロファイルである。 比較例10のDSC測定プロファイルである。 実施例32のめっき物の外観SEM写真である。 実施例32のめっき物の断面SEM-EDXである。 実施例32のバンプ外観SEM写真である。 実施例32のバンプ断面SEM-EDXである。 実施例33のめっき物の外観SEM写真である。 実施例33のめっき物の断面SEM-EDXである。 実施例33のバンプ外観SEM写真である。 実施例33のバンプ断面SEM-EDXである。 実施例34のめっき物の外観SEM写真である。 実施例34のめっき物の断面SEM-EDXである。 実施例34のバンプ外観SEM写真である。 実施例34のバンプ断面SEM-EDXである。 実施例35のめっき物の外観SEM写真である。 実施例35のめっき物の断面SEM-EDXである。 実施例35のバンプ外観SEM写真である。 実施例35のバンプ断面SEM-EDXである。 シェア強度試験の概念図である。
以下に本発明について詳述するが、本発明は、以下の実施の形態に限定されるものではなく、その要旨の範囲内で種々に変更して実施することができる。なお、本明細書において「~」という表現を用いる場合、その前後の数値又は物性値を含む表現として用いるものとする。
<本発明の低融点接合部材>
本発明は、BiとInとSnとの合計を100質量%としたとき、Biを46質量%以上72質量%以下、Inを26質量%以上54質量%以下、Snを2質量%以下含み、融点が86~111℃である低融点合金を含む低融点接合部材(以下、本発明の低融点接合部材を、単に「本発明の接合部材」と記載する場合がある)に関するものである。
本発明の接合部材は、Pbフリーの組成を容易に調整でき、低温で接合でき低温実装性に優れる。
前記組成範囲に制御した低融点合金の融点は86~111℃であるため、この低融点合金を接合部材に用いることで、集積回路の低温実装の実現に大きく寄与できる。さらに、本発明の接合部材は、低温で処理できるため実装時に消費するエネルギーも低減することができる。また、めっきにより製造する場合には合金化のための熱処理に消費するエネルギーも低減することができる。
本発明の接合部材は、加熱リフローにより低融点合金とこれを配置する部材を接合した場合の接着強度が既存のPbフリーはんだ(Sn2.5Ag、Sn3.2Ag、Sn58Bi合金など)の3mg/μm2と同等以上の強度を発現することから実装用導電性接合材として使用できる。
また、本発明の接合部材の低融点合金は融点が86~111℃であるため、電子製品の通常の使用温度環境下において十分な接合耐久性を有する。
[低融点合金]
本発明の接合部材に含まれる低融点合金は、BiとInとSnとの合計を100質量%としたとき、Biを46質量%以上72質量%以下、Inを26質量%以上54質量%以下、Snを2質量%以下含み、融点が86~111℃である。
図1は、本発明の接合部材に用いられる低融点合金を説明するためのBi-In-Sn三元系状態図の一部拡大図である。本発明に係る接合部材に用いられる低融点合金は、Bi-In-Sn三元系状態図の底辺InBiを含む(即ち、Snの濃度が0%を含む)、特定の範囲内の組成である。具体的には、Bi-In-Sn三元状態図で、Biがx質量%、Inがy質量%、Snがz質量%である点を(x、y、z)とするとき、点1(46、54、0)、点2(72、28、0)、点3(72、26、2)、点4(46、52、2)の4点を頂点とする四角形の範囲内にBi(ビスマス)、In(インジウム)、Sn(スズ)の濃度を制御したものである。
即ち、本発明の接合部材を構成する低融点合金は、Snを含まないBi-In系低融点合金またはSnを含むBi-In-Sn系低融点合金である。
このような組成の範囲内で、BiおよびInの2成分またはBi、InおよびSnの3成分を積層めっきすることで、融点が86~111℃のめっき層となる。また、このめっき層を105~140℃で加熱溶融することで、めっき層と同等の融点を有するはんだ合金として用いることもできる。また、前記組成のめっき層やはんだ合金の融点は安定して86~111℃とすることができ、低温領域の105~140℃での加熱リフローによる接合が可能で低温実装に好適である。また、接合信頼性が高い接合部材とできる。
なお、本発明における融点は、DSC(示差走査熱量計)を用いて求められる。DSCの昇温過程の吸熱プロファイルにおいて、各成分の融解熱が吸熱ピークとして表れる。測定サンプルの組成によって単独または複数の吸熱ピークとなる。本発明では、便宜的に各吸熱ピークのトップ温度をその成分の融点として扱い、複数ピークある場合は、最も低い温度の吸熱ピークを最低融点(固相線温度)、最も高い温度の吸熱ピークを最高融点(液相線温度)として扱う。
低融点合金中のBi、InおよびSnの合計に対するBiの含有量は、46~72質量%である。Biが46質量%未満では、86℃未満で吸熱ピークが生じ、86℃未満の低融点成分が含まれてくるため、通常の使用環境下での温度耐久性の低下が懸念されて好ましくない。一方、Biが72質量%を超えると、残留Biに由来する272℃の吸熱ピーク強度が増し、高融点成分が増加する傾向となり好ましくない。残留Bi起因の高融点成分が含まれてくると、140℃の加熱リフローでは未溶融物が残留し、接合強度や寸法精度等の接合材料としての信頼性低下が懸念される。
低融点合金中のBi、InおよびSnの合計に対するInの含有量は、26~54質量%である。Inが26質量%未満の場合は、Bi融点近傍の272℃に吸熱ピークが生じ、残留Biに由来する高融点成分を含むこととなり好ましくない。一方、Inが54質量%を超える場合は、86℃未満で吸熱ピークが生じ、86℃未満の低融点成分を含むこととなり好ましくない。また、比較的高価なInの比率が多いものとなりコストが高くなり汎用性が低下する。
低融点合金中のBi、InおよびSnの合計に対するSnの含有量は、2質量%以下である。Snが2.0質量%を超えると、86℃未満で吸熱ピークが生じ、86℃未満の低融点成分を含むこととなり好ましくない。Snは、1.0質量%未満としてもよく、0.9質量%以下としてもよく、0.8質量%以下としてもよい。
低融点合金はSnを含まない(Snが0質量%である)構成であってもよく、Bi-In系低融点合金とできる。
また、Snを0.1質量%以上や、0.2質量%以上、0.3質量%以上で含んでもよい。Snを0.1質量%以上とすることで、被めっき物または被接合部材との濡れ性の向上や、接合強度または接合耐久性の向上が期待される。
例えば、低融点合金は、BiとInとSnとの合計を100質量%としたとき、Biを46~72質量%、Inを26~53.9質量%、Snを0.1~2質量%以下で含むBi-In-Sn系低融点合金や、Biを46~72質量%、Inを27.1~53.9質量%、Snを0.1~0.9質量%以下で含むBi-In-Sn系低融点合金としてよい。
本発明の接合部材に用いられる低融点合金の融点は、86℃~111℃である。半導体電子部品実装時の導電性接合材料としてはんだ合金を用いた電子製品は、季節変動、屋内外、電子製品の作動による自己発熱などが起こる通常の使用環境下において用いられる。そのため、融点が80℃以下では、接合強度の低下が懸念され、その耐久性が乏しい場合がある。
低融点合金のDSC測定において、以下の(a)~(c)のようなDSC測定プロファイルを示すものは、吸熱ピークとして現れる融点の温度範囲(固相線温度~液相線温度)が狭いため、実装時の加熱リフローの短時間化でき、かつ接合信頼性を高める効果が期待できるため、好ましい。
(a)単独の吸熱ピークを示すもの
(b)吸熱ピークを複数示す場合であっても、最も大きな吸熱ピーク高さに対して、他の吸熱ピークの高さが1/10以下であるもの
(c)大きな吸熱ピーク高さをもつ吸熱ピークを複数示す場合であっても、大きな吸熱ピーク高さをもつ吸熱ピークのトップ温度の差が5℃以内であるもの
低融点合金は、Biを46~51質量%、Inを47~54質量%、Snを0~2質量%含むことが好ましい。このような組成の低融点合金は、86~91℃にピークトップを有する単独の吸熱ピークを示す。また、複数の吸熱ピークを示す場合であっても、86~91℃にピークトップを有する吸熱ピークの吸熱ピーク高さが、他の吸熱ピークよりも大きなものとなるなど、前述の(a)~(c)のようなDSC測定プロファイルを示す。
例えば、Biが46質量%以上51質量%以下、Inが49質量%以上54質量%以下であり、Snを含まない(Snが0質量%である)低融点合金としてよい。Biが46質量%以上51質量%以下、Inが47質量%以上53.9質量%以下、Snが0.1質量%以上2質量%以下の低融点合金としてよい。Biが46質量%以上51質量%以下、Inが48質量%超53.9質量%以下、Snが0.1質量%以上1質量%未満の低融点合金としてよい。Biが46質量%以上51質量%以下、Inが48.1質量%以上53.9質量%以下、Snが0.1質量%以上0.9質量%以下の低融点合金としてよい。Biが46質量%以上51質量%以下、Inが48.1質量%以上53.7質量%以下、Snが0.3質量%以上0.9質量%以下の低融点合金としてよい。
また、低融点合金は、Biを63~72質量%、Inを26~37質量%、Snを0~2質量%含むことが好ましい。このような組成の低融点合金は、106~111℃にピークトップを有する単独の吸熱ピークを示す。また、複数の吸熱ピークを示す場合であっても、106~111℃にピークトップを有する吸熱ピークの吸熱ピーク高さが、他の吸熱ピークよりも大きなものとなるなど、前述の(a)~(c)のようなDSC測定プロファイルを示す。
例えば、Biが63質量%以上72質量%以下、Inが28質量%以上37質量%以下であり、Snを含まない(Snが0質量%である)低融点合金としてよい。Biが63質量%以上72質量%以下、Inが26質量%以上36.9質量%以下、Snが0.1~2質量%の低融点合金としてよい。Biが63質量%以上72質量%以下、Inが27質量%超36.9質量%以下、Snが0.1以上1質量%未満の低融点合金としてよい。Biが63質量%以上72質量%質量%以下、Inが27.1質量%以上36.9質量%以下、Snが0.1質量%以上0.9質量%以下の低融点合金としてよい。Biが63質量%以上72質量%以下、Inが27.1質量%以上36.7質量%以下、Snが0.3質量%以上0.9質量%以下の低融点合金としてよい。
なお、低融点合金におけるBi、InおよびSnの質量濃度は、めっき層やはんだ合金バンプ、微小コア材の被覆層などの低融点合金部分において、BiとInとSnの合計を100質量%として換算したときのBi、In、Snのそれぞれの成分の濃度である。
これらの組成は実装における接合部材の求められる耐熱性に応じて、適時選択して用いることが好ましい。
低融点合金は、Bi、InおよびSn以外を含んでよい。例えば、低融点合金は、Bi、In、Snに加えて、混合成分および不可避的に含まれる不純物からなる合金としてよい。また、Bi、In、混合成分および不可避的に含まれる不純物からなる合金としてもよい。
(混合成分)
めっき層の皮膜の平滑性や、密着性などの物性向上の目的で、融点が111℃を超えない範囲で、適宜、混合成分を含んでもよい。例えば、低融点合金は、Ag、Cu、Ni、Zn、およびSbからなる群から選択される1以上の混合成分を含み、低融点合金における前記混合成分の合計質量が占める割合(混合成分の合計質量/合金の質量)が、0.001~3.0質量%の範囲とすることができる。
なお、Pbフリーとして使用するためにPbの混合量を低減することが好ましく、低融点合金におけるPbの濃度は0.1質量%以下が好ましく、0.05質量%以下、0.01質量%以下がより好ましい。Pbは検出下限以下であることがさらに好ましい。
低融点合金は、原料や製造工程上、不可避的に含まれる不純物を含むものでもよい。このような不純物としては、Fe(鉄)やC(炭素)などがあげられる。
低融点合金に対するSn、BiおよびInの合計量が占める割合(SnとBiとInとの合計質量/低融点合金の全質量)は、70質量%以上が好ましく、80質量%以上がより好ましく、90質量%以上であることがさらに好ましく、95質量%以上が特に好ましい。また、97質量%以上や、98質量%以上、99質量%以上としてもよい。
(めっき層)
低融点合金は、めっき層を形成することができる。めっき層を、基板や微小コア材の表面に形成させることで、本発明の接合部材を得ることができる。めっき層については、本発明の製造方法において詳しく説明する。
(はんだ合金バンプ)
低融点合金は、はんだ合金バンプを形成することができる。例えば、Biを46~72質量%、Inを26~54質量%、Snを0~2質量%含むめっき層を加熱リフローさせてなるはんだ合金バンプとできる。基板上に形成されためっき層を加熱リフローすることで、基板と、基板上に形成された低融点合金からなるはんだ合金バンプを有する接合部材を得ることができる。
(微小コア材の被覆層)
低融点合金は、大きさが1mm以下である、微小金属ボール、導電性の金属の被覆層を有する微小樹脂ボール、はんだ合金の被覆層を有する微小樹脂ボール、および微小ピン部材からなる群から選択されるいずれかの微小コア材の表面を被覆する被覆層を形成することができる。微小コア材の被覆は、めっきにより被覆したり、低融点合金で被覆してよい。
[接合部材]
本発明の接合部材に用いられる低融点合金は、融点が86~111℃の範囲のであるため、その融点以上の加熱で溶融し、その融点未満および20~30℃程度の常温付近では固体である。低融点合金からなるめっき層やはんだ合金バンプ、低融点合金で被覆された微小コア材は接合部として機能することから、低融点合金からなるめっき層、低融点合金からなるはんだ合金バンプ、または低融点合金で被覆された微小コア材を接合部として備え被接合物と接合するものを本願においては接合部材とよぶ。
本発明の接合部材は、低融点合金からなるめっき層そのもの、または、低融点合金からなるはんだ合金バンプそのものであってよい。
低融点合金により形成されためっき層を、加熱リフローすることでバンプ(はんだ合金バンプや微小部材搭載型バンプ)を形成できるので、本発明の接合部材は、低融点合金により形成されためっき層を、加熱リフローさせてなるバンプを有するものとできる。
本発明の接合部材は、基板と、基板上に形成された低融点合金(めっき層またははんだ合金バンプ)とを有するものとしてもよい。例えば、本発明の接合部材は、Ti、Ni、Cu、Au、Sn、Ag、Cr、Pd、Pt、W、Co、TiW、NiP、NiB、NiCo、およびNiVからなる群から選択される1以上のアンダーメタルを含むアンダーメタルの層を有する基板と、アンダーメタルの層の上に配置された低融点合金を有するものとできる。アンダーメタル層を有する基板としては、半導体チップなどが挙げられる。
本発明の接合部材は、微小コア材の表面に低融点合金(めっき層またははんだ合金からなる被覆層)を有する微小部材を有するものとしてもよい。また、微小コア材の表面に低融点合金を有する微小部材を、基板等の上に配置したものを接合部材としてもよい。例えば、微小コア材がめっき層で被覆された微小部材を、導電性接合部が設けられた基板の導電性接合部の上に実装し、加熱リフローすることで、導電性接合部が設けられた基板と、導電性接合部の上に配置された微小部材搭載型バンプを有する接合部材を得ることができる。
めっき層またははんだ合金バンプを形成させる部材や、微小コア材、微小コア材の表面が低融点合金で被覆された微小部材を配置させる部材としては、本発明の製造方法に記載する被めっき物を用いることができる。
<本発明の低融点接合部材の製造方法>
本発明の接合部材は、例えば、低融点合金の各々の原料金属を配合し、溶融して低融点はんだ合金を作製する方法や、被めっき物の表面にBi、InおよびSnの各濃度が所定の組成範囲になる様に2成分または3成分をそれぞれ積層めっきして低融点めっき層を形成する方法や、このめっき層を加熱リフローして低融点はんだ合金バンプを作製する方法などで得ることができる。
これらの中でも、低融点めっき層の形成を利用する方法(めっき積層法)は組成を調整しやすく、Bi-InまたはBi-In-Snの合金化とそのバンプ化が一気に行えるため簡便性および接合信頼性に優れ、工業的には有用である。
<本発明の製造方法>
本発明の接合部材は、少なくともBiめっきおよびInめっきを含むめっき処理を行い、BiとInとSnとの合計を100質量%としたとき、Biを46質量%以上72質量%以下、Inを26質量%以上54質量%以下、Snを2質量%以下含むめっき層を、被めっき物上に形成するめっき工程を有する製造方法(以下、「本発明の製造方法」と記載する場合がある)で製造することが好ましい。
本発明の製造方法は、本発明の接合部材を効率よく製造することができる。本発明の製造方法は、Pbフリーの組成を容易に調整できる。また得られる接合部材は、低温で接合でき低温実装性に優れる。また、めっきにより積層することでめっき層の組成の再現性が得られると共に、めっき層を前記低融点合金の組成範囲内となるように任意に制御しやすい。
また、めっきは合金化などにも適しており、製造時の熱処理に消費するエネルギーも低減することができる。
本願において、本発明の製造方法により本発明の接合部材を製造することができる。本願において、これらのそれぞれの発明のそれぞれに対応する構成は相互に利用することができる。
以下に、本発明の製造方法に用いられる材料や各工程について説明する。
[被めっき物]
被めっき物は、めっき層が形成される(配置される)対象となる部材である。また、基板上に形成されためっき層を加熱リフローすることではんだ合金化ができることから、被めっき物は、はんだバンプが形成される対象となる部材にもできる。
(基板)
本発明の製造方法の対象となる被めっき物としては、LSIや半導体チップなどの半導体電子部品や、半導体電子部品またはこれを複数搭載して回路構成されたパッケージやモジュールとするためのプリント配線板などの配線基板などの基板が挙げられる。これらの被めっき物は、必要に応じてその表面をフォトリソグラフィー等により所要の導電性接合部(パッド)がパターン形成されたものを使用する。
(アンダーメタルの形成)
被めっき物は、導電性接合部がパターン形成された基板の表面に、必要に応じてTi(チタン)、Ni(ニッケル)、Cu(銅)、Au(金)、Sn(スズ)、Ag(銀)、Cr(クロム)、Pd(パラジウム)、Pt(白金)、W(タングステン)、Co(コバルト)、TiW(チタン-タングステン)、NiP(ニッケル-リン)、NiB(ニッケル-ホウ素)、NiCo(ニッケル-コバルト)、およびNiV(ニッケル-バナジウム)からなる群から選択される1以上のアンダーメタルを成膜したもの(例えば、アンダーメタルの層を有する基板)を用いることも可能である。これらのアンダーメタルは、単独または複数を積層して用いても構わない。成膜方法は、蒸着、PVD、めっき法などから適応可能な方法を適時選択して用いれば良い。成膜の膜厚は、各々で0.01~10μmの範囲で適時設定すれば良い。
(導電性ポストの形成)
集積回路の微細化に伴って導電性接合材料のはんだ合金を狭い間隔(狭ピッチ)で並べることによる実装時(加熱リフロー時)のショート防止などの目的で設けられる円柱状の導電性ポストがアンダーメタルの層の上に形成されたものを被めっき物として用いることも可能である。円柱状のポスト材としては、Cu、Ag、Niなどの導電性金属から適時選択すれば良い。円柱状ポストの形成は、PVD、めっき法などから適応可能な方法を適時選択して用いれば良い。円柱状ポストの高さは、1~200μmの範囲が通常であり、その必要に応じて適時設定すれば良い。
(微小コア材)
以下に説明するように、大きさが1mm以下である、微小金属ボール、導電性の金属の被覆層を有する微小樹脂ボール、はんだ合金の被覆層を有する微小樹脂ボール、および微小ピン部材からなる群から選択されるいずれかの微小コア材を被めっき物とすることもできる。これらを被めっき物とすることで、微小部材の接合部材を得ることができる。
ボールグリッドアレイ(以下、BGAという)等の微小ボール搭載型の導電性接合材料のコアボールとして用いられる微小ボールを被めっき物として用いることも可能である。微小ボールは、直径1mm以下であり、微小金属ボールまたは微小樹脂ボールを使用できる。特に微小樹脂ボールは電子回路部品の軽量化、熱応力緩和(弾性変形が可能)などに有効なコアボール材として用いられている。
微小金属ボールとしては、例えば、直径が0.05~1.0mmのCu、Ni-Co-Fe合金、Ni-Fe合金などの導電性金属球であればいずれも用いることができる。また、必要に応じてその表面に厚み0.1~30μmのNi、Cu、はんだなどの導電性被覆を施した微小金属ボールの使用も可能である。
微小樹脂ボールとしては、例えば、直径が0.05~1.0mmのアクリル樹脂、ポリプロピレン樹脂、塩化ビニル樹脂、ポリフェニレンサルファイト、ジビニルベンゼン架橋重合体などの一般的な樹脂で微小ボール化が可能なものであればいずれも用いることができる。なお、これらの微小樹脂ボールは非導電性のため、その表面に無電解めっき等により0.5~5.0μm程度のNi、Cu、はんだなどの導電性金属または合金等で被覆したものを使用する。
また、微小コア材はボール状に限られず、円柱状や角柱状、錘状、またこれらの角を面取りした形状などの微小ピンを用いることもできる。微小ピンは、前述の微小金属ボールや微小樹脂ボールに準じる材質や大きさ等を有する微小金属ピンや微小樹脂ピンを用いることができる。なお、微小ピンの場合、最も小さい辺を、微小金属ボールや微小樹脂ボールにおける直径に相当するものとする。
[被めっき物の表面洗浄・乾燥]
本発明の製造方法は、めっき工程の前に、被めっき物の表面洗浄・乾燥を行ってもよい。
被めっき物の表面洗浄は、被めっき物の表面の付着物を除去して清浄化することが目的であり、付着物除去が可能な溶媒を選定して用いる。例えば、有機溶媒としてはメタノール、エタノール、イソプロピルアルコール等の低級アルコール類、アセトン、メチルエチルケトン(MEK)、イソブチルケトン(MIBK)等のケトン類などが挙げられる。水系溶媒としては、アンモニア、有機アミン化合物等と過酸化水素水の併用、アニオン系、カチオン系、ノニオン系の界面活性剤などが添加された水溶液が挙げられる。これらの溶媒のうち、被めっき物の材質を侵さないことを考慮して適時選択して用いる。
被めっき物の表面洗浄は、室温~100℃の範囲内でこれらの溶媒中に浸漬または溶媒でのシャワー洗浄などの方法で洗浄する。溶媒洗浄後は、表面に付着した溶媒成分を水洗して、表面を清浄化すれば良い。次に、被めっき物の乾燥であるが、室温~100℃の範囲で加温乾燥または通風乾燥すれば良い。なお、乾燥工程は省略して次めっき工程に進めることも可能である。
[めっき工程]
めっき工程は、少なくともBiめっきおよびInめっきを含むめっき処理を行い、BiとInとSnとの合計を100質量%としたとき、Biを46質量%以上72質量%以下、Inを26質量%以上54質量%以下、Snを2質量%以下含むめっき層を、被めっき物上に形成する工程である。
めっき方法は、電解めっきまたは無電解めっきのいずれの方法でも可能であるが、めっき所要時間や生産性などを考慮すると電解めっきが好ましい。
使用可能なめっき装置を電解めっきの場合を例に述べると、用いる各めっき液に対して耐蝕性を有する材質で構成されためっき槽に、撹拌翼、揺動、スキージ撹拌などの撹拌機能と電流値を所定の範囲で制御できる整流器を備えたものを使用して、陽極に溶解性アノードや不溶性アノードなどを用いて、陰極に被めっき物をセットできるめっき装置を用いることができる。
めっき工程で行われるめっき処理は、少なくともBiめっきおよびInめっきを含む。各めっき処理で形成されるめっき層がそれぞれ所望の厚みとなるように、各めっき液の濃度やめっき処理時間などを調整することで、めっき層の組成を制御することができる。
形成するめっき層がSnを含まない場合、BiおよびInめっきを行い、BiおよびInを含むめっき層(Bi-In系めっき層)を形成させることができる。
形成するめっき層がSnを含む場合、BiめっきおよびInめっきに加えてSnめっきを行い、Bi、InおよびSnを含むめっき層(Bi-In-Sn系めっき層)を形成させることができる。また、Snイオンを含むBiめっき液(Bi-Sn複合めっき液)でBiめっきを行ったり、Snイオンを含むInめっきを行ったりすることで、Bi、InおよびSnを含むめっき層を形成させてもよい。最終物のめっき層中のSn含有量が少量でSn単独めっきによるSn濃度調製の再現性が乏しい場合は、少量のSnを含有するBi-Sn複合めっき液を用いて、最初にBi-Sn複合めっき層を形成した後に、その上に後述するInめっきを行って、Sn-Bi-In系低融点めっき層とすることで、再現性が向上する。
めっき工程では、Biを46~51質量%、Inを49~54質量%含み、Snを含まないめっき層、または、Biを46~51質量%、Inを47~53.9質量%、Snを0.1~2質量%含むめっき層を形成するようにめっき処理を行うことが好ましい。また、Biを63~72質量%、Inを28~37質量%含み、Snを含まないめっき層、または、Biを63~72質量%、Inを26~36.9質量%、Snを0.1~2質量%含むめっき層を形成するようにめっき処理を行うことが好ましい。これにより、DSC測定における吸熱プロファイルでの融点の温度範囲がシャープなめっき層が形成されるため、実装時の加熱リフローの短時間化かつ接合信頼性を高める効果が期待できる。
各々のめっき処理の方法を以下に例示する。
(Biめっき)
Biめっきは、被めっき物をめっきする主たる成分としてBiを含むめっき液等を用いて行うめっき処理である。Biめっき液は、市販のものを使用すれば良く、例えば石原ケミカル社のBiめっき液などが挙げられる。めっき条件としては、例えば撹拌翼、揺動、スキージ撹拌などを用いた撹拌下で、温度5~50℃、めっき液中のBiイオン濃度1~70g/L、電流密度0.1~20.0A/dm2の範囲内で任意に設定すれば良い。Biめっき量は、設定条件下でのめっき処理時間(めっき液浸漬時間)で制御可能である。また、Bi-Sn複合めっき液を用いて行うBi・Snめっきを、Biめっきとしてもよい。
(Inめっき)
Inめっきは、被めっき物をめっきする主たる成分としてInを含むめっき液等を用いて行うめっき処理である。Inめっき液は、市販のものを使用すれば良く、例えば石原ケミカル社やEEJA社のInめっき液などが挙げられる。めっき条件としては、例えば撹拌翼、揺動、スキージ撹拌などを用いた撹拌下で、温度5~50℃、めっき液中のInイオン濃度1~70g/L、電流密度0.1~20.0A/dm2の範囲内で任意に設定すれば良い。Inめっき量は、設定条件下でのめっき処理時間(めっき液浸漬時間)で制御可能である。また、In-Sn複合めっき液を用いて行うIn・Snめっきを、Inめっきとしてもよい。
(Snめっき)
前述の通り、形成するめっき層がSnを含む場合、BiめっきおよびInめっきに加えてSnめっきを行ってもよい。
Snめっきは、被めっき物をめっきする主たる成分としてSnを含むめっき液等を用いて行うめっき処理である。Snめっき液は、市販のものを使用すれば良く、例えば石原ケミカル社のSnめっき液などが挙げられる。めっき条件としては、例えば撹拌翼、揺動、スキージ撹拌などを用いた撹拌下で、温度5~50℃、めっき液中のSnイオン濃度1~70g/L、電流密度0.1~20.0A/dm2の範囲内で任意に設定すれば良い。Snめっき量は、設定条件下でのめっき処理時間(めっき液浸漬時間)で制御可能である。
なお、Biめっき、InめっきおよびSnめっきは、任意で用いる混合成分等の他のめっき成分を含む複合めっき液を用いてもよい。めっき液等のめっき用組成物において、主たる成分に対する他のめっき成分の総量(他のめっき成分の総量(g/L)/主たる成分(g/L))は、50質量%以下が好ましく、30質量%以下が好ましく、20質量%以下が好ましい。例えば、Biめっきに、任意の混合成分であるCuを混合したBi-Cu複合めっき液や、Agを混合したBi-Ag複合めっき液を、主成分としてBiを含むことからBiめっきとして用いてもよい。Inめっき、Snめっきも同様である。
また、前述のように、BiめっきおよびInめっきは、Snイオンを含む複合めっき液を用いてもよい。Bi-Sn複合めっき液やIn-Sn複合めっき液も、さらに前述の混合成分等を含んでもよい。例えば、SnおよびCuを混合したBi-Sn-Cu複合めっき液をBiめっき液として用いてもよいし、SnおよびAgを混合したBi-Sn-Ag複合めっき液をBiめっき液として用いてもよい。Inめっき液も同様である。
(微量金属の添加)
めっき層の皮膜の平滑性、密着性などの物性向上の目的で、必要に応じて得られるめっき層の融点が111℃を超えない範囲で、Ag、Cu、Ni、Zn、およびSbからなる群から選択される1以上の混合成分を添加してもよい。混合成分は、めっき層の合計質量における前記混合成分の合計質量が占める割合(混合成分の合計質量/めっき層の合計質量)が、0.001~3.0質量%となるように添加することが可能である。めっき層に対する混合成分の合計質量が占める割合は、0.005質量%以上や、0.01質量%以上、0.05質量%以上、0.1質量%以上としてもよい。また、めっき層に対する混合成分の合計質量が占める割合は、2.5質量%以下や、2.0質量%以下、1.5質量%以下、1.0質量%以下としてもよい。
これらの特定の混合成分の添加の方法は、前述のとおり、めっき層中の混合成分の含有量が所定量になる様に、Bi、InおよびSnのいずれかのめっき液中に添加してBi、InまたはSn被膜中に導入する方法が挙げられる。また、混合成分自体を主成分として含むめっき液を用いて、単独めっきしてめっき層に導入することも可能である。
なお、錯化剤等により、析出電位を調整して混合成分(添加金属)との合金めっきを得る観点から、添加金属はBiめっき液中またはSnめっき液中に添加することが好ましい。BiまたはSnめっき液中へのこれらの添加金属の添加量は、BiまたはSnの重量濃度に対して1/1000~1/10濃度の範囲で、得られるめっき層中で所定濃度になる様に適時選定して用いれば良い。
(めっき処理の順番)
BiめっきとInめっきのいずれも行うものであれば、BiめっきとInめっきの順序は任意でよいが、めっき工程は、以下のめっき工程(A)またはめっき工程(B)であることが好ましい。
めっき工程(A):めっき処理がBiめっきおよびInめっきを含み、Biめっきを行った後、Inめっきを行う工程
めっき工程(B):めっき処理が、Biめっき、InめっきおよびSnめっきを含み、被めっき物に初めに行うめっき処理がSnめっきまたはBiめっきであり、SnめっきおよびBiめっきを行った後、Inめっきを行う工程
めっき工程において、BiめっきおよびInめっきを行う場合、具体的には、被めっき物の表面から順に、Bi→In、In→Biの順のいずれの順番でも可能である。電解めっきで所定の組成のめっき層を安定的に形成するには、標準電極電位が高くイオン化傾向の小さいものからめっきした方が好ましい。そのため、「Bi→In」の順番でめっきすることがより好ましい。
めっき工程において、BiめっきおよびInめっきに加えてSnめっきを行う場合、Biめっき、InめっきおよびSnめっきの順序は任意でよい。具体的には、被めっき物の表面から順に、Sn→Bi→In、Sn→In→Bi、Bi→Sn→In、Bi→In→Sn、In→Sn→Bi、In→Bi→Snの順のいずれの順番でも可能である。電解めっきで所定の組成のめっき層を安定的に形成するには、標準電極電位が高くイオン化傾向の小さいものからめっきした方が好ましい。そのため、「Bi→Sn→In」または「Sn→Bi→In」の順番で積層めっきすることがより好ましい。
なお、25℃、105パスカル(Pa)で標準水素電極を基準した場合の標準電極電位は、Bi=0.317V、Sn=-0.138V、In=-0.338Vである。最も電位の低いInめっきをBiめっきやSnめっきより前に行うと、Inは次成分のめっき操作中に電解めっき浴中でイオン化して溶出し易いため、めっき層中における濃度が設定条件よりも低下し易い。よって、Inめっきは、Biめっき、またはBiめっきおよびSnめっきを行った後に行う、最後のめっきとすることが好ましい。
(めっき層)
めっき層は、少なくともBiめっき、Inめっきを逐次に行い、形成されるものである。Snを用いない場合、形成されるめっき層はBi-In系めっき層であり、Snを用いる場合、形成されるめっき層はBi-In-Sn系めっき層である。
Bi-In系めっき層は、BiめっきおよびInめっきを逐次行うことで形成されるめっき層である。めっき層が形成される過程でBiの層にInが拡散し合金層を形成することで、Bi(融点272℃)、In(融点157℃)各々単独の融点よりも大幅に低い86~111℃のBi-Inめっき層が得られる。Bi-In系めっき層は、BiおよびInが均一に分布した構成であっても、不均一に分布し構成であってもよい。また、積層体であってもよく、BiとInの濃度が異なる複数のBiIn層を有する構成であってよい。
Bi-In-Sn系めっき層は、Biめっき、InめっきおよびSnめっきを逐次行ったり、Bi-Sn複合めっき液を用いたBi・SnめっきおよびInめっきを逐次行ったりすることで形成される。めっき層が形成される過程で、Bi層および/またはSn層にInが拡散し合金層を形成したり、Snも含むBiの層にInが拡散し合金層を形成したりすることで、Bi(融点272℃)、In(融点157℃) 、Sn(融点232℃)各々単独の融点よりも大幅に低い86~111℃のBi-In-Sn系めっき層が得られる。Bi-In-Snめっき層は、Bi、InおよびSnが均一に分布した構成であっても、不均一に分布し構成であってもよい。また、積層体であってもよく、Bi、InおよびSnの濃度が異なる複数の層を有してもよい。例えば、Bi-In-Sn系めっき層は、Bi層にInが拡散したBiIn層と、Sn層にInが拡散したSnIn層とを有する構成であってもよい。BiとInの濃度が異なる複数のBiIn層を有してもよく、SnとInの濃度が異なる複数のSnIn層を有してもよい。また、Bi層にInおよびSnが拡散したBiInSn層を有する構成であってもよく、Bi、InおよびSnの濃度が異なる複数のBiInSn層を有してもよい。
めっき層が積層体である場合、めっき積層数は、特に限定されず、BiおよびInの濃度、または、Bi、InおよびSnの濃度が異なる2層以上の複数の層を有するものであれば良い。なお、被めっき物とめっき成分の相互作用による双方成分の合金化や拡散防止などの目的により、前記の2成分または3成分の濃度が異なる層を形成させて、3層や、4層、5層などの積層も可能である。
なお、めっき層における各元素の濃度は、めっき層を被めっき物から剥離して、酸溶解後、高周波誘導結合プラズマ-発光分析装置によって定量分析して、その濃度を求めることができる。
めっき層は、BiおよびIn、または、Bi、InおよびSnを主たる成分として含むものであるが、これらの金属元素に加えて、原料や製造工程上、不可避的に含まれる不純物を含むものでもよい。このような不純物としては、Fe(鉄)やC(炭素)などがあげられる。また、前述の通り、めっき層は混合成分として任意の添加元素を含んでもよい。
例えば、Bi-In系めっき層は、Bi、In、混合成分および不可避的に含まれる不純物からなるものとしてもよいし、Bi-In-Sn系めっき層は、Bi、In、Sn、混合成分および不可避的に含まれる不純物からなるものとしてもよい。
なお、Pbフリーとして使用するためにPbの混合量を低減することが好ましく、めっき層におけるPbの濃度は0.1質量%以下が好ましく、0.05質量%以下、0.01質量%以下がより好ましい。Pbは検出下限以下であることがさらに好ましい。
また、Bi-In系めっき層の場合、めっき層におけるBiおよびInの合計量が占める割合(BiとInとの合計質量/めっき層の全質量)は、70質量%以上が好ましく、80質量%以上がより好ましく、90質量%以上であることがさらに好ましく、95質量%以上が特に好ましい。また、97質量%以上や、98質量%以上、99質量%以上としてもよい。
Bi-In-Sn系めっき層の場合、めっき層におけるBi、InおよびSnの合計量が占める割合(BiとInとSnとの合計質量/めっき層の全質量)は、70質量%以上が好ましく、80質量%以上がより好ましく、90質量%以上であることがさらに好ましく、95質量%以上が特に好ましい。また、97質量%以上や、98質量%以上、99質量%以上としてもよい。
(Biの層)
Biめっきにより得られるBiの層は、Biを含む層である。Biの層は、Inを除いてBiを主たる成分として含んでおり、この層におけるInを除く元素におけるBi濃度は、70質量%以上が好ましく、80質量%以上がより好ましく、90質量%以上であることがさらに好ましい。このBiの層は、Biめっきにより得ることができる。
また、Bi-Sn複合めっき液を用いるとき、Biめっきにより得られるBiの層は、InおよびSnを除いてBiを主たる成分として含んでおり、この層におけるInおよびSnを除く元素におけるBi濃度は、70質量%以上が好ましく、80質量%以上がより好ましく、90質量%以上であることがさらに好ましい。
また、Biの層は、Inも含む、BiIn層としてもよい。このBiIn層は、その層の主たる成分として、BiおよびInを含み、BiとInの合計が、その層における70質量%以上や、80質量%以上、90質量%以上、95質量%以上とすることができる。BiIn層は、双方を含み、Bi:Inの質量比率が、1:99~99:1であり、5:95~95:5や、10:90~90:10、20:80~80:20などとすることもできる。
また、Biの層は、SnおよびInも含むBiInSn層としてもよい。BiInSn層は、その層の主たる成分として、Bi、InおよびSnを含み、BiとInとSnの合計が、その層における70質量%以上や、80質量%以上、90質量%以上、95質量%以上とすることができる。
(Inの層)
Inめっきにより積層めっき層に含まれるInは、めっき処理中にSnの層やBiの層中に拡散し易いため、In単独を主成分とした単独層は形成し難く、SnIn合金、BiIn合金またはBiInSn合金の形態で形成される場合がある。
(Snの層)
Snめっきにより得られるSnの層は、Snを含む層である。Snの層は、Inを除いてSnを主たる成分として含んでおり、この層におけるInを除く元素におけるSn濃度は、70質量%以上が好ましく、80質量%以上がより好ましく、90質量%以上であることがさらに好ましい。このSnの層は、Snめっきにより得ることができる。
また、Snの層は、Inも含む、SnIn層としてもよい。このSnIn層は、その層の主たる成分として、SnおよびInを含み、SnとInの合計が、その層における70質量%以上や、80質量%以上、90質量%以上、95質量%以上とすることができる。SnIn層は、双方を含み、Sn:Inの質量比率が、0.1:99.9~99.9:0.1であり、1:99~99:1、10:90~90:10や、20:80~80:20などとすることもできる。
また、Snの層は、BiおよびInを含むBiInSn層としてもよい。BiInSn層は、その層の主たる成分として、Bi、InおよびSnを含み、BiとInとSnの合計が、その層における70質量%以上や、80質量%以上、90質量%、95質量%以上とすることができる。
(各めっき工程後の水洗・乾燥)
各めっき工程後の水洗の目的は、めっき浴から引上げた時に被めっき物の表面に付着しためっき液の除去であり、水中に浸漬または水シャワーにより水洗して清浄化する。その後の乾燥は、めっき層の融点未満の温度で乾燥すれば良い。めっき層の融点を考慮したうえで、水分除去が目的ならば、通常は室温~100℃の範囲で適時設定して加温乾燥または通風乾燥すれば良い。なお、次工程で残存水分があっても問題なければ、乾燥工程は省略して次工程に進めることも可能である。
当該めっき層は、被めっき物として基板等を用いて製造し、被めっき物に配置されためっき層の状態のまま実装工程で接合部材として用いても良い。
また、後述する低融点はんだ合金バンプ化や微小部材搭載バンプ化して実装工程で用いても良い。適宜、被めっき物からめっき層を離隔して、接合部材として用いてもよい。
[バンプ化工程]
前述の通り、本発明の接合部材は、はんだ合金バンプや微小部材搭載型バンプなどのバンプを有する構成とできる。この場合、本発明の製造方法は、めっき工程の後に、バンプ化工程を有してよい。バンプ化工程は、導電性接合部の上に配置されためっき層を、加熱リフローしてはんだ合金バンプを形成する工程、または、導電性接合部の上に配置された微小部材(めっき層で被覆された微小コア材)を、加熱リフローして微小部材搭載型バンプを形成する工程である。加熱リフローは還元雰囲気下で行われる。例えば、後述するように、ギ酸ガス雰囲気下で行うことができる。めっき工程で形成されるめっき層は融点が低いため、105~140℃の低温領域で加熱リフロー処理してバンプ化することができる。
一般的に、加熱リフローによるはんだ合金バンプなどのバンプの形成では、合金組成が均一で表面凹凸が無く、均一な球状または半球状の形状物性が求められる。また、実装物性としては、被めっき物との接合強度が3mg/μm2以上、ヒートサイクル耐久性などが必要である。好ましくは、被めっき物との接合強度は3.3mg/μm2以上である。これらの要求物性に悪影響する因子は、はんだ合金そのものの基本物性や、加熱リフロー前の合金成分の自然酸化膜や、不純物の付着や混入などが挙げられる。
加熱リフロー時の低温での自然酸化膜除去を目的に「ぎ酸ガス還元法」を用いることが好ましい。自然酸化膜の除去方法としては、一般的には以下に示す「ぎ酸ガス還元法」と「水素ガス還元法」があり、後者は230℃以上で、前者は150℃付近で還元反応が生じるため、低温領域に適応でき、安全性、信頼性、コスト面で優位な「ぎ酸ガス還元法」の適応が好ましい。即ち、バンプ化工程は、ギ酸ガス雰囲気下で行うことが好ましい。
・ぎ酸ガス還元法 MeO + HCOOH → Me + CO2 +H2
・水素ガス還元法 MeO + H2 → Me + H2
バンプ化工程は、「ぎ酸ガス還元法」を用いて、還元剤:ぎ酸、圧力:20~400mbar、昇温速度:10~150℃/min、トップ温度:105~140℃、トップ温度保持時間:20~300秒の範囲で、めっき層の組成見合いで適時選定すれば良い。こうして得られるはんだ合金バンプなどのバンプは、実装時の加熱リフロー温度が105~140℃の低温領域での接合が可能であるため低温実装に適する。
なお、当該めっき層を形成したり、微小部材を配置したりする対象物となる半導体素子または配線基板の耐熱性が140℃以上の場合は、140℃以上の温度から、半導体素子または配線基板の耐熱温度以下の温度範囲内で加熱リフローしてバンプ化や後述する接合実装することも可能である。
なお、被めっき物によって、めっき工程とバンプ化工程との間にその他の工程を有してもよい。被めっき物がレジスト膜を有する基板の場合には、めっき工程とバンプ化工程との間に、レジスト膜を除去する工程を有してよい。被めっき物が微小コア材である場合には、めっき工程を行うことで、微小コア材がめっき層で被覆された微小部材が得られるため、この微小部材を基板上に配置する工程を行って後、バンプ工程を行ってよい。
次に、本発明の製造方法について、より具体的な例を説明する。
[導電性接合部上へのめっき層およびはんだ合金バンプの形成]
導電性接合部がパターン形成された基板の導電性接合部の上に、低融点合金からなるめっき層またははんだ合金バンプが形成された接合部材の製造方法について説明する。
導電性接合部上へのめっき層を形成する場合、本発明の製造方法は、めっき工程およびレジスト膜除去工程を有する。また、導電性接合部上へはんだ合金バンプを形成する場合、本発明の製造方法は、めっき工程、レジスト膜除去工程およびバンプ化工程を有する。
(めっき工程)
めっき工程において、導電性接合部の上に、めっき層を形成させる。被めっき物としては、パターン形成された導電性接合部と、導電性接合部が露出する開口部が設けられたレジスト膜(「レジスト」、または「レジストパターン」と記載する場合もある)とを有する基板を用いる。めっき工程の方法は、前述の通りである。
(レジスト膜除去工程)
めっき工程の後にレジスト膜除去工程を行うことで、導電性接合部の上に、低融点合金からなるめっき層が接合部として形成された接合部材が得られる。
レジスト膜除去工程は、めっき工程の後に行われる工程であり、基板上に設けられたレジスト膜を除去する工程である。
レジストパターン除去は、めっき層を侵さずにレジスト除去できる薬液に浸漬またはシャワー洗浄などの公知の湿式法、または酸素プラズマによるアッシング処理などの公知の乾式法などの方法を用いて除去することが可能である。
湿式法の場合に用いる薬液としては、例えば、主成分がジメチルスルホキシドなどの有機溶媒、水酸化カリウムなどの水系溶媒などが挙げられ、レジスト材料の除去性やめっき析出物の耐性を考慮して適時選択すれば良い。
薬液でのレジスト除去後に、被めっき物を水中に浸漬または水シャワーにより水洗して清浄化した後、室温~100℃の範囲で加温乾燥または通風乾燥する。
(バンプ化工程)
レジスト膜除去工程の後に、導電性接合部の上に形成されためっき層を、加熱リフローすることで、導電性接合部の上に、低融点合金からなるはんだ合金バンプが接合部として形成される。バンプ化工程は、前述の通りである。
めっき工程において、Biめっき、Inめっきの順でめっき処理を行う場合を例に説明すると「被めっき物の表面洗浄・乾燥→Biめっき→水洗・乾燥→Inめっき→水洗・乾燥→レジスト除去→水洗・乾燥→はんだ合金バンプ化(加熱リフロー)」の順で各工程を行うことで、導電性接合部がパターン形成された基板の導電性接合部の上に、Bi-In系低融点合金からなるはんだ合金バンプが形成された接合部材が得られる。
また、Snめっき、Biめっき、Inめっきの順でめっき処理を行う場合を例に説明すると、「被めっき物の表面洗浄・乾燥→Snめっき→水洗・乾燥→Biめっき→水洗・乾燥→Inめっき→水洗・乾燥→レジスト除去→水洗・乾燥→はんだ合金バンプ化(加熱リフロー)」の順で各工程を行うことで、導電性接合部がパターン形成された基板の導電性接合部の上に、Bi-In-Sn系低融点合金からなるはんだ合金バンプが形成された接合部材が得られる。
以上が、本発明の製造方法を用いた、導電性接合部上へのめっき層およびはんだ合金バンプの製造方法である。
また、同様の方法で、導電性接合部の上に、アンダーメタルの層および/または導電ポストが形成された基板を用いて、アンダーメタルの層または導電性ポストの上にめっき層やはんだ合金バンプを形成させることもできる。
これにより、例えば、積層めっき層またははんだ合金バンプがパターン形成された半導体チップや配線基板の製造することができる。
従来、導電性接合材料として用いるはんだ合金の製造方法は、各々の合金成分を粉砕または破砕し、表面洗浄・乾燥して所定の組成になる様に配合混合したものを、配合成分中で最も融点が高い成分の融点以上で加熱溶融して合金化したものを塊状で取り出し、更にこれを粉砕して合金微粒子とし、フラックス成分などと調合してはんだ合金ペースト等にしたものを被めっき物に塗布して加熱リフローにより実装するものがあげられる。本発明の接合部材もこの製造方法で製造してもよい。しかし、この方法は、工程が多く生産性が低下し、集積回路の微細化に伴う配線接合の狭ピッチ化に伴う寸法信頼性への適応が難しい場合がある。
本発明の製造方法を用いることで、従来のはんだ合金の製造方法における工程を大幅に軽減し、かつ微細なパターン形成表面に直接、めっき工法で導電性接合部材(導電性接合材料)を形成することができる。また、寸法信頼性が高いことや、得られる当該めっき層が86~111℃の低融点であるため、加熱リフロー温度が105~140℃の低温領域での接合が可能であり、低温実装に適することが特徴である。このような観点から、はんだ合金の製造には、被めっき物の表面に設けられたBi-In系めっき層またはBi-In-Sn系めっき層を有するものを用いることが好ましい。
[微小コア材がめっき層で被覆された微小部材の形成]
微小コア材が、低融点合金からなるめっき層で被覆された微小部材である接合部材の製造方法について説明する。
微小コア材がめっき層で被覆された微小部材を形成する場合、本発明の製造方法は、めっき工程を有する。
めっき工程において、微小コア材を被めっき物として、少なくともBiめっきおよびInめっきを含むめっき処理を行い、微小コア材の表面がめっき層で被覆された微小部材を製造することができる。
また、前述の通り、大きさが1mm以下である、微小金属ボール、導電性の金属の被覆層を有する微小樹脂ボール、はんだ合金の被覆層を有する微小樹脂ボール、および微小ピン部材からなる群から選択されるいずれかを微小コア材として用いることができる。
微小金属ボールなどの微小コア材のめっき方法としては、円周方向に回転する円柱状めっき槽で、めっき槽内中央部に陽極、槽内円周部に陰極が配設され、回転軸が水平軸による垂直方向回転あるいは傾斜軸による傾斜回転ができる装置を用いて、5~200rpm程度の回転数でめっき処理を行う。具体的には、槽内にめっき液と被めっき物のボール等を入れて、所定のめっき厚みになる様に電流密度および通電時間を設定してめっき処理を行い、終了すれば回転円周部よりめっき処理されたボール等およびめっき液が排出される回転型めっき装置(バレルめっき法)を用いることができる。また、これを微小金属ボールのめっき用に改良された特開平10-18096号公報や、特開平10-270836号公報に記載の回転型めっき装置や、更には特開平11-92994号公報に記載の回転型めっき装置を用いることができる。
微小コア材の表面などにBi-In系めっき層またはBi-In-Sn系めっき層を形成する場合は、前記したバレルめっき法(回転型めっき装置)等の公知の装置を用いることができる。めっき方法は、前述のめっき工程と同様の条件でめっきすれば良い。めっき処理の順番は特に限定されないが、最初(最下層)にBiめっきを行い、最後(最上層)にInめっきを行う方法、または、最初(最下層)にSnめっきまたはBiめっき、最後(最上層)にInめっきする方法が好ましい。また、めっき膜の平滑性、密着性向上、またはめっき処理中のボール相互の凝集防止などの物性向上の目的で前述した(特定の微量金属添加)と同様の微量金属を添加することができる。
以上が、微小金属ボールや微小樹脂ボール、微小ピン部材などの表面にBi-In系めっき層またはBi-In-Sn系めっき層を形成する方法である。この方法で得られた微小部材の接合部材は、表層の積層めっき層の融点が86~111℃の低温領域であり、そのまま実装工程で用いても良い。また、これを後述する微小ボール搭載型の低融点はんだ合金バンプとして実装工程で用いても良い。
[微小部材搭載バンプの形成]
微小部材搭載バンプを形成する場合、本発明の製造方法は、めっき工程、導電性接合部上に微小部材を配置する工程およびバンプ化工程を有する。被めっき物は、微小コア材である。例えば、基板の導電性接合部の上に配置された微小部材を、加熱リフローして、BGAなどの微小部材搭載型バンプを形成することができる。これにより、導電性接合部材上に微小部材が実装された低融点接合部材が得られる。
前記の微小部材を利用したバンプ形成について例示する。例えば、BGA用プリント配線板などの導電性接合部の上にフラックスを塗布し、その上に前記微小部材を配置する。次いで、前述のバンプ化工程と同様の方法で加熱リフローすることで、導電性接合部の上に微小部材搭載バンプの形成が可能である。
<半導体電子回路の実装>
本発明は、配線基板と、半導体チップ表面との間に配置された本発明の接合部材を、105~140℃の範囲内で加熱リフローして前記配線基板と前記半導体チップとを本発明の接合部材により接合する半導体電子回路の実装方法に関するものとできる。本発明の半導体電子回路の実装方法により、本発明の接合部材を有する半導体電子回路が作製できる。
具体的には、低融点合金からなるめっき層、低融点合金からなるはんだ合金バンプ、および低融点合金で被覆された微小コア材(微小部材)からなる群から選択されるいずれかを介して配線基板と半導体チップ表面とが接触するように半導体チップと配線基板とを重ねた状態で、低温領域で加熱リフローすることで、半導体電子回路の実装を行うことができる。
半導体電子回路の実装時の加熱リフローは、前述のバンプ化工程の加熱リフローと同様にギ酸などの還元雰囲気中で行うことができる。圧力や昇温速度、トップ温度、トップ温度保持時間などの条件も、前述のバンプ化工程の加熱リフローの条件と同様にできる。
低融点合金からなるめっき層およびこれを加熱リフローさせてなるバンプが、実装時の接合強度を発現するためには液相線温度まで加熱して溶融接合することが好ましい。本発明の接合部材では、めっき層やバンプの最も高い温度の吸熱ピークの最高融点(液相線温度)が86~111℃であるため、液相線温度まで加熱しても低温領域(105~140℃)での接合が可能である。
半導体電子回路の実装は、例えば、はんだ合金バンプやめっき層を形成した半導体チップを準備し、配線基板の接続用の電極部に重ねて、ギ酸などの還元雰囲気中で加熱リフローして両者を接合する。
めっき層またははんだ合金バンプがパターン形成された半導体チップは、半導体チップを被めっき物として、本発明の製造方法により製造することが好ましい。半導体チップ上にパターン形成されためっき層またははんだ合金バンプと、配線基板の接続用の電極部とを重ねた状態で、還元雰囲気下で加熱リフローすることで、半導体チップと配線基板とを接合することができる。
はんだ合金バンプやめっき層は、配線基板側に形成しても良い。その場合、半導体チップ側に接続用の電極部に接合する。
めっき層またははんだ合金バンプがパターン形成された配線基板は、配線基板を被めっき物として、本発明の製造方法により製造することが好ましい。この場合、配線基板上にパターン形成されためっき層またははんだ合金バンプと、半導体チップの接続用の電極部とを重ねた状態で、還元雰囲気下で加熱リフローすることで、半導体チップと配線基板とを接合することができる。
はんだ合金バンプやめっき層は、半導体チップ側、配線基板側ともに形成させても良い。この場合、配線基板上にパターン形成されためっき層またははんだ合金バンプと、半導体チップ上にパターン形成されためっき層またははんだ合金バンプとを重ねた状態で、還元雰囲気下で加熱リフローすることで、両者を接合することができる。
また、微小部材がパターン形成された半導体チップや、微小部材がパターン形成された配線基板を用いてもよい、
また、低融点合金からなるめっき層、低融点合金からなるはんだ合金バンプ、および低融点合金で被覆された微小コア材(微小部材)を利用した接合は、半導体チップや配線基板などの電子回路基板以外のはんだ付けにも適用できる。
本発明の低融点接合部材にかかるめっき層およびそのはんだ合金バンプの製造工程の概念図を図2に、その実装概念図を図3に、参考として示す。
図2は、本発明のはんだ合金バンプ形成までの製造工程の概念図の一例である。
1)加工前ウエハに示すように、まず、基板1(シリコン、化合物半導体、圧電素子、樹脂基板等)上に、パッド3(Au、Al-Cu等)が配置され、保護膜2(SiN、ポリイミド等)を有している。
2)給電膜形成に示すように、次に、保護膜2やパッド3上に、給電膜4(Ti/Cu等)を形成する。
3)レジスト膜塗布に示すように、次に、給電膜4の上に、レジスト膜5を塗布する。
4)露光・現像に示すように、次に、レジスト膜5に所定のパターンで露光・現像を行い、レジスト膜5の一部を除去する。この時、通常、パッド3に対応する位置に露光を行う。
5)アンダーメタル形成に示すように、次に、レジスト膜5を露光・現像して孔が形成された部分にアンダーメタル6(Ni、Cu等)を形成する。
次いで、本発明の製造方法により、6)~9)を行う。
6)めっき積層に示すように、積層めっき層7(Bi/Sn/In)を形成する。
7)レジスト剥離に示すように、次に、残存していたレジスト膜5も除去する。これにより、パッド3上に積層めっき層7が形成された状態となる。
8)給電膜エッチングに示すように、次に、給電膜4をエッチングにより除去する。
そして、9)バンプ形成に示すように、加熱リフローすることで、積層めっき層7から、はんだ合金バンプ8(Bi-In-Sn)が形成され、本発明の接合部材として用いることができる。
なお、8)給電膜エッチング後のめっき層7をそのまま本発明の接合部材として用いることもできる。
また、6)では、Snを含まないBi-In系のめっき層6を形成し、9)で、Snを含まないBi-In系のはんだ合金バンプを形成してもよい。
この様にして得られた接合部材の実装の一例として図3に示した実装概念図で説明する。まず、はんだ合金バンプ9を形成した半導体チップを、相対する配線基板等の接合用の金属膜10(Au)に接触するように位置合せして配置(図3上部参照)する。次いで、105~140℃の範囲内で加熱リフローして、半導体チップと配線基板等とを接合することができる(図3下部参照)。
以下、実施例により本発明を更に詳細に説明するが、本発明は、その要旨を変更しない限り以下の実施例に限定されるものではない。
(めっき層およびはんだ合金バンプの組成測定)
実施例1~31、比較例1~10で得られためっき層をSUS基板から剥離して、酸溶解後、ICP-OES(高周波誘導結合プラズマ-発光分光分析装置)にて、定量分析を行った。また、実施例32~35、参考例1~4については、めっき層を加熱リフローしたはんだ合金バンプを前記と同様に測定した。使用機器及び測定条件は以下の通りである。
・測定機器 Thermo Fisher Scientific社ICP発光分光分析装置 形式:ICAP6300Duo
・測定条件 検量線法による定量分析
測定波長:Sn188.9nm、Bi306.7nm、In325.6nm
(めっき層の融点測定)
実施例1~31、比較例1~10で得られためっき層をSUS基板から剥離、粉砕したサンプルを測定サンプルとして、DSC(示差走査熱量計)を用いて昇温過程における吸熱プロファイルを測定した。昇温過程のDSC測定においては、各成分の融解熱が吸熱ピークとして表れ、測定サンプルの組成によって単独または複数の吸熱ピークとなる。本発明では、便宜的に各吸熱ピークのトップ温度をその成分の融点として扱い、複数のピークがある場合は、最も低い温度の吸熱ピークを最低融点(固相線温度)、最も高い温度の吸熱ピークを最高融点(液相線温度)とした。使用機器及び測定条件は以下の通りである。
・測定機器 セイコーインスツル株式会社DSC装置 形式:DSC6220型
・測定条件 サンプル量:10~15mg 測定パン:アルミニウム
雰囲気:窒素ガス
測定温度範囲:室温~300℃,昇温速度:10℃/分
(バンプ直径の測定)
実施例32~35、参考例1~4で得られたはんだ合金バンプのバンプ直径を画像計測にて測定した。使用機器及び測定条件は以下の通りである。
・測定機器 キーエンス社レーザー顕微鏡 形式:VK-X150
・測定条件 画像計測:200倍画像からの測長
(バンプのシェア強度測定)
実施例32~35、参考例1~4で得られたはんだ合金バンプのシェア強度をシェア強度試験機にて測定した。使用機器及び測定条件は以下の通りである。
・測定機器 DAGE社ボンドテスター 形式:4000
・測定条件 シェアスピード:150μm/s、シェア位置:はんだ部
[実施例1]
脱脂洗浄したSUS304板(100mm×40mm×厚み0.3mm)の裏面の全面にテフロン(登録商標)テープを張り付け、一方の表面にテフロン(登録商標)テープを張り付けてSUS板開口部が40mm×40mmとして被めっき物とした。めっき浴としては、ガラス製1Lビーカーを用い、各々のめっき液を500mlほど入れて、陽極には白金を使用した。
Bi、In各々のめっき液は以下のものを使用した。
・Bi-Sn複合めっき液 (Bi濃度40g/L、Sn濃度0.8g/L、石原ケミカル社製のBiめっき液にSnを添加して調製した。)
・Inめっき液 EEJA社製(In濃度 25g/L)
第1層目はBi・Snめっきを行った。条件は、前記の被めっき物をBi-Sn複合めっき液に浸漬して揺動しながら、温度20℃、電流密度2A/dm2一定で、所定のめっき厚を得るために必要な時間、めっき処理した後、引上げて、直ぐに水槽に浸漬し、これを引上げて水シャワー洗浄した。これを、通風乾燥器を用いて、50℃で5分間乾燥してBi-Snめっき物を得た。
続いて、第2層目のInめっきを行った。Biめっき処理された被めっき物をInめっき液に浸漬して揺動しながら、温度20℃、電流密度3A/dm2一定で、所定のめっき厚を得るために必要な時間、めっき処理理した後、引上げて、直ぐに水槽に浸漬し、引上げて水シャワー洗浄した。これを、通風乾燥器を用いて、50℃で5分間乾燥して、Bi-In-Sn系めっき層(BiSn-Inめっき層)を得た。
得られたBi-In-Sn系めっき層をSUS板から剥ぎ取り粉砕したサンプルの組成を、Thermo Fisher Scientific社ICP発光分光分析装置を用いて測定し、融点を、セイコーインスツル株式会社DSC装置を用いて測定した。
[実施例2~18、比較例2~10]
実施例1と同様の方法で、Bi-Sn複合めっき液中のSn濃度および各々のめっき処理時間を変えて、種々のBi-In-Sn組成に調製しためっき層サンプルを作製した。
[実施例19]
脱脂洗浄したSUS304板(100mm×40mm×厚み0.3mm)の裏面の全面にテフロン(登録商標)テープを張り付け、一方の表面にテフロン(登録商標)テープを張り付けてSUS板開口部が40mm×40mmとして被めっき物とした。めっき浴としては、ガラス製1Lビーカーを用い、各々のめっき液を500mlほど入れて、陽極には白金を使用した。
Bi、In各々のめっき液は以下のものを使用した。
・Biめっき液 石原ケミカル社製(Bi濃度 40g/L)
・Inめっき液 EEJA社製(In濃度 25g/L)
第1層目はBiめっきを行った。条件は、前記の被めっき物をBiめっき液に浸漬して揺動しながら、温度20℃、電流密度2A/dm2一定で、所定のめっき厚を得るために必要な時間、めっき処理した後、引上げて、直ぐに水槽に浸漬し、これを引上げて水シャワー洗浄した。これを、通風乾燥器を用いて、50℃で5分間乾燥してBiめっき物を得た。
続いて、第2層目のInめっきを行った。Biめっき処理された被めっき物をInめっき液に浸漬して揺動しながら、温度20℃、電流密度3A/dm2一定で、所定のめっき厚を得るために必要な時間、めっき処理した後、引上げて、直ぐに水槽に浸漬し、引上げて水シャワー洗浄した。これを、通風乾燥器を用いて、50℃で5分間乾燥して、Bi-In系めっき層を得た。
得られたBi-In系めっき層をSUS板から剥ぎ取り粉砕したサンプルの組成を、Thermo Fisher Scientific社ICP発光分光分析装置を用いて測定し、融点を、セイコーインスツル株式会社DSC装置を用いて測定した。
[実施例20~24、比較例1]
実施例19と同様の方法で、各めっき成分のめっき処理時間を変えて、種々のBi-In組成に調製しためっき層サンプルを作製した。
表1(めっき層の組成分析と融点測定結果)に、実施例1~24、比較例1~10で得られためっき層の組成分析結果および融点測定結果を示す。また、融点測定時のDSC測定プロファイルの代表例として、実施例1、2、4、5、6、8、10、12、13、14、17、18、19、21、23、比較例1、2、3、5、6、8、9、10を、図4~26に示す。
実施例1~24のDSC測定の結果から、Biを46~72質量%、Inを26~54質量%、Snを0~2質量%の特定の範囲内に制御することで、当該めっき層の融点を86~111℃の低融点領域にできることが判る。
一方、比較例1~9では、86℃未満の吸熱ピークを生じ、低融点成分の存在が確認された。また、比較例10では272℃の吸熱ピークが生じ、残留Biにより融点が高くなる。
これらの結果から、特定の組成範囲内に制御する低融点めっき層は、集積回路の低温実装の実現に大きく寄与できると判断する。
更に、本発明の製造方法は、煩雑な合金製造工程が省略できると共に、めっき時間(めっき液浸漬時間)を変えるだけの操作でBi-In-Sn組成またはBi-In組成を任意に制御できるため、従来のはんだ合金の製造工程を著しく簡便に行うことができる。
Figure 0007080939000001
[混合成分の添加について(実施例25~31)]
[実施例25~26]
Biめっき液(Bi濃度40g/L)にSn、Agを各々添加して、Bi=40g/L、Sn=0.8g/LのBi-Sn複合めっき液およびBi=40g/L、Ag=0.8g/LのBi-Ag複合めっき液を調製した。Bi・SnめっきとInめっきと間にBi・Agめっきを行い、Bn・Sn→Bi・Ag→Inの順番でめっき積層した以外は実施例1と同様の操作を行い、Bi-In-Snに微量のAgが添加されためっき層を得た。
なお、Bi・Agめっきは、Bi-Sn複合めっき液の代わりにBi-Ag複合めっき液を用いた以外は、Bi・Snめっきと同様にした。
得られためっき層をSUS板から剥ぎ取り粉砕したサンプルの組成を、Thermo Fisher Scientific社ICP発光分光分析装置を用いて測定し、融点を、セイコーインスツル株式会社DSC装置を用いて測定した。
[実施例27~28]
Biめっき液(Bi濃度40g/L)にSn、Cuを各々添加して、Bi=40g/L、Sn=0.8g/LのBi-Sn複合めっき液およびBi=40g/L、Cu=1g/LのBi-Cu複合めっき液を調製した。Bi・SnめっきとInめっきと間にBi・Cuめっきを行い、Bi・Sn→Bi・Cu→Inの順番でめっき積層した以外は実施例1と同様の操作を行い、Bi-In-Snに微量のCuが添加されためっき層を得た。
なお、Bi・Cuめっきは、Bi-Sn複合めっき液の代わりにBi-Cu複合めっき液を用いた以外は、Bi・Snめっきと同様にした。
得られためっき層をSUS板から剥ぎ取り粉砕したサンプルの組成を、Thermo Fisher Scientific社ICP発光分光分析装置を用いて測定し、融点を、セイコーインスツル株式会社DSC装置を用いて測定した。
[実施例29~30]
Biめっき液にAgを添加して、Bi=40g/L、Ag=0.4g/LのBi-Ag複合めっき液を調製した。Bi・Ag→Inの順番でめっき積層した以外は実施例19と同様の操作を行い、Bi-Inに微量のAgが添加されためっき層を得た。このめっき層をSUS板から剥ぎ取り粉砕したサンプルの組成を、Thermo Fisher Scientific社ICP発光分光分析装置を用いて測定し、融点を、セイコーインスツル株式会社DSC装置を用いて測定した。
[実施例31]
Biめっき液にCuを添加して、Bi=40g/L、Cu=0.5g/LのBi-Cu複合めっき液を調製した。Bi・Cu→Inの順番でめっき積層した以外は実施例19と同様の操作を行い、Bi-Inに微量のCuが添加された微量のCu添加系めっき層を得た。このめっき層をSUS板から剥ぎ取り粉砕したサンプルの組成を、Thermo Fisher Scientific社ICP発光分光分析装置を用いて測定し、融点を、セイコーインスツル株式会社DSC装置を用いて測定した。
実施例25~31の結果を表2(Cu、Ag微量添加系めっき層の組成分析と融点測定結果)に示す。
実施例25~31のDSC測定の結果から、微量のAgまたはCuを添加した低融点めっき層(Bi-In系めっき層またはBi-In-Sn系めっき層)の融点は86~111℃の範囲内の低融点領域であることから、微量のAgまたはCuが添加された低融点めっき層が低温実装用の導電性接合材料としての使用できることが確認された。
Figure 0007080939000002
[バンプシェア強度の測定(実施例32~35、参考例1~4)]
[実施例32~33]
酸化膜付きのシリコンウェハ表面に、スパッタで厚み0.1μmのTi膜と0.3μmのCu膜を成膜し、フォトリソグラフィーにて配線接続用の開口部(30μmφ×高さ20μm:1000000個、ピッチ間隔:50μm)が設けられたレジストパターンが形成されたシリコンウェハを作製した。続いて、電解めっきでNiを3μm厚みで成膜して、アンダーメタル付きのパターン形成被めっき物を作製した。
前記のパターン形成被めっき物を用いて、「Bi→Sn→In」の順番でめっき物を作製した。めっき浴としては、30Lの塩ビ製のめっき槽を用い、各々のめっき液を25Lほど入れて、Snめっきの陽極はスズ、BiめっきとInめっきの陽極は白金を使用した。Snめっき、Biめっき、Inめっき各々のめっき液は以下のものを使用した。
・Snめっき液 石原ケミカル社製(Sn濃度 20g/L)
・Biめっき液 石原ケミカル社製(Bi濃度 20g/L)
・Inめっき液 石原ケミカル社製(In濃度 20g/L)
第1層目はBiめっきを行った。条件は、前記の被めっき物をBiめっき液に浸漬して揺動しながら、温度20℃、電流密度2A/dm2の定電流で、所定のめっき厚を得るために必要な時間めっき処理を行った。めっき処理後、引上げて、シャワーにて水洗を行った。
続いて、第2層目のSnめっきを行った。Biめっき処理された被めっき物をSnめっき液に浸漬して揺動しながら、温度20℃、電流密度1.5A/dm2の定電流で、所定のめっき厚を得るために必要な時間、めっき処理を行った。めっき処理後、引上げて、シャワーにて水洗を行った。
引き続いて、第3層目のInめっきを行った。Bi-Snめっき処理を行った被めっき物をInめっき液に浸漬して揺動しながら、温度20℃、電流密度1.5A/dm2の定電流で、所定のめっき厚を得るために必要な時間、めっき処理を行った。めっき処理後、引上げて、シャワーにて水洗を行った。
これを恒温乾燥機にて、50℃で5分間乾燥した後、これをレジスト剥離液に浸漬して、レジスト除去した。続いて、Cuエッチング液に浸漬し、めっき物が形成されいない部分のCuをエッチングした。引き続いて、Tiエッチング液に浸漬し、めっき物が形成されいない部分のTiをエッチングしてBi-In-Sn系めっき物を作製した。
続いて、製造したBi-In-Sn系めっき物をシンアペックス社製VSU-200リフロー装置を用いて、下記条件でリフローしてBi-In-Sn系低融点はんだ合金バンプを作製した。
・還元剤 :ギ酸
・圧力 :200mbar
・昇温速度 :20℃/min
・トップ温度:140℃(キープ時間180sec)
実施例32のBi-In-Sn系めっき物の外観写真を図27に示す。更にその断面をSEM-EDX観察した結果を図28に示す。
また、実施例32のBi-In-Sn系めっき物をバンプ化したバンプ外観写真を図29に、その断面をSEM-EDX観察した結果を図30に示す。
実施例33のBi-In-Sn系めっき物の外観写真を図31に示す。更にその断面をSEM-EDX観察した結果を図32に示す。
また、実施例33のBi-In-Sn系めっき物をバンプ化したバンプ外観写真を図33に、その断面をSEM-EDX観察した結果を図34に示す。
[実施例34~35]
実施例34~35は、実施例32、33と同様の操作で作製したパターン形成被めっき物を用いて、めっき物が所定の組成になる様に各めっき液でのめっき時間(浸漬時間)を変更し、且つSnめっきを行わずに「Bi→In」の順番でめっき処理を行った以外は、実施例32、33と同様の操作を行い、Bi-In系めっき物および低融点はんだ合金バンプを作製した。
実施例34のBi-In系めっき物の外観写真を図35に示す。更にその断面をSEM-EDX観察した結果を図36に示す。
また、実施例34のBi-In系めっき物をバンプ化したバンプ外観写真を図37に、その断面をSEM-EDX観察した結果を図38に示す。
実施例35のBi-In系めっき物の外観写真を図39に示す。更にその断面をSEM-EDX観察した結果を図40に示す。
また、実施例35のBi-In系めっき物をバンプ化したバンプ外観写真を図41に、その断面をSEM-EDX観察した結果を図42に示す。
[参考例1~4]
参考例1~3は、公知のPbフリーはんだ合金とのバンプシェア強度の比較の目的で作製した、公知のPbフリーはんだ合金バンプである。実施例32と同様のレジストパターン(但し、接続用の開口部が、参考例1、2は、60μmφ×高さ60μm、参考例3は、50μmφ×高さ35μm、参考例4は、200μmφ×高さ10μm)が形成されたシリコンウェハを用いて、同様の操作で表3に示すアンダーメタルを成膜した。但し、参考例1と参考例3は、Niめっき層3μmの下に電解めっきで10μmのCuポスト形成、参考例2は、Niめっき層を5μm形成、参考例4は、Niめっき層を省略した。そして、その上に、参考例1、参考例2では、公知のSnAgめっき液を用いてSnAgめっき処理した。参考例3では、公知のSnめっき液およびBiめっき液を用いてSn、Biを積層めっき処理した。参考例4では、公知のInめっき液を用いてInめっき処理した。これらをそれぞれ乾燥して、実施例32と同様のレジスト除去操作を行った後、同様のリフロー装置を用いて表3記載のリフロー温度とした以外は同様の操作条件ではんだ合金バンプを作製した。
表3に、実施例32~35および参考例1~4のバンプ組成とシェア強度の測定結果を示す。なお、表中のめっき積層厚みは所定の組成にするための目標値である。参考までに、シェア強度試験機の概念図を図43に示す。
公知のPbフリーはんだ合金バンプのうち、参考例4のインジウム単独系はバンプシェア強度が0.3mg/μm2と著しく低いため実用できないが、Pbフリーはんだ合金として通常的に用いられている参考例1~3のSnAg系およびSnBi系のバンプシェア強度は3.3mg/μm2であった。
Bi-In-Sn系低融点めっき物の形状については、図27、31に示した実施例32、33のめっき層のSEM外観写真から、レジストパターンに相応した円柱状のめっき層を形成していることが判る。
また、これらはCu/Niのアンダーメタル上にBi→Sn→Inの順に積層めっきしたものであるが、図28に示した実施例32のめっき層の断面SEM-EDXから、Bi層にInおよびSnがほぼ均一に拡散しているのが観察された。
実施例33についても、図32に示しためっき層の断面SEM-EDX写真から、Biの層にInが拡散しているのが観察された。一方、Snについては、Snの量が微量であり、SEM-EDXのInピークがSnピークに重複するため、EDX感度では検出が困難であったが、実施例32と同様にBi層にInおよびSnが拡散していると考えられる。
この様に、最終物のめっき層では、InおよびSnの拡散によりBiInSnの合金を形成することで、Bi、In、Sn各々単独の融点よりも大幅に低い融点を示すと考えられる。また、加熱リフロー段階でもめっき層のBiInSn合金化が進行し、更に低融点化が進むものと考えられる。
実施例32、33のめっき層を140℃で加熱リフローして作製したBi-In系低融点はんだ合金バンプの形成については、図29、33に示した実施例32、33のバンプ外観SEM写真から、Cu/Niアンダーメタル上に半球状のはんだ合金バンプが形成されているのが判る。また、図30にに示した実施例32のバンプ断面のSEM-EDX写真から、めっき層を加熱リフローすることで、Bi、InおよびSnがほぼ均一に分散したはんだ合金バンプが形成されていることが確認された。
実施例33についても、図34に示したバンプ断面SEM-EDX写真から、はんだ合金バンプ全体にBiおよびInが拡散しているのが観察された。一方、Snについては、微量のためEDX感度では検出が困難であったが、実施例32と同様にSnもはんだ合金バンプ全体に拡散していると考えられる。
Bi-In系低融点めっき積層物の形状については、図35、39に示した実施例34、35のめっき層のSEM外観写真から、レジストパターンに相応した円柱状のめっき層を形成していることが判る。また、これらはCu/Niのアンダーメタル上にBi→Inの順に積層めっきしたものであるが、図36、40に示したこれらのめっき層の断面SEM-EDXから、Bi層にInが拡散しているのが観察された。この様に、最終物のめっき層では、Inの拡散によりBiInの合金を形成することで、Bi、In各々単独の融点よりも大幅に低い融点を示す。また、加熱リフロー段階でもめっき層のBiIn合金化が進行し、更に低融点化が進むものと考えられる。
これらのめっき層を140℃で加熱リフローして作製したBi-In系低融点はんだ合金バンプの形成については、図37、41に示した実施例34、35のバンプ外観SEM写真から、Cu/Niアンダーメタル上に半球状のはんだ合金バンプが形成されているのが判る。また、図38、42に示したこれらのバンプ断面のSEM-EDX写真から、めっき層を加熱リフローすることで、はんだ合金バンプの大半が、BiとInを含むBiIn合金で形成されていることが確認された。
また、表3(バンプ組成とシェア強度)に示した実施例32~35の本発明の製造方法で得られる低融点めっき積層物(Bi-In-Sn系めっき積層物またはBi-In系めっき積層物)のはんだ合金バンプのシェア強度はいずれも「3mg/μm2以上」と十分な接合強度を有しており、接合材料として実用的にも十分使用できることが判明した。
Figure 0007080939000003
本発明は、半導体電子部品と配線基板のPbフリーのはんだ付け実装用途に好適に利用することができる。また、特に低温接合が可能であることからフレキシブル基板(樹脂基板)や圧電素子CDTe半導体素子、CCD素子、フォログラム素子などの耐熱性の低い電子部品の低温実装の方法に、好適に用いることができる。
1 基板
2 保護膜
3 パッド
4 給電膜
5 レジスト膜
6 アンダーメタル
7 積層めっき層
8 はんだ合金バンプ
9 はんだ合金バンプ
10 接合用の金属膜(Au)

Claims (12)

  1. BiとInとSnと不可避的に含まれる不純物からなる低融点合金を含む低融点接合部材であって、
    前記低融点合金が、BiとInとSnとの合計を100質量%としたとき、Biを46質量%以上72質量%以下、Inを26質量%以上53.9質量%以下、Snを0.1質量%以上2質量%以下で含み、融点が86~111℃である、低融点接合部材。
  2. 前記低融点合金が、BiとInとSnとの合計を100質量%としたとき、Biを46質量%以上51質量%以下、Inを47質量%以上53.9質量%以下、Snを0.1質量%以上2質量%以下で含み、融点が86~91℃である、請求項1に記載の低融点接合部材。
  3. 前記低融点合金が、BiとInとSnとの合計を100質量%としたとき、Biを63質量%以上72質量%以下、Inが26質量%以上36.9質量%以下、Snが0.1質量%以上2質量%以下含み、融点が106~111℃である、請求項1に記載の低融点接合部材。
  4. 前記低融点合金により形成されためっき層を有する請求項1~3のいずれかに記載の低融点接合部材。
  5. 前記低融点合金により形成されたバンプを有する請求項1~3のいずれかに記載の低融点接合部材。
  6. Ti、Ni、Cu、Au、Sn、Ag、Cr、Pd、Pt、W、Co、TiW、NiP、NiB、NiCo、およびNiVからなる群から選択される1以上のアンダーメタルを成膜したものの上に前記低融点合金が配置される請求項1~のいずれかに記載の低融点接合部材。
  7. 大きさが1mm以下である、微小金属ボール、導電性の金属の被覆層を有する微小樹脂ボール、はんだ合金の被覆層を有する微小樹脂ボール、および微小ピン部材からなる群から選択されるいずれかのコア材の表層が前記低融点合金で被覆された微小部材を有する請求項1~のいずれかに記載の低融点接合部材。
  8. 導電性接合部材上に前記微小部材が実装された請求項に記載の低融点接合部材。
  9. 被めっき物上に、少なくともBiめっきおよびInめっきを含むめっき処理を行い、BiとInと不可避的に含まれる不純物からなるめっき層またはBiとInとSnと不可避的に含まれる不純物からなるめっき層を形成するめっき工程を有し、
    前記めっき層が、BiとInとSnとの合計を100質量%としたとき、Biが46質量%以上72質量%以下、Inが26質量%以上54質量%以下、Snが2質量%以下であり、
    前記めっき工程が、以下のめっき工程(A)またはめっき工程(B)である低融点接合部材の製造方法。
    めっき工程(A):めっき処理が、BiめっきおよびInめっきを含み、Biめっきを行った後、Inめっきを行う工程
    めっき工程(B):めっき処理が、Biめっき、InめっきおよびSnめっきを含み、被めっき物に初めに行うめっき処理がSnめっきまたはBiめっきであり、前記Snめっきおよび前記Biめっきを行った後、前記Inめっきを行う工程
  10. 導電性接合部の上に配置された請求項に記載の製造方法で製造された低融点接合部材を、加熱リフローしてバンプを形成する低融点接合部材の製造方法。
  11. 請求項1~のいずれかに記載の低融点接合部材を有することを特徴とする半導体電子回路。
  12. 配線基板と、半導体チップ表面との間に配置された請求項1~のいずれかに記載の低融点接合部材を、105~140℃で加熱リフローして前記配線基板と前記半導体チップを接合する半導体電子回路の実装方法。
JP2020149166A 2020-09-04 2020-09-04 低融点接合部材およびその製造方法ならびに半導体電子回路およびその実装方法 Active JP7080939B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2020149166A JP7080939B2 (ja) 2020-09-04 2020-09-04 低融点接合部材およびその製造方法ならびに半導体電子回路およびその実装方法
US18/043,854 US20230347453A1 (en) 2020-09-04 2021-08-27 Low melting-point bonding member, method for producing same, semiconductor electronic circuit, and method for mounting said semiconductor electronic circuit
KR1020237010240A KR20230056047A (ko) 2020-09-04 2021-08-27 저융점 접합 부재와 그 제조 방법 및 반도체 전자 회로와 그 실장 방법
EP21864243.7A EP4209607A1 (en) 2020-09-04 2021-08-27 Low melting-point bonding member, method for producing same, semiconductor electronic circuit, and method for mounting said semiconductor electronic circuit
PCT/JP2021/031505 WO2022050185A1 (ja) 2020-09-04 2021-08-27 低融点接合部材およびその製造方法ならびに半導体電子回路およびその実装方法
TW110132589A TW202217076A (zh) 2020-09-04 2021-09-02 低融點接合構件及其製造方法以及半導體電子電路及其安裝方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020149166A JP7080939B2 (ja) 2020-09-04 2020-09-04 低融点接合部材およびその製造方法ならびに半導体電子回路およびその実装方法

Publications (2)

Publication Number Publication Date
JP2022043721A JP2022043721A (ja) 2022-03-16
JP7080939B2 true JP7080939B2 (ja) 2022-06-06

Family

ID=80491748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020149166A Active JP7080939B2 (ja) 2020-09-04 2020-09-04 低融点接合部材およびその製造方法ならびに半導体電子回路およびその実装方法

Country Status (6)

Country Link
US (1) US20230347453A1 (ja)
EP (1) EP4209607A1 (ja)
JP (1) JP7080939B2 (ja)
KR (1) KR20230056047A (ja)
TW (1) TW202217076A (ja)
WO (1) WO2022050185A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006008842A1 (ja) 2004-07-20 2006-01-26 Senju Metal Industry Co., Ltd. 摺動材料およびその製造方法
JP2007181880A (ja) 2006-12-19 2007-07-19 Murata Mfg Co Ltd 半田、半田付け構造ならびに貫通型セラミックコンデンサ
JP2007235091A (ja) 2005-09-21 2007-09-13 Shinriyou Denshi Kk 接続端子用ボールおよびその集合体
WO2008016140A1 (en) 2006-08-04 2008-02-07 Panasonic Corporation Bonding material, bonded portion and circuit board
JP2017216300A (ja) 2016-05-30 2017-12-07 パナソニックIpマネジメント株式会社 導電粒子、ならびに回路部材の接続材料、接続構造、および接続方法
JP6325670B2 (ja) 2014-06-10 2018-05-16 クラリオン株式会社 車線選択装置、車両制御システム及び車線選択方法
WO2020004512A1 (ja) 2018-06-26 2020-01-02 日立化成株式会社 はんだペースト

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3995058B2 (ja) * 1993-05-17 2007-10-24 内橋エステック株式会社 合金型温度ヒュ−ズ
JP3224185B2 (ja) 1994-09-29 2001-10-29 富士通株式会社 はんだ合金及びはんだ粉末及びはんだペースト及びプリント配線板及び電子部品及びはんだ付け方法及びはんだ付け装置
JP3347512B2 (ja) 1995-03-17 2002-11-20 富士通株式会社 低温接合用はんだ合金、これを用いた電子機器およびその製造方法
JP3777222B2 (ja) 1996-06-28 2006-05-24 株式会社Neomaxマテリアル 微小金属球のハンダめっき法
JP3837446B2 (ja) 1997-03-27 2006-10-25 株式会社Neomaxマテリアル 微小球のハンダめっき法
JP3697481B2 (ja) 1997-09-16 2005-09-21 株式会社Neomaxマテリアル 微小金属球のはんだめっき法
JP2001219267A (ja) 2000-02-09 2001-08-14 Nippon Macdermid Kk 錫−インジウム−ビスマスはんだ合金めっき層の形成方法
JP7091405B2 (ja) * 2019-09-11 2022-06-27 株式会社新菱 Sn-Bi-In系低融点接合部材および、その製造方法、ならびに半導体電子回路およびその実装方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006008842A1 (ja) 2004-07-20 2006-01-26 Senju Metal Industry Co., Ltd. 摺動材料およびその製造方法
JP2007235091A (ja) 2005-09-21 2007-09-13 Shinriyou Denshi Kk 接続端子用ボールおよびその集合体
WO2008016140A1 (en) 2006-08-04 2008-02-07 Panasonic Corporation Bonding material, bonded portion and circuit board
JP2007181880A (ja) 2006-12-19 2007-07-19 Murata Mfg Co Ltd 半田、半田付け構造ならびに貫通型セラミックコンデンサ
JP6325670B2 (ja) 2014-06-10 2018-05-16 クラリオン株式会社 車線選択装置、車両制御システム及び車線選択方法
JP2017216300A (ja) 2016-05-30 2017-12-07 パナソニックIpマネジメント株式会社 導電粒子、ならびに回路部材の接続材料、接続構造、および接続方法
WO2020004512A1 (ja) 2018-06-26 2020-01-02 日立化成株式会社 はんだペースト

Also Published As

Publication number Publication date
KR20230056047A (ko) 2023-04-26
EP4209607A1 (en) 2023-07-12
JP2022043721A (ja) 2022-03-16
TW202217076A (zh) 2022-05-01
WO2022050185A1 (ja) 2022-03-10
US20230347453A1 (en) 2023-11-02

Similar Documents

Publication Publication Date Title
JP4195886B2 (ja) 無鉛はんだを用い反応バリア層を有するフリップ・チップ用相互接続構造を形成するための方法
JP4753090B2 (ja) はんだペースト、及び電子装置
US7932169B2 (en) Interconnection for flip-chip using lead-free solders and having improved reaction barrier layers
JP2000260801A (ja) 半導体素子およびその製造方法
JP7091405B2 (ja) Sn-Bi-In系低融点接合部材および、その製造方法、ならびに半導体電子回路およびその実装方法
KR20160104086A (ko) 납 프리 땜납 볼
JP7091406B2 (ja) Sn-Bi-In系低融点接合部材、微小部材および半導体電子回路、バンプの製造方法ならびに半導体電子回路の実装方法
Kloeser et al. Fine pitch stencil printing of Sn/Pb and lead free solders for flip chip technology
JP2003234433A (ja) 半導体装置、半導体装置の実装方法、ならびに実装体およびその製造方法
Zheng et al. Intermetallic growth on PWBs soldered with Sn3. 8Ag0. 7Cu
WO2004105053A1 (ja) 導電性ボール、電子部品の電極の形成方法および電子部品ならびに電子機器
WO1996013353A1 (en) A method for joining metals by soldering
WO2021049437A1 (ja) Sn-Bi-In系低融点接合部材およびその製造方法、ならびに半導体電子回路およびその実装方法
JP7080939B2 (ja) 低融点接合部材およびその製造方法ならびに半導体電子回路およびその実装方法
WO2022050186A1 (ja) Sn-In系低融点接合部材およびその製造方法ならびに半導体電子回路およびその実装方法
JP7080867B2 (ja) Sn-Bi-In系低融点接合部材、微小部材および半導体電子回路、バンプの製造方法ならびに半導体電子回路の実装方法
Gupte et al. Effect of solder paste volume and reflow parameters on solder paste wicking and joint shear strength of Ni–Au-coated Cu spheres
US20040020045A1 (en) Method for connecting electronic parts
JP2008147375A (ja) 半導体装置、回路配線基板及び半導体装置の製造方法
Arshad et al. Under bump metallurgy (UBM)-A technology review for flip chip packaging
Karim et al. Lead-free bump interconnections for flip-chip applications
US7078330B2 (en) Metal electrode and bonding method using the metal electrode
JP3980473B2 (ja) 電子部品の製造方法
Azlina et al. Comparison between SAC405 lead-free solders and EN (P) EPIG and EN (B) EPIG surface finishes
Shen et al. Reliability Study and Failure Analysis for Surface Finishes on Sn–Ag–Cu Solder Joints During Thermal Cycling

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220117

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220117

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20220117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220525

R150 Certificate of patent or registration of utility model

Ref document number: 7080939

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150