WO2022050185A1 - 低融点接合部材およびその製造方法ならびに半導体電子回路およびその実装方法 - Google Patents
低融点接合部材およびその製造方法ならびに半導体電子回路およびその実装方法 Download PDFInfo
- Publication number
- WO2022050185A1 WO2022050185A1 PCT/JP2021/031505 JP2021031505W WO2022050185A1 WO 2022050185 A1 WO2022050185 A1 WO 2022050185A1 JP 2021031505 W JP2021031505 W JP 2021031505W WO 2022050185 A1 WO2022050185 A1 WO 2022050185A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- plating
- mass
- melting point
- low melting
- less
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 111
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 58
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 238000007747 plating Methods 0.000 claims abstract description 606
- 238000002844 melting Methods 0.000 claims abstract description 258
- 230000008018 melting Effects 0.000 claims abstract description 258
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 239
- 239000000956 alloy Substances 0.000 claims abstract description 239
- 229910052738 indium Inorganic materials 0.000 claims abstract description 94
- 229910052718 tin Inorganic materials 0.000 claims abstract description 82
- 229910052797 bismuth Inorganic materials 0.000 claims abstract description 78
- 239000010410 layer Substances 0.000 claims description 295
- 229910000679 solder Inorganic materials 0.000 claims description 130
- 238000005304 joining Methods 0.000 claims description 84
- 238000010438 heat treatment Methods 0.000 claims description 60
- 230000008569 process Effects 0.000 claims description 50
- 229910052751 metal Inorganic materials 0.000 claims description 28
- 239000002184 metal Substances 0.000 claims description 27
- 239000011162 core material Substances 0.000 claims description 22
- 229910052802 copper Inorganic materials 0.000 claims description 18
- 239000011247 coating layer Substances 0.000 claims description 14
- 229910052709 silver Inorganic materials 0.000 claims description 14
- 229910052759 nickel Inorganic materials 0.000 claims description 12
- 229910052697 platinum Inorganic materials 0.000 claims description 7
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 229910003266 NiCo Inorganic materials 0.000 claims description 4
- 229910052787 antimony Inorganic materials 0.000 claims description 4
- 229910052804 chromium Inorganic materials 0.000 claims description 4
- 229910052763 palladium Inorganic materials 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 229910052725 zinc Inorganic materials 0.000 claims description 4
- 239000002344 surface layer Substances 0.000 claims description 3
- 239000000463 material Substances 0.000 abstract description 39
- 239000011135 tin Substances 0.000 description 242
- 239000000243 solution Substances 0.000 description 92
- 238000005259 measurement Methods 0.000 description 58
- 239000000203 mixture Substances 0.000 description 47
- 239000010949 copper Substances 0.000 description 40
- 239000000758 substrate Substances 0.000 description 39
- 229910016334 Bi—In Inorganic materials 0.000 description 37
- 239000011805 ball Substances 0.000 description 37
- 239000000047 product Substances 0.000 description 34
- 239000002131 composite material Substances 0.000 description 28
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 26
- BDAGIHXWWSANSR-UHFFFAOYSA-N methanoic acid Natural products OC=O BDAGIHXWWSANSR-UHFFFAOYSA-N 0.000 description 23
- 238000000550 scanning electron microscopy energy dispersive X-ray spectroscopy Methods 0.000 description 23
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 20
- 229910016338 Bi—Sn Inorganic materials 0.000 description 18
- 238000001035 drying Methods 0.000 description 18
- 230000000052 comparative effect Effects 0.000 description 16
- 229920005989 resin Polymers 0.000 description 15
- 239000011347 resin Substances 0.000 description 15
- 230000015572 biosynthetic process Effects 0.000 description 14
- 235000019253 formic acid Nutrition 0.000 description 12
- 238000003756 stirring Methods 0.000 description 12
- OSWFIVFLDKOXQC-UHFFFAOYSA-N 4-(3-methoxyphenyl)aniline Chemical compound COC1=CC=CC(C=2C=CC(N)=CC=2)=C1 OSWFIVFLDKOXQC-UHFFFAOYSA-N 0.000 description 11
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 11
- 238000005406 washing Methods 0.000 description 11
- 238000006722 reduction reaction Methods 0.000 description 10
- 239000012298 atmosphere Substances 0.000 description 9
- 239000012535 impurity Substances 0.000 description 9
- 238000010521 absorption reaction Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000009713 electroplating Methods 0.000 description 8
- 230000009467 reduction Effects 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- 229920001940 conductive polymer Polymers 0.000 description 7
- 239000007789 gas Substances 0.000 description 7
- 239000010931 gold Substances 0.000 description 7
- 230000000704 physical effect Effects 0.000 description 7
- ZWEHNKRNPOVVGH-UHFFFAOYSA-N 2-Butanone Chemical compound CCC(C)=O ZWEHNKRNPOVVGH-UHFFFAOYSA-N 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- 238000005275 alloying Methods 0.000 description 6
- 230000033228 biological regulation Effects 0.000 description 6
- 238000004140 cleaning Methods 0.000 description 6
- 238000007654 immersion Methods 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 6
- 238000002156 mixing Methods 0.000 description 6
- 238000010298 pulverizing process Methods 0.000 description 6
- 239000010944 silver (metal) Substances 0.000 description 6
- 239000002904 solvent Substances 0.000 description 6
- 238000009423 ventilation Methods 0.000 description 6
- 229910016331 Bi—Ag Inorganic materials 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 5
- 238000005476 soldering Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000004809 Teflon Substances 0.000 description 4
- 229920006362 Teflon® Polymers 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 4
- HBVFXTAPOLSOPB-UHFFFAOYSA-N nickel vanadium Chemical compound [V].[Ni] HBVFXTAPOLSOPB-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 3
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 description 3
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 3
- 229910007637 SnAg Inorganic materials 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000004907 flux Effects 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 239000011806 microball Substances 0.000 description 3
- 238000010587 phase diagram Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- 239000007790 solid phase Substances 0.000 description 3
- 229910021654 trace metal Inorganic materials 0.000 description 3
- 239000011701 zinc Substances 0.000 description 3
- MYRTYDVEIRVNKP-UHFFFAOYSA-N 1,2-Divinylbenzene Chemical compound C=CC1=CC=CC=C1C=C MYRTYDVEIRVNKP-UHFFFAOYSA-N 0.000 description 2
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 229910017944 Ag—Cu Inorganic materials 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 241000209094 Oryza Species 0.000 description 2
- 235000007164 Oryza sativa Nutrition 0.000 description 2
- 229910020836 Sn-Ag Inorganic materials 0.000 description 2
- 229910020888 Sn-Cu Inorganic materials 0.000 description 2
- 229910020988 Sn—Ag Inorganic materials 0.000 description 2
- 229910019204 Sn—Cu Inorganic materials 0.000 description 2
- 229910018978 Sn—In—Bi Inorganic materials 0.000 description 2
- BZHJMEDXRYGGRV-UHFFFAOYSA-N Vinyl chloride Chemical compound ClC=C BZHJMEDXRYGGRV-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 239000003125 aqueous solvent Substances 0.000 description 2
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000003638 chemical reducing agent Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 239000010419 fine particle Substances 0.000 description 2
- 230000004927 fusion Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 2
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- -1 polypropylene Polymers 0.000 description 2
- 238000004445 quantitative analysis Methods 0.000 description 2
- 235000009566 rice Nutrition 0.000 description 2
- 230000001932 seasonal effect Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- PTTPXKJBFFKCEK-UHFFFAOYSA-N 2-Methyl-4-heptanone Chemical compound CC(C)CC(=O)CC(C)C PTTPXKJBFFKCEK-UHFFFAOYSA-N 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910018182 Al—Cu Inorganic materials 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229910004613 CdTe Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910020598 Co Fe Inorganic materials 0.000 description 1
- 229910002519 Co-Fe Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001111 Fine metal Inorganic materials 0.000 description 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- 229910003271 Ni-Fe Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000004734 Polyphenylene sulfide Substances 0.000 description 1
- 239000004743 Polypropylene Substances 0.000 description 1
- 229910020830 Sn-Bi Inorganic materials 0.000 description 1
- 229910018728 Sn—Bi Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- QXZUUHYBWMWJHK-UHFFFAOYSA-N [Co].[Ni] Chemical compound [Co].[Ni] QXZUUHYBWMWJHK-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000004931 aggregating effect Effects 0.000 description 1
- 150000001298 alcohols Chemical class 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 125000000129 anionic group Chemical group 0.000 description 1
- 239000003945 anionic surfactant Substances 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- QDWJUBJKEHXSMT-UHFFFAOYSA-N boranylidynenickel Chemical compound [Ni]#B QDWJUBJKEHXSMT-UHFFFAOYSA-N 0.000 description 1
- 238000011088 calibration curve Methods 0.000 description 1
- 125000002091 cationic group Chemical group 0.000 description 1
- 239000003093 cationic surfactant Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000008139 complexing agent Substances 0.000 description 1
- 238000013329 compounding Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 229920006037 cross link polymer Polymers 0.000 description 1
- IAZDPXIOMUYVGZ-UHFFFAOYSA-N dimethyl sulfoxide Natural products CS(C)=O IAZDPXIOMUYVGZ-UHFFFAOYSA-N 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000006023 eutectic alloy Substances 0.000 description 1
- 239000007888 film coating Substances 0.000 description 1
- 238000009501 film coating Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 150000002576 ketones Chemical class 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000002736 nonionic surfactant Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- OFNHPGDEEMZPFG-UHFFFAOYSA-N phosphanylidynenickel Chemical compound [P].[Ni] OFNHPGDEEMZPFG-UHFFFAOYSA-N 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920000069 polyphenylene sulfide Polymers 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
- B23K35/24—Selection of soldering or welding materials proper
- B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
- B23K35/264—Bi as the principal constituent
-
- C—CHEMISTRY; METALLURGY
- C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
- C22C—ALLOYS
- C22C12/00—Alloys based on antimony or bismuth
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K1/00—Soldering, e.g. brazing, or unsoldering
- B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
- B23K1/0016—Brazing of electronic components
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
- B23K35/24—Selection of soldering or welding materials proper
- B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
-
- C—CHEMISTRY; METALLURGY
- C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
- C22C—ALLOYS
- C22C28/00—Alloys based on a metal not provided for in groups C22C5/00 - C22C27/00
-
- C—CHEMISTRY; METALLURGY
- C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
- C22C—ALLOYS
- C22C30/00—Alloys containing less than 50% by weight of each constituent
-
- C—CHEMISTRY; METALLURGY
- C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
- C22C—ALLOYS
- C22C30/00—Alloys containing less than 50% by weight of each constituent
- C22C30/04—Alloys containing less than 50% by weight of each constituent containing tin or lead
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C2/00—Hot-dipping or immersion processes for applying the coating material in the molten state without affecting the shape; Apparatus therefor
- C23C2/04—Hot-dipping or immersion processes for applying the coating material in the molten state without affecting the shape; Apparatus therefor characterised by the coating material
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/02—Electroplating of selected surface areas
- C25D5/022—Electroplating of selected surface areas using masking means
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/10—Electroplating with more than one layer of the same or of different metals
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/48—After-treatment of electroplated surfaces
- C25D5/50—After-treatment of electroplated surfaces by heat-treatment
- C25D5/505—After-treatment of electroplated surfaces by heat-treatment of electroplated tin coatings, e.g. by melting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K2101/00—Articles made by soldering, welding or cutting
- B23K2101/36—Electric or electronic devices
- B23K2101/40—Semiconductor devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/165—Material
- H01L2224/16501—Material at the bonding interface
- H01L2224/16502—Material at the bonding interface comprising an eutectic alloy
Definitions
- the present invention relates to a lead-free solder material at the time of semiconductor mounting, and particularly to a low melting point joining member that can be used in a low temperature region and a method for manufacturing the same. Further, the present invention relates to a semiconductor electronic circuit using these and a mounting method thereof.
- solder alloys used for the purpose of joining electronic components including semiconductor chips to printed wiring boards are also subject to regulation. .. Since lead (Pb) has been used as a main component of these solder components for a long time, lead-free solder alloys (hereinafter, also referred to as "Pb-free solder alloys”) are being actively developed.
- Conductive bonding materials such as solder alloys used when bonding electronic components to printed wiring boards are for high temperatures (about 260 ° C to 400 ° C) and for medium and low temperatures (about 140 ° C to 230 ° C) depending on the usage limit temperature. It is roughly divided into.
- the low temperature solder alloy generally refers to a solder alloy having a melting point lower than the melting point of 183 ° C. of the eutectic alloy of Pb-63Sn.
- these solder alloys have a high melting point of 200 ° C. or higher, and it is difficult to use them at a soldering temperature of 140 ° C. or lower when mounting a semiconductor.
- Patent Document 1 describes a low-temperature bonding solder alloy having Sn 37 to 47% by mass, Ag 0.1% by mass or more and less than 1.0% by mass, and Bi remaining.
- Patent Document 2 describes a solder alloy composed of Sn40% by mass, Bi55% by mass and In5% by mass, and a solder alloy composed of Sn34% by mass, Bi46% by mass and In20% by mass. Further, a solder powder obtained by forming a sphere of the solder alloy, a solder paste, a soldering method using these, and the like are described.
- Patent Document 3 the tin / indium layer of the first layer is first plated, then the glossy tin / bismuth layer of the second layer is plated on the tin / indium layer, and then the first and second platings are performed.
- a method for forming a Sn—In—Bi solder alloy plated layer that reflows the layer is described.
- the Sn-Bi-Ag-based solder alloy described in Patent Document 1 has a melting point of 137 to 139 ° C. Since the bonding temperature at the time of mounting is often required to be about + 20 ° C., the bonding temperature at the time of mounting must be 157 ° C. or higher and cannot be bonded at 140 ° C. or lower.
- the Sn—Bi—In based solder alloy described in Patent Document 2 also has a melting point of 117 to 139 ° C. Normally, the bonding temperature at the time of mounting is about 20 ° C. higher than the melting point of the solder alloy, so that the bonding temperature at the time of mounting the solder alloy is required to be at least 137 to 159 ° C.
- the solder alloy includes a range in which bonding at 140 ° C. or lower is possible if a limited composition of a part is selected. However, the solder alloy is produced by blending three types of metals, Sn-Bi-In, and heating and melting in an electric furnace (400 ° C.), and is used in the process of "blending metal ⁇ heating and melting".
- productivity is poor because the process of "crushing ⁇ solder paste" is required as the next step to make it a solder material. It is only described that the solder alloy is plated on the surface of the object to be plated, but the details of the plating treatment are not shown.
- the Sn—In—Bi solder alloy plating layer obtained by the plating method described in Patent Document 3 has a composition of Bi of 10% by mass or less, In of 20% by mass or less, a balance of Sn, and a melting point of 180 to 220 ° C.
- the reflow temperature is very high, about 260 ° C., and the bonding cannot be performed if the bonding temperature at the time of mounting is 140 ° C. or lower.
- the temperature of electronic products using these conductive bonding materials can rise to about 60 to 80 ° C. under normal usage environment due to seasonal fluctuations, indoors and outdoors, and self-heating due to the operation of electronic products. Then, if the melting point of the bonding material is 80 ° C. or lower, there may be a problem in durability such as a decrease in bonding strength. Therefore, it is considered necessary that the melting point of the bonding material is higher than this, preferably 85 ° C. or higher.
- the present invention has been made in view of such problems, and an object of the present invention is high bonding reliability, low temperature bonding at 140 ° C. or lower is possible, and under normal usage environment of electronic products. It is an object of the present invention to provide a Pb-free low melting point conductive bonding member capable of maintaining the bonding durability of the above.
- the melting points of Sn-Ag, Sn-Cu, and Sn-Ag-Cu, which are conventional Pb-free conductive bonding materials, are 200 ° C. or higher, and the melting points of Sn-Bi and Sn-Bi-In are about 120. It is above °C.
- the reflow temperature (bonding temperature) at the time of mounting needs to be higher than these melting points by about 20 ° C. or more. Therefore, the reflow temperature is at least 140 ° C. or higher, which is not always suitable for a low temperature bonding method.
- Another problem is that the metal of the solder component is mixed and melted to form a solder alloy, and then the crushed and crushed solder alloy fine particles are used as a paste, which is complicated, laborious and costly, and lacks productivity. rice field.
- the present inventors have formed a plating layer containing Bi, In and Sn in a specific composition, and by using the plating layer as it is or by heating and reflowing it to form bumps, an electronic component mounting step.
- the present invention has been completed by finding that the simplicity of the plating layer and the bumps have a melting point of 86 to 111 ° C. and that low-temperature mounting at 140 ° C. or lower is possible. That is, the gist of the present invention is as follows.
- Bi is contained in an amount of 46% by mass or more and 72% by mass or less
- In is contained in an amount of 26% by mass or more and 54% by mass or less
- Sn is contained in an amount of 2% by mass or less.
- Bi is 46% by mass or more and 72% by mass or less
- In is 26% by mass or more and 53.9% by mass or less
- Sn is.
- the low melting point joining member according to ⁇ 1> which contains 0.1% by mass or more and 2% by mass or less.
- ⁇ 3> In the low melting point alloy when the total of Bi, In and Sn is 100% by mass, Bi is 46% by mass or more and 51% by mass or less, In is 47% by mass or more and 54% by mass or less, and Sn is 2.
- ⁇ 4> In the low melting point alloy, when the total of Bi, In and Sn is 100% by mass, Bi is 63% by mass or more and 72% by mass or less, In is 26% by mass or more and 37% by mass or less, and Sn is 2.
- ⁇ 5> The low melting point joining member according to any one of ⁇ 1> to ⁇ 4>, which has a plating layer formed of the low melting point alloy.
- the low melting point joining member according to any one of ⁇ 1> to ⁇ 4> which has a bump formed by heating and reflowing a plating layer formed of the low melting point alloy.
- the low melting point alloy contains one or more mixed components selected from the group consisting of Ag, Cu, Ni, Zn, and Sb, and the total mass of the mixed components in the low melting point alloy is 0.001% by mass.
- the low melting point bonding member according to any one of ⁇ 1> to ⁇ 6> which is 3.0% by mass or less.
- ⁇ 8> One or more undermetals selected from the group consisting of Ti, Ni, Cu, Au, Sn, Ag, Cr, Pd, Pt, W, Co, TiW, NiP, NiB, NiCo, and NiV are formed.
- ⁇ 9> Selected from the group consisting of micrometal balls having a size of 1 mm or less, microresin balls having a conductive metal coating layer, microresin balls having a solder alloy coating layer, and micropin members.
- a method for manufacturing a low melting point bonding member which comprises a plating step of forming a plating layer containing mass% or less and Sn in an amount of 2% by mass or less on an object to be plated.
- the plating step is the following plating step (A) or plating step (B).
- the first plating process to be performed on the object to be plated is Sn plating or Bi plating, and the step of performing the In plating after performing the Sn plating and the Bi plating ⁇ 13> The above-mentioned arranged on the conductive joint portion.
- ⁇ 11> A method for manufacturing a low melting point joining member for forming bumps by heating and reflowing the low melting point joining member manufactured by the manufacturing method according to ⁇ 11> or ⁇ 12>.
- ⁇ 14> The semiconductor electronic circuit having the low melting point bonding member according to any one of ⁇ 1> to ⁇ 10>.
- ⁇ 15> The low melting point bonding member according to any one of ⁇ 1> to ⁇ 10> arranged between the wiring board and the surface of the semiconductor chip is heated and reflowed at 105 to 140 ° C. to form the wiring board.
- the low melting point bonding member of the present invention is a Pb-free low melting point conductive bonding member, has high bonding reliability, is capable of low temperature bonding at 140 ° C. or lower, and is capable of low temperature bonding at 140 ° C. or lower, and under normal usage environment of electronic products. Bonding durability can be maintained.
- the production method of the present invention can easily adjust the Pb-free composition, and the low melting point bonding member of the present invention can be easily produced.
- Example 18 It is a DSC measurement profile of Example 18. It is a DSC measurement profile of Example 19. It is a DSC measurement profile of Example 21. It is a DSC measurement profile of Example 23. It is a DSC measurement profile of Comparative Example 1. It is a DSC measurement profile of Comparative Example 2. It is a DSC measurement profile of Comparative Example 3. It is a DSC measurement profile of Comparative Example 5. 6 is a DSC measurement profile of Comparative Example 6. It is a DSC measurement profile of Comparative Example 8. It is a DSC measurement profile of Comparative Example 9. It is a DSC measurement profile of Comparative Example 10. 6 is an external SEM photograph of the plated product of Example 32. It is a cross section SEM-EDX of the plated product of Example 32.
- Example 32 It is a bump appearance SEM photograph of Example 32. It is a bump cross section SEM-EDX of Example 32. 3 is an external SEM photograph of the plated product of Example 33.
- FIG. 6 is a cross section SEM-EDX of the plated product of Example 33. It is a bump appearance SEM photograph of Example 33. It is a bump cross section SEM-EDX of Example 33. 6 is an external SEM photograph of the plated product of Example 34.
- FIG. 6 is a cross section SEM-EDX of the plated product of Example 34. It is a bump appearance SEM photograph of Example 34. It is a bump cross section SEM-EDX of Example 34. 6 is an external SEM photograph of the plated product of Example 35.
- 5 is a cross section SEM-EDX of the plated product of Example 35. It is a bump appearance SEM photograph of Example 35. It is a bump cross section SEM-EDX of Example 35. It is a conceptual diagram of a share strength test.
- the present invention contains, when the total of Bi, In, and Sn is 100% by mass, Bi is 46% by mass or more and 72% by mass or less, In is 26% by mass or more and 54% by mass or less, and Sn is 2% by mass or less. It relates to a low melting point joining member containing a low melting point alloy having a melting point of 86 to 111 ° C. (hereinafter, may be referred to as "joining member of the present invention").
- the joining member of the present invention can easily adjust the Pb-free composition, can be joined at a low temperature, and has excellent low-temperature mountability. Since the melting point of the low melting point alloy controlled within the composition range is 86 to 111 ° C., using this low melting point alloy for the joining member can greatly contribute to the realization of low temperature mounting of integrated circuits. Further, since the joining member of the present invention can be processed at a low temperature, the energy consumed at the time of mounting can be reduced. Further, in the case of manufacturing by plating, the energy consumed for the heat treatment for alloying can be reduced.
- the bonding member of the present invention has an adhesive strength of 3 mg / ⁇ m 2 of existing Pb-free solders (Sn2.5Ag, Sn3.2Ag, Sn58Bi alloy, etc.) when the low melting point alloy and the member on which the low melting point alloy is arranged are bonded by heating reflow. Since it exhibits strength equal to or higher than that of, it can be used as a conductive bonding material for mounting.
- the low melting point alloy of the bonding member of the present invention has a melting point of 86 to 111 ° C., it has sufficient bonding durability under the normal operating temperature environment of electronic products.
- the low melting point alloy contained in the bonding member of the present invention has Bi of 46% by mass or more and 72% by mass or less and In of 26% by mass or more and 54% by mass or less when the total of Bi, In and Sn is 100% by mass. , Sn is contained in an amount of 2% by mass or less, and the melting point is 86 to 111 ° C.
- FIG. 1 is a partially enlarged view of a Bi-In—Sn ternary phase diagram for explaining a low melting point alloy used for a joining member of the present invention.
- the low melting point alloy used for the joining member according to the present invention has a composition within a specific range including the bottom InBi of the Bi—In—Sn ternary phase diagram (that is, the concentration of Sn includes 0%). ..
- the low melting point alloy constituting the joining member of the present invention is a Bi—In-based low melting point alloy containing Sn or a Bi—In—Sn-based low melting point alloy containing Sn.
- a plating layer having a melting point of 86 to 111 ° C. is obtained. Further, by heating and melting this plating layer at 105 to 140 ° C., it can be used as a solder alloy having a melting point equivalent to that of the plating layer. Further, the melting point of the plating layer or the solder alloy having the above composition can be stably set to 86 to 111 ° C., and bonding by heating reflow at 105 to 140 ° C. in a low temperature region is possible, which is suitable for low temperature mounting. In addition, it can be a joining member with high joining reliability.
- the melting point in the present invention is determined by using a DSC (Differential Scanning Calorimeter).
- DSC Different Scanning Calorimeter
- the heat of fusion of each component appears as an endothermic peak.
- the top temperature of each heat absorption peak is treated as the melting point of the component, and when there are a plurality of peaks, the lowest temperature absorption peak is the lowest melting point (solid phase line temperature) and the highest temperature absorption peak is. Treated as the highest melting point (liquidus temperature).
- the content of Bi in the low melting point alloy with respect to the total of Bi, In and Sn is 46 to 72% by mass.
- Bi is less than 46% by mass, an endothermic peak occurs at a temperature lower than 86 ° C., and a low melting point component of a temperature lower than 86 ° C. is contained.
- Bi exceeds 72% by mass, the endothermic peak intensity at 272 ° C. derived from the residual Bi increases, and the melting point component tends to increase, which is not preferable. If a high melting point component due to residual Bi is included, unmelted material remains in the heating reflow at 140 ° C., and there is a concern that the reliability of the bonding material such as bonding strength and dimensional accuracy may decrease.
- the content of In in the total of Bi, In and Sn in the low melting point alloy is 26 to 54% by mass.
- In is less than 26% by mass, an endothermic peak occurs at 272 ° C. near the melting point of Bi, and a high melting point component derived from residual Bi is contained, which is not preferable.
- In exceeds 54% by mass, an endothermic peak occurs at a temperature lower than 86 ° C, and a low melting point component below 86 ° C is contained, which is not preferable.
- the ratio of relatively expensive In is high, the cost is high, and the versatility is lowered.
- the Sn content with respect to the total of Bi, In and Sn in the low melting point alloy is 2% by mass or less. If Sn exceeds 2.0% by mass, an endothermic peak occurs below 86 ° C, and a low melting point component below 86 ° C is contained, which is not preferable. Sn may be less than 1.0% by mass, 0.9% by mass or less, or 0.8% by mass or less.
- the low melting point alloy may have a structure that does not contain Sn (Sn is 0% by mass), and can be a Bi—In type low melting point alloy.
- Sn may be contained in an amount of 0.1% by mass or more, 0.2% by mass or more, or 0.3% by mass or more.
- Sn 0.1% by mass or more, it is expected that the wettability with the object to be plated or the member to be bonded is improved, and the bonding strength or bonding durability is improved.
- Bi is 46 to 72% by mass
- In is 26 to 53.9% by mass
- Sn is 0.1 to 2% by mass.
- Bi-In-Sn-based low melting point alloy containing, Bi-In-Sn-based containing 46 to 72% by mass of Bi, 27.1 to 53.9% by mass of In, and 0.1 to 0.9% by mass of Sn. It may be a low melting point alloy.
- the melting point of the low melting point alloy used for the joining member of the present invention is 86 ° C to 111 ° C.
- Electronic products that use solder alloys as the conductive bonding material when mounting semiconductor electronic components are used in normal usage environments where seasonal fluctuations, indoors and outdoors, and self-heating due to the operation of electronic products occur. Therefore, when the melting point is 80 ° C. or lower, there is a concern that the bonding strength may decrease, and the durability may be poor.
- the low melting point alloy preferably contains Bi in an amount of 46 to 51% by mass, In in an amount of 47 to 54% by mass, and Sn in an amount of 0 to 2% by mass.
- a low melting point alloy having such a composition exhibits a single endothermic peak with a peak top at 86-91 ° C. Further, even when a plurality of endothermic peaks are shown, the endothermic peak height of the endothermic peak having a peak top at 86 to 91 ° C. is larger than that of other endothermic peaks, and the above-mentioned (a) to The DSC measurement profile as shown in (c) is shown.
- a low melting point alloy in which Bi is 46% by mass or more and 51% by mass or less, In is 49% by mass or more and 54% by mass or less, and Sn is not contained (Sn is 0% by mass) may be used.
- a low melting point alloy in which Bi is 46% by mass or more and 51% by mass or less, In is 47% by mass or more and 53.9% by mass or less, and Sn is 0.1% by mass or more and 2% by mass or less may be used.
- a low melting point alloy in which Bi is 46% by mass or more and 51% by mass or less, In is more than 48% by mass and 53.9% by mass or less, and Sn is 0.1% by mass or more and less than 1% by mass may be used.
- a low melting point alloy in which Bi is 46% by mass or more and 51% by mass or less, In is 48.1% by mass or more and 53.9% by mass or less, and Sn is 0.1% by mass or more and 0.9% by mass or less may be used.
- a low melting point alloy in which Bi is 46% by mass or more and 51% by mass or less, In is 48.1% by mass or more and 53.7% by mass or less, and Sn is 0.3% by mass or more and 0.9% by mass or less may be used.
- the low melting point alloy preferably contains 63 to 72% by mass of Bi, 26 to 37% by mass of In, and 0 to 2% by mass of Sn.
- a low melting point alloy having such a composition exhibits a single endothermic peak with a peak top at 106-111 ° C. Further, even when a plurality of endothermic peaks are shown, the endothermic peak height of the endothermic peak having a peak top at 106 to 111 ° C. is larger than that of other endothermic peaks, and the above-mentioned (a) to The DSC measurement profile as shown in (c) is shown.
- a low melting point alloy in which Bi is 63% by mass or more and 72% by mass or less, In is 28% by mass or more and 37% by mass or less, and Sn is not contained (Sn is 0% by mass) may be used.
- a low melting point alloy in which Bi is 63% by mass or more and 72% by mass or less, In is 26% by mass or more and 36.9% by mass or less, and Sn is 0.1% by mass or more and 2% by mass or less may be used.
- a low melting point alloy in which Bi is 63% by mass or more and 72% by mass or less, In is more than 27% by mass and 36.9% by mass or less, and Sn is 0.1% by mass or more and less than 1% by mass may be used.
- a low melting point alloy in which Bi is 63% by mass or more and 72% by mass or less, In is 27.1% by mass or more and 36.9% by mass or less, and Sn is 0.1% by mass or more and 0.9% by mass or less may be used.
- a low melting point alloy in which Bi is 63% by mass or more and 72% by mass or less, In is 27.1% by mass or more and 36.7% by mass or less, and Sn is 0.3% by mass or more and 0.9% by mass or less may be used.
- the mass concentrations of Bi, In, and Sn in the low melting point alloy are converted by taking the total of Bi, In, and Sn as 100% by mass in the low melting point alloy portion such as the plating layer, the solder alloy bump, and the coating layer of the microcore material. It is the concentration of each component of Bi, In, and Sn at the time of soldering.
- the low melting point alloy may contain other than Bi, In and Sn.
- the low melting point alloy may be an alloy composed of a mixed component and unavoidably contained impurities in addition to Bi, In, and Sn. Further, it may be an alloy composed of Bi, In, a mixed component and impurities inevitably contained.
- a mixed component may be appropriately contained within a range where the melting point does not exceed 111 ° C.
- a low melting point alloy contains one or more mixed components selected from the group consisting of Ag, Cu, Ni, Zn, and Sb, and the ratio of the total mass of the mixed components in the low melting point alloy (total of mixed components).
- Mass / alloy mass can be in the range of 0.001 to 3.0 mass%.
- the concentration of Pb in the low melting point alloy is preferably 0.1% by mass or less, more preferably 0.05% by mass or less, and 0.01. More preferably, it is by mass or less. It is more preferable that Pb is not less than the lower limit of detection.
- the low melting point alloy may contain impurities that are inevitably contained in the raw material and the manufacturing process.
- impurities include Fe (iron) and C (carbon).
- the ratio of the total amount of Sn, Bi and In to the low melting point alloy is preferably 70% by mass or more, more preferably 80% by mass or more. 90% by mass or more is more preferable, and 95% by mass or more is particularly preferable. Further, it may be 97% by mass or more, 98% by mass or more, or 99% by mass or more.
- the low melting point alloy can form a plating layer.
- the bonding member of the present invention can be obtained by forming a plating layer on the surface of a substrate or a micro core material. The plated layer will be described in detail in the manufacturing method of the present invention.
- solder alloy bump The low melting point alloy can form solder alloy bumps.
- a solder alloy bump formed by heating and reflowing a plating layer containing 46 to 72% by mass of Bi, 26 to 54% by mass of In, and 0 to 2% by mass of Sn can be obtained.
- By heating and reflowing the plating layer formed on the substrate it is possible to obtain a bonding member having a substrate and a solder alloy bump made of a low melting point alloy formed on the substrate.
- the low melting point alloy is selected from the group consisting of micrometal balls having a size of 1 mm or less, microresin balls having a conductive metal coating layer, microresin balls having a solder alloy coating layer, and micropin members. It is possible to form a coating layer that covers the surface of any of the microcore materials.
- the coating of the microcore material may be coated by plating or may be coated with a low melting point alloy.
- the low melting point alloy used for the joining member of the present invention has a melting point in the range of 86 to 111 ° C., it melts when heated above the melting point, and is solid below the melting point and near room temperature of about 20 to 30 ° C. .. Since a plating layer made of a low melting point alloy, a solder alloy bump, and a microcore material coated with a low melting point alloy function as a joint, a plating layer made of a low melting point alloy, a solder alloy bump made of a low melting point alloy, or a low melting point alloy is used.
- a member having a micro core material coated with a melting point alloy as a joining portion and being joined to the object to be joined is referred to as a joining member.
- the joining member of the present invention may be a plating layer itself made of a low melting point alloy or a solder alloy bump itself made of a low melting point alloy.
- the joining member of the present invention is a plating layer formed of a low melting point alloy. It can have a bump formed by heating and reflowing.
- the joining member of the present invention may have a substrate and a low melting point alloy (plating layer or solder alloy bump) formed on the substrate.
- the joining member of the present invention is one or more selected from the group consisting of Ti, Ni, Cu, Au, Sn, Ag, Cr, Pd, Pt, W, Co, TiW, NiP, NiB, NiCo, and NiV. It is possible to have a substrate having an undermetal layer containing the undermetal and a low melting point alloy arranged on the undermetal layer. Examples of the substrate having an undermetal layer include semiconductor chips.
- the joining member of the present invention may have a micromember having a low melting point alloy (a plating layer or a coating layer made of a solder alloy) on the surface of the microcore material.
- a member in which a micro member having a low melting point alloy is arranged on the surface of the micro core material on a substrate or the like may be used as a joining member.
- a conductive joint is provided by mounting a micro member coated with a plating layer on a micro core material on the conductive joint of a substrate provided with a conductive joint and reflowing by heating. It is possible to obtain a joint member having a substrate and a small member mounting type bump arranged on the conductive joint portion.
- the object to be plated described in the manufacturing method of the present invention is used.
- a member for forming a plating layer or a solder alloy bump a microcore material, or a member for arranging a micromember whose surface is coated with a low melting point alloy, the object to be plated described in the manufacturing method of the present invention is used. Can be used.
- the joining member of the present invention is, for example, a method of blending each raw material metal of a low melting point alloy and melting it to produce a low melting point solder alloy, or a predetermined concentration of Bi, In and Sn on the surface of an object to be plated. It can be obtained by a method of forming a low melting point plating layer by laminating and plating each of two components or three components so as to have the composition range of, or a method of heating and reflowing this plating layer to produce a low melting point solder alloy bump. ..
- the method utilizing the formation of the low melting point plating layer is easy to adjust the composition, and the alloying of Bi-In or Bi-In-Sn and its bumping can be performed at once, so that it is simple and bonded. It has excellent reliability and is industrially useful.
- the joining member of the present invention is subjected to plating treatment including at least Bi plating and In plating, and when the total of Bi, In and Sn is 100% by mass, Bi is 46% by mass or more and 72% by mass or less, and In is 26.
- a manufacturing method including a plating step of forming a plating layer containing mass% or more and 54% by mass or less and Sn in 2% by mass or less on an object to be plated hereinafter, may be referred to as "the manufacturing method of the present invention”). It is preferable to manufacture with.
- the manufacturing method of the present invention can efficiently manufacture the joining member of the present invention.
- the production method of the present invention can easily adjust the Pb-free composition.
- the obtained joining member can be joined at a low temperature and has excellent low temperature mountability.
- the reproducibility of the composition of the plating layer can be obtained, and it is easy to arbitrarily control the plating layer so as to be within the composition range of the low melting point alloy.
- plating is also suitable for alloying and the like, and the energy consumed for heat treatment during manufacturing can be reduced.
- the joining member of the present invention can be manufactured by the manufacturing method of the present invention.
- the manufacturing method of the present invention and the configurations corresponding to the respective inventions of the joining member of the present invention can be mutually used.
- the object to be plated is a member to which a plating layer is formed (arranged). Further, since the plating layer formed on the substrate can be heated and reflowed to form a solder alloy, the object to be plated can also be a member to which solder bumps are formed.
- the object to be plated to be the target of the manufacturing method of the present invention is a semiconductor electronic component such as an LSI or a semiconductor chip, a semiconductor electronic component, or a printed wiring board for forming a circuit configuration by mounting a plurality of the semiconductor electronic component.
- Examples include boards such as wiring boards.
- the surface thereof is patterned with the required conductive joint portion (pad) by photolithography or the like.
- the object to be plated is Ti (titanium), Ni (nickel), Cu (copper), Au (gold), Sn (tin), Ag (as needed) on the surface of the substrate on which the conductive joint is patterned.
- Silver Cr (chromium), Pd (palladium), Pt (platinum), W (tungsten), Co (cobalt), TiW (titanium-tungsten), NiP (nickel-phosphorus), NiB (nickel-boron), NiCo
- a film on which one or more undermetals selected from the group consisting of (nickel-cobalt) and NiV (nickel-vanadium) are formed for example, a substrate having an undermetal layer.
- undermetals may be used alone or in combination of two or more.
- an applicable method may be appropriately selected from vapor deposition, PVD, plating method and the like.
- the film thickness of the film may be appropriately set in the range of 0.01 to 10 ⁇ m for each.
- the columnar conductive posts provided for the purpose of preventing short circuits during mounting (during heating reflow) by arranging the solder alloys of the conductive bonding material at narrow intervals (narrow pitch) are under. It is also possible to use what is formed on the metal layer as the object to be plated.
- the columnar post material may be appropriately selected from conductive metals such as Cu, Ag, and Ni.
- the columnar post may be formed by appropriately selecting and using an applicable method from PVD, plating method and the like.
- the height of the columnar post is usually in the range of 1 to 200 ⁇ m, and may be set in a timely manner as necessary.
- Micro core material As described below, a group consisting of micrometal balls having a size of 1 mm or less, microresin balls having a conductive metal coating layer, microresin balls having a solder alloy coating layer, and micropin members. It is also possible to use any of the fine core materials selected from the above as the object to be plated. By using these as objects to be plated, a joining member of minute members can be obtained.
- micro ball used as a core ball of a conductive bonding material on which a micro ball is mounted such as a ball grid array (hereinafter referred to as BGA), as an object to be plated.
- BGA ball grid array
- the micro ball has a diameter of 1 mm or less, and a micro metal ball or a micro resin ball can be used.
- microresin balls are used as a core ball material that is effective for reducing the weight of electronic circuit parts and relaxing thermal stress (which can be elastically deformed).
- any conductive metal ball such as Cu, Ni-Co-Fe alloy, Ni-Fe alloy having a diameter of 0.05 to 1.0 mm can be used. Further, if necessary, it is also possible to use a minute metal ball having a surface thereof coated with a conductive coating such as Ni, Cu, or solder having a thickness of 0.1 to 30 ⁇ m.
- a general resin such as an acrylic resin having a diameter of 0.05 to 1.0 mm, a polypropylene resin, a vinyl chloride resin, polyphenylene sulfide, and a divinylbenzene crosslinked polymer can be used to form a fine ball. Any of them can be used. Since these minute resin balls are non-conductive, those whose surface is coated with a conductive metal or alloy such as Ni, Cu, or solder of about 0.5 to 5.0 ⁇ m by electroless plating or the like is used. do.
- the micro core material is not limited to a ball shape, and a columnar, prismatic, pyramidal, or micro pin member having a chamfered shape at these corners can also be used.
- a micro metal pin or a micro resin pin having the same material and size as the above-mentioned micro metal ball or micro resin ball can be used.
- the minute pin member the smallest side corresponds to the diameter of the minute metal ball or the minute resin ball.
- the surface of the object to be plated may be cleaned and dried before the plating step.
- the purpose of surface cleaning of the object to be plated is to remove and clean the deposits on the surface of the object to be plated, and a solvent capable of removing the deposits is selected and used.
- the organic solvent include lower alcohols such as methanol, ethanol and isopropyl alcohol, and ketones such as acetone, methyl ethyl ketone (MEK) and isobutyl ketone (MIBK).
- aqueous solvent examples include a combined use of ammonia, an organic amine compound and the like and a hydrogen peroxide solution, and an aqueous solution to which an anionic, cationic or nonionic surfactant is added. Of these solvents, they are selected and used in a timely manner in consideration of not attacking the material of the object to be plated.
- the surface of the object to be plated is cleaned by dipping it in these solvents or shower cleaning with a solvent within the range of room temperature to 100 ° C. After washing with the solvent, the solvent component adhering to the surface may be washed with water to clean the surface.
- heating drying or ventilation drying may be performed in the range of room temperature to 100 ° C. It is also possible to omit the drying step and proceed to the next plating step.
- the plating step at least a plating process including Bi plating and In plating is performed, and when the total of Bi, In and Sn is 100% by mass, Bi is 46% by mass or more and 72% by mass or less, and In is 26% by mass or more.
- This is a step of forming a plating layer containing 54% by mass or less and Sn in 2% by mass or less on the object to be plated.
- the plating method can be either electrolytic plating or electroless plating, but electrolytic plating is preferable in consideration of the required plating time and productivity.
- a plating tank made of a material that is corrosion resistant to each plating solution to be used has a stirring function such as stirring blades, rocking, and squeegee stirring, and current.
- a plating device capable of setting an object to be plated on the cathode can be used by using a rectifier capable of controlling the value within a predetermined range, using a soluble anode or an insoluble anode as the anode.
- the plating process performed in the plating process includes at least Bi plating and In plating.
- the composition of the plating layer can be controlled by adjusting the concentration of each plating solution, the plating treatment time, and the like so that the plating layer formed by each plating treatment has a desired thickness.
- Bi and In plating can be performed to form a plating layer containing Bi and In (Bi-In type plating layer).
- Sn plating can be performed in addition to Bi plating and In plating to form a plating layer containing Bi, In and Sn (Bi-In—Sn-based plating layer). Further, by performing Bi plating with a Bi plating solution containing Sn ions (Bi-Sn composite plating solution) or In plating containing Sn ions, a plating layer containing Bi, In and Sn is formed. May be good.
- a Bi-Sn composite plating solution containing a small amount of Sn is used first, and the Bi-Sn composite is used.
- In plating which will be described later, is performed on the plating layer to obtain a Sn—Bi—In-based low melting point plating layer, whereby reproducibility is improved.
- Bi plating is a plating process performed using a plating solution or the like containing Bi as a main component for plating an object to be plated.
- the Bi plating solution a commercially available one may be used, and examples thereof include Bi plating solution manufactured by Ishihara Chemical Co., Ltd.
- the plating conditions are, for example, under stirring using a stirring blade, rocking, squeegee stirring, etc., a temperature of 5 to 50 ° C., a Bi ion concentration in the plating solution of 1 to 70 g / L, and a current density of 0.1 to 20.0 A. It may be set arbitrarily within the range of / dm 2 .
- the Bi plating amount can be controlled by the plating treatment time (plating solution immersion time) under the set conditions. Further, Bi / Sn plating performed using a Bi—Sn composite plating solution may be used as Bi plating.
- In plating is a plating process performed using a plating solution or the like containing In as a main component for plating an object to be plated.
- the In plating solution a commercially available one may be used, and examples thereof include In plating solutions manufactured by Ishihara Chemical Co., Ltd. and EEJA Co., Ltd.
- the plating conditions are, for example, under stirring using a stirring blade, rocking, squeegee stirring, etc., a temperature of 5 to 50 ° C., an In ion concentration of 1 to 70 g / L in the plating solution, and a current density of 0.1 to 20.0 A. It may be set arbitrarily within the range of / dm 2 .
- the amount of In plating can be controlled by the plating treatment time (plating solution immersion time) under the set conditions. Further, In / Sn plating performed using an In—Sn composite plating solution may be referred to as In plating.
- Sn plating As described above, when the plating layer to be formed contains Sn, Sn plating may be performed in addition to Bi plating and In plating. Sn plating is a plating process performed using a plating solution or the like containing Sn as a main component for plating an object to be plated.
- Sn plating solution a commercially available one may be used, and examples thereof include Sn plating solution manufactured by Ishihara Chemical Co., Ltd.
- the plating conditions are, for example, under stirring using a stirring blade, rocking, squeegee stirring, etc., a temperature of 5 to 50 ° C., a Sn ion concentration of 1 to 70 g / L in the plating solution, and a current density of 0.1 to 20.0 A. It may be set arbitrarily within the range of / dm 2 .
- the Sn plating amount can be controlled by the plating treatment time (plating solution immersion time) under the set conditions.
- a composite plating solution containing other plating components such as a mixed component used optionally may be used.
- the total amount of other plating components relative to the main component is preferably 50% by mass or less, preferably 30. It is preferably 0% by mass or less, and preferably 20% by mass or less.
- a Bi-Cu composite plating solution in which Cu, which is an arbitrary mixed component, or a Bi-Ag composite plating solution in which Ag is mixed may be used for Bi plating because it contains Bi as a main component. good. The same applies to In plating and Sn plating.
- a composite plating solution containing Sn ions may be used for Bi plating and In plating.
- the Bi—Sn composite plating solution and the In—Sn composite plating solution may further contain the above-mentioned mixed components and the like.
- a Bi-Sn-Cu composite plating solution in which Sn and Cu are mixed may be used as the Bi plating solution, or a Bi-Sn-Ag composite plating solution in which Sn and Ag are mixed may be used as the Bi plating solution. .. The same applies to the In plating solution.
- One or more mixed components selected from may be added.
- the mixed component shall be added so that the ratio of the total mass of the mixed component to the total mass of the plating layer (total mass of the mixed component / total mass of the plating layer) is 0.001 to 3.0% by mass. Is possible.
- the ratio of the total mass of the mixed components to the plating layer may be 0.005% by mass or more, 0.01% by mass or more, 0.05% by mass or more, and 0.1% by mass or more. Further, the ratio of the total mass of the mixed components to the plating layer may be 2.5% by mass or less, 2.0% by mass or less, 1.5% by mass or less, and 1.0% by mass or less.
- the method for adding these specific mixed components is to add Bi, In, and Sn to the plating solution so that the content of the mixed components in the plating layer becomes a predetermined amount.
- In or Sn coatings can be mentioned. It is also possible to use a plating solution containing the mixed component itself as the main component to perform single plating and introduce it into the plating layer.
- the added metal in the Bi plating solution or the Sn plating solution.
- the amount of these added metals added to the Bi or Sn plating solution is in the range of 1/1000 to 1/10 of the weight concentration of Bi or Sn so as to be a predetermined concentration in the obtained plating layer. It may be selected and used in a timely manner.
- the order of Bi plating and In plating may be arbitrary, but the plating step is preferably the following plating step (A) or plating step (B).
- the first plating process to be performed on the object to be plated is Sn plating or Bi plating, and the process of performing Sn plating and Bi plating and then In plating.
- the order of Bi plating, In plating and Sn plating may be arbitrary. Specifically, in order from the surface of the object to be plated, Sn ⁇ Bi ⁇ In, Sn ⁇ In ⁇ Bi, Bi ⁇ Sn ⁇ In, Bi ⁇ In ⁇ Sn, In ⁇ Sn ⁇ Bi, In ⁇ Bi ⁇ Sn. Any order is possible.
- the plating layer is formed by sequentially performing at least Bi plating and In plating. When Sn is not used, the plated layer formed is a Bi—In based plating layer, and when Sn is used, the plated layer formed is a Bi—In—Sn based plating layer.
- the Bi-In plating layer is a plating layer formed by sequentially performing Bi plating and In plating. In the process of forming the plating layer, In diffuses into the Bi layer to form an alloy layer, so that Bi (melting point 272 ° C) and In (melting point 157 ° C) are significantly lower than the melting points of 86 to 111 ° C. Bi-In based plating layer can be obtained.
- the Bi-In-based plating layer may have a structure in which Bi and In are uniformly distributed, or may have a structure in which Bi and In are unevenly distributed. Further, it may be a laminated body, or may have a configuration having a plurality of BiIn layers having different concentrations of Bi and In.
- the Bi-In-Sn-based plating layer is formed by sequentially performing Bi-Sn plating, In-plating, and Sn-plating, or by sequentially performing Bi-Sn plating and In-plating using a Bi-Sn composite plating solution.
- In diffuses into the Bi layer and / or the Sn layer to form an alloy layer, and In diffuses into the Bi layer including Sn to form an alloy layer.
- a Bi-In—Sn-based plating layer having a melting point of 86 to 111 ° C., which is significantly lower than the melting point of each of (melting point 272 ° C.), In (melting point 157 ° C.), and Sn (melting point 232 ° C.), can be obtained.
- the Bi-In—Sn-based plating layer may have a structure in which Bi, In, and Sn are uniformly distributed, or may have a structure in which Bi, In, and Sn are uniformly distributed. Further, it may be a laminated body, or may have a plurality of layers having different concentrations of Bi, In and Sn.
- the Bi-In—Sn-based plating layer may have a BiIn layer in which In is diffused in the Bi layer and a SnIn layer in which In is diffused in the Sn layer. It may have a plurality of BiIn layers having different concentrations of Bi and In, or may have a plurality of SnIn layers having different concentrations of Sn and In. Further, the Bi layer may have a BiInSn layer in which In and Sn are diffused, or may have a plurality of BiInSn layers having different concentrations of Bi, In and Sn.
- the number of plated layers is not particularly limited, and may be any one having two or more layers having different Bi and In concentrations or Bi, In and Sn concentrations. ..
- layers having different concentrations of the above two components or three components are formed to form three layers, four layers, and five. It is also possible to stack layers and the like.
- the concentration of each element in the plating layer can be determined by peeling the plating layer from the object to be plated, dissolving it in an acid, and quantitatively analyzing it with a high-frequency inductively coupled plasma-emission analyzer.
- the plating layer contains Bi and In or Bi, In and Sn as main components, but may contain impurities inevitably contained in the raw material and the manufacturing process in addition to these metal elements. Examples of such impurities include Fe (iron) and C (carbon). Further, as described above, the plating layer may contain any additive element as a mixed component.
- the Bi-In-based plating layer may be composed of Bi, In, mixed components and unavoidably contained impurities.
- the Bi-In—Sn-based plating layer may be composed of Bi, In, Sn, a mixed component, and impurities inevitably contained.
- the concentration of Pb in the plating layer is preferably 0.1% by mass or less, more preferably 0.05% by mass or less, and 0.01% by mass. % Or less is more preferable. It is more preferable that Pb is not less than the lower limit of detection.
- the ratio of the total amount of Bi and In in the plating layer is preferably 70% by mass or more, preferably 80% by mass.
- the above is more preferable, 90% by mass or more is further preferable, and 95% by mass or more is particularly preferable. Further, it may be 97% by mass or more, 98% by mass or more, or 99% by mass or more.
- the ratio of the total amount of Bi, In and Sn in the plating layer is preferably 70% by mass or more. , 80% by mass or more is more preferable, 90% by mass or more is further preferable, and 95% by mass or more is particularly preferable. Further, it may be 97% by mass or more, 98% by mass or more, or 99% by mass or more.
- the Bi layer obtained by Bi plating is a layer containing Bi.
- the Bi layer contains Bi as a main component excluding In, and the Bi concentration in the element excluding In in this layer is preferably 70% by mass or more, more preferably 80% by mass or more, and 90% by mass or more. More preferred.
- This Bi layer can be obtained by Bi plating.
- the Bi layer obtained by Bi plating contains Bi as a main component excluding In and Sn, and the Bi concentration in the elements excluding In and Sn in this layer is , 70% by mass or more is preferable, 80% by mass or more is more preferable, and 90% by mass or more is further preferable.
- the Bi layer may be a BiIn layer including In.
- This BiIn layer contains Bi and In as the main components of the layer, and the total of Bi and In is 70% by mass or more, 80% by mass or more, 90% by mass or more, and 95% by mass or more in the layer. be able to.
- the BiIn layer contains both, and the mass ratio of Bi: In is 1:99 to 99: 1, 5:95 to 95: 5, 10:90 to 90:10, 20:80 to 80:20. And so on.
- the Bi layer may be a BiInSn layer including Sn and In.
- the BiInSn layer contains Bi, In and Sn as the main components of the layer, and the total of Bi, In and Sn is 70% by mass or more, 80% by mass or more, 90% by mass or more and 95% by mass in the layer. The above can be done.
- the Sn layer obtained by Sn plating is a layer containing Sn.
- the Sn layer contains Sn as a main component excluding In, and the Sn concentration in the elements excluding In in this layer is preferably 70% by mass or more, more preferably 80% by mass or more, and 90% by mass or more. More preferred.
- This Sn layer can be obtained by Sn plating.
- the Sn layer may be a SnIn layer including In.
- This SnIn layer contains Sn and In as the main components of the layer, and the total of Sn and In is 70% by mass or more, 80% by mass or more, 90% by mass or more, and 95% by mass or more in the layer. be able to.
- the SnIn layer contains both, and the mass ratio of Sn: In is 0.1: 99.9 to 99.9: 0.1, such as 1:99 to 99: 1, 10:90 to 90:10, and so on. , 20:80 to 80:20, and the like.
- the Sn layer may be a BiInSn layer containing Bi and In.
- the BiInSn layer contains Bi, In and Sn as the main components of the layer, and the total of Bi, In and Sn is 70% by mass or more, 80% by mass or more, 90% by mass and 95% by mass or more in the layer. Can be.
- the purpose of washing with water after each plating step is to remove the plating solution adhering to the surface of the object to be plated when it is pulled up from the plating bath, and it is cleaned by immersing it in water or washing it with water by a water shower. Subsequent drying may be performed at a temperature lower than the melting point of the plating layer. Considering the melting point of the plating layer, if the purpose is to remove water, it is usually sufficient to set the temperature in the range of room temperature to 100 ° C. and dry by heating or ventilation. If there is no problem even if there is residual water in the next step, it is possible to skip the drying step and proceed to the next step.
- the plating layer may be manufactured using a substrate or the like as an object to be plated, and may be used as a joining member in the mounting step in the state of the plating layer arranged on the object to be plated. Further, it may be used in the mounting process by making a low melting point solder alloy bump or a small member mounting bump, which will be described later. If appropriate, the plating layer may be separated from the object to be plated and used as a joining member.
- the joining member of the present invention can be configured to have bumps such as solder alloy bumps and micromember-mounted bumps.
- the manufacturing method of the present invention may have a bumping step after the plating step.
- the bumping step is a step of heating and reflowing the plating layer arranged on the conductive joint portion to form a solder alloy bump, or a micromember (covered with a plating layer) arranged on the conductive joint portion. This is a process of heating and reflowing the obtained minute core material) to form a small member mounting type bump.
- the heating reflow is performed in a reducing atmosphere. For example, as will be described later, this can be performed in a formic acid gas atmosphere. Since the plating layer formed in the plating step has a low melting point, it can be heated and reflowed in a low temperature region of 105 to 140 ° C. to form bumps.
- the alloy composition is uniform, there is no surface unevenness, and uniform spherical or hemispherical shape physical properties are required.
- the bonding strength with the object to be plated is 3 mg / ⁇ m 2 or more, and the heat cycle durability is required.
- the bonding strength with the object to be plated is 3.3 mg / ⁇ m 2 or more. Factors that adversely affect these required physical properties include the basic physical properties of the solder alloy itself, the natural oxide film of the alloy component before heating reflow, and the adhesion and mixing of impurities.
- the "formic acid gas reduction method” for the purpose of removing the natural oxide film at a low temperature during reflow by heating.
- a method for removing a natural oxide film there are generally the “formic acid gas reduction method” and the “hydrogen gas reduction method” shown below.
- the latter causes a reduction reaction at 230 ° C or higher, and the former causes a reduction reaction at around 150 ° C. Therefore, it is preferable to apply the "formic acid gas reduction method” which can be applied to a low temperature region and is superior in terms of safety, reliability and cost. That is, it is preferable that the bumping step is performed in a formic acid gas atmosphere.
- MeO + HCOOH Me + CO 2 + H 2 O
- the reducing agent formic acid, pressure: 20 to 400 mbar, heating rate: 10 to 150 ° C./min, top temperature: 105 to 140 ° C., top temperature maintenance using the "formic acid gas reduction method".
- Time In the range of 20 to 300 seconds, it may be selected in a timely manner according to the composition of the plating layer.
- Bumps such as solder alloy bumps thus obtained are suitable for low temperature mounting because they can be bonded in a low temperature region where the heating reflow temperature at the time of mounting is 105 to 140 ° C.
- the temperature of the semiconductor element or wiring board that is the object for forming the plating layer or arranging the minute members is 140 ° C or higher
- the temperature of the semiconductor element or wiring board starts from 140 ° C or higher. It is also possible to heat and reflow within the temperature range below the heat resistant temperature to form bumps or join and mount as described later.
- another step may be provided between the plating step and the bumping step.
- a step of removing the resist film may be provided between the plating step and the bumping step.
- a plating step is performed to obtain a micro member in which the micro core material is covered with a plating layer. Therefore, a step of arranging the micro member on the substrate is performed. After that, a bumping step may be performed.
- a method of manufacturing a bonding member in which a plating layer made of a low melting point alloy or a solder alloy bump is formed on a conductive bonding portion of a substrate on which a conductive bonding portion is formed in a pattern will be described.
- the manufacturing method of the present invention includes a plating step and a resist film removing step.
- the manufacturing method of the present invention includes a plating step, a resist film removing step, and a bumping step.
- plating process In the plating process, a plating layer is formed on the conductive joint portion.
- the object to be plated may be described as a resist film provided with a patterned conductive joint and an opening in which the conductive joint is exposed (hereinafter, "resist” or “resist pattern”. ) And a substrate with.
- the method of the plating process is as described above.
- the resist film removing step By performing the resist film removing step after the plating step, a joining member in which a plating layer made of a low melting point alloy is formed as a joining portion is obtained on the conductive joining portion.
- the resist film removing step is a step performed after the plating step, and is a step of removing the resist film provided on the substrate.
- the resist pattern can be removed by using a known wet method such as immersion in a chemical solution that can remove the resist without damaging the plating layer or shower cleaning, or a known dry method such as ashing treatment with oxygen plasma.
- a chemical solution used in the wet method include an organic solvent whose main component is dimethyl sulfoxide and the like, an aqueous solvent such as potassium hydroxide, and the like, and timely considering the removability of the resist material and the resistance of the plating precipitate.
- the object to be plated is immersed in water or washed with water in a water shower to clean it, and then heated and dried or ventilated and dried in the range of room temperature to 100 ° C.
- solder alloy bump made of a low melting point alloy is formed as the joint portion on the conductive joint portion. ..
- the bumping process is as described above.
- the above is the manufacturing method of the plating layer and the solder alloy bump on the conductive joint portion using the manufacturing method of the present invention. Also, in a similar manner, a substrate in which an undermetal layer and / or a conductive post is formed on the conductive joint is used, and a plating layer or a solder alloy bump is used on the undermetal layer or the conductive post. Can also be formed. This makes it possible to manufacture, for example, a semiconductor chip or a wiring board in which a laminated plating layer or a solder alloy bump is patterned.
- the method for manufacturing a solder alloy used as a conductive bonding material is to crush or crush each alloy component, clean the surface, dry it, and mix and mix it so as to have a predetermined composition.
- the alloyed material is taken out as a lump by heating and melting at a temperature higher than the melting point of the high component, and further crushed into alloy fine particles, mixed with a flux component, etc. to form a solder alloy paste, etc., and applied to the object to be plated. Then, it can be mounted by heating reflow.
- the joining member of the present invention may also be manufactured by this manufacturing method. However, this method has many steps and the productivity is lowered, and it may be difficult to adapt to the dimensional reliability due to the narrowing of the pitch of the wiring connection due to the miniaturization of the integrated circuit.
- the steps in the conventional solder alloy manufacturing method are significantly reduced, and the conductive bonding member (conductive bonding material) is formed directly on the fine pattern forming surface by the plating method. be able to.
- the dimensional reliability is high and the obtained plating layer has a low melting point of 86 to 111 ° C., it is possible to join in a low temperature region where the heating reflow temperature is 105 to 140 ° C., which is suitable for low temperature mounting. Is a feature. From such a viewpoint, it is preferable to use a solder alloy having a Bi-In-based plating layer or a Bi-In-Sn-based plating layer provided on the surface of the object to be plated.
- the manufacturing method of the present invention comprises a plating step.
- a minute core material can be used as an object to be plated, and a plating process including at least Bi plating and In plating can be performed to produce a minute member whose surface is covered with a plating layer.
- the group consists of micrometal balls having a size of 1 mm or less, microresin balls having a conductive metal coating layer, microresin balls having a solder alloy coating layer, and micropin members. Any of the selected materials can be used as the microcore material.
- a columnar plating tank that rotates in the circumferential direction has an anode in the center of the plating tank and a cathode in the circumference of the tank, and the axis of rotation is horizontal.
- the plating process is performed at a rotation speed of about 5 to 200 rpm using a device capable of vertical rotation by an axis or inclined rotation by an inclined axis.
- a plating solution and a ball of an object to be plated are put in a tank, the current density and the energization time are set so as to have a predetermined plating thickness, and the plating process is performed.
- a rotary plating device in which a more plated ball or the like and a plating solution are discharged can be used. Further, the rotary plating apparatus described in JP-A-10-18096, JP-A-10-270836, which has been improved for plating fine metal balls, and further, JP-A-11-92294. Rotary plating equipment can be used.
- a known device such as the barrel plating method (rotary plating device) described above can be used.
- plating may be performed under the same conditions as the above-mentioned plating step.
- the order of plating treatment is not particularly limited, but a method of performing Bi plating on the first (bottom layer) and In plating on the last (top layer), or Sn plating or Bi plating on the first (bottom layer) and last (most).
- the method of in-plating the upper layer) is preferable.
- the same trace metal as described above addition of trace metal
- the above is a method for forming a Bi-In-based plating layer or a Bi-In-Sn-based plating layer on the surface of a minute metal ball, a minute resin ball, a minute pin member, or the like.
- the joining member of the micromembers obtained by this method has a melting point of 86 to 111 ° C. in the low temperature region of the surface layer of the laminated plating layer, and may be used as it is in the mounting step. Further, this may be used in the mounting process as a low melting point solder alloy bump mounted on a micro member, which will be described later.
- the manufacturing method of the present invention includes a plating step, a step of arranging the micro member on the conductive joint portion, and a bumping step.
- the object to be plated is a fine core material.
- a micro-member placed on a conductive joint portion of a substrate can be heat-reflowed to form a micro-member-mounted bump such as a BGA.
- a low melting point joining member in which a minute member is mounted on the conductive joining member can be obtained.
- a flux is applied on a conductive joint portion such as a printed wiring board for BGA, and the minute member is arranged on the flux.
- the minute member is arranged on the flux.
- the bonding member of the present invention arranged between the wiring board and the surface of the semiconductor chip is heated and reflowed within the range of 105 to 140 ° C., and the wiring board and the semiconductor chip are bonded to each other of the present invention. It can be related to a method of mounting a semiconductor electronic circuit to be joined by a member. By the method of mounting the semiconductor electronic circuit of the present invention, the semiconductor electronic circuit having the bonding member of the present invention can be manufactured.
- wiring is performed via any one selected from the group consisting of a plating layer made of a low melting point alloy, a solder alloy bump made of a low melting point alloy, and a micro core material (micro member) coated with the low melting point alloy.
- a semiconductor electronic circuit can be mounted by heating and reflowing in a low temperature region with the semiconductor chip and the wiring substrate stacked so that the substrate and the surface of the semiconductor chip are in contact with each other.
- the heating reflow at the time of mounting the semiconductor electronic circuit can be performed in a reducing atmosphere such as formic acid in the same manner as the heating reflow in the bumping step described above.
- Conditions such as pressure, heating rate, top temperature, and top temperature holding time can be the same as the conditions for heating reflow in the bumping step described above.
- the plating layer made of a low melting point alloy and the bumps formed by heating and reflowing the plating layer it is preferable to heat the plating layer to the liquidus temperature and perform melt bonding.
- the maximum melting point (liquidus line temperature) of the heat absorption peak at the highest temperature of the plating layer or bump is 86 to 111 ° C. It is possible to join at 140 ° C.).
- a semiconductor electronic circuit For example, prepare a semiconductor chip on which a solder alloy bump or a plating layer is formed, superimpose it on an electrode portion for connecting a wiring board, and heat and reflow both in a reducing atmosphere such as formic acid. Join.
- the semiconductor chip in which the plating layer or the solder alloy bumps are patterned is preferably manufactured by the manufacturing method of the present invention using the semiconductor chip as an object to be plated.
- the semiconductor chip and the wiring board are joined by heating and reflowing in a reducing atmosphere with the plating layer or solder alloy bump pattern formed on the semiconductor chip and the electrode portion for connecting the wiring board overlapped. be able to.
- the solder alloy bump or the plating layer may be formed on the wiring board side. In that case, it is joined to the connection electrode portion on the semiconductor chip side.
- the wiring board on which the plating layer or the solder alloy bumps are patterned is preferably manufactured by the manufacturing method of the present invention using the wiring board as an object to be plated. In this case, the semiconductor chip and the wiring board are formed by heating and reflowing in a reducing atmosphere with the plating layer or the solder alloy bump having a pattern formed on the wiring board and the electrode portion for connecting the semiconductor chip overlapped. Can be joined.
- the solder alloy bumps and plating layers may be formed on both the semiconductor chip side and the wiring board side.
- the plating layer or the solder alloy bumps patterned on the wiring board and the plating layer or the solder alloy bumps patterned on the semiconductor chip are overlapped and reflowed by heating in a reducing atmosphere. Both can be joined.
- a semiconductor chip in which minute members are patterned or a wiring board in which minute members are patterned may be used.
- bonding using a plating layer made of a low melting point alloy, solder alloy bumps made of a low melting point alloy, and a micro core material (micro member) coated with a low melting point alloy is an electronic circuit board such as a semiconductor chip or a wiring board. It can also be applied to soldering other than.
- FIG. 2 A conceptual diagram of the manufacturing process of the plating layer and the solder alloy bump thereof on the low melting point bonding member of the present invention is shown in FIG. 2, and a conceptual diagram of the mounting thereof is shown in FIG. 3 for reference.
- FIG. 2 is an example of a conceptual diagram of the manufacturing process up to the formation of the solder alloy bump of the present invention.
- a pad 3 Au, Al-Cu, etc.
- a substrate 1 silicon, a compound semiconductor, a piezoelectric element, a resin substrate, etc.
- a protective film 2 SiN, It has polyimide etc.
- the feeding film 4 Ti / Cu or the like
- the resist film 5 is then coated on the feeding film 4.
- the resist film 5 is then exposed / developed in a predetermined pattern to remove a part of the resist film 5. At this time, usually, the exposure is performed at the position corresponding to the pad 3. 5) As shown in the undermetal formation, next, the resist film 5 is exposed and developed to form an undermetal 6 (Ni, Cu, etc.) in the portion where the pores are formed.
- an undermetal 6 Ni, Cu, etc.
- 6) to 9) are carried out according to the production method of the present invention.
- 6) Plating As shown in the laminate, the laminated plating layer 7 (Bi / Sn / In) is formed.
- the remaining resist film 5 is also removed next.
- the laminated plating layer 7 is formed on the pad 3.
- Feeding film etching Next, the feeding film 4 is removed by etching.
- the solder alloy bump 8 (Bi-In—Sn) is formed from the laminated plating layer 7 by heating and reflowing, and can be used as the joining member of the present invention.
- the plating layer 7 after etching the feeding film can be used as it is as the bonding member of the present invention. Further, in 6), a Bi—In-based plating layer 7 that does not contain Sn may be formed, and in 9), a Bi—In-based solder alloy bump that does not contain Sn may be formed.
- the semiconductor chip on which the solder alloy bump 9 is formed is aligned and arranged so as to be in contact with the metal film 10 (Au) for joining such as a wiring board facing each other (see the upper part of FIG. 3). Then, the semiconductor chip can be bonded to the wiring board or the like by heating and reflowing in the range of 105 to 140 ° C. (see the lower part of FIG. 3).
- the plating layers obtained in Examples 1 to 31 and Comparative Examples 1 to 10 are peeled off from the SUS substrate, and after acid dissolution, quantitative analysis is performed by ICP-OES (high frequency inductively coupled plasma-emission spectroscopic analyzer). rice field. Further, in Examples 32 to 35 and Reference Examples 1 to 4, the solder alloy bumps obtained by heating and reflowing the plating layer were measured in the same manner as described above. The equipment used and the measurement conditions are as follows.
- the endothermic profile in the heating process was measured using a DSC (Differential Scanning Calorimeter) using the samples obtained by peeling and crushing the plating layers obtained in Examples 1 to 31 and Comparative Examples 1 to 10 from the SUS substrate as measurement samples. ..
- DSC Different Scanning Calorimeter
- the heat of fusion of each component appears as an endothermic peak, and it becomes one or more endothermic peaks depending on the composition of the measurement sample.
- the top temperature of each heat absorption peak is treated as the melting point of the component, and when there are a plurality of peaks, the lowest temperature absorption peak is the lowest melting point (solid phase line temperature) and the highest temperature absorption.
- the peak was defined as the highest melting point (liquidus temperature).
- the equipment used and the measurement conditions are as follows. ⁇ Measuring equipment Seiko Instruments Inc. DSC equipment Model: DSC6220 ⁇ Measurement conditions Sample amount: 10 to 15 mg Measuring pan: Aluminum Atmosphere: Nitrogen gas Measurement temperature range: Room temperature to 300 ° C, Temperature rise rate: 10 ° C / min
- Teflon (registered trademark) tape is attached to the entire back surface of the degreased and cleaned SUS304 plate (100 mm x 40 mm x thickness 0.3 mm), and Teflon (registered trademark) tape is attached to one surface, and the SUS plate opening is 40 mm x 40 mm.
- SUS304 plate 100 mm x 40 mm x thickness 0.3 mm
- Teflon (registered trademark) tape is attached to one surface, and the SUS plate opening is 40 mm x 40 mm.
- a glass 1L beaker was used as the plating bath, about 500 mL of each plating solution was put therein, and platinum was used for the anode.
- the following plating solutions were used for each of Bi and In.
- -Bi-Sn composite plating solution prepared by adding Sn to a Bi plating solution having a Bi concentration of 40 g / L and a Sn concentration of 0.8 g / L, manufactured by Ishihara Chemical Co., Ltd.).
- -In plating solution manufactured by EEJA In concentration 25 g / L
- the first layer was subjected to Bi / Sn plating.
- the conditions are that the object to be plated is immersed in a Bi-Sn composite plating solution and shaken while the temperature is 20 ° C., the current density is constant at 2 A / dm 2 , and the plating is performed for the time required to obtain a predetermined plating thickness. After the treatment, it was pulled up and immediately immersed in a water tank, which was pulled up and washed with a water shower. This was dried at 50 ° C. for 5 minutes using a ventilation dryer to obtain a Bi-Sn plated product.
- the Bi-plated object was immersed in the In plating solution and shaken while being plated at a temperature of 20 ° C. and a constant current density of 3 A / dm 2 for the time required to obtain a predetermined plating thickness. After that, it was pulled up and immediately immersed in a water tank, and then pulled up and washed with a water shower. This was dried at 50 ° C. for 5 minutes using a ventilation dryer to obtain a Bi—In—Sn-based plating layer (BiSn—In plating layer).
- composition of the sample obtained by stripping the obtained Bi-In—Sn-based plating layer from the SUS plate and pulverizing it was measured using an ICP emission spectrophotometer of Thermo Fisher Scientific Co., Ltd., and the melting point was determined by Seiko Instruments Inc. DSC equipment. Measured using.
- Examples 2 to 18, Comparative Examples 2 to 10 By the same method as in Example 1, the Sn concentration in the Bi—Sn composite plating solution and the respective plating treatment times were changed to prepare plating layer samples having various Bi-In—Sn compositions.
- Teflon (registered trademark) tape is attached to the entire back surface of the degreased and cleaned SUS304 plate (100 mm x 40 mm x thickness 0.3 mm), and Teflon (registered trademark) tape is attached to one surface, and the SUS plate opening is 40 mm x 40 mm.
- a glass 1L beaker was used as the plating bath, about 500 mL of each plating solution was put therein, and platinum was used for the anode.
- the following plating solutions were used for each of Bi and In. ⁇ Bi plating solution manufactured by Ishihara Chemical Co., Ltd. (Bi concentration 40 g / L) -In plating solution manufactured by EEJA (In concentration 25 g / L)
- the first layer was Bi-plated.
- the conditions are that the object to be plated is immersed in a Bi plating solution and shaken while being plated at a temperature of 20 ° C. and a current density of 2 A / dm 2 for a time required to obtain a predetermined plating thickness.
- the second layer of In plating was performed.
- the plating treatment is performed at a temperature of 20 ° C. and a current density of 3 A / dm 2 for a certain period of time to obtain a predetermined plating thickness.
- Pulled up immediately immersed in a water tank, pulled up and washed with a water shower. This was dried at 50 ° C. for 5 minutes using a ventilation dryer to obtain a Bi-In-based plating layer.
- composition of the sample obtained by stripping the obtained Bi-In plating layer from the SUS plate and pulverizing it was measured using an ICP emission spectrophotometer of Thermo Fisher Scientific Co., Ltd., and the melting point was measured using a DSC apparatus of Seiko Instruments Inc. It was measured.
- Example 20 to 24, Comparative Example 1 By the same method as in Example 19, the plating treatment time of each plating component was changed to prepare plating layer samples prepared with various Bi-In compositions.
- Table 1 (composition analysis and melting point measurement results of the plating layer) shows the composition analysis results and melting point measurement results of the plating layers obtained in Examples 1 to 24 and Comparative Examples 1 to 10. Further, as typical examples of the DSC measurement profile at the time of melting point measurement, Examples 1, 2, 4, 5, 6, 8, 10, 12, 13, 14, 17, 18, 19, 21, 23, Comparative Example 1, 2, 3, 5, 6, 8, 9, and 10 are shown in FIGS. 4 to 26.
- the low melting point plating layer controlled within a specific composition range can greatly contribute to the realization of low temperature mounting of integrated circuits. Further, in the manufacturing method of the present invention, a complicated alloy manufacturing process can be omitted, and the Bi-In-Sn composition or the Bi-In composition can be arbitrarily controlled only by changing the plating time (plating solution immersion time). , The conventional manufacturing process of a solder alloy can be performed remarkably easily.
- a plating layer to which a trace amount of Ag was added was obtained.
- the Bi / Ag plating was the same as the Bi / Sn plating except that the Bi-Ag composite plating solution was used instead of the Bi-Sn composite plating solution.
- the composition of the sample obtained by stripping the obtained plating layer from the SUS plate and pulverizing it was measured using an ICP emission spectrophotometer of Thermo Fisher Scientific Inc., and the melting point was measured using a DSC apparatus of Seiko Instruments Inc.
- the Bi / Cu plating was the same as the Bi / Sn plating except that the Bi-Cu composite plating solution was used instead of the Bi-Sn composite plating solution.
- the composition of the sample obtained by stripping the obtained plating layer from the SUS plate and pulverizing it was measured using an ICP emission spectrophotometer of Thermo Fisher Scientific Inc., and the melting point was measured using a DSC apparatus of Seiko Instruments Inc.
- the same operation as in Example 19 was carried out except that the plating was laminated in the order of Bi ⁇ Ag ⁇ In to obtain a plated layer in which a small amount of Ag was added to Bi—In.
- the composition of the sample obtained by stripping this plating layer from the SUS plate and pulverizing it was measured using an ICP emission spectrophotometer of Thermo Fisher Scientific Inc., and the melting point was measured using a DSC apparatus of Seiko Instruments Inc.
- the same operation as in Example 19 was performed except that the plating was laminated in the order of Bi ⁇ Cu ⁇ In to obtain a trace amount of Cu-added plating layer in which a trace amount of Cu was added to Bi—In.
- the composition of the sample obtained by stripping this plating layer from the SUS plate and pulverizing it was measured using an ICP emission spectrophotometer of Thermo Fisher Scientific Inc., and the melting point was measured using a DSC apparatus of Seiko Instruments Inc.
- the melting point of the low melting point plating layer (Bi-In type plating layer or Bi-In-Sn type plating layer) to which a small amount of Ag or Cu is added is in the range of 86 to 111 ° C. Since it is in the low melting point region, it was confirmed that the low melting point plating layer to which a small amount of Ag or Cu was added can be used as a conductive bonding material for low temperature mounting.
- Examples 32 to 33 A Ti film with a thickness of 0.1 ⁇ m and a Cu film with a thickness of 0.3 ⁇ m are formed on the surface of a silicon wafer with an oxide film by sputtering, and openings for wiring connection (30 ⁇ m ⁇ ⁇ height 20 ⁇ m: 1000000 pieces) are formed by photolithography. A silicon wafer on which a resist pattern provided with a pitch interval (pitch interval: 50 ⁇ m) was formed was produced. Subsequently, Ni was formed into a film having a thickness of 3 ⁇ m by electrolytic plating to prepare a pattern-forming object to be plated with an undermetal.
- a plated object was produced in the order of "Bi->Sn->In".
- a 30 L plating tank made of vinyl chloride resin was used, and about 25 L of each plating solution was put therein.
- Tin was used as the anode for Sn plating
- platinum was used as the anode for Bi plating and In plating.
- the following plating solutions were used for Sn plating, Bi plating, and In plating.
- -Sn plating solution manufactured by Ishihara Chemical Co., Ltd. Sn concentration 20 g / L) ⁇ Bi plating solution manufactured by Ishihara Chemical Co., Ltd.
- Bi concentration 20 g / L In plating solution manufactured by Ishihara Chemical Co., Ltd.
- the first layer was Bi-plated.
- the conditions are that the object to be plated is immersed in a Bi plating solution and shaken while being plated at a constant current of a temperature of 20 ° C. and a current density of 2 A / dm 2 for a time required to obtain a predetermined plating thickness. went. After the plating treatment, it was pulled up and washed with water in the shower. Subsequently, Sn plating of the second layer was performed. The time required to obtain a predetermined plating thickness at a constant current of a temperature of 20 ° C. and a current density of 1.5 A / dm 2 while immersing the Bi-plated object to be plated in a Sn plating solution and shaking it. Plating treatment was performed.
- the manufactured Bi-In-Sn-based plated product was reflowed under the following conditions using a VSU-200 reflow device manufactured by Synapex to prepare a Bi-In-Sn-based low melting point solder alloy bump.
- FIG. 27 shows an external photograph of the Bi-In—Sn-based plated product of Example 32. Further, the result of SEM-EDX observation of the cross section is shown in FIG. 28. Further, FIG. 29 shows a photograph of the appearance of the bump obtained by bumping the Bi-In—Sn-based plated product of Example 32, and FIG. 30 shows the result of SEM-EDX observation of the cross section thereof.
- FIG. 31 shows an external photograph of the Bi-In—Sn-based plated product of Example 33. Further, the result of SEM-EDX observation of the cross section is shown in FIG. Further, FIG. 33 shows a photograph of the appearance of the bump obtained by bumping the Bi-In—Sn-based plated product of Example 33, and FIG. 34 shows the result of SEM-EDX observation of the cross section thereof.
- Example 34 to 35 the pattern-forming object to be plated produced by the same operation as in Examples 32 and 33 was used, and the plating time (immersion time) in each plating solution was set so that the plated object had a predetermined composition.
- the same operations as in Examples 32 and 33 were performed except that the plating process was performed in the order of "Bi ⁇ In" without changing and Sn plating, and the Bi-In plated product and the low melting point solder alloy bump were performed.
- the plating time immersion time
- FIG. 35 shows an external photograph of the Bi-In-based plated product of Example 34. Further, the result of SEM-EDX observation of the cross section is shown in FIG. Further, FIG. 37 shows a photograph of the appearance of the bump in which the Bi-In-based plated product of Example 34 is bumped, and FIG. 38 shows the result of SEM-EDX observation of the cross section thereof. FIG. 39 shows an external photograph of the Bi-In-based plated product of Example 35. Further, the result of SEM-EDX observation of the cross section is shown in FIG. Further, FIG. 41 shows a photograph of the appearance of the bump obtained by bumping the Bi-In-based plated product of Example 35, and FIG. 42 shows the result of SEM-EDX observation of the cross section thereof.
- Reference Examples 1 to 3 are known Pb-free solder alloy bumps produced for the purpose of comparing the bump share strength with the known Pb-free solder alloy.
- the same resist pattern as in Example 32 (however, the openings for connection are 60 ⁇ m ⁇ ⁇ height 60 ⁇ m in Reference Examples 1 and 2, 50 ⁇ m ⁇ ⁇ height 35 ⁇ m in Reference Example 3, and 200 ⁇ m ⁇ ⁇ height in Reference Example 4.
- the undermetal shown in Table 3 was formed by the same operation.
- Table 3 shows the measurement results of the bump composition and the shear strength of Examples 32 to 35 and Reference Examples 1 to 4.
- the plating layer thickness in the table is a target value for achieving a predetermined composition.
- a conceptual diagram of the share strength tester is shown in FIG. 43.
- the indium-only system of Reference Example 4 cannot be put into practical use because the bump share strength is remarkably low at 0.3 mg / ⁇ m 2 , but it is a reference example usually used as a Pb-free solder alloy.
- the bump share strengths of 1 to 3 SnAg-based and SnBi-based were 3.3 mg / ⁇ m 2 .
- a columnar plating layer corresponding to the resist pattern was formed from the SEM appearance photographs of the plating layers of Examples 32 and 33 shown in FIGS. 27 and 31. It turns out that there is. Further, these are laminated and plated on Cu / Ni undermetal in the order of Bi ⁇ Sn ⁇ In. From the cross section SEM-EDX of the plating layer of Example 32 shown in FIG. 28, In and In on the Bi layer. It was observed that Sn was diffused almost uniformly. In Example 33 as well, it was observed that In was diffused into the Bi layer from the cross-sectional SEM-EDX photograph of the plating layer shown in FIG.
- the amount of Sn was very small and the In peak of SEM-EDX overlapped with the Sn peak, so that it was difficult to detect with EDX sensitivity. It is considered that Sn is diffused. As described above, it is considered that the final plated layer exhibits a melting point significantly lower than the melting point of Bi, In, and Sn alone by forming an alloy of BiInSn by diffusion of In and Sn. Further, it is considered that the BiInSn alloying of the plating layer progresses even in the heating reflow stage, and the melting point is further lowered.
- Example 32 Regarding the formation of the Bi—In-based low melting point solder alloy bump produced by heating and reflowing the plating layers of Examples 32 and 33 at 140 ° C., from the bump appearance SEM photographs of Examples 32 and 33 shown in FIGS. 29 and 33. It can be seen that hemispherical solder alloy bumps are formed on the Cu / Ni undermetal. Further, from the SEM-EDX photograph of the bump cross section of Example 32 shown in FIG. 30, the solder alloy bump in which Bi, In and Sn are dispersed almost uniformly is formed by heating and reflowing the plating layer. was confirmed. Also in Example 33, from the bump cross-section SEM-EDX photograph shown in FIG. 34, it was observed that Bi and In were diffused over the entire solder alloy bump. On the other hand, it was difficult to detect Sn with EDX sensitivity because it was a trace amount, but it is considered that Sn is also diffused over the entire solder alloy bump as in Example 32.
- a columnar plating layer corresponding to the resist pattern is formed from the SEM appearance photographs of the plating layers of Examples 34 and 35 shown in FIGS. 35 and 39. It turns out. Further, these are laminated and plated on Cu / Ni undermetal in the order of Bi ⁇ In, and In is diffused into the Bi layer from the cross-sectional SEM-EDX of these plating layers shown in FIGS. 36 and 40. Was observed.
- the final plating layer by forming an alloy of BiIn by diffusion of In, each of Bi and In exhibits a melting point significantly lower than the melting point of each of them alone. Further, it is considered that the BiIn alloying of the plating layer progresses even in the heating reflow stage, and the melting point is further lowered.
- Cu / Ni is obtained from the bump appearance SEM photographs of Examples 34 and 35 shown in FIGS. 37 and 41. It can be seen that hemispherical solder alloy bumps are formed on the undermetal. Further, from the SEM-EDX photographs of these bump cross sections shown in FIGS. 38 and 42, it can be seen that most of the solder alloy bumps are formed of BiIn alloy containing Bi and In by heating and reflowing the plating layer. confirmed.
- the low melting point plated laminate (Bi-In—Sn-based plated laminate or Bi-In-based plated laminate) obtained by the production method of the present invention of Examples 32 to 35 shown in Table 3 (bump composition and share strength). It was found that the share strength of the solder alloy bumps of the product) is "3 mg / ⁇ m 2 or more", which is a sufficient bonding strength, and can be practically used as a bonding material.
- the present invention can be suitably used for Pb-free soldering mounting applications of semiconductor electronic components and wiring boards. Further, since low-temperature bonding is possible, it can be suitably used as a method for low-temperature mounting of electronic components having low heat resistance such as flexible substrates (resin substrates), piezoelectric elements CDTe semiconductor elements, CCD elements, and phorogram elements. ..
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Mechanical Engineering (AREA)
- Organic Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
半導体部品の実装において、Pbフリーの導電性接合方法に用いられ、低温接合ができる低融点接合部材およびその製造方法を提供する。 BiとInとSnとの合計を100質量%としたとき、Biを46質量%以上72質量%以下、Inを26質量%以上54質量%以下、Snを2質量%以下含み、融点が86~111℃である低融点合金を含む低融点接合部材。少なくともBiめっきおよびInめっきを含むめっき処理を行い、BiとInとSnとの合計を100質量%としたとき、Biを46質量%以上72質量%以下、Inを26質量%以上54質量%以下、Snを2質量%以下含むめっき層を、被めっき物上に形成するめっき工程を有する低融点接合部材の製造方法。
Description
本発明は、半導体実装時の鉛フリーはんだ材料に関し、特に低温領域で使用可能な低融点接合部材およびその製造方法に関する。また、これらを用いた半導体電子回路およびその実装方法に関する。
近年、RoHS規制等により環境への有害物質に対する規制がますます厳しくなってきており、半導体チップを含む電子部品をプリント配線板(PWB)に接合する目的で使用されるはんだ合金も規制対象になる。これらのはんだ成分には古くから主成分として鉛(Pb)が使用されてきたため、鉛を含まないはんだ合金(以下、「Pbフリーはんだ合金」とも称する)の開発が活発に行われている。
電子部品をプリント配線板に接合する際に使用するはんだ合金等の導電性接合材料は、その使用限界温度によって高温用(約260℃~400℃)と中低温用(約140℃~230℃)とに大別される。その中で、低温用のはんだ合金は、一般的に、Pb-63Snの共晶合金の融点183℃よりも融点が低いはんだ合金を指すものとされている。
しかしながら、最近は電子部品の中には、フレキシブル性を有する樹脂基板や圧電セラミックスのPZT(チタン酸ジルコン酸鉛)基板などの耐熱性が非常に低く、高温に晒されるとその機能が劣化したり破壊されたりするものがある。そのような電子部品の実装時の接合温度は140℃以下、好ましくは135℃以下、より好ましくは130℃以下の低温ではんだ付けする必要があるため、より融点の低い低温用のはんだ合金が求められている。
また、集積回路はCMOS技術の微細化による機能あたりのコスト低減が進められ、実装工程でも最近は微細化チップをパッケージレベルで集積して単位面積当たりの多チップ化、多層化、複合化による高集積化が進んでいる。実装での接合方法もリード線からはんだボール、はんだバンプ接合へ進展しており、実装時のはんだ接合の簡便性、低コスト化が望まれている。
従来、Pbフリーはんだとしては、Sn-3.5Ag(融点=221℃)やSn-0.7Cu(融点=227℃)、Sn-Ag-Cu(融点=217℃)などが使用されている。しかしながら、これらのはんだ合金は融点が200℃以上と高く、半導体実装時のはんだ付け温度140℃以下での使用は困難である。
Pbフリーの低温用はんだ合金としては、特許文献1には、Sn37~47質量%、Ag0.1質量%以上1.0質量%未満、Biが残部の低温接合用はんだ合金が記載されている。
特許文献2には、Sn40質量%、Bi55質量%、In5質量%とからなるはんだ合金や、Sn34質量%、Bi46質量%、In20質量%とからなるはんだ合金が記載されている。また、前記はんだ合金を、球体形成としたはんだ粉末や、はんだペースト、これらを用いたはんだ付け方法などが記載されている。
特許文献3には、まず第1層の錫/インジウム層をめっきし、次にこの錫/インジウム層の上に第2層の光沢錫/ビスマス層をめっきし、続いて第1及び第2めっき層をリフローするSn-In-Biはんだ合金めっき層の形成方法が記載されている。
特許文献1記載のSn-Bi-Ag系はんだ合金は、融点が137~139℃である。実装時の接合温度は融点+20℃程度必要な場合が多いため、実装時の接合温度が157℃以上は必要で140℃以下では接合できない。
特許文献2記載のSn-Bi-In系はんだ合金についても、融点が117~139℃である。通常、実装時の接合温度は、はんだ合金の融点より20℃程度高い温度で行われるため、当該はんだ合金の実装時の接合温度は、少なくても137~159℃は必要となる。当該はんだ合金は一部分の限られた組成を選択すれば140℃以下での接合が可能な範囲が含まれる。しかしながら、当該はんだ合金はSn-Bi-Inの3種類の金属を配合して、電気炉(400℃)で加熱溶融して作製した物を用いており、「金属の配合→加熱溶融」の工程およびはんだ材料とするために次工程として「粉砕→はんだペースト化」の工程を必要とするため生産性に乏しい。なお、当該はんだ合金を被めっき物の表面にめっき加工処理したことのみが記載されているが、そのめっき処理の詳細は示されていない。
特許文献3記載のめっき方法で得られるSn-In-Biはんだ合金めっき層は、Biが10質量%以下、Inが20質量%以下、残部がSnの組成で、融点が180~220℃のため、リフロー温度が260℃程度と非常に高く、実装時の接合温度が140℃以下では接合することができない。
また、スマートフォンやセンサー類の高機能化需要に向けてフレキシブル基板やストレッチャブル基板に使用される樹脂基板、圧電素子CdTe半導体素子、CCD素子、フォログラム素子などの耐熱性の低い配線基板や電子素子の需要増が予想されている。これに伴い実装工程で低温接合(140℃以下)できる導電性接合材料およびその接合方法の開発が求められている。
更に、これらの導電性接合材料を用いた電子製品は、通常の使用環境下では、季節変動、屋内外、電子製品の作動による自己発熱などによって60~80℃程度まで温度上昇しうることを考慮すると、接合材料の融点が80℃以下だと接合強度の低下などの耐久性に問題が生じる可能性がある。そのため、接合材料としての融点はこれ以上、好ましくは、85℃以上は必要と考える。
前述した様に、近年はRoHS規制等による有害物質に対する規制が厳しくなってきている。従来から半導体製品の製造工程で導電性接合材料として使用されてきたPb含有はんだ合金も規制対象となるため、Pbフリーはんだ合金への転換が求められている。
また、集積回路は微細化の進展に伴い、実装時の接合精度の向上および接合工程の簡便性の向上などの高信頼性、低コスト化が求められている。
また、集積回路は微細化の進展に伴い、実装時の接合精度の向上および接合工程の簡便性の向上などの高信頼性、低コスト化が求められている。
本発明は、このような課題を鑑みてなされたものであり、本発明の目的は接合信頼性が高く、140℃以下での低温接合が可能で、かつ、電子製品の通常の使用環境下での接合耐久性が維持できるPbフリーの低融点の導電性接合部材を提供することにある。
従来のPbフリーの導電性接合材料であるSn-Ag系、Sn-Cu系、Sn-Ag-Cu系の融点は200℃以上、Sn-Bi系、Sn-Bi-In系の融点は約120℃以上である。実装時のリフロー温度(接合温度)はこれらの融点よりも約20℃以上高くする必要がある。そのため、少なくとも140℃以上のリフロー温度となり、必ずしも低温の接合方法に適しているとは言えるものでなかった。また、はんだ成分の金属を混合、溶融してはんだ合金とした後、解砕、粉砕したはんだ合金微粒子をペースト化して用いるため、煩雑で手間とコストを要し生産性に乏しいことも課題であった。
しかしながら、本発明者らは、Bi、InおよびSnを特定の組成で含むめっき層を形成し、このめっき層のまま、またはこれを加熱リフローしてバンプ化したものを用いることで電子部品実装工程の簡便性が向上すること、前記めっき層やバンプの融点は86~111℃であり、140℃以下での低温実装ができることを見出し本発明の完成に至った。
即ち、本発明の要旨は、以下の通りである。
即ち、本発明の要旨は、以下の通りである。
<1> BiとInとSnとの合計を100質量%としたとき、Biを46質量%以上72質量%以下、Inを26質量%以上54質量%以下、Snを2質量%以下含み、融点が86~111℃である低融点合金を含む低融点接合部材。
<2> 前記低融点合金におけるBiとInとSnとの合計を100質量%としたとき、Biを46質量%以上72質量%以下、Inを26質量%以上53.9質量%以下、Snを0.1質量%以上2質量%以下含む前記<1>に記載の低融点接合部材。
<3> 前記低融点合金が、BiとInとSnとの合計を100質量%としたとき、Biを46質量%以上51質量%以下、Inを47質量%以上54質量%以下、Snを2質量%以下含み、融点が86~91℃である、前記<1>または<2>に記載の低融点接合部材。
<4> 前記低融点合金が、BiとInとSnとの合計を100質量%としたとき、Biを63質量%以上72質量%以下、Inを26質量%以上37質量%以下、Snを2質量%以下含み、融点が106~111℃である、前記<1>または<2>に記載の低融点接合部材。
<5> 前記低融点合金により形成されためっき層を有する前記<1>から<4>のいずれかに記載の低融点接合部材。
<6> 前記低融点合金により形成されためっき層を、加熱リフローさせてなるバンプを有する前記<1>から<4>のいずれかに記載の低融点接合部材。
<7> 前記低融点合金が、Ag、Cu、Ni、Zn、およびSbからなる群から選択される1以上の混合成分を含み、前記低融点合金における混合成分の合計質量が0.001質量%以上3.0質量%以下である前記<1>から<6>のいずれかに記載の低融点接合部材。
<8> Ti、Ni、Cu、Au、Sn、Ag、Cr、Pd、Pt、W、Co、TiW、NiP、NiB、NiCo、およびNiVからなる群から選択される1以上のアンダーメタルを成膜したものの上に前記低融点合金が配置される前記<1>から<7>のいずれかに記載の低融点接合部材。
<9> 大きさが1mm以下である、微小金属ボール、導電性の金属の被覆層を有する微小樹脂ボール、はんだ合金の被覆層を有する微小樹脂ボール、および微小ピン部材からなる群から選択されるいずれかのコア材の表層が前記低融点合金で被覆された微小部材を有する前記<1>から<8>のいずれかに記載の低融点接合部材。
<10> 導電性接合部材上に前記微小部材が実装された前記<9>に記載の低融点接合部材。
<2> 前記低融点合金におけるBiとInとSnとの合計を100質量%としたとき、Biを46質量%以上72質量%以下、Inを26質量%以上53.9質量%以下、Snを0.1質量%以上2質量%以下含む前記<1>に記載の低融点接合部材。
<3> 前記低融点合金が、BiとInとSnとの合計を100質量%としたとき、Biを46質量%以上51質量%以下、Inを47質量%以上54質量%以下、Snを2質量%以下含み、融点が86~91℃である、前記<1>または<2>に記載の低融点接合部材。
<4> 前記低融点合金が、BiとInとSnとの合計を100質量%としたとき、Biを63質量%以上72質量%以下、Inを26質量%以上37質量%以下、Snを2質量%以下含み、融点が106~111℃である、前記<1>または<2>に記載の低融点接合部材。
<5> 前記低融点合金により形成されためっき層を有する前記<1>から<4>のいずれかに記載の低融点接合部材。
<6> 前記低融点合金により形成されためっき層を、加熱リフローさせてなるバンプを有する前記<1>から<4>のいずれかに記載の低融点接合部材。
<7> 前記低融点合金が、Ag、Cu、Ni、Zn、およびSbからなる群から選択される1以上の混合成分を含み、前記低融点合金における混合成分の合計質量が0.001質量%以上3.0質量%以下である前記<1>から<6>のいずれかに記載の低融点接合部材。
<8> Ti、Ni、Cu、Au、Sn、Ag、Cr、Pd、Pt、W、Co、TiW、NiP、NiB、NiCo、およびNiVからなる群から選択される1以上のアンダーメタルを成膜したものの上に前記低融点合金が配置される前記<1>から<7>のいずれかに記載の低融点接合部材。
<9> 大きさが1mm以下である、微小金属ボール、導電性の金属の被覆層を有する微小樹脂ボール、はんだ合金の被覆層を有する微小樹脂ボール、および微小ピン部材からなる群から選択されるいずれかのコア材の表層が前記低融点合金で被覆された微小部材を有する前記<1>から<8>のいずれかに記載の低融点接合部材。
<10> 導電性接合部材上に前記微小部材が実装された前記<9>に記載の低融点接合部材。
<11> 少なくともBiめっきおよびInめっきを含むめっき処理を行い、BiとInとSnとの合計を100質量%としたとき、Biを46質量%以上72質量%以下、Inを26質量%以上54質量%以下、Snを2質量%以下含むめっき層を、被めっき物上に形成するめっき工程を有する低融点接合部材の製造方法。
<12> 前記めっき工程が、以下のめっき工程(A)またはめっき工程(B)である前記<11>に記載の低融点接合部材の製造方法。
めっき工程(A):めっき処理がBiめっきおよびInめっきを含み、Biめっきを行った後、Inめっきを行う工程
めっき工程(B):めっき処理が、Biめっき、InめっきおよびSnめっきを含み、被めっき物に初めに行うめっき処理がSnめっきまたはBiめっきであり、前記Snめっきおよび前記Biめっきを行った後、前記Inめっきを行う工程
<13> 導電性接合部の上に配置された前記<11>または<12>に記載の製造方法で製造された低融点接合部材を、加熱リフローしてバンプを形成する低融点接合部材の製造方法。
<12> 前記めっき工程が、以下のめっき工程(A)またはめっき工程(B)である前記<11>に記載の低融点接合部材の製造方法。
めっき工程(A):めっき処理がBiめっきおよびInめっきを含み、Biめっきを行った後、Inめっきを行う工程
めっき工程(B):めっき処理が、Biめっき、InめっきおよびSnめっきを含み、被めっき物に初めに行うめっき処理がSnめっきまたはBiめっきであり、前記Snめっきおよび前記Biめっきを行った後、前記Inめっきを行う工程
<13> 導電性接合部の上に配置された前記<11>または<12>に記載の製造方法で製造された低融点接合部材を、加熱リフローしてバンプを形成する低融点接合部材の製造方法。
<14> 前記<1>から<10>のいずれかに記載の低融点接合部材を有する半導体電子回路。
<15> 配線基板と、半導体チップ表面との間に配置された前記<1>から<10>のいずれかに記載の低融点接合部材を、105~140℃で加熱リフローして前記配線基板と前記半導体チップを接合する半導体電子回路の実装方法。
<15> 配線基板と、半導体チップ表面との間に配置された前記<1>から<10>のいずれかに記載の低融点接合部材を、105~140℃で加熱リフローして前記配線基板と前記半導体チップを接合する半導体電子回路の実装方法。
本発明の低融点接合部材は、Pbフリーの低融点の導電性接合部材であり、接合信頼性が高く、140℃以下での低温接合が可能で、かつ、電子製品の通常の使用環境下での接合耐久性が維持できる。また、本発明の製造方法は、Pbフリーの組成を容易に調整することができ、本発明の低融点接合部材を簡便に製造することができる。
以下に本発明について詳述するが、本発明は、以下の実施の形態に限定されるものではなく、その要旨の範囲内で種々に変更して実施することができる。なお、本明細書において「~」という表現を用いる場合、その前後の数値又は物性値を含む表現として用いるものとする。
<本発明の低融点接合部材>
本発明は、BiとInとSnとの合計を100質量%としたとき、Biを46質量%以上72質量%以下、Inを26質量%以上54質量%以下、Snを2質量%以下含み、融点が86~111℃である低融点合金を含む低融点接合部材(以下、「本発明の接合部材」と記載する場合がある。)に関するものである。
本発明は、BiとInとSnとの合計を100質量%としたとき、Biを46質量%以上72質量%以下、Inを26質量%以上54質量%以下、Snを2質量%以下含み、融点が86~111℃である低融点合金を含む低融点接合部材(以下、「本発明の接合部材」と記載する場合がある。)に関するものである。
本発明の接合部材は、Pbフリーの組成を容易に調整でき、低温で接合でき低温実装性に優れる。
前記組成範囲に制御した低融点合金の融点は86~111℃であるため、この低融点合金を接合部材に用いることで、集積回路の低温実装の実現に大きく寄与できる。さらに、本発明の接合部材は、低温で処理できるため実装時に消費するエネルギーも低減することができる。また、めっきにより製造する場合には合金化のための熱処理に消費するエネルギーも低減することができる。
前記組成範囲に制御した低融点合金の融点は86~111℃であるため、この低融点合金を接合部材に用いることで、集積回路の低温実装の実現に大きく寄与できる。さらに、本発明の接合部材は、低温で処理できるため実装時に消費するエネルギーも低減することができる。また、めっきにより製造する場合には合金化のための熱処理に消費するエネルギーも低減することができる。
本発明の接合部材は、加熱リフローにより低融点合金とこれを配置する部材を接合した場合の接着強度が既存のPbフリーはんだ(Sn2.5Ag、Sn3.2Ag、Sn58Bi合金など)の3mg/μm2と同等以上の強度を発現することから実装用導電性接合材として使用できる。
また、本発明の接合部材の低融点合金は融点が86~111℃であるため、電子製品の通常の使用温度環境下において十分な接合耐久性を有する。
[低融点合金]
本発明の接合部材に含まれる低融点合金は、BiとInとSnとの合計を100質量%としたとき、Biを46質量%以上72質量%以下、Inを26質量%以上54質量%以下、Snを2質量%以下含み、融点が86~111℃である。
本発明の接合部材に含まれる低融点合金は、BiとInとSnとの合計を100質量%としたとき、Biを46質量%以上72質量%以下、Inを26質量%以上54質量%以下、Snを2質量%以下含み、融点が86~111℃である。
図1は、本発明の接合部材に用いられる低融点合金を説明するためのBi-In-Sn三元系状態図の一部拡大図である。本発明に係る接合部材に用いられる低融点合金は、Bi-In-Sn三元系状態図の底辺InBiを含む(即ち、Snの濃度が0%を含む)、特定の範囲内の組成である。具体的には、Bi-In-Sn三元状態図で、Biがx質量%、Inがy質量%、Snがz質量%である点を(x、y、z)とするとき、点1(46、54、0)、点2(72、28、0)、点3(72、26、2)、点4(46、52、2)の4点を頂点とする四角形の範囲内にBi(ビスマス)、In(インジウム)、Sn(スズ)の濃度を制御したものである。
即ち、本発明の接合部材を構成する低融点合金は、Snを含まないBi-In系低融点合金またはSnを含むBi-In-Sn系低融点合金である。
即ち、本発明の接合部材を構成する低融点合金は、Snを含まないBi-In系低融点合金またはSnを含むBi-In-Sn系低融点合金である。
このような組成の範囲内で、BiおよびInの2成分またはBi、InおよびSnの3成分を積層めっきすることで、融点が86~111℃のめっき層となる。また、このめっき層を105~140℃で加熱溶融することで、めっき層と同等の融点を有するはんだ合金として用いることもできる。また、前記組成のめっき層やはんだ合金の融点は安定して86~111℃とすることができ、低温領域の105~140℃での加熱リフローによる接合が可能で低温実装に好適である。また、接合信頼性が高い接合部材とできる。
なお、本発明における融点は、DSC(示差走査熱量計)を用いて求められる。DSCの昇温過程の吸熱プロファイルにおいて、各成分の融解熱が吸熱ピークとして表れる。測定サンプルの組成によって単独または複数の吸熱ピークとなる。本発明では、便宜的に各吸熱ピークのトップ温度をその成分の融点として扱い、複数ピークある場合は、最も低い温度の吸熱ピークを最低融点(固相線温度)、最も高い温度の吸熱ピークを最高融点(液相線温度)として扱う。
低融点合金中のBi、InおよびSnの合計に対するBiの含有量は、46~72質量%である。Biが46質量%未満では、86℃未満で吸熱ピークが生じ、86℃未満の低融点成分が含まれてくるため、通常の使用環境下での温度耐久性の低下が懸念されて好ましくない。一方、Biが72質量%を超えると、残留Biに由来する272℃の吸熱ピーク強度が増し、高融点成分が増加する傾向となり好ましくない。残留Bi起因の高融点成分が含まれてくると、140℃の加熱リフローでは未溶融物が残留し、接合強度や寸法精度等の接合材料としての信頼性低下が懸念される。
低融点合金中のBi、InおよびSnの合計に対するInの含有量は、26~54質量%である。Inが26質量%未満の場合は、Bi融点近傍の272℃に吸熱ピークが生じ、残留Biに由来する高融点成分を含むこととなり好ましくない。一方、Inが54質量%を超える場合は、86℃未満で吸熱ピークが生じ、86℃未満の低融点成分を含むこととなり好ましくない。また、比較的高価なInの比率が多いものとなりコストが高くなり汎用性が低下する。
低融点合金中のBi、InおよびSnの合計に対するSnの含有量は、2質量%以下である。Snが2.0質量%を超えると、86℃未満で吸熱ピークが生じ、86℃未満の低融点成分を含むこととなり好ましくない。Snは、1.0質量%未満としてもよく、0.9質量%以下としてもよく、0.8質量%以下としてもよい。
低融点合金はSnを含まない(Snが0質量%である)構成であってもよく、Bi-In系低融点合金とできる。
また、Snを0.1質量%以上や、0.2質量%以上、0.3質量%以上で含んでもよい。Snを0.1質量%以上とすることで、被めっき物または被接合部材との濡れ性の向上や、接合強度または接合耐久性の向上が期待される。
例えば、低融点合金は、BiとInとSnとの合計を100質量%としたとき、Biを46~72質量%、Inを26~53.9質量%、Snを0.1~2質量%含むBi-In-Sn系低融点合金や、Biを46~72質量%、Inを27.1~53.9質量%、Snを0.1~0.9質量%含むBi-In-Sn系低融点合金としてよい。
例えば、低融点合金は、BiとInとSnとの合計を100質量%としたとき、Biを46~72質量%、Inを26~53.9質量%、Snを0.1~2質量%含むBi-In-Sn系低融点合金や、Biを46~72質量%、Inを27.1~53.9質量%、Snを0.1~0.9質量%含むBi-In-Sn系低融点合金としてよい。
本発明の接合部材に用いられる低融点合金の融点は、86℃~111℃である。半導体電子部品実装時の導電性接合材料としてはんだ合金を用いた電子製品は、季節変動、屋内外、電子製品の作動による自己発熱などが起こる通常の使用環境下において用いられる。そのため、融点が80℃以下では、接合強度の低下が懸念され、その耐久性が乏しい場合がある。
低融点合金のDSC測定において、以下の(a)~(c)のようなDSC測定プロファイルを示すものは、吸熱ピークとして現れる融点の温度範囲(固相線温度~液相線温度)が狭いため、実装時の加熱リフローの短時間化でき、かつ接合信頼性を高める効果が期待できるため、好ましい。
(a)単独の吸熱ピークを示すもの
(b)吸熱ピークを複数示す場合であっても、最も大きな吸熱ピーク高さに対して、他の吸熱ピークの高さが1/10以下であるもの
(c)大きな吸熱ピーク高さをもつ吸熱ピークを複数示す場合であっても、大きな吸熱ピーク高さをもつ吸熱ピークのトップ温度の差が5℃以内であるもの
(a)単独の吸熱ピークを示すもの
(b)吸熱ピークを複数示す場合であっても、最も大きな吸熱ピーク高さに対して、他の吸熱ピークの高さが1/10以下であるもの
(c)大きな吸熱ピーク高さをもつ吸熱ピークを複数示す場合であっても、大きな吸熱ピーク高さをもつ吸熱ピークのトップ温度の差が5℃以内であるもの
低融点合金は、Biを46~51質量%、Inを47~54質量%、Snを0~2質量%含むことが好ましい。このような組成の低融点合金は、86~91℃にピークトップを有する単独の吸熱ピークを示す。また、複数の吸熱ピークを示す場合であっても、86~91℃にピークトップを有する吸熱ピークの吸熱ピーク高さが、他の吸熱ピークよりも大きなものとなるなど、前述の(a)~(c)のようなDSC測定プロファイルを示す。
例えば、Biが46質量%以上51質量%以下、Inが49質量%以上54質量%以下であり、Snを含まない(Snが0質量%である)低融点合金としてよい。Biが46質量%以上51質量%以下、Inが47質量%以上53.9質量%以下、Snが0.1質量%以上2質量%以下の低融点合金としてよい。Biが46質量%以上51質量%以下、Inが48質量%超53.9質量%以下、Snが0.1質量%以上1質量%未満の低融点合金としてよい。Biが46質量%以上51質量%以下、Inが48.1質量%以上53.9質量%以下、Snが0.1質量%以上0.9質量%以下の低融点合金としてよい。Biが46質量%以上51質量%以下、Inが48.1質量%以上53.7質量%以下、Snが0.3質量%以上0.9質量%以下の低融点合金としてよい。
また、低融点合金は、Biを63~72質量%、Inを26~37質量%、Snを0~2質量%含むことが好ましい。このような組成の低融点合金は、106~111℃にピークトップを有する単独の吸熱ピークを示す。また、複数の吸熱ピークを示す場合であっても、106~111℃にピークトップを有する吸熱ピークの吸熱ピーク高さが、他の吸熱ピークよりも大きなものとなるなど、前述の(a)~(c)のようなDSC測定プロファイルを示す。
例えば、Biが63質量%以上72質量%以下、Inが28質量%以上37質量%以下であり、Snを含まない(Snが0質量%である)低融点合金としてよい。Biが63質量%以上72質量%以下、Inが26質量%以上36.9質量%以下、Snが0.1質量%以上2質量%以下の低融点合金としてよい。Biが63質量%以上72質量%以下、Inが27質量%超36.9質量%以下、Snが0.1質量以上1質量%未満の低融点合金としてよい。Biが63質量%以上72質量%以下、Inが27.1質量%以上36.9質量%以下、Snが0.1質量%以上0.9質量%以下の低融点合金としてよい。Biが63質量%以上72質量%以下、Inが27.1質量%以上36.7質量%以下、Snが0.3質量%以上0.9質量%以下の低融点合金としてよい。
なお、低融点合金におけるBi、InおよびSnの質量濃度は、めっき層やはんだ合金バンプ、微小コア材の被覆層などの低融点合金部分において、BiとInとSnの合計を100質量%として換算したときのBi、In、Snのそれぞれの成分の濃度である。
これらの組成は実装における接合部材の求められる耐熱性に応じて、適時選択して用いることが好ましい。
低融点合金は、Bi、InおよびSn以外を含んでよい。例えば、低融点合金は、Bi、In、Snに加えて、混合成分および不可避的に含まれる不純物からなる合金としてよい。また、Bi、In、混合成分および不可避的に含まれる不純物からなる合金としてもよい。
(混合成分)
めっき層の皮膜の平滑性や、密着性などの物性向上の目的で、融点が111℃を超えない範囲で、適宜、混合成分を含んでもよい。例えば、低融点合金は、Ag、Cu、Ni、Zn、およびSbからなる群から選択される1以上の混合成分を含み、低融点合金における前記混合成分の合計質量が占める割合(混合成分の合計質量/合金の質量)が、0.001~3.0質量%の範囲とすることができる。
めっき層の皮膜の平滑性や、密着性などの物性向上の目的で、融点が111℃を超えない範囲で、適宜、混合成分を含んでもよい。例えば、低融点合金は、Ag、Cu、Ni、Zn、およびSbからなる群から選択される1以上の混合成分を含み、低融点合金における前記混合成分の合計質量が占める割合(混合成分の合計質量/合金の質量)が、0.001~3.0質量%の範囲とすることができる。
なお、Pbフリーとして使用するためにPbの混合量を低減することが好ましく、低融点合金におけるPbの濃度は0.1質量%以下が好ましく、0.05質量%以下がより好ましく、0.01質量%以下がより好ましい。Pbは検出下限以下であることがさらに好ましい。
低融点合金は、原料や製造工程上、不可避的に含まれる不純物を含むものでもよい。このような不純物としては、Fe(鉄)やC(炭素)などがあげられる。
低融点合金に対するSn、BiおよびInの合計量が占める割合(SnとBiとInとの合計質量/低融点合金の全質量)は、70質量%以上が好ましく、80質量%以上がより好ましく、90質量%以上がさらに好ましく、95質量%以上が特に好ましい。また、97質量%以上や、98質量%以上、99質量%以上としてもよい。
(めっき層)
低融点合金は、めっき層を形成することができる。めっき層を、基板や微小コア材の表面に形成させることで、本発明の接合部材を得ることができる。めっき層については、本発明の製造方法において詳しく説明する。
低融点合金は、めっき層を形成することができる。めっき層を、基板や微小コア材の表面に形成させることで、本発明の接合部材を得ることができる。めっき層については、本発明の製造方法において詳しく説明する。
(はんだ合金バンプ)
低融点合金は、はんだ合金バンプを形成することができる。例えば、Biを46~72質量%、Inを26~54質量%、Snを0~2質量%含むめっき層を加熱リフローさせてなるはんだ合金バンプとできる。基板上に形成されためっき層を加熱リフローすることで、基板と、基板上に形成された低融点合金からなるはんだ合金バンプを有する接合部材を得ることができる。
低融点合金は、はんだ合金バンプを形成することができる。例えば、Biを46~72質量%、Inを26~54質量%、Snを0~2質量%含むめっき層を加熱リフローさせてなるはんだ合金バンプとできる。基板上に形成されためっき層を加熱リフローすることで、基板と、基板上に形成された低融点合金からなるはんだ合金バンプを有する接合部材を得ることができる。
(微小コア材の被覆層)
低融点合金は、大きさが1mm以下である、微小金属ボール、導電性の金属の被覆層を有する微小樹脂ボール、はんだ合金の被覆層を有する微小樹脂ボール、および微小ピン部材からなる群から選択されるいずれかの微小コア材の表面を被覆する被覆層を形成することができる。微小コア材の被覆は、めっきにより被覆したり、低融点合金で被覆してよい。
低融点合金は、大きさが1mm以下である、微小金属ボール、導電性の金属の被覆層を有する微小樹脂ボール、はんだ合金の被覆層を有する微小樹脂ボール、および微小ピン部材からなる群から選択されるいずれかの微小コア材の表面を被覆する被覆層を形成することができる。微小コア材の被覆は、めっきにより被覆したり、低融点合金で被覆してよい。
[接合部材]
本発明の接合部材に用いられる低融点合金は、融点が86~111℃の範囲のであるため、その融点以上の加熱で溶融し、その融点未満および20~30℃程度の常温付近では固体である。低融点合金からなるめっき層やはんだ合金バンプ、低融点合金で被覆された微小コア材は接合部として機能することから、低融点合金からなるめっき層、低融点合金からなるはんだ合金バンプ、または低融点合金で被覆された微小コア材を接合部として備え、被接合物と接合するものを本発明においては接合部材とよぶ。
本発明の接合部材に用いられる低融点合金は、融点が86~111℃の範囲のであるため、その融点以上の加熱で溶融し、その融点未満および20~30℃程度の常温付近では固体である。低融点合金からなるめっき層やはんだ合金バンプ、低融点合金で被覆された微小コア材は接合部として機能することから、低融点合金からなるめっき層、低融点合金からなるはんだ合金バンプ、または低融点合金で被覆された微小コア材を接合部として備え、被接合物と接合するものを本発明においては接合部材とよぶ。
本発明の接合部材は、低融点合金からなるめっき層そのもの、または、低融点合金からなるはんだ合金バンプそのものであってよい。
低融点合金により形成されためっき層を、加熱リフローすることでバンプ(はんだ合金バンプや微小部材搭載型バンプ)を形成できるので、本発明の接合部材は、低融点合金により形成されためっき層を、加熱リフローさせてなるバンプを有するものとできる。
本発明の接合部材は、基板と、基板上に形成された低融点合金(めっき層またははんだ合金バンプ)とを有するものとしてもよい。例えば、本発明の接合部材は、Ti、Ni、Cu、Au、Sn、Ag、Cr、Pd、Pt、W、Co、TiW、NiP、NiB、NiCo、およびNiVからなる群から選択される1以上のアンダーメタルを含むアンダーメタルの層を有する基板と、アンダーメタルの層の上に配置された低融点合金を有するものとできる。アンダーメタル層を有する基板としては、半導体チップなどが挙げられる。
本発明の接合部材は、微小コア材の表面に低融点合金(めっき層またははんだ合金からなる被覆層)を有する微小部材を有するものとしてもよい。また、微小コア材の表面に低融点合金を有する微小部材を、基板等の上に配置したものを接合部材としてもよい。例えば、微小コア材がめっき層で被覆された微小部材を、導電性接合部が設けられた基板の導電性接合部の上に実装し、加熱リフローすることで、導電性接合部が設けられた基板と、導電性接合部の上に配置された微小部材搭載型バンプを有する接合部材を得ることができる。
めっき層またははんだ合金バンプを形成させる部材や、微小コア材、微小コア材の表面が低融点合金で被覆された微小部材を配置させる部材としては、本発明の製造方法に記載する被めっき物を用いることができる。
<本発明の低融点接合部材の製造方法>
本発明の接合部材は、例えば、低融点合金の各々の原料金属を配合し、溶融して低融点はんだ合金を作製する方法や、被めっき物の表面にBi、InおよびSnの各濃度が所定の組成範囲になる様に2成分または3成分をそれぞれ積層めっきして低融点めっき層を形成する方法、このめっき層を加熱リフローして低融点はんだ合金バンプを作製する方法などで得ることができる。
本発明の接合部材は、例えば、低融点合金の各々の原料金属を配合し、溶融して低融点はんだ合金を作製する方法や、被めっき物の表面にBi、InおよびSnの各濃度が所定の組成範囲になる様に2成分または3成分をそれぞれ積層めっきして低融点めっき層を形成する方法、このめっき層を加熱リフローして低融点はんだ合金バンプを作製する方法などで得ることができる。
これらの中でも、低融点めっき層の形成を利用する方法(めっき積層法)は組成を調整しやすく、Bi-InまたはBi-In-Snの合金化とそのバンプ化が一気に行えるため簡便性および接合信頼性に優れ、工業的には有用である。
<本発明の製造方法>
本発明の接合部材は、少なくともBiめっきおよびInめっきを含むめっき処理を行い、BiとInとSnとの合計を100質量%としたとき、Biを46質量%以上72質量%以下、Inを26質量%以上54質量%以下、Snを2質量%以下含むめっき層を、被めっき物上に形成するめっき工程を有する製造方法(以下、「本発明の製造方法」と記載する場合がある。)で製造することが好ましい。
本発明の接合部材は、少なくともBiめっきおよびInめっきを含むめっき処理を行い、BiとInとSnとの合計を100質量%としたとき、Biを46質量%以上72質量%以下、Inを26質量%以上54質量%以下、Snを2質量%以下含むめっき層を、被めっき物上に形成するめっき工程を有する製造方法(以下、「本発明の製造方法」と記載する場合がある。)で製造することが好ましい。
本発明の製造方法は、本発明の接合部材を効率よく製造することができる。本発明の製造方法は、Pbフリーの組成を容易に調整できる。また得られる接合部材は、低温で接合でき低温実装性に優れる。また、めっきにより積層することでめっき層の組成の再現性が得られると共に、めっき層を前記低融点合金の組成範囲内となるように任意に制御しやすい。
また、めっきは合金化などにも適しており、製造時の熱処理に消費するエネルギーも低減することができる。
また、めっきは合金化などにも適しており、製造時の熱処理に消費するエネルギーも低減することができる。
本発明において、本発明の製造方法により本発明の接合部材を製造することができる。本発明において、本発明の製造方法と本発明の接合部材のそれぞれの発明のそれぞれに対応する構成は相互に利用することができる。
以下に、本発明の製造方法に用いられる材料や各工程について説明する。
[被めっき物]
被めっき物は、めっき層が形成される(配置される)対象となる部材である。また、基板上に形成されためっき層を加熱リフローすることではんだ合金化ができることから、被めっき物は、はんだバンプが形成される対象となる部材にもできる。
被めっき物は、めっき層が形成される(配置される)対象となる部材である。また、基板上に形成されためっき層を加熱リフローすることではんだ合金化ができることから、被めっき物は、はんだバンプが形成される対象となる部材にもできる。
(基板)
本発明の製造方法の対象となる被めっき物としては、LSIや半導体チップなどの半導体電子部品や、半導体電子部品またはこれを複数搭載して回路構成されたパッケージやモジュールとするためのプリント配線板などの配線基板などの基板が挙げられる。これらの被めっき物は、必要に応じてその表面をフォトリソグラフィー等により所要の導電性接合部(パッド)がパターン形成されたものを使用する。
本発明の製造方法の対象となる被めっき物としては、LSIや半導体チップなどの半導体電子部品や、半導体電子部品またはこれを複数搭載して回路構成されたパッケージやモジュールとするためのプリント配線板などの配線基板などの基板が挙げられる。これらの被めっき物は、必要に応じてその表面をフォトリソグラフィー等により所要の導電性接合部(パッド)がパターン形成されたものを使用する。
(アンダーメタルの形成)
被めっき物は、導電性接合部がパターン形成された基板の表面に、必要に応じてTi(チタン)、Ni(ニッケル)、Cu(銅)、Au(金)、Sn(スズ)、Ag(銀)、Cr(クロム)、Pd(パラジウム)、Pt(白金)、W(タングステン)、Co(コバルト)、TiW(チタン-タングステン)、NiP(ニッケル-リン)、NiB(ニッケル-ホウ素)、NiCo(ニッケル-コバルト)、およびNiV(ニッケル-バナジウム)からなる群から選択される1以上のアンダーメタルを成膜したもの(例えば、アンダーメタルの層を有する基板)を用いることも可能である。これらのアンダーメタルは、単独または複数を積層して用いても構わない。成膜方法は、蒸着、PVD、めっき法などから適応可能な方法を適時選択して用いれば良い。成膜の膜厚は、各々で0.01~10μmの範囲で適時設定すれば良い。
被めっき物は、導電性接合部がパターン形成された基板の表面に、必要に応じてTi(チタン)、Ni(ニッケル)、Cu(銅)、Au(金)、Sn(スズ)、Ag(銀)、Cr(クロム)、Pd(パラジウム)、Pt(白金)、W(タングステン)、Co(コバルト)、TiW(チタン-タングステン)、NiP(ニッケル-リン)、NiB(ニッケル-ホウ素)、NiCo(ニッケル-コバルト)、およびNiV(ニッケル-バナジウム)からなる群から選択される1以上のアンダーメタルを成膜したもの(例えば、アンダーメタルの層を有する基板)を用いることも可能である。これらのアンダーメタルは、単独または複数を積層して用いても構わない。成膜方法は、蒸着、PVD、めっき法などから適応可能な方法を適時選択して用いれば良い。成膜の膜厚は、各々で0.01~10μmの範囲で適時設定すれば良い。
(導電性ポストの形成)
集積回路の微細化に伴って導電性接合材料のはんだ合金を狭い間隔(狭ピッチ)で並べることによる実装時(加熱リフロー時)のショート防止などの目的で設けられる円柱状の導電性ポストがアンダーメタルの層の上に形成されたものを被めっき物として用いることも可能である。円柱状のポスト材としては、Cu、Ag、Niなどの導電性金属から適時選択すれば良い。円柱状ポストの形成は、PVD、めっき法などから適応可能な方法を適時選択して用いれば良い。円柱状ポストの高さは、1~200μmの範囲が通常であり、その必要に応じて適時設定すれば良い。
集積回路の微細化に伴って導電性接合材料のはんだ合金を狭い間隔(狭ピッチ)で並べることによる実装時(加熱リフロー時)のショート防止などの目的で設けられる円柱状の導電性ポストがアンダーメタルの層の上に形成されたものを被めっき物として用いることも可能である。円柱状のポスト材としては、Cu、Ag、Niなどの導電性金属から適時選択すれば良い。円柱状ポストの形成は、PVD、めっき法などから適応可能な方法を適時選択して用いれば良い。円柱状ポストの高さは、1~200μmの範囲が通常であり、その必要に応じて適時設定すれば良い。
(微小コア材)
以下に説明するように、大きさが1mm以下である、微小金属ボール、導電性の金属の被覆層を有する微小樹脂ボール、はんだ合金の被覆層を有する微小樹脂ボール、および微小ピン部材からなる群から選択されるいずれかの微小コア材を被めっき物とすることもできる。これらを被めっき物とすることで、微小部材の接合部材を得ることができる。
以下に説明するように、大きさが1mm以下である、微小金属ボール、導電性の金属の被覆層を有する微小樹脂ボール、はんだ合金の被覆層を有する微小樹脂ボール、および微小ピン部材からなる群から選択されるいずれかの微小コア材を被めっき物とすることもできる。これらを被めっき物とすることで、微小部材の接合部材を得ることができる。
ボールグリッドアレイ(以下、BGAという)等の微小ボール搭載型の導電性接合材料のコアボールとして用いられる微小ボールを被めっき物として用いることも可能である。微小ボールは、直径1mm以下であり、微小金属ボールまたは微小樹脂ボールを使用できる。特に微小樹脂ボールは電子回路部品の軽量化、熱応力緩和(弾性変形が可能)などに有効なコアボール材として用いられている。
微小金属ボールとしては、例えば、直径が0.05~1.0mmのCu、Ni-Co-Fe合金、Ni-Fe合金などの導電性金属球であればいずれも用いることができる。また、必要に応じてその表面に厚み0.1~30μmのNi、Cu、はんだなどの導電性被覆を施した微小金属ボールの使用も可能である。
微小樹脂ボールとしては、例えば、直径が0.05~1.0mmのアクリル樹脂、ポリプロピレン樹脂、塩化ビニル樹脂、ポリフェニレンサルファイト、ジビニルベンゼン架橋重合体などの一般的な樹脂で微小ボール化が可能なものであればいずれも用いることができる。なお、これらの微小樹脂ボールは非導電性のため、その表面に無電解めっき等により0.5~5.0μm程度のNi、Cu、はんだなどの導電性金属または合金等で被覆したものを使用する。
また、微小コア材はボール状に限られず、円柱状や角柱状、錘状、またこれらの角を面取りした形状などの微小ピン部材を用いることもできる。微小ピン部材は、前述の微小金属ボールや微小樹脂ボールに準じる材質や大きさ等を有する微小金属ピンや微小樹脂ピンを用いることができる。なお、微小ピン部材の場合、最も小さい辺を、微小金属ボールや微小樹脂ボールにおける直径に相当するものとする。
[被めっき物の表面洗浄・乾燥]
本発明の製造方法は、めっき工程の前に、被めっき物の表面洗浄・乾燥を行ってもよい。
被めっき物の表面洗浄は、被めっき物の表面の付着物を除去して清浄化することが目的であり、付着物除去が可能な溶媒を選定して用いる。例えば、有機溶媒としてはメタノール、エタノール、イソプロピルアルコール等の低級アルコール類、アセトン、メチルエチルケトン(MEK)、イソブチルケトン(MIBK)等のケトン類などが挙げられる。水系溶媒としては、アンモニア、有機アミン化合物等と過酸化水素水の併用、アニオン系、カチオン系、ノニオン系の界面活性剤などが添加された水溶液が挙げられる。これらの溶媒のうち、被めっき物の材質を侵さないことを考慮して適時選択して用いる。
本発明の製造方法は、めっき工程の前に、被めっき物の表面洗浄・乾燥を行ってもよい。
被めっき物の表面洗浄は、被めっき物の表面の付着物を除去して清浄化することが目的であり、付着物除去が可能な溶媒を選定して用いる。例えば、有機溶媒としてはメタノール、エタノール、イソプロピルアルコール等の低級アルコール類、アセトン、メチルエチルケトン(MEK)、イソブチルケトン(MIBK)等のケトン類などが挙げられる。水系溶媒としては、アンモニア、有機アミン化合物等と過酸化水素水の併用、アニオン系、カチオン系、ノニオン系の界面活性剤などが添加された水溶液が挙げられる。これらの溶媒のうち、被めっき物の材質を侵さないことを考慮して適時選択して用いる。
被めっき物の表面洗浄は、室温~100℃の範囲内でこれらの溶媒中に浸漬または溶媒でのシャワー洗浄などの方法で洗浄する。溶媒洗浄後は、表面に付着した溶媒成分を水洗して、表面を清浄化すれば良い。次に、被めっき物の乾燥であるが、室温~100℃の範囲で加温乾燥または通風乾燥すれば良い。なお、乾燥工程は省略して次のめっき工程に進めることも可能である。
[めっき工程]
めっき工程は、少なくともBiめっきおよびInめっきを含むめっき処理を行い、BiとInとSnとの合計を100質量%としたとき、Biを46質量%以上72質量%以下、Inを26質量%以上54質量%以下、Snを2質量%以下含むめっき層を、被めっき物上に形成する工程である。
めっき工程は、少なくともBiめっきおよびInめっきを含むめっき処理を行い、BiとInとSnとの合計を100質量%としたとき、Biを46質量%以上72質量%以下、Inを26質量%以上54質量%以下、Snを2質量%以下含むめっき層を、被めっき物上に形成する工程である。
めっき方法は、電解めっきまたは無電解めっきのいずれの方法でも可能であるが、めっき所要時間や生産性などを考慮すると電解めっきが好ましい。
使用可能なめっき装置を電解めっきの場合を例に述べると、用いる各めっき液に対して耐蝕性を有する材質で構成されためっき槽に、撹拌翼、揺動、スキージ撹拌などの撹拌機能と電流値を所定の範囲で制御できる整流器を備えたものを使用して、陽極に溶解性アノードや不溶性アノードなどを用いて、陰極に被めっき物をセットできるめっき装置を用いることができる。
めっき工程で行われるめっき処理は、少なくともBiめっきおよびInめっきを含む。各めっき処理で形成されるめっき層がそれぞれ所望の厚みとなるように、各めっき液の濃度やめっき処理時間などを調整することで、めっき層の組成を制御することができる。
形成するめっき層がSnを含まない場合、BiおよびInめっきを行い、BiおよびInを含むめっき層(Bi-In系めっき層)を形成させることができる。
形成するめっき層がSnを含む場合、BiめっきおよびInめっきに加えてSnめっきを行い、Bi、InおよびSnを含むめっき層(Bi-In-Sn系めっき層)を形成させることができる。また、Snイオンを含むBiめっき液(Bi-Sn複合めっき液)でBiめっきを行ったり、Snイオンを含むInめっきを行ったりすることで、Bi、InおよびSnを含むめっき層を形成させてもよい。最終物のめっき層中のSn含有量が少量でSn単独めっきによるSn濃度調整の再現性が乏しい場合は、少量のSnを含有するBi-Sn複合めっき液を用いて、最初にBi-Sn複合めっき層を形成した後に、その上に後述するInめっきを行って、Sn-Bi-In系低融点めっき層とすることで、再現性が向上する。
めっき工程では、Biを46~51質量%、Inを49~54質量%含み、Snを含まないめっき層、または、Biを46~51質量%、Inを47~53.9質量%、Snを0.1~2質量%含むめっき層を形成するようにめっき処理を行うことが好ましい。また、Biを63~72質量%、Inを28~37質量%含み、Snを含まないめっき層、または、Biを63~72質量%、Inを26~36.9質量%、Snを0.1~2質量%含むめっき層を形成するようにめっき処理を行うことが好ましい。これにより、DSC測定における吸熱プロファイルでの融点の温度範囲がシャープなめっき層が形成されるため、実装時の加熱リフローの短時間化かつ接合信頼性を高める効果が期待できる。
各々のめっき処理の方法を以下に例示する。
(Biめっき)
Biめっきは、被めっき物をめっきする主たる成分としてBiを含むめっき液等を用いて行うめっき処理である。Biめっき液は、市販のものを使用すれば良く、例えば石原ケミカル社のBiめっき液などが挙げられる。めっき条件としては、例えば撹拌翼、揺動、スキージ撹拌などを用いた撹拌下で、温度5~50℃、めっき液中のBiイオン濃度1~70g/L、電流密度0.1~20.0A/dm2の範囲内で任意に設定すれば良い。Biめっき量は、設定条件下でのめっき処理時間(めっき液浸漬時間)で制御可能である。また、Bi-Sn複合めっき液を用いて行うBi・Snめっきを、Biめっきとしてもよい。
Biめっきは、被めっき物をめっきする主たる成分としてBiを含むめっき液等を用いて行うめっき処理である。Biめっき液は、市販のものを使用すれば良く、例えば石原ケミカル社のBiめっき液などが挙げられる。めっき条件としては、例えば撹拌翼、揺動、スキージ撹拌などを用いた撹拌下で、温度5~50℃、めっき液中のBiイオン濃度1~70g/L、電流密度0.1~20.0A/dm2の範囲内で任意に設定すれば良い。Biめっき量は、設定条件下でのめっき処理時間(めっき液浸漬時間)で制御可能である。また、Bi-Sn複合めっき液を用いて行うBi・Snめっきを、Biめっきとしてもよい。
(Inめっき)
Inめっきは、被めっき物をめっきする主たる成分としてInを含むめっき液等を用いて行うめっき処理である。Inめっき液は、市販のものを使用すれば良く、例えば石原ケミカル社やEEJA社のInめっき液などが挙げられる。めっき条件としては、例えば撹拌翼、揺動、スキージ撹拌などを用いた撹拌下で、温度5~50℃、めっき液中のInイオン濃度1~70g/L、電流密度0.1~20.0A/dm2の範囲内で任意に設定すれば良い。Inめっき量は、設定条件下でのめっき処理時間(めっき液浸漬時間)で制御可能である。また、In-Sn複合めっき液を用いて行うIn・Snめっきを、Inめっきとしてもよい。
Inめっきは、被めっき物をめっきする主たる成分としてInを含むめっき液等を用いて行うめっき処理である。Inめっき液は、市販のものを使用すれば良く、例えば石原ケミカル社やEEJA社のInめっき液などが挙げられる。めっき条件としては、例えば撹拌翼、揺動、スキージ撹拌などを用いた撹拌下で、温度5~50℃、めっき液中のInイオン濃度1~70g/L、電流密度0.1~20.0A/dm2の範囲内で任意に設定すれば良い。Inめっき量は、設定条件下でのめっき処理時間(めっき液浸漬時間)で制御可能である。また、In-Sn複合めっき液を用いて行うIn・Snめっきを、Inめっきとしてもよい。
(Snめっき)
前述の通り、形成するめっき層がSnを含む場合、BiめっきおよびInめっきに加えてSnめっきを行ってもよい。
Snめっきは、被めっき物をめっきする主たる成分としてSnを含むめっき液等を用いて行うめっき処理である。Snめっき液は、市販のものを使用すれば良く、例えば石原ケミカル社のSnめっき液などが挙げられる。めっき条件としては、例えば撹拌翼、揺動、スキージ撹拌などを用いた撹拌下で、温度5~50℃、めっき液中のSnイオン濃度1~70g/L、電流密度0.1~20.0A/dm2の範囲内で任意に設定すれば良い。Snめっき量は、設定条件下でのめっき処理時間(めっき液浸漬時間)で制御可能である。
前述の通り、形成するめっき層がSnを含む場合、BiめっきおよびInめっきに加えてSnめっきを行ってもよい。
Snめっきは、被めっき物をめっきする主たる成分としてSnを含むめっき液等を用いて行うめっき処理である。Snめっき液は、市販のものを使用すれば良く、例えば石原ケミカル社のSnめっき液などが挙げられる。めっき条件としては、例えば撹拌翼、揺動、スキージ撹拌などを用いた撹拌下で、温度5~50℃、めっき液中のSnイオン濃度1~70g/L、電流密度0.1~20.0A/dm2の範囲内で任意に設定すれば良い。Snめっき量は、設定条件下でのめっき処理時間(めっき液浸漬時間)で制御可能である。
なお、Biめっき、InめっきおよびSnめっきは、任意で用いる混合成分等の他のめっき成分を含む複合めっき液を用いてもよい。めっき液等のめっき用組成物において、主たる成分に対する他のめっき成分の総量(他のめっき成分の総量(g/L)/主たる成分(g/L))は、50質量%以下が好ましく、30質量%以下が好ましく、20質量%以下が好ましい。例えば、Biめっきに、任意の混合成分であるCuを混合したBi-Cu複合めっき液や、Agを混合したBi-Ag複合めっき液を、主成分としてBiを含むことからBiめっきとして用いてもよい。Inめっき、Snめっきも同様である。
また、前述のように、BiめっきおよびInめっきは、Snイオンを含む複合めっき液を用いてもよい。Bi-Sn複合めっき液やIn-Sn複合めっき液も、さらに前述の混合成分等を含んでもよい。例えば、SnおよびCuを混合したBi-Sn-Cu複合めっき液をBiめっき液として用いてもよいし、SnおよびAgを混合したBi-Sn-Ag複合めっき液をBiめっき液として用いてもよい。Inめっき液も同様である。
(微量金属の添加)
めっき層の皮膜の平滑性、密着性などの物性向上の目的で、必要に応じて得られるめっき層の融点が111℃を超えない範囲で、Ag、Cu、Ni、Zn、およびSbからなる群から選択される1以上の混合成分を添加してもよい。混合成分は、めっき層の合計質量における前記混合成分の合計質量が占める割合(混合成分の合計質量/めっき層の合計質量)が、0.001~3.0質量%となるように添加することが可能である。めっき層に対する混合成分の合計質量が占める割合は、0.005質量%以上や、0.01質量%以上、0.05質量%以上、0.1質量%以上としてもよい。また、めっき層に対する混合成分の合計質量が占める割合は、2.5質量%以下や、2.0質量%以下、1.5質量%以下、1.0質量%以下としてもよい。
めっき層の皮膜の平滑性、密着性などの物性向上の目的で、必要に応じて得られるめっき層の融点が111℃を超えない範囲で、Ag、Cu、Ni、Zn、およびSbからなる群から選択される1以上の混合成分を添加してもよい。混合成分は、めっき層の合計質量における前記混合成分の合計質量が占める割合(混合成分の合計質量/めっき層の合計質量)が、0.001~3.0質量%となるように添加することが可能である。めっき層に対する混合成分の合計質量が占める割合は、0.005質量%以上や、0.01質量%以上、0.05質量%以上、0.1質量%以上としてもよい。また、めっき層に対する混合成分の合計質量が占める割合は、2.5質量%以下や、2.0質量%以下、1.5質量%以下、1.0質量%以下としてもよい。
これらの特定の混合成分の添加の方法は、前述のとおり、めっき層中の混合成分の含有量が所定量になる様に、Bi、InおよびSnのいずれかのめっき液中に添加してBi、InまたはSn被膜中に導入する方法が挙げられる。また、混合成分自体を主成分として含むめっき液を用いて、単独めっきしてめっき層に導入することも可能である。
なお、錯化剤等により、析出電位を調整して混合成分(添加金属)との合金めっきを得る観点から、添加金属はBiめっき液中またはSnめっき液中に添加することが好ましい。BiまたはSnめっき液中へのこれらの添加金属の添加量は、BiまたはSnの重量濃度に対して1/1000~1/10濃度の範囲で、得られるめっき層中で所定濃度になる様に適時選定して用いれば良い。
(めっき処理の順番)
BiめっきとInめっきのいずれも行うものであれば、BiめっきとInめっきの順序は任意でよいが、めっき工程は、以下のめっき工程(A)またはめっき工程(B)であることが好ましい。
めっき工程(A):めっき処理がBiめっきおよびInめっきを含み、Biめっきを行った後、Inめっきを行う工程
めっき工程(B):めっき処理が、Biめっき、InめっきおよびSnめっきを含み、被めっき物に初めに行うめっき処理がSnめっきまたはBiめっきであり、SnめっきおよびBiめっきを行った後、Inめっきを行う工程
BiめっきとInめっきのいずれも行うものであれば、BiめっきとInめっきの順序は任意でよいが、めっき工程は、以下のめっき工程(A)またはめっき工程(B)であることが好ましい。
めっき工程(A):めっき処理がBiめっきおよびInめっきを含み、Biめっきを行った後、Inめっきを行う工程
めっき工程(B):めっき処理が、Biめっき、InめっきおよびSnめっきを含み、被めっき物に初めに行うめっき処理がSnめっきまたはBiめっきであり、SnめっきおよびBiめっきを行った後、Inめっきを行う工程
めっき工程において、BiめっきおよびInめっきを行う場合、具体的には、被めっき物の表面から順に、Bi→In、In→Biの順のいずれの順番でも可能である。電解めっきで所定の組成のめっき層を安定的に形成するには、標準電極電位が高くイオン化傾向の小さいものからめっきした方が好ましい。そのため、「Bi→In」の順番でめっきすることがより好ましい。
めっき工程において、BiめっきおよびInめっきに加えてSnめっきを行う場合、Biめっき、InめっきおよびSnめっきの順序は任意でよい。具体的には、被めっき物の表面から順に、Sn→Bi→In、Sn→In→Bi、Bi→Sn→In、Bi→In→Sn、In→Sn→Bi、In→Bi→Snの順のいずれの順番でも可能である。電解めっきで所定の組成のめっき層を安定的に形成するには、標準電極電位が高くイオン化傾向の小さいものからめっきした方が好ましい。そのため、「Bi→Sn→In」または「Sn→Bi→In」の順番で積層めっきすることがより好ましい。
なお、25℃、105パスカル(Pa)で標準水素電極を基準した場合の標準電極電位は、Bi=0.317V、Sn=-0.138V、In=-0.338Vである。最も電位の低いInめっきをBiめっきやSnめっきより前に行うと、Inは次成分のめっき操作中に電解めっき浴中でイオン化して溶出し易いため、めっき層中における濃度が設定条件よりも低下し易い。よって、Inめっきは、Biめっき、またはBiめっきおよびSnめっきを行った後に行う、最後のめっきとすることが好ましい。
(めっき層)
めっき層は、少なくともBiめっき、Inめっきを逐次に行い、形成されるものである。Snを用いない場合、形成されるめっき層はBi-In系めっき層であり、Snを用いる場合、形成されるめっき層はBi-In-Sn系めっき層である。
めっき層は、少なくともBiめっき、Inめっきを逐次に行い、形成されるものである。Snを用いない場合、形成されるめっき層はBi-In系めっき層であり、Snを用いる場合、形成されるめっき層はBi-In-Sn系めっき層である。
Bi-In系めっき層は、BiめっきおよびInめっきを逐次行うことで形成されるめっき層である。めっき層が形成される過程でBiの層にInが拡散し合金層を形成することで、Bi(融点272℃)、In(融点157℃)各々単独の融点よりも大幅に低い86~111℃のBi-In系めっき層が得られる。Bi-In系めっき層は、BiおよびInが均一に分布した構成であっても、不均一に分布し構成であってもよい。また、積層体であってもよく、BiとInの濃度が異なる複数のBiIn層を有する構成であってよい。
Bi-In-Sn系めっき層は、Biめっき、InめっきおよびSnめっきを逐次行ったり、Bi-Sn複合めっき液を用いたBi・SnめっきおよびInめっきを逐次行ったりすることで形成される。めっき層が形成される過程で、Bi層および/またはSn層にInが拡散し合金層を形成したり、Snも含むBiの層にInが拡散し合金層を形成したりすることで、Bi(融点272℃)、In(融点157℃) 、Sn(融点232℃)各々単独の融点よりも大幅に低い86~111℃のBi-In-Sn系めっき層が得られる。Bi-In-Sn系めっき層は、Bi、InおよびSnが均一に分布した構成であっても、不均一に分布し構成であってもよい。また、積層体であってもよく、Bi、InおよびSnの濃度が異なる複数の層を有してもよい。例えば、Bi-In-Sn系めっき層は、Bi層にInが拡散したBiIn層と、Sn層にInが拡散したSnIn層とを有する構成であってもよい。BiとInの濃度が異なる複数のBiIn層を有してもよく、SnとInの濃度が異なる複数のSnIn層を有してもよい。また、Bi層にInおよびSnが拡散したBiInSn層を有する構成であってもよく、Bi、InおよびSnの濃度が異なる複数のBiInSn層を有してもよい。
めっき層が積層体である場合、めっき積層数は、特に限定されず、BiおよびInの濃度、または、Bi、InおよびSnの濃度が異なる2層以上の複数の層を有するものであれば良い。なお、被めっき物とめっき成分の相互作用による双方成分の合金化や拡散防止などの目的により、前記の2成分または3成分の濃度が異なる層を形成させて、3層や、4層、5層などの積層も可能である。
なお、めっき層における各元素の濃度は、めっき層を被めっき物から剥離して、酸溶解後、高周波誘導結合プラズマ-発光分析装置によって定量分析して、その濃度を求めることができる。
めっき層は、BiおよびIn、または、Bi、InおよびSnを主たる成分として含むものであるが、これらの金属元素に加えて、原料や製造工程上、不可避的に含まれる不純物を含むものでもよい。このような不純物としては、Fe(鉄)やC(炭素)などがあげられる。また、前述の通り、めっき層は混合成分として任意の添加元素を含んでもよい。
例えば、Bi-In系めっき層は、Bi、In、混合成分および不可避的に含まれる不純物からなるものとしてもよい。Bi-In-Sn系めっき層は、Bi、In、Sn、混合成分および不可避的に含まれる不純物からなるものとしてもよい。
なお、Pbフリーとして使用するためにPbの混合量を低減することが好ましく、めっき層におけるPbの濃度は0.1質量%以下が好ましく、0.05質量%以下がより好ましく、0.01質量%以下がより好ましい。Pbは検出下限以下であることがさらに好ましい。
例えば、Bi-In系めっき層は、Bi、In、混合成分および不可避的に含まれる不純物からなるものとしてもよい。Bi-In-Sn系めっき層は、Bi、In、Sn、混合成分および不可避的に含まれる不純物からなるものとしてもよい。
なお、Pbフリーとして使用するためにPbの混合量を低減することが好ましく、めっき層におけるPbの濃度は0.1質量%以下が好ましく、0.05質量%以下がより好ましく、0.01質量%以下がより好ましい。Pbは検出下限以下であることがさらに好ましい。
また、Bi-In系めっき層の場合、めっき層におけるBiおよびInの合計量が占める割合(BiとInとの合計質量/めっき層の全質量)は、70質量%以上が好ましく、80質量%以上がより好ましく、90質量%以上がさらに好ましく、95質量%以上が特に好ましい。また、97質量%以上や、98質量%以上、99質量%以上としてもよい。
Bi-In-Sn系めっき層の場合、めっき層におけるBi、InおよびSnの合計量が占める割合(BiとInとSnとの合計質量/めっき層の全質量)は、70質量%以上が好ましく、80質量%以上がより好ましく、90質量%以上がさらに好ましく、95質量%以上が特に好ましい。また、97質量%以上や、98質量%以上、99質量%以上としてもよい。
Bi-In-Sn系めっき層の場合、めっき層におけるBi、InおよびSnの合計量が占める割合(BiとInとSnとの合計質量/めっき層の全質量)は、70質量%以上が好ましく、80質量%以上がより好ましく、90質量%以上がさらに好ましく、95質量%以上が特に好ましい。また、97質量%以上や、98質量%以上、99質量%以上としてもよい。
(Biの層)
Biめっきにより得られるBiの層は、Biを含む層である。Biの層は、Inを除いてBiを主たる成分として含んでおり、この層におけるInを除く元素におけるBi濃度は、70質量%以上が好ましく、80質量%以上がより好ましく、90質量%以上がさらに好ましい。このBiの層は、Biめっきにより得ることができる。
Biめっきにより得られるBiの層は、Biを含む層である。Biの層は、Inを除いてBiを主たる成分として含んでおり、この層におけるInを除く元素におけるBi濃度は、70質量%以上が好ましく、80質量%以上がより好ましく、90質量%以上がさらに好ましい。このBiの層は、Biめっきにより得ることができる。
また、Bi-Sn複合めっき液を用いるとき、Biめっきにより得られるBiの層は、InおよびSnを除いてBiを主たる成分として含んでおり、この層におけるInおよびSnを除く元素におけるBi濃度は、70質量%以上が好ましく、80質量%以上がより好ましく、90質量%以上がさらに好ましい。
また、Biの層は、Inも含む、BiIn層としてもよい。このBiIn層は、その層の主たる成分として、BiおよびInを含み、BiとInの合計が、その層における70質量%以上や、80質量%以上、90質量%以上、95質量%以上とすることができる。BiIn層は、双方を含み、Bi:Inの質量比率が、1:99~99:1であり、5:95~95:5や、10:90~90:10、20:80~80:20などとすることもできる。
また、Biの層は、SnおよびInも含むBiInSn層としてもよい。BiInSn層は、その層の主たる成分として、Bi、InおよびSnを含み、BiとInとSnの合計が、その層における70質量%以上や、80質量%以上、90質量%以上、95質量%以上とすることができる。
(Inの層)
Inめっきにより積層めっき層に含まれるInは、めっき処理中にSnの層やBiの層中に拡散し易いため、In単独を主成分とした単独層は形成し難く、SnIn合金、BiIn合金またはBiInSn合金の形態で形成される場合がある。
Inめっきにより積層めっき層に含まれるInは、めっき処理中にSnの層やBiの層中に拡散し易いため、In単独を主成分とした単独層は形成し難く、SnIn合金、BiIn合金またはBiInSn合金の形態で形成される場合がある。
(Snの層)
Snめっきにより得られるSnの層は、Snを含む層である。Snの層は、Inを除いてSnを主たる成分として含んでおり、この層におけるInを除く元素におけるSn濃度は、70質量%以上が好ましく、80質量%以上がより好ましく、90質量%以上がさらに好ましい。このSnの層は、Snめっきにより得ることができる。
Snめっきにより得られるSnの層は、Snを含む層である。Snの層は、Inを除いてSnを主たる成分として含んでおり、この層におけるInを除く元素におけるSn濃度は、70質量%以上が好ましく、80質量%以上がより好ましく、90質量%以上がさらに好ましい。このSnの層は、Snめっきにより得ることができる。
また、Snの層は、Inも含む、SnIn層としてもよい。このSnIn層は、その層の主たる成分として、SnおよびInを含み、SnとInの合計が、その層における70質量%以上や、80質量%以上、90質量%以上、95質量%以上とすることができる。SnIn層は、双方を含み、Sn:Inの質量比率が、0.1:99.9~99.9:0.1であり、1:99~99:1、10:90~90:10や、20:80~80:20などとすることもできる。
また、Snの層は、BiおよびInを含むBiInSn層としてもよい。BiInSn層は、その層の主たる成分として、Bi、InおよびSnを含み、BiとInとSnの合計が、その層における70質量%以上や、80質量%以上、90質量%、95質量%以上とすることができる。
(各めっき工程後の水洗・乾燥)
各めっき工程後の水洗の目的は、めっき浴から引上げた時に被めっき物の表面に付着しためっき液を除去することであり、水中に浸漬または水シャワーにより水洗して清浄化する。その後の乾燥は、めっき層の融点未満の温度で乾燥すれば良い。めっき層の融点を考慮したうえで、水分除去が目的ならば、通常は室温~100℃の範囲で適時設定して加温乾燥または通風乾燥すれば良い。なお、次工程で残存水分があっても問題なければ、乾燥工程は省略して次工程に進めることも可能である。
各めっき工程後の水洗の目的は、めっき浴から引上げた時に被めっき物の表面に付着しためっき液を除去することであり、水中に浸漬または水シャワーにより水洗して清浄化する。その後の乾燥は、めっき層の融点未満の温度で乾燥すれば良い。めっき層の融点を考慮したうえで、水分除去が目的ならば、通常は室温~100℃の範囲で適時設定して加温乾燥または通風乾燥すれば良い。なお、次工程で残存水分があっても問題なければ、乾燥工程は省略して次工程に進めることも可能である。
当該めっき層は、被めっき物として基板等を用いて製造し、被めっき物に配置されためっき層の状態のまま実装工程で接合部材として用いても良い。
また、後述する低融点はんだ合金バンプ化や微小部材搭載バンプ化して実装工程で用いても良い。適宜、被めっき物からめっき層を離隔して、接合部材として用いてもよい。
また、後述する低融点はんだ合金バンプ化や微小部材搭載バンプ化して実装工程で用いても良い。適宜、被めっき物からめっき層を離隔して、接合部材として用いてもよい。
[バンプ化工程]
前述の通り、本発明の接合部材は、はんだ合金バンプや微小部材搭載型バンプなどのバンプを有する構成とできる。この場合、本発明の製造方法は、めっき工程の後に、バンプ化工程を有してよい。バンプ化工程は、導電性接合部の上に配置されためっき層を、加熱リフローしてはんだ合金バンプを形成する工程、または、導電性接合部の上に配置された微小部材(めっき層で被覆された微小コア材)を、加熱リフローして微小部材搭載型バンプを形成する工程である。加熱リフローは還元雰囲気下で行われる。例えば、後述するように、ぎ酸ガス雰囲気下で行うことができる。めっき工程で形成されるめっき層は融点が低いため、105~140℃の低温領域で加熱リフロー処理してバンプ化することができる。
前述の通り、本発明の接合部材は、はんだ合金バンプや微小部材搭載型バンプなどのバンプを有する構成とできる。この場合、本発明の製造方法は、めっき工程の後に、バンプ化工程を有してよい。バンプ化工程は、導電性接合部の上に配置されためっき層を、加熱リフローしてはんだ合金バンプを形成する工程、または、導電性接合部の上に配置された微小部材(めっき層で被覆された微小コア材)を、加熱リフローして微小部材搭載型バンプを形成する工程である。加熱リフローは還元雰囲気下で行われる。例えば、後述するように、ぎ酸ガス雰囲気下で行うことができる。めっき工程で形成されるめっき層は融点が低いため、105~140℃の低温領域で加熱リフロー処理してバンプ化することができる。
一般的に、加熱リフローによるはんだ合金バンプなどのバンプの形成では、合金組成が均一で表面凹凸が無く、均一な球状または半球状の形状物性が求められる。また、実装物性としては、被めっき物との接合強度が3mg/μm2以上、ヒートサイクル耐久性などが必要である。好ましくは、被めっき物との接合強度は3.3mg/μm2以上である。これらの要求物性に悪影響する因子は、はんだ合金そのものの基本物性や、加熱リフロー前の合金成分の自然酸化膜や、不純物の付着や混入などが挙げられる。
加熱リフロー時の低温での自然酸化膜除去を目的に「ぎ酸ガス還元法」を用いることが好ましい。自然酸化膜の除去方法としては、一般的には以下に示す「ぎ酸ガス還元法」と「水素ガス還元法」があり、後者は230℃以上で、前者は150℃付近で還元反応が生じるため、低温領域に適応でき、安全性、信頼性、コスト面で優位な「ぎ酸ガス還元法」の適応が好ましい。即ち、バンプ化工程は、ぎ酸ガス雰囲気下で行うことが好ましい。
・ぎ酸ガス還元法 MeO + HCOOH → Me + CO2 +H2O
・水素ガス還元法 MeO + H2 → Me + H2O
加熱リフロー時の低温での自然酸化膜除去を目的に「ぎ酸ガス還元法」を用いることが好ましい。自然酸化膜の除去方法としては、一般的には以下に示す「ぎ酸ガス還元法」と「水素ガス還元法」があり、後者は230℃以上で、前者は150℃付近で還元反応が生じるため、低温領域に適応でき、安全性、信頼性、コスト面で優位な「ぎ酸ガス還元法」の適応が好ましい。即ち、バンプ化工程は、ぎ酸ガス雰囲気下で行うことが好ましい。
・ぎ酸ガス還元法 MeO + HCOOH → Me + CO2 +H2O
・水素ガス還元法 MeO + H2 → Me + H2O
バンプ化工程は、「ぎ酸ガス還元法」を用いて、還元剤:ぎ酸、圧力:20~400mbar、昇温速度:10~150℃/min、トップ温度:105~140℃、トップ温度保持時間:20~300秒の範囲で、めっき層の組成見合いで適時選定すれば良い。こうして得られるはんだ合金バンプなどのバンプは、実装時の加熱リフロー温度が105~140℃の低温領域での接合が可能であるため低温実装に適する。
なお、当該めっき層を形成したり、微小部材を配置したりする対象物となる半導体素子または配線基板の耐熱性が140℃以上の場合は、140℃以上の温度から、半導体素子または配線基板の耐熱温度以下の温度範囲内で加熱リフローしてバンプ化や後述する接合実装することも可能である。
なお、被めっき物によって、めっき工程とバンプ化工程との間にその他の工程を有してもよい。被めっき物がレジスト膜を有する基板の場合には、めっき工程とバンプ化工程との間に、レジスト膜を除去する工程を有してよい。被めっき物が微小コア材である場合には、めっき工程を行うことで、微小コア材がめっき層で被覆された微小部材が得られるため、この微小部材を基板上に配置する工程を行って後、バンプ工程を行ってよい。
次に、本発明の製造方法について、より具体的な例を説明する。
[導電性接合部上へのめっき層およびはんだ合金バンプの形成]
導電性接合部がパターン形成された基板の導電性接合部の上に、低融点合金からなるめっき層またははんだ合金バンプが形成された接合部材の製造方法について説明する。
導電性接合部上へのめっき層を形成する場合、本発明の製造方法は、めっき工程およびレジスト膜除去工程を有する。また、導電性接合部上へはんだ合金バンプを形成する場合、本発明の製造方法は、めっき工程、レジスト膜除去工程およびバンプ化工程を有する。
導電性接合部がパターン形成された基板の導電性接合部の上に、低融点合金からなるめっき層またははんだ合金バンプが形成された接合部材の製造方法について説明する。
導電性接合部上へのめっき層を形成する場合、本発明の製造方法は、めっき工程およびレジスト膜除去工程を有する。また、導電性接合部上へはんだ合金バンプを形成する場合、本発明の製造方法は、めっき工程、レジスト膜除去工程およびバンプ化工程を有する。
(めっき工程)
めっき工程において、導電性接合部の上に、めっき層を形成させる。被めっき物としては、パターン形成された導電性接合部と、導電性接合部が露出する開口部が設けられたレジスト膜(以下、「レジスト」、または「レジストパターン」と記載する場合がある。)とを有する基板を用いる。めっき工程の方法は、前述の通りである。
めっき工程において、導電性接合部の上に、めっき層を形成させる。被めっき物としては、パターン形成された導電性接合部と、導電性接合部が露出する開口部が設けられたレジスト膜(以下、「レジスト」、または「レジストパターン」と記載する場合がある。)とを有する基板を用いる。めっき工程の方法は、前述の通りである。
(レジスト膜除去工程)
めっき工程の後にレジスト膜除去工程を行うことで、導電性接合部の上に、低融点合金からなるめっき層が接合部として形成された接合部材が得られる。
レジスト膜除去工程は、めっき工程の後に行われる工程であり、基板上に設けられたレジスト膜を除去する工程である。
めっき工程の後にレジスト膜除去工程を行うことで、導電性接合部の上に、低融点合金からなるめっき層が接合部として形成された接合部材が得られる。
レジスト膜除去工程は、めっき工程の後に行われる工程であり、基板上に設けられたレジスト膜を除去する工程である。
レジストパターン除去は、めっき層を侵さずにレジスト除去できる薬液に浸漬またはシャワー洗浄などの公知の湿式法、または酸素プラズマによるアッシング処理などの公知の乾式法などの方法を用いて除去することが可能である。
湿式法の場合に用いる薬液としては、例えば、主成分がジメチルスルホキシドなどの有機溶媒、水酸化カリウムなどの水系溶媒などが挙げられ、レジスト材料の除去性やめっき析出物の耐性を考慮して適時選択すれば良い。
薬液でのレジスト除去後に、被めっき物を水中に浸漬または水シャワーにより水洗して清浄化した後、室温~100℃の範囲で加温乾燥または通風乾燥する。
湿式法の場合に用いる薬液としては、例えば、主成分がジメチルスルホキシドなどの有機溶媒、水酸化カリウムなどの水系溶媒などが挙げられ、レジスト材料の除去性やめっき析出物の耐性を考慮して適時選択すれば良い。
薬液でのレジスト除去後に、被めっき物を水中に浸漬または水シャワーにより水洗して清浄化した後、室温~100℃の範囲で加温乾燥または通風乾燥する。
(バンプ化工程)
レジスト膜除去工程の後に、導電性接合部の上に形成されためっき層を、加熱リフローすることで、導電性接合部の上に、低融点合金からなるはんだ合金バンプが接合部として形成される。バンプ化工程は、前述の通りである。
レジスト膜除去工程の後に、導電性接合部の上に形成されためっき層を、加熱リフローすることで、導電性接合部の上に、低融点合金からなるはんだ合金バンプが接合部として形成される。バンプ化工程は、前述の通りである。
めっき工程において、Biめっき、Inめっきの順でめっき処理を行う場合を例に説明すると「被めっき物の表面洗浄・乾燥→Biめっき→水洗・乾燥→Inめっき→水洗・乾燥→レジスト除去→水洗・乾燥→はんだ合金バンプ化(加熱リフロー)」の順で各工程を行うことで、導電性接合部がパターン形成された基板の導電性接合部の上に、Bi-In系低融点合金からなるはんだ合金バンプが形成された接合部材が得られる。
また、Snめっき、Biめっき、Inめっきの順でめっき処理を行う場合を例に説明すると、「被めっき物の表面洗浄・乾燥→Snめっき→水洗・乾燥→Biめっき→水洗・乾燥→Inめっき→水洗・乾燥→レジスト除去→水洗・乾燥→はんだ合金バンプ化(加熱リフロー)」の順で各工程を行うことで、導電性接合部がパターン形成された基板の導電性接合部の上に、Bi-In-Sn系低融点合金からなるはんだ合金バンプが形成された接合部材が得られる。
また、Snめっき、Biめっき、Inめっきの順でめっき処理を行う場合を例に説明すると、「被めっき物の表面洗浄・乾燥→Snめっき→水洗・乾燥→Biめっき→水洗・乾燥→Inめっき→水洗・乾燥→レジスト除去→水洗・乾燥→はんだ合金バンプ化(加熱リフロー)」の順で各工程を行うことで、導電性接合部がパターン形成された基板の導電性接合部の上に、Bi-In-Sn系低融点合金からなるはんだ合金バンプが形成された接合部材が得られる。
以上が、本発明の製造方法を用いた、導電性接合部上へのめっき層およびはんだ合金バンプの製造方法である。
また、同様の方法で、導電性接合部の上に、アンダーメタルの層および/または導電ポストが形成された基板を用いて、アンダーメタルの層または導電性ポストの上にめっき層やはんだ合金バンプを形成させることもできる。
これにより、例えば、積層めっき層またははんだ合金バンプがパターン形成された半導体チップや配線基板の製造することができる。
また、同様の方法で、導電性接合部の上に、アンダーメタルの層および/または導電ポストが形成された基板を用いて、アンダーメタルの層または導電性ポストの上にめっき層やはんだ合金バンプを形成させることもできる。
これにより、例えば、積層めっき層またははんだ合金バンプがパターン形成された半導体チップや配線基板の製造することができる。
従来、導電性接合材料として用いるはんだ合金の製造方法は、各々の合金成分を粉砕または破砕し、表面洗浄・乾燥して所定の組成になる様に配合混合したものを、配合成分中で最も融点が高い成分の融点以上で加熱溶融して合金化したものを塊状で取り出し、更にこれを粉砕して合金微粒子とし、フラックス成分などと調合してはんだ合金ペースト等にしたものを被めっき物に塗布して加熱リフローにより実装するものがあげられる。本発明の接合部材もこの製造方法で製造してもよい。しかし、この方法は、工程が多く生産性が低下し、集積回路の微細化に伴う配線接合の狭ピッチ化に伴う寸法信頼性への適応が難しい場合がある。
本発明の製造方法を用いることで、従来のはんだ合金の製造方法における工程を大幅に軽減し、かつ微細なパターン形成表面に直接、めっき工法で導電性接合部材(導電性接合材料)を形成することができる。また、寸法信頼性が高いことや、得られる当該めっき層が86~111℃の低融点であるため、加熱リフロー温度が105~140℃の低温領域での接合が可能であり、低温実装に適することが特徴である。このような観点から、はんだ合金の製造には、被めっき物の表面に設けられたBi-In系めっき層またはBi-In-Sn系めっき層を有するものを用いることが好ましい。
[微小コア材がめっき層で被覆された微小部材の形成]
微小コア材が、低融点合金からなるめっき層で被覆された微小部材である接合部材の製造方法について説明する。
微小コア材が、低融点合金からなるめっき層で被覆された微小部材である接合部材の製造方法について説明する。
微小コア材がめっき層で被覆された微小部材を形成する場合、本発明の製造方法は、めっき工程を有する。
めっき工程において、微小コア材を被めっき物として、少なくともBiめっきおよびInめっきを含むめっき処理を行い、微小コア材の表面がめっき層で被覆された微小部材を製造することができる。
また、前述の通り、大きさが1mm以下である、微小金属ボール、導電性の金属の被覆層を有する微小樹脂ボール、はんだ合金の被覆層を有する微小樹脂ボール、および微小ピン部材からなる群から選択されるいずれかを微小コア材として用いることができる。
めっき工程において、微小コア材を被めっき物として、少なくともBiめっきおよびInめっきを含むめっき処理を行い、微小コア材の表面がめっき層で被覆された微小部材を製造することができる。
また、前述の通り、大きさが1mm以下である、微小金属ボール、導電性の金属の被覆層を有する微小樹脂ボール、はんだ合金の被覆層を有する微小樹脂ボール、および微小ピン部材からなる群から選択されるいずれかを微小コア材として用いることができる。
微小金属ボールなどの微小コア材のめっき方法としては、円周方向に回転する円柱状めっき槽で、めっき槽内中央部に陽極、槽内円周部に陰極が配設され、回転軸が水平軸による垂直方向回転あるいは傾斜軸による傾斜回転ができる装置を用いて、5~200rpm程度の回転数でめっき処理を行う。具体的には、槽内にめっき液と被めっき物のボール等を入れて、所定のめっき厚みになる様に電流密度および通電時間を設定してめっき処理を行い、終了すれば回転円周部よりめっき処理されたボール等およびめっき液が排出される回転型めっき装置(バレルめっき法)を用いることができる。また、これを微小金属ボールのめっき用に改良された特開平10-18096号公報や、特開平10-270836号公報に記載の回転型めっき装置や、更には特開平11-92994号公報に記載の回転型めっき装置を用いることができる。
微小コア材の表面などにBi-In系めっき層またはBi-In-Sn系めっき層を形成する場合は、前記したバレルめっき法(回転型めっき装置)等の公知の装置を用いることができる。めっき方法は、前述のめっき工程と同様の条件でめっきすれば良い。めっき処理の順番は特に限定されないが、最初(最下層)にBiめっきを行い、最後(最上層)にInめっきを行う方法、または、最初(最下層)にSnめっきまたはBiめっき、最後(最上層)にInめっきする方法が好ましい。また、めっき膜の平滑性、密着性向上、またはめっき処理中のボール相互の凝集防止などの物性向上の目的で前述した(微量金属の添加)と同様の微量金属を添加することができる。
以上が、微小金属ボールや微小樹脂ボール、微小ピン部材などの表面にBi-In系めっき層またはBi-In-Sn系めっき層を形成する方法である。この方法で得られた微小部材の接合部材は、表層の積層めっき層の融点が86~111℃の低温領域であり、そのまま実装工程で用いても良い。また、これを後述する微小部材搭載型の低融点はんだ合金バンプとして実装工程で用いても良い。
[微小部材搭載バンプの形成]
微小部材搭載バンプを形成する場合、本発明の製造方法は、めっき工程、導電性接合部上に微小部材を配置する工程およびバンプ化工程を有する。被めっき物は、微小コア材である。例えば、基板の導電性接合部の上に配置された微小部材を、加熱リフローして、BGAなどの微小部材搭載型バンプを形成することができる。これにより、導電性接合部材上に微小部材が実装された低融点接合部材が得られる。
微小部材搭載バンプを形成する場合、本発明の製造方法は、めっき工程、導電性接合部上に微小部材を配置する工程およびバンプ化工程を有する。被めっき物は、微小コア材である。例えば、基板の導電性接合部の上に配置された微小部材を、加熱リフローして、BGAなどの微小部材搭載型バンプを形成することができる。これにより、導電性接合部材上に微小部材が実装された低融点接合部材が得られる。
前記の微小部材を利用したバンプ形成について例示する。例えば、BGA用プリント配線板などの導電性接合部の上にフラックスを塗布し、その上に前記微小部材を配置する。次いで、前述のバンプ化工程と同様の方法で加熱リフローすることで、導電性接合部の上に微小部材搭載バンプの形成が可能である。
<半導体電子回路の実装>
本発明は、配線基板と、半導体チップ表面との間に配置された本発明の接合部材を、105~140℃の範囲内で加熱リフローして前記配線基板と前記半導体チップとを本発明の接合部材により接合する半導体電子回路の実装方法に関するものとできる。本発明の半導体電子回路の実装方法により、本発明の接合部材を有する半導体電子回路が作製できる。
本発明は、配線基板と、半導体チップ表面との間に配置された本発明の接合部材を、105~140℃の範囲内で加熱リフローして前記配線基板と前記半導体チップとを本発明の接合部材により接合する半導体電子回路の実装方法に関するものとできる。本発明の半導体電子回路の実装方法により、本発明の接合部材を有する半導体電子回路が作製できる。
具体的には、低融点合金からなるめっき層、低融点合金からなるはんだ合金バンプ、および低融点合金で被覆された微小コア材(微小部材)からなる群から選択されるいずれかを介して配線基板と半導体チップ表面とが接触するように半導体チップと配線基板とを重ねた状態で、低温領域で加熱リフローすることで、半導体電子回路の実装を行うことができる。
半導体電子回路の実装時の加熱リフローは、前述のバンプ化工程の加熱リフローと同様にぎ酸などの還元雰囲気中で行うことができる。圧力や昇温速度、トップ温度、トップ温度保持時間などの条件も、前述のバンプ化工程の加熱リフローの条件と同様にできる。
低融点合金からなるめっき層およびこれを加熱リフローさせてなるバンプが、実装時の接合強度を発現するためには、液相線温度まで加熱して溶融接合することが好ましい。本発明の接合部材では、めっき層やバンプの最も高い温度の吸熱ピークの最高融点(液相線温度)が86~111℃であるため、液相線温度まで加熱しても低温領域(105~140℃)での接合が可能である。
半導体電子回路の実装は、例えば、はんだ合金バンプやめっき層を形成した半導体チップを準備し、配線基板の接続用の電極部に重ねて、ぎ酸などの還元雰囲気中で加熱リフローして両者を接合する。
めっき層またははんだ合金バンプがパターン形成された半導体チップは、半導体チップを被めっき物として、本発明の製造方法により製造することが好ましい。半導体チップ上にパターン形成されためっき層またははんだ合金バンプと、配線基板の接続用の電極部とを重ねた状態で、還元雰囲気下で加熱リフローすることで、半導体チップと配線基板とを接合することができる。
めっき層またははんだ合金バンプがパターン形成された半導体チップは、半導体チップを被めっき物として、本発明の製造方法により製造することが好ましい。半導体チップ上にパターン形成されためっき層またははんだ合金バンプと、配線基板の接続用の電極部とを重ねた状態で、還元雰囲気下で加熱リフローすることで、半導体チップと配線基板とを接合することができる。
はんだ合金バンプやめっき層は、配線基板側に形成しても良い。その場合、半導体チップ側の接続用の電極部に接合する。
めっき層またははんだ合金バンプがパターン形成された配線基板は、配線基板を被めっき物として、本発明の製造方法により製造することが好ましい。この場合、配線基板上にパターン形成されためっき層またははんだ合金バンプと、半導体チップの接続用の電極部とを重ねた状態で、還元雰囲気下で加熱リフローすることで、半導体チップと配線基板とを接合することができる。
めっき層またははんだ合金バンプがパターン形成された配線基板は、配線基板を被めっき物として、本発明の製造方法により製造することが好ましい。この場合、配線基板上にパターン形成されためっき層またははんだ合金バンプと、半導体チップの接続用の電極部とを重ねた状態で、還元雰囲気下で加熱リフローすることで、半導体チップと配線基板とを接合することができる。
はんだ合金バンプやめっき層は、半導体チップ側、配線基板側ともに形成させても良い。この場合、配線基板上にパターン形成されためっき層またははんだ合金バンプと、半導体チップ上にパターン形成されためっき層またははんだ合金バンプとを重ねた状態で、還元雰囲気下で加熱リフローすることで、両者を接合することができる。
また、微小部材がパターン形成された半導体チップや、微小部材がパターン形成された配線基板を用いてもよい、
また、低融点合金からなるめっき層、低融点合金からなるはんだ合金バンプ、および低融点合金で被覆された微小コア材(微小部材)を利用した接合は、半導体チップや配線基板などの電子回路基板以外のはんだ付けにも適用できる。
本発明の低融点接合部材にかかるめっき層およびそのはんだ合金バンプの製造工程の概念図を図2に、その実装概念図を図3に、参考として示す。
図2は、本発明のはんだ合金バンプ形成までの製造工程の概念図の一例である。
1)加工前ウエハに示すように、まず、基板1(シリコン、化合物半導体、圧電素子、樹脂基板等)上に、パッド3(Au、Al-Cu等)が配置され、保護膜2(SiN、ポリイミド等)を有している。
2)給電膜形成に示すように、次に、保護膜2やパッド3上に、給電膜4(Ti/Cu等)を形成する。
3)レジスト膜塗布に示すように、次に、給電膜4の上に、レジスト膜5を塗布する。
4)露光・現像に示すように、次に、レジスト膜5に所定のパターンで露光・現像を行い、レジスト膜5の一部を除去する。この時、通常、パッド3に対応する位置に露光を行う。
5)アンダーメタル形成に示すように、次に、レジスト膜5を露光・現像して孔が形成された部分にアンダーメタル6(Ni、Cu等)を形成する。
1)加工前ウエハに示すように、まず、基板1(シリコン、化合物半導体、圧電素子、樹脂基板等)上に、パッド3(Au、Al-Cu等)が配置され、保護膜2(SiN、ポリイミド等)を有している。
2)給電膜形成に示すように、次に、保護膜2やパッド3上に、給電膜4(Ti/Cu等)を形成する。
3)レジスト膜塗布に示すように、次に、給電膜4の上に、レジスト膜5を塗布する。
4)露光・現像に示すように、次に、レジスト膜5に所定のパターンで露光・現像を行い、レジスト膜5の一部を除去する。この時、通常、パッド3に対応する位置に露光を行う。
5)アンダーメタル形成に示すように、次に、レジスト膜5を露光・現像して孔が形成された部分にアンダーメタル6(Ni、Cu等)を形成する。
次いで、本発明の製造方法により、6)~9)を行う。
6)めっき積層に示すように、積層めっき層7(Bi/Sn/In)を形成する。
7)レジスト剥離に示すように、次に、残存していたレジスト膜5も除去する。これにより、パッド3上に積層めっき層7が形成された状態となる。
8)給電膜エッチングに示すように、次に、給電膜4をエッチングにより除去する。
そして、9)バンプ形成に示すように、加熱リフローすることで、積層めっき層7から、はんだ合金バンプ8(Bi-In-Sn)が形成され、本発明の接合部材として用いることができる。
6)めっき積層に示すように、積層めっき層7(Bi/Sn/In)を形成する。
7)レジスト剥離に示すように、次に、残存していたレジスト膜5も除去する。これにより、パッド3上に積層めっき層7が形成された状態となる。
8)給電膜エッチングに示すように、次に、給電膜4をエッチングにより除去する。
そして、9)バンプ形成に示すように、加熱リフローすることで、積層めっき層7から、はんだ合金バンプ8(Bi-In-Sn)が形成され、本発明の接合部材として用いることができる。
なお、8)給電膜エッチング後のめっき層7をそのまま本発明の接合部材として用いることもできる。
また、6)では、Snを含まないBi-In系のめっき層7を形成し、9)で、Snを含まないBi-In系のはんだ合金バンプを形成してもよい。
また、6)では、Snを含まないBi-In系のめっき層7を形成し、9)で、Snを含まないBi-In系のはんだ合金バンプを形成してもよい。
この様にして得られた接合部材の実装の一例を、図3に示した実装概念図に基づき説明する。まず、はんだ合金バンプ9を形成した半導体チップを、相対する配線基板等の接合用の金属膜10(Au)に接触するように位置合せして配置(図3上部参照)する。次いで、105~140℃の範囲内で加熱リフローして、半導体チップと配線基板等とを接合することができる(図3下部参照)。
以下、実施例により本発明を更に詳細に説明するが、本発明は、その要旨を変更しない限り以下の実施例に限定されるものではない。
(めっき層およびはんだ合金バンプの組成測定)
実施例1~31、比較例1~10で得られためっき層をSUS基板から剥離して、酸溶解後、ICP-OES(高周波誘導結合プラズマ-発光分光分析装置)にて、定量分析を行った。また、実施例32~35、参考例1~4については、めっき層を加熱リフローしたはんだ合金バンプを前記と同様に測定した。使用機器及び測定条件は以下の通りである。
・測定機器 Thermo Fisher Scientific社ICP発光分光分析装置 形式:ICAP6300Duo
・測定条件 検量線法による定量分析
測定波長:Sn188.9nm、Bi306.7nm、In325.6nm
実施例1~31、比較例1~10で得られためっき層をSUS基板から剥離して、酸溶解後、ICP-OES(高周波誘導結合プラズマ-発光分光分析装置)にて、定量分析を行った。また、実施例32~35、参考例1~4については、めっき層を加熱リフローしたはんだ合金バンプを前記と同様に測定した。使用機器及び測定条件は以下の通りである。
・測定機器 Thermo Fisher Scientific社ICP発光分光分析装置 形式:ICAP6300Duo
・測定条件 検量線法による定量分析
測定波長:Sn188.9nm、Bi306.7nm、In325.6nm
(めっき層の融点測定)
実施例1~31、比較例1~10で得られためっき層をSUS基板から剥離、粉砕したサンプルを測定サンプルとして、DSC(示差走査熱量計)を用いて昇温過程における吸熱プロファイルを測定した。昇温過程のDSC測定においては、各成分の融解熱が吸熱ピークとして表れ、測定サンプルの組成によって単独または複数の吸熱ピークとなる。本発明では、便宜的に各吸熱ピークのトップ温度をその成分の融点として扱い、複数のピークがある場合は、最も低い温度の吸熱ピークを最低融点(固相線温度)、最も高い温度の吸熱ピークを最高融点(液相線温度)とした。使用機器及び測定条件は以下の通りである。
・測定機器 セイコーインスツル株式会社DSC装置 形式:DSC6220型
・測定条件 サンプル量:10~15mg 測定パン:アルミニウム
雰囲気:窒素ガス
測定温度範囲:室温~300℃,昇温速度:10℃/分
実施例1~31、比較例1~10で得られためっき層をSUS基板から剥離、粉砕したサンプルを測定サンプルとして、DSC(示差走査熱量計)を用いて昇温過程における吸熱プロファイルを測定した。昇温過程のDSC測定においては、各成分の融解熱が吸熱ピークとして表れ、測定サンプルの組成によって単独または複数の吸熱ピークとなる。本発明では、便宜的に各吸熱ピークのトップ温度をその成分の融点として扱い、複数のピークがある場合は、最も低い温度の吸熱ピークを最低融点(固相線温度)、最も高い温度の吸熱ピークを最高融点(液相線温度)とした。使用機器及び測定条件は以下の通りである。
・測定機器 セイコーインスツル株式会社DSC装置 形式:DSC6220型
・測定条件 サンプル量:10~15mg 測定パン:アルミニウム
雰囲気:窒素ガス
測定温度範囲:室温~300℃,昇温速度:10℃/分
(バンプ直径の測定)
実施例32~35、参考例1~4で得られたはんだ合金バンプのバンプ直径を画像計測にて測定した。使用機器及び測定条件は以下の通りである。
・測定機器 キーエンス社レーザー顕微鏡 形式:VK-X150
・測定条件 画像計測:200倍画像からの測長
実施例32~35、参考例1~4で得られたはんだ合金バンプのバンプ直径を画像計測にて測定した。使用機器及び測定条件は以下の通りである。
・測定機器 キーエンス社レーザー顕微鏡 形式:VK-X150
・測定条件 画像計測:200倍画像からの測長
(バンプのシェア強度測定)
実施例32~35、参考例1~4で得られたはんだ合金バンプのシェア強度をシェア強度試験機にて測定した。使用機器及び測定条件は以下の通りである。
・測定機器 DAGE社ボンドテスター 形式:4000
・測定条件 シェアスピード:150μm/s、シェア位置:はんだ部
実施例32~35、参考例1~4で得られたはんだ合金バンプのシェア強度をシェア強度試験機にて測定した。使用機器及び測定条件は以下の通りである。
・測定機器 DAGE社ボンドテスター 形式:4000
・測定条件 シェアスピード:150μm/s、シェア位置:はんだ部
[実施例1]
脱脂洗浄したSUS304板(100mm×40mm×厚み0.3mm)の裏面の全面にテフロン(登録商標)テープを張り付け、一方の表面にテフロン(登録商標)テープを張り付けてSUS板開口部が40mm×40mmとして被めっき物とした。めっき浴としては、ガラス製1Lビーカーを用い、各々のめっき液を500mLほど入れて、陽極には白金を使用した。
Bi、In各々のめっき液は以下のものを使用した。
・Bi-Sn複合めっき液 (Bi濃度40g/L、Sn濃度0.8g/L、石原ケミカル社製のBiめっき液にSnを添加して調製した。)
・Inめっき液 EEJA社製(In濃度 25g/L)
脱脂洗浄したSUS304板(100mm×40mm×厚み0.3mm)の裏面の全面にテフロン(登録商標)テープを張り付け、一方の表面にテフロン(登録商標)テープを張り付けてSUS板開口部が40mm×40mmとして被めっき物とした。めっき浴としては、ガラス製1Lビーカーを用い、各々のめっき液を500mLほど入れて、陽極には白金を使用した。
Bi、In各々のめっき液は以下のものを使用した。
・Bi-Sn複合めっき液 (Bi濃度40g/L、Sn濃度0.8g/L、石原ケミカル社製のBiめっき液にSnを添加して調製した。)
・Inめっき液 EEJA社製(In濃度 25g/L)
第1層目はBi・Snめっきを行った。条件は、前記の被めっき物をBi-Sn複合めっき液に浸漬して揺動しながら、温度20℃、電流密度2A/dm2一定で、所定のめっき厚を得るために必要な時間、めっき処理した後、引上げて、直ぐに水槽に浸漬し、これを引上げて水シャワー洗浄した。これを、通風乾燥器を用いて、50℃で5分間乾燥してBi-Snめっき物を得た。
続いて、第2層目のInめっきを行った。Biめっき処理された被めっき物をInめっき液に浸漬して揺動しながら、温度20℃、電流密度3A/dm2一定で、所定のめっき厚を得るために必要な時間、めっき処理理した後、引上げて、直ぐに水槽に浸漬し、引上げて水シャワー洗浄した。これを、通風乾燥器を用いて、50℃で5分間乾燥して、Bi-In-Sn系めっき層(BiSn-Inめっき層)を得た。
得られたBi-In-Sn系めっき層をSUS板から剥ぎ取り粉砕したサンプルの組成を、Thermo Fisher Scientific社ICP発光分光分析装置を用いて測定し、融点を、セイコーインスツル株式会社DSC装置を用いて測定した。
[実施例2~18、比較例2~10]
実施例1と同様の方法で、Bi-Sn複合めっき液中のSn濃度および各々のめっき処理時間を変えて、種々のBi-In-Sn組成に調製しためっき層サンプルを作製した。
実施例1と同様の方法で、Bi-Sn複合めっき液中のSn濃度および各々のめっき処理時間を変えて、種々のBi-In-Sn組成に調製しためっき層サンプルを作製した。
[実施例19]
脱脂洗浄したSUS304板(100mm×40mm×厚み0.3mm)の裏面の全面にテフロン(登録商標)テープを張り付け、一方の表面にテフロン(登録商標)テープを張り付けてSUS板開口部が40mm×40mmとして被めっき物とした。めっき浴としては、ガラス製1Lビーカーを用い、各々のめっき液を500mLほど入れて、陽極には白金を使用した。
Bi、In各々のめっき液は以下のものを使用した。
・Biめっき液 石原ケミカル社製(Bi濃度 40g/L)
・Inめっき液 EEJA社製(In濃度 25g/L)
脱脂洗浄したSUS304板(100mm×40mm×厚み0.3mm)の裏面の全面にテフロン(登録商標)テープを張り付け、一方の表面にテフロン(登録商標)テープを張り付けてSUS板開口部が40mm×40mmとして被めっき物とした。めっき浴としては、ガラス製1Lビーカーを用い、各々のめっき液を500mLほど入れて、陽極には白金を使用した。
Bi、In各々のめっき液は以下のものを使用した。
・Biめっき液 石原ケミカル社製(Bi濃度 40g/L)
・Inめっき液 EEJA社製(In濃度 25g/L)
第1層目はBiめっきを行った。条件は、前記の被めっき物をBiめっき液に浸漬して揺動しながら、温度20℃、電流密度2A/dm2一定で、所定のめっき厚を得るために必要な時間、めっき処理した後、引上げて、直ぐに水槽に浸漬し、これを引上げて水シャワー洗浄した。これを、通風乾燥器を用いて、50℃で5分間乾燥してBiめっき物を得た。
続いて、第2層目のInめっきを行った。Biめっき処理された被めっき物をInめっき液に浸漬して揺動しながら、温度20℃、電流密度3A/dm2一定で、所定のめっき厚を得るために必要な時間、めっき処理した後、引上げて、直ぐに水槽に浸漬し、引上げて水シャワー洗浄した。これを、通風乾燥器を用いて、50℃で5分間乾燥して、Bi-In系めっき層を得た。
得られたBi-In系めっき層をSUS板から剥ぎ取り粉砕したサンプルの組成を、Thermo Fisher Scientific社ICP発光分光分析装置を用いて測定し、融点を、セイコーインスツル株式会社DSC装置を用いて測定した。
[実施例20~24、比較例1]
実施例19と同様の方法で、各めっき成分のめっき処理時間を変えて、種々のBi-In組成に調製しためっき層サンプルを作製した。
実施例19と同様の方法で、各めっき成分のめっき処理時間を変えて、種々のBi-In組成に調製しためっき層サンプルを作製した。
表1(めっき層の組成分析と融点測定結果)に、実施例1~24、比較例1~10で得られためっき層の組成分析結果および融点測定結果を示す。また、融点測定時のDSC測定プロファイルの代表例として、実施例1、2、4、5、6、8、10、12、13、14、17、18、19、21、23、比較例1、2、3、5、6、8、9、10を、図4~26に示す。
実施例1~24のDSC測定の結果から、Biを46~72質量%、Inを26~54質量%、Snを0~2質量%の特定の範囲内に制御することで、当該めっき層の融点を86~111℃の低融点領域にできることが判る。
一方、比較例1~9では、86℃未満の吸熱ピークを生じ、低融点成分の存在が確認された。また、比較例10では272℃の吸熱ピークが生じ、残留Biにより融点が高くなる。
これらの結果から、特定の組成範囲内に制御する低融点めっき層は、集積回路の低温実装の実現に大きく寄与できると判断する。
更に、本発明の製造方法は、煩雑な合金製造工程が省略できると共に、めっき時間(めっき液浸漬時間)を変えるだけの操作でBi-In-Sn組成またはBi-In組成を任意に制御できるため、従来のはんだ合金の製造工程を著しく簡便に行うことができる。
更に、本発明の製造方法は、煩雑な合金製造工程が省略できると共に、めっき時間(めっき液浸漬時間)を変えるだけの操作でBi-In-Sn組成またはBi-In組成を任意に制御できるため、従来のはんだ合金の製造工程を著しく簡便に行うことができる。
[混合成分の添加について(実施例25~31)]
[実施例25~26]
Biめっき液(Bi濃度40g/L)にSn、Agを各々添加して、Bi=40g/L、Sn=0.8g/LのBi-Sn複合めっき液およびBi=40g/L、Ag=0.8g/LのBi-Ag複合めっき液を調製した。Bi・SnめっきとInめっきと間にBi・Agめっきを行い、Bn・Sn→Bi・Ag→Inの順番でめっき積層した以外は実施例1と同様の操作を行い、Bi-In-Snに微量のAgが添加されためっき層を得た。
なお、Bi・Agめっきは、Bi-Sn複合めっき液の代わりにBi-Ag複合めっき液を用いた以外は、Bi・Snめっきと同様にした。
得られためっき層をSUS板から剥ぎ取り粉砕したサンプルの組成を、Thermo Fisher Scientific社ICP発光分光分析装置を用いて測定し、融点を、セイコーインスツル株式会社DSC装置を用いて測定した。
[実施例25~26]
Biめっき液(Bi濃度40g/L)にSn、Agを各々添加して、Bi=40g/L、Sn=0.8g/LのBi-Sn複合めっき液およびBi=40g/L、Ag=0.8g/LのBi-Ag複合めっき液を調製した。Bi・SnめっきとInめっきと間にBi・Agめっきを行い、Bn・Sn→Bi・Ag→Inの順番でめっき積層した以外は実施例1と同様の操作を行い、Bi-In-Snに微量のAgが添加されためっき層を得た。
なお、Bi・Agめっきは、Bi-Sn複合めっき液の代わりにBi-Ag複合めっき液を用いた以外は、Bi・Snめっきと同様にした。
得られためっき層をSUS板から剥ぎ取り粉砕したサンプルの組成を、Thermo Fisher Scientific社ICP発光分光分析装置を用いて測定し、融点を、セイコーインスツル株式会社DSC装置を用いて測定した。
[実施例27~28]
Biめっき液(Bi濃度40g/L)にSn、Cuを各々添加して、Bi=40g/L、Sn=0.8g/LのBi-Sn複合めっき液およびBi=40g/L、Cu=1g/LのBi-Cu複合めっき液を調製した。Bi・SnめっきとInめっきと間にBi・Cuめっきを行い、Bi・Sn→Bi・Cu→Inの順番でめっき積層した以外は実施例1と同様の操作を行い、Bi-In-Snに微量のCuが添加されためっき層を得た。
なお、Bi・Cuめっきは、Bi-Sn複合めっき液の代わりにBi-Cu複合めっき液を用いた以外は、Bi・Snめっきと同様にした。
得られためっき層をSUS板から剥ぎ取り粉砕したサンプルの組成を、Thermo Fisher Scientific社ICP発光分光分析装置を用いて測定し、融点を、セイコーインスツル株式会社DSC装置を用いて測定した。
Biめっき液(Bi濃度40g/L)にSn、Cuを各々添加して、Bi=40g/L、Sn=0.8g/LのBi-Sn複合めっき液およびBi=40g/L、Cu=1g/LのBi-Cu複合めっき液を調製した。Bi・SnめっきとInめっきと間にBi・Cuめっきを行い、Bi・Sn→Bi・Cu→Inの順番でめっき積層した以外は実施例1と同様の操作を行い、Bi-In-Snに微量のCuが添加されためっき層を得た。
なお、Bi・Cuめっきは、Bi-Sn複合めっき液の代わりにBi-Cu複合めっき液を用いた以外は、Bi・Snめっきと同様にした。
得られためっき層をSUS板から剥ぎ取り粉砕したサンプルの組成を、Thermo Fisher Scientific社ICP発光分光分析装置を用いて測定し、融点を、セイコーインスツル株式会社DSC装置を用いて測定した。
[実施例29~30]
Biめっき液にAgを添加して、Bi=40g/L、Ag=0.4g/LのBi-Ag複合めっき液を調製した。Bi・Ag→Inの順番でめっき積層した以外は実施例19と同様の操作を行い、Bi-Inに微量のAgが添加されためっき層を得た。このめっき層をSUS板から剥ぎ取り粉砕したサンプルの組成を、Thermo Fisher Scientific社ICP発光分光分析装置を用いて測定し、融点を、セイコーインスツル株式会社DSC装置を用いて測定した。
Biめっき液にAgを添加して、Bi=40g/L、Ag=0.4g/LのBi-Ag複合めっき液を調製した。Bi・Ag→Inの順番でめっき積層した以外は実施例19と同様の操作を行い、Bi-Inに微量のAgが添加されためっき層を得た。このめっき層をSUS板から剥ぎ取り粉砕したサンプルの組成を、Thermo Fisher Scientific社ICP発光分光分析装置を用いて測定し、融点を、セイコーインスツル株式会社DSC装置を用いて測定した。
[実施例31]
Biめっき液にCuを添加して、Bi=40g/L、Cu=0.5g/LのBi-Cu複合めっき液を調製した。Bi・Cu→Inの順番でめっき積層した以外は実施例19と同様の操作を行い、Bi-Inに微量のCuが添加された微量のCu添加系めっき層を得た。このめっき層をSUS板から剥ぎ取り粉砕したサンプルの組成を、Thermo Fisher Scientific社ICP発光分光分析装置を用いて測定し、融点を、セイコーインスツル株式会社DSC装置を用いて測定した。
Biめっき液にCuを添加して、Bi=40g/L、Cu=0.5g/LのBi-Cu複合めっき液を調製した。Bi・Cu→Inの順番でめっき積層した以外は実施例19と同様の操作を行い、Bi-Inに微量のCuが添加された微量のCu添加系めっき層を得た。このめっき層をSUS板から剥ぎ取り粉砕したサンプルの組成を、Thermo Fisher Scientific社ICP発光分光分析装置を用いて測定し、融点を、セイコーインスツル株式会社DSC装置を用いて測定した。
実施例25~31の結果を表2(Cu、Ag微量添加系めっき層の組成分析と融点測定結果)に示す。
実施例25~31のDSC測定の結果から、微量のAgまたはCuを添加した低融点めっき層(Bi-In系めっき層またはBi-In-Sn系めっき層)の融点は86~111℃の範囲内の低融点領域であることから、微量のAgまたはCuが添加された低融点めっき層が低温実装用の導電性接合材料としての使用できることが確認された。
[バンプシェア強度の測定(実施例32~35、参考例1~4)]
[実施例32~33]
酸化膜付きのシリコンウェハ表面に、スパッタで厚み0.1μmのTi膜と0.3μmのCu膜を成膜し、フォトリソグラフィーにて配線接続用の開口部(30μmφ×高さ20μm:1000000個、ピッチ間隔:50μm)が設けられたレジストパターンが形成されたシリコンウェハを作製した。続いて、電解めっきでNiを3μm厚みで成膜して、アンダーメタル付きのパターン形成被めっき物を作製した。
[実施例32~33]
酸化膜付きのシリコンウェハ表面に、スパッタで厚み0.1μmのTi膜と0.3μmのCu膜を成膜し、フォトリソグラフィーにて配線接続用の開口部(30μmφ×高さ20μm:1000000個、ピッチ間隔:50μm)が設けられたレジストパターンが形成されたシリコンウェハを作製した。続いて、電解めっきでNiを3μm厚みで成膜して、アンダーメタル付きのパターン形成被めっき物を作製した。
前記のパターン形成被めっき物を用いて、「Bi→Sn→In」の順番でめっき物を作製した。めっき浴としては、30Lの塩化ビニル樹脂製のめっき槽を用い、各々のめっき液を25Lほど入れて、Snめっきの陽極はスズ、BiめっきとInめっきの陽極は白金を使用した。Snめっき、Biめっき、Inめっき各々のめっき液は以下のものを使用した。
・Snめっき液 石原ケミカル社製(Sn濃度 20g/L)
・Biめっき液 石原ケミカル社製(Bi濃度 20g/L)
・Inめっき液 石原ケミカル社製(In濃度 20g/L)
・Snめっき液 石原ケミカル社製(Sn濃度 20g/L)
・Biめっき液 石原ケミカル社製(Bi濃度 20g/L)
・Inめっき液 石原ケミカル社製(In濃度 20g/L)
第1層目はBiめっきを行った。条件は、前記の被めっき物をBiめっき液に浸漬して揺動しながら、温度20℃、電流密度2A/dm2の定電流で、所定のめっき厚を得るために必要な時間めっき処理を行った。めっき処理後、引上げて、シャワーにて水洗を行った。
続いて、第2層目のSnめっきを行った。Biめっき処理された被めっき物をSnめっき液に浸漬して揺動しながら、温度20℃、電流密度1.5A/dm2の定電流で、所定のめっき厚を得るために必要な時間、めっき処理を行った。めっき処理後、引上げて、シャワーにて水洗を行った。
引き続いて、第3層目のInめっきを行った。Bi-Snめっき処理を行った被めっき物をInめっき液に浸漬して揺動しながら、温度20℃、電流密度1.5A/dm2の定電流で、所定のめっき厚を得るために必要な時間、めっき処理を行った。めっき処理後、引上げて、シャワーにて水洗を行った。
これを恒温乾燥機にて、50℃で5分間乾燥した後、これをレジスト剥離液に浸漬して、レジスト除去した。続いて、Cuエッチング液に浸漬し、めっき物が形成されいない部分のCuをエッチングした。引き続いて、Tiエッチング液に浸漬し、めっき物が形成されいない部分のTiをエッチングしてBi-In-Sn系めっき物を作製した。
続いて、第2層目のSnめっきを行った。Biめっき処理された被めっき物をSnめっき液に浸漬して揺動しながら、温度20℃、電流密度1.5A/dm2の定電流で、所定のめっき厚を得るために必要な時間、めっき処理を行った。めっき処理後、引上げて、シャワーにて水洗を行った。
引き続いて、第3層目のInめっきを行った。Bi-Snめっき処理を行った被めっき物をInめっき液に浸漬して揺動しながら、温度20℃、電流密度1.5A/dm2の定電流で、所定のめっき厚を得るために必要な時間、めっき処理を行った。めっき処理後、引上げて、シャワーにて水洗を行った。
これを恒温乾燥機にて、50℃で5分間乾燥した後、これをレジスト剥離液に浸漬して、レジスト除去した。続いて、Cuエッチング液に浸漬し、めっき物が形成されいない部分のCuをエッチングした。引き続いて、Tiエッチング液に浸漬し、めっき物が形成されいない部分のTiをエッチングしてBi-In-Sn系めっき物を作製した。
続いて、製造したBi-In-Sn系めっき物をシンアペックス社製VSU-200リフロー装置を用いて、下記条件でリフローしてBi-In-Sn系低融点はんだ合金バンプを作製した。
・還元剤 :ぎ酸
・圧力 :200mbar
・昇温速度 :20℃/min
・トップ温度:140℃(キープ時間180sec)
・圧力 :200mbar
・昇温速度 :20℃/min
・トップ温度:140℃(キープ時間180sec)
実施例32のBi-In-Sn系めっき物の外観写真を図27に示す。更にその断面をSEM-EDX観察した結果を図28に示す。
また、実施例32のBi-In-Sn系めっき物をバンプ化したバンプ外観写真を図29に、その断面をSEM-EDX観察した結果を図30に示す。
実施例33のBi-In-Sn系めっき物の外観写真を図31に示す。更にその断面をSEM-EDX観察した結果を図32に示す。
また、実施例33のBi-In-Sn系めっき物をバンプ化したバンプ外観写真を図33に、その断面をSEM-EDX観察した結果を図34に示す。
また、実施例32のBi-In-Sn系めっき物をバンプ化したバンプ外観写真を図29に、その断面をSEM-EDX観察した結果を図30に示す。
実施例33のBi-In-Sn系めっき物の外観写真を図31に示す。更にその断面をSEM-EDX観察した結果を図32に示す。
また、実施例33のBi-In-Sn系めっき物をバンプ化したバンプ外観写真を図33に、その断面をSEM-EDX観察した結果を図34に示す。
[実施例34~35]
実施例34~35は、実施例32、33と同様の操作で作製したパターン形成被めっき物を用いて、めっき物が所定の組成になる様に各めっき液でのめっき時間(浸漬時間)を変更し、且つSnめっきを行わずに「Bi→In」の順番でめっき処理を行った以外は、実施例32、33と同様の操作を行い、Bi-In系めっき物および低融点はんだ合金バンプを作製した。
実施例34~35は、実施例32、33と同様の操作で作製したパターン形成被めっき物を用いて、めっき物が所定の組成になる様に各めっき液でのめっき時間(浸漬時間)を変更し、且つSnめっきを行わずに「Bi→In」の順番でめっき処理を行った以外は、実施例32、33と同様の操作を行い、Bi-In系めっき物および低融点はんだ合金バンプを作製した。
実施例34のBi-In系めっき物の外観写真を図35に示す。更にその断面をSEM-EDX観察した結果を図36に示す。
また、実施例34のBi-In系めっき物をバンプ化したバンプ外観写真を図37に、その断面をSEM-EDX観察した結果を図38に示す。
実施例35のBi-In系めっき物の外観写真を図39に示す。更にその断面をSEM-EDX観察した結果を図40に示す。
また、実施例35のBi-In系めっき物をバンプ化したバンプ外観写真を図41に、その断面をSEM-EDX観察した結果を図42に示す。
また、実施例34のBi-In系めっき物をバンプ化したバンプ外観写真を図37に、その断面をSEM-EDX観察した結果を図38に示す。
実施例35のBi-In系めっき物の外観写真を図39に示す。更にその断面をSEM-EDX観察した結果を図40に示す。
また、実施例35のBi-In系めっき物をバンプ化したバンプ外観写真を図41に、その断面をSEM-EDX観察した結果を図42に示す。
[参考例1~4]
参考例1~3は、公知のPbフリーはんだ合金とのバンプシェア強度の比較の目的で作製した、公知のPbフリーはんだ合金バンプである。実施例32と同様のレジストパターン(但し、接続用の開口部が、参考例1、2は、60μmφ×高さ60μm、参考例3は、50μmφ×高さ35μm、参考例4は、200μmφ×高さ10μm)が形成されたシリコンウェハを用いて、同様の操作で表3に示すアンダーメタルを成膜した。但し、参考例1と参考例3は、Niめっき層3μmの下に電解めっきで10μmのCuポスト形成、参考例2は、Niめっき層を5μm形成、参考例4は、Niめっき層を省略した。そして、その上に、参考例1、参考例2では、公知のSnAgめっき液を用いてSnAgめっき処理した。参考例3では、公知のSnめっき液およびBiめっき液を用いてSn、Biを積層めっき処理した。参考例4では、公知のInめっき液を用いてInめっき処理した。これらをそれぞれ乾燥して、実施例32と同様のレジスト除去操作を行った後、同様のリフロー装置を用いて表3記載のリフロー温度とした以外は同様の操作条件ではんだ合金バンプを作製した。
参考例1~3は、公知のPbフリーはんだ合金とのバンプシェア強度の比較の目的で作製した、公知のPbフリーはんだ合金バンプである。実施例32と同様のレジストパターン(但し、接続用の開口部が、参考例1、2は、60μmφ×高さ60μm、参考例3は、50μmφ×高さ35μm、参考例4は、200μmφ×高さ10μm)が形成されたシリコンウェハを用いて、同様の操作で表3に示すアンダーメタルを成膜した。但し、参考例1と参考例3は、Niめっき層3μmの下に電解めっきで10μmのCuポスト形成、参考例2は、Niめっき層を5μm形成、参考例4は、Niめっき層を省略した。そして、その上に、参考例1、参考例2では、公知のSnAgめっき液を用いてSnAgめっき処理した。参考例3では、公知のSnめっき液およびBiめっき液を用いてSn、Biを積層めっき処理した。参考例4では、公知のInめっき液を用いてInめっき処理した。これらをそれぞれ乾燥して、実施例32と同様のレジスト除去操作を行った後、同様のリフロー装置を用いて表3記載のリフロー温度とした以外は同様の操作条件ではんだ合金バンプを作製した。
表3に、実施例32~35および参考例1~4のバンプ組成とシェア強度の測定結果を示す。なお、表中のめっき積層厚みは所定の組成にするための目標値である。参考までに、シェア強度試験機の概念図を図43に示す。
公知のPbフリーはんだ合金バンプのうち、参考例4のインジウム単独系はバンプシェア強度が0.3mg/μm2と著しく低いため実用できないが、Pbフリーはんだ合金として通常的に用いられている参考例1~3のSnAg系およびSnBi系のバンプシェア強度は3.3mg/μm2であった。
公知のPbフリーはんだ合金バンプのうち、参考例4のインジウム単独系はバンプシェア強度が0.3mg/μm2と著しく低いため実用できないが、Pbフリーはんだ合金として通常的に用いられている参考例1~3のSnAg系およびSnBi系のバンプシェア強度は3.3mg/μm2であった。
Bi-In-Sn系低融点めっき物の形状については、図27、31に示した実施例32、33のめっき層のSEM外観写真から、レジストパターンに相応した円柱状のめっき層を形成していることが判る。
また、これらはCu/Niのアンダーメタル上にBi→Sn→Inの順に積層めっきしたものであるが、図28に示した実施例32のめっき層の断面SEM-EDXから、Bi層にInおよびSnがほぼ均一に拡散しているのが観察された。
実施例33についても、図32に示しためっき層の断面SEM-EDX写真から、Biの層にInが拡散しているのが観察された。一方、Snについては、Snの量が微量であり、SEM-EDXのInピークがSnピークに重複するため、EDX感度では検出が困難であったが、実施例32と同様にBi層にInおよびSnが拡散していると考えられる。
この様に、最終物のめっき層では、InおよびSnの拡散によりBiInSnの合金を形成することで、Bi、In、Sn各々単独の融点よりも大幅に低い融点を示すと考えられる。また、加熱リフロー段階でもめっき層のBiInSn合金化が進行し、更に低融点化が進むものと考えられる。
また、これらはCu/Niのアンダーメタル上にBi→Sn→Inの順に積層めっきしたものであるが、図28に示した実施例32のめっき層の断面SEM-EDXから、Bi層にInおよびSnがほぼ均一に拡散しているのが観察された。
実施例33についても、図32に示しためっき層の断面SEM-EDX写真から、Biの層にInが拡散しているのが観察された。一方、Snについては、Snの量が微量であり、SEM-EDXのInピークがSnピークに重複するため、EDX感度では検出が困難であったが、実施例32と同様にBi層にInおよびSnが拡散していると考えられる。
この様に、最終物のめっき層では、InおよびSnの拡散によりBiInSnの合金を形成することで、Bi、In、Sn各々単独の融点よりも大幅に低い融点を示すと考えられる。また、加熱リフロー段階でもめっき層のBiInSn合金化が進行し、更に低融点化が進むものと考えられる。
実施例32、33のめっき層を140℃で加熱リフローして作製したBi-In系低融点はんだ合金バンプの形成については、図29、33に示した実施例32、33のバンプ外観SEM写真から、Cu/Niアンダーメタル上に半球状のはんだ合金バンプが形成されているのが判る。また、図30にに示した実施例32のバンプ断面のSEM-EDX写真から、めっき層を加熱リフローすることで、Bi、InおよびSnがほぼ均一に分散したはんだ合金バンプが形成されていることが確認された。
実施例33についても、図34に示したバンプ断面SEM-EDX写真から、はんだ合金バンプ全体にBiおよびInが拡散しているのが観察された。一方、Snについては、微量のためEDX感度では検出が困難であったが、実施例32と同様にSnもはんだ合金バンプ全体に拡散していると考えられる。
実施例33についても、図34に示したバンプ断面SEM-EDX写真から、はんだ合金バンプ全体にBiおよびInが拡散しているのが観察された。一方、Snについては、微量のためEDX感度では検出が困難であったが、実施例32と同様にSnもはんだ合金バンプ全体に拡散していると考えられる。
Bi-In系低融点めっき積層物の形状については、図35、39に示した実施例34、35のめっき層のSEM外観写真から、レジストパターンに相応した円柱状のめっき層を形成していることが判る。また、これらはCu/Niのアンダーメタル上にBi→Inの順に積層めっきしたものであるが、図36、40に示したこれらのめっき層の断面SEM-EDXから、Bi層にInが拡散しているのが観察された。この様に、最終物のめっき層では、Inの拡散によりBiInの合金を形成することで、Bi、In各々単独の融点よりも大幅に低い融点を示す。また、加熱リフロー段階でもめっき層のBiIn合金化が進行し、更に低融点化が進むものと考えられる。
これらのめっき層を140℃で加熱リフローして作製したBi-In系低融点はんだ合金バンプの形成については、図37、41に示した実施例34、35のバンプ外観SEM写真から、Cu/Niアンダーメタル上に半球状のはんだ合金バンプが形成されているのが判る。また、図38、42に示したこれらのバンプ断面のSEM-EDX写真から、めっき層を加熱リフローすることで、はんだ合金バンプの大半が、BiとInを含むBiIn合金で形成されていることが確認された。
また、表3(バンプ組成とシェア強度)に示した実施例32~35の本発明の製造方法で得られる低融点めっき積層物(Bi-In-Sn系めっき積層物またはBi-In系めっき積層物)のはんだ合金バンプのシェア強度はいずれも「3mg/μm2以上」と十分な接合強度を有しており、接合材料として実用的にも十分使用できることが判明した。
本発明は、半導体電子部品と配線基板のPbフリーのはんだ付け実装用途に好適に利用することができる。また、特に低温接合が可能であることからフレキシブル基板(樹脂基板)や圧電素子CDTe半導体素子、CCD素子、フォログラム素子などの耐熱性の低い電子部品の低温実装の方法に、好適に用いることができる。
1 基板
2 保護膜
3 パッド
4 給電膜
5 レジスト膜
6 アンダーメタル
7 積層めっき層
8 はんだ合金バンプ
9 はんだ合金バンプ
10 接合用の金属膜(Au)
2 保護膜
3 パッド
4 給電膜
5 レジスト膜
6 アンダーメタル
7 積層めっき層
8 はんだ合金バンプ
9 はんだ合金バンプ
10 接合用の金属膜(Au)
Claims (15)
- BiとInとSnとの合計を100質量%としたとき、Biを46質量%以上72質量%以下、Inを26質量%以上54質量%以下、Snを2質量%以下含み、融点が86~111℃である低融点合金を含む低融点接合部材。
- 前記低融点合金が、BiとInとSnとの合計を100質量%としたとき、Biを46質量%以上72質量%以下、Inを26質量%以上53.9質量%以下、Snを0.1質量%以上2質量%以下含む請求項1に記載の低融点接合部材。
- 前記低融点合金が、BiとInとSnとの合計を100質量%としたとき、Biを46質量%以上51質量%以下、Inを47質量%以上54質量%以下、Snを2質量%以下含み、融点が86~91℃である、請求項1または2に記載の低融点接合部材。
- 前記低融点合金が、BiとInとSnとの合計を100質量%としたとき、Biを63質量%以上72質量%以下、Inを26質量%以上37質量%以下、Snを2質量%以下含み、融点が106~111℃である、請求項1または2に記載の低融点接合部材。
- 前記低融点合金により形成されためっき層を有する請求項1~4のいずれかに記載の低融点接合部材。
- 前記低融点合金により形成されためっき層を、加熱リフローさせてなるバンプを有する請求項1~4のいずれかに記載の低融点接合部材。
- 前記低融点合金が、Ag、Cu、Ni、Zn、およびSbからなる群から選択される1以上の混合成分を含み、
前記低融点合金における混合成分の合計質量が0.001質量%以上3.0質量%以下である請求項1~6のいずれかに記載の低融点接合部材。 - Ti、Ni、Cu、Au、Sn、Ag、Cr、Pd、Pt、W、Co、TiW、NiP、NiB、NiCo、およびNiVからなる群から選択される1以上のアンダーメタルを成膜したものの上に前記低融点合金が配置される請求項1~7のいずれかに記載の低融点接合部材。
- 大きさが1mm以下である、微小金属ボール、導電性の金属の被覆層を有する微小樹脂ボール、はんだ合金の被覆層を有する微小樹脂ボール、および微小ピン部材からなる群から選択されるいずれかのコア材の表層が前記低融点合金で被覆された微小部材を有する請求項1~8のいずれかに記載の低融点接合部材。
- 導電性接合部材上に前記微小部材が実装された請求項9に記載の低融点接合部材。
- 少なくともBiめっきおよびInめっきを含むめっき処理を行い、BiとInとSnとの合計を100質量%としたとき、Biを46質量%以上72質量%以下、Inを26質量%以上54質量%以下、Snを2質量%以下含むめっき層を、被めっき物上に形成するめっき工程を有する低融点接合部材の製造方法。
- 前記めっき工程が、以下のめっき工程(A)またはめっき工程(B)である請求項11に記載の低融点接合部材の製造方法。
めっき工程(A):めっき処理がBiめっきおよびInめっきを含み、Biめっきを行った後、Inめっきを行う工程
めっき工程(B):めっき処理が、Biめっき、InめっきおよびSnめっきを含み、被めっき物に初めに行うめっき処理がSnめっきまたはBiめっきであり、前記Snめっきおよび前記Biめっきを行った後、前記Inめっきを行う工程 - 導電性接合部の上に配置された請求項11または12に記載の製造方法で製造された低融点接合部材を、加熱リフローしてバンプを形成する低融点接合部材の製造方法。
- 請求項1~10のいずれかに記載の低融点接合部材を有する半導体電子回路。
- 配線基板と、半導体チップ表面との間に配置された請求項1~10のいずれかに記載の低融点接合部材を、105~140℃で加熱リフローして前記配線基板と前記半導体チップを接合する半導体電子回路の実装方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP21864243.7A EP4209607A4 (en) | 2020-09-04 | 2021-08-27 | CONNECTING ELEMENT WITH LOW MELTING POINT, METHOD FOR THE PRODUCTION THEREOF, ELECTRONIC SEMICONDUCTOR CIRCUIT AND METHOD FOR ASSEMBLING THIS ELECTRONIC SEMICONDUCTOR CIRCUIT |
KR1020237010240A KR20230056047A (ko) | 2020-09-04 | 2021-08-27 | 저융점 접합 부재와 그 제조 방법 및 반도체 전자 회로와 그 실장 방법 |
US18/043,854 US20230347453A1 (en) | 2020-09-04 | 2021-08-27 | Low melting-point bonding member, method for producing same, semiconductor electronic circuit, and method for mounting said semiconductor electronic circuit |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020149166A JP7080939B2 (ja) | 2020-09-04 | 2020-09-04 | 低融点接合部材およびその製造方法ならびに半導体電子回路およびその実装方法 |
JP2020-149166 | 2020-09-04 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2022050185A1 true WO2022050185A1 (ja) | 2022-03-10 |
Family
ID=80491748
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2021/031505 WO2022050185A1 (ja) | 2020-09-04 | 2021-08-27 | 低融点接合部材およびその製造方法ならびに半導体電子回路およびその実装方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20230347453A1 (ja) |
EP (1) | EP4209607A4 (ja) |
JP (1) | JP7080939B2 (ja) |
KR (1) | KR20230056047A (ja) |
TW (1) | TW202217076A (ja) |
WO (1) | WO2022050185A1 (ja) |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06325670A (ja) * | 1993-05-17 | 1994-11-25 | Uchihashi Estec Co Ltd | 合金型温度ヒュ−ズ |
JPH1018096A (ja) | 1996-06-28 | 1998-01-20 | Sumitomo Special Metals Co Ltd | 微小金属球のハンダめっき法 |
JPH10270836A (ja) | 1997-03-27 | 1998-10-09 | Sumitomo Special Metals Co Ltd | 微小球のハンダめっき法 |
JPH1192994A (ja) | 1997-09-16 | 1999-04-06 | Sumitomo Special Metals Co Ltd | 微小金属球のはんだめっき法 |
JP2001219267A (ja) | 2000-02-09 | 2001-08-14 | Nippon Macdermid Kk | 錫−インジウム−ビスマスはんだ合金めっき層の形成方法 |
JP3224185B2 (ja) | 1994-09-29 | 2001-10-29 | 富士通株式会社 | はんだ合金及びはんだ粉末及びはんだペースト及びプリント配線板及び電子部品及びはんだ付け方法及びはんだ付け装置 |
JP3347512B2 (ja) | 1995-03-17 | 2002-11-20 | 富士通株式会社 | 低温接合用はんだ合金、これを用いた電子機器およびその製造方法 |
WO2006008842A1 (ja) * | 2004-07-20 | 2006-01-26 | Senju Metal Industry Co., Ltd. | 摺動材料およびその製造方法 |
JP2007235091A (ja) * | 2005-09-21 | 2007-09-13 | Shinriyou Denshi Kk | 接続端子用ボールおよびその集合体 |
WO2008016140A1 (en) * | 2006-08-04 | 2008-02-07 | Panasonic Corporation | Bonding material, bonded portion and circuit board |
WO2020004512A1 (ja) * | 2018-06-26 | 2020-01-02 | 日立化成株式会社 | はんだペースト |
JP2021048391A (ja) * | 2019-09-11 | 2021-03-25 | 株式会社新菱 | Sn−Bi−In系低融点接合部材および、その製造方法、ならびに半導体電子回路およびその実装方法 |
Family Cites Families (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CS232955B1 (cs) * | 1983-06-09 | 1985-02-14 | Oldrich Liska | Způsob vratného znehybnění soustavy mechanismů |
US4649990A (en) * | 1985-05-06 | 1987-03-17 | Hitachi, Ltd. | Heat-conducting cooling module |
US6184475B1 (en) * | 1994-09-29 | 2001-02-06 | Fujitsu Limited | Lead-free solder composition with Bi, In and Sn |
DE19542043A1 (de) * | 1995-01-31 | 1996-08-01 | Hewlett Packard Co | Bleifreie Niedertemperaturlegierung und Verfahren zur Bildung einer mechanisch überlegenen Verbindung unter Verwendung dieser Legierung |
JP4631346B2 (ja) * | 2004-08-05 | 2011-02-16 | シンフォニアテクノロジー株式会社 | サーマルヘッドおよびプリンタ |
US20070227627A1 (en) * | 2006-03-30 | 2007-10-04 | Daewoong Suh | Solder composition having dispersoid particles for increased creep resistance |
JP4412320B2 (ja) * | 2006-12-19 | 2010-02-10 | 株式会社村田製作所 | 半田、半田付け構造ならびに貫通型セラミックコンデンサ |
JP2009093868A (ja) * | 2007-10-05 | 2009-04-30 | Uchihashi Estec Co Ltd | アキシャル型温度ヒューズ |
US20090108443A1 (en) * | 2007-10-30 | 2009-04-30 | Monolithic Power Systems, Inc. | Flip-Chip Interconnect Structure |
JP2009283371A (ja) * | 2008-05-23 | 2009-12-03 | Rohm Co Ltd | Fedセンサおよびその製造方法 |
JP2010048664A (ja) * | 2008-08-21 | 2010-03-04 | Rohm Co Ltd | Fedセンサおよびその製造方法 |
DE102009017692B4 (de) * | 2009-04-09 | 2020-08-27 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zur Herstellung einer Niedertemperaturkontaktierung für mikroelektronische Aufbauten |
JP2012092228A (ja) * | 2010-10-27 | 2012-05-17 | Nitto Denko Corp | 発泡性組成物、発泡性成形体および発泡体 |
CN202662683U (zh) * | 2012-02-14 | 2013-01-09 | 东莞新能源科技有限公司 | 一种动力电池顶盖 |
JP5958811B2 (ja) * | 2012-07-12 | 2016-08-02 | パナソニックIpマネジメント株式会社 | はんだ材料及びこれを用いた実装構造体 |
CN103432624B (zh) * | 2013-08-13 | 2014-11-26 | 清华大学 | 可注射液态金属骨水泥及其制备方法和专用注射装置 |
JP5692314B2 (ja) * | 2013-09-03 | 2015-04-01 | 千住金属工業株式会社 | バンプ電極、バンプ電極基板及びその製造方法 |
WO2015190212A1 (ja) | 2014-06-10 | 2015-12-17 | クラリオン株式会社 | 車線選択装置、車両制御システム及び車線選択方法 |
JP6187918B2 (ja) * | 2015-04-23 | 2017-08-30 | パナソニックIpマネジメント株式会社 | 回路部材の接続構造、接続方法および接続材料 |
GB201508150D0 (en) * | 2015-05-13 | 2015-06-24 | Cambridge Entpr Ltd | Device for insertion into human or animal body and associated methods |
CN104959621A (zh) * | 2015-08-04 | 2015-10-07 | 广东先导稀材股份有限公司 | 一种金属颗粒的制备方法及其装置 |
KR102429873B1 (ko) * | 2015-08-31 | 2022-08-05 | 삼성전자주식회사 | 이방성 도전 재료와 이방성 도전 재료를 포함하는 전자소자 및 그 제조방법 |
JP6551794B2 (ja) * | 2016-05-30 | 2019-07-31 | パナソニックIpマネジメント株式会社 | 導電粒子、ならびに回路部材の接続材料、接続構造、および接続方法 |
JP2018079480A (ja) * | 2016-11-14 | 2018-05-24 | 住友金属鉱山株式会社 | 低温用のBi−In−Sn系はんだ合金、それを用いた電子部品実装基板及びその実装基板を搭載した装置 |
JP6969070B2 (ja) * | 2017-02-28 | 2021-11-24 | 千住金属工業株式会社 | はんだ材料、はんだペースト、フォームはんだ及びはんだ継手 |
CN207217235U (zh) * | 2017-06-30 | 2018-04-10 | 云南科威液态金属谷研发有限公司 | 一种主变压器冷却散热装置 |
JP2018140436A (ja) * | 2017-12-19 | 2018-09-13 | 千住金属工業株式会社 | はんだ材料、はんだペースト、フォームはんだ及びはんだ継手 |
JP6493604B1 (ja) * | 2018-06-12 | 2019-04-03 | 千住金属工業株式会社 | Cu核ボール、はんだ継手、はんだペースト及びフォームはんだ |
TW202000940A (zh) * | 2018-06-26 | 2020-01-01 | 日商日立化成股份有限公司 | 焊料粒及焊料粒的製造方法 |
CN112543693A (zh) * | 2018-06-26 | 2021-03-23 | 昭和电工材料株式会社 | 焊料粒子 |
JP7452418B2 (ja) * | 2018-06-26 | 2024-03-19 | 株式会社レゾナック | 異方性導電フィルム及びその製造方法並びに接続構造体の製造方法 |
JP7091406B2 (ja) * | 2019-09-11 | 2022-06-27 | 株式会社新菱 | Sn-Bi-In系低融点接合部材、微小部材および半導体電子回路、バンプの製造方法ならびに半導体電子回路の実装方法 |
JP7080867B2 (ja) * | 2019-09-11 | 2022-06-06 | 株式会社新菱 | Sn-Bi-In系低融点接合部材、微小部材および半導体電子回路、バンプの製造方法ならびに半導体電子回路の実装方法 |
EP4029639A4 (en) * | 2019-09-11 | 2023-04-12 | Shinryo Corporation | SN-BI BASED LOW MELTING POINT CONNECTOR, METHOD OF MANUFACTURE THEREOF, SEMICONDUCTOR ELECTRONIC CIRCUIT AND ASSEMBLY METHOD THEREOF |
JP6761199B1 (ja) * | 2019-10-25 | 2020-09-23 | 千住金属工業株式会社 | 核材料、電子部品及びバンプ電極の形成方法 |
US20220102603A1 (en) * | 2020-09-28 | 2022-03-31 | Electronics And Telecommunications Research Institute | Method of fabricating semiconductor package |
-
2020
- 2020-09-04 JP JP2020149166A patent/JP7080939B2/ja active Active
-
2021
- 2021-08-27 WO PCT/JP2021/031505 patent/WO2022050185A1/ja unknown
- 2021-08-27 EP EP21864243.7A patent/EP4209607A4/en active Pending
- 2021-08-27 US US18/043,854 patent/US20230347453A1/en active Pending
- 2021-08-27 KR KR1020237010240A patent/KR20230056047A/ko active Search and Examination
- 2021-09-02 TW TW110132589A patent/TW202217076A/zh unknown
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06325670A (ja) * | 1993-05-17 | 1994-11-25 | Uchihashi Estec Co Ltd | 合金型温度ヒュ−ズ |
JP3224185B2 (ja) | 1994-09-29 | 2001-10-29 | 富士通株式会社 | はんだ合金及びはんだ粉末及びはんだペースト及びプリント配線板及び電子部品及びはんだ付け方法及びはんだ付け装置 |
JP3347512B2 (ja) | 1995-03-17 | 2002-11-20 | 富士通株式会社 | 低温接合用はんだ合金、これを用いた電子機器およびその製造方法 |
JPH1018096A (ja) | 1996-06-28 | 1998-01-20 | Sumitomo Special Metals Co Ltd | 微小金属球のハンダめっき法 |
JPH10270836A (ja) | 1997-03-27 | 1998-10-09 | Sumitomo Special Metals Co Ltd | 微小球のハンダめっき法 |
JPH1192994A (ja) | 1997-09-16 | 1999-04-06 | Sumitomo Special Metals Co Ltd | 微小金属球のはんだめっき法 |
JP2001219267A (ja) | 2000-02-09 | 2001-08-14 | Nippon Macdermid Kk | 錫−インジウム−ビスマスはんだ合金めっき層の形成方法 |
WO2006008842A1 (ja) * | 2004-07-20 | 2006-01-26 | Senju Metal Industry Co., Ltd. | 摺動材料およびその製造方法 |
JP2007235091A (ja) * | 2005-09-21 | 2007-09-13 | Shinriyou Denshi Kk | 接続端子用ボールおよびその集合体 |
WO2008016140A1 (en) * | 2006-08-04 | 2008-02-07 | Panasonic Corporation | Bonding material, bonded portion and circuit board |
WO2020004512A1 (ja) * | 2018-06-26 | 2020-01-02 | 日立化成株式会社 | はんだペースト |
JP2021048391A (ja) * | 2019-09-11 | 2021-03-25 | 株式会社新菱 | Sn−Bi−In系低融点接合部材および、その製造方法、ならびに半導体電子回路およびその実装方法 |
Non-Patent Citations (1)
Title |
---|
See also references of EP4209607A4 |
Also Published As
Publication number | Publication date |
---|---|
KR20230056047A (ko) | 2023-04-26 |
EP4209607A4 (en) | 2024-10-09 |
EP4209607A1 (en) | 2023-07-12 |
JP2022043721A (ja) | 2022-03-16 |
TW202217076A (zh) | 2022-05-01 |
JP7080939B2 (ja) | 2022-06-06 |
US20230347453A1 (en) | 2023-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7091406B2 (ja) | Sn-Bi-In系低融点接合部材、微小部材および半導体電子回路、バンプの製造方法ならびに半導体電子回路の実装方法 | |
JP4753090B2 (ja) | はんだペースト、及び電子装置 | |
JP2000260801A (ja) | 半導体素子およびその製造方法 | |
KR20160104086A (ko) | 납 프리 땜납 볼 | |
JP7091405B2 (ja) | Sn-Bi-In系低融点接合部材および、その製造方法、ならびに半導体電子回路およびその実装方法 | |
Zheng et al. | Intermetallic growth on PWBs soldered with Sn3. 8Ag0. 7Cu | |
WO2021049437A1 (ja) | Sn-Bi-In系低融点接合部材およびその製造方法、ならびに半導体電子回路およびその実装方法 | |
WO2004105053A1 (ja) | 導電性ボール、電子部品の電極の形成方法および電子部品ならびに電子機器 | |
WO1996013353A1 (en) | A method for joining metals by soldering | |
JP7080867B2 (ja) | Sn-Bi-In系低融点接合部材、微小部材および半導体電子回路、バンプの製造方法ならびに半導体電子回路の実装方法 | |
US7721425B2 (en) | Method for connecting electronic parts | |
WO2022050185A1 (ja) | 低融点接合部材およびその製造方法ならびに半導体電子回路およびその実装方法 | |
WO2022050186A1 (ja) | Sn-In系低融点接合部材およびその製造方法ならびに半導体電子回路およびその実装方法 | |
Gupte et al. | Effect of solder paste volume and reflow parameters on solder paste wicking and joint shear strength of Ni–Au-coated Cu spheres | |
JP5147349B2 (ja) | バンプ形成用ペースト、及びバンプ構造体 | |
Atiqah et al. | Advancement of printed circuit board (PCB) surface finishes in controlling the intermetallic compound (IMC) growth in solder joints | |
JPH08264916A (ja) | 電気的相互接続組立体、はんだバンプ形成方法、電気的接続方法及び合金 | |
JP4888096B2 (ja) | 半導体装置、回路配線基板及び半導体装置の製造方法 | |
WO2006017327A2 (en) | Electrocodeposition of lead free tin alloys | |
Arshad et al. | Under bump metallurgy (UBM)-A technology review for flip chip packaging | |
US7078330B2 (en) | Metal electrode and bonding method using the metal electrode | |
Karim et al. | Lead-free bump interconnections for flip-chip applications | |
KR20060061327A (ko) | 반도체 칩 또는 반도체 칩 웨이퍼에 형성한 박막히터를이용한 솔더범프 형성방법과 그 장치 | |
Shen et al. | Reliability Study and Failure Analysis for Surface Finishes on Sn–Ag–Cu Solder Joints During Thermal Cycling | |
Shih et al. | Electrical resistance of Sn–Ag–Cu ball grid array packages with Sn–Zn–Bi addition jointed at 240 C |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 21864243 Country of ref document: EP Kind code of ref document: A1 |
|
ENP | Entry into the national phase |
Ref document number: 20237010240 Country of ref document: KR Kind code of ref document: A |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
ENP | Entry into the national phase |
Ref document number: 2021864243 Country of ref document: EP Effective date: 20230404 |