TW202217076A - 低融點接合構件及其製造方法以及半導體電子電路及其安裝方法 - Google Patents

低融點接合構件及其製造方法以及半導體電子電路及其安裝方法 Download PDF

Info

Publication number
TW202217076A
TW202217076A TW110132589A TW110132589A TW202217076A TW 202217076 A TW202217076 A TW 202217076A TW 110132589 A TW110132589 A TW 110132589A TW 110132589 A TW110132589 A TW 110132589A TW 202217076 A TW202217076 A TW 202217076A
Authority
TW
Taiwan
Prior art keywords
plating
mass
low
melting
layer
Prior art date
Application number
TW110132589A
Other languages
English (en)
Inventor
西弘敏
沢井毅
城川謙一郎
尾前聡一朗
Original Assignee
日商新菱股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商新菱股份有限公司 filed Critical 日商新菱股份有限公司
Publication of TW202217076A publication Critical patent/TW202217076A/zh

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/264—Bi as the principal constituent
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C12/00—Alloys based on antimony or bismuth
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C28/00—Alloys based on a metal not provided for in groups C22C5/00 - C22C27/00
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C30/00—Alloys containing less than 50% by weight of each constituent
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C30/00—Alloys containing less than 50% by weight of each constituent
    • C22C30/04—Alloys containing less than 50% by weight of each constituent containing tin or lead
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C2/00—Hot-dipping or immersion processes for applying the coating material in the molten state without affecting the shape; Apparatus therefor
    • C23C2/04—Hot-dipping or immersion processes for applying the coating material in the molten state without affecting the shape; Apparatus therefor characterised by the coating material
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C25D5/50—After-treatment of electroplated surfaces by heat-treatment
    • C25D5/505—After-treatment of electroplated surfaces by heat-treatment of electroplated tin coatings, e.g. by melting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16501—Material at the bonding interface
    • H01L2224/16502—Material at the bonding interface comprising an eutectic alloy

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

提供在於半導體零件之安裝中，使用於無Pb之導電性接合方法，可低溫接合之低融點接合構件及其製造方法。 令Bi和In和Sn之合計為100質量%時，包含令Bi含46質量%以上72質量%以下、令In含26質量%以上54質量%以下、令Sn含2質量%以下、融點為86~111℃之低融點合金的低融點接合構件。具有至少進行含Bi鍍敷及In鍍敷之鍍敷處理，令Bi和In和Sn之合計為100質量%時，將包含令Bi含46質量%以上72質量%以下、令In含26質量%以上54質量%以下、令Sn含2質量%以下之鍍敷層，形成於被鍍敷物上之鍍敷工程的低融點接合構件之製造方法。

Description

低融點接合構件及其製造方法以及半導體電子電路及其安裝方法
本發明係關於半導體安裝時之無鉛焊錫材料，尤其是關於可在低溫領域使用之低融點接合構件及其製造方法。又，關於使用此等之半導體電子電路及其安裝方法。
近年以來，由於RoHS限制，對於環境之有害物質限制變得愈來愈嚴，將包含半導體晶片之電子零件接合於印刷配線板(PWB)為目的所使用之焊錫合金亦成為限制對象。此等之焊錫成分，自古以來做為主成分使用了鉛(Pb)之故，不含鉛之焊錫合金(以下亦稱為「無Pb焊錫合金」)之開發則積極被進行。
將電子零件接合於印刷配線板時所使用之焊錫合金等之導電性接合材料係可由於該使用極限溫度，大為區分為高溫用(約260℃~400℃)與中低溫用(約140℃~230℃)。其中，低溫用之焊錫合金係一般而言，指較Pb-63Sn之共晶合金之融點183℃，融點為低之焊錫合金。
但是，最近在電子零件中，有著具有可撓性之樹脂基板或壓電陶瓷之PZT(鈦酸鋯酸鉛)基板等之耐熱性非常低，曝露於高溫時該機能會劣化破壞者。如此電子零件之安裝時之接合溫度係需140℃以下，較佳為135℃以下，更佳為130℃以下之低溫下進行焊接之故，需要有融點更低之低溫用之焊錫合金。
又，積體電路係由於CMOS技術之微細化達成單位機能成本之減低，在安裝工程中，最近也有將微細化晶片以封裝層級集成，而進行每單位面積之多晶片化，多層化，複合化之高集成化。安裝之接合方法亦從導線進展至錫球、焊點接合，期望達到安裝時之焊錫接合之簡便性、低成本化。
以往，做為無Pb焊錫，使用Sn-3.5Ag(融點=221℃)或Sn-0.7Cu(融點=227℃)、Sn-Ag-Cu(融點=217℃)等。但是，此等之焊錫合金融點高達200℃以上，難以在半導體安裝時之焊接溫度140℃以下加以使用。
做為無Pb之低溫用焊錫合金，於專利文獻1中，記載有Sn37~47質量%、Ag0.1質量%以上不足1.0質量%、Bi為殘留部之低溫接合用焊錫合金。
專利文獻2中，記載有、Sn40質量%、Bi55質量%、In5質量%所成焊錫合金，或Sn34質量%、Bi46質量%、In20質量%所成焊錫合金。又，記載有令前述焊錫合金成為形成球體之焊錫粉末，或焊錫糊劑，使用此等之焊接方法等。
專利文獻3中，記載有首先鍍敷第1層之錫/銦層，接著於此錫/銦層之上，鍍敷第2層之光澤錫/鉍層，接著迴焊第1及第2鍍敷層之Sn-In-Bi焊錫合金鍍敷層之形成方法。 [先前技術文獻] [專利文獻]
[專利文獻1] 日本特許第3347512號公報 [專利文獻2] 日本特許第3224185號公報 [專利文獻3] 日本特開2001-219267號公報
[發明欲解決之課題]
專利文獻1記載之Sn-Bi-Ag系焊錫合金，融點為137~139℃。安裝時之接合溫度係需要融點+20℃程度之情形為多之故，安裝時之接合溫度需要157℃以上，140℃以下是無法接合的。
有關專利文獻2記載之Sn-Bi-In系焊錫合金，融點亦為117~139℃。通常，安裝時之接合溫度係以較焊錫合金之融點高20℃程度之溫度進行之故，該焊錫合金之安裝時之接合溫度係至少需要137~159℃。該焊錫合金係選擇限制一部分之組成時，可包含140℃以下之接合之範圍。但是，該焊錫合金係使用配合Sn-Bi-In之3種類之金屬，在電氣爐(400℃)進行加熱熔融而製作之物，需要「金屬之配合→加熱熔融」之工程及做為成為焊錫材料之下個工程之「粉碎→焊錫糊化」之工程之故，生產性不佳。然而，雖僅記載將該焊錫合金，在鍍敷物之表面，進行鍍敷加工處理，但未詳細表示該鍍敷處理。
專利文獻3記載之鍍敷方法所得之Sn-In-Bi焊錫合金鍍敷層係Bi為10質量%以下、In為20質量%以下、殘留部為Sn之組成，融點為180~220℃之故，迴焊溫度非常高至260℃程度，安裝時之接合溫度為140℃以下時無法加以接合。
又，面向手機或感測器類之高機能化之需求，可預想到使用於可撓性基板或可伸縮基板之樹脂基板、壓電元件CdTe半導體元件、CCD元件、全像攝影元件等之耐熱性低之配線基板或電子元件有增加之需要。伴隨於此，有安裝工程可低溫接合(140℃以下)之導電性接合材料及該接合方法之開發之需求。
更且，使用此等之導電性接合材料之電子製品係在通常之使用環境下，考量到由於季節變動、屋內外、電子製品之動作所造成之自我發熱等，溫度上昇至60~80℃程度時，接合材料之融點為80℃以下時，對於接合強度之下降等之耐久性有可能產生問題。為此，做為接合材料之融點係在此以上，較佳需為85℃以上。
如前所述，近年以來，由於RoHS限制等對於有害物質之限制變得更為嚴格。以往在半導體製品之製造工程做為導電性接合材料使用之含Pb焊錫合金亦成為限制對象之故，有轉換至無Pb焊錫合金之要求。 又，積體電路係伴隨微細化之進展，要求安裝時之接合精度之提升及接合工程之簡便性之提升等之高可靠性、低成本化。
本發明係有鑑於如此課題而成者，本發明之目的係提供接合可靠性高，可進行140℃以下之低溫接合，且可維持電子製品之通常之使用環境下之接合耐久性的無Pb之低融點之導電性接合構件。 [為解決課題之手段]
以往之無Pb之導電性接合材料之Sn-Ag系、Sn-Cu系、Sn-Ag-Cu系之融點為200℃以上、Sn-Bi系、Sn-Bi-In系之融點為約120℃以上。安裝時之迴焊溫度(接合溫度)係較此等融點，需高約20℃以上。為此，至少成為140℃以上之迴焊溫度，但不一定適合於低溫之接合方法。又，混合、熔融焊錫成分之金屬成為焊錫合金之後，將分解粉碎、粉碎之焊錫合金微粒子加以糊化使用之故，需要繁雜之手序和成本，而有生產性貧乏之課題。
但是，本發明人等係發現形成令Bi、In及Sn以特定組成含有之鍍敷層，直接使用此鍍敷層，或使用加熱迴焊此而凸塊化者，以提升電子零件安裝工程之簡便性，前述鍍敷層或凸塊之融點係86~111℃，可進行140℃以下之低溫安裝，以至於完成本發明。 即，本發明之要點係如下所述。
＜1＞ 令Bi和In和Sn之合計為100質量%時，包含令Bi含46質量%以上72質量%以下、令In含26質量%以上54質量%以下、令Sn含2質量%以下、融點為86~111℃之低融點合金之低融點接合構件。 ＜2＞ 令前述低融點合金之Bi和In和Sn之合計為100質量%時，令Bi含46質量%以上72質量%以下、令In含26質量%以上53.9質量%以下、令Sn含0.1質量%以上2質量%以下之記載於前述＜1＞之低融點接合構件。 ＜3＞ 前述低融點合金係Bi和In和Sn之合計為100質量%時，令Bi含46質量%以上51質量%以下、令In含47質量%以上54質量%以下、令Sn含2質量%以下、融點為86~91℃之記載於前述＜1＞或＜2＞之低融點接合構件。 ＜4＞ 前述低融點合金係Bi和In和Sn之合計為100質量%時，令Bi含63質量%以上72質量%以下、令In含26質量%以上37質量%以下、令Sn含2質量%以下、融點為106~111℃之記載於前述＜1＞或＜2＞之低融點接合構件。 ＜5＞ 具有經由前述低融點合金所形成之鍍敷層之記載於前述＜1＞至＜4＞之任一之低融點接合構件。 ＜6＞ 具有將經由前述低融點合金所形成之鍍敷層，加熱迴焊而成之凸塊之記載於前述＜1＞至＜4＞之任一之低融點接合構件。 ＜7＞ 前述低融點合金係包含選自Ag、Cu、Ni、Zn、及Sb所成群之1個以上之混合成分，前述低融點合金之混合成分之合計質量為0.001質量%以上3.0質量%以下之記載於前述＜1＞至＜6＞之任一之低融點接合構件。 ＜8＞ 於成膜選自Ti、Ni、Cu、Au、Sn、Ag、Cr、Pd、Pt、W、Co、TiW、NiP、NiB、NiCo、及NiV所成群之1個以上之底金屬上，配置前述低融點合金之記載於前述＜1＞至＜7＞之任一之低融點接合構件。 ＜9＞ 選自大小為1mm以下之微小金屬球、具有導電性之金屬之被覆層之微小樹脂球、具有焊錫合金之被覆層之微小樹脂球、以及微小針腳構件所成群之任一之芯材之表層，係具有以前述低融點合金被覆之微小構件之記載於前述＜1＞至＜8＞之任一之低融點接合構件。 ＜10＞ 於導電性接合構件上，安裝前述微小構件之記載於前述＜9＞之低融點接合構件。
＜11＞ 具有至少進行含Bi鍍敷及In鍍敷之鍍敷處理，令Bi和In和Sn之合計為100質量%時，將包含令Bi含46質量%以上72質量%以下、令In含26質量%以上54質量%以下、令Sn含2質量%以下之鍍敷層，形成於被鍍敷物上之鍍敷工程之低融點接合構件之製造方法。 ＜12＞ 前述鍍敷工程係以下之鍍敷工程(A)或鍍敷工程(B)之記載於前述＜11＞之低融點接合構件之製造方法。 鍍敷工程(A)：鍍敷處理係包含Bi鍍敷及In鍍敷，進行Bi鍍敷後，進行In鍍敷之工程， 鍍敷工程(B)：鍍敷處理係包含Bi鍍敷、In鍍敷及Sn鍍敷，於被鍍敷物初次進行之鍍敷處理為Sn鍍敷或Bi鍍敷，進行前述Sn鍍敷或前述Bi鍍敷後，進行前述In鍍敷之工程， ＜13＞ 將以配置於導電性接合部之上之記載於前述＜11＞或＜12＞之製造方法所製造之低融點接合構件，進行加熱迴焊，形成凸塊之低融點接合構件之製造方法。
＜14＞ 具有記載於前述＜1＞至＜10＞之任一之低融點接合構件之半導體電子電路。 ＜15＞ 將配置於配線基板、和半導體晶片表面之間之記載於前述＜1＞至＜10＞之任一之低融點接合構件，以105~140℃加熱迴焊，接合前述配線基板與前述半導體晶片之半導體電子電路之安裝方法。 [發明效果]
本發明之低融點接合構件係無Pb之低融點之導電性接合構件，接合可靠性為高，可進行140℃以下之低溫接合，且可維持電子製品之通常之使用環境下之接合耐久性。又，本發明之製造方法係可容易調整無Pb之組成，可令本發明之低融點接合構件簡便地加以製造。
以下，雖對於關於本發明之進行詳細說明，但非限定於以下之實施的形態，在該要旨之範圍內，可進行種種變更加以實施。然而，本說明書中使用「~」之表現之時。係做為包含該前後之數值或物性值之表現而使用者。
＜本發明之低融點接合構件＞ 本發明係關於令Bi和In和Sn之合計為100質量%時，包含令Bi含46質量%以上72質量%以下、令In含26質量%以上54質量%以下、令Sn含2質量%以下、融點為86~111℃之低融點合金之低融點接合構件(以下，有記載為「本發明之接合構件」之情形)。
本發明之接合構件係可容易調整無Pb之組成，在低溫接合之低溫安裝性優異。 控制於前述組成範圍之低融點合金之融點係86~111℃之故，經由將此低融點合金使用於接合構件，可更大賦予積體電路之低溫安裝之實現。更且，本發明之接合構件係可在低溫下進行處理之故，安裝時消耗之能量亦可減低。又，經由鍍敷加以製造之時，對於用以合金化之熱處理所消耗之能量亦可減低。
本發明之接合構件係經由加熱迴焊，接合低融點合金與配置此之構件時之黏著強度，發現有與已知之無Pb焊錫(Sn2.5Ag、Sn3.2Ag、Sn58Bi合金等)之3mg/μm 2同等以上之強度之故，可做為安裝用導電性接合材使用。
又、本發明之接合構件之低融點合金係融點為86~111℃之故，在電子製品之通常之使用溫度環境下，具有充分之接合耐久性。
[低融點合金] 含於本發明之接合構件之低融點合金係令Bi和In和Sn之合計為100質量%時，包含令Bi含46質量%以上72質量%以下、令In含26質量%以上54質量%以下、令Sn含2質量%以下、融點為86~111℃。
圖1係說明使用於本發明之接合構件之低融點合金之Bi-In-Sn三元系狀態圖之一部分擴大圖。使用於關於本發明之接合構件之低融點合金係包含Bi-In-Sn三元系狀態圖之底邊InBi(即，Sn之濃度包含0%)之特定範圍內之組成。具體而言，Bi-In-Sn三元狀態圖中，將Bi為x質量%、In為y質量%、Sn為z質量%之點成為(x、y、z)之時，於令點1(46、54、0)、點2(72、28、0)、點3(72、26、2)、點4(46、52、2)之4點成為頂點之四角形之範圍內，控制Bi(鉍)、In(銦)、Sn(錫)之濃度者。 即，構成本發明之接合構件之低融點合金係包含不含Sn之Bi-In系低融點合金或含Sn之Bi-In-Sn系低融點合金。
在如此組成之範圍內，經由層積鍍敷Bi及In之2成分或Bi、In及Sn之3成分，成為融點為86~111℃之鍍敷層。又，經由將此鍍敷層以105~140℃加熱熔融，可做為具有與鍍敷層同等之融點之焊錫合金加以使用。又，前述組成之鍍敷層或焊錫合金之融點係可安定成為86~111℃，可進行低溫領域之105~140℃加熱迴焊所成接合之故，適於低溫安裝。又，可成為接合可靠性高之接合構件。
然而，本發明之融點係使用DSC(差示掃描量熱儀)加以求得。DSC之昇溫過程之吸熱線型中，各成分之融解熱則做為吸熱尖峰加以表示。經由測定樣本之組成，成為單獨或複數之吸熱尖峰。本發明中，在方便上將各吸熱尖峰之最高溫度，做為該成分之融點處理，有複數尖峰之時，將最低溫度之吸熱尖峰做為最低融點(固相線溫度)、將最高溫度之吸熱尖峰做為最高融點(液相線溫度)處理。
對於低融點合金中之Bi、In及Sn之合計而言之Bi之含有量係46~72質量%。Bi不足46質量%時，在不足86℃下產生吸熱尖峰，會含有不足86℃之低融點成分之故，有通常之使用環境下之溫度耐久性之下降之疑慮而不佳。另一方面，Bi超過72質量%時，來自於殘留Bi之272℃之吸熱尖峰強度則增加，高融點成分有增加之傾向而不佳。含有起因殘留Bi之高融點成分時，在140℃之加熱迴焊中，殘留未熔融物，有做為接合強度或尺寸精度等之接合材料之可靠性下降之疑慮。
對於低融點合金中之Bi、In及Sn之合計而言之In之含有量係26~54質量%。In不足26質量%時，在Bi融點附近之272℃，產生吸熱尖峰，而含有來自於殘留Bi之高融點成分而不佳。另一方面，In超過54質量%時，在不足86℃下產生吸熱尖峰，含有不足86℃之低融點成分而不佳。又，較高價之In比率變多，成本變高，使得汎用性下降。
對於低融點合金中之Bi、In及Sn之合計而言之Sn之含有量係2質量%以下。Sn超過2.0質量%時，在不足86℃下產生吸熱尖峰，含有不足86℃之低融點成分而不佳。Sn可為不足1.0質量%，亦可為0.9質量%以下，更可為0.8質量%以下。
低融點合金係可為不含Sn(Sn為0質量%)之構成，而成為Bi-In系低融點合金。
又，Sn係可包含0.1質量%以上、或0.2質量%以上、0.3質量%以上。經由使Sn成為0.1質量%以上，可期望有被鍍敷物或被接合構件之浸潤性之提升，或接合強度或接合耐久性之提升。 例如，低融點合金係令Bi和In和Sn之合計為100質量%時，可為包含令Bi為46~72質量%、令In為26~53.9質量%、令Sn為0.1~2質量%之Bi-In-Sn系低融點合金或、令Bi為46~72質量%、包含令In為27.1~53.9質量%、令Sn為0.1~0.9質量%之Bi-In-Sn系低融點合金。
使用於本發明之接合構件之低融點合金之融點係86℃~111℃。做為半導體電子零件安裝時之導電性接合材料，使用焊錫合金之電子製品則使用在產生季節變動、屋內外、電子製品之動作所造成之自我發熱等之通常之使用環境下。為此，融點為80℃以下時，有接合強度之下降之疑慮，該耐久性有缺乏之情形。
低融點合金之DSC測定中，顯示如以下之(a)~(c)之DSC測定線型者，由於做為吸熱尖峰顯現之融點之溫度範圍(固相線溫度~液相線溫度)為窄之故，可使安裝時之加熱迴焊之短時間化，期望有提高接合可靠性之效果之故，因而為佳。 (a)顯示單獨之吸熱尖峰者。 (b)複數顯示吸熱尖峰之時，對於最大之吸熱尖峰高度而言，其他之吸熱尖峰之高度為1/10以下者。 (c)複數顯示具有大吸熱尖峰高度之吸熱尖峰之時，具有大吸熱尖峰高度之吸熱尖峰之最高溫度之差為5℃以內者。
低融點合金係，令Bi含有46~51質量%、令In含有47~54質量%、令Sn含有0~2質量%為佳。如此組成之低融點合金係於86~91℃顯示具有尖峰頂點之單獨之吸熱尖峰。又，即使顯示複數之吸熱尖峰時，顯示於86~91℃具有尖峰頂點之單獨之吸熱尖峰之吸熱尖峰高度較其他之吸熱尖峰為大等之如前述(a)~(c)之DSC測定線型。
例如，可為Bi係46質量%以上51質量%以下、In係49質量%以上54質量%以下、不含Sn(Sn為0質量%)之低融點合金。可為Bi係46質量%以上51質量%以下、In係47質量%以上53.9質量%以下、Sn係0.1質量%以上2質量%以下之低融點合金。可為Bi係46質量%以上51質量%以下、In係超過48質量%53.9質量%以下、Sn係0.1質量%以上不足1質量%之低融點合金。可為Bi係46質量%以上51質量%以下、In係48.1質量%以上53.9質量%以下、Sn係0.1質量%以上0.9質量%以下之低融點合金。可為Bi係46質量%以上51質量%以下、In係48.1質量%以上53.7質量%以下、Sn係0.3質量%以上0.9質量%以下之低融點合金。
又，低融點合金係，令Bi含有63~72質量%、令In含有26~37質量%、令Sn含有0~2質量%為佳。如此組成之低融點合金係於106~111℃顯示具有尖峰頂點之單獨之吸熱尖峰。又，即使顯示複數之吸熱尖峰時，顯示於106~111℃具有尖峰頂點之單獨之吸熱尖峰之吸熱尖峰高度較其他之吸熱尖峰為大等之如前述(a)~(c)之DSC測定線型。
例如，可為Bi係63質量%以上72質量%以下、In係28質量%以上37質量%以下、不含Sn(Sn為0質量%)之低融點合金。可為Bi係63質量%以上72質量%以下、In係26質量%以上36.9質量%以下、Sn係0.1質量%以上2質量%以下之低融點合金。可為Bi係63質量%以上72質量%以下、In係超過27質量%36.9質量%以下、Sn係0.1質量以上不足1質量%之低融點合金。可為Bi係63質量%以上72質量%以下、In係27.1質量%以上36.9質量%以下、Sn係0.1質量%以上0.9質量%以下之低融點合金。可為Bi係63質量%以上72質量%以下、In係27.1質量%以上36.7質量%以下、Sn係0.3質量%以上0.9質量%以下之低融點合金。
然而。低融點合金之Bi、In及Sn之質量濃度係於鍍敷層或焊錫合金凸塊、微小芯材之被覆層等之低融點合金部分，令Bi和In和Sn之合計為100質量%加以換算時之Bi、In、Sn之各別成分之濃度。
此等組成係對應於安裝之接合構件所要求之耐熱性，適切加以選擇使用為佳。
低融點合金係可含除Bi、In及Sn之外者。例如，低融點合金係除了Bi、In、Sn，可為由混合成分及不可避免含有之不純物所成合金。又，低融點合金係可為由了Bi、In，混合成分及不可避免含有之不純物所成合金。
(混合成分) 以鍍敷層之皮膜之平滑性，或密合性等之物性提升為目的，在融點不超過111℃之範圍，適切含有混合成分亦可。例如低融點合金係包含選自Ag、Cu、Ni、Zn、及Sb所成群之1個以上之混合成分，低融點合金之前述混合成分之合計質量所佔比例(混合成成之合計質量/合金之質量)成為0.001~3.0質量%之範圍。
然而，為了做為無Pb使用，減低Pb之混合量為佳，低融點合金之Pb之濃度係0.1質量%以下為佳，較佳為0.05質量%以下，更佳為0.01質量%以下。Pb係更佳為檢出下限以下。
低融點合金係在原料或製造工程上，可含有不可避免含有之不純物。做為如此不純物，可列舉Fe(鐵)或C(碳)等。
對於低融點合金之Sn、Bi及In之合計量所佔比例(Sn和Bi和In之合計質量/低融点合金之全質量)係為70質量%以上為佳，較佳為80質量%以上、更佳為90質量%以上，更甚者為95質量%以上。又，可為97質量%以上、或98質量%以上、99質量%以上。
(鍍敷層) 低融點合金係可形成鍍敷層。經由將鍍敷層，形成於基板或微小芯材之表面，可得本發明之接合構件。對於鍍敷層，於本發明之製造方法加以詳細說明。
(焊錫合金凸塊) 低融點合金係可形成焊錫合金凸塊。例如可成為將令Bi含有46~72質量%、令In含有26~54質量%、令Sn含有0~2質量%之鍍敷層，加熱迴焊而成之焊錫合金凸塊。將形成於基板上之鍍敷層，進行加熱迴焊，可得具有基板，和形成於基板上之低融點合金所成焊錫合金凸塊的接合構件。
(微小芯材之被覆層) 低融點合金係可形成版被覆選自大小為1mm以下之微小金屬球、具有導電性之金屬之被覆層之微小樹脂球、具有焊錫合金之被覆層之微小樹脂球、以及微小針腳構件所成群之任一之微小芯材之表面的被覆層。微小芯材之被覆係可經由鍍敷加以被覆，亦可以低融點合金加以被覆。
[接合構件] 使用於本發明之接合構件之低融點合金係融點在86~111℃之範圍之故，以該融點以上之加熱進行熔融，在不足該融點及20~30℃程度之常溫附近時為固體。低融點合金所成鍍敷層或焊錫合金凸塊、以低融點合金被覆之微小芯材係接做為合部工作之故，做為接合部具備低融點合金所成る鍍敷層、低融點合金所成焊錫合金凸塊、或以低融點合金被覆之微小芯材，與被接合物接合者，在本發明中稱為接合構件。
本發明之接合構件係可為低融點合金所成鍍敷層本身，或低融點合金所成焊錫合金凸塊本身。
將經由低融點合金形成之鍍敷層，進行加熱迴焊，形成凸塊(焊錫合金凸塊或微小構件搭載型凸塊)之故，本發明之接合構件係成為具有將經由低融點合金形成之鍍敷層，進行加熱迴焊而成之凸塊。
本發明之接合構件係可具有基板、和形成於基板上之低融點合金(鍍敷層或焊錫合金凸塊)。例如，本發明之接合構件係可具有包含選自Ti、Ni、Cu、Au、Sn、Ag、Cr、Pd、Pt、W、Co、TiW、NiP、NiB、NiCo、及NiV所成群之1個以上之底金屬之底金屬層的基板，和配置前述底金屬層上之低融點合金。做為具有底金屬層之基板，可列舉半導體晶片等。
本發明之接合構件係可成為具有在於微小芯材之表面，具有低融點合金(鍍敷層或焊錫合金所成被覆層)之微小構件。又，可將在於微小芯材之表面，具有低融點合金之微小構件，配置於基板等之上者做為接合構件。例如可得將微小芯材以鍍敷層被覆之微小構件，安裝於設置導電性接合部之基板之導電性接合部之上，經由加熱迴焊，設置導電性接合部之基板、和具有配置於導電性接合部之上之微小構件搭載型凸塊的接合構件。
做為形成鍍敷層或焊錫合金凸塊之構件，或配置微小芯材、微小芯材之表面以低融點合金被覆之微小構件的構件，可使用記載於本發明之製造方法之被鍍敷物。
＜本發明之低融點接合構件之製造方法＞ 本發明之接合構件係例如可以配合低融點合金之各個原料金屬，加以熔融，製作低融點焊錫合金之方法、或於被鍍敷物之表面，Bi、In及Sn之各濃度成為特定之組成範圍，各別層積鍍敷2成分或3成分，形成低融點鍍敷層之方法，加熱迴焊此鍍敷層，製作低融點焊錫合金凸塊之方法等獲得。
在此等之中，利用低融點鍍敷層之形成之方法(鍍敷層積法)係易於調整組成，可一次性進行Bi-In或Bi-In-Sn之合金化與該凸塊化，在於簡便性及接合可靠性上優異，在工業上為有用的。
＜本發明之製造方法＞ 本發明之接合構件係以具有至少進行含Bi鍍敷及In鍍敷之鍍敷處理，令Bi和In和Sn之合計為100質量%時，將包含令Bi含46質量%以上72質量%以下、令In含26質量%以上54質量%以下、令Sn含2質量%以下之鍍敷層，形成於被鍍敷物上之鍍敷工程之製造方法(以下，有記載成「本發明之製造方法」的情形)加以製造為佳。
本發明之製造方法係可有效率製造本發明之接合構件。本發明之製造方法係可容易調整無Pb之組成。又，所得接合構件係在低溫接合之低溫安裝性上優異。又，經由鍍敷加以層積，可得鍍敷層之組成之再現性的同時，易於任意控制鍍敷層成為前述低融點合金之組成範圍內。 又，鍍敷係亦適於合金化等，亦可減低消耗在製造時之熱處理之能量。
本發明中，可經由本發明之製造方法製造本發明之接合構件。於本發明中，對應各別本發明之製造方法與本發明之接合構件之各別發明之構成係可相互加以利用。
以下，對於使用於本發明之製造方法之材料或各工程加以說明。
[被鍍敷物] 被鍍敷物係成為形成鍍敷層之(配置)對象之構件。又，經由加熱迴焊形成於基板上之鍍敷層，使之焊錫合金化，被鍍敷物係可成為形成焊錫凸塊之對象之構件。
(基板) 做為成為本發明之製造方法之對象之被鍍敷物，可列舉LSI或半導體晶片等之半導體電子零件，或半導體電子零件或複數搭載此構成電路構成之封裝或為了成為模組之印刷配線板等之配線基板等之基板。此等之被鍍敷物係依需要使用將該表面經由微影技術等圖案形成所需要之導電性接合部(墊片)者。
(底金屬之形成) 被鍍敷物係於圖案形成導電性接合部之基板之表面，依需要可使用成膜選自Ti(鈦)、Ni(鎳)、Cu(銅)、Au(金)、Sn(錫)、Ag(銀)、Cr(鉻)、Pd(鈀)、Pt(白金)、W(鎢)、Co(鈷)、TiW(鈦-鎢)、NiP(鎳-磷)、NiB(鎳-硼)、NiCo(鎳-鈷)、及NiV(鎳-釩)所成群之1個以上之底金屬者(例如具有底金屬之層之基板)。此等之底金屬係單獨或複數加以層積使用皆可。成膜方法係適時選擇使用可從蒸鍍、PVD、鍍敷法等適合之方法即可。成膜之膜厚係各別在0.01～10μm之範圍適時加以設定即可。
(導電性支柱之形成) 伴隨積體電路之微細化，可將令導電性接合材料之焊錫合金在狹窄之間隔(窄間距)排列所成安裝時(加熱迴焊時)之短路防止等之目的所設之圓柱狀之導電性支柱，形成於底金屬之層上者，做為被鍍敷物加以使用。做為圓柱狀之支柱材，適時選擇Cu、Ag、Ni等之導電性金屬即可。圓柱狀支柱之形成係將PVD、鍍敷法等適合之方法適時選擇加以使用即可。圓柱狀支柱之高度係通常為1~200 μm之範圍，對應該需要適時設定即可。
(微小芯材) 如以下所說明，可將選自大小為1mm以下之微小金屬球、具有導電性之金屬之被覆層之微小樹脂球、具有焊錫合金之被覆層之微小樹脂球、以及微小針腳構件所成群之任一之微小芯材，成為被鍍敷物。經由將此做為被鍍敷物，可得微小構件之接合構件。
可將做為球柵陣列封裝(以下稱BGA)等之微小球搭載型之導電性接合材料之核心球使用之微小球，做為被鍍敷物加以使用。微小球係直徑1mm以下，可使用微小金屬球或微小樹脂球。尤其微小樹脂球係使用做為有效於電子電路零件之輕量化、熱應力緩和(可彈性變形)等之核心球材。
做為微小金屬球，例如只要是直徑為0.05~ 1.0mm之Cu、Ni-Co-Fe合金、Ni-Fe合金等之導電性金屬球，皆可被加以使用。又，依需要，於該表面，可使用施以厚0.1~30μm之Ni、Cu、焊錫等之導電性被覆之微小金屬球。
做為微小樹脂球係例如只要是直徑為0.05~ 1.0mm之丙烯酸樹脂、聚丙烯樹脂、氯化乙烯樹脂、聚苯硫醚、二乙烯基苯交聯聚合物等之一般性樹脂可微小球化者，皆可被加以使用。然而，此等之微小樹脂球係非導電性之故，使用於該表面，經由無電解電鍍等以0.5~5.0μm程度之Ni、Cu、焊錫等之導電性金屬或合金等加以被覆者。
又，微小芯材係不限於球狀，可使用圓柱狀或角柱狀、紡錘狀，或將此等之角進行倒角之形狀等之微小針腳構件。微小插腳構件係可使用具有根據前述之微小金屬球或微小樹脂球之材質或大小之微小金屬針腳或微小樹脂針腳。然而，微小插腳構件之時，令最小之邊，相當於微小金屬球或微小樹脂球之直徑者。
[被鍍敷物之表面洗淨・乾燥] 本發明之製造方法係於鍍敷工程之前，進行被鍍敷物之表面洗淨・乾燥亦可。 被鍍敷物之表面洗淨係除去被鍍敷物之表面之附著物，加以清淨化為目的，選定使用可進行附著物除去之溶媒。例如做為有機溶媒，可列舉甲醇、乙醇、異丙醇等之低級醇類、丙酮、甲基乙酮(MEK)、異丁酮(MIBK)等之酮類等。做為水系溶媒，可列舉添加氨、有機胺化合物等與過酸化氫之併用、陰離子系、陽離子系、非離子系之界面活性劑等之水溶液。此等溶媒中，可考量不侵蝕被鍍敷物之材質，適時加以選擇使用。
被鍍敷物之表面洗淨係在室溫~100℃之範圍內，以浸漬於此等之溶媒中，或溶媒之淋灑洗淨等之方法加以洗淨。溶媒洗淨後，係水洗附著於表面之溶媒成分，清淨化表面即可。接著，雖為被鍍敷物之乾燥，可在室溫~100℃之範圍加溫乾燥或通風乾燥即可。然而，亦可省略乾燥工程，進行至鍍敷工程。
[鍍敷工程] 鍍敷工程係將至少進行含Bi鍍敷及In鍍敷之鍍敷處理，令Bi和In和Sn之合計為100質量%時，將包含令Bi含46質量%以上72質量%以下、令In含26質量%以上54質量%以下、令Sn含2質量%以下之鍍敷層，形成於被鍍敷物上之工程。
鍍敷方法係雖可為電解電鍍或無電解電鍍之任一方法，但考量鍍敷所需時間或生產性等，則以電解電鍍為佳。
可使用之鍍敷裝置在電解電鍍時為例，可使用對於使用之各鍍敷液，於以具有耐蝕性之材質構成之鍍敷槽，使用具備可在特定範圍控制攪拌翼；搖動、塗刷攪拌等之攪拌機能與電流值的整流器者，於陽極使用熔解性陽極或不溶性陽極等，於陰極設定被鍍敷物的鍍敷裝置。
在鍍敷工程所進行鍍敷處理係至少包含Bi鍍敷及In鍍敷。為使各鍍敷處理形成之鍍敷層，各別成為所期望之厚度，經由調整各鍍敷液之濃度或鍍敷處理時間等，控制鍍敷層之組成。
形成之鍍敷層不含Sn之時，進行Bi及In鍍敷，而形成包含Bi及In之鍍敷層(Bi-In系鍍敷層)。
形成之鍍敷層含有Sn之時，除了Bi鍍敷及In鍍敷，進行Sn鍍敷，而形成包含Bi、In及Sn之鍍敷層(Bi-In-Sn系鍍敷層)。又，以含Sn離子之Bi鍍敷液(Bi-Sn複含鍍敷液)進行Bi鍍敷時，可進行含Sn離子之In鍍敷之故，可形成包含Bi、In及Sn之鍍敷層。最終物之鍍敷層中之Sn含有量為少量，Sn單獨鍍敷所成Sn濃度調整之再現性貧乏之時，使用含少量之Sn之Bi-Sn複合鍍敷液，於最初形成Bi-Sn複合鍍敷層後，於其上進行後述In鍍敷，而成為Sn-Bi-In系低融點鍍敷層，以提升再現性。
鍍敷工程中，為形成令Bi含46~51質量%、令In含49~54質量%、不含Sn之鍍敷層、或、令Bi含46~51質量%、令In含47~53.9質量%、令Sn含0.1~2質量%之鍍敷層，進行鍍敷處理為佳。又，為形成令Bi含63~72質量%、令In含28~37質量%、不含Sn之鍍敷層、或令Bi含63~72質量%、令In含26~36.9質量%、令Sn含0.1~2質量%之鍍敷層，進行鍍敷處理為佳。由此，DSC測定之吸熱線型之融點之溫度範圍，形成銳利之鍍敷層之故，可使安裝時之加熱迴焊之短時間化，且期望有提高接合可靠性之效果。
將各個鍍敷處理之方法，例示於如下。
(Bi鍍敷) Bi鍍敷係做為鍍敷被鍍敷物之主成分，使用含Bi之鍍敷液所進行之鍍敷處理。Bi鍍敷液係可使用市售者，例如可列舉石原化學社之Bi鍍敷液等。做為鍍敷條件係例如在使用攪拌翼、搖動、塗刷攪拌等之攪拌下，在溫度5~50℃、鍍敷液中之Bi離子濃度1~70g/L、電流密度0.1~20.0A/ dm 2之範圍內，任意加以設定即可。Bi鍍敷量係可控制在設定條件下之鍍敷處理時間(鍍敷液浸漬時間)。又，亦可將使用Bi-Sn複合鍍敷液進行Bi・Sn鍍敷，做為Bi鍍敷。
(In鍍敷) In鍍敷係做為鍍敷被鍍敷物之主成分，使用含In之鍍敷液所進行之鍍敷處理。In鍍敷液係可使用市售者，例如可列舉石原化學社或EEJA社之In鍍敷液等。做為鍍敷條件係例如在使用攪拌翼、搖動、塗刷攪拌等之攪拌下，在溫度5~50℃、鍍敷液中之In離子濃度1~70g/L、電流密度0.1~20.0A/dm 2之範圍內，任意加以設定即可。In鍍敷量係可控制在設定條件下之鍍敷處理時間(鍍敷液浸漬時間)。又，亦可將使用In-Sn複合鍍敷液進行In・Sn鍍敷，做為In鍍敷。
(Sn鍍敷) 如前所述，形成之鍍敷層含有Sn之時，除了Bi鍍敷及In鍍敷，進行Sn鍍敷亦可。 Sn鍍敷係做為鍍敷被鍍敷物之主成分，使用含Sn之鍍敷液所進行之鍍敷處理。Sn鍍敷液係可使用市售者，例如可列舉石原化學社之Sn鍍敷液等。做為鍍敷條件係例如在使用攪拌翼、搖動、塗刷攪拌等之攪拌下，在溫度5~50℃、鍍敷液中之Sn離子濃度1~70g/L、電流密度0.1~20.0A/ dm 2之範圍內，任意加以設定即可。Sn鍍敷量係可控制在設定條件下之鍍敷處理時間(鍍敷液浸漬時間)。
然而，Bi鍍敷、In鍍敷及Sn鍍敷係可使用包含任意使用之混合成分等之其他之鍍敷成分的複合鍍敷液。鍍敷液等之鍍敷用組成物中，對於主要成分而言之其他之鍍敷成分之總量(其他之鍍敷成分之總量(g/L)/主要成分(g/L))係50質量%以下為佳、30質量%以下為佳、20質量%以下為佳。例如，於Bi鍍敷中，經由令混合任意之混合成分之Cu的Bi-Cu複合鍍敷液，或混合Ag的Bi-Ag複合鍍敷液，含有做為主成分Bi，可做為Bi鍍敷使用。In鍍敷、Sn鍍敷亦相同。
又，如前述，Bi鍍敷及In鍍敷係可使用含Sn離子之複合鍍敷液。Bi-Sn複合鍍敷液或In-Sn複合鍍敷液，皆可更含有前述之混合成分等。例如，可將混合Sn及Cu之Bi-Sn-Cu複合鍍敷液，做為Bi鍍敷液使用，亦可將混合Sn及Ag的Bi-Sn-Ag複合鍍敷液，做為Bi鍍敷液使用。In鍍敷液亦相同。
(微量金屬之添加) 在鍍敷層之皮膜之平滑性，或密合性等之物性提升之目的下，依需要所得鍍敷層之融點在不超過111℃之範圍下，可添加選自Ag、Cu、Ni、Zn、及Sb所成群之1以上之混合成分。混合成分係使鍍敷層之合計質量之前述混合成分之合計質量所佔比例(混合成分之合計質量/鍍敷層之合計質量)成為0.001~3.0質量%地加以添加。對於鍍敷層而言之混合成分之合計質量所佔比例係可為0.005質量%以上或、0.01質量%以上、0.05質量%以上、0.1質量%以上。又，對於鍍敷層而言之混合成分之合計質量所佔比例係可為2.5質量%以下或、2.0質量%以下、1.5質量%以下、1.0質量%以下。
此等之特定之混合成分之添加方法係如前述，可列舉使鍍敷層中之混合成分之含有量成為特定量，添加於Bi、In及Sn任一之鍍敷液，導入至Bi、In或Sn被膜中之方法。又，可使用將混合成分本身做為主成分含有之鍍敷液，進行單獨鍍敷，導入至鍍敷層。
然而，從經由錯合劑等，調整析出電位，得與混合成分(添加金屬)之合金鍍敷之觀點視之，添加金屬添加於Bi鍍敷液中或Sn鍍敷液中為佳。Bi或Sn鍍敷液中之此等之添加金屬之添加量係對於Bi或Sn之重量濃度而言，在1/1000~1/10濃度範圍，在所得鍍敷層中，成為特定濃度地適時加以選定使用即可。
(鍍敷處理之順序) 進行Bi鍍敷與In鍍敷之任一者時，Bi鍍敷與In鍍敷之順序可為任意，鍍敷工程係以下之鍍敷工程(A)或鍍敷工程(B)為佳。 鍍敷工程(A)：鍍敷處理係包含Bi鍍敷及In鍍敷，進行Bi鍍敷後，進行In鍍敷之工程， 鍍敷工程(B)：鍍敷處理係包含Bi鍍敷、In鍍敷及Sn鍍敷，於被鍍敷物初次進行之鍍敷處理為Sn鍍敷或Bi鍍敷，進行Sn鍍敷及Bi鍍敷後，進行前述In鍍敷之工程，
於鍍敷工程中，進行Bi鍍敷及In鍍敷時，具體而言，從被鍍敷物之表面，依序可為Bi→In、In→Bi之任一順序。為了以電解電鍍安定形成特定之組成之鍍敷層，從標準電極電位高離子化傾向小者視之，進行鍍敷者為佳。為此，以「Bi→In」之順序進行鍍敷為佳。
鍍敷工程中，除了Bi鍍敷及In鍍敷之外，再進行Sn鍍敷之時，Bi鍍敷、In鍍敷及Sn鍍敷之順序可為任意者，具體而言，從被鍍敷物之表面為順序，可為Sn→Bi→In、Sn→In→Bi、Bi→Sn→In、Bi→In→Sn、In→Sn→Bi、In→Bi→Sn之順序之任一順序。為了以電解電鍍安定形成特定之組成之鍍敷層，從標準電極電位高離子化傾向小者視之，進行鍍敷者為佳。為此，以「Bi→Sn→In」或「Sn→Bi→In」之順序進行層積鍍敷為更佳。
然而，在25℃、10 5帕(Pa)下，以標準氫電極為基準時之標準電極電位係Bi=0.317V、Sn=-0.138V、In=-0.338V。將最低電位之In鍍敷較Bi鍍敷或Sn鍍敷之前進行時，In係在下個成分之鍍敷操作中，易於在電解電鍍浴中離子化溶出之故，鍍敷層中之濃度較設定條件易於下降。因此，In鍍敷係進行Bi鍍敷，或Bi鍍敷及Sn鍍敷後進行，成為最後鍍敷為佳。
(鍍敷層) 鍍敷層係至少逐步進行Bi鍍敷、In鍍敷而形成者。不使用Sn時，所形成之鍍敷層係Bi-In系鍍敷層，使用Sn時，所形成之鍍敷層係Bi-In-Sn系鍍敷層。
Bi-In系鍍敷層係逐步進行Bi鍍敷及In鍍敷而形成之鍍敷層。在形成鍍敷層之過程中，於Bi之層擴散In，形成合金層，可得較Bi(融點272℃)、In(融點157℃)之各個單獨之融點大幅為低86~111℃之Bi-In系鍍敷層。Bi-In系鍍敷層係可為均勻分布Bi及In之構成，亦可為不均勻分布而構成者。又，即使為層積體，可為具有Bi與In之濃度不同之複數之BiIn層的構成。
Bi-In-Sn系鍍敷層係可逐步進行Bi鍍敷、In鍍敷及Sn鍍敷，亦可逐步進行使用Bi-Sn複合鍍敷液之Bi・Sn鍍敷及In鍍敷而形成。在形成鍍敷層之過程中，經由於Bi層及/或Sn層擴散In，形成合金層，或於含Sn之Bi之層，擴散In，形成合金層，可得較Bi(融點272℃)、In(融點157℃)、Sn(融點232℃)之各個單獨之融點大幅為低86~111℃之Bi-In-Sn系鍍敷層。Bi-In-Sn系鍍敷層係可為均勻分布Bi、In及Sn之構成，亦可為不均勻分布而構成者。又，即使為層積體，可為具有Bi、In及Sn之濃度不同之複數之層。例如，Bi-In-Sn系鍍敷層係可為具有於Bi層擴散In之BiIn層、和於Sn層擴散In之SnIn層之構成。可具有Bi與In之濃度不同之複數之BiIn層，亦可具有Sn與In之濃度不同之複數之SnIn層。又，可為具有於Bi層，擴散In及Sn之BiInSn層之構成，亦可為具有Bi、In及Sn之濃度不同之複數之BiInSn層。
鍍敷層為層積體之時，鍍敷層積數未特別加以限定，具有Bi及In之濃度，或Bi、In及Sn之濃度不同之2層以上之複數之層亦可。然而，由於被鍍敷物與鍍敷成分之相互作用所成雙方成分之合金化或擴散防止等目的，形成前述之2成分或3成分之濃度不同之層，進行3層或4層、5層之層積。
然而，鍍敷層之各元素之濃度係將鍍敷層從被鍍敷物剝離，進行酸溶解之後，經由高頻感應耦合電漿-發光分析裝置定量分析，求得該濃度。
鍍敷層係雖令Bi及In、或、Bi、In及Sn做為主成分含有者，除了此等之金屬元素之外，在原料或製造工程上，可含有不可避免含有之不純物。做為如此不純物，可列舉Fe(鐵)或C(碳)等。又，如前述，鍍敷層係做為混合成分，可含任意之添加元素。 例如Bi-In系鍍敷層係可由Bi、In混合成分及不可避免含有之不純物所成者。例如Bi-In-Sn系鍍敷層係可由Bi、In、Sn混合成分及不可避免含有之不純物所成者。 然而，為了做為無Pb使用，減低Pb之混合量為佳，鍍敷層之Pb之濃度係0.1質量%以下為佳，較佳為0.05質量%以下，更佳為0.01質量%以下。Pb係更佳為檢出下限以下。
又，Bi-In系鍍敷層之時，鍍敷層之Bi及In之合計量所佔比例(Bi和In之合計質量/鍍敷層之全質量)係為70質量%以上為佳，較佳為80質量%以上、更佳為90質量%以上，更甚者為95質量%以上。又，可為97質量%以上、或98質量%以上、99質量%以上。 Bi-In-Sn系鍍敷層之時，鍍敷層之Bi、In及Sn之合計量所佔比例(Bi和In和Sn之合計質量/鍍敷層之全質量)係為70質量%以上為佳，較佳為80質量%以上、更佳為90質量%以上，更甚者為95質量%以上。又，可為97質量%以上、或98質量%以上、99質量%以上。
(Bi之層) 經由Bi鍍敷所得Bi之層，係含Bi之層。Bi之層係除了In之外，令Bi做為主成分而含有，此層之除了In之元素之Bi濃度為70質量%以上為佳，較佳為80質量%以上、更佳為90質量%以上。此Bi之層係可經由Bi鍍敷所得。
又，使用Bi-Sn複合鍍敷液之時，經由Bi鍍敷所得Bi之層係除了In及Sn之外，令Bi含有做為主成分，此層之除了In及Sn之元素之Bi濃度為70質量%以上為佳，較佳為80質量%以上、更佳為90質量%以上。
又，Bi之層係含In，成為BiIn層亦可。此BiIn層係做為此層之主要成分，含Bi及In，Bi及In之合計可為該層之70質量%以上，或80質量%以上、90質量%以上、95質量%以上。BiIn層係包含雙方，Bi：In之質量比率為1：99~99：1、5：95~95：5、或成為10：90~90：10、20：80~80：20等。
又，Bi之層係含Sn及In，成為BiInSn層亦可。BiInSn層係做為此層之主要成分，含Bi、In及Sn，Bi和In和Sn之合計可為該層之70質量%以上，或80質量%以上、90質量%以上、95質量%以上。
(In之層) 含於經由In鍍敷層積鍍敷層之In係於鍍敷處理中，易於擴散於Sn之層或Bi之層中，難以形成In單獨為主成分之單獨層，而有以SnIn合金、BiIn合金或BiInSn合金之形態形成之情形。
(Sn之層) 經由Sn鍍敷所得Sn之層，係含Sn之層。Sn之層係除了In之外，令Sn做為主成分而含有，此層之除了In之元素之Sn濃度為70質量%以上為佳，較佳為80質量%以上、更佳為90質量%以上。此Sn之層係可經由Sn鍍敷所得。
又，Sn之層係含In，成為SnIn層亦可。此SnIn層係做為此層之主要成分，含Sn及In，Sn及In之合計可為該層之70質量%以上，或80質量%以上、90質量%以上、95質量%以上。SnIn層係包含雙方，Sn：In之質量比率為0.1：99.9~99.9：0.1，亦可為1：99~99：1、10：90~90：10、或20：80~80：20等。
又，Sn之層係可為含Bi及In之BiInSn層。BiInSn層係做為此層之主要成分，含Bi、In及Sn，Bi和In和Sn之合計可為該層之70質量%以上，或80質量%以上、90質量%、95質量%以上。
(各鍍敷工程後之水洗・乾燥) 各鍍敷工程後之水洗之目的係於從鍍敷浴拉起時，除去附著於被鍍敷物之表面之鍍敷液，經由浸漬於水中或經由淋灑水加以水洗而清淨化。於之後之乾燥係欲不足鍍敷層之融點之溫度進行乾燥即可。考量鍍敷層之融點下，如以除去水分為目的時，通常係在室溫~100℃之範圍，適時設定，進行加溫乾燥或通風乾燥即可。然而，下個工程中，即使有殘留水分，只要沒有問題，可省略乾燥工程，進行至下個工程。
該鍍敷層係做為被鍍敷物使用基板等加以製造，配置於被鍍敷物之鍍敷層之狀態下，在安裝工程，做為接合構件使用亦可。 又，進行後述之低融點焊錫合金凸塊化或微小構件搭載凸塊化，在安裝工程加以使用亦可。適切地，從被鍍敷物隔離鍍敷層，做為接合構件加以使用亦可。
[凸塊化工程] 如前所述，本發明之接合構件係具有焊錫合金凸塊或微小構件搭載型凸塊等之凸塊之構成。此時，本發明之製造方法係於鍍敷工程之後，貝有凸塊化工程亦可。凸塊化工程係將設置於導電性接合部之鍍敷層，進行加熱迴焊，形成焊錫合金凸塊之工程，或將配置於導電性接合部之上之微小構件(以鍍敷層被覆之微小芯材)，進行加熱迴焊，形成微小構件搭載型凸塊之工程。加熱迴焊係在還原環境下進行。例如如後所述，可在蟻酸氣體環境下進行。鍍敷工程所形成之鍍敷層係融點為低之故，可在105~140℃之低溫領域，進行加熱迴焊處理加以凸塊化。
一般而言，加熱迴焊所成焊錫合金凸塊等之凸塊之形成中，要求有合金組成均勻，無表面凹凸，均勻之球狀或半球狀之形狀物性。又，做為安裝物性，需要與被鍍敷物之接合強度為3mg/μm 2以上、熱周期耐久性等。較佳係與被鍍敷物之接合強度為3.3mg/μm 2以上。對於此等之要求物性有不良影響之因子係可列舉焊錫合金本身之基本物性，或加熱迴焊前之合金成分之自然氧化膜，或不純物之附著或混入等。 加熱迴焊時之低溫之自然氧化膜之去除為目的，使用「蟻酸氣體還原法」為佳。做為自然氧化膜之除去方法，一般而言有以下所示「蟻酸氣體還原法」和「氫氣還原法」，後者在230℃以上，前者在150℃附近，產生還原反應之故，可適應於低溫領域，在安全性、可靠性、成本面優異之「蟻酸氣體還原法」為佳。即，凸塊化工程係在蟻酸氣體環境下進行為佳。 ・蟻酸氣體還原法 MeO+HCOOH→Me+CO 2+H 2O ・氫氣還原法 MeO+H 2→Me+H 2O
凸塊化工程係使用「蟻酸氣體還原法」，還原劑：蟻酸、壓力：20~400mbar、昇溫速度：10~150℃/min、頂峰溫度：105~140℃、頂峰溫度保持時間：在20~300秒之範圍、在相關於鍍敷層之組成下適時選定即可。如此所得之焊錫合金凸塊等之凸塊係可進行在安裝時加熱迴焊溫度為105~140℃之低溫領域之接合之故，適於低溫安裝。
然而，成為形成該鍍敷層，或配置微小構件之對象物之半導體元件或配線基板之耐熱性為140℃以上之時，從140℃以上之溫度，至半導體元件或配線基板之耐熱溫度以下之溫度範圍內，進行加熱迴焊，可進行凸塊化或後述之接合安裝。
然而，經由被鍍敷物，於鍍敷工程與凸塊化工程之間，具有其他之工程亦可。被鍍敷物具有光阻膜之基板時，於鍍敷工程與凸塊化工程之間，具有除去光阻膜之工程亦可。被鍍敷物為微小芯材之時，經由進行鍍敷工程，微小芯材可得以鍍敷層被覆之微小構件之故，進行將此微小構件配置於基板上之工程後，進行凸塊工程即可。
接著，對於本發明之製造方法，說明更具體之例。
[對導電性接合部上之鍍敷層及焊錫合金凸塊之形成] 對於在圖案形成導電性接合部之基板之導電性接合部上、形成低融點合金所成鍍敷層或焊錫合金凸塊之接合構件之製造方法加以說明。 對導電性接合部上形成鍍敷層時，本發明之製造方法係具有鍍敷工程及光阻膜除去工程。又，對導電性接合部上形成焊錫合金凸塊時，本發明之製造方法係具有鍍敷工程、光阻膜除去工程及凸塊化工程。
(鍍敷工程) 於鍍敷工程中，於導電性接合部之上，形成鍍敷層。做為被鍍敷物，使用具有圖案形成之導電性接合部、和設有露出導電性接合部之開口部之光阻膜(以下有「光阻劑」、或「光阻劑圖案」之情形。)之基板。鍍敷工程之方法係如前所述。
(光阻膜除去工程) 於鍍敷工程之後，進行光阻膜除去工程，於導電性接合部上，可得低融點合金所成鍍敷層做為接合部而形成之接合構件。 光阻膜除去工程係於鍍敷工程後進行之工程，為除去設於基板上之光阻膜之工程。
光阻劑圖案之除去係可使用浸漬或淋灑洗淨等於不侵蝕鍍敷層，可除去光阻劑之藥液之公知之濕式法，或氧電漿所成灰化處理等之公知之乾式法等之方法加以去除。 做為使用於濕式法時之藥液，例如可列舉主成分為二甲亞碸等之有機溶媒、氫氧化鉀等之水系溶媒等，考量到光阻劑材料之去除性或鍍敷析出物之承受性適時加以選擇即可。 於藥液之光阻劑除去後，將被鍍敷物浸漬於水中或經由淋灑水進行水洗而清淨化後，在室溫~100℃之範圍，進行加溫乾燥或通風乾燥。
(凸塊化工程) 於光阻膜除去工程之後，將形成於導電性接合部上之鍍敷層，進行加熱迴焊，於導電性接合部之上，低融點合金所成焊錫合金凸塊則做為接合部加以形成。凸塊化工程係如前所述。
於鍍敷工程中，以Bi鍍敷、In鍍敷之順序，進行鍍敷處理時為例加以說明時，以「被鍍敷物之表面洗淨・乾燥→Bi鍍敷→水洗・乾燥→In鍍敷→水洗・乾燥→光阻劑除去→水洗・乾燥→焊錫合金凸塊化(加熱迴焊)」之順序進行各工程，可得在圖案形成導電性接合部之基板之導電性接合部上、形成Bi-In系低融點合金所成焊錫合金凸塊之接合構件。 又，以Sn鍍敷、Bi鍍敷、In鍍敷之順序，進行鍍敷處理時為例加以說明時，以「被鍍敷物之表面洗淨・乾燥→Sn鍍敷→水洗・乾燥→Bi鍍敷→水洗・乾燥→In鍍敷→水洗・乾燥→光阻劑除去→水洗・乾燥→焊錫合金凸塊化(加熱迴焊)」之順序進行各工程，可得在圖案形成導電性接合部之基板之導電性接合部上、形成Bi-In-Sn系低融點合金所成焊錫合金凸塊之接合構件。
以上，係使用本發明之製造方法之對導電性接合部上之鍍敷層及焊錫合金凸塊之製造方法。 又，可以同樣方法，於導電性接合部上，使用形成底金屬之層及/或導電支柱之基板，於底金屬之層及/或導電支柱之上，形成鍍敷層或焊錫合金凸塊。 由此，例如可進行圖案形成層積鍍敷層或焊錫合金凸塊之半導體晶片或配線基板之製造。
以往，做為導電性接合材料使用之焊錫合金之製造方法，係可列舉將粉碎或破碎各個合金成分，進行表面洗淨・乾燥，成為特定之組成加以配合混合者，塊狀取出以配合成分中融點最高成分之融點以上，進行加熱熔融而合金化者，更進一步粉碎此，將做為合金微粒子，與助焊劑成分等調合，成為焊錫合金糊等者，塗佈於被鍍敷物，經由加熱迴焊加以安裝者。本發明之接合構件亦可以此製造方法加以製造。但是，此方法係工程為多，生產性下降，有難以對伴隨積體電路之微細化配線接合之窄間距化之尺寸可靠性之適應之情形。
經由使用本發明之製造方法，可大幅減輕以往之焊錫合金之製造方法之工程，且於微細之圖案形成表面，直接以鍍敷工法，形成導電性接合構件(導電性接合材料)。又，由於尺寸可靠性高，或所得該鍍敷層為86~111℃之低融點之故，可進行在加熱迴焊溫度為105~140℃之低溫領域之接合，適於低溫安裝為特徵。由此觀點，於焊錫合金之製造中，使用具有設於被鍍敷物之表面之Bi-In系鍍敷層或Bi-In-Sn系鍍敷層為佳。
[微小芯材以鍍敷層被覆之微小構件之形成] 對於微小芯材係對於低融點合金所成鍍敷層被覆之微小構件之接合構件之製造方法加以說明。
微小芯材以鍍敷層被覆之微小構件形成之時，本發明之製造方法係具有鍍敷工程。 於鍍敷工程中，令微小芯材做為被鍍敷物，進行至少含Bi鍍敷及In鍍敷之鍍敷處理，可製造微小芯材之表面以鍍敷層被覆之微小構件。 又，如前述，可將選自大小為1mm以下之微小金屬球、具有導電性之金屬之被覆層之微小樹脂球、具有焊錫合金之被覆層之微小樹脂球、以及微小針腳構件所成群之任一者，做為微小芯材加以使用。
做為微小金屬球等之微小芯材之鍍敷方法，係以旋轉在圓周方向之圓柱狀鍍敷槽，於鍍敷槽內中央部，配設陽極，於槽內圓周部，配設陰極，使用旋轉軸可進行水平軸所成垂直方向旋轉或傾斜軸所成傾斜旋轉之裝置，以5~200rpm程度之旋轉數，進行鍍敷處理。具體而言，可使用於槽內置入鍍敷液與被鍍敷物之球珠等，使成為特定之鍍敷厚度，設定電流密度及通電時間，進行鍍敷處理，終止之後，經由旋轉圓周部排出鍍敷處理之球珠等及鍍敷液之旋轉型鍍敷裝置(滾鍍法)。又，可使用將此改良成微小金屬球之鍍敷用之記載於日本特開平10-18096號公報，或日本特開平10-270836號公報之旋轉型鍍敷裝置，或更且記載於日本特開平11-92994號公報之旋轉型鍍敷裝置。
於微小芯材之表面等，形成Bi-In系鍍敷層或Bi-In-Sn系鍍敷層之時，可使用前述之滾鍍法(旋轉型鍍敷裝置)等之公知之裝置。鍍敷方法係以與前述鍍敷工程同樣條件進行鍍敷即可。鍍敷處理之順序雖未特別加以限定，於最初(最下層)進行Bi鍍敷，於最後(最上層)進行In鍍敷之方法、或於最初(最下層)進行Sn鍍敷或Bi鍍敷、於最後(最上層)進行In鍍敷之方法為佳。。又，在鍍敷膜之平滑性、密合性提升、或鍍敷處理中之球珠相互之凝聚之防止等之物性提升之目的下，可添加與前述(微量金屬之添加)同樣之微量金屬。
以上為於微小金屬球或微小樹脂球、微小針腳構件等之表面，形成Bi-In系鍍敷層或Bi-In-Sn系鍍敷層之方法。此方法所得微小構件之接合構件係表層之層積鍍敷層之融點為86~111℃之低溫領域，直接在安裝工程使用亦可。又，將此做為後述微小構件搭載型之低融點焊錫合金凸塊，在安裝工程加以使用亦可。
[微小構件搭載凸塊之形成] 形成微小構件搭載凸塊之時，本發明之製造方法係具有鍍敷工程、於導電性接合部上配置微小構件之工程及凸塊化工程。被鍍敷物係微小芯材。例如將配置於基板之導電性接合部之上之微小構件，經由加熱迴焊，形成BGA等化微小構件搭載型凸塊。由此，可得在於導電性接合構件上，安裝微小構件之低融點接合構件。
例示關於利用前述微小構件之凸塊形成。例如於BGA用印刷配線板等之導電性接合部上，塗佈助焊劑、於其上配置前述微小構件。接著，以與前述凸塊化工程同樣之方法，經由加熱迴焊，於導電性接合部上，可進行微小構件搭載凸塊之形成。
＜半導體電子電路之安裝＞ 本發明係關於將配置於配線基板、和半導體晶片表面之間之接合構件，在105~140℃之範圍內，進行加熱迴焊，將前述配線基板與前述半導體晶片，經由本發明之接合構件加以接合之半導體電子電路之安裝方法。經由本發明之半導體電子電路之安裝方法，可製作具有本發明之接合構件之半導體電子電路。
具體而言，可藉由選自低融點合金所成鍍敷層、低融點合金所成焊錫合金凸塊、及以低融點合金被覆之微小芯材(微小構件)所成群之任一者，使配線基板與半導體晶片表面接觸，在重疊半導體晶片與配線基板之狀態下，在低溫領域進行加熱迴焊，進行半導體電子電路之安裝。
半導體電子電路之安裝時之加熱迴焊係與前述之凸塊化工程之加熱迴焊相同，可在蟻酸等之還原環境中進行。壓力或昇溫速度、頂端溫度、頂端溫度保持時間等之條件，亦與前述之凸塊化工程之加熱迴焊之條件相同。
低融點合金所成鍍敷層及加熱迴焊此而成之凸塊，係為了發現安裝時之接合強度，加熱至液相線溫度，進行熔融接合為佳。本發明之接合構件中，鍍敷層或凸塊之最高溫度之吸熱尖峰之最高融點(液相線溫度)為86~111℃之，即使加熱至液相線溫度，亦可進行低溫領域(105~140℃)之接合。
半導體電子電路之安裝係例如準備形成焊錫合金凸塊或鍍敷層之半導體晶片，重疊於配線基板之連接用之電極部，在蟻酸等之還原環境中，進行加熱迴焊，接合兩者。 圖案形成鍍敷層或焊錫合金凸塊之半導體晶片係令半導體晶片做為被鍍敷物，經由本發明之製造方法加以製造為佳。可在於半導體晶片上，重疊圖案形成之鍍敷層或焊錫合金凸塊，和配線基板之連接用之電極部之狀態下，還原環境中，進行加熱迴焊，接合半導體晶片與配線基板。
焊錫合金凸塊或鍍敷層係可形成於配線基板側。此時，接合於半導體晶片側之連接用之電極部。 圖案形成鍍敷層或焊錫合金凸塊之配線基板係令配線基板做為被鍍敷物，經由本發明之製造方法加以製造為佳。此時，可在於配線基板上，重疊圖案形成之鍍敷層或焊錫合金凸塊，和半導體晶片之連接用之電極部之狀態下，還原環境中，進行加熱迴焊，接合半導體晶片與配線基板。
焊錫合金凸塊或鍍敷層係皆可形成於半導體晶片側、配線基板側。此時，可在於配線基板上，重疊圖案形成之鍍敷層或焊錫合金凸塊，和於半導體晶片上圖案形成之鍍敷層或焊錫合金凸塊之狀態下，在還原環境中，進行加熱迴焊，接合兩者。
又，亦可使用圖案形成微小構件之半導體晶片，或圖案形成微小構件之配線基板。
又，利用低融點合金所成鍍敷層、低融點合金所成焊錫合金凸塊、及以低融點合金被覆之微小芯材(微小構件)之接合係亦可適用配線基板與半導體晶片等之電子電路基板以外之焊接。
將關於本發明之低融點接合構件之鍍敷層及該焊錫合金凸塊之製造工程之概念圖，示於圖2，將該安裝概念圖示於圖3，做為參考。
圖2係直至本發明之焊錫合金凸塊形成之製造工程之概念圖之一例。 1)如加工前晶圓所示，首先於基板1(矽、化合物半導體、壓電元件、樹脂基板等)上，配置襯墊3(Au、Al-Cu等)，具有保護膜2(SiN、聚醯亞胺等)。 2)如供電膜形成所示，接著，於保護膜2或襯墊3上，形成供電膜4(Ti/Cu等)。 3)如光阻膜塗佈所示，接著，於供電膜4上，塗佈光阻膜5。 4)如曝光・顯影所示，接著，於光阻膜5，以特定之圖案，進行曝光・顯影，除去光阻膜5之一部分。此時，通常，在對應於襯墊3之位置，進行曝光。 5)如底金屬形成所示，接著，曝光・顯影光阻膜5，於形成孔之部分，形成底金屬6(Ni、Cu等)。
接著，經由本發明之製造方法，進行6)~9)。 6)如鍍敷層積所示，形成層積鍍敷層7(Bi/Sn/In)。 7)如光阻膜剝離所示，接著，除去殘存之光阻膜5。由此，於襯墊3上成為形成層積鍍敷層7之狀態。 8)如供電膜蝕刻所示，接著，將供電膜4經由蝕刻加以除去。 然後，9)如凸塊形成所示，可經由加熱迴焊，從層積鍍敷層7，形成焊錫合金凸塊8(Bi-In-Sn)，做為本發明之接合構件使用。
然而，8)可將供電膜蝕刻後之鍍敷層7，直接做為本發明之接合構件加以使用。 又，6)中，形成不含Sn之Bi-In系鍍敷層7，9)中，形成不含Sn之Bi-In系焊錫合金凸塊亦可。
將如此所得接合構件之安裝之一例，根據圖3所示安裝概念圖加以說明。首先，將形成焊錫合金凸塊9之半導體晶片，接觸於相對之配線基板等之接合用之金屬膜10(Au)加以定位配置(參照圖3上部)。接著。在105~140℃之範圍內，進行加熱迴焊，可接合半導體晶片與配線基板等(參照圖3下部)。 [實施例]
以下，藉由實施例，更詳細說明本發明，本發明係在不變更該要點之下，非限定於以下之實施例。
(鍍敷層及焊錫合金凸塊之組成測定) 將實施例1~31、比較例1~10所得鍍敷層，從SUS基板剝離，進行酸溶解之後，經由ICP-OES(高頻感應耦合電漿-發光分光分析裝置)，進行定量分析。又，關於實施例32~35、參考例1~4，則將加熱迴焊鍍敷層之焊錫合金凸塊，與前述同樣地加以測定。使用機器及測定條件係如下所述。 ・測定機器 Thermo Fisher Scientific社ICP發光分光分析裝置 形式：ICAP6300Duo ・測定條件 經由檢量線法所進行定量分析。 測定波長：Sn188.9nm、Bi306.7nm、In325.6nm
(鍍敷層之融點測定) 將實施例1~31、比較例1~10所得之鍍敷層，從SUS基板剝離、粉碎之樣本，做為測定樣本，使用DSC(差示掃描量熱儀)，測定昇溫過程之吸熱線型。於昇溫過程之DSC測定中，各成分之融解熱做為吸熱尖峰加以表示，經由測定樣本之組成，成為單獨或複數之吸熱尖峰。本發明中，在方便上將各吸熱尖峰之最高溫度，做為該成分之融點處理，有複數尖峰之時，將最低溫度之吸熱尖峰做為最低融點(固相線溫度)、將最高溫度之吸熱尖峰做為最高融點(液相線溫度)。使用機器及測定條件係如下所述。 ・測定機器 Seiko Instruments股份有限公司DSC裝置 形式：DSC6220型 ・測定條件 樣本量：10~15mg　　　測定量盤：鋁 環境：氮氣 測定溫度範圍：室溫~300℃，昇溫速度：10℃/分
(凸塊直徑之測定) 將實施例32~35、參考例1~4所得之焊錫合金凸塊之凸塊直徑，在於畫像計測加以測定。使用機器及測定條件係如下所述。 ・測定機器 基恩斯公司雷射顯微鏡 形式：VK-X150 ・測定條件 圖像計測：來自200倍圖像之測定長度
(凸塊之剪切強度測定) 將實施例32~35、參考例1~4所得之焊錫合金凸塊之剪切強度，在於剪切強度試驗機加以測定。使用機器及測定條件係如下所述。 ・測定機器 DAGE社焊接強度測試儀 形式：4000 ・測定條件 剪切速度：150μm/s、剪切位置：焊錫部
[實施例1] 於脫脂洗淨之SUS304板(100mm×40mm×厚度0.3mm)之背面之整面，張貼鐵氟龍(登記商標)膠帶，於一方之表面，張貼鐵氟龍(登記商標)膠帶，SUS板開口部為40mm×40mm，而成為被鍍敷物。做為鍍敷浴，使用玻璃製1L燒杯，將各個鍍敷液，置入500mL，於陽極使用白金。 各別Bi、In之鍍敷液係使用以下者。 ・Bi-Sn複合鍍敷液(Bi濃度40g/L、Sn濃度0.8g/L、於石原化學社製之Bi鍍敷液添加Sn加以調製。) ・In鍍敷液 EEJA社製(In濃度25g/L)
第1層係進行Bi・Sn鍍敷。條件係將前述被鍍敷物浸漬於Bi-Sn複合鍍敷液進行搖動，為了在溫度20℃、一定電流密度2A/dm 2下，得特定之鍍敷厚度，在必要時間、鍍敷處理後，拉起，馬上浸漬於水槽，將此拉起，進行水淋灑洗淨。將此，使用通風乾燥器，在50℃下進行5分鐘乾燥，得Bi-Sn鍍敷物。
接著，進行第2層之In鍍敷。將Bi鍍敷處理之被鍍敷物浸漬於In鍍敷液進行搖動，為了在溫度20℃、一定電流密度3A/dm 2下，得特定之鍍敷厚度，在必要時間、鍍敷處理後，拉起，馬上浸漬於水槽，拉起，進行水淋灑洗淨。將此，使用通風乾燥器，在50℃下進行5分鐘乾燥，得Bi-In-Sn系鍍敷層(BiSn-In鍍敷層)。
將所得Bi-In-Sn系鍍敷層，從SUS板剝下加以粉碎之樣本組成，使用Thermo Fisher Scientific公司ICP發光分光分析裝置加以測定，令融點使用Seiko Instruments股份有限公司DSC裝置加以測定。
[實施例2~18、比較例2~10] 以與實施例1同樣之方法，改變Bi-Sn複合鍍敷液中之Sn濃度及各鍍敷處理時間，製作調製成種種之Bi-In-Sn組成之鍍敷層樣本。
[實施例19] 於脫脂洗淨之SUS304板(100mm×40mm×厚度0.3mm)之背面之整面，張貼鐵氟龍(登記商標)膠帶，於一方之表面，張貼鐵氟龍(登記商標)膠帶，SUS板開口部為40mm×40mm，而成為被鍍敷物。做為鍍敷浴，使用玻璃製1L燒杯，將各個鍍敷液，置入500mL，於陽極使用白金。 各別Bi、In之鍍敷液係使用以下者。 ・Bi鍍敷液 於石原化學社製(Bi濃度40g/L) ・In鍍敷液 EEJA社製(In濃度25g/L)
第1層係進行Bi鍍敷。條件係將前述被鍍敷物浸漬於Bi鍍敷液進行搖動，為了在溫度20℃、一定電流密度2A/dm 2下，得特定之鍍敷厚度，在必要時間、鍍敷處理後，拉起，馬上浸漬於水槽，將此拉起，進行水淋灑洗淨。將此，使用通風乾燥器，在50℃下進行5分鐘乾燥，得Bi鍍敷物。
接著，進行第2層之In鍍敷。將Bi鍍敷處理之被鍍敷物浸漬於In鍍敷液進行搖動，為了在溫度20℃、一定電流密度一定3A/dm 2下，得特定之鍍敷厚度，在必要時間、鍍敷處理後，拉起，馬上浸漬於水槽，拉起，進行水淋灑洗淨。將此，使用通風乾燥器，在50℃下進行5分鐘乾燥，得Bi-In系鍍敷層。
將所得Bi-In系鍍敷層，從SUS板剝下加以粉碎之樣本組成，使用Thermo Fisher Scientific公司ICP發光分光分析裝置大加以測定，令融點使用Seiko Instruments股份有限公司DSC裝置加以測定。
[實施例20~24、比較例1] 以與實施例19同樣之方法，改變各鍍敷成分之鍍敷處理時間，製作調製成種種之Bi-In組成之鍍敷層樣本。
於表1(鍍敷層之組成分析和融點測定結果)，顯示實施例1~24、比較例1~10所得鍍敷層之組成分析結果及融點測定結果。又，做為融點測定時之DSC測定線型之代表例，將實施例1、2、4、5、6、8、10、12、13、14、17、18、19、21、23、比較例1、2、3、5、6、8、9、10，示於圖4~26。
從實施例1~24之DSC測定之結果，將Bi控制在46~72質量%、In控制在26~54質量%、Sn控制在0~2質量%之特定範圍內，可將該鍍敷層之融點落於86~111℃之低融點領域。
另一方面，比較例1~9中，產生不足86℃之吸熱尖峰，確認低融點成分之存在。又，比較例10中，產生272℃之吸熱尖峰，由於殘留Bi使得融點變高。
由此等結果，可判斷控制於特定之組成範圍之低融點鍍敷層係大為賦予積體電路之低溫安裝之實現。 更且，本發明之製造方法係可省略繁雜之合金製造工程竹的同時，僅需改變鍍敷時間(鍍敷液浸漬時間)之操作，可任意控制Bi-In-Sn組成或Bi-In組成之故，可使以往之焊錫合金之製造工程明顯簡便地加以進行。
Figure 02_image001
[有關混合成分之添加(實施例25~31)] [實施例25~26] 於Bi鍍敷液(Bi濃度40g/L)，各別添加Sn、Ag，調製Bi=40g/L、Sn=0.8g/L之Bi-Sn複合鍍敷液及Bi=40g/L、Ag=0.8g/L之Bi-Ag複合鍍敷液。於Bi・Sn鍍敷與In鍍敷之間，進行Bi・Ag鍍敷，除以Bn・Sn→Bi・Ag→In之順序鍍敷層積之外，進行與實施例1同樣之操作，得於Bi-In-Sn添加微量之Ag之鍍敷層。 然而，Bi・Ag鍍敷係除了代替Bi-Sn複合鍍敷液，使用Bi-Ag複合鍍敷液之外，與Bi・Sn鍍敷同樣處理。 將所得鍍敷層，從SUS板剝下加以粉碎之樣本組成，使用Thermo Fisher Scientific公司ICP發光分光分析裝置大加以測定，令融點使用Seiko Instruments股份有限公司DSC裝置加以測定。
[實施例27~28] 於Bi鍍敷液(Bi濃度40g/L)，各別添加Sn、Cu，調製Bi=40g/L、Sn=0.8g/L之Bi-Sn複合鍍敷液及Bi=40g/L、Cu=1g/L之Bi-Cu複合鍍敷液。於Bi・Sn鍍敷與In鍍敷之間，進行Bi・Cu鍍敷，除以Bi・Sn→Bi・Cu→In之順序鍍敷層積之外，進行與實施例1同樣之操作，得於Bi-In-Sn添加微量之Cu之鍍敷層。 然而，Bi・Cu鍍敷係除了代替Bi-Sn複合鍍敷液，使用Bi-Cu複合鍍敷液之外，與Bi・Sn鍍敷同樣處理。 將所得鍍敷層，從SUS板剝下加以粉碎之樣本組成，使用Thermo Fisher Scientific公司ICP發光分光分析裝置大加以測定，令融點使用Seiko Instruments股份有限公司DSC裝置加以測定。
[實施例29~30] 於Bi鍍敷液添加Ag，調製Bi=40g/L、Ag=0.4g/L之Bi-Ag複合鍍敷液。除以Bi・Ag→In之順序鍍敷層積之外，進行與實施例19同樣之操作，得於Bi-In添加微量之Ag之鍍敷層。將此鍍敷層，從SUS板剝下加以粉碎之樣本組成，使用Thermo Fisher Scientific公司ICP發光分光分析裝置大加以測定，令融點使用Seiko Instruments股份有限公司DSC裝置加以測定。
[實施例31] 於Bi鍍敷液添加Cu，調製Bi=40g/L、Cu=0.5g/L之Bi-Cu複合鍍敷液。除以Bi・Cu→In之順序鍍敷層積之外，進行與實施例19同樣之操作，得於Bi-In添加微量之Cu之Cu添加系鍍敷層。將此鍍敷層，從SUS板剝下加以粉碎之樣本組成，使用Thermo Fisher Scientific公司ICP發光分光分析裝置大加以測定，令融點使用Seiko Instruments股份有限公司DSC裝置加以測定。
將實施例25~31之結果，示於表2(Cu、Ag微量添加系鍍敷層之組成分析和融點測定結果)。
從實施例25~31之DSC測定之結果，添加微量之Ag或Cu之低融點鍍敷層(Bi-In系鍍敷層或Bi-In-Sn系鍍敷層)之融點係在86~111℃之範圍內之低融點領域之故，確認添加微量之Ag或Cu之低融點鍍敷層則可做為低溫安裝用之導電性接合材料使用。
Figure 02_image003
[凸塊剪切強度之測定(實施例32~35 參考例1~4)] [實施例32~33] 於附有氧化膜之矽晶圓表面，以濺鍍成膜厚0.1μm之Ti膜與0.3μm之Cu膜，以微影技術，製作形成設置配線連接用之開口部(30μmϕ×高度20μm：1000000個、間距間隔：50μm)之光阻劑圖案的矽晶圓。接著，以電解電鍍將Ni以3μm厚度成膜，製作附有底金屬之圖案形成被鍍敷物。
使用前述之圖案形成被鍍敷物，以「Bi→Sn→In」之順序，製作鍍敷物。做為鍍敷浴，使用30L之氯化乙烯樹脂製之鍍敷槽，將各鍍敷液，置入25L，Sn鍍敷之陽極係使用錫，Bi鍍敷與In鍍敷之陽極係使用白金。Sn鍍敷、Bi鍍敷、In鍍敷之各個鍍敷液係使用以下者。 ・Sn鍍敷液 石原化學社製(Sn濃度20g/L) ・Bi鍍敷液 石原化學社製(Bi濃度20g/L) ・In鍍敷液 石原化學社製(In濃度20g/L)
第1層係進行Bi鍍敷。條件係將前述被鍍敷物浸漬於Bi鍍敷液進行搖動，為了在溫度20℃、電流密度2A/dm 2之定電流下，得特定之鍍敷厚度，進行必要時間之鍍敷處理。鍍敷處理後，拉起，以淋灑進行水洗。 接著，進行第2層之Sn鍍敷。將Bi鍍敷處理之被鍍敷物浸漬Sn鍍敷液進行搖動，為了在溫度20℃、電流密度1.5A/dm 2之定電流，得特定之鍍敷厚度，進行必要時間之鍍敷處理。鍍敷處理後，拉起，以淋灑進行水洗。 接著，進行第3層之In鍍敷。將進行Bi-Sn鍍敷處理之被鍍敷物浸漬In鍍敷液進行搖動，為了在溫度20℃、電流密度1.5A/dm 2之定電流下，得特定之鍍敷厚度，進行必要時間之鍍敷處理。鍍敷處理後，拉起，以淋灑進行水洗。 將此在恆溫乾燥機，以50℃進行5分鐘乾燥後，將此浸漬於光阻劑剝離液，除去光阻劑。接著，浸漬於Cu蝕刻液，蝕刻未形成鍍敷物之部分之Cu。接著，浸漬於Ti蝕刻液，蝕刻未形成鍍敷物之部分之Ti，製作Bi-In-Sn系鍍敷物。
接著，將製造化Bi-In-Sn系鍍敷物，使用SHINAPEX公司製VSU-200迴焊設備裝置，以下述條件進行迴焊，製作Bi-In-Sn系低融點焊錫合金凸塊。
・還原劑　　：蟻酸 ・壓力　　　：200mbar ・昇溫速度　：20℃/min ・頂端溫度　：140℃(保持時間180sec)
將實施例32之Bi-In-Sn系鍍敷物之外觀照片示於圖27。更且該剖面以SEM-EDX觀察之結果示於圖28。 又，將凸塊化實施例32之Bi-In-Sn系鍍敷物之凸塊外觀照片示於圖29，將剖面以SEM-EDX觀察之結果示於圖30。 將實施例33之Bi-In-Sn系鍍敷物之外觀照片示於圖31。更且該剖面以SEM-EDX觀察之結果示於圖32。 又，將凸塊化實施例33之Bi-In-Sn系鍍敷物之凸塊外觀照片示於圖33，將剖面以SEM-EDX觀察之結果示於圖34。
[實施例34~35] 實施例34~35係除了使用以與實施例32、33同樣之操作所製作之圖案形成被鍍敷物，使鍍敷物成為特定之組成，變更鍍敷液之鍍敷時間(浸漬時間)，且不進行Sn鍍敷，以「Bi→In」之順序，進行鍍敷處理之外，進行與實施例32、33同樣之操作，製作Bi-In系鍍敷物及低融點焊錫合金凸塊。
將實施例34之Bi-In系鍍敷物之外觀照片示於圖35。更且該剖面以SEM-EDX觀察之結果示於圖36。 又，將凸塊化實施例34之Bi-In系鍍敷物之凸塊外觀照片示於圖37，將剖面以SEM-EDX觀察之結果示於圖38。 將實施例35之Bi-In系鍍敷物之外觀照片示於圖39。更且該剖面以SEM-EDX觀察之結果示於圖40。 又，將凸塊化實施例35之Bi-In系鍍敷物之凸塊外觀照片示於圖41，將剖面以SEM-EDX觀察之結果示於圖42。
[參考例1~4] 參考例1~3以與公知之無Pb焊錫合金之凸塊剪切強度之比較目的而製作之公知之無Pb焊錫合金凸塊。使用形成與實施例32同樣之光阻劑圖案(惟，連接用之開口部中，參考例1、2係60μmϕ×高度60μm、參考例3係50μmϕ×高度35μm、參考例4係200μmϕ×高度10μm)之矽晶圓，以同樣之操作，成膜示於表3之底金屬。惟，參考例1與參考例3係於Ni鍍敷層3μm之下，以電解電鍍，形成10μm之Cu支柱，參考例2係令Ni鍍敷層形成5μm，參考例4係省略Ni鍍敷層。然後，於其上，在參考例1、參考例2中，使用公知之SnAg鍍敷液，進行SnAg鍍敷處理。參考例3中，使用公知之Sn鍍敷液及Bi鍍敷液，層積鍍敷處理Sn、Bi。參考例4中，使用公知之In鍍敷液，進行In鍍敷處理。除了將此等各別乾燥，進行與實施例32同樣之光阻劑除去操作之後，使用同樣之迴焊裝置，成為表3記載之迴焊溫度之外，以同樣之操作條件，製作焊錫合金凸塊。
於表3，顯示實施例32~35及參考例1~4之凸塊組成與剪切強度之測定結果。然而，表中之鍍敷層積厚度係為成為特定組成之目標值。為了做為參考，將剪切強度試驗機之概念圖示於圖43。 公知之無Pb焊錫合金凸塊中，參考例4之銦單獨系係凸塊剪切強度明顯低至0.3mg/μm 2之故，非實用性，做為無Pb焊錫合金，通常使用之參考例1~3之SnAg系及SnBi系之凸塊剪切強度係3.3mg/μm 2。
有關Bi-In-Sn系低融點鍍敷物之形狀，從圖27、31所示實施例32、33之鍍敷層之SEM外觀照片，可知形成呼應光阻劑圖案之圓柱狀之鍍敷層。 又，此等係雖於Cu/Ni之底金屬上，以Bi→Sn→In順序，層積鍍敷者，從圖28所示實施例32之鍍敷層之剖面SEM-EDX，觀察到於Bi層，In及Sn被幾乎均勻擴散。 關於實施例33，從圖32所示鍍敷層之剖面SEM-EDX照片，觀察到於Bi之層，In被擴散。另一方面，關於Sn，Sn之量為微量，SEM-EDX之In尖峰重複於Sn尖峰之故，以EDX之感度雖難以檢出，但應與實施例32相同，於Bi層擴散有In及Sn。 如此，在最終物之鍍敷層中，經由In及Sn之擴散，形成BiInSn之合金，顯示有較Bi、In、Sn之各個單獨之融點大幅為低之融點。又，在加熱迴焊階段時，進行鍍敷層之BiInSn合金化，更促進了低融點化。
有關將實施例32、33之鍍敷層以140℃加熱迴焊製作之Bi-In系低融點焊錫合金凸塊之形成，從圖29、33所示實施例32、33之凸塊外觀SEM照片，可知於Cu/Ni底金屬上形成半球狀之焊錫合金凸塊。又，從圖30所示實施例32之凸塊剖面之SEM-EDX照片，確認到經由加熱迴焊鍍敷層，形成Bi、In及Sn幾乎均勻分散之焊錫合金凸塊。 關於實施例33，從圖34所示凸塊剖面SEM-EDX照片，觀察到於焊錫合金凸塊整體擴散有Bi及In。另一方面，關於Sn，由於是微量之故，以EDX之感度雖難以檢出，但應與實施例32相同，Sn亦擴散於焊錫合金凸塊整體。
有關Bi-In系低融點鍍敷層積物之形狀，從圖35、39所示實施例34、35之鍍敷層之SEM外觀照片，可知形成呼應光阻劑圖案之圓柱狀之鍍敷層。又，此等係雖於Cu/Ni之底金屬上，以Bi→In順序，層積鍍敷者，從圖36、40所示此等之鍍敷層之剖面SEM-EDX，觀察到於Bi層，擴散有In。如此，在最終物之鍍敷層中，經由In之擴散，形成BiIn之合金，顯示有較Bi、In之各個單獨之融點大幅為低之融點。又，在加熱迴焊階段時，進行鍍敷層之BiIn合金化，更促進了低融點化。
關於將此等鍍敷層以140℃加熱迴焊製作之Bi-In系低融點焊錫合金凸塊之形成，從圖37、41所示實施例34、35之凸塊外觀SEM照片，可知於Cu/Ni底金屬上形成半球狀之焊錫合金凸塊。又，從圖38、42所示此等之凸塊剖面之SEM-EDX照片，確認到經由加熱迴焊鍍敷層，焊錫合金凸塊的大部分，以包含Bi與In之BiIn合金加以形成。
又，以示於表3(凸塊組成與剪切強度)之實施例32~35之本發明之製造方法所得低融點鍍敷層積物(Bi-In-Sn系鍍敷層積物或Bi-In系鍍敷層積物)之焊錫合金凸塊之剪切強度係皆為「3mg/μm 2以上」，具有充分接合強度，可知做為接合材料使用有充分之實用性。
Figure 02_image005
[產業上的可利用性]
本發明係可適於利用在半導體電子零件與配線基板之無Pb之焊接安裝用途。又，尤其可進行低溫接合之故，適用使用在可撓性基板(樹脂基板)或壓電元件CDTe半導體元件、CCD元件、全像攝影元件等之耐熱性低之電子零件之低溫安裝之方法。
1:基板 2:保護膜 3:襯墊 4:供電膜 5:光阻膜 6:底金屬 7:層積鍍敷層 8:焊錫合金凸塊 9:焊錫合金凸塊 10:接合用之金屬膜(Au)
[圖1]Sn-Bi-In三元系狀態圖之一部分擴大圖。 [圖2]直至形成關於本發明之焊錫合金凸塊之製造工程流程圖。 [圖3]關於本發明之焊錫合金凸塊所成安裝工程之概念圖。 [圖4]實施例1之DSC測定輪廓。 [圖5]實施例2之DSC測定輪廓。 [圖6]實施例4之DSC測定輪廓。 [圖7]實施例5之DSC測定輪廓。 [圖8]實施例6之DSC測定輪廓。 [圖9]實施例8之DSC測定輪廓。 [圖10]實施例10之DSC測定輪廓。 [圖11]實施例12之DSC測定輪廓。 [圖12]實施例13之DSC測定輪廓。 [圖13]實施例14之DSC測定輪廓。 [圖14]實施例17之DSC測定輪廓。 [圖15]實施例18之DSC測定輪廓。 [圖16]實施例19之DSC測定輪廓。 [圖17]實施例21之DSC測定輪廓。 [圖18]實施例23之DSC測定輪廓。 [圖19]比較例1之DSC測定輪廓。 [圖20]比較例2之DSC測定輪廓。 [圖21]比較例3之DSC測定輪廓。 [圖22]比較例5之DSC測定輪廓。 [圖23]比較例6之DSC測定輪廓。 [圖24]比較例8之DSC測定輪廓。 [圖25]比較例9之DSC測定輪廓。 [圖26]比較例10之DSC測定輪廓。 [圖27]實施例32之鍍敷物之外觀SEM照片。 [圖28]實施例32之鍍敷物之剖面SEM-EDX。 [圖29]實施例32之凸塊外觀SEM照片。 [圖30]實施例32之凸塊剖面SEM-EDX。 [圖31]實施例33之鍍敷物之外觀SEM照片。 [圖32]實施例33之鍍敷物之剖面SEM-EDX。 [圖33]實施例33之凸塊外觀SEM照片。 [圖34]實施例33之凸塊剖面SEM-EDX。 [圖35]實施例34之鍍敷物之外觀SEM照片。 [圖36]實施例34之鍍敷物之剖面SEM-EDX。 [圖37]實施例34之凸塊外觀SEM照片。 [圖38]實施例34之凸塊剖面SEM-EDX。 [圖39]實施例35之鍍敷物之外觀SEM照片。 [圖40]實施例35之鍍敷物之剖面SEM-EDX。 [圖41]實施例35之凸塊外觀SEM照片。 [圖42]實施例35之凸塊剖面SEM-EDX。 [圖43]剪切強度試驗之概念圖。

Claims (15)

  1. 一種低融點接合構件，其特徵係包含低融點合金，該低融點合金係令Bi和In和Sn之合計為100質量%時，令Bi含46質量%以上72質量%以下、令In含26質量%以上54質量%以下、令Sn含2質量%以下，且融點為86~111℃。
  2. 如請求項1記載之低融點接合構件，其中，前述低融點合金係令Bi和In和Sn之合計為100質量%時，令Bi含46質量%以上72質量%以下、令In含26質量%以上53.9質量%以下、令Sn含0.1質量%以上2質量%以下。
  3. 如請求項1或2記載之低融點接合構件，其中，前述低融點合金係令Bi和In和Sn之合計為100質量%時，令Bi含46質量%以上51質量%以下、令In含47質量%以上54質量%以下、令Sn含2質量%以下，且融點為86~91℃。
  4. 如請求項1或2記載之低融點接合構件，其中，前述低融點合金係令Bi和In和Sn之合計為100質量%時，令Bi含63質量%以上72質量%以下、令In含26質量%以上37質量%以下、令Sn含2質量%以下，且融點為106~111℃。
  5. 如請求項1至4任一項記載之低融點接合構件，其中，具有經由前述低融點合金所形成之鍍敷層。
  6. 如請求項1至4任一項記載之低融點接合構件，其中，具有將經由前述低融點合金所形成之鍍敷層，加熱迴焊而成之凸塊。
  7. 如請求項1至6任一項記載之低融點接合構件，其中，前述低融點合金係包含選自Ag、Cu、Ni、Zn、及Sb所成群之1個以上之混合成分，前述低融點合金之混合成分之合計質量為0.001質量%以上3.0質量%以下。
  8. 如請求項1至7任一項記載之低融點接合構件，其中，於成膜選自Ti、Ni、Cu、Au、Sn、Ag、Cr、Pd、Pt、W、Co、TiW、NiP、NiB、NiCo、及NiV所成群之1個以上之底金屬者之上，配置前述低融點合金。
  9. 如請求項1至8任一項記載之低融點接合構件，其中，選自大小為1mm以下之微小金屬球、具有導電性之金屬之被覆層之微小樹脂球、具有焊錫合金之被覆層之微小樹脂球、以及微小針腳構件所成群之任一之芯材之表層，係具有以前述低融點合金被覆之微小構件。
  10. 如請求項9記載之低融點接合構件，其中，於導電性接合構件上，安裝前述微小構件。
  11. 一種低融點接合構件之製造方法，其特徵係具有至少進行含Bi鍍敷及In鍍敷之鍍敷處理，將令Bi和In和Sn之合計為100質量%時，令Bi含46質量%以上72質量%以下、令In含26質量%以上54質量%以下、令Sn含2質量%以下之鍍敷層，形成於被鍍敷物上之鍍敷工程。
  12. 如請求項11記載之低融點接合構件之製造方法，其中，前述鍍敷工程為以下之鍍敷工程(A)或鍍敷工程(B)； 鍍敷工程(A)：鍍敷處理係包含Bi鍍敷及In鍍敷，進行Bi鍍敷後，進行In鍍敷之工程， 鍍敷工程(B)：鍍敷處理係包含Bi鍍敷、In鍍敷及Sn鍍敷，於被鍍敷物初次進行之鍍敷處理為Sn鍍敷或Bi鍍敷，進行前述Sn鍍敷或前述Bi鍍敷後，進行前述In鍍敷之工程。
  13. 一種低融點接合構件之製造方法，其特徵係將配置於導電性接合部之上之以如請求項11或12記載之製造方法所製造之低融點接合構件，進行加熱迴焊，形成凸塊。
  14. 一種半導體電子電路，其特徵係具有如請求項1至10任一項記載之低融點接合構件。
  15. 一種半導體電子電路之安裝方法，其特徵係將配置於配線基板、和半導體晶片表面之間之如請求項1至10任一項記載之低融點接合構件，以105~140℃加熱迴焊，接合前述配線基板與前述半導體晶片。
TW110132589A 2020-09-04 2021-09-02 低融點接合構件及其製造方法以及半導體電子電路及其安裝方法 TW202217076A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020149166A JP7080939B2 (ja) 2020-09-04 2020-09-04 低融点接合部材およびその製造方法ならびに半導体電子回路およびその実装方法
JP2020-149166 2020-09-04

Publications (1)

Publication Number Publication Date
TW202217076A true TW202217076A (zh) 2022-05-01

Family

ID=80491748

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110132589A TW202217076A (zh) 2020-09-04 2021-09-02 低融點接合構件及其製造方法以及半導體電子電路及其安裝方法

Country Status (6)

Country Link
US (1) US20230347453A1 (zh)
EP (1) EP4209607A4 (zh)
JP (1) JP7080939B2 (zh)
KR (1) KR20230056047A (zh)
TW (1) TW202217076A (zh)
WO (1) WO2022050185A1 (zh)

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CS232955B1 (cs) * 1983-06-09 1985-02-14 Oldrich Liska Způsob vratného znehybnění soustavy mechanismů
US4649990A (en) * 1985-05-06 1987-03-17 Hitachi, Ltd. Heat-conducting cooling module
JP3995058B2 (ja) * 1993-05-17 2007-10-24 内橋エステック株式会社 合金型温度ヒュ−ズ
US6184475B1 (en) * 1994-09-29 2001-02-06 Fujitsu Limited Lead-free solder composition with Bi, In and Sn
JP3224185B2 (ja) 1994-09-29 2001-10-29 富士通株式会社 はんだ合金及びはんだ粉末及びはんだペースト及びプリント配線板及び電子部品及びはんだ付け方法及びはんだ付け装置
DE19542043A1 (de) * 1995-01-31 1996-08-01 Hewlett Packard Co Bleifreie Niedertemperaturlegierung und Verfahren zur Bildung einer mechanisch überlegenen Verbindung unter Verwendung dieser Legierung
JP3347512B2 (ja) 1995-03-17 2002-11-20 富士通株式会社 低温接合用はんだ合金、これを用いた電子機器およびその製造方法
JP3777222B2 (ja) 1996-06-28 2006-05-24 株式会社Ｎｅｏｍａｘマテリアル 微小金属球のハンダめっき法
JP3837446B2 (ja) 1997-03-27 2006-10-25 株式会社Ｎｅｏｍａｘマテリアル 微小球のハンダめっき法
JP3697481B2 (ja) 1997-09-16 2005-09-21 株式会社Ｎｅｏｍａｘマテリアル 微小金属球のはんだめっき法
JP2001219267A (ja) 2000-02-09 2001-08-14 Nippon Macdermid Kk 錫−インジウム−ビスマスはんだ合金めっき層の形成方法
EP1787741A4 (en) * 2004-07-20 2009-06-24 Senju Metal Industry Co GLOSSARY MATERIAL AND METHOD FOR THE PRODUCTION THEREOF
JP4631346B2 (ja) * 2004-08-05 2011-02-16 シンフォニアテクノロジー株式会社 サーマルヘッドおよびプリンタ
JP5036265B2 (ja) * 2005-09-21 2012-09-26 株式会社新菱 接続端子用ボールのめっき方法
US20070227627A1 (en) * 2006-03-30 2007-10-04 Daewoong Suh Solder composition having dispersoid particles for increased creep resistance
CN101500745B (zh) * 2006-08-04 2012-10-10 松下电器产业株式会社 接合材料、接合部及电路基板
JP4412320B2 (ja) * 2006-12-19 2010-02-10 株式会社村田製作所 半田、半田付け構造ならびに貫通型セラミックコンデンサ
JP2009093868A (ja) * 2007-10-05 2009-04-30 Uchihashi Estec Co Ltd アキシャル型温度ヒューズ
US20090108443A1 (en) * 2007-10-30 2009-04-30 Monolithic Power Systems, Inc. Flip-Chip Interconnect Structure
JP2009283371A (ja) * 2008-05-23 2009-12-03 Rohm Co Ltd Ｆｅｄセンサおよびその製造方法
JP2010048664A (ja) * 2008-08-21 2010-03-04 Rohm Co Ltd Ｆｅｄセンサおよびその製造方法
DE102009017692B4 (de) * 2009-04-09 2020-08-27 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung einer Niedertemperaturkontaktierung für mikroelektronische Aufbauten
JP2012092228A (ja) * 2010-10-27 2012-05-17 Nitto Denko Corp 発泡性組成物、発泡性成形体および発泡体
CN202662683U (zh) * 2012-02-14 2013-01-09 东莞新能源科技有限公司 一种动力电池顶盖
JP5958811B2 (ja) * 2012-07-12 2016-08-02 パナソニックＩｐマネジメント株式会社 はんだ材料及びこれを用いた実装構造体
CN103432624B (zh) * 2013-08-13 2014-11-26 清华大学 可注射液态金属骨水泥及其制备方法和专用注射装置
JP5692314B2 (ja) * 2013-09-03 2015-04-01 千住金属工業株式会社 バンプ電極、バンプ電極基板及びその製造方法
WO2015190212A1 (ja) 2014-06-10 2015-12-17 クラリオン株式会社 車線選択装置、車両制御システム及び車線選択方法
JP6187918B2 (ja) * 2015-04-23 2017-08-30 パナソニックＩｐマネジメント株式会社 回路部材の接続構造、接続方法および接続材料
GB201508150D0 (en) * 2015-05-13 2015-06-24 Cambridge Entpr Ltd Device for insertion into human or animal body and associated methods
CN104959621A (zh) * 2015-08-04 2015-10-07 广东先导稀材股份有限公司 一种金属颗粒的制备方法及其装置
KR102429873B1 (ko) * 2015-08-31 2022-08-05 삼성전자주식회사 이방성 도전 재료와 이방성 도전 재료를 포함하는 전자소자 및 그 제조방법
JP6551794B2 (ja) * 2016-05-30 2019-07-31 パナソニックＩｐマネジメント株式会社 導電粒子、ならびに回路部材の接続材料、接続構造、および接続方法
JP2018079480A (ja) * 2016-11-14 2018-05-24 住友金属鉱山株式会社 低温用のＢｉ−Ｉｎ−Ｓｎ系はんだ合金、それを用いた電子部品実装基板及びその実装基板を搭載した装置
JP6969070B2 (ja) * 2017-02-28 2021-11-24 千住金属工業株式会社 はんだ材料、はんだペースト、フォームはんだ及びはんだ継手
CN207217235U (zh) * 2017-06-30 2018-04-10 云南科威液态金属谷研发有限公司 一种主变压器冷却散热装置
JP2018140436A (ja) * 2017-12-19 2018-09-13 千住金属工業株式会社 はんだ材料、はんだペースト、フォームはんだ及びはんだ継手
JP6493604B1 (ja) * 2018-06-12 2019-04-03 千住金属工業株式会社 Ｃｕ核ボール、はんだ継手、はんだペースト及びフォームはんだ
TW202000940A (zh) * 2018-06-26 2020-01-01 日商日立化成股份有限公司 焊料粒及焊料粒的製造方法
CN112543693A (zh) * 2018-06-26 2021-03-23 昭和电工材料株式会社 焊料粒子
TW202000764A (zh) * 2018-06-26 2020-01-01 日商日立化成股份有限公司 焊料膏
JP7452418B2 (ja) * 2018-06-26 2024-03-19 株式会社レゾナック 異方性導電フィルム及びその製造方法並びに接続構造体の製造方法
JP7091406B2 (ja) * 2019-09-11 2022-06-27 株式会社新菱 Ｓｎ－Ｂｉ－Ｉｎ系低融点接合部材、微小部材および半導体電子回路、バンプの製造方法ならびに半導体電子回路の実装方法
JP7091405B2 (ja) * 2019-09-11 2022-06-27 株式会社新菱 Ｓｎ－Ｂｉ－Ｉｎ系低融点接合部材および、その製造方法、ならびに半導体電子回路およびその実装方法
JP7080867B2 (ja) * 2019-09-11 2022-06-06 株式会社新菱 Ｓｎ－Ｂｉ－Ｉｎ系低融点接合部材、微小部材および半導体電子回路、バンプの製造方法ならびに半導体電子回路の実装方法
EP4029639A4 (en) * 2019-09-11 2023-04-12 Shinryo Corporation SN-BI BASED LOW MELTING POINT CONNECTOR, METHOD OF MANUFACTURE THEREOF, SEMICONDUCTOR ELECTRONIC CIRCUIT AND ASSEMBLY METHOD THEREOF
JP6761199B1 (ja) * 2019-10-25 2020-09-23 千住金属工業株式会社 核材料、電子部品及びバンプ電極の形成方法
US20220102603A1 (en) * 2020-09-28 2022-03-31 Electronics And Telecommunications Research Institute Method of fabricating semiconductor package

Also Published As

Publication number Publication date
KR20230056047A (ko) 2023-04-26
EP4209607A4 (en) 2024-10-09
EP4209607A1 (en) 2023-07-12
JP2022043721A (ja) 2022-03-16
WO2022050185A1 (ja) 2022-03-10
JP7080939B2 (ja) 2022-06-06
US20230347453A1 (en) 2023-11-02

Similar Documents

Publication Publication Date Title
US7410833B2 (en) Interconnections for flip-chip using lead-free solders and having reaction barrier layers
US8314500B2 (en) Interconnections for flip-chip using lead-free solders and having improved reaction barrier layers
JP7091406B2 (ja) Ｓｎ－Ｂｉ－Ｉｎ系低融点接合部材、微小部材および半導体電子回路、バンプの製造方法ならびに半導体電子回路の実装方法
JP2000260801A (ja) 半導体素子およびその製造方法
JP7091405B2 (ja) Ｓｎ－Ｂｉ－Ｉｎ系低融点接合部材および、その製造方法、ならびに半導体電子回路およびその実装方法
Zheng et al. Intermetallic growth on PWBs soldered with Sn3. 8Ag0. 7Cu
WO2021049437A1 (ja) Ｓｎ－Ｂｉ－Ｉｎ系低融点接合部材およびその製造方法、ならびに半導体電子回路およびその実装方法
WO2004105053A1 (ja) 導電性ボール、電子部品の電極の形成方法および電子部品ならびに電子機器
JP7080867B2 (ja) Ｓｎ－Ｂｉ－Ｉｎ系低融点接合部材、微小部材および半導体電子回路、バンプの製造方法ならびに半導体電子回路の実装方法
TW202217076A (zh) 低融點接合構件及其製造方法以及半導體電子電路及其安裝方法
TW202217075A (zh) Ｓｎ－Ｉｎ系低融點接合構件及其製造方法以及半導體電子電路及安裝方法
Azman et al. The Effect of Isothermal Aging on the Intermetallic Growth between SN100C Lead-Free Solders and ENIG Surface Finish
WO2006017327A2 (en) Electrocodeposition of lead free tin alloys
Arshad et al. Under bump metallurgy (UBM)-A technology review for flip chip packaging
Xia et al. Interaction of intermetallic compound formation in Cu/SnAgCu/NiAu sandwich solder joints
JP2007044718A (ja) 金属ボール、金属ボールの作製方法、めっき構造物および半田付け方法
JP2007046087A (ja) 金属ボール
Kiumi et al. Process development of electroplate bumping for ULSI flip chip technology
Aisha et al. Effect of multiple reflow on IMC formation using various surface finishes
Shen et al. Reliability Study and Failure Analysis for Surface Finishes on Sn–Ag–Cu Solder Joints During Thermal Cycling
Idris Interfacial Reactions During Soldering of Sn-Ag-Cu Lead Free Solders on Immersion Silver and Electroless Nickel/Immersion Gold Surface Finishes
Reyes et al. Light-beam soldering of a lead free alloy
Atiqah et al. the Intermetallic Compound (IMC)
Shih et al. Electrical resistance of Sn–Ag–Cu ball grid array packages with Sn–Zn–Bi addition jointed at 240 C
Yaakup et al. Tin-Based Lead-Free Solder Bumps for Flip-Chip Application