JP2021048391A - Sn−Bi−In系低融点接合部材および、その製造方法、ならびに半導体電子回路およびその実装方法 - Google Patents

Sn−Bi−In系低融点接合部材および、その製造方法、ならびに半導体電子回路およびその実装方法 Download PDF

Info

Publication number
JP2021048391A
JP2021048391A JP2020149164A JP2020149164A JP2021048391A JP 2021048391 A JP2021048391 A JP 2021048391A JP 2020149164 A JP2020149164 A JP 2020149164A JP 2020149164 A JP2020149164 A JP 2020149164A JP 2021048391 A JP2021048391 A JP 2021048391A
Authority
JP
Japan
Prior art keywords
plating
mass
melting point
low melting
plated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020149164A
Other languages
English (en)
Other versions
JP7091405B2 (ja
Inventor
弘敏 西
Hirotoshi Nishi
弘敏 西
毅 沢井
Takeshi Sawai
毅 沢井
謙一郎 城川
Kenichiro Shirokawa
謙一郎 城川
聡一朗 尾前
Soichiro Omae
聡一朗 尾前
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinryo Corp
Original Assignee
Shinryo Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinryo Corp filed Critical Shinryo Corp
Publication of JP2021048391A publication Critical patent/JP2021048391A/ja
Application granted granted Critical
Publication of JP7091405B2 publication Critical patent/JP7091405B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81191Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】半導体部品の実装において、Pbフリーの導電性接合方法に用いられ、低温接合に用いることができるSn−Bi−In系低融点接合部材およびその製造方法を提供する。【解決手段】Sn−Bi−In三元状態図で、Snがx質量%、Biがy質量%、Inがz質量%である点を(x、y、z)とするとき、点1(1、69,30)、点2(40、10、50)、点3(26、52、22)、点4(1、25、74)の4点を頂点とする四角形の範囲内となるように、Snめっき、Biめっき、およびInめっきをそれぞれ行って得られる積層めっき層を、被めっき物上に形成するSn−Bi−In系低融点接合部材およびその製造方法。【選択図】 図1

Description

本発明は、半導体実装時の鉛フリーはんだ材料に関し、特に低温領域で使用可能なSn−Bi−In系低融点接合部材およびその製造方法に関する。また、これらを用いた半導体電子回路およびその実装方法に関する。
近年、RoHS規制等により環境への有害物質に対する規制がますます厳しくなってきており、半導体チップを含む電子部品をプリント配線板(PWB)に接合する目的で使用されるはんだ合金も規制対象になる。これらのはんだ成分には古くから主成分として鉛(Pb)が使用されてきたため、鉛を含まないはんだ合金(以後、Pbフリーはんだ合金とも称する)の開発が活発に行われている。
電子部品をプリント配線板に接合する際に使用するはんだ合金等の導電性接合材料は、その使用限界温度によって高温用(約260℃〜400℃)と中低温用(約140℃〜230℃)とに大別され、その中で、低温用のはんだ合金は、一般的に、Pb−63Snの共晶合金の融点183℃よりも融点が低いはんだ合金を指すものとされている。
しかしながら、最近は電子部品の中には、フレキシブル性を有する樹脂基板や圧電セラミックスのPZT(チタン酸ジルコン酸鉛)基板などの耐熱性が非常に低く、高温に晒されるとその機能が劣化したり破壊されたりするものがあり、そのような電子部品の接合は135℃以下、好ましくは120℃以下、より好ましくは110℃以下の低温ではんだ付けする必要があるため、より融点の低い低温用のはんだ合金が求められている。
また、集積回路はCMOS技術の微細化による機能あたりのコスト低減が進められ、実装工程でも最近は微細化チップをパッケージレベルで集積して単位面積当たりの多チップ化、多層化、複合化による高集積化が進んでいる。実装での接合方法もリード線からはんだボール、はんだバンプ接合へ進展しており、実装時のはんだ接合の簡便性、低コスト化が望まれている。
従来、Pbフリーはんだとしては、Sn−3.5Ag(融点=221℃)やSn−0.7Cu(融点=227℃)、Sn−Ag−Cu(融点=217℃)などが使用されている。しかし、これらのはんだ合金は融点が200℃以上と高く、半導体実装時のはんだ付け温度135℃以下での使用は困難である。
Pbフリーの低温用はんだ合金としては、特許文献1には、Sn37〜47質量%、Ag0.1質量%以上1.0質量%未満、Biが残部の低温接合用はんだ合金が記載されている。
特許文献2には、Sn40質量%、Bi55質量%、In5質量%とからなるはんだ合金や、Sn34質量%、Bi46質量%、In20質量%とからなるはんだ合金が記載されている。また、前記はんだ合金を、球体形成としたはんだ粉末や、はんだペースト、これらを用いたはんだ付け方法などが記載されている。
特許文献3には、まず第1層の錫/インジウム層をめっきし、次にこの錫/インジウム層の上に第2層の光沢錫/ビスマス層をめっきし、続いて第1及び第2めっき層をリフローするSn−In−Biはんだ合金めっき層の形成方法が記載されている。
特許第3347512号公報 特許第3224185号公報 特開2001−219267号公報
特許文献1記載のSn−Bi−Ag系はんだ合金は、融点が137〜139℃である。実装時の接合温度は融点+20℃程度必要な場合が多いため、実装時の接合温度が157℃以上は必要で135℃以下では接合できない。
特許文献2記載のSn−Bi−In系はんだ合金についても、融点が117〜139℃であるため、実装時の接合温度が137℃以上は必要で135℃以下では接合できない。また、当該はんだ合金はSn−Bi−Inの3種類の金属を配合して、電気炉(400℃)で加熱溶融して作製した物を用いており「金属の配合→加熱溶融」の工程およびはんだ材料とするために次工程として「粉砕→はんだペースト化」の工程を必要とするため生産性に乏しい。なお、当該はんだ合金を被めっき物の表面にめっき加工処理したことのみが記載されているが、そのめっき処理の詳細は示されていない。
特許文献3記載のSn−In−Bi系のめっき方法は、2種類の2成分系のめっき浴を用いるため、めっきで消費される2成分の補給が必要でめっき浴の運転管理が煩雑となり、めっき物組成を安定させることが難しい。更には、めっき浴中の成分組成が限定されるため、めっき積層物の組成の範囲が限定されてしまうことが予想される。また、当該文献に記載されているはんだ合金の組成範囲では融点が180〜220℃のため、記載のリフロー温度が260℃程度と非常に高く、実装時の接合温度が135℃以下では接合することができない。
前述した様に、近年はRoHS規制等による有害物質に対する規制が厳しくなってきており、従来から半導体製品の製造工程で導電性接合材料として使用されてきたPb含有はんだ合金も規制対象となるため、Pbフリーはんだ合金への転換が求められている。
更に、集積回路は微細化の進展に伴い、実装時の接合方法の微細化精度の向上およびその工程簡便性の向上などの低コスト化が求められている。
また、スマートフォンやセンサー類の高機能化需要に向けてフレキシブル基板やストレッチャブル基板に使用される樹脂基板、圧電素子、CdTe半導体素子、CCD素子、フォログラム素子などの耐熱性の低い配線基板や電子素子の需要増が予想されており、これに伴う実装工程での低温接合(135℃以下)できる導電性接合材料およびその接合方法の開発が求められている。
本発明は、このような課題を鑑みてなされたものであり、本発明の目的はPbフリーの組成を容易に調整でき、135℃以下で接合可能な低温の接合方法に利用できる低融点の接合部材やその製造法等を提供することにある。
従来のPbフリーの導電性接合材料であるSn−Ag系、Sn−Cu系、Sn−Ag−Cu系の融点は200℃以上、Sn−Bi系、Sn−Bi−In系の融点は約120℃以上であり、実装時のリフロー温度(接合温度)はこれよりも約20℃以上高くする必要があるため、少なくとも140℃以上のリフロー温度となり、必ずしも低温の接合方法に適しているとは言えるものでなかった。
しかしながら、本発明者らは、鋭意検討を重ねた結果、被めっき物の表面にSn−Bi−Inを特定の組成範囲で各々単独で積層めっきすることで低融点のめっき積層物とし、この積層物のまま、またはこれを加熱リフローしてバンプ化したものを用いることで電子部品実装工程の簡便性を向上することができ、135℃以下の低温実装もできることを見出し本発明の完成に至った。
即ち、本発明の要旨は、以下の通りである。
<1> Sn−Bi−In三元状態図で、Snがx質量%、Biがy質量%、Inがz質量%である点を(x、y、z)とするとき、点1(1、69,30)、点2(40、10、50)、点3(26、52、22)、点4(1、25、74)の4点を頂点とする四角形の範囲内となるように、Snめっき、Biめっき、およびInめっきをそれぞれ行って得られる積層めっき層を、被めっき物上に形成するSn−Bi−In系低融点接合部材の製造方法。
<2> 前記被めっき物が、Ti、Ni、Cu、Au、Sn、Ag、Cr、Pd、Pt、W、Co、TiW、NiP、NiB、NiCo、およびNiVからなる群から選択される1以上のアンダーメタルを成膜したものを有し、その上に前記積層めっき層を形成する前記<1>に記載のSn−Bi−In系低融点接合部材の製造方法。
<3> 前記被めっき物に初めに行うめっきがSnめっきまたはBiめっきであり、前記Snめっきおよび前記Biめっきを行った後に、前記Inめっきを行う前記<1>または<2>に記載のSn−Bi−In系低融点接合部材の製造方法。
<4> 前記積層めっき層が、Ag、Cu、Ni、Zn、およびSbからなる群から選択される1以上の混合成分を含み、前記混合成分の合計質量が0.001〜3.0質量%である前記<1>〜<3>のいずれかに記載のSn−Bi−In系低融点接合部材の製造方法。
<5> SnとBiとInとの合計を100質量%としたとき、Snを22〜30質量%、Biを20〜28質量%、Inを42〜58質量%含む組成、または、Snを15〜19質量%、Biを43〜51質量%、Inを30〜42質量%含む組成となるように、前記積層めっき層を形成する前記<1>〜<4>のいずれかに記載のSn−Bi−In系低融点接合部材の製造方法。
<6> 前記被めっき物が、大きさが1mm以下である、微小金属ボール、導電性の金属の被覆層を有する微小樹脂ボール、はんだ合金の被覆層を有する微小樹脂ボール、および微小ピン部材からなる群から選択されるいずれかの微小コア材であり、前記微小コア材が前記積層めっき層で被覆された微小部材を製造する前記<1>〜<5>のいずれかに記載のSn−Bi−In系低融点接合部材の製造方法。
<7> 導電性接合部のパッド上に配置された前記<1>〜<6>のいずれかに記載の製造方法で製造されたSn−Bi−In系低融点接合部材を、加熱リフローしてバンプを形成するSn−Bi−In系低融点接合部材の製造方法。
<8> 配線基板と、半導体チップ表面との間に配置された前記<1>〜<7>のいずれかに記載の製造方法により製造されたSn−Bi−In系低融点接合部材を、
80〜135℃の範囲内で加熱リフローして前記配線基板と前記半導体チップとを前記Sn−Bi−In系低融点接合部材により接合する半導体電子回路の実装方法。
<9> Sn−Bi−In三元状態図で、Snがx質量%、Biがy質量%、Inがz質量%である点を(x、y、z)とするとき、点1(1、69,30)、点2(40、10、50)、点3(26、52、22)、点4(1、25、74)の4点を頂点とする四角形の範囲内であり、Sn、Bi、およびInの濃度差がある複数の層が積層された積層めっき層を有するSn−Bi−In系低融点接合部材。
<10> 前記積層めっき層が、少なくとも、SnとInを含むSnIn層と、BiとInを含むBiIn層を有する前記<9>記載のSn−Bi−In系低融点接合部材。
<11> 前記積層めっき層が積層される被めっき物が、Ti、Ni、Cu、Au、Sn、Ag、Cr、Pd、Pt、W、Co、TiW、NiP、NiB、NiCo、およびNiVからなる群から選択される1以上のアンダーメタルの層を有し、前記アンダーメタル層の上に前記積層めっき層を有する前記<9>または<10>に記載のSn−Bi−In系低融点接合部材。
<12> 前記積層めっき層が、Ag、Cu、Ni、Zn、およびSbからなる群から選択される1以上の混合成分を含み、前記積層めっき層における前記混合成分の合計質量が0.001〜3.0質量%である前記<9>〜<11>のいずれかに記載のSn−Bi−In系低融点接合部材。
<13> 前記積層めっき層が、SnとBiとInとの合計を100質量%としたとき、Snを22〜30質量%、Biを20〜28質量%、Inを42〜58質量%含む組成、または、Snを15〜19質量%、Biを43〜51質量%、Inを30〜42質量%含む組成である前記<9>〜<12>のいずれかに記載のSn−Bi−In系低融点接合部材。
<14> 前記積層めっき層が積層される被めっき物が、大きさが1mm以下である、微小金属ボール、導電性の金属の被覆層を有する微小樹脂ボール、はんだ合金の被覆層を有する微小樹脂ボール、および微小ピン部材からなる群から選択されるいずれかの微小コア材であり、前記微小コア材の表面に前記積層めっき層を有する微小部材である前記<9>〜<13>のいずれかに記載のSn−Bi−In系低融点接合部材。
<15> 前記<9>〜<14>のいずれかに記載のSn−Bi−In系低融点接合部材の前記積層めっき層を、加熱リフローさせてなるSn−Bi−In系低融点接合部材。
<16> 前記<9>〜<15>のいずれかに記載のSn−Bi−In系低融点接合部材を有することを特徴とする半導体電子回路。
本発明のSn−Bi−In系低融点接合部材は、Pbフリーの組成を容易に調整でき、低温での接合が可能で低温実装性に優れる。また、本発明のSn−Bi−In系低融点接合部材の製造方法は、このような接合部材の製造方法を提供するものである。
実施例および比較例のSn−Bi−In系三元状態図である。 本発明のめっき積層物を用いてはんだ合金バンプを形成するまでの製造工程概念図である。 本発明のめっき積層物を用いたはんだ合金バンプによる実装工程の概念図である。 実施例7のDSC測定プロファイルである。 実施例18のDSC測定プロファイルである。 実施例23のDSC測定プロファイルである。 比較例2のDSC測定プロファイルである。 比較例4のDSC測定プロファイルである。 比較例5のDSC測定プロファイルである。 実施例36のめっき積層物の外観SEM写真である。 実施例36のめっき積層物の断面SEM−EDXである。 実施例36のバンプ外観SEM写真である。 実施例36のバンプ外観SEM写真である。 実施例36のバンプ断面SEM−EDXである。 実施例37のめっき積層物の外観SEM写真である。 実施例37のバンプ外観SEM写真である。 実施例37のバンプ外観SEM写真である。 実施例38のめっき積層物の外観SEM写真である。 実施例38のバンプ外観SEM写真である。 実施例38のバンプ外観SEM写真である。 シェア強度試験機の概念図である。 実施例40の微小金属ボールへのめっき積層物の外観写真である。 実施例41の微小樹脂ボールへのめっき積層物の外観写真である。 実施例42のCuピンへのめっき積層物の外観写真である。 本発明にかかるSn−Bi−In系三元状態図である。 実施例20のDSC測定プロファイルである。 実施例21のDSC測定プロファイルである。 実施例22のDSC測定プロファイルである。 実施例2−1のDSC測定プロファイルである。 実施例2−2のDSC測定プロファイルである。
以下に本発明について詳述するが、本発明は、以下の実施の形態に限定されるものではなく、その要旨の範囲内で種々に変更して実施することができる。なお、本明細書において「〜」という表現を用いる場合、その前後の数値又は物性値を含む表現として用いるものとする。
[Sn−Bi−In系低融点接合部材の形成]
本発明のSn−Bi−In系低融点接合部材の製造方法は、Sn−Bi−In三元状態図で、Snがx質量%、Biがy質量%、Inがz質量%である点を(x、y、z)とするとき、点1(1、69,30)、点2(40、10、50)、点3(26、52、22)、点4(1、25、74)の4点を頂点とする四角形の範囲内となるように、Snめっき、Biめっき、およびInめっきをそれぞれ行って得られる積層めっき層を、被めっき物上に形成することが特徴である。以下、「本発明のSn−Bi−In系低融点接合部材の製造方法」を、単に、「本発明の製造方法」と記載する場合がある。
本発明の製造方法は、Pbフリーの組成を容易に調整できる。また得られる接合部材は、低温で接合でき低温実装性に優れる。また、それぞれの元素をめっきにより積層することでめっき積層物の組成の再現性が得られると共に、本発明に係るSn−Bi−In系の組成範囲内となるように任意に制御しやすい。
[Sn−Bi−In系低融点接合部材]
本発明のSn−Bi−In系低融点接合部材は、Sn−Bi−In三元状態図で、Snがx質量%、Biがy質量%、Inがz質量%である点を(x、y、z)とするとき、点1(1、69、30)、点2(40、10、50)、点3(26、52、22)、点4(1、25、74)の4点を頂点とする四角形の範囲内であり、Sn、Bi、およびInの濃度差がある複数の層が積層された積層めっき層を有することが特徴である。以下、「本発明のSn−Bi−In系低融点接合部材」を、単に、「本発明の接合部材」と記載する場合がある。
本発明の接合部材は、Pbフリーの組成を容易に調整でき、低温で接合でき低温実装性に優れる。
本願において、本発明の製造方法により本発明の接合部材を製造することができる。本願において、これらのそれぞれの発明のそれぞれに対応する構成は相互に利用することができる。
図1は本発明の接合部材および本発明の製造方法に関するSn−Bi−In三元状態図を説明するための図である。本発明に係る接合部材やその製造方法は、Sn−Bi−In三元状態図で、Snがx質量%、Biがy質量%、Inがz質量%である点を(x、y、z)とするとき、点1(1、69,30)、点2(40、10、50)、点3(26、52、22)、点4(1、25、74)の4点を頂点とする四角形の範囲内にSn、Bi、Inの濃度を制御したものを用いる。
このような組成のものを接合部材に用いることで、集積回路の低温実装の実現に大きく寄与できる。また、本発明の製造方法はこのような接合部材を効率よく製造することができる。さらに、低温で処理できるため実装時に消費するエネルギーも低減することができ、めっきにより製造するため合金化のための熱処理に消費するエネルギーも低減することができる。
本発明の接合部材の組成に関する図1の四角形は、点1(1、69,30)と点4(1、25、74)を結ぶ線と、点1(1、69,30)と点3(26、52、22)を結ぶ線と、点2(40、10、50)と点3(26、52、22)を結ぶ線と、点2(40、10、50)と点4(1、25、74)を結ぶ線の四辺の線によりその範囲が特定される。この範囲内であれば、最も高い融点が60〜110℃のSn−Bi−In系低融点めっき積層物となり、これを80〜135℃で加熱溶融して容易にSn−Bi−In系低融点合金として用いることもできる。
点1(1、69,30)と点4(1、25、74)を結ぶ線よりも外側(図1における下側)の場合、Snを含まないものとなり、被めっき物または接合部材との濡れ性が低下してしまい十分な接合強度または接合耐久性が低下する。また、Snが微量含まれることで110℃以下の融点のものを得やすくなり、低融点接合部材の調製が行いやすくなる。
点1(1、69,30)と点3(26、52、22)を結ぶ線よりも外側(図1における右側)の場合、後述する実施例にも示すように、例えば比較例1、比較例2でBi融点近傍の271℃に吸熱ピークが生じ、残留Biにより融点が高くなる。
点2(40、10、50)と点3(26、52、22)を結ぶ線よりも外側(図1における上側)の場合、後述する実施例にも示すように、例えば、比較例3ではSn−58Bi融点近傍の136℃およびBi融点近傍の271℃に吸熱ピークが生じ、残留Sn−Bi合金および残留Biにより融点が高くなる。また、例えば、比較例4では、Sn融点近傍の232℃に吸熱ピークが生じ、残留Snにより融点が高くなる。
点2(40、10、50)と点4(1、25、74)を結ぶ線よりも外側(図1における左側)の場合、後述する実施例において、例えば比較例5ではIn比率の高いIn−Sn系複合物残留と思われる128℃の吸熱ピークが生じ、融点が高くなる。また、比較的高価なInの比率が多いものとなりコストが高くなり汎用性が低下する。
本発明に係る接合部材やその製造方法は、Sn(スズ)−Bi(ビスマス)−In(インジウム)系の合金を用いる。本発明に係る接合部材やその製造方法において、前述した三元状態図の質量濃度は、積層めっき層の総量において、SnとBiとInの合計を100質量%として換算したときのそれぞれの成分の濃度である。
なお、本発明における融点は、DSC(示差走査熱量計)を用いて求められる。DSCの昇温過程の吸熱プロファイルにおいて、各成分の融解熱が吸熱ピークとして表れる。測定サンプルの組成によって単独または複数の吸熱ピークとなる。本発明では、便宜的に各吸熱ピークのトップ温度をその成分の融点として扱い、複数のピークがある場合は、最も低い温度の吸熱ピークを最低融点(固相線温度)、最も高い温度の吸熱ピークを最高融点(液相線温度)として扱う。
Sn−Bi−In系の合金は、DSC測定によって融点を評価できる。以下の(a)〜(c)のようなDSC測定プロファイルを示すものは、吸熱ピークとして現れる融点の温度範囲(固相線温度〜液相線温度)が狭いため、実装時の加熱リフローの短時間化ができ、かつ接合信頼性を高める効果が期待できる。
(a)単独の吸熱ピークを示すもの
(b)吸熱ピークを複数示す場合であっても、最も大きな吸熱ピーク高さに対して、他の吸熱ピークの高さが1/10以下であるもの
(c)大きな吸熱ピーク高さをもつ吸熱ピークを複数示す場合であっても、大きな吸熱ピーク高さをもつ吸熱ピークのトップ温度の差が5℃以内であるもの
実装時の加熱リフローの短時間化や接合信頼性の観点からは、SnとBiとInとの合計を100質量%としたとき、Snを22〜30質量%、Biを20〜28質量%、Inを42〜58質量%含む組成(図25のAの範囲内の組成)や、Snを15〜19質量%、Biを43〜51質量%、Inを30〜42質量%含む組成(図25のBの範囲内の組成)としてもよい。
SnとBiとInとの合計を100質量%としたとき、Snを22〜30質量%、Biを20〜28質量%、Inを42〜58質量%含む組成であれば、DSC測定において、60〜65℃の範囲に大きな吸熱ピーク高さを示すものとなる。
例えば、実施例20や21に示すように、吸熱ピークが複数観察される場合でも、大きな吸熱ピーク高さをもつ吸熱ピークは1つである。また、この吸熱ピークに比べて、他の吸熱ピークのピーク高さは10分の1以下である。実施例20に示す、Snが23質量%、Biが28質量%、Inが49質量%の組成では、吸熱ピーク高さの小さなショルダーピークが70℃に観察されるが、吸熱ピーク高さの大きな吸熱ピークは、61℃に観察される吸熱ピークのみである。また、実施例21に示す、Snが29質量%、Biが21質量%、Inが50質量%の組成では、テーリング上にショルダーピークが72℃に観察されるが、吸熱ピーク高さの大きな吸熱ピークは、60℃に観察される吸熱ピークのみである。
また、大きな吸熱ピーク高さをもつ吸熱ピークを複数示す場合であっても、吸熱ピークのトップ温度の差が5℃以内である。実施例22に示す、Snが29質量%、Biが25質量%、Inが46質量%の組成では、吸熱ピーク高さの大きな吸熱ピークが60℃と61℃に観察されるが、これらのピークのトップの温度差は5℃以内である。
また、SnとBiとInとの合計を100質量%としたとき、Snを15〜19質量%、Biを43〜51質量%、Inを30〜42質量%含む組成は、DSC測定において、80〜85℃の範囲に大きな吸熱ピーク高さを示すものとなる。
例えば、実施例7に示すように、吸熱ピークが複数観察される場合でも、大きな吸熱ピーク高さをもつ吸熱ピークに比べて、他の吸熱ピークのピーク高さは10分の1以下である。実施例7に示す、Snが17質量%、Biが51質量%、Inが32質量%の組成では、吸熱ピーク高さの小さな吸熱ピークが70℃に観察されるが、吸熱ピーク高さの大きな吸熱ピークは、83℃に観察される吸熱ピークのみである。
また、実施例2−1に示す、Snが19質量%、Biが48質量%、Inが33質量%の組成では、吸熱ピーク高さの小さな吸熱ピークが70℃と108℃に観察されるが、吸熱ピーク高さの大きな吸熱ピークは、82℃に観察される吸熱ピークのみである。
実施例2−2に示す、Snが17質量%、Biが45質量%、Inが38質量%の組成では、83℃に単独の吸熱ピークが観察されている。
(めっき)
本発明の製造方法を行うにあたって、各層を形成するためのめっき方法は、電解めっきまたは無電解めっきのいずれの方法でも可能であるが、めっき所要時間や生産性などを考慮すると電解めっきが好ましい。
使用可能なめっき装置を電解めっきの場合を例に述べると、用いる各めっき液に対して耐蝕性を有する材質で構成されためっき槽に、撹拌翼、揺動、スキージ撹拌などの撹拌機能と電流値を所定の範囲で制御できる整流器を備えたものを使用して、陽極に溶解性アノードや不溶性アノードなどを用いて、陰極に被めっき物をセットできるめっき装置を用いることができる。
本発明のSn−Bi−In系低融点接合部材に係るめっき積層物の製造工程を、Sn→Bi→Inの順で積層する場合を例に説明すると「被めっき物の表面洗浄・乾燥→Snめっき→水洗・乾燥→Biめっき→水洗・乾燥→Inめっき→水洗・乾燥→レジスト除去→水洗・乾燥」の順で行われる。
以下に、本発明について工程ごとに説明する。
(被めっき物)
本発明の製造方法の対象となる被めっき物とは、LSIなどの半導体電子部品またはこれを複数搭載して回路構成されたパッケージやモジュールとするためのプリント配線板などの配線基板である。これらの被めっき物は、必要に応じてその表面をフォトリソグラフィー等により所要の導電性接合部(パッド)がパターン形成されたものを使用する。
また、大きさが1mm以下である、微小金属ボール、導電性の金属の被覆層を有する微小樹脂ボール、はんだ合金の被覆層を有する微小樹脂ボール、および微小ピン部材からなる群から選択されるいずれかの微小コア材を被めっき物とすることもできる。これらを被めっき物とすることで、微小部材の接合部材を得ることができる。
被めっき物としてボールグリッドアレイ(BGA)等の微小ボール搭載型の導電性接合材料のコアボールとして用いられる微小ボールを被めっき物として用いることも可能である。微小ボールは、直径1mm以下であり、微小金属ボールまたは微小樹脂ボールを使用できる。特に微小樹脂ボールは電子回路部品の軽量化、熱応力緩和(弾性変形が可能)などに有効なコアボール材として用いられている。
微小金属ボールとしては、例えば、直径が0.05〜1.0mmのCu、Ni−Co−Fe合金、Ni−Fe合金などの導電性金属球であればいずれも用いることができる。また、必要に応じてその表面に厚み0.1〜30μmのNi、Cu、はんだなどの導電性被覆を施した微小金属ボールの使用も可能である。
微小樹脂ボールとしては、例えば、直径が0.05〜1.0mmのアクリル樹脂、ポリプロピレン樹脂、塩化ビニル樹脂、ポリフェニレンサルファイト、ジビニルベンゼン架橋重合体などの一般的な樹脂で微小ボール化が可能なものであればいずれも用いることができる。なお、これらの微小樹脂ボールは非導電性のため、その表面に無電解めっき等により0.5〜5.0μm程度のNi、Cu、はんだなどの導電性金属または合金等で被覆したものを使用する。
また、コア材はボール状に限られず、円柱状や角柱状、錘状、またこれらの角を面取りした形状などの微小ピンを用いることもできる。微小ピンは、前述の微小金属ボールや微小樹脂ボールに準じる材質や大きさ等を有する微小金属ピンや微小樹脂ピンを用いることができる。なお、微小ピンの場合、最も小さい辺を、微小金属ボールや微小樹脂ボールにおける直径に相当するものとする。
(被めっき物の表面洗浄・乾燥)
被めっき物の表面洗浄は、被めっき物の表面の付着物を除去して清浄化することが目的であり、付着物除去が可能な溶媒を選定して用いる。例えば、有機溶媒としてはメタノール、エタノール、イソプロピルアルコール等の低級アルコール類、アセトン、メチルエチルケトン(MEK)、イソブチルケトン(MIBK)等のケトン類などが挙げられる。水系溶媒としては、アンモニア、有機アミン化合物等と過酸化水素水の併用、アニオン系、カチオン系、ノニオン系の界面活性剤などが添加された水溶液が挙げられる。これらの溶媒のうち、被めっき物の材質を侵さないことを考慮して適時選択して用いる。
被めっき物の表面洗浄は、室温〜100℃の範囲内でこれらの溶媒中に浸漬または溶媒でのシャワー洗浄などの方法で洗浄する。溶媒洗浄後は、表面に付着した溶媒成分を水洗して、表面を清浄化すれば良い。次に、被めっき物の乾燥であるが、室温〜100℃の範囲で加温乾燥または通風乾燥すれば良い。なお、乾燥工程は省略して次めっき工程に進めることも可能である。
(アンダーメタルの形成)
導電性接合部がパターン形成された被めっき物の表面に、必要に応じてTi(チタン)、Ni(ニッケル)、Cu(銅)、Au(金)、Sn(スズ)、Ag(銀)、Cr(クロム)、Pd(パラジウム)、Pt(白金)、W(タングステン)、Co(コバルト)、TiW(チタン−タングステン)、NiP(ニッケル−リン)、NiB(ニッケル−ホウ素)、NiCo(ニッケル−コバルト)、NiV(ニッケル−バナジウム)などのアンダーメタルを成膜したものを用いることも可能である。これらのアンダーメタルは、単独または複数を積層して用いても構わない。成膜方法は、蒸着、PVD、めっき法などから適応可能な方法を適時選択して用いれば良い。成膜の膜厚は、各々で0.01〜10μmの範囲で適時設定すれば良い。
(導電性ポストの形成)
また、集積回路の微細化に伴って導電性接合材料のはんだ合金を狭い間隔(狭ピッチ)で並べることによる実装時(加熱リフロー時)のショート防止などの目的で設けられる円柱状の導電性ポストをアンダーメタル上に形成したものを用いることも可能である。円柱状のポスト材としては、Cu、Ag、Niなどの導電性金属から適時選択すれば良い。円柱状ポストの形成は、PVD、めっき法などから適応可能な方法を適時選択して用いれば良い。円柱状ポストの高さは、1〜200μmの範囲が通常であり、その必要に応じて適時設定すれば良い。
(Sn−Bi−In系低融点めっき積層物の形成方法)
前記した導電性接合部がパターン形成されたこれらの被めっき物上に、本発明のSn−Bi−In系の低融点接合部材にかかるめっき積層物を形成する方法について以下に説明する。まず、Sn、Bi、In各々のめっき処理の方法を以下に例示する。
(Snめっき)
Snめっきは、被めっき物をめっきする主たる成分としてSnを含むめっき液等を用いて行うめっき処理である。Snめっき液は、市販のものを使用すれば良く、例えば石原ケミカル社のSnめっき液などが挙げられる。めっき条件としては、例えば撹拌翼、揺動、スキージ撹拌などを用いた撹拌下で、温度5〜50℃、めっき液中のSnイオン濃度1〜70g/L、電流密度0.1〜20.0A/dm2の範囲内で任意に設定すれば良い。Snめっき量は、設定条件下でのめっき処理時間(めっき液浸漬時間)で制御可能である。
(Biめっき)
Biめっきは、被めっき物をめっきする主たる成分としてBiを含むめっき液等を用いて行うめっき処理である。Biめっき液は、市販のものを使用すれば良く、例えば石原ケミカル社のBiめっき液などが挙げられる。めっき条件としては、例えば撹拌翼、揺動、スキージ撹拌などを用いた撹拌下で、温度5〜50℃、めっき液中のBiイオン濃度1〜70g/L、電流密度0.1〜20.0A/dm2の範囲内で任意に設定すれば良い。Biめっき量は、設定条件下でのめっき処理時間(めっき液浸漬時間)で制御可能である。
(Inめっき)
Inめっきは、被めっき物をめっきする主たる成分としてInを含むめっき液等を用いて行うめっき処理である。Inめっき液は、市販のものを使用すれば良く、例えば石原ケミカル社のInめっき液などが挙げられる。めっき条件としては、例えば撹拌翼、揺動、スキージ撹拌などを用いた撹拌下で、温度5〜50℃、めっき液中のInイオン濃度1〜70g/L、電流密度0.1〜20.0A/dm2の範囲内で任意に設定すれば良い。Inめっき量は、設定条件下でのめっき処理時間(めっき液浸漬時間)で制御可能である。
なお、これらのSnめっき、Biめっき、およびInめっきは、任意で用いる混合成分等の他のめっき成分を含むものを用いてもよい。めっき液等のめっき用組成物において、主たる成分に対して他のめっき成分の総量(「他のめっき成分の総量(g/L)」/「主たる成分(g/L)」)は、50質量%以下が好ましく、30質量%以下が好ましく、20質量%以下が好ましい。例えば、Snめっきに、任意の混合成分であるCuを混合したSn・Cu複合めっき液や、Agを混合したSn・Ag複合めっき液を、主成分としてSnを含むことからSnめっきとして用いてもよい。Biめっき、Inめっきも同様である。
(めっき積層順番)
めっき積層順番は、SnめっきとBiめっきとInめっきを、いずれも行うものであればよく、その順序は任意でよい。具体的には、被めっき物の表面から順に、Sn→Bi→In、Sn→In→Bi、Bi→Sn→In、Bi→In→Sn、In→Sn→Bi、In→Bi→Snの順のいずれの順番でも可能である。電解めっきでSn−Bi−Inを所定の組成で安定的に積層するには、標準電極電位が高くイオン化傾向の小さいものからめっきした方が好ましく「Bi→Sn→In」または「Sn→Bi→In」の順番でめっきすることがより好ましい。なお、25℃、105パスカル(Pa)で標準水素電極を基準した場合の標準電極電位は、Bi=0.317V、Sn=−0.138V、In=−0.338Vであり、3成分のなかで最も電位の低いInめっきを1つ目のめっきや2つ目のめっきとすると、Inは次成分のめっき操作中に電解めっき浴中でイオン化して溶出し、最終目的物のめっき積層物中における濃度が設定条件よりも低下し易い。よって、Inめっきは、SnめっきおよびBiめっきを行った後に行う、最後のめっきとすることが好ましい。
(めっき積層物)
めっき積層物は、Sn、Bi、In各成分を単独で逐次にめっき処理して積層したものである。本発明のめっき積層物は、Sn、Bi、Inの濃度差が異なる複数の層を有している。この層は、例えば、Snめっきによる層にInが拡散したSnIn層や、Biめっきによる層にInが拡散したBiIn層を有するものとすることができる。めっき後に、これらの合金層を形成することで、Sn、Bi、In各々単独の融点よりも大幅に低い60〜110℃の低融点のものにできることが特徴である。
なお、めっき積層物における各元素の濃度は、めっき積層物を被めっき物から剥離して、酸溶解後、高周波誘導結合プラズマ−発光分析装置によって定量分析して、その濃度を求めることができる。各層は、その層の主たる金属となるSnやBi、Inを含み、SnIn層はSnとInを含み、BiIn層はBiとInを含む。
各層は、実質的にその層を構成する金属元素からなるものであることが好ましいが、その層の金属元素に加えて、原料や製造工程上、不可避的に含まれる不純物を含むものでもよい。このような不純物としては、Fe(鉄)やC(炭素)などがあげられる。
また、後述するような混合元素として含まれる任意添加元素を含むものとしてもよい。なお、Pbフリーとして使用するためにPbの混合量を低減することが好ましく、積層めっき層におけるPbの濃度は0.1質量%以下が好ましく、0.05質量%以下、0.01質量%以下がより好ましい。Pbは検出下限以下であることがさらに好ましい。
接合部材において、Sn−Bi−Inの三元状態図における濃度は、めっき積層物やはんだ合金の部分のSn、Bi、およびInの合計を100質量%としたときの各元素が占める割合(質量分率)により規定したものである。また、積層めっき層やはんだ合金の部分において、Sn、Bi、Inの合計量が占める割合(Sn+Bi+Inの質量/積層めっき層(またははんだ合金)の全質量)は、70質量%以上が好ましく、80質量%以上がより好ましく、90質量%以上であることがさらに好ましく、95質量%以上が特に好ましい。また、97質量%以上や、98質量%以上、99質量%以上としてもよい。
(Snの層)
Snめっきにより得られるSnの層は、Sn(スズ)を含む層である。Snの層は、Inを除いてSnを主たる成分として含んでおり、この層におけるInを除く元素におけるSn濃度は、70質量%以上が好ましく、80質量%以上がより好ましく、90質量%以上であることがさらに好ましい。このSnの層は、Snめっきにより得ることができる。
また、Snの層は、Inも含む、SnIn層としてもよい。このSnIn層は、その層の主たる成分として、SnおよびInを含み、SnとInの合計が、その層における70質量%以上や、80質量%以上、90質量%以上、95質量%以上とすることができる。SnIn層は、双方を含み、Sn:Inの質量比率が、1:99〜99:1であり、5:95〜95:5や、10:90〜90:10、20:80〜80:20などとすることもできる。
(Biの層)
Biめっきにより得られるBiの層は、Bi(ビスマス)を含む層である。Biの層は、Inを除いてBiを主たる成分として含んでおり、この層におけるInを除く元素におけるBi濃度は、70質量%以上が好ましく、80質量%以上がより好ましく、90質量%以上であることがさらに好ましい。このBiの層は、Biめっきにより得ることができる。
また、Biの層は、Inも含む、BiIn層としてもよい。このBiIn層は、その層の主たる成分として、BiおよびInを含み、BiとInの合計が、その層における70質量%以上や、80質量%以上、90質量%以上、95質量%以上とすることができる。BiIn層は、双方を含み、Bi:Inの質量比率が、1:99〜99:1であり、5:95〜95:5や、10:90〜90:10、20:80〜80:20などとすることもできる。
(Inの層)
Inめっきにより積層めっき層に含まれるInは、めっき処理中にSnの層やBiの層中に拡散し易いため、In単独を主成分とした単独層は形成し難く、SnIn合金またはBiIn合金の形態で形成される場合がある。
(めっき積層数)
めっき積層数は、特に限定されず、Sn、Bi、Inの濃度が異なる少なくとも2層あれば良い。なお、被めっき物とめっき成分の相互作用による双方の成分の合金化や拡散防止などの目的により、前記の3成分の濃度が異なる層を形成させて、3層、4層または5層などの積層も可能である。
(各めっき工程後の水洗・乾燥)
各めっき工程後の水洗の目的は、めっき浴から引上げた時に被めっき物の表面に付着しためっき液の除去であり、水中に浸漬または水シャワーにより水洗して清浄化する。その後の乾燥は、めっき積層物の融点未満の温度で乾燥すれば良い。めっき積層物の融点を考慮したうえで水分除去が目的ならば、通常は室温〜100℃の範囲で適時設定して加温乾燥または通風乾燥すれば良い。なお、次工程で残存水分があっても問題なければ、乾燥工程は省略して次工程に進めることも可能である。
(パターン用レジストの除去)
レジストパターン除去は、Sn−Bi−In系低融点めっき積層物を侵さずにレジスト除去できる薬液に浸漬またはシャワー洗浄などの公知の湿式法、または酸素プラズマによるアッシング処理などの公知の乾式法などの方法を用いて除去することが可能である。
湿式法の場合に用いる薬液としては、例えば、主成分がジメチルスルホキシドなどの有機溶媒、水酸化カリウムなどの水系溶媒などが挙げられ、レジスト材料の除去性やめっき析出物の耐性を考慮して適時選択すれば良い。薬液でのレジスト除去後に、被めっき物を水中に浸漬または水シャワーにより水洗して清浄化した後、室温〜100℃の範囲で加温乾燥または通風乾燥する。
(微量金属の添加)
本発明のSn−Bi−In系低融点接合部材の製造方法では、積層めっき層の皮膜の平滑性、密着性などの物性向上の目的で、必要に応じて得られるめっき積層物の融点が110℃を超えない範囲でAg、Cu、Ni、Zn、およびSbからなる群から選択される1以上の混合成分を含み、積層めっき層の合計質量における前記混合成分の合計質量が占める割合(混合成分の合計質量/積層めっき層の合計質量)が、0.001〜3.0質量%の範囲で添加することも可能である。
積層めっき層の合計質量における混合成分の合計質量が占める割合は、0.005質量%以上や、0.01質量%以上、0.05質量%以上、0.1質量%以上としてもよい。また、積層めっき層の合計質量における混合成分の合計質量が占める割合は、2.5質量%以下や、2.0質量%以下、1.5質量%以下、1.0質量%以下としてもよい。
これらの特定の混合成分の添加の方法は、目的物のSn−Bi−In系低融点めっき積層物中の含有量が所定量になる様に、Sn、Bi、Inのいずれかのめっき液中に添加して被膜中に導入することができる。
また、混合成分自体を主成分として含むめっき液を用いて、単独めっきして、積層めっき層に混合成分を導入することも可能である。
なお、錯化剤等により、析出電位を調整して添加金属との合金めっきを得る観点からSnめっき液中またはBiめっき液中に添加することが好ましい。SnまたはBiめっき液中へのこれらの添加金属の添加量は、SnまたはBiの重量濃度に対して1/1000〜1/10濃度の範囲で、得られるめっき積層物中で所定濃度になる様に適時選定して用いれば良い。
以上が、本発明のSn−Bi−In系低融点接合部材の製造方法であり、この方法で得られたSn−Bi−In系低融点接合部材の最も高い融点が60〜110℃と低融点であることが特徴である。当該めっき積層物を、被めっき物として基板等を用いて製造し、被めっき物に配置された積層物のまま実装工程で接合部材として用いても良いし、後述する低融点はんだ合金バンプ化して実装工程で用いても良い。また、適宜、被めっき物から積層めっき層を離隔して、接合部材として用いてもよい。
従来、はんだ合金の製造方法は、各々の合金成分を粉砕または破砕し、表面洗浄・乾燥して所定の組成になる様に配合混合したものを、配合成分中で最も融点が高い成分の融点以上で加熱溶融して合金化したものを塊状で取り出し、更にこれを粉砕して合金微粒子とし、フラックス成分などと調合してはんだ合金ペースト等にしたものを被めっき物に塗布して加熱リフローにより実装するのが主流となっている。しかし、この方法は、工程が多く手間が掛かることから生産性が悪いと共に、集積回路の微細化に伴う配線接合の狭ピッチ化に伴う寸法信頼性への適応が難しいなどの問題がある。
本発明の製造方法は、これらの工程を大幅に軽減し、かつ微細なパターン形成表面に直接、めっき工法で導電性接合部材(導電性接合材料)を形成することができる。また、寸法信頼性が高いことや、得られる当該めっき積層物が60〜110℃の低融点であるため、加熱リフロー温度が80〜135℃の低温領域での接合が可能であり、低温実装に適することが特徴である。
(はんだ合金バンプの形成)
本発明の接合部材は、はんだ合金バンプの形態とすることもできる。このはんだ合金バンプを製造するにあたっては、Sn−Bi−In系接合部材に係るめっき積層物を加熱リフローすることで製造することができる。一般的に加熱リフローによるはんだ合金バンプの形成では、合金組成が均一で表面凹凸が無く、均一な球状または半球状の形状物性が求められる。また、実装物性としては、被めっき物との接合強度が3mg/μm2以上、ヒートサイクル耐久性などが必要である。これらの要求物性に悪影響する因子は、はんだ合金そのものの基本物性は素より、加熱リフロー前の合金成分の自然酸化膜や不純物付着や混入である。
本発明にかかるはんだ合金バンプの製造では、加熱リフロー時の低温での自然酸化膜除去を目的に「ぎ酸ガス還元法」を用いる。自然酸化膜の除去方法としては、一般的には以下に示す「ぎ酸ガス還元法」と「水素ガス還元法」があり、後者は230℃以上で、前者は150℃付近で還元反応が生じるため、低温領域に適応でき、安全性、信頼性、コスト面で優位な「ぎ酸ガス還元法」の適応が好ましい。
・ぎ酸ガス還元法 MeO + HCOOH → Me + CO2 +H2
・水素ガス還元法 MeO + H2 → Me + H2
加熱リフローの条件は、めっき積層物の融点に応じて適宜選定することができる。
本発明にかかるはんだ合金バンプの製造は、「ぎ酸ガス還元法」を用いて、還元剤:ぎ酸、圧力:20〜400mbar、昇温速度:10〜150℃/min、トップ温度:70〜110℃、トップ温度保持時間:20〜300秒の範囲で、Sn−Bi−In系接合部材に係るめっき積層物の組成見合いで適時選定すれば良い。
また、めっき積層物の固相線温度から液相線温度までの温度範囲が80〜85℃などの高めの温度範囲である場合、加熱リフローの温度をより高くしてもよく、「ぎ酸ガス還元法」を用いて、還元剤:ぎ酸、圧力:20〜400mbar、昇温速度:10〜150℃/min、トップ温度:80〜135℃、トップ温度保持時間:20〜300秒の範囲で、Sn−Bi−In系接合部材に係るめっき積層物の組成見合いで適時選定し、本発明にかかるはんだ合金バンプを製造してもよい。
こうして得られるはんだ合金バンプは、実装時の加熱リフロー温度が80〜135℃の低温領域での接合が可能であるため低温実装に適することが特徴である。
(コア材へのめっき積層)
次に、被めっき物としてBGA等の微小ボール搭載型の導電性接合材料のコアボールとして用いられる微小金属ボールおよび微小樹脂ボール、微小ピンなどのコア材の表面がSn−Bi−In系低融点めっき積層物で被覆された接合部材を形成する方法について説明する。
(微小金属ボールなどへのめっき積層)
微小金属ボールなどのコア材のめっき方法としては、円周方向に回転する円柱状めっき槽で、めっき槽内中央部に陽極、槽内円周部に陰極が配設され、回転軸が水平軸による垂直方向回転あるいは傾斜軸による傾斜回転ができる装置を用いて、5〜200rpm程度の回転数でめっき処理を行う。具体的には、槽内にめっき液と被めっき物のボール等を入れて、所定のめっき厚みになる様に電流密度および通電時間を設定してめっき処理を行い、終了すれば回転円周部よりめっき処理されたボール等およびめっき液が排出される回転型めっき装置(バレルめっき法)を用いることができる。また、これを微小金属ボールのめっき用に改良された特開平10−18096号公報や、特開平10−270836号公報に記載の回転型めっき装置や、更には特開平11−92994号公報に記載の回転型めっき装置を用いることができる。
微小金属ボールなどの表面にSn−Bi−In系低融点めっき積層物を形成する場合は、前記したバレルめっき法(回転型めっき装置)等の公知の装置を用いることができる。Sn、Bi、In各々のめっき方法は前述のSn−Bi−In系低融点めっき積層物の形成方法と同様の条件でめっきすれば良く、めっき積層の順番は特に限定されないが、最初(最下層)にSnめっきまたはBiめっきを行い、最後(最上層)にInめっきを行うことが好ましい。また、めっき膜の平滑性、密着性向上、またはめっき処理中のボール相互の凝集防止などの物性向上の目的で前述の(特定の微量金属添加)と同様に特定の微量金属を添加することができる。
なお、コア材として微小金属ピンなどを用いる場合も前記した微小金属ボールを用いる場合と同様に、本発明のSn−Bi−In系低融点めっき積層物を形成することが可能である。
(微小樹脂ボールなどへのめっき積層)
微小樹脂ボールなどの表面に本発明のSn−Bi−In系低融点めっき積層物を被覆する方法は、導電性金属または導電性合金を成膜した微小樹脂ボールなどを用いて、その表面を本発明にかかるSn−Bi−In系低融点めっき積層物などで被覆すれば良い。めっき積層の方法は、前記の微小金属ボールなどへのめっき積層の装置および操作方法を参照し、Sn、Bi、Inをめっきするためのめっき液に置き換えてめっきすることで、めっき積層物により被覆することができる。
以上が、微小金属ボールや微小樹脂ボール、微小ピン部材などの表面に本発明にかかるSn−Bi−In系低融点めっき積層物を形成する方法であり、この方法で得られた微小部材の接合部材は、表層の積層めっき層の融点が60〜110℃の低温領域であり、そのまま実装工程で用いても良い。また、これを後述する微小ボール搭載型の低融点はんだ合金バンプとして実装工程で用いても良い。
(微小部材搭載バンプの形成)
前記のコア材の表面に、Sn−Bi−In系の低融点めっき積層物を形成したもののバンプ形成について例示する。
例えば、BGA用プリント配線板のパット上にフラックスを塗布し、その上に前記したSn−Bi−In系低融点めっき積層物で被覆された微小部材を実装した後、前述のはんだ合金バンプの形成と同様の方法で加熱リフローすることでバンプ形成が可能である。
(電子回路の実装)
本発明のめっき積層物や、本発明のめっき積層物を加熱リフローして形成されるSn−Bi−In系低融点はんだ合金バンプのような接合部材を、配線基板と、半導体チップ表面との間に配置して、80〜135℃の範囲内で加熱リフローして前記配線基板と前記半導体チップとを接合する半導体電子回路の実装を行うことができる。
半導体電子回路の実装時の加熱リフローは、前述のはんだ合金バンプの形成の加熱リフローと同様にギ酸などの還元雰囲気中で行うことができる。圧力や昇温速度、トップ温度、トップ温度保持時間などの条件も、前述のはんだ合金バンプの形成の加熱リフローの条件と同様にできる。
この実装は、例えば、バンプやめっき積層物を形成した半導体チップを準備し、配線基板の接続用の電極部に重ねて、ギ酸などの還元雰囲気中で80〜135℃の範囲内で加熱リフローして両者を接合する。バンプやめっき積層物は、配線基板側に形成しても良く、その場合、半導体チップ側に接続用の電極部に接合する。また、バンプやめっき積層物は、半導体チップ側、配線基板側ともに形成させても良く、その場合は、バンプやめっき積層物同士を重ねて、接合する。
めっき積層物またはめっき積層物を加熱リフローさせてなるはんだ合金バンプがパターン形成された半導体チップや、めっき積層物またははんだ合金バンプがパターン形成された配線基板は、本発明の製造方法により製造することができる。本発明にかかるめっき積層物は60〜110℃の低融点であるため、めっき積層物またははんだ合金バンプを介して配線基板と半導体チップ表面とが接触するように半導体チップと配線基板とを重ねた状態で、80〜135℃での低温領域で加熱リフローすることで、配線基板等半導体チップとを接合することができる。
また、コア材の表面がSn−Bi−In系低融点めっき積層物で被覆された微小部材や、微小部材搭載バンプを用いてもよい。例えば、微小部材搭載バンプがパターン形成された半導体チップや配線基板を用いて、微小部材搭載バンプを介して配線基板と半導体チップ表面とが接触するように半導体チップと配線基板とを重ねた状態で、80〜135℃での低温領域で加熱リフローすることで、配線基板等半導体チップとを接合することもできる。
この接合は、半導体チップや配線基板などの電子回路基板以外のはんだ付けにも適用できる。
なお、本発明にかかるはんだ合金バンプやめっき積層物は、所定のSn、Bi、In濃度であり、融点が低いため、135℃以下程度の加熱で溶融し、20〜30℃程度の常温付近では固体である。これらのはんだ合金バンプやめっき積層物は、接合部として機能することから、これらの接合部を備え被接合物と接合するものを本願においては接合部材とよぶ。例えば、はんだ合金バンプそのものやめっき積層物そのもの、また、これらを表面等に配置させた微小部材や半導体チップ等も、本願における接合部材に含む。
本発明のSn−Bi−In系低融点接合部材にかかるめっき積層物およびそのはんだ合金バンプの製造工程の概念図を図2に、その実装概念図を図3に、参考として示す。
図2は、本発明のはんだ合金バンプ形成までの製造工程の概念図の一例である。
まず、1)加工前ウエハに示すように、基板1(シリコン、化合物半導体、圧電素子、樹脂基板等)上に、パッド3(Au、Al−Cu等)が配置され、保護膜2(SiN、ポリイミド等)を有している。
次に、2)給電膜形成に示すように、保護膜2やパッド3上に、給電膜4(Ti/Cu等)を形成する。
次に、3)レジスト膜塗布に示すように、給電膜4の上に、レジスト膜5を塗布する。
次に、4)露光・現像に示すように、レジスト膜5に所定のパターンで露光・現像を行い、レジスト膜5の一部を除去する。この時、通常、パッド3に対応する位置に露光を行う。
次に、5)アンダーメタル形成に示すように、レジスト膜5を露光・現像して孔が形成された部分にアンダーメタル6(Ni、Cu等)を形成する。
次に、6)めっき積層に示すように、本発明の製造方法により、積層めっき層7(Sn、Bi、In)を形成する。
次に、7)レジスト剥離に示すように、残存していたレジスト膜5も除去する。これにより、パッド3上に積層めっき層7が形成された状態となる。
次に、8)給電膜エッチングに示すように、給電膜4をエッチングにより除去する。
そして、9)バンプ形成に示すように、加熱リフローすることで、積層めっき層7から、はんだ合金バンプ8(Sn/Bi/In)が形成され、接合部材として用いることができる。なお、8)給電膜エッチング後の積層めっき層7をそのまま接合部材として用いることもできる。
図3は、実装の一例を示す概念図である。はんだ合金バンプ9を、対応する位置の接合用の金属膜10(Au)に接触するように配置させて(図3上部参照)、80〜135℃の範囲内で加熱リフローして前記配線基板と前記半導体チップとを接合することができる(図3下部)。
以下、実施例により本発明を更に詳細に説明するが、本発明は、その要旨を変更しない限り以下の実施例に限定されるものではない。
(めっき積層物およびはんだ合金バンプの組成測定)
実施例1〜35、比較例1〜5で得られためっき積層物をSUS基板から剥離して、酸溶解後、ICP−OES(高周波誘導結合プラズマ−発光分光分析装置)にて、定量分析を行った。また、実施例36〜39、参考例1〜4については、めっき積層物を加熱リフローしたはんだ合金バンプを前記と同様に測定した。使用機器及び測定条件は以下の通りである。
・測定機器Thermo Fisher Scientific社ICP発光分光分析装置 形式:ICAP6300Duo
・測定条件 検量線法による定量分析
測定波長:Sn188.9nm、Bi306.7nm、In325.6nm
(めっき積層物の融点測定)
実施例1〜35、比較例1〜5で得られためっき積層物をSUS基板から剥離、粉砕したサンプルを測定サンプルとして、DSC(示差走査熱量計)を用いて昇温過程における吸熱プロファイルを測定した。昇温過程のDSC測定においては、各成分の融解熱が吸熱ピークとして表れ、測定サンプルの組成によって単独または複数の吸熱ピークとなる。本発明では、便宜的に各吸熱ピークのトップ温度をその成分の融点として扱い、複数のピークがある場合は、最も低い温度の吸熱ピークを最低融点(固相線温度)、最も高い温度の吸熱ピークを最高融点(液相線温度)とした。使用機器及び測定条件は以下の通りである。
・測定機器 セイコーインスツル株式会社DSC装置 形式:DSC6220型
・測定条件 サンプル量:10〜36mg
測定パン:アルミニウム
雰囲気:窒素ガス
測定温度範囲:室温〜300℃,昇温速度:10℃/分
(バンプ直径の測定)
実施例36〜39、参考例1〜4で得られたはんだ合金バンプのバンプ直径を画像計測にて測定した。使用機器及び測定条件は以下の通りである。
・測定機器 キーエンス社レーザー顕微鏡 形式:VK−X150
・測定条件 画像計測:200倍画像からの測長
(バンプのシェア強度測定)
実施例36〜39、参考例1〜4で得られたはんだ合金バンプのシェア強度をシェア強度試験機にて測定した。使用機器及び測定条件は以下の通りである。
・測定機器 DAGE社ボンドテスター 形式:4000
・測定条件 シェアスピード:150μm/S、シェア位置:はんだ部
[実施例1]
脱脂洗浄したSUS304板(100mm×40mm×厚み0.3mm)の裏面の全面にテフロン(登録商標)テープを張り付け、一方の表面にテフロン(登録商標)テープを張り付けてSUS板開口部が40mm×40mmとして被めっき物とした。めっき浴としては、ガラス製1Lビーカーを用い、各々のめっき液を500mlほど入れて、陽極には白金を使用した。Sn−Bi−In各々のめっき液は以下のものを使用した。
・Snめっき液 石原ケミカル社製(Sn濃度 5g/L)
・Biめっき液 石原ケミカル社製(Bi濃度 40g/L)
・Inめっき液 EEJA社製(In濃度 25g/L)
第1層目はBiめっきを行った。条件は、前記の被めっき物をBiめっき液に浸漬して揺動しながら、温度20℃、電流密度2A/dm2一定で、8分間めっき処理した後、引上げて、直ぐに水槽に浸漬し、これを引上げて水シャワー洗浄した。これを通風乾燥器を用いて、50℃で5分間乾燥してBiめっき物を得た。
続いて、第2層目のInめっきを行った。Biめっき処理された被めっき物をInめっき液に浸漬して揺動しながら、温度20℃、電流密度3A/dm2一定で、5分間めっき処理した後、引上げて、直ぐに水槽に浸漬し、引上げて水シャワー洗浄した。これを通風乾燥器を用いて、50℃で5分間乾燥してBi−Inめっき物を得た。
引き続いて、第3層目のSnめっきを行った。Bi−Inめっき処理された被めっき物をSnめっき液に浸漬して揺動しながら、温度20℃、電流密度1A/dm2一定で、30秒間めっき処理した後、引上げて、直ぐに水槽に浸漬し、引上げて水シャワー洗浄した。これを通風乾燥器を用いて、50℃で5分間乾燥してBi−In−Sn系めっき積層物を得た。
得られたBi−In−Snめっき積層物をSUS板から剥ぎ取り粉砕したサンプルの組成をThermo Fisher Scientific社ICP発光分光分析装置を用いて測定し、融点をセイコーインスツル株式会社DSC装置を用いて測定した。
[実施例2〜30、比較例1〜5]
実施例1と同様の方法で、めっき積層の順番と各めっき成分のめっき時間を変えて、種々のSn−Bi−In組成に調製しためっき積層物サンプルを作製した。
表1(めっき積層物の組成分析と融点測定結果)に、実施例1〜30および比較例1〜5で得られたSn−Bi−In系めっき積層物の組成分析結果および融点測定結果を示す。また、融点測定時のDSC測定プロファイルの代表例として、実施例7、18、23、比較例2、4、5を図4〜9に示す。
また、実施例20〜22のDSC測定プロファイルを、図26〜28に示す。
本発明のSn−Bi−In系めっき積層物の製造方法は、煩雑な合金製造工程が省略できると共に、めっき時間(めっき液浸漬時間)を変えるだけの操作でSn−Bi−In組成を任意に制御できるため、従来のはんだ合金の製造工程を著しく簡便に行うことができる。
更に、実施例1〜30の結果からSn−Bi−In系組成を特定の範囲内に制御することで、当該めっき積層物の融点を60〜110℃の範囲の低融点領域にできることが判る。
一方、本発明のSn−Bi−In系組成範囲外である比較例1〜5ではめっき積層物の融点が110℃を超えることが判る。
参考までに、実施例1〜30および比較例1〜5、ならびに後述する実施例36〜39のSn−Bi−In組成の三元状態図を図1に示す。
これらの結果から、Sn−Bi−In三元状態図で、Snがx質量%、Biがy質量%、Inがz質量%である点を(x、y、z)とするとき、点1(1、69,30)、点2(40、10、50)、点3(26、52、22)、点4(1、25、74)の4点を頂点とする四角形の特定の範囲内に制御する本発明の製造方法で得られる低融点めっき積層物は、集積回路の低温実装の実現に大きく寄与できると判断する。
なお、表1に係る各組成を、三元状態図における特定の範囲を定める点としてもよく、いずれかの点を点1〜点4に代えて頂点とすることもできる。または、表1に係る点を用いて他の三角形や五角形、六角形、七角形、八角形等の多角形の頂点として範囲を定めることもできる。
Figure 2021048391
[混合成分の添加について(実施例31〜35)]
[実施例31〜32]
Snめっき液にCuを添加して、Sn=60g/L、Cu=1g/Lの複合めっき液を用いて、Sn/Cu→Bi→Inの順番でめっき積層した以外は実施例1と同様の操作を行い、微量のCu添加系めっき積層物を得た。このめっき積層物をSUS板から剥ぎ取り粉砕したサンプルの組成をThermo Fisher Scientific社ICP発光分光分析装置を用いて測定し、融点をセイコーインスツル株式会社DSC装置を用いて測定した。結果を表2(Cu、Ag微量添加系めっき積層物の組成分析と融点測定結果)に示す。
[実施例33〜35]
Snめっき液にAgを添加して、Sn=40g/L、Ag=2.5g/Lの複合めっき液を用いて、Sn/Ag→Bi→Inの順番でめっき積層した以外は実施例1と同様の操作を行い、微量のAg添加系めっき積層物を得た。このめっき積層物をSUS板から剥ぎ取り粉砕したサンプルの組成をThermo Fisher Scientific社ICP発光分光分析装置を用いて測定し、融点をセイコーインスツル株式会社DSC装置を用いて測定した。結果を表2に示す。
実施例31〜35の結果から、微量のCuまたはAgを添加したSn−Bi−In系めっき積層物の融点は60〜107℃と110℃以下の低融点領域であることから、微量のCuまたはAgが添加されたSn−Bi−In系めっき積層物が低温実装用の導電性接合材料としての使用できることが確認された。
Figure 2021048391
[バンプシェア強度の測定(実施例36〜39、参考例1〜4)]
[実施例36〜39]
自然酸化膜付きのシリコンウェハ表面に、スパッタで厚み0.1μmのTi膜と0.3μmのCu膜を成膜し、フォトリソグラフィーにて配線接続用の開口部(60μmφ×高さ40μm:1000000個、ピッチ間隔:150μm)が設けられたレジストパターンが形成されたシリコンウェハを作製し、続いて、ポストとして電解めっきでCuを10μm厚みで、更にその上に、電解めっきでNiを3μm厚みで成膜して、パターン形成被めっき物を作製した。
実施例36では、前記のパターン形成被めっき物を用いて「Bi→Sn→In」の順番でめっき積層物が所定の組成になる様に各めっき液でのめっき時間(浸漬時間)を変えた以外は実施例1と同様の操作を行い、Sn−Bi−In系低融点めっき積層物を作製した。これを、レジスト剥離液に浸漬して、レジスト除去した後のSn−Bi−In系低融点めっき積層物の外観写真を図10に示す。更にその断面をSEM−EDX観察した結果を図11に示す。
続いて、このレジスト除去後のSn−Bi−In系低融点めっき積層物をシンアペックス社製VSU−200リフロー装置を用いて、下記条件でリフローしてSn−Bi−In系低融点はんだ合金バンプを作製した。このバンプ外観写真を図12および図13に示す。また、そのバンプ断面をSEM−EDX観察した結果を図14に示す。
・還元剤 :ギ酸
・圧力 :200mbar
・昇温速度 :20℃/min
・トップ温度:110℃(キープ時間180sec)
実施例37〜39は、バンプ組成が所定の組成になる様に、めっき積層時の各めっき液でのめっき時間(浸漬時間)を変えた以外は実施例36と同様の操作を行いSn−Bi−In系低融点はんだ合金バンプを作製した。
実施例37のSn−Bi−In系低融点めっき積層物の外観写真を図15に示す。これをバンプ化したバンプ外観写真を図16および図17に示す。
実施例38のSn−Bi−In系低融点めっき積層物の外観写真を図18に示す。これをバンプ化したバンプ外観写真を図19および図20に示す。
[参考例1〜4]
参考例1〜4は、公知のPbフリーはんだ合金とのバンプシェア強度の比較の目的で作製した、公知のPbフリーはんだ合金バンプである。実施例36と同様のレジストパターンが形成されたシリコンウェハを用いて、同様の操作で表3に示すアンダーメタルを成膜(但し、参考例2と参考例4は10μmのCuポスト形成は省略した)した。そして、その上に、参考例1、参考例2では公知のSnAgめっき液を用いてSnAgめっき処理した。参考例3では公知のSnめっき液およびBiめっき液を用いてSn、Biを積層めっき処理した。参考例4では公知のInめっき液を用いてInめっき処理した。これらをそれぞれ乾燥して、実施例36と同様のレジスト除去操作を行った後、同様のリフロー装置を用いて表3記載のリフロー温度以外は同様の操作条件ではんだ合金バンプを作製した。
表3に、実施例36〜39および参考例1〜4のバンプ組成とシェア強度測定結果を示す。なお、表中のめっき積層厚みは所定の組成にするための目標値である。参考までに、シェア強度試験機の概念図を図21に示す。
公知のPbフリーはんだ合金バンプのうち、参考例4のインジウム単独系はバンプシェア強度が0.3mg/μm2と著しく低いため実用できないが、Pbフリーはんだ合金として通常的に用いられている参考例1〜3のSnAg系、Sn58Bi系のバンプシェア強度は3.3mg/μm2であった。
Sn−Bi−In系低融点めっき積層物の形状について、図10、15、18に実施例36、37、38のめっき積層物のSEM外観写真を示す。これらの図から、レジストパターンに相応した円柱状のめっき積層物を形成していることが判る。また、図11に示した実施例36のめっき積層物の断面SEM−EDXから、Cu/Niのアンダーメタル上にBi層→Sn層の順に積層めっきされ、InがこれらのBi層およびSn層にほぼ均一に拡散しているのが観察された。めっき積層の段階でInが下層のSn層およびBi層中に拡散して、SnInおよびBiInの合金を形成することで、最終物のめっき積層物の融点がSn、Bi、In各々単独の融点よりも大幅に低い、加熱リフロー段階でもめっき積層物全体が低融点化するものと考えられる。
これらのめっき積層物を110℃で加熱リフローして作製したSn−Bi−In系低融点はんだ合金バンプの形成について、図12、13に実施例36、図16、17に実施例37、図19、20に実施例38のバンプ外観SEM写真を示す。これらの図から、Cu/Niアンダーメタル上に半球状のはんだ合金バンプが形成されているのが判る。また、図14に実施例36のバンプ断面のSEM−EDX写真を示す。これから各成分のめっき積層物を加熱リフローすることで、Sn−Bi−Inがほぼ均一に分散したはんだ合金バンプが形成されていることが確認された。
また、表3(バンプ組成とシェア強度)に示した実施例36〜39の本発明の製造方法で得られるSn−Bi−In系低融点めっき積層物のはんだ合金バンプのシェア強度はいずれも「3mg/μm2以上」と十分な接合強度を有しており、接合材料として実用的にも十分使用できることが判明した。
Figure 2021048391
[微小ボール(実施例40〜41)]
[実施例40]
微金属ボール表面に本発明のSn−Bi−In系の低融点めっき積層物を形成した。まず、微小金属ボールの表面に、バリア層として電解Niめっきを成膜した。脱脂洗浄したφ450μmのCuボールの表面に、回転型めっき装置を用いて電解Niめっきを厚み約2μm成膜した物を作製した。続いて、回転型めっき装置を用いてSnAg−Bi−Inのめっき積層を行った。SnAg−Bi−In各々のめっき液は以下のものを使用した。
・SnAgめっき液 石原ケミカル社製(Sn濃度 5g/L、Ag濃度 0.5g/L)
・Biめっき液 石原ケミカル社製(Bi濃度 40g/L)
・Inめっき液 EEJA社製(In濃度 25g/L)
第1層目はBiめっきを行った。条件は、前記の被めっき物をBiめっき液が入った装置に入れ温度20℃、回転数178rpm、電流密度0.2A/dm2一定で、2時間めっき処理した後、引上げて、直ぐにろ過洗浄した。これを通風乾燥器を用いて、50℃で1時間乾燥してBiめっき物を得た。
続いて、第2層目のSnAgめっきを行った。Biめっき処理された被めっき物をSnAgめっき液が入った装置に入れ温度20℃、回転数178rpm、電流密度0.1A/dm2一定で、2時間めっき処理した後、引上げて、直ぐにろ過洗浄した。これを通風乾燥器を用いて、50℃で1時間乾燥してBi−SnAgめっき物を得た。
引き続いて、第3層目のInめっきを行った。Bi−SnAgめっき処理された被めっき物をInめっき液が入った装置に入れ温度20℃、回転数178rpm、電流密度0.1A/dm2一定で、6時間めっき処理した後、引上げて、直ぐにろ過洗浄した。これを通風乾燥器を用いて、50℃で1時間乾燥してBi−SnAg−Inめっき積層物を得た。得られたBi−SnAg−Inめっき積層物を溶解させたサンプルの組成をThermo Fisher Scientific社ICP発光分光分析装置で測定したところ、Sn16.9質量%、Bi49.2質量%、In33.4質量%、Ag0.5質量%であった。図22に得られためっき積層物の外観写真を示す。
[実施例41]
微小樹脂ボール表面に本発明のSn−Bi−In系の低融点めっき積層物を形成した。まず、微小樹脂ボールの表面に導電性金属を成膜した。脱脂洗浄したφ210μmの樹脂ボールに導電層として、まず撹拌下で無電解Niめっきを厚み約1μm、続いて回転型めっき槽を用いて電解Cuめっきを厚み約10μm、更にバリア層として電解Niめっきを厚み約1μm成膜した物を作製した。Sn−Bi−In各々のめっき液は、実施例40と同じものを使用した。
第1層目はBiめっきを行った。条件は、前記の被めっき物をBiめっき液が入った装置に入れ温度20℃、回転数178rpm、電流密度0.2A/dm2一定で、2時間めっき処理した後、引上げて、直ぐにろ過洗浄した。これを通風乾燥器を用いて、50℃で1時間乾燥してBiめっき物を得た。
続いて、第2層目のSnAgめっきを行った。Biめっき処理された被めっき物をSnAgめっき液が入った装置に入れ温度20℃、回転数178rpm、電流密度0.1A/dm2一定で、6時間めっき処理した後、引上げて、直ぐにろ過洗浄した。これを通風乾燥器を用いて、50℃で1時間乾燥してBi−SnAgめっき物を得た。
引き続いて、第3層目のInめっきを行った。Bi−SnAgめっき処理された被めっき物をInめっき液が入った装置に入れ温度20℃、回転数178rpm、電流密度0.1A/dm2一定で、12時間めっき処理した後、引上げて、直ぐにろ過洗浄した。これを通風乾燥器を用いて、50℃で1時間乾燥してBi−SnAg−Inめっき積層物を得た。得られたBi−SnAg−Inめっき積層物を溶解させたサンプルの組成をThermo Fisher Scientific社ICP発光分光分析装置で測定したところ、Sn30.0質量%、Bi32.4質量%、In37.4質量%、Ag0.2質量%であった。図23に得られためっき積層物の外観写真を示す。
[微小金属ピン(実施例42)]
[実施例42]
微金属円柱表面に本発明のSn−Bi−In系の低融点めっき積層物を形成した。まず、脱脂洗浄したφ300μm、L500μmのCu円柱の表面に、バリア層として回転型めっき装置を用いて電解Niめっきを厚み約2μm成膜した物を作製した。続いて、回転型めっき装置を用いてSnAg−Bi−Inのめっき積層を行った。SnAg−Bi−In各々のめっき液は以下のものを使用した。
・SnAgめっき液 石原ケミカル社製(Sn濃度 5g/L、Ag濃度 0.5g/L)
・Biめっき液 石原ケミカル社製(Bi濃度 40g/L)
・Inめっき液 EEJA社製(In濃度 25g/L)
第1層目はBiめっきを行った。条件は、前記の被めっき物をBiめっき液が入った装置に入れ温度20℃、回転数178rpm、電流密度0.2A/dm2一定で、2時間めっき処理した後、引上げて、直ぐにろ過洗浄した。これを通風乾燥器を用いて、50℃で1時間乾燥してBiめっき物を得た。
続いて、第2層目のSnAgめっきを行った。Biめっき処理された被めっき物をSnAgめっき液が入った装置に入れ温度20℃、回転数178rpm、電流密度0.1A/dm2一定で、2時間めっき処理した後、引上げて、直ぐにろ過洗浄した。これを通風乾燥器を用いて、50℃で1時間乾燥してBi−SnAgめっき物を得た。
引き続いて、第3層目のInめっきを行った。Bi−SnAgめっき処理された被めっき物をInめっき液が入った装置に入れ温度20℃、回転数178rpm、電流密度0.1A/dm2一定で、6時間めっき処理した後、引上げて、直ぐにろ過洗浄した。これを通風乾燥器を用いて、50℃で1時間乾燥してBi−SnAg−Inめっき積層物を得た。得られたBi−SnAg−Inめっき積層物を溶解させたサンプルの組成をThermo Fisher Scientific社ICP発光分光分析装置で測定したところ、Sn9.7質量%、Bi51.8質量%、In37.9質量%、Ag0.6質量%であった。図24に得られためっき積層物の外観写真を示す。
[実施例2−1、2−2]
実施例1と同様の方法で、めっき積層の順番と各めっき成分のめっき時間を変えて、種々のSn−Bi−In組成に調製しためっき積層物サンプルを作製した。
表4(めっき積層物の組成分析と融点測定結果)に、実施例2−1、2−2で得られたSn−Bi−In系めっき積層物の組成分析結果および融点測定結果を示す。また、融点測定時のDSC測定プロファイルの代表例として、実施例2−1,2−2を図29、30に示す。
Figure 2021048391
本発明は、本発明の接合部材およびその製造方法は、半導体電子部品と配線基板のPbフリーのはんだ付け実装用途に好適に利用することができる。また、特に低温接合が可能であることからフレキシブル基板(樹脂基板)や圧電素子CDTe半導体素子、CCD素子、フォログラム素子などの耐熱性の低い電子部品の低温実装の方法に、好適に用いることができる。
1 基板
2 保護膜
3 パッド
4 給電膜
5 レジスト膜
6 アンダーメタル
7 積層めっき層
8 はんだ合金バンプ
9 はんだ合金バンプ
10 接合用の金属膜

Claims (16)

  1. Sn−Bi−In三元状態図で、Snがx質量%、Biがy質量%、Inがz質量%である点を(x、y、z)とするとき、
    点1(1、69,30)、点2(40、10、50)、点3(26、52、22)、点4(1、25、74)の4点を頂点とする四角形の範囲内となるように、Snめっき、Biめっき、およびInめっきをそれぞれ行って得られる積層めっき層を、被めっき物上に形成するSn−Bi−In系低融点接合部材の製造方法。
  2. 前記被めっき物が、Ti、Ni、Cu、Au、Sn、Ag、Cr、Pd、Pt、W、Co、TiW、NiP、NiB、NiCo、およびNiVからなる群から選択される1以上のアンダーメタルを成膜したものを有し、その上に前記積層めっき層を形成する請求項1に記載のSn−Bi−In系低融点接合部材の製造方法。
  3. 前記被めっき物に初めに行うめっきがSnめっきまたはBiめっきであり、前記Snめっきおよび前記Biめっきを行った後に、前記Inめっきを行う請求項1または2に記載のSn−Bi−In系低融点接合部材の製造方法。
  4. 前記積層めっき層が、Ag、Cu、Ni、Zn、およびSbからなる群から選択される1以上の混合成分を含み、前記混合成分の合計質量が0.001〜3.0質量%である請求項1〜3のいずれかに記載のSn−Bi−In系低融点接合部材の製造方法。
  5. SnとBiとInとの合計を100質量%としたとき、Snを22〜30質量%、Biを20〜28質量%、Inを42〜58質量%含む組成、または、Snを15〜19質量%、Biを43〜51質量%、Inを30〜42質量%含む組成となるように、前記積層めっき層を形成する請求項1〜4のいずれかに記載のSn−Bi−In系低融点接合部材の製造方法。
  6. 前記被めっき物が、大きさが1mm以下である、微小金属ボール、導電性の金属の被覆層を有する微小樹脂ボール、はんだ合金の被覆層を有する微小樹脂ボール、および微小ピン部材からなる群から選択されるいずれかの微小コア材であり、前記微小コア材が前記積層めっき層で被覆された微小部材を製造する請求項1〜5のいずれかに記載のSn−Bi−In系低融点接合部材の製造方法。
  7. 導電性接合部のパッド上に配置された請求項1〜6のいずれかに記載の製造方法で製造されたSn−Bi−In系低融点接合部材を、加熱リフローしてバンプを形成するSn−Bi−In系低融点接合部材の製造方法。
  8. 配線基板と、半導体チップ表面との間に配置された請求項1〜7のいずれかに記載の製造方法により製造されたSn−Bi−In系低融点接合部材を、
    80〜135℃の範囲内で加熱リフローして前記配線基板と前記半導体チップとを前記Sn−Bi−In系低融点接合部材により接合する半導体電子回路の実装方法。
  9. Sn−Bi−In三元状態図で、Snがx質量%、Biがy質量%、Inがz質量%である点を(x、y、z)とするとき、
    点1(1、69,30)、点2(40、10、50)、点3(26、52、22)、点4(1、25、74)の4点を頂点とする四角形の範囲内であり、Sn、Bi、およびInの濃度差がある複数の層が積層された積層めっき層を有するSn−Bi−In系低融点接合部材。
  10. 前記積層めっき層が、少なくとも、SnとInを含むSnIn層と、BiとInを含むBiIn層を有する請求項9記載のSn−Bi−In系低融点接合部材。
  11. 前記積層めっき層が積層される被めっき物が、Ti、Ni、Cu、Au、Sn、Ag、Cr、Pd、Pt、W、Co、TiW、NiP、NiB、NiCo、およびNiVからなる群から選択される1以上のアンダーメタルの層を有し、前記アンダーメタル層の上に前記積層めっき層を有する請求項9または10に記載のSn−Bi−In系低融点接合部材。
  12. 前記積層めっき層が、Ag、Cu、Ni、Zn、およびSbからなる群から選択される1以上の混合成分を含み、前記積層めっき層における前記混合成分の合計質量が0.001〜3.0質量%である請求項9〜11のいずれかに記載のSn−Bi−In系低融点接合部材。
  13. 前記積層めっき層が、SnとBiとInとの合計を100質量%としたとき、Snを22〜30質量%、Biを20〜28質量%、Inを42〜58質量%含む組成、または、Snを15〜19質量%、Biを43〜51質量%、Inを30〜42質量%含む組成である請求項9〜12のいずれかに記載のSn−Bi−In系低融点接合部材。
  14. 前記積層めっき層が積層される被めっき物が、大きさが1mm以下である、微小金属ボール、導電性の金属の被覆層を有する微小樹脂ボール、はんだ合金の被覆層を有する微小樹脂ボール、および微小ピン部材からなる群から選択されるいずれかの微小コア材であり、前記微小コア材の表面に前記積層めっき層を有する微小部材である請求項9〜13のいずれかに記載のSn−Bi−In系低融点接合部材。
  15. 請求項9〜14のいずれかに記載のSn−Bi−In系低融点接合部材の前記積層めっき層を、加熱リフローさせてなるSn−Bi−In系低融点接合部材。
  16. 請求項9〜15のいずれかに記載のSn−Bi−In系低融点接合部材を有することを特徴とする半導体電子回路。
JP2020149164A 2019-09-11 2020-09-04 Sn-Bi-In系低融点接合部材および、その製造方法、ならびに半導体電子回路およびその実装方法 Active JP7091405B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019165699 2019-09-11
JP2019165699 2019-09-11

Publications (2)

Publication Number Publication Date
JP2021048391A true JP2021048391A (ja) 2021-03-25
JP7091405B2 JP7091405B2 (ja) 2022-06-27

Family

ID=74876641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020149164A Active JP7091405B2 (ja) 2019-09-11 2020-09-04 Sn-Bi-In系低融点接合部材および、その製造方法、ならびに半導体電子回路およびその実装方法

Country Status (1)

Country Link
JP (1) JP7091405B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021048392A (ja) * 2019-09-11 2021-03-25 株式会社新菱 Sn−Bi−In系低融点接合部材および半導体電子回路
WO2022050185A1 (ja) * 2020-09-04 2022-03-10 株式会社新菱 低融点接合部材およびその製造方法ならびに半導体電子回路およびその実装方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH071178A (ja) * 1993-06-16 1995-01-06 Internatl Business Mach Corp <Ibm> 三成分はんだ合金
JP2000511466A (ja) * 1996-05-10 2000-09-05 フォード、モーター、カンパニー ロウ組成
JP2001219267A (ja) * 2000-02-09 2001-08-14 Nippon Macdermid Kk 錫−インジウム−ビスマスはんだ合金めっき層の形成方法
WO2008016140A1 (en) * 2006-08-04 2008-02-07 Panasonic Corporation Bonding material, bonded portion and circuit board
JP4086949B2 (ja) * 1998-02-10 2008-05-14 古河電気工業株式会社 金属被覆部材
JP5534122B1 (ja) * 2014-02-04 2014-06-25 千住金属工業株式会社 核ボール、はんだペースト、フォームはんだ、フラックスコート核ボールおよびはんだ継手
WO2016056656A1 (ja) * 2014-10-10 2016-04-14 石原ケミカル株式会社 合金バンプの製造方法
JP2018079480A (ja) * 2016-11-14 2018-05-24 住友金属鉱山株式会社 低温用のBi−In−Sn系はんだ合金、それを用いた電子部品実装基板及びその実装基板を搭載した装置
JP2021048392A (ja) * 2019-09-11 2021-03-25 株式会社新菱 Sn−Bi−In系低融点接合部材および半導体電子回路

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH071178A (ja) * 1993-06-16 1995-01-06 Internatl Business Mach Corp <Ibm> 三成分はんだ合金
JP2000511466A (ja) * 1996-05-10 2000-09-05 フォード、モーター、カンパニー ロウ組成
JP4086949B2 (ja) * 1998-02-10 2008-05-14 古河電気工業株式会社 金属被覆部材
JP2001219267A (ja) * 2000-02-09 2001-08-14 Nippon Macdermid Kk 錫−インジウム−ビスマスはんだ合金めっき層の形成方法
WO2008016140A1 (en) * 2006-08-04 2008-02-07 Panasonic Corporation Bonding material, bonded portion and circuit board
JP5534122B1 (ja) * 2014-02-04 2014-06-25 千住金属工業株式会社 核ボール、はんだペースト、フォームはんだ、フラックスコート核ボールおよびはんだ継手
WO2016056656A1 (ja) * 2014-10-10 2016-04-14 石原ケミカル株式会社 合金バンプの製造方法
JP2018079480A (ja) * 2016-11-14 2018-05-24 住友金属鉱山株式会社 低温用のBi−In−Sn系はんだ合金、それを用いた電子部品実装基板及びその実装基板を搭載した装置
JP2021048392A (ja) * 2019-09-11 2021-03-25 株式会社新菱 Sn−Bi−In系低融点接合部材および半導体電子回路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021048392A (ja) * 2019-09-11 2021-03-25 株式会社新菱 Sn−Bi−In系低融点接合部材および半導体電子回路
JP7091406B2 (ja) 2019-09-11 2022-06-27 株式会社新菱 Sn-Bi-In系低融点接合部材、微小部材および半導体電子回路、バンプの製造方法ならびに半導体電子回路の実装方法
WO2022050185A1 (ja) * 2020-09-04 2022-03-10 株式会社新菱 低融点接合部材およびその製造方法ならびに半導体電子回路およびその実装方法
US20230347453A1 (en) * 2020-09-04 2023-11-02 Shinryo Corporation Low melting-point bonding member, method for producing same, semiconductor electronic circuit, and method for mounting said semiconductor electronic circuit

Also Published As

Publication number Publication date
JP7091405B2 (ja) 2022-06-27

Similar Documents

Publication Publication Date Title
JP7091406B2 (ja) Sn-Bi-In系低融点接合部材、微小部材および半導体電子回路、バンプの製造方法ならびに半導体電子回路の実装方法
JP4753090B2 (ja) はんだペースト、及び電子装置
JP2000260801A (ja) 半導体素子およびその製造方法
JP7091405B2 (ja) Sn-Bi-In系低融点接合部材および、その製造方法、ならびに半導体電子回路およびその実装方法
TWI505898B (zh) A bonding method, a bonding structure, and a method for manufacturing the same
KR20160104086A (ko) 납 프리 땜납 볼
WO2021049437A1 (ja) Sn-Bi-In系低融点接合部材およびその製造方法、ならびに半導体電子回路およびその実装方法
TW201246489A (en) Printed circuit board for semiconductor package
KR20140119693A (ko) 배선 기판 및 배선 기판의 제조 방법
Zheng et al. Intermetallic growth on PWBs soldered with Sn3. 8Ag0. 7Cu
JPH08164496A (ja) Sn−Zn系、Sn−Zn−Bi系はんだ及びその表面処理方法並びにそれを用いた実装品
WO2004105053A1 (ja) 導電性ボール、電子部品の電極の形成方法および電子部品ならびに電子機器
JP7080867B2 (ja) Sn-Bi-In系低融点接合部材、微小部材および半導体電子回路、バンプの製造方法ならびに半導体電子回路の実装方法
JP2010040691A (ja) 鉛フリーバンプ形成方法
JP7080939B2 (ja) 低融点接合部材およびその製造方法ならびに半導体電子回路およびその実装方法
Gupte et al. Effect of solder paste volume and reflow parameters on solder paste wicking and joint shear strength of Ni–Au-coated Cu spheres
WO2022050186A1 (ja) Sn-In系低融点接合部材およびその製造方法ならびに半導体電子回路およびその実装方法
JP2007044718A (ja) 金属ボール、金属ボールの作製方法、めっき構造物および半田付け方法
JP2008147375A (ja) 半導体装置、回路配線基板及び半導体装置の製造方法
Arshad et al. Under bump metallurgy (UBM)-A technology review for flip chip packaging
Karim et al. Lead-free bump interconnections for flip-chip applications
JP3916850B2 (ja) 半導体装置
TWI313923B (en) Surface structure of semiconductor package substrate
Baumgartner et al. Printing solder paste in dry film-a low cost fine-pitch bumping technique
JP3980473B2 (ja) 電子部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220112

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20220112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220614

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220615

R150 Certificate of patent or registration of utility model

Ref document number: 7091405

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150