KR20160098484A - 저머늄의 사이클 퇴적 - Google Patents

저머늄의 사이클 퇴적 Download PDF

Info

Publication number
KR20160098484A
KR20160098484A KR1020167019345A KR20167019345A KR20160098484A KR 20160098484 A KR20160098484 A KR 20160098484A KR 1020167019345 A KR1020167019345 A KR 1020167019345A KR 20167019345 A KR20167019345 A KR 20167019345A KR 20160098484 A KR20160098484 A KR 20160098484A
Authority
KR
South Korea
Prior art keywords
germanium
substrate
precursor
nitrogen
thin film
Prior art date
Application number
KR1020167019345A
Other languages
English (en)
Other versions
KR102143410B1 (ko
Inventor
라이야 에이치. 마테로
Original Assignee
에이에스엠 아이피 홀딩 비.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이에스엠 아이피 홀딩 비.브이. filed Critical 에이에스엠 아이피 홀딩 비.브이.
Publication of KR20160098484A publication Critical patent/KR20160098484A/ko
Application granted granted Critical
Publication of KR102143410B1 publication Critical patent/KR102143410B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/28—Deposition of only one other non-metal element
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

일부 태양들에서, 사이클 퇴적 공정을 사용한 저머늄 박막의 형성 방법들이 제공된다. 일부 실시예들에 있어서, 상기 저머늄 박막은 반응 챔버 내에서 기판 상에 형성되고, 상기 공정은 상기 기판을 기상 저머늄 전구체 및 질소 반응물과 교대로, 및 순차적으로 접촉시키는 단계의 하나 또는 그 이상의 퇴적 사이클들을 포함한다. 일부 실시예들에 있어서, 상기 공정은 요구되는 두께의 저머늄 박막이 형성되었을 때까지 반복된다.

Description

저머늄의 사이클 퇴적{Cyclical deposition of germanium}
[1] 본 출원은 저머늄 막들의 형성을 위한 퇴적 공정들에 관한 것이다.
[2] 저머늄 박막들은 다양한 용도로, 특히 반도체 산업에서 사용된다. 예를 들어, 저머늄 소자들은 Ge의 높은 정공 이동도(hole mobility)에 의해 관심의 대상이다. HfO2 고유전율 물질과의 낮은 Dit의 계면 형성은 우수한 Ge계 핀펫들(finFETs)을 가능하게 할 것이다. 저머늄 막들은 에피택셜층들, 희생층들 및 저머나이드들(germanides)의 형성을 위하여 또한 사용될 수 있다. 많은 상황들에서, 상기 막들은 핀펫들의 형성에서와 같이 높은 종횡비(aspect ratio)의 구조물들 상에 퇴적된다. 고도로 콘포말한 공정들에 의해 상대적으로 낮은 온도에서 상대적으로 순수한 저머늄의 퇴적이 어려웠다.
[3] 일부 태양들에서, 사이클 퇴적 공정을 사용한 저머늄 박막의 형성 방법들이 제공된다. 일부 실시예들에 있어서, 상기 저머늄 박막은 반응 챔버 내에서 기판 상에 형성되고, 상기 공정은 상기 기판을 기상 저머늄 전구체 및 질소 반응물에 교대로, 및 순차적으로 접촉시키는 단계의 하나 또는 그 이상의 퇴적 사이클들을 포함한다. 일부 실시예들에 있어서, 상기 공정은 요구되는 두께의 저머늄 박막이 형성되었을 때까지 반복된다.
[4] 일부 실시예들에 따르면, 상기 기판을 기상 저머늄 전구체와 접촉시킨 이후에, 만약 있다면 상기 기판으로부터 여분의 저머늄 전구체 및 반응 부산물들을 제거하도록 상기 기판이 퍼지 가스 및/또는 진공에 노출된다. 일부 실시예들에 있어서, 상기 기판을 기상 질소 반응물과 접촉시킨 이후에, 만약 있다면 상기 기판으로부터 여분의 질소 반응물 및 반응 부산물들을 제거하도록 상기 기판이 퍼지 가스 및/또는 진공에 노출된다.
[5] 일부 실시예들에 따르면, 상기 저머늄 반응물은 각각의 퇴적 사이클에서 적어도 부분적으로 분해된다. 일부 실시예들에 있어서, 상기 공정은 다른 전구체의 존재 없이 상기 저머늄 전구체가 분해되는 온도보다 낮은 온도에서 수행된다. 일부 실시예들에 있어서, 상기 공정은 약 600℃보다 낮은 온도에서 수행된다. 일부 실시예들에 있어서, 상기 공정은 약 500℃보다 낮은 온도에서 수행된다.
[6] 일부 실시예들에 따르면, 상기 저머늄 막은 원소 저머늄 막이다. 일부 실시예들에 있어서, 상기 저머늄 막은 약 5 at% 미만의 불순물들을 포함한다. 일부 실시예들에 있어서, 상기 저머늄 막은 약 3 at% 미만의 산소를 함유한다. 일부 실시예들에 있어서, 상기 성장 속도는 약 2 Å/cycle보다 크다.
[7] 일부 실시예들에 따르면, 상기 질소 반응물은 암모니아, 원소 질소, 질소 플라즈마, 또는 질소 래디칼들을 포함한다. 일부 실시예들에 있어서, 상기 Ge-전구체는 저머늄 알콕사이드 또는 알킬아민이다. 일부 실시예들에 있어서, 상기 저머늄 전구체는 저메인(germane)이 아니다. 일부 실시예들에 있어서, 상기 저머늄 전구체는 Ge(OCH2CH3)4이다.
[8] 일부 태양들에서, 사이클 퇴적 공정을 사용한 저머늄 박막의 형성 방법들이 제공되며, 여기서 상기 사이클 공정은 상기 반응 챔버를 통해 질소 반응물을 연속적으로 흘리는 단계, 상기 기판을 기상 Ge 전구체와 접촉시키는 단계, 상기 반응 챔버에 Ge 전구체를 제공하는 것을 중지함에 의해 여분의 전구체 및 만약 있다면 반응 부산물들을 상기 반응 공간으로부터 제거하는 단계, 및 요구되는 두께의 저머늄 박막이 형성되었을 때까지 상기 접촉시키는 단계 및 제거 단계를 반복하는 단계를 포함한다. 일부 실시예들에 있어서, 상기 질소 반응물의 농도는 상기 질소 반응물 및 상기 Ge 전구체 사이의 임의의 기상 반응을 억제하도록 충분히 낮게 유지된다.
[9] 일부 태양들에서, 사이클 퇴적 공정을 사용한 저머늄 박막의 형성 방법들이 제공되며, 여기서 상기 퇴적 사이클들 중 적어도 하나는 상기 기판을 제1 기상 저머늄 전구체와 접촉시키는 단계, 만약 있다면 여분의 저머늄 전구체 및 반응 부산물들을 상기 기판 표면으로부터 제거하도록 상기 기판을 퍼지 가스 및/또는 진공에 노출시키는 단계, 상기 기판을 제2 기상 반응물과 접촉시키는 단계, 만약 있다면 여분의 질소 반응물 및 반응 부산물들을 상기 기판 표면으로부터 제거하도록 상기 기판을 퍼지 가스 및/또는 진공에 노출시키는 단계, 및 요구되는 두께의 저머늄 박막이 형성되었을 때까지 상기 접촉시키는 단계와 제거 단계를 반복하는 단계를 포함한다. 일부 실시예들에 있어서, 상기 제2 반응물은 H2 또는 H2-계 플라즈마 종을 포함하지 않는다. 일부 실시예들에 있어서, 상기 저머늄 박막은 5% 미만의 불순물들을 갖는 원소 저머늄을 포함한다.
[10] 다양한 실시예들은, 첨부한 도면들로부터 더욱 잘 이해될 것이며, 이는 본 발명을 도시하도록 의도되며 본 발명을 한정하기 위한 의도는 아니다.
[11] 도 1은 본 개시의 일부 실시예들에 따른 예시적인 사이클 저머늄 퇴적 공정을 나타낸다.
[12] 도 2a 내지 도 2d는 다른 온도돌에서 퇴적된 다양한 저머늄 막들의 주사 전자 현미경(scanning electron microscope, SEM)으로부터의 이미지들을 나타낸다.
[13] 도 3a 및 도 3b는 각각 375℃ 및 385℃에서 퇴적된 두 개의 저머늄 막들의 SEM 이미지들을 나타낸다.
[14] 일 태양에 있어서, 사이클 퇴적 공정에 의한 저머늄 박막들의 퇴적 방법들이 제공된다. 일부 실시예들에서, 저머늄 박막은 하나 또는 그 이상의 퇴적 사이클들을 포함하는 기체 퇴적 공정에 의해 기판 상에 형성되며, 상기 퇴적 사이클에서 기판이 기상(vapor phase) 저머늄 전구체 및 기상 환원제, 일반적으로 질소 반응물과 교대로, 및 순차적으로 접촉된다. 상기 퇴적 사이클의 제1 부분에서, 저머늄 전구체의 층이 기판 표면 상에 형성된다. 상기 퇴적 사이클의 제2 부분에서, 상기 질소 반응물은 저머늄 박막을 형성하도록 상기 저머늄 전구체와 후속적으로 반응한다.
[15] 일부 실시예들에 있어서, 상기 기체 퇴적 공정은 원자층 퇴적 공정이며, 상기 저머늄 전구체는 분해되지 않는다. 그러나, 일부 실시예들에 있어서, 상기 저머늄 전구체는 상기 퇴적 공정 동안에 적어도 부분적으로 분해된다.
[16] 일부 실시예들에 있어서, 상대적으로 순수한 저머늄 막이 사이클 퇴적 공정에 의해 퇴적된다. 예를 들어, 상기 저머늄 막은 적어도 90%, 95%, 97%, 98%, 또는 일부 실시예들에 있어서 99%의 순수한 저머늄일 수 있다.
[17] 일부 실시예들에 있어서, 상기 저머늄 전구체는 알콕사이드(alkoxide)일 수 있다. 예를 들어, 일부 실시예들에서 상기 저머늄 전구체는 저머늄 에톡사이드(germanium ethoxide, (GeOEt)4) 및 테트라키스(디메틸아미노)저머늄(tetrakis(dimethylamino) germanium, TDMAGe)으로부터 선택된다. 다른 가능한 저머늄 전구체들이 아래에 제공되며, 이는 Ge-O 결합들, Ge-C 결합들(예를 들어, 저머늄 알킬들) 또는 Ge-N 결합들(예를 들어, 저머늄 알킬아민들)을 포함할 수 있다. 일부 실시예들에 있어서, 상기 저머늄 전구체는 할라이드(halide)가 아니다. 일부 실시예들에 있어서, 상기 Ge 전구체는 적어도 하나의 리간드에서는 할라이드를 함유하나, 모든 리간드들 내에서 함유하지는 않는다. 일부 실시예들에 따르면, 상기 저머늄 전구체는 저머늄 및 수소만을 포함하지 않는다. 예를 들어, 일부 실시예들에 있어서 상기 저머늄 전구체는 저메인(gemane, GeHx)이 아니다.
[18] 일부 실시예들에 있어서, 상기 질소 전구체는 NH3와 같은 N-H 결합들을 함유하는 화합물들, 질소 함유 플라즈마, 원자 질소, 및/또는 질소 래디칼들(radicals)을 포함한다.
[19] 일부 실시예들에 있어서, 저머늄 박막들은 기판을 Ge(OCH2CH3)4 및 NH3과 교대로, 및 순차적으로 접촉시킴에 의해 퇴적된다. 일부 실시예들에 있어서, 저머늄 박막들은 기판을 테트라키스(디메틸아미노)저머늄(TDMAGe) 및 NH3과 교대로, 및 순차적으로 접촉시킴에 의해 퇴적된다.
[20] 저머늄 막들은 다양한 다른 용도들에서 사용될 수 있다. 예를 들어, 일부 실시예들에 있어서, 저머늄 막은 에피택셜층(epitaxial layer)으로 작용할 수 있다. 일부 실시예들에 있어서, 저머늄 막은 에피택셜 또는 단결정층으로 작용하지 않는다. 일부 실시예들에 있어서, 저머늄 막은 희생층(sacrificial layer)으로 작용할 수 있다. 일부 실시예들에 있어서, 저머늄층은 저머나이드의 형성을 위하여 사용될 수 있다. 일부 실시예들에 있어서, 저머늄층은 저머늄 응축(condensation) 공정 내에서 사용될 수 있다. 일부 실시예들에 있어서, 저머늄층은 핀펫 구조물과 같은 높은 종횡비의 구조물 상에 퇴적될 수 있다. 저머늄 박막들이 사용되는 다른 용도들은 당업자에게 명백할 것이다. 예를 들어, 저머늄 박막들은 광학 어플리케이션들 내에서 용도를 찾을 수 있다. 일부 실시예들에 있어서, 저머늄 막들은 상기 어플리케이션에 따라 요구되는 대로 퇴적 이후에 어닐링될 수 있다.
[21] 여기 개시된 사이클 퇴적 공정들은 저머늄 막들의 콘포말한 퇴적을 가능하게 한다. 일부 실시예들에 있어서, 퇴적된 상기 저머늄 막들은 적어도 50%, 80%, 90%, 95% 또는 그 이상의 콘포말리티를 갖는다. 일부 실시예들에 있어서, 상기 막들은 약 100% 콘포말하다.
[22] 상기 기판은 예를 들어 반도체 기판일 수 있다. 일부 실시예들에 있어서, 상기 기판 표면은 H-터미네이션된다(terminated).
[23] 상기 기판은 상기 저머늄 층의 퇴적 단계 이전에 처리될 수 있다. 예를 들어, 상기 기판은 저머늄을 퇴적하기 전에 공기 노출 동안의 산화를 방지하도록 패시베이션 화학물질로 처리될 수 있다. 다른 실시예들에 있어서, 상기 기판은 저머늄을 퇴적하기 전에 계면층을 형성하도록 처리된다.
[24] 일부 실시예들에 있어서, 저머늄 퇴적 이후에, 추가적인 막이 퇴적된다. 상기 추가적인 막은 상기 저머늄층 직접 상부에 위치하며, 접촉할 수 있다. 일부 실시예들에 있어서, 예를 들어 금속 저머나이드를 형성하기 위하여 금속막은 상기 저머늄 막 상부에 퇴적된다. 니켈은 저머늄층 상부에 퇴적될 수 있고, 후속적으로 니켈 저머나이드를 형성하도록 어닐링될 수 있다. 일부 실시예들에 있어서, 상기 저머늄이 퇴적된 이후에 고유전율 막이 퇴적된다. 고유전율층 또는 다른 막은 ALD에 의해, 또는 다른 알려진 퇴적 방법들에 의해 퇴적될 수 있다. 일부 실시예들에 있어서, 상기 저머늄층 상부에 HfO2층이 퇴적된다. 일부 실시예들에 있어서, Al2O3층이 상기 저머늄층 상부에 퇴적된다. 일부 실시예들에 있어서, 저머늄 막의 상부에 퇴적된 막을 위한 퇴적 공정은 산소 소스로서 물을 사용한다. 일부 실시예들에 있어서, 저머늄 막의 상부에 퇴적되는 막을 위한 퇴적 공정은 산소 소스로서 오존(ozone)을 사용한다. 일부 실시예들에 있어서, 저머늄 막의 상부에 퇴적되는 막을 위한 퇴적 공정은 산소 소스로서 산소 원자들, 산소 래디칼들 또는 산소 함유 플라즈마를 사용한다.
사이클 퇴적 공정
[25] 앞서 언급한 것과 같이, 여기 설명된 공정들은 콘포말한 저머늄 층들을 퇴적하기 위한 사이클 층 퇴적 기술들의 사용을 가능하게 한다. 사이클 퇴적 공정은 대부분 표면-조절되며(surface-controlled)(기판 표면에서의 조절된 반응들에 기초하며), 따라서 상대적으로 낮은 온도들에서 높은 콘포말리티를 제공하기 위한 이점을 갖는다. 그러나, 일부 실시예들에 있어서, 저머늄 전구체는 적어도 부분적으로 분해될 수 있다. 따라서, 일부 실시예들에 있어서, 여기 설명된 사이클 공정은 전구체들의 분해가 관찰되지 않는 순수한 ALD 공정이다. 다른 실시예들에 있어서, 반응 온도와 같은 반응 조건들이 적어도 일부의 분해가 일어나도록 선택된다.
[26] 사이클 퇴적 공정들은 그 안에 함유된 기판 표면과 상호작용하도록 반응 공간에 기상 반응물들을 교대로 제공하는 단계에 기초한다. 기상 반응들은 반응 챔버 내로 상기 전구체들을 교대로, 및 순차적으로 공급함에 의해 방지된다. 기상 반응물들은, 예를 들어 반응물 펄스들 사이에서 상기 반응 챔버로부터 여분의 반응물들 및/또는 반응 부산물들을 제거함에 의해 상기 반응 챔버 내에서 서로 분리될 수 있다. 제거는 퍼지 가스 및/또는 인가된 진공의 사용을 통해 일어날 수 있다.
[27] 간략히, 기판이 반응 챔버 내로 로딩되고, 일반적으로 낮아진 압력에서 적합한 퇴적 온도까지 가열된다. 퇴적 온도들은, 다른 반응물의 존재 하에서 상기 저머늄 전구체가 분해되지 않는 온도 이상 및 상기 저머늄 전구체의 열 분해 온도 이하로 유지될 수 있다. 상기 온도는 또한 요구되는 표면 반응들을 위한 활성화 에너지를 제공하도록 충분히 높은 레벨이어야 한다. 다른 화합물들의 분해 온도들의 차이에 의해, 임의의 주어진 실시예에서의 실제 반응온도는 특정하게 선택된 전구체들에 기초하여 선택될 수 있다. 일부 실시예들에 있어서, 상기 퇴적 온도는 약 600℃보다 낮다. 일부 실시예들에 있어서, 상기 퇴적 온도는 약 500℃보다 낮다. 일부 실시예들에 있어서, 상기 퇴적 온도는 약 450℃보다 낮다. 일부 실시예들에 있어서, 상기 퇴적 온도는 바람직하게는 약 400℃보다 낮고, 일부 경우들에서는, 약 375℃보다 낮다.
[28] 제1 저머늄 반응물은 기상 펄스의 형태로 상기 챔버 내로 안내되고(conducted), 기판의 표면과 접촉한다. 일부 실시예들에 있어서, 상기 기판 표면은 3차원 구조물을 포함한다. 일부 실시예들에 있어서, 상기 저머늄 전구체의 약 하나의 단분자층(monolayer) 이상이 흡착되도록 조건들이 바람직하게는 선택된다. 여분의 제1 반응물 및 만약 있다면 반응 부산물들이 상기 기판 및 기판 표면, 그리고 상기 기판 및 기판 표면의 인접부로부터 제거될 수 있다. 일부 실시예들에 있어서, 반응물 및 만약 있다면 반응 부산물들이 퍼지 단계에 의해 제거될 수 있다. 퍼지 단계는 예를 들어 질소 또는 아르곤과 같은 불활성 기체의 펄스와 함께 달성될 수 있다.
[29] 상기 반응 챔버를 퍼지하는 단계는 기상 전구체들 및/또는 기상 부산물들이, 진공 펌프로 상기 챔버를 배기함에 의해, 및/또는 아르곤 또는 질소와 같은 불활성 기체로 상기 반응기 내부의 기체를 교체함에 의해서와 같이, 상기 반응 챔버로부터 제거됨을 의미한다. 일반적인 퍼지 시간들은 약 0.05 초 내지 약 20 초이며, 더욱 바람직하게는 약 1 초 내지 약 10 초이고, 더욱 바람직하게는 약 1 초 내지 약 2 초이다. 그러나, 극히 높은 종횡비의 구조물들 또는 복잡한 표면 모폴로지를 갖는 다른 구조물들 상에 층들을 퇴적할 때와 같이, 필요하다면 다른 퍼지 시간들이 사용될 수 있다. 적합한 퍼지 시간들은 특정한 상황들에 기초하여 당업자에 의해 즉각적으로 결정될 수 있다.
[30] 상기 기판 표면 또는 상기 기판의 영역으로부터 여분의 반응물들, 금속 전구체들 또는 질소 반응물들, 반응 부산물들 등을 제거하기 위한 다른 방법은 상기 반응물 및/또는 반응 부산물들을 함유하는 위치로부터 상기 기판을 물리적으로 이동하는 단계를 포함할 수 있다.
[31] 제2 기상 반응물은 본질적으로 순수한 저머늄을 형성하도록 상기 표면 상에서 상기 제1 저머늄 반응물과 반응하는 상기 챔버 내로 펄스된다. 상기 제2 반응물은 상기 기판 표면 상에서 상기 제1 반응물로부터 리간드들을 제거하는 환원제이다. 일부 실시예들에 있어서, 상기 제2 반응물은 질소 반응물이다. 바람직하게는 불활성 기체의 도움으로 예를 들어 상기 반응 챔버 밖으로 퍼지함에 의해, 여분의 제2 반응물 및 상기 표면 반응의 기상 부산물들은 상기 기판으로부터 제거된다. 펄스 및 제거하는 단계들은 상기 기판 상에 요구되는 두께의 저머늄 박막이 형성되었을 때까지 반복되며, 각각의 사이클은 일반적으로 대략 하나의 단분자층 이상을 남긴다.
[32] 앞서 언급한 바와 같이, 일부 실시예들에 있어서 각각의 펄스 또는 각각의 사이클의 단계는 자기-제한적(self-limiting)일 수 있다. 여분의 반응물 전구체들은 투과 가능한(susceptible) 구조물의 표면들을 포화시키도록 각각의 단계 내에서 공급된다. 표면 포화는 모든 가능한 반응성 사이트들(예를 들어, 물리적 크기가 또는 "입체 장애(steric hindrance)" 제한들이 가해지는)의 반응물의 차지(occupation)를 보장하며, 따라서 훌륭한 스텝 커버리지를 보장한다. 일부 배열들에서, 상기 질소 반응물과 조합하여 상기 저머늄 반응물의 일부 분해를 가능하게 하도록 상기 반응 온도를 조절함에 의해 자기-제한적 거동의 정도가 조절될 수 있다.
[33] 일부 실시예들에 있어서, 상기 제2 질소 반응물은 상기 퇴적 공정을 통해 연속적으로 제공될 수 있다. 따라서, 일부 실시예들에 있어서, 질소 반응물이 상기 퇴적 공정을 통해 연속적으로 흐르고, 저머늄 전구체는 일정한 간격들로 제공된다. 일부 실시예들에 있어서, 질소 반응물은 낮은 농도로 연속적으로 흐른다. 상기 농도는 상기 저머늄 전구체와 상기 질소 반응물 사이의 기상 반응들을 방지하기에 충분히 낮게 유지되고, 이에 따라 상기 공정의 상기 표면-조절되는 특성을 유지한다.
[34] 일부 실시예들에 있어서, 반응 공간은 단일-웨이퍼 반응기 또는 동시에 다수의 기판들 상에서 퇴적이 발생하는 뱃치 반응기(batch reactor)일 수 있다. 일부 실시예들에 있어서, 반도체 작업물과 같은, 그 상부에 퇴적이 요구되는 기판이 반응기 내부로 로딩된다. 반응기는 그 내부에서 집적 회로의 형성에서의 다양한 다른 공정들이 수행되는 클러스터 툴의 일부분일 수 있다. 일부 실시예들에 있어서, 흐름-타입(flow-type)의 반응기가 사용된다. 일부 실시예들에 있어서, 고용적(high-volume) 제조가능 단일 웨이퍼 반응기가 사용된다. 다른 실시예들에 있어서, 다수의 기판들을 포함하는 뱃치 반응기가 사용된다. 뱃치 반응기들이 사용되는 실시예들에 있어서, 기판들의 개수는 10 내지 200의 범위, 50 내지 150의 범위, 또는 100 내지 130의 범위일 수 있다.
[35] 일부 실시예들에 따르면, 샤워헤드 반응기가 사용될 수 있다.
[36] 사용될 수 있는 적합한 반응기들의 예시들은 ASM America, Inc (Phoenix, Arizona) 및 ASM Europe B.V. (Almere, Netherland)로부터 얻을 수 있는 F-120® 반응기, F-450® 반응기, Pulsar® 2000 및 Pulsar® 3000과 같은 Pulsar® 반응기들, EmerALD® 반응기 및 Advance® 400 시리즈 반응기 등과 같은 상용 가능한 장치를 포함한다. 다른 상용 가능한 반응기들은 Eagle® XP 및 XP8의 상표 하에서 ASM Japan K.K(Tokyo, Japan)으로부터 반응기들을 포함한다. 이러한 반응기들에 더하여, 상기 전구체들을 펄스하기 위한 적합한 장비 및 수단들이 장착된 CVD 반응기들을 포함하여, 박막들의 성장이 가능한 많은 다른 유형들의 반응기들이 채용될 수 있다.
[37] 적합한 뱃치 반응기들은 ALDA400TM 및 A412TM의 상표 하에서 ASM Europe B.V(Almere, Netherlands)으로부터 상용 가능한 반응기들을 포함하나, 이에 한정되는 것은 아니다. 일부 실시예들에 있어서, 공정 동안에 보트(boat)가 회전하는 A412TM와 같은 수직형 뱃치 반응기가 사용된다. 따라서, 일부 실시예들에 있어서, 상기 웨이퍼들은 공정 동안에 회전한다. 뱃치 반응기가 사용되는 일부 실시예들에 있어서, 웨이퍼-대-웨이퍼 균일성은 3% 미만이거나(1 시그마), 2% 미만이거나, 1% 미만이거나, 또는 0.5% 미만이다.
[38] 여기 설명된 사이클 저머늄 공정들은 반응기 내에서, 또는 클러스터 툴에 연결된 반응 공간 내에서 선택적으로 수행될 수 있다. 클러스터 툴 내에서, 각각의 반응 공간이 하나의 타입의 공정에 바쳐지므로(dedicated), 각각의 모듈 내의 상기 반응 공간의 온도는 일정하게 유지될 수 있고, 이는 각각의 작동 이전에 그 내부에서 공정 온도까지 상기 기판이 가열되는 반응기와 비교할 때, 수율을 향상시킨다.
[39] 도 1을 참조하면, 일부 실시예들에 따르면, 저머늄 박막은 다수의 펄스 사이클들을 포함하는 사이클 퇴적 공정(100)에 의해 형성되고, 각각의 사이클은:
단계 120에서 상기 기판 표면을 Ge 전구체와 접촉시키도록 상기 반응 챔버 내로 기체화된 제1 Ge 전구체의 펄스를 제공하는 단계;
단계 130에서 만약 있다면 여분의 Ge 전구체 및 반응 부산물들을 제거하는 단계;
단계 140에서 상기 반응 챔버 내로 제2 질소 반응물의 펄스를 제공하는 단계;
단계 150에서, 여분의 제2 반응물과, 상기 기판의 제1 표면 상의 상기 Ge 전구체 층과 상기 제2 반응물 사이의 반응 내에서 형성된 임의의 기상 부산물들을 제거하는 단계; 및
단계 160에서 요구되는 두께의 저머늄 박막이 형성되었을 때까지 펄스하는 단계 및 제거하는 단계들을 반복하는 단계를 포함한다.
[40] 앞서 언급한 바와 같이, 일부 실시예들에 있어서, 상기 기판은 퇴적 공정(100)을 시작하기 전에 전처리될 수 있다. 도 1에서, 이는 기판에 선택적으로 전처리 공정이 가해지는 단계 110에 의해 표시된다.
[41] 상기 Ge 전구체가 상기 기판을 접촉할 때, 상기 Ge 전구체는 적어도 단분자층, 단분자층보다 적게, 또는 단분자층보다 많이 형성될 수 있다.
[42] 일부 실시예들에 있어서, 캐리어 가스는 상기 퇴적 공정을 통해 상기 반응 공간으로 연속적으로 흘려진다. 각각의 퇴적 사이클 내에서, 상기 제1 저머늄 전구체가 상기 반응 챔버 내로 펄스된다. 여분의 저머늄 전구체는 이후 상기 반응 챔버로부터 제거된다. 일부 실시예들에 있어서, 상기 캐리어 가스는 질소를 포함한다. 일부 실시예들에 있어서, 개별적인 퍼지 가스가 사용된다.
[43] 상기 사이클 공정들 내에서 채용되는 상기 Ge 전구체는, 상기 Ge 전구체가 상기 반응 챔버 내로 도입되고 상기 기판 표면과 접촉되기 전에 기체 상태이라는 점을 가정할 때, 표준 조건(실온 및 대기압) 하에서 고체, 액체 또는 기체 물질일 수 있다.
[44] 기체화된 반응물을 상기 반응 챔버 내로 "펄스하는 단계"는 상기 전구체 기체가 제한된 기간의 시간 동안 상기 챔버 내로 도입된다는 것을 의미한다. 일반적으로, 상기 펄스 시간은 약 0.05 초 내지 약 10 초이다. 그러나, 예를 들어 기판 종류 및 그 표면적을 포함하여 특정한 상황들에 의존하여, 상기 펄스 시간은 약 10 초보다 더 클 수도 있다.
[45] 일부 실시예들에 있어서, 예를 들어 단일 웨이퍼 반응기 내의 300 mm 웨이퍼를 위하여, 상기 Ge 전구체는 약 0.05 초 내지 10 초간 펄스되고, 약 0.1 초 내지 약 5 초, 또는 약 0.3 초 내지 약 3.0 초간 펄스된다.
[46] 상기 질소 반응물은 약 0.05 초 내지 약 10 초간, 약 0.1 초 내지 약 5 초, 또는 약 0.2 초 내지 약 3.0 초간 펄스된다. 그러나, 하나 또는 모든 반응물들을 위한 펄스 시간들은 일부 경우들에서는 수 분 단위일 수 있다. 각각의 반응물을 위한 최적의 펄스 시간은 특정한 상황들에 기초하여 당업자에 의해 결정될 수 있다.
[47] 앞서 언급한 바와 같이, 일부 실시예들에 있어서 상기 Ge 전구체는 저머늄 알콕사이드, 예를 들어 Ge(OEt)4 또는 Ge(OMe)4이다. 일부 실시예들에 있어서, 상기 Ge 전구체는 TDMAGe이다. 일부 실시예들에 있어서, 상기 Ge 전구체는 알킬 및/또는 알킬아민기들을 포함한다. 일부 실시예들에 있어서, 상기 Ge 전구체는 할라이드가 아니다. 일부 실시예들에 있어서, 상기 Ge 전구체는 적어도 하나의 리간드에서 할로겐을 포함할 수 있으나, 모든 리간드 내에서 포함하지는 않는다. 상기 저머늄 전구체는 아르곤과 같은 불활성 캐리어 가스의 도움으로 제공될 수 있다.
[48] 일부 실시예들에 있어서, 상기 질소 반응물은 질소-수소 결합을 포함한다. 일부 실시예들에 있어서, 상기 질소 반응물은 암모니아(NH3)이다. 일부 실시예들에 있어서, 상기 질소 반응물은 분자 질소이다. 일부 실시예들에 있어서, 상기 질소 반응물은 질소 함유 플라즈마이다. 일부 실시예들에 있어서, 상기 질소 소스는 활성화되거나 여기된(excited) 질소 종을 포함한다. 상기 질소 반응물은 아르곤과 같은 불활성 가스와 질소 반응물의 혼합물일 수 있는 질소-함유 가스 펄스 내에서 제공될 수 있다.
[49] 일부 실시예들에 있어서, 질소-함유 플라즈마는 상기 반응기 내에서 형성된다. 일부 실시예들에 있어서, 상기 플라즈마는 상기 기판의 상부 및 상기 기판에 근접한 부분에서 인-시츄(in-situ)로 형성될 수 있다. 다른 실시예들에 있어서, 상기 플라즈마는 리모트 플라즈마 생성기 내의 반응 챔버에서 상류로(upstream) 형성되고, 플라즈마 산물들은 상기 기판을 접촉하도록 상기 반응 챔버로 인도된다. 당업자에게 이해될 수 있는 것과 같이, 리모트 플라즈마의 경우에서, 상기 기판으로의 경로는 전기적으로 중성인 종을 최대화하고, 상기 기판에 도달하기 전에 이온 생존을 최소화하도록 최적화될 수 있다.
[50] 사용되는 상기 질소 반응물과 무관하게, 본 개시의 일부 실시예들에 있어서, 질소 반응물의 사용은 상기 퇴적된 막에 대하여 상당한 양의 질소를 기여하지 않는다. 일부 실시예들에 따르면, 결과되는 저머늄 막은 약 5 at% 미만의 질소를 함유하거나, 약 2 at% 미만, 또는 약 1 at% 미만의 질소를 함유한다. 일부 실시예들에 있어서, 상기 저머늄 막의 질소 함량은 약 0.5 at% 미만이거나, 또는 약 0.2 at% 미만이다.
[51] 일부 실시예들에 있어서, 수소 반응물들은 상기 퇴적 공정 내에서 사용되지 않는다. 일부 실시예들에 있어서, 원소 수소(H2)는 적어도 하나의 퇴적 사이클 내에서 또는 전체 퇴적 공정 내에서 제공되지 않는다. 일부 실시예들에 있어서, 수소 플라즈마는 적어도 하나의 퇴적 사이클 내에서 또는 전체 퇴적 공정 내에서 제공되지 않는다. 일부 실시예들에 있어서, 수소 원자들 또는 래디칼들은 적어도 하나의 퇴적 사이클 내에서 또는 전체 퇴적 공정 내에서 제공되지 않는다.
[52] 일부 실시예들에 있어서, 상기 Ge 전구체는 화학식들 (2) 내지 (6), (8) 및 (9)에 표현된 것과 같은 적어도 하나의 아민 또는 알킬아민 리간드를 포함하고, 상기 질소 반응물은 NH3를 포함한다.
[53] 상기 막의 퇴적을 시작하기 전에, 앞서 논의된 것과 같이 상기 기판은 일반적으로 적합한 성장 온도까지 가열된다. 바람직한 퇴적 온도는 반응물 전구체들, 압력, 유속, 반응기의 배열, 및 퇴적된 물질의 종류를 포함하는 기판의 조성 등과 같은 다수의 요인들에 의존하여 달라질 수 있으나, 이에 한정되는 것은 아니다. 일부 실시예들에 있어서, 퇴적 온도는, 그 하한으로서, 상기 제2 질소 전구체가 없이 상기 저머늄 전구체가 분해되지 않는 온도와, 그 상한으로서, 상기 전구체가 그 자체로 분해되는 온도 사이가 되도록 선택된다. 다른 곳에서 논의되는 것과 같이, 일부 실시예들에 있어서, 상기 온도는 약 600℃보다 작을 수 있고, 약 450℃보다 작거나, 약 400℃보다 작을 수 있고, 일부 경우들에서, 약 375℃보다 작을 수 있다. 저머늄 및 질소 반응물들로서 Ge(OCH2CH3)4 및 NH3을 사용하는 일부 실시예들에 있어서, 상기 온도는 약 350℃이다.
[54] 공정 시간은 생성될 층의 두께 및 상기 막의 성장 속도에 의존한다. ALD에서, 박막의 성장 속도는 일 사이클 당 두께 증가로서 결정된다. 일 사이클은 상기 전구체들의 펄스 및 제거 단계들로 구성되고, 일 사이클의 기간은 일반적으로 약 0.2 초 내지 약 30 초이고, 더욱 바람직하게는 약 1 초 내지 약 10 초이나, 일부 경우들, 예를 들어 큰 표면적 및 부피들이 존재하는 경우들에서는 수분 또는 그 이상의 오더일 수 있다.
[55] 일부 실시예들에 있어서, 상기 저머늄 박막들의 성장 속도는 약 2 Å/사이클보다 크거나 같고, 약 5 Å/사이클보다 크거나 같고, 약 10 Å/사이클보다 크거나 같고, 또는 일부 실시예들에 있어서 약 15 Å/사이클보다도 크다.
[56] 일부 실시예들에 있어서, 형성된 상기 저머늄 막은 상대적으로 순수한 저머늄 막이다. 바람직하게는, 부수적인 불순물들을 제외하고는, 다른 금속 또는 반금속 성분들이 상기 막 내에 존재하지 않는다. 일부 실시예들에 있어서, 상기 막은 Ge 이외에 1 at% 미만의 금속 또는 반금속을 포함한다. 일부 실시예들에 있어서, 일부 실시예들에 있어서, 상기 저머늄 막은 수소 이외의 임의의 불순물을 약 5 at% 미만으로 포함하거나, 바람직하게는 수소 이외의 임의의 불순물을 약 3 at% 미만으로 포함하거나, 더욱 바람직하게는 수소 이외의 임의의 불순물을 약 1 at% 미만으로 포함한다. 일부 실시예들에 있어서, 저머늄 막은 약 5 at% 미만의 질소, 약 3 at% 미만의 질소, 약 2 at% 미만의 질소, 또는 약 1 at% 미만의 질소를 포함한다. 일부 실시예들에 있어서, 순수한 저머늄 막은 약 2 at% 미만의 산소, 약 1 at% 미만의 산소, 또는 약 0.5 at% 미만의 산소, 및 약 0.25 at% 미만의 산소를 포함한다.
[57] 일부 실시예들에 있어서, 산소를 포함하는 저머늄 전구체가 사용되고, 상기 저머늄 막은 산소를 포함하지 않거나, 불순물로서 작은 양의 산소를 포함한다. 일부 실시예들에 있어서, 산소를 포함하는 저머늄 전구체를 사용하여 퇴적된 상기 저머늄 막은 약 2 at% 미만의 산소, 약 1 at% 미만, 약 0.5 at% 미만, 또는 약 0.25 at% 미만의 산소를 포함할 수 있다.
[58] 일부 실시예들에 있어서, 상기 저머늄 막은 높은 종횡비들을 갖는 구조물들 상에서 약 50%보다 큰 스텝 커버리지, 약 80%보다 크거나, 약 90%보다 크거나, 또는 약 95%보다 큰 스텝 커버리지를 갖는다. 일부 실시예들에 있어서, 높은 종횡비 구조물들은, 상기 피쳐의 폭에 대하여 깊이 또는 높이를 비교할 때 3:1보다 큰 종횡비를 갖는다. 일부 실시예들에 있어서, 상기 구조물들은 약 5:1보다 큰 종횡비, 또는 약 10:1 또는 그 이상의 종횡비까지 갖는다.
Ge 전구체들
[59] 다수의 다른 Ge 전구체들이 사이클 공정들 내에서 사용될 수 있다. 일부 실시예들에 있어서, 상기 Ge 전구체는 4가(즉, Ge이 +IV의 산화 상태를 갖는)이다. 일부 실시예들에 있어서, 상기 Ge 전구체는 2가(즉, Ge이 +II의 산화 상태를 갖는)가 아니다. 일부 실시예들에 있어서, 상기 Ge 전구체는 적어도 하나의 알콕사이드 리간드를 포함할 수 있다. 일부 실시예들에 있어서, 상기 Ge 전구체는 적어도 하나의 아민 또는 알킬아민 리간드를 포함할 수 있다. 일부 실시예들에 있어서, 상기 Ge 전구체는 금속-유기 또는 유기금속 화합물이다. 일부 실시예들에 있어서, 상기 Ge 전구체는 적어도 하나의 할라이드 리간드이다. 일부 실시예들에 있어서, 상기 Ge 전구체는 할라이드 리간드를 포함하지 않는다.
[60] 일부 실시예들에 있어서, 상기 Ge 전구체는 Ge-O 결합을 포함한다. 일부 실시예들에 있어서, 상기 Ge 전구체는 Ge-N 결합을 포함한다. 일부 실시예들에 있어서, 상기 Ge 전구체는 Ge-C 결합을 포함한다. 일부 실시예들에 있어서, 상기 Ge 전구체는 Ge-H 결합을 포함하지 않는다. 일부 실시예들에 있어서, 상기 Ge 전구체는 하나의 Ge 원자당 두 개 또는 그보다 작은 Ge-H 결합들을 포함한다.
[61] 일부 실시예들에 있어서, 상기 Ge 전구체는 실온에서(예를 들어, 약 20℃에서) 고체가 아니다.
[62] 예를 들어, 아래의 화학식들 (1) 내지 (9)로부터의 Ge 전구체들이 일부 실시예들에서 사용될 수 있다.
[63] (1) GeOR4
여기서 R은 알킬 및 치환된 알킬로 구성되는 군으로부터 독립적으로 선택될 수 있다.
[64] (2) GeRxA4-x
여기서 x는 1 내지 4의 정수이고;
R은 알콕사이드들, 알킬실릴들(alkylsilyls), 알킬, 치환된 알킬, 알킬아민들로 구성된 군으로부터 독립적으로 선택될 수 있고;
A는 알킬, 치환된 알킬, 알콕사이드들, 알킬실릴들, 알킬, 알킬아민들, 할라이드 및 수소로 구성된 군으로부터 독립적으로 선택될 수 있다.
[65] (3) Ge(OR)xA4-x
여기서, x는 1 내지 4의 정수이고;
R은 알킬 및 치환된 알킬로 구성된 군으로부터 독립적으로 선택될 수 있고;
A는 알킬, 알콕사이드들, 알킬실릴들, 알킬, 치환된 알킬, 알킬아민들, 할라이드, 및 수소로 구성된 군으로부터 독립적으로 선택될 수 있다.
[66] (4) Ge(NRIRII)4
여기서, RI은 수소, 알킬 및 치환된 알킬로 구성된 군으로부터 독립적으로 선택될 수 있고;
RII은 알킬 및 치환된 알킬로 구성된 군으로부터 독립적으로 선택될 수 있다.
[67] (5) Ge(NRIRII)4A4 -x
여기서 x는 1 내지 4의 정수이고;
여기서, RI은 수소, 알킬 및 치환된 알킬로 구성된 군으로부터 독립적으로 선택될 수 있고;
RII은 알킬 및 치환된 알킬로 구성된 군으로부터 독립적으로 선택될 수 있고;
A는 알킬, 알콕사이드들, 알킬실릴들, 알킬, 치환된 알킬, 알킬아민들, 할라이드 및 수소로 구성된 군으로부터 독립적으로 선택될 수 있다.
[68] (6) Gen(NRIRII)2n+2
여기서 n은 1 내지 3의 정수이고;
여기서, RI은 수소, 알킬 및 치환된 알킬로 구성된 군으로부터 독립적으로 선택될 수 있고;
RII은 알킬 및 치환된 알킬로 구성된 군으로부터 독립적으로 선택될 수 있다.
[69] (7) Gen(OR)2n+2
여기서 n은 1 내지 3의 정수이고;
R은 알킬 및 치환된 알킬로 구성된 군으로부터 독립적으로 선택될 수 있다.
[70] (8) GenR2n+2
여기서 n은 1 내지 3의 정수이고;
R은 유기 리간드이며, 알콕사이드들, 알킬실릴들, 알킬, 치환된 알킬, 알킬아민들로 구성된 군으로부터 독립적으로 선택될 수 있다.
[71] (9) As3-xRxGe-GeRyA3-y
여기서 x는 1 내지 3의 정수이고;
y는 1 내지 3의 정수이며,
R은 유기 리간드이며, 알콕사이드들, 알킬실릴들, 알킬, 치환된 알킬, 알킬아민들로 구성된 군으로부터 독립적으로 선택될 수 있고;
A는 알킬, 알콕사이드들, 알킬실릴들, 알킬, 치환된 알킬, 알킬아민들, 할라이드 및 수소로 구성된 군으로부터 독립적으로 선택될 수 있다.
[72] R을 위한 바람직한 선택들은 모든 화학식들에 대하여 메틸, 에틸, 프로필, 이소프로필, n-부틸, 이소부틸, 터트부틸을 포함하고, 더욱 바람직하게는 에틸 또는 메틸이나, 이에 한정되는 것은 아니다. 일부 실시예들에 있어서, R을 위한 바람직한 선택들은 C3-C10 알킬들, 알케닐들 및 알키닐들 및 이들의 치환된 버전들을 포함하고, 더욱 바람직하게는 C3-C6 알킬들, 알케닐들, 알키닐들 및 이들의 치환된 버전들을 포함하나, 이에 한정되는 것은 아니다.
[73] 일부 실시예들에 있어서, 상기 Ge 전구체는 하나 또는 그 이상의 할라이드들을 포함한다. 예를 들어, 상기 전구체는 1, 2, 또는 3개의 할라이드 리간드들을 포함할 수 있다. 그러나, 앞서 언급된 바와 같이, 일부 실시예들에 있어서 상기 Ge 전구체는 할라이드를 포함하지 않는다.
[74] 일부 실시예들에 있어서, 저메인(GeHx)이 사용되지 않는다.
[75] 일부 실시예들에 있어서, Ge(OMe)4, Ge(OEt)4 , Ge(OiPr)4 , Ge(OnPr)4 및 Ge(OtBu)4을 포함하는 알콕사이드 Ge 전구체가 사용될 수 있으나, 이에 한정되지는 않는다. 일부 실시예들에 있어서, 상기 Ge 전구체는 TDMAGe이다. 일부 실시예들에 있어서, 상기 Ge 전구체는 TDEAGe이다. 일부 실시예들에 있어서, 상기 Ge 전구체는 TEMAGe이다.
실험예들
[76] 저머늄 전구체들을 상대적으로 낮은 온도들에서 퇴적함에 의해 저머늄 막들을 퇴적하는 능력이 테스트되었다. 약 375℃ 및 약 400℃의 온도들에서, 제2 반응물이 없이 Ge 전구체 펄스들 및 캐리어 가스 퍼지들만을 교대할 때, 저머늄 막들이 관찰되지 않았다. 이러한 퇴적 테스트들에서, Ge(OEt)4가 상기 저머늄 전구체로서 사용되었고, 실온에서 유지되었다. 상기 Ge(OEt)4는 3 초간 반응 공간을 통해 주기적으로 펄스되고, 이후 6 초의 퍼지가 뒤따랐다.
[77] 그러나, 상기 기판이 저머늄 전구체 및 질소 반응물과 교대로 접촉되는 사이클 퇴적 공정을 사용함에 의해, 약 350℃ 내지 약 400℃의 온도 범위에서 퇴적이 관찰되었다.
[78] 실험들 중 하나의 세트에서, 저머늄 막들은 Ge(OEt)4 및 NH3의 교대 및 순차적인 펄스들을 포함하는 퇴적 사이클을 반복함에 의해 350℃에서 F-450® 반응기 내에서 퇴적되었다. 상기 Ge(OEt)4는 실온에서 유지되었다. 상기 NH3는 100 sccm에서 반응 공간을 통해 흘려졌다. 각각의 사이클은 3 초의 저머늄 전구체 펄스, 6 초의 퍼지 및 3 초의 질소 반응물 펄스와, 이에 뒤따르는 10 초의 퍼지를 포함하였다. 80 nm보다 큰 두꺼운 금속과 같은 막이 2000 사이클들에 의해 형성되었다.
[79] 저머늄 막들이 저머늄 에톡사이드(Ge(OEt)4)를 저머늄 전구체로 사용하여, 그리고 암모니아(NH3)를 질소 전구체로 사용하여 약 365℃ 내지 400℃ 범위의 온도들에서 Pulsar® 2000 반응기 내에서 또한 퇴적되었다. Ge(OEt)4는 55℃에서 0.2 Torr의 증기압을 갖는 액체이다. 상기 Ge(OEt)4는 실온에서 유지되었다. 상기 NH3는 100 sccm에서 반응 공간을 통해 흘려졌다. 각각의 사이클은 3 초의 저머늄 전구체 펄스, 5 초의 퍼지 및 3 초의 질소 반응물 펄스와, 이에 뒤따르는 5 초의 퍼지를 포함하였다. 각각의 막은 500 사이클들의 사이클 공정을 사용하여 퇴적되었다. 러더포드 백스캐터링 분광기(Rutherford backscattering spectroscopy, RBS)에 의해 조성이 결정되었다. 결과들은 아래의 표 1에 요약된다.
사이클 공정으로 달성되는 저머늄 막들
샘플 퇴적 온도 (℃) 두께 (nm) 원자 농도 (at%)
Ge O C N
1 365 162 95.5 1.5 1.6 1.4
2 375 375 97.8 0.8 0.9 0.5
3 385 493 98.6 0.5 0.7 0.2
4 400 921 99.2 0.2 0.5 0.1
[80] 도 2a 내지 도 2d는 위의 표 1에서 요약된 네 개의 저머늄 막들의 SEM 이미지들을 나타낸다. 따라서, 도 2a는 약 365℃의 온도에서 퇴적된 막의 이미지이며; 도 2b는 약 375℃의 온도에서 퇴적된 막의 이미지이고; 도 2c는 약 385℃의 온도에서 퇴적된 막의 이미지이며; 도 2d는 약 400℃의 온도에서 퇴적된 막의 이미지이다.
[81] 도 3a 및 도 3b는 표 1에서 요약된 두 개의 저머늄 막들의 SEM 이미지들을 나타낸다. 도 3a에서의 이미지는 약 375℃의 반응 온도에서 퇴적된 막의 이미지이고, 도 3b에서의 이미지는 약 385℃의 반응 온도에서 퇴적된 막의 이미지이다. 표 1의 데이터와 일치하도록, 도 3a 및 도 3b는, 각각의 막이 500 사이클들의 사이클 공정을 사용하여 형성되었음에도 불구하고, 약 385℃에서 퇴적된 막이 약 375℃에서 퇴적된 막보다 더 두껍기 때문에, 성장 속도를 위하여 온도 의존성이 존재한다는 것을 나타낸다.
[82] 퇴적된 저머늄 막들은 약 4000 내지 9000 Ω/sq의 상대적으로 높은 시트 저항(sheet resistance)을 나타냈다.
[83] 특정 실시예들 및 예시들이 논의되었지만, 당업자들은 청구항들의 범위는 특정하게 개시된 실시예들을 넘어 다른 대안의 실시예들 및/또는 용법들 및 명백한 개조들 및 이들의 등가물들에까지 연장된다는 것을 이해할 것이다.

Claims (19)

  1. 반응 챔버 내에서 기판 상에 저머늄 박막의 형성을 위한 사이클 퇴적 공정(cyclic deposition process)으로서, 상기 공정은 하나 또는 그 이상의 퇴적 사이클들을 포함하며,
    상기 퇴적 사이클은,
    상기 기판을 기상 저머늄 전구체(vapor phase germanium precursor) 및 질소 반응물에 교대로, 및 순차적으로 접촉시키는 단계를 포함하며,
    상기 퇴적 사이클은 요구되는 두께의 저머늄 박막이 형성되었을 때까지 반복되는 것을 특징으로 하는 사이클 퇴적 공정.
  2. 청구항 1에 있어서,
    상기 기판을 기상 저머늄 전구체에 접촉시키는 단계 이후에, 만약 있다면 여분의 저머늄 전구체 및 반응 부산물들을 상기 기판 표면으로부터 제거하도록 상기 기판을 퍼지 가스 및/또는 진공에 노출시키는 단계를 더 포함하는 사이클 퇴적 공정.
  3. 청구항 1에 있어서,
    상기 기판을 기상 질소 반응물에 접촉시키는 단계 이후에, 만약 있다면 여분의 질소 반응물 및 반응 부산물들을 상기 기판 표면으로부터 제거하도록 상기 기판을 퍼지 가스 및/또는 진공에 노출시키는 단계를 더 포함하는 사이클 퇴적 공정.
  4. 청구항 1에 있어서,
    상기 저머늄 반응물은 각각의 퇴적 사이클 내에서 적어도 부분적으로 분해되는 것을 특징으로 하는 사이클 퇴적 공정.
  5. 청구항 4에 있어서,
    상기 공정은 다른 전구체가 존재하지 않고, 상기 저머늄 전구체가 분해되는 온도보다 낮은 온도에서 수행되는 것을 특징으로 하는 사이클 퇴적 공정.
  6. 청구항 1에 있어서,
    상기 공정은 약 600℃보다 낮은 온도에서 수행되는 것을 특징으로 하는 사이클 퇴적 공정.
  7. 청구항 1에 있어서,
    상기 저머늄 박막은 원소 저머늄 박막인 것을 특징으로 하는 사이클 퇴적 공정.
  8. 청구항 7에 있어서,
    상기 저머늄 박막은 약 5 원자 퍼센트(at%) 미만의 불순물들을 포함하는 것을 특징으로 하는 사이클 퇴적 공정.
  9. 청구항 1에 있어서,
    상기 질소 반응물은 암모니아, 원소 질소, 질소 플라즈마 또는 질소 래디칼들을 포함하는 것을 특징으로 하는 사이클 퇴적 공정.
  10. 청구항 1에 있어서,
    상기 저머늄 전구체는 저머늄 알콕사이드(alkoxide) 또는 알킬아민(alkylamine)인 것을 특징으로 하는 사이클 퇴적 공정.
  11. 청구항 1에 있어서,
    상기 저머늄 전구체는 저메인(germane)이 아닌 것을 특징으로 하는 사이클 퇴적 공정.
  12. 청구항 1에 있어서,
    상기 저머늄 전구체는 Ge(OCH2CH3)4 인 것을 특징으로 하는 사이클 퇴적 공정.
  13. 청구항 1에 있어서,
    상기 질소 반응물은 NH3인 것을 특징으로 하는 사이클 퇴적 공정.
  14. 청구항 1에 있어서,
    상기 성장 속도는 약 2 옹스트롬(Å)/사이클보다 더 큰 것을 특징으로 하는 사이클 퇴적 공정.
  15. 청구항 1에 있어서,
    상기 공정은 약 500℃보다 낮은 온도에서 수행되는 것을 특징으로 하는 사이클 퇴적 공정.
  16. 청구항 1에 있어서,
    상기 저머늄 박막은 약 3 at% 미만의 산소를 함유하는 것을 특징으로 하는 사이클 퇴적 공정.
  17. 반응 챔버 내에서 기판 상에 원소 저머늄 박막을 형성하기 위한 사이클 퇴적 공정으로서, 상기 사이클 공정은,
    상기 반응 챔버를 통해 질소 반응물을 연속적으로 흘리는 단계,
    상기 기판을 기상 Ge 전구체와 접촉시키는 단계,
    상기 반응 챔버에 Ge 전구체를 제공하는 것을 멈춤에 의해, 만약 있다면 여분의 Ge 전구체와 반응 부산물들을 상기 반응 공간으로부터 제거하는 단계, 및
    요구되는 두께의 저머늄 박막이 형성되었을 때까지 상기 접촉시키는 단계와 제거하는 단계를 반복하는 단계를 포함하는 것을 특징으로 하는 사이클 퇴적 공정.
  18. 청구항 17에 있어서,
    상기 질소 반응물의 농도는 상기 질소 반응물과 상기 Ge 전구체 사이의 임의의 기상 반응을 억제할 수 있을 정도로 충분히 낮게 유지되는 것을 특징으로 하는 사이클 퇴적 공정.
  19. 반응 챔버 내에서 기판 상에 저머늄 박막을 형성하기 위한 사이클 퇴적 공정으로서, 상기 공정은 하나 또는 그 이상의 퇴적 사이클들을 포함하며,
    상기 퇴적 사이클은,
    상기 기판을 제1 기상 저머늄 전구체와 접촉시키는 단계,
    만약 있다면 여분의 저머늄 전구체 및 반응 부산물들을 상기 기판 표면으로부터 제거하도록 상기 기판을 퍼지 가스 및/또는 진공에 노출시키는 단계,
    상기 기판을 제2 기상 반응물과 접촉시키는 단계,
    만약 있다면 여분의 질소 반응물 및 반응 부산물들을 상기 기판 표면으로부터 제거하도록 상기 기판을 퍼지 가스 및/또는 진공에 노출시키는 단계, 및
    요구되는 두께의 저머늄 박막이 형성되었을 때까지 상기 접촉시키는 단계와 제거하는 단계를 반복하는 단계를 포함하고,
    상기 제2 반응물은 H2 또는 H2-계 플라즈마 종을 포함하지 않으며,
    상기 저머늄 박막은 5% 미만의 불순물들을 갖는 원소 저머늄을 포함하는 것을 특징으로 하는 사이클 퇴적 공정.
KR1020167019345A 2013-12-19 2014-12-03 저머늄의 사이클 퇴적 KR102143410B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/135,383 2013-12-19
US14/135,383 US9218963B2 (en) 2013-12-19 2013-12-19 Cyclical deposition of germanium
PCT/US2014/068387 WO2015094671A1 (en) 2013-12-19 2014-12-03 Cyclical deposition of germanium

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020207022659A Division KR102182706B1 (ko) 2013-12-19 2014-12-03 저머늄의 사이클 퇴적

Publications (2)

Publication Number Publication Date
KR20160098484A true KR20160098484A (ko) 2016-08-18
KR102143410B1 KR102143410B1 (ko) 2020-08-12

Family

ID=53400811

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020167019345A KR102143410B1 (ko) 2013-12-19 2014-12-03 저머늄의 사이클 퇴적
KR1020207022659A KR102182706B1 (ko) 2013-12-19 2014-12-03 저머늄의 사이클 퇴적

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020207022659A KR102182706B1 (ko) 2013-12-19 2014-12-03 저머늄의 사이클 퇴적

Country Status (4)

Country Link
US (4) US9218963B2 (ko)
KR (2) KR102143410B1 (ko)
TW (2) TWI622098B (ko)
WO (1) WO2015094671A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3114248A4 (en) * 2014-03-04 2017-03-01 Picosun Oy Atomic layer deposition of germanium or germanium oxide
US20180138177A1 (en) * 2016-11-16 2018-05-17 Globalfoundries Inc. Formation of band-edge contacts
US10431695B2 (en) 2017-12-20 2019-10-01 Micron Technology, Inc. Transistors comprising at lease one of GaP, GaN, and GaAs
US10825816B2 (en) 2017-12-28 2020-11-03 Micron Technology, Inc. Recessed access devices and DRAM constructions
US10734527B2 (en) * 2018-02-06 2020-08-04 Micron Technology, Inc. Transistors comprising a pair of source/drain regions having a channel there-between
US11781218B2 (en) 2020-12-11 2023-10-10 Applied Materials, Inc. Defect free germanium oxide gap fill
US12018364B2 (en) 2020-12-11 2024-06-25 Applied Materials, Inc. Super-conformal germanium oxide films

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030139000A1 (en) * 2002-01-23 2003-07-24 International Business Machines Corporation Method of creating high-quality relaxed SiGe-on-insulator for strained Si CMOS applications
US20040197945A1 (en) * 2003-04-05 2004-10-07 Rohm And Haas Electronic Materials L.L.C. Germanium compounds
US20050081787A1 (en) * 2003-10-15 2005-04-21 Ki-Vin Im Apparatus and method for supplying a source, and method of depositing an atomic layer using the same
US20090072271A1 (en) * 2007-09-18 2009-03-19 Leonardo Gomez EPITAXIAL GROWTH OF THIN SMOOTH GERMANIUM (Ge) ON SILICON (Si) UTILIZING AN INTERFACIAL SILICON GERMANIUM (SiGe) PULSE GROWTH METHOD
US20110117732A1 (en) * 2009-11-17 2011-05-19 Asm America, Inc. Cyclical epitaxial deposition and etch
US20120028410A1 (en) * 2010-07-27 2012-02-02 Micron Technology, Inc. Methods of forming germanium-antimony-tellurium materials and a method of forming a semiconductor device structure including the same
US20120231611A1 (en) * 2009-09-02 2012-09-13 L'air Liquide Societe Anonyme Pour L'exploitation Des Procedes Georges Claude Dihalide germanium(ii) precursors for germanium-containing film depositions
US20120247386A1 (en) * 2011-03-28 2012-10-04 Applied Materials, Inc. Method and apparatus for the selective deposition of epitaxial germanium stressor alloys
US20130210217A1 (en) * 2008-01-28 2013-08-15 Air Products And Chemicals, Inc. Precursors for GST Films in ALD/CVD Processes

Family Cites Families (128)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4363828A (en) 1979-12-12 1982-12-14 International Business Machines Corp. Method for depositing silicon films and related materials by a glow discharge in a disiland or higher order silane gas
US5221556A (en) 1987-06-24 1993-06-22 Epsilon Technology, Inc. Gas injectors for reaction chambers in CVD systems
US5256550A (en) 1988-11-29 1993-10-26 Hewlett-Packard Company Fabricating a semiconductor device with strained Si1-x Gex layer
US5445897A (en) 1989-11-22 1995-08-29 Mitsubishi Kasei Polytec Company Epitaxial wafer and process for producing the same
JPH0737823Y2 (ja) 1989-11-27 1995-08-30 株式会社藤本撚糸製造所 墨 壷
JP3147338B2 (ja) 1991-01-30 2001-03-19 住友金属工業株式会社 半導体基板の製造方法
US5442205A (en) 1991-04-24 1995-08-15 At&T Corp. Semiconductor heterostructure devices with strained semiconductor layers
US5221413A (en) 1991-04-24 1993-06-22 At&T Bell Laboratories Method for making low defect density semiconductor heterostructure and devices made thereby
US5259918A (en) 1991-06-12 1993-11-09 International Business Machines Corporation Heteroepitaxial growth of germanium on silicon by UHV/CVD
JPH05217921A (ja) 1991-09-13 1993-08-27 Motorola Inc 材料膜のエピタキシアル成長を行うための温度制御された処理
JPH0737823A (ja) 1993-07-21 1995-02-07 Oki Electric Ind Co Ltd 半導体膜形成方法及び半導体膜形成装置
JP3116731B2 (ja) 1994-07-25 2000-12-11 株式会社日立製作所 格子不整合系積層結晶構造およびそれを用いた半導体装置
JP2914213B2 (ja) 1995-03-28 1999-06-28 日本電気株式会社 半導体装置及びその製造方法
JP2685030B2 (ja) 1995-05-26 1997-12-03 日本電気株式会社 半導体装置及びその製造方法
US6093252A (en) 1995-08-03 2000-07-25 Asm America, Inc. Process chamber with inner support
JP2954039B2 (ja) 1996-09-05 1999-09-27 日本電気株式会社 ＳｉＧｅ薄膜の成膜方法
JP2877108B2 (ja) 1996-12-04 1999-03-31 日本電気株式会社 半導体装置およびその製造方法
JP2953567B2 (ja) 1997-02-06 1999-09-27 日本電気株式会社 半導体装置の製造方法
JP3024584B2 (ja) 1997-03-10 2000-03-21 日本電気株式会社 半導体装置の製造方法
US5891769A (en) 1997-04-07 1999-04-06 Motorola, Inc. Method for forming a semiconductor device having a heteroepitaxial layer
KR100400808B1 (ko) 1997-06-24 2003-10-08 매사츄세츠 인스티튜트 오브 테크놀러지 그레이드된 ＧｅＳｉ층 및 평탄화를 사용한 Ｓｉ상의 Ｇｅ의 쓰레딩 전위 밀도 제어
US6475865B1 (en) 1997-08-21 2002-11-05 United Microelectronics Corp. Method of fabricating semiconductor device
US6154475A (en) 1997-12-04 2000-11-28 The United States Of America As Represented By The Secretary Of The Air Force Silicon-based strain-symmetrized GE-SI quantum lasers
FR2773177B1 (fr) 1997-12-29 2000-03-17 France Telecom Procede d'obtention d'une couche de germanium ou silicium monocristallin sur un substrat de silicium ou germanium monocristallin, respectivement, et produits multicouches obtenus
US6749687B1 (en) 1998-01-09 2004-06-15 Asm America, Inc. In situ growth of oxide and silicon layers
DE19802977A1 (de) 1998-01-27 1999-07-29 Forschungszentrum Juelich Gmbh Verfahren zur Herstellung einer einkristallinen Schicht auf einem nicht gitterangepaßten Substrat, sowie eine oder mehrere solcher Schichten enthaltendes Bauelement
US6013134A (en) 1998-02-18 2000-01-11 International Business Machines Corporation Advance integrated chemical vapor deposition (AICVD) for semiconductor devices
JP3403076B2 (ja) 1998-06-30 2003-05-06 株式会社東芝 半導体装置及びその製造方法
WO2000004357A1 (en) 1998-07-15 2000-01-27 Smithsonian Astrophysical Observatory Epitaxial germanium temperature sensor
US6319782B1 (en) 1998-09-10 2001-11-20 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of fabricating the same
FR2783254B1 (fr) 1998-09-10 2000-11-10 France Telecom Procede d'obtention d'une couche de germanium monocristallin sur un substrat de silicium monocristallin,et produits obtenus
US6235568B1 (en) 1999-01-22 2001-05-22 Intel Corporation Semiconductor device having deposited silicon regions and a method of fabrication
ATE394794T1 (de) 1999-03-12 2008-05-15 Ibm Ge kanal-heterostruktur mit hoher geschwindigkeit für feldeffektanordnungen
US6350993B1 (en) 1999-03-12 2002-02-26 International Business Machines Corporation High speed composite p-channel Si/SiGe heterostructure for field effect devices
US6346732B1 (en) 1999-05-14 2002-02-12 Kabushiki Kaisha Toshiba Semiconductor device with oxide mediated epitaxial layer
EP1192646B1 (en) 1999-06-25 2008-08-13 Massachusetts Institute Of Technology Cyclic thermal anneal for dislocation reduction
TW475267B (en) 1999-07-13 2002-02-01 Toshiba Corp Semiconductor memory
US7041170B2 (en) 1999-09-20 2006-05-09 Amberwave Systems Corporation Method of producing high quality relaxed silicon germanium layers
US6373112B1 (en) 1999-12-02 2002-04-16 Intel Corporation Polysilicon-germanium MOSFET gate electrodes
WO2001041544A2 (en) 1999-12-11 2001-06-14 Asm America, Inc. Deposition of gate stacks including silicon germanium layers
US6633066B1 (en) 2000-01-07 2003-10-14 Samsung Electronics Co., Ltd. CMOS integrated circuit devices and substrates having unstrained silicon active layers
JP4406995B2 (ja) 2000-03-27 2010-02-03 パナソニック株式会社 半導体基板および半導体基板の製造方法
WO2001093338A1 (en) 2000-05-26 2001-12-06 Amberwave Systems Corporation Buried channel strained silicon fet using an ion implanted doped layer
US6461945B1 (en) 2000-06-22 2002-10-08 Advanced Micro Devices, Inc. Solid phase epitaxy process for manufacturing transistors having silicon/germanium channel regions
US6592942B1 (en) 2000-07-07 2003-07-15 Asm International N.V. Method for vapour deposition of a film onto a substrate
JP4269541B2 (ja) 2000-08-01 2009-05-27 株式会社Ｓｕｍｃｏ 半導体基板と電界効果型トランジスタ並びにＳｉＧｅ層の形成方法及びこれを用いた歪みＳｉ層の形成方法と電界効果型トランジスタの製造方法
WO2002015244A2 (en) 2000-08-16 2002-02-21 Massachusetts Institute Of Technology Process for producing semiconductor article using graded expitaxial growth
US6995076B2 (en) 2000-09-05 2006-02-07 The Regents Of The University Of California Relaxed SiGe films by surfactant mediation
JP2002093735A (ja) 2000-09-13 2002-03-29 Sony Corp 半導体装置の製造方法
US6689220B1 (en) 2000-11-22 2004-02-10 Simplus Systems Corporation Plasma enhanced pulsed layer deposition
JP2002184993A (ja) 2000-12-11 2002-06-28 Sony Corp 半導体装置
KR100385857B1 (ko) 2000-12-27 2003-06-02 한국전자통신연구원 SiGe MODFET 소자 제조방법
US7026219B2 (en) 2001-02-12 2006-04-11 Asm America, Inc. Integration of high k gate dielectric
AU2002306436A1 (en) 2001-02-12 2002-10-15 Asm America, Inc. Improved process for deposition of semiconductor films
US6620743B2 (en) 2001-03-26 2003-09-16 Asm America, Inc. Stable, oxide-free silicon surface preparation
US6482705B1 (en) 2001-04-03 2002-11-19 Advanced Micro Devices, Inc. Method of fabricating a semiconductor device having a MOSFET with an amorphous SiGe gate electrode and an elevated crystalline SiGe source/drain structure and a device thereby formed
US6541322B2 (en) 2001-05-17 2003-04-01 Macronix International Co. Ltd. Method for preventing gate depletion effects of MOS transistor
US6770134B2 (en) 2001-05-24 2004-08-03 Applied Materials, Inc. Method for fabricating waveguides
EP1393361A2 (en) 2001-05-30 2004-03-03 ASM America, Inc. Low temperature load and bake
US6855649B2 (en) 2001-06-12 2005-02-15 International Business Machines Corporation Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing
US6844213B2 (en) 2001-06-14 2005-01-18 Integrated Sensing Systems Process of forming a microneedle and microneedle formed thereby
JP4039013B2 (ja) 2001-07-06 2008-01-30 株式会社Ｓｕｍｃｏ 半導体基板と電界効果型トランジスタ並びにＳｉＧｅ層の形成方法及びこれを用いた歪みＳｉ層の形成方法と電界効果型トランジスタの製造方法
JP3660897B2 (ja) 2001-09-03 2005-06-15 株式会社ルネサステクノロジ 半導体装置の製造方法
US6960537B2 (en) 2001-10-02 2005-11-01 Asm America, Inc. Incorporation of nitrogen into high k dielectric film
US20030080394A1 (en) 2001-10-31 2003-05-01 Babcock Jeffrey A. Control of dopant diffusion from polysilicon emitters in bipolar integrated circuits
US6875279B2 (en) 2001-11-16 2005-04-05 International Business Machines Corporation Single reactor, multi-pressure chemical vapor deposition for semiconductor devices
US6703271B2 (en) 2001-11-30 2004-03-09 Taiwan Semiconductor Manufacturing Company Complementary metal oxide semiconductor transistor technology using selective epitaxy of a strained silicon germanium layer
US20030124818A1 (en) 2001-12-28 2003-07-03 Applied Materials, Inc. Method and apparatus for forming silicon containing films
US6746902B2 (en) 2002-01-31 2004-06-08 Sharp Laboratories Of America, Inc. Method to form relaxed sige layer with high ge content
US6649492B2 (en) 2002-02-11 2003-11-18 International Business Machines Corporation Strained Si based layer made by UHV-CVD, and devices therein
US6723622B2 (en) 2002-02-21 2004-04-20 Intel Corporation Method of forming a germanium film on a semiconductor substrate that includes the formation of a graded silicon-germanium buffer layer prior to the formation of a germanium layer
US6864520B2 (en) 2002-04-04 2005-03-08 International Business Machines Corporation Germanium field effect transistor and method of fabricating the same
US7452757B2 (en) 2002-05-07 2008-11-18 Asm America, Inc. Silicon-on-insulator structures and methods
AU2002368035A1 (en) 2002-06-19 2004-01-06 Massachusetts Institute Of Technology Ge photodetectors
US6887773B2 (en) 2002-06-19 2005-05-03 Luxtera, Inc. Methods of incorporating germanium within CMOS process
US7018910B2 (en) 2002-07-09 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Transfer of a thin layer from a wafer comprising a buffer layer
US6953736B2 (en) 2002-07-09 2005-10-11 S.O.I.Tec Silicon On Insulator Technologies S.A. Process for transferring a layer of strained semiconductor material
EP2267762A3 (en) 2002-08-23 2012-08-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor heterostructures having reduced dislocation pile-ups and related methods
US6878610B1 (en) 2002-08-27 2005-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Relaxed silicon germanium substrate with low defect density
JP2004179452A (ja) 2002-11-28 2004-06-24 Shin Etsu Handotai Co Ltd ヘテロエピタキシャルウエーハ
US7012314B2 (en) 2002-12-18 2006-03-14 Agere Systems Inc. Semiconductor devices with reduced active region defects and unique contacting schemes
KR100874788B1 (ko) 2003-01-07 2008-12-18 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 박층 박리 후에 박리 구조를 포함하는 웨이퍼의 기계적수단에 의한 재활용 방법
US7713592B2 (en) 2003-02-04 2010-05-11 Tegal Corporation Nanolayer deposition process
US7022593B2 (en) 2003-03-12 2006-04-04 Asm America, Inc. SiGe rectification process
US7238595B2 (en) 2003-03-13 2007-07-03 Asm America, Inc. Epitaxial semiconductor deposition methods and structures
US7682947B2 (en) 2003-03-13 2010-03-23 Asm America, Inc. Epitaxial semiconductor deposition methods and structures
US6963078B2 (en) 2003-03-15 2005-11-08 International Business Machines Corporation Dual strain-state SiGe layers for microelectronics
US7517768B2 (en) 2003-03-31 2009-04-14 Intel Corporation Method for fabricating a heterojunction bipolar transistor
US6833294B1 (en) 2003-06-26 2004-12-21 Rj Mears, Llc Method for making semiconductor device including band-engineered superlattice
US6830964B1 (en) 2003-06-26 2004-12-14 Rj Mears, Llc Method for making semiconductor device including band-engineered superlattice
KR20060056331A (ko) 2003-07-23 2006-05-24 에이에스엠 아메리카, 인코포레이티드 절연체-상-실리콘 구조 및 벌크 기판 상의 ＳｉＧｅ 증착
WO2005013326A2 (en) 2003-07-30 2005-02-10 Asm America, Inc. Epitaxial growth of relaxed silicon germanium layers
US20050067377A1 (en) 2003-09-25 2005-03-31 Ryan Lei Germanium-on-insulator fabrication utilizing wafer bonding
US7132338B2 (en) 2003-10-10 2006-11-07 Applied Materials, Inc. Methods to fabricate MOSFET devices using selective deposition process
US6992025B2 (en) 2004-01-12 2006-01-31 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
US7105393B2 (en) 2004-01-30 2006-09-12 Taiwan Semiconductor Manufacturing Co., Ltd. Strained silicon layer fabrication with reduced dislocation defect density
WO2005084231A2 (en) 2004-02-27 2005-09-15 Asm Aemrica, Inc. Germanium deposition
US7553803B2 (en) 2004-03-01 2009-06-30 Advanced Technology Materials, Inc. Enhancement of silicon-containing particulate material removal using supercritical fluid-based compositions
US7312165B2 (en) 2004-05-05 2007-12-25 Jursich Gregory M Codeposition of hafnium-germanium oxides on substrates used in or for semiconductor devices
US7125785B2 (en) 2004-06-14 2006-10-24 International Business Machines Corporation Mixed orientation and mixed material semiconductor-on-insulator wafer
US7199021B2 (en) 2004-06-22 2007-04-03 Texas Instruments Incorporated Methods and systems to mitigate etch stop clipping for shallow trench isolation fabrication
US7329576B2 (en) 2004-09-02 2008-02-12 Micron Technology, Inc. Double-sided container capacitors using a sacrificial layer
KR100618879B1 (ko) * 2004-12-27 2006-09-01 삼성전자주식회사 게르마늄 전구체, 이를 이용하여 형성된 ｇｓｔ 박막,상기 박막의 제조 방법 및 상변화 메모리 소자
DE102005000826A1 (de) 2005-01-05 2006-07-20 Siltronic Ag Halbleiterscheibe mit Silicium-Germanium-Schicht und Verfahren zu deren Herstellung
US7629267B2 (en) * 2005-03-07 2009-12-08 Asm International N.V. High stress nitride film and method for formation thereof
JP2006253696A (ja) 2005-03-10 2006-09-21 Asm America Inc ガスインジェクタ制御システム
EP1705697A1 (en) 2005-03-21 2006-09-27 S.O.I. Tec Silicon on Insulator Technologies S.A. Composition graded layer structure and method for forming the same
US20070155138A1 (en) 2005-05-24 2007-07-05 Pierre Tomasini Apparatus and method for depositing silicon germanium films
US7037856B1 (en) 2005-06-10 2006-05-02 Sharp Laboratories Of America, Inc. Method of fabricating a low-defect strained epitaxial germanium film on silicon
KR100641063B1 (ko) 2005-08-26 2006-11-01 삼성전자주식회사 단결정 구조물 형성 방법 및 이를 이용한 반도체 장치의제조 방법
US20070048956A1 (en) 2005-08-30 2007-03-01 Tokyo Electron Limited Interrupted deposition process for selective deposition of Si-containing films
EP1763069B1 (en) 2005-09-07 2016-04-13 Soitec Method for forming a semiconductor heterostructure
JP4786495B2 (ja) 2005-11-24 2011-10-05 東京エレクトロン株式会社 薄膜形成装置の洗浄方法、薄膜形成方法、薄膜形成装置及びプログラム
US7901968B2 (en) 2006-03-23 2011-03-08 Asm America, Inc. Heteroepitaxial deposition over an oxidized surface
US7785995B2 (en) 2006-05-09 2010-08-31 Asm America, Inc. Semiconductor buffer structures
US8278176B2 (en) 2006-06-07 2012-10-02 Asm America, Inc. Selective epitaxial formation of semiconductor films
US7608526B2 (en) 2006-07-24 2009-10-27 Asm America, Inc. Strained layers within semiconductor buffer structures
EP2511280A1 (en) * 2006-11-02 2012-10-17 Advanced Technology Materials, Inc. Germanium amidinate complexes useful for CVD/ALD of metal thin films
US20090203197A1 (en) 2008-02-08 2009-08-13 Hiroji Hanawa Novel method for conformal plasma immersed ion implantation assisted by atomic layer deposition
US9611544B2 (en) 2010-04-15 2017-04-04 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US8637411B2 (en) 2010-04-15 2014-01-28 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US20110256734A1 (en) 2010-04-15 2011-10-20 Hausmann Dennis M Silicon nitride films and methods
US20110262660A1 (en) * 2010-04-22 2011-10-27 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Chalcogenide-containing precursors, methods of making, and methods of using the same for thin film deposition
US8598020B2 (en) 2010-06-25 2013-12-03 Applied Materials, Inc. Plasma-enhanced chemical vapor deposition of crystalline germanium
TWI473316B (zh) 2011-08-17 2015-02-11 Nat Applied Res Laboratories 具透明導電特性及水氣阻絕功能之奈米疊層膜及其製造方法
US9127345B2 (en) 2012-03-06 2015-09-08 Asm America, Inc. Methods for depositing an epitaxial silicon germanium layer having a germanium to silicon ratio greater than 1:1 using silylgermane and a diluent
US9171715B2 (en) 2012-09-05 2015-10-27 Asm Ip Holding B.V. Atomic layer deposition of GeO2
US9330899B2 (en) 2012-11-01 2016-05-03 Asm Ip Holding B.V. Method of depositing thin film

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030139000A1 (en) * 2002-01-23 2003-07-24 International Business Machines Corporation Method of creating high-quality relaxed SiGe-on-insulator for strained Si CMOS applications
US20040197945A1 (en) * 2003-04-05 2004-10-07 Rohm And Haas Electronic Materials L.L.C. Germanium compounds
US20050081787A1 (en) * 2003-10-15 2005-04-21 Ki-Vin Im Apparatus and method for supplying a source, and method of depositing an atomic layer using the same
US20090072271A1 (en) * 2007-09-18 2009-03-19 Leonardo Gomez EPITAXIAL GROWTH OF THIN SMOOTH GERMANIUM (Ge) ON SILICON (Si) UTILIZING AN INTERFACIAL SILICON GERMANIUM (SiGe) PULSE GROWTH METHOD
US20130210217A1 (en) * 2008-01-28 2013-08-15 Air Products And Chemicals, Inc. Precursors for GST Films in ALD/CVD Processes
US20120231611A1 (en) * 2009-09-02 2012-09-13 L'air Liquide Societe Anonyme Pour L'exploitation Des Procedes Georges Claude Dihalide germanium(ii) precursors for germanium-containing film depositions
US20110117732A1 (en) * 2009-11-17 2011-05-19 Asm America, Inc. Cyclical epitaxial deposition and etch
US20120028410A1 (en) * 2010-07-27 2012-02-02 Micron Technology, Inc. Methods of forming germanium-antimony-tellurium materials and a method of forming a semiconductor device structure including the same
US20120247386A1 (en) * 2011-03-28 2012-10-04 Applied Materials, Inc. Method and apparatus for the selective deposition of epitaxial germanium stressor alloys

Also Published As

Publication number Publication date
TWI628716B (zh) 2018-07-01
KR102143410B1 (ko) 2020-08-12
US20180005823A1 (en) 2018-01-04
US20190027361A1 (en) 2019-01-24
US9929009B2 (en) 2018-03-27
TW201822276A (zh) 2018-06-16
US10741388B2 (en) 2020-08-11
TW201526109A (zh) 2015-07-01
US20160172192A1 (en) 2016-06-16
KR102182706B1 (ko) 2020-11-25
US9218963B2 (en) 2015-12-22
KR20200096851A (ko) 2020-08-13
TWI622098B (zh) 2018-04-21
US9576794B2 (en) 2017-02-21
US20150179443A1 (en) 2015-06-25
WO2015094671A1 (en) 2015-06-25

Similar Documents

Publication Publication Date Title
KR102192161B1 (ko) GeO2의 원자층 증착
KR102288383B1 (ko) 이중 선택적 퇴적
US10741388B2 (en) Cyclical deposition of germanium
US20180073136A1 (en) Selective deposition
KR20170017779A (ko) 알루미늄 및 질소 함유 물질의 선택적 퇴적
TWI655308B (zh) 沉積鈦鋁薄膜的製程
KR102470043B1 (ko) 알루미늄 및 질소 함유 재료의 선택적 증착

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant