TW201822276A - 循環沈積製程 - Google Patents

循環沈積製程 Download PDF

Info

Publication number
TW201822276A
TW201822276A TW107106634A TW107106634A TW201822276A TW 201822276 A TW201822276 A TW 201822276A TW 107106634 A TW107106634 A TW 107106634A TW 107106634 A TW107106634 A TW 107106634A TW 201822276 A TW201822276 A TW 201822276A
Authority
TW
Taiwan
Prior art keywords
substrate
ruthenium
film
precursor
reaction chamber
Prior art date
Application number
TW107106634A
Other languages
English (en)
Other versions
TWI628716B (zh
Inventor
梅特羅雷傑H.
Original Assignee
荷蘭商Ａｓｍ Ｉｐ控股公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 荷蘭商Ａｓｍ Ｉｐ控股公司 filed Critical 荷蘭商Ａｓｍ Ｉｐ控股公司
Publication of TW201822276A publication Critical patent/TW201822276A/zh
Application granted granted Critical
Publication of TWI628716B publication Critical patent/TWI628716B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/28—Deposition of only one other non-metal element
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

在一些態樣中，提供使用循環沈積製程形成鍺薄膜之方法。在一些實施例中，所述鍺薄膜在反應室中形成於基板上，且所述製程包含使所述基板交替且連續地與氣相鍺前驅物及氮反應物接觸之一個或多於一個沈積循環。在一些實施例中，重複所述製程直至已形成具有所要厚度之鍺薄膜。

Description

循環沈積製程
本申請案是關於用於形成鍺膜之沈積製程。
鍺薄膜用於各種情形，尤其用於半導體產業。舉例而言，鍺（Ge）元件由於鍺之高電洞遷移率（hole mobility）而備受關注。良好鍺類鰭狀場效電晶體（FinFET）將允許HfO2 高介電常數（high-k）材料形成低界面捕捉密度（Dit ）界面。鍺膜亦可用於磊晶層、犧牲層以及用於形成鍺化物。在許多情形中，諸如在FinFET之形成中，膜在高的高寬比（aspect ratio）結構上沈積。迄今為止，難以在相對低溫下藉由高保形製程（conformal process）沈積相對純之鍺。
在一些態樣中，提供使用循環沈積製程（cyclical deposition process）形成鍺薄膜之方法。在一些實施例中，鍺薄膜在反應室中形成於基板上，且製程包含使基板交替且連續地與氣相鍺前驅物及氮反應物接觸之一個或多於一個沈積循環。在一些實施例中，重複製程直至已形成具有所要厚度之鍺薄膜。
根據一些實施例，使基板與氣相鍺前驅物接觸之後，若存在過量鍺前驅物及反應副產物，則使基板暴露於吹掃氣體（purge gas）及/或真空以自基板表面移除過量鍺前驅物及反應副產物。在一些實施例中，使基板與氣相氮反應物接觸之後，若存在過量氮反應物及反應副產物，則使基板暴露於吹掃氣體及/或真空以自基板表面移除過量氮反應物及反應副產物。
根據一些實施例，鍺反應物在各沈積循環中至少部分地分解。在一些實施例中，進行製程之溫度低於鍺前驅物在無另一前驅物存在之情況下分解之溫度。在一些實施例中，製程在低於約600℃之溫度下進行。在一些實施例中，製程在低於約500℃之溫度下進行。
根據一些實施例，鍺膜為元素鍺膜。在一些實施例中，鍺膜包括小於約5原子%之雜質。在一些實施例中，鍺薄膜含有小於約3原子%的氧。如申請專利範圍第1項所述的製程，其中生長速率大於約2埃/循環。
根據一些實施例，氮反應物包括氨（ammonia）、元素氮、氮電漿或氮自由基。在一些實施例中，鍺前驅物為鍺醇鹽（germanium alkoxide）或鍺烷基胺（germanium alkylamine）。在一些實施例中，鍺前驅物不為鍺烷（germane）。在一些實施例中，鍺前驅物為Ge(OCH2 CH3 )4 。
在一些態樣中，提供使用循環沈積製程形成鍺薄膜之方法，其中所述循環製程包含使氮反應物連續地流經反應室，使基板與氣相鍺前驅物接觸，若存在過量鍺前驅物及反應副產物，則藉由停止向反應室提供鍺前驅物而自反應空間移除過量鍺前驅物及反應副產物，以及重複接觸與移除步驟直至已形成具有所要厚度之鍺薄膜。在一些實施例中，使氮反應物之濃度保持足夠低以抑制氮反應物與鍺前驅物之間的任何氣相反應。
在一些態樣中，提供使用循環沈積製程形成鍺薄膜之方法，其中所述沈積循環中之至少一者包含使基板與第一氣相鍺前驅物接觸，若存在過量鍺前驅物及反應副產物，則使基板暴露於吹掃氣體及/或真空以自基板表面移除過量鍺前驅物及反應副產物，使基板與第二氣相反應物接觸，若存在過量氮反應物及反應副產物，則使基板暴露於吹掃氣體及/或真空以自基板表面移除過量氮反應物及反應副產物，以及重複接觸與移除步驟直至已形成具有所要厚度之鍺薄膜。在一些實施例中，第二氣相反應物不包括H2 或H2 類電漿物質。在一些實施例中，鍺薄膜包括元素鍺及小於5%之雜質。
在一個態樣中，提供藉由循環沈積製程沈積鍺薄膜之方法。在一些實施例中，藉由氣相沈積製程在基板上形成鍺薄膜，所述氣相沈積製程包括一個或多於一個沈積循環，在所述沈積循環中基板交替且連續地與氣相鍺前驅物及氣相還原劑（通常為氮反應物）接觸。在沈積循環之第一部分中，在基板表面上形成鍺前驅物層。在沈積循環之第二部分中，氮反應物隨後與鍺前驅物反應，形成鍺薄膜。
在一些實施例中，氣相沈積製程為原子層沈積製程且鍺前驅物不分解。然而，在一些實施例中，在沈積製程期間鍺前驅物至少部分地分解。
在一些實施例中，藉由循環沈積製程沈積相對純之鍺膜。舉例而言，在一些實施例中，鍺膜可為至少90%、95%、97%、98%或99%純之鍺。
在一些實施例中，鍺前驅物可為醇鹽。舉例而言，在一些實施例中，鍺前驅物選自乙醇鍺（germanium ethoxide）（Ge(OEt)4 ）及四(二甲胺基)鍺（tetrakis(dimethylamino) germanium，TDMAGe）。下文提供其他可能之鍺前驅物且可包含含有Ge-O鍵、Ge-C鍵（例如，鍺烷基（germanium alkyl））或Ge-N鍵（例如，鍺烷基胺）之鍺化合物。在一些實施例中，鍺前驅物不為鹵化物。在一些實施例中，鍺前驅物在至少一個配位體（ligand）但非全部配位體中含有鹵化物。根據一些實施例，鍺前驅物不僅僅包含鍺與氫。舉例而言，在一些實施例中，鍺前驅物不為鍺烷（GeHx ）。
在一些實施例中，氮反應物包括含N-H鍵之化合物，諸如NH3 、含氮電漿、原子氮及/或氮自由基。
在一些實施例中，藉由使基板交替且連續地與Ge(OCH2 CH3 )4 及NH3 接觸來沈積鍺薄膜。在一些實施例中，藉由使基板交替且連續地與四(二甲胺基)鍺（TDMAGe）及NH3 接觸來沈積鍺薄膜。
鍺膜可用於各種不同情形中。舉例而言，在一些實施例中，鍺膜可充當磊晶層。在一些實施例中，鍺膜不充當磊晶或單晶層（single-crystal layer）。在一些實施例中，鍺膜可充當犧牲層。在一些實施例中，鍺層可用於形成鍺化物。在一些實施例中，鍺層可用於鍺冷凝製程（germanium condensation process）。在一些實施例中，鍺層可沈積在高縱橫比結構上，諸如FinFET結構。對於所屬領域之技術人員，可利用鍺薄膜之其他情形應為顯而易見的。舉例而言，鍺薄膜可用於光學應用中。在一些實施例中，視應用而定，鍺膜在沈積之後按需要退火。
本文所揭示之循環沈積製程允許鍺膜之保形沈積。在一些實施例中，沈積之鍺膜具有至少50%、80%、90%、95%或更高之保形性（conformality）。在一些實施例中，膜約為100%保形。
基板可為例如半導體基板。在一些實施例中，基板表面為H端（H-terminated）。
可在沈積鍺層之前處理基板。舉例而言，在沈積鍺之前，可用鈍化化學製品（passivation chemical）處理基板以防止在暴露於空氣期間氧化。在其他實施例中，在沈積鍺之前，基板經處理以形成界面層（interfacial layer）。
在一些實施例中，沈積鍺之後，沈積另一膜。其他膜可直接位於鍺層上且接觸鍺層。在一些實施例中，在鍺膜上沈積金屬膜，例如用於形成金屬鍺化物。可在鍺層上沈積鎳且隨後使其退火，形成鍺化鎳。在一些實施例中，沈積鍺之後，沈積高介電常數膜。可藉由原子層沈積（ALD）或其他已知沈積法沈積高介電常數層或其他膜。在一些實施例中，在鍺層上沈積HfO2 層。在一些實施例中，在鍺層上沈積Al2 O3 層。在一些實施例中，用於在鍺膜上面沈積膜之沈積製程使用水作為氧源。在一些實施例中，用於在鍺膜上面沈積膜之沈積製程使用臭氧（ozone）作為氧源。在一些實施例中，用於在鍺膜上面沈積膜之沈積製程使用氧原子、氧自由基或含氧電漿作為氧源。循環沈積製程
如上所述，本文所述之製程能夠使用循環層沈積技術來沈積保形鍺層。循環沈積製程主要是表面受控的（基於基板表面之受控反應），且因此具有在相對低溫下提供高保形性之優勢。然而，在一些實施例中，鍺前驅物可至少部分地分解。因此，在一些實施例中，本文所述之循環製程是觀測不到前驅物分解的純ALD製程。在其他實施例中，選擇諸如反應溫度之反應條件以發生至少一些分解。
循環沈積製程基於交替地向反應空間提供氣相反應物，以與其中所含之基板表面相互作用。藉由將前驅物交替且連續地饋入反應室中以避免氣相反應。可例如藉由在反應物脈衝之間自反應室移除過量反應物及/或反應副產物使氣相反應物在反應室中彼此分離。移除可經由使用吹掃氣體及/或施加之真空進行。
簡言之，一般在減壓下，將基板載入反應室且加熱至適合之沈積溫度。沈積溫度可保持高於鍺前驅物在另一反應物存在下不分解之溫度且低於鍺前驅物之熱分解溫度。所述溫度亦應處於足夠高之等級以提供用於所要表面反應之活化能（activation energy）。由於不同化合物的分解溫度不同，故可基於特定選擇之前驅物選擇任何給定實施例中之實際反應溫度。在一些實施例中，沈積溫度低於約600℃。在一些實施例中，沈積溫度低於約500℃。在一些實施例中，沈積溫度低於約450℃。在一些實施例中，沈積溫度較佳低於約400℃，且甚至在一些情況下，低於約375℃。
以氣相脈衝形式將第一鍺反應物引導至室中且使其與基板表面接觸。在一些實施例中，基板表面包括三維結構。在一些實施例中，條件經較佳選擇以便吸附超過約一個單層的鍺前驅物。若存在過量第一鍺反應物及反應副產物，則可自基板與基板表面以及基板與基板表面附近移除過量第一鍺反應物及反應副產物。在一些實施例中，若存在反應物及反應副產物，則可藉由吹掃移除反應物及反應副產物。可例如用諸如氮氣或氬氣之惰性氣體的脈衝完成吹掃。
吹掃反應室意謂諸如藉由用真空泵抽空室及/或用惰性氣體（諸如氬氣或氮氣）置換反應器內之氣體，以自反應室移除氣相前驅物及/或氣相副產物。典型吹掃時間為約0.05秒至約20秒，較佳在約1秒與約10秒之間，且更佳在約1秒與約2秒之間。然而，必要時可採用其他吹掃時間，諸如在極高縱橫比結構或具有複雜表面形態之其他結構上沈積層時。所屬領域之技術人員可基於特定情況容易地確定適當吹掃時間。
自基板表面或自基板區移除過量反應物（金屬前驅物或氮反應物、反應副產物等）之另一方法可涉及自含反應物及/或反應副產物之位置以物理方式移動基板。
使第二氣體反應物脈衝至室中，其中所述第二氣體反應物在表面上與第一鍺反應物反應以形成基本純之鍺。第二氣體反應物是在基板表面上自第一鍺反應物移除配位體之還原劑。在一些實施例中，第二氣體反應物是氮反應物。表面反應之過量第二氣體反應物及氣體副產物例如藉由（較佳藉助於惰性氣體）將其吹掃出反應室以自基板移除。重複脈衝與移除步驟直至已在基板上形成具有所要厚度之鍺薄膜，其中各循環通常留下超過約一個分子單層。
如上所述，在一些實施例中，各循環之各脈衝或相可具有自限性（self-limiting）。在各相中供應過量反應物前驅物以使易受影響之結構表面飽和。表面飽和狀態確保反應物佔據全部可利用之反應部位（例如，受物理尺寸或「位阻（steric hindrance）」限制），且因此確保極佳之步階覆蓋（step coverage）。在一些配置中，可藉由調節反應溫度來調節自限特性之程度，以允許一些與氮反應物結合之鍺反應物分解。
在一些實施例中，可在整個沈積製程中連續地提供氮反應物。因此，在一些實施例中，使氮反應物在整個沈積製程中連續地流動且在規律間隔下提供鍺前驅物。在一些實施例中，氮反應物以低濃度連續地流動。使濃度保持足夠低以防止鍺前驅物與氮反應物之間的氣相反應，從而保持製程之表面受控性。
在一些實施例中，反應空間可位於單晶圓反應器（single-wafer reactor）或分批反應器（batch reactor）中，其中多個基板上之沈積同時發生。在一些實施例中，將諸如半導體工件之上面需要沈積之基板載入反應器中。反應器可為進行形成積體電路之各種不同製程中的群集工具（cluster tool）之部分。在一些實施例中，採用流動型反應器（flow-type reactor）。在一些實施例中，使用能夠進行大規模製造之單晶圓反應器。在其他實施例中，使用包括多個基板之分批反應器。對於使用分批反應器之實施例，基板數目可在10至200範圍內，在50至150範圍內或在100至130範圍內。
根據一些實施例，可使用簇射頭反應器（showerhead reactor）。
可使用之適合反應器之實例包含市售設備，諸如購自亞利桑那州菲尼克斯之ASM美國公司（ASM America, Inc of Phoenix, Arizona）及荷蘭阿爾梅勒之ASM歐洲公司（ASM Europe B.V., Almere, Netherlands）之F-120® 反應器、F-450® 反應器、Pulsar® 反應器（諸如Pulsar® 2000及Pulsar® 3000）、EmerALD® 反應器及Advance® 400系列反應器。其他市售反應器包含來自ASM日本株式會社（東京，日本)（ASM Japan K.K （Tokyo, Japan)）之Eagle® XP及XP8商標名下的那些反應器。除這些反應器以外，可採用能夠使薄膜生長之許多其他種類反應器，包含配備有用於脈衝前驅物之適當設備及構件的化學氣相沈積（CVD）反應器。
適合之分批反應器包含（但不限於）可購自ASM歐洲公司（阿爾梅勒，荷蘭）之ALDA400TM 及A412TM 商標名下的反應器。在一些實施例中，採用諸如A412TM 之垂直分批反應器，其中晶舟（boat）在加工期間旋轉。因此，在一些實施例中，晶圓在加工期間旋轉。在一些使用分批反應器之實施例中，晶圓至晶圓之均一性（uniformity）小於3%（1均方偏差（sigma）），小於2%，小於1%或甚至小於0.5%。
本文所述之循環鍺製程可選擇地在連接至群集工具之反應器或反應空間中進行。在群集工具中，由於各反應空間專用於一種製程，因此各模組中反應空間之溫度可保持恆定，與在各操作之前將基板加熱至製程溫度之反應器相比，其提高產出率（throughput）。
參考圖1且根據一些實施例，藉由包括多個脈衝循環之循環沈積製程100形成鍺薄膜，各循環包括： 在步驟120中，將汽化之第一鍺前驅物之脈衝提供至反應室中以使基板表面與鍺前驅物接觸； 在步驟130中，若存在過量鍺前驅物及反應副產物，則移除過量鍺前驅物及反應副產物； 在步驟140中，將第二氮反應物之脈衝提供至反應室中， 在步驟150中，移除過量第二氮反應物及在基板第一表面上之鍺前驅物層與第二氮反應物之間的反應中形成的任何氣體副產物，以及 在步驟160中，重複脈衝與移除步驟直至已形成具有所要厚度之鍺薄膜。
如上所述，在一些實施例中，可在開始循環沈積製程100之前預處理基板。在圖1中，這由基板可選擇地經歷預處理製程之步驟110表示。
當鍺前驅物與基板接觸時，鍺前驅物可形成至少一個單層，小於一個單層，或多於一個單層。
在一些實施例中，在整個沈積製程中載運氣體（carrier gas）連續地流動至反應空間中。在各沈積循環中，將第一鍺前驅物脈衝至反應室中。隨後，自反應室移除過量鍺前驅物。在一些實施例中，載運氣體包括氮氣。在一些實施例中，採用另一吹掃氣體。
循環製程中採用之鍺前驅物可為標準條件（室溫及大氣壓）下之固體、液體或氣體材料，限制條件為在將鍺前驅物引導至反應室中且使其與基板表面接觸之前，鍺前驅物呈氣相。
將汽化之反應物「脈衝（pulsing）」至反應室中意謂將前驅物蒸汽引導至室中持續有限時段。脈衝時間通常為約0.05秒至約10秒。然而，視特定情況（包含例如基板類型及其表面積）而定，脈衝時間甚至可高於約10秒。
在一些實施例中，例如對於單晶圓反應器中之300毫米晶圓，脈衝鍺前驅物約0.05秒至約10秒，約0.1秒至約5秒或約0.3秒至約3.0秒。
可脈衝氮反應物約0.05秒至約10秒，約0.1秒至約5秒，或約0.2秒至約3.0秒。然而，在一些情況下，一種或兩種反應物之脈衝時間可為分鐘數量級。所屬領域之技術人員可基於特定情況確定各反應物之最佳脈衝時間。
如上所述，在一些實施例中，鍺前驅物為鍺醇鹽，例如Ge(OEt)4 或Ge(OMe)4 。在一些實施例中，鍺前驅物為TDMAGe。在一些實施例中，鍺前驅物包含烷基及/或烷胺基。在一些實施例中，鍺前驅物不為鹵化物。在一些實施例中，鍺前驅物可在至少一個配位體但非全部配位體中包括鹵素。鍺前驅物可藉助於惰性載運氣體（諸如氬氣）來提供。
在一些實施例中，氮反應物包括氮-氫鍵。在一些實施例中，氮反應物為氨（NH3 ）。在一些實施例中，氮反應物為分子氮。在一些實施例中，氮反應物為含氮電漿。在一些實施例中，氮源包括經活化或激發之氮物質（nitrogen specie）。氮反應物可在含氮氣體脈衝中提供，所述含氮氣體脈衝可為氮反應物與惰性氣體（諸如氬氣）之混合物。
在一些實施例中，於反應器中形成含氮電漿。在一些實施例中，電漿可在基板上面或緊密接近基板處原位（in situ）形成。在其他實施例中，在反應室上游之遠端電漿產生器（remote plasma generator）中形成電漿且將電漿產物引導至反應室中與基板接觸。所屬領域之技術人員應瞭解，在遠端電漿情況下，可使通向基板之路徑最佳化，以便在到達基板之前最大化電中性物質且最小化離子殘存物（ion survival）。
不考慮所使用之氮反應物，在本發明之一些實施例中，使用氮反應物不會將大量氮提供至沈積之膜。根據一些實施例，所得鍺膜含有之氮小於約5原子%，小於約2原子%或甚至小於約1原子%。在一些實施例中，鍺膜之氮含量小於約0.5原子%或甚至小於約0.2原子%。
在一些實施例中，氫反應物不用於沈積製程。在一些實施例中，在至少一個沈積循環中或在整個沈積製程中不提供元素氫（H2 ）。在一些實施例中，在至少一個沈積循環中或在整個沈積製程中不提供氫電漿。在一些實施例中，在至少一個沈積循環中或在整個沈積製程中不提供氫原子或自由基。
在一些實施例中，鍺前驅物包括至少一個胺或烷胺配位體，諸如那些在式（2）至式（6）及式（8）與式（9）中存在的至少一個胺或烷胺配位體，且氮反應物包括NH3 。
如上所述，開始沈積膜之前，通常將基板加熱至適合之生長溫度。較佳之沈積溫度可視多個因素而變化，諸如（但不限於）反應物前驅物、壓力、流速、反應器配置以及基板之組成（包含基板上所沈積材料之性質）。在一些實施例中，選擇沈積溫度，使其處於鍺前驅物在無第二氮前驅物之情況下不分解的溫度（作為下端）以及前驅物本身確實分解的溫度（作為上端）之間。如別處所述，在一些實施例中，溫度可小於約600℃，小於約450℃，小於約400℃且在一些情況下小於約375℃。在一些使用Ge(OCH2 CH3 )4 與NH3 作為鍺與氮反應物之實施例中，溫度為約350℃。
加工時間視待產生之層的厚度及膜之生長速率而定。在ALD中，薄膜之生長速率以每一循環之厚度增加量來測定。一個循環由前驅物之脈衝與移除步驟組成且一個循環之持續時間通常在約0.2秒與約30秒之間，更佳在約1秒與約10秒之間，但在一些情況（例如存在大表面積及體積）下，其可為分鐘或更長時間之數量級。
在一些實施例中，鍺薄膜之生長速率可大於或等於約2埃/循環，大於或等於約5埃/循環，大於或等於約10埃/循環，且在一些實施例中甚至大於約15埃/循環。
在一些實施例中，所形成之鍺膜為相對純之鍺膜。較佳地，除少量雜質以外，膜中不存在其他金屬或半金屬元素。在一些實施例中，膜包括小於1原子%的鍺以外之金屬或半金屬。在一些實施例中，鍺膜包括小於約5原子%的任何氫以外之雜質，較佳為小於約3原子%的任何氫以外之雜質，且更佳為小於約1原子%的任何氫以外之雜質。在一些實施例中，鍺膜包括小於約5原子%之氮，小於約3原子%之氮，小於約2原子%之氮或甚至小於約1原子%之氮。在一些實施例中，純鍺膜包括小於約2原子%之氧，較佳為小於約1原子%之氧或小於約0.5原子%之氧及甚至小於約0.25原子%之氧。
在一些實施例中，採用包括氧之鍺前驅物且鍺膜不包括氧或包括少量氧作為雜質。在一些實施例中，使用包括氧之鍺前驅物沈積之鍺膜可包括小於約2原子%之氧，小於約1原子%之氧，小於約0.5原子%之氧或甚至小於約0.25原子%之氧。
在一些實施例中，在具有高縱橫比之結構上形成之鍺膜之步階覆蓋率大於約50%，大於約80%，大於約90%，或甚至大於約95%。在一些實施例中，當將特徵之深度或高度與寬度對比時，高縱橫比結構之縱橫比大於約3:1。在一些實施例中，結構之縱橫比大於約5:1，或甚至為10:1或更大之縱橫比。鍺 前驅物
循環製程可使用多種不同鍺前驅物。在一些實施例中，鍺前驅物為四價（亦即，鍺具有+IV之氧化態）。在一些實施例中，鍺前驅物不為二價（亦即，鍺具有+II之氧化態）。在一些實施例中，鍺前驅物可包括至少一種醇鹽配位體。在一些實施例中，鍺前驅物可包括至少一種胺或烷基胺配位體。在一些實施例中，鍺前驅物為金屬-有機或有機金屬化合物。在一些實施例中，鍺前驅物包括至少一種鹵化物配位體。在一些實施例中，鍺前驅物不包括鹵化物配位體。
在一些實施例中，鍺前驅物包括Ge-O鍵。在一些實施例中，鍺前驅物包括Ge-N鍵。在一些實施例中，鍺前驅物包括Ge-C鍵。在一些實施例中，鍺前驅物不包括Ge-H鍵。在一些實施例中，鍺前驅物之每一個鍺原子包括等於或小於兩個之Ge-H鍵。
在一些實施例中，鍺前驅物在室溫（例如，約20℃）下不為固體。
舉例而言，在一些實施例中，可使用以下式（1）至式（9）之鍺前驅物。
（1） GeOR4 其中R可獨立地由未經取代之烷基及經取代之烷基所構成之族群中選出；
（2） GeRx A4-x 其中x為1至4之整數； R為有機配位體且可獨立地由以下所構成之族群中選出：醇鹽、烷基矽烷基（alkylsilyl）、未經取代之烷基、經取代之烷基、烷基胺；以及 A可獨立地由以下所構成之族群中選出：未經取代之烷基、經取代之烷基、醇鹽、烷基矽烷基、烷基胺、鹵化物以及氫。
（3） Ge(OR)x A4-x 其中x為1至4之整數； R可獨立地由未經取代之烷基及經取代之烷基所構成之族群中選出；以及 A可獨立地由以下所構成之族群中選出：醇鹽、烷基矽烷基、未經取代之烷基、經取代之烷基、烷基胺、鹵化物以及氫。
（4） Ge(NRI RII )4 其中RI 可獨立地由氫、未經取代之烷基及經取代之烷基所構成之族群中選出；以及 RII 可獨立地由未經取代之烷基及經取代之烷基所構成之族群中選出。
（5） Ge(NRI RII )x A4-x 其中x為1至4之整數； RI 可獨立地由氫、未經取代之烷基及經取代之烷基所構成之族群中選出；以及 RII 可獨立地由未經取代之烷基及經取代之烷基所構成之族群中選出； A可獨立地由以下所構成之族群中選出：醇鹽、烷基矽烷基、未經取代之烷基、經取代之烷基、烷基胺、鹵化物以及氫。
（6） Gen (NRI RII )2n+2 其中n為1至3之整數； RI 可獨立地由氫、未經取代之烷基及經取代之烷基所構成之族群中選出；以及 RII 可獨立地由未經取代之烷基及經取代之烷基所構成之族群中選出。
（7） Gen (OR)2n+2 其中n為1至3之整數；及 其中R可獨立地由未經取代之烷基及經取代之烷基所構成之族群中選出。
（8） Gen R2n+2 其中n為1至3之整數；以及 R為有機配位體且可獨立地由以下所構成之族群中選出：醇鹽、烷基矽烷基、未經取代之烷基、經取代之烷基、烷基胺。
（9） A3-x Rx Ge-GeRy A3-y 其中x為1至3之整數； y為1至3之整數； R為有機配位體且可獨立地由以下所構成之族群中選出：醇鹽、烷基矽烷基、未經取代之烷基、經取代之烷基、烷基胺；以及 A可獨立地由以下所構成之族群中選出：醇鹽、烷基矽烷基、未經取代之烷基、經取代之烷基、烷基胺、鹵化物以及氫。
用於所有式之R之較佳選項包含（但不限於）甲基（methyl）、乙基（ethyl）、丙基（propyl）、異丙基（isopropyl）、正丁基（n-butyl）、異丁基（isobutyl）、第三丁基（tertbutyl），更佳為乙基與甲基。在一些實施例中，R之較佳選項包含（但不限於）C3 -C10 烷基、烯基（alkenyl）及炔基（alkynyl）以及其經取代之形式，更佳為C3 -C6 烷基、烯基及炔基以及其經取代之形式。
在一些實施例中，鍺前驅物包括一種或多於一種鹵化物。舉例而言，前驅物可包括1、2或3種鹵化物配位體。然而，如上所述，在一些實施例中，鍺前驅物不包括鹵化物。
在一些實施例中，不使用鍺烷（GeHx ）。
在一些實施例中，可使用鍺醇鹽前驅物，包含（但不限於）Ge(OMe)4 、Ge(OEt)4 、Ge(Oi Pr)4 、Ge(On Pr)4 以及Ge(Ot Bu)4 中之一或多者。在一些實施例中，鍺前驅物為TDMAGe。在一些實施例中，鍺前驅物為TDEAGe。在一些實施例中，Ge前驅物為TEMAGe。實例
測試在相對低溫下藉由分解鍺前驅物沈積鍺膜之能力。在約375℃與約400℃之溫度下，在無第二反應物之情況下僅交替進行鍺前驅物脈衝及運載氣體吹掃時，無鍺膜可見。在這些分解測試中，將Ge(OEt)4 用作鍺前驅物且使其保持在室溫下。將Ge(OEt)4 循環脈衝通過反應空間3秒，隨後吹掃6秒。
然而，藉由採用基板交替地與鍺前驅物及氮反應物接觸之循環沈積製程，在約350℃至約400℃之溫度範圍中可觀測到沈積。
在一組實驗中，藉由重複包括Ge(OEt)4 與NH3 之交替且連續之脈衝的沈積循環，鍺膜於350℃下在F-450® 反應器中沈積。使Ge(OEt)4 保持在室溫下。在100標準立方厘米/分鐘（sccm）下使NH3 流經反應空間。各循環包括3秒之鍺前驅物脈衝、6秒之吹掃以及3秒之氮反應物脈衝後接10秒之吹掃。用2000個循環形成大於80奈米之厚類金屬膜。
亦使用作為鍺前驅物之乙醇鍺（Ge(OEt)4 ）與作為氮反應物之氨（NH3 ）於約365℃至約400℃之範圍內的溫度下在Pulsar® 2000反應器中沈積鍺膜。Ge(OEt)4 在55℃下為蒸氣壓約0.2托（Torr）之液體。使Ge(OEt)4 保持在室溫下。在100標準立方厘米/分鐘下使NH3 流經反應空間。各循環包括3秒之鍺前驅物脈衝、5秒之吹掃以及3秒之氮反應物脈衝後接5秒之吹掃。使用500個循環之循環製程沈積各薄膜。藉由拉塞福背向散射譜學（Rutherford backscattering spectroscopy，「RBS」）測定組成。結果概述於下表1中。表 1 ：用循環製程獲得之鍺膜
圖2A至圖2D展示概括於以上表1中之4個鍺膜之SEM影像。因此，圖2A為在約365℃之溫度下沈積之膜的影像；圖2B為在約375℃之溫度下沈積之膜的影像；圖2C為在約385℃之溫度下沈積之膜的影像；且圖2D為在約400℃之溫度下沈積之膜的影像。
圖3A及圖3B展示概括於表1中之鍺膜中的兩個之SEM影像。圖3A中之影像為在約375℃之反應溫度下沈積之膜的影像，且圖3B中之影像為在約385℃之反應溫度下沈積之膜的影像。與表1之資料一致，圖3A及圖3B表明存在生長速率之溫度相關性，因為儘管均使用500個循環之循環製程形成各膜，但在約385℃下沈積之膜比在約375℃下沈積之膜更厚。
所沈積之鍺膜展現約4000歐/平方（Ω/sq）至9000歐/平方之相對高之薄片電阻（sheet resistance）。
儘管已描述某些實施例及實例，但所屬領域之技術人員應理解，本發明申請專利範圍之範疇超出特定揭示之實施例而延伸至其他替代性實施例及/或用途以及其顯而易見之修改及等效者。
100‧‧‧循環沈積製程
110‧‧‧步驟
120‧‧‧步驟
130‧‧‧步驟
140‧‧‧步驟
150‧‧‧步驟
160‧‧‧步驟
透過附圖將較佳理解各種實施例，其意欲說明而不限制本發明，且其中： 圖1說明根據本揭露一些實施例之例示性循環鍺沈積製程。 圖2A至圖2D展示在不同溫度下沈積之各種鍺膜的掃描電子顯微鏡（scanning electron microscope，SEM）影像。 圖3A及圖3B分別展示在375℃與385℃下沈積之兩個鍺膜之SEM影像。

Claims (20)

  1. 一種用於在反應室中於基板上形成元素鍺薄膜的製程，所述製程包括一個或多於一個沈積循環，包括使所述基板交替且連續地與氣相的鍺前驅物以及氣相的氮反應物接觸，其中所述鍺前驅物不為二價。
  2. 如申請專利範圍第1項所述的用於在反應室中於基板上形成元素鍺薄膜的製程，更包括在使所述基板與氣相的所述鍺前驅物接觸之後，使所述基板暴露於吹掃氣體及/或真空以自所述基板的表面移除過量氣相的所述鍺前驅物。
  3. 如申請專利範圍第1項所述的用於在反應室中於基板上形成元素鍺薄膜的製程，更包括在使所述基板與氣相的所述氮反應物接觸之後，使所述基板暴露於吹掃氣體及/或真空以自所述基板的表面移除過量的所述氮反應物。
  4. 如申請專利範圍第1項所述的用於在反應室中於基板上形成元素鍺薄膜的製程，其中鍺反應物在各沈積循環中至少部分地分解。
  5. 如申請專利範圍第4項所述的用於在反應室中於基板上形成元素鍺薄膜的製程，其中進行所述製程之溫度低於所述鍺前驅物在無另一前驅物存在之情況下分解之溫度。
  6. 如申請專利範圍第1項所述的用於在反應室中於基板上形成元素鍺薄膜的製程，其中鍺薄膜包括小於約5原子%之雜質。
  7. 如申請專利範圍第1項所述的用於在反應室中於基板上形成元素鍺薄膜的製程，其中所述氮反應物包括氨、元素氮、氮電漿或氮自由基。
  8. 如申請專利範圍第1項所述的用於在反應室中於基板上形成元素鍺薄膜的製程，其中所述鍺前驅物為鹵化鍺、鍺醇鹽或鍺烷基胺。
  9. 如申請專利範圍第1項所述的用於在反應室中於基板上形成元素鍺薄膜的製程，其中所述鍺前驅物為四價。
  10. 如申請專利範圍第1項所述的用於在反應室中於基板上形成元素鍺薄膜的製程，其中所述鍺前驅物在至少一個配位體但非全部配位體中含有鹵化物。
  11. 如申請專利範圍第1項所述的用於在反應室中於基板上形成元素鍺薄膜的製程，其中所述鍺前驅物不為鍺烷。
  12. 如申請專利範圍第1項所述的用於在反應室中於基板上形成元素鍺薄膜的製程，其中所述鍺前驅物為Ge(OCH2 CH3 )4 。
  13. 如申請專利範圍第1項所述的用於在反應室中於基板上形成元素鍺薄膜的製程，其中所述製程在低於約500℃之溫度下進行。
  14. 一種用於在反應室中於基板上沈積元素鍺薄膜的製程，包括： 使氮反應物連續地流經所述反應室 使所述基板與氣相的鍺前驅物接觸，其中所述鍺前驅物為四價， 自所述反應室移除過量氣相的所述鍺前驅物；以及 重複接觸以及移除步驟直至已在所述基板上沈積具有所要厚度之所述元素鍺薄膜。
  15. 如申請專利範圍第14項所述的用於在反應室中於基板上沈積元素鍺薄膜的製程，其中使所述氮反應物之濃度保持足夠低以抑制所述氮反應物與氣相的所述鍺前驅物之間的任何氣相反應。
  16. 如申請專利範圍第14項所述的用於在反應室中於基板上沈積元素鍺薄膜的製程，其中所述鍺前驅物包括鹵化鍺、鍺醇鹽或鍺烷基胺。
  17. 如申請專利範圍第14項所述的用於在反應室中於基板上沈積元素鍺薄膜的製程，其中移除包括使所述基板暴露於吹掃氣體。
  18. 一種用於在反應室中於基板上沈積元素鍺薄膜的方法，包括： 進行沈積循環，依序包括： 使所述基板與第一氣相四價鍺前驅物接觸； 使所述基板暴露於吹掃氣體及/或真空； 使所述基板與第二氣相氮反應物接觸；以及 使所述基板暴露於吹掃氣體及/或真空；以及 重複所述沈積循環以在所述基板上形成元素鍺薄膜， 其中第二反應物不包括H2 或H2 類電漿物質， 且其中所述元素鍺薄膜具有小於5%之雜質。
  19. 如申請專利範圍第18項所述的用於在反應室中於基板上沈積元素鍺薄膜的方法，其中鍺前驅物為鹵化鍺、鍺醇鹽或鍺烷基胺。
  20. 如申請專利範圍第18項所述的用於在反應室中於基板上沈積元素鍺薄膜的方法，其中氣相鍺前驅物為四價。
TW107106634A 2013-12-19 2014-12-18 循環沈積製程 TWI628716B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/135,383 US9218963B2 (en) 2013-12-19 2013-12-19 Cyclical deposition of germanium
US14/135,383 2013-12-19

Publications (2)

Publication Number Publication Date
TW201822276A true TW201822276A (zh) 2018-06-16
TWI628716B TWI628716B (zh) 2018-07-01

Family

ID=53400811

Family Applications (2)

Application Number Title Priority Date Filing Date
TW107106634A TWI628716B (zh) 2013-12-19 2014-12-18 循環沈積製程
TW103144197A TWI622098B (zh) 2013-12-19 2014-12-18 循環沈積製程

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW103144197A TWI622098B (zh) 2013-12-19 2014-12-18 循環沈積製程

Country Status (4)

Country Link
US (4) US9218963B2 (zh)
KR (2) KR102182706B1 (zh)
TW (2) TWI628716B (zh)
WO (1) WO2015094671A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3114248A4 (en) * 2014-03-04 2017-03-01 Picosun Oy Atomic layer deposition of germanium or germanium oxide
US20180138177A1 (en) * 2016-11-16 2018-05-17 Globalfoundries Inc. Formation of band-edge contacts
US10431695B2 (en) 2017-12-20 2019-10-01 Micron Technology, Inc. Transistors comprising at lease one of GaP, GaN, and GaAs
US10825816B2 (en) 2017-12-28 2020-11-03 Micron Technology, Inc. Recessed access devices and DRAM constructions
US10734527B2 (en) 2018-02-06 2020-08-04 Micron Technology, Inc. Transistors comprising a pair of source/drain regions having a channel there-between
US20220186365A1 (en) * 2020-12-11 2022-06-16 Applied Materials, Inc. Super-conformal germanium oxide films
US11781218B2 (en) 2020-12-11 2023-10-10 Applied Materials, Inc. Defect free germanium oxide gap fill

Family Cites Families (137)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4363828A (en) 1979-12-12 1982-12-14 International Business Machines Corp. Method for depositing silicon films and related materials by a glow discharge in a disiland or higher order silane gas
US5221556A (en) 1987-06-24 1993-06-22 Epsilon Technology, Inc. Gas injectors for reaction chambers in CVD systems
US5256550A (en) 1988-11-29 1993-10-26 Hewlett-Packard Company Fabricating a semiconductor device with strained Si1-x Gex layer
US5445897A (en) 1989-11-22 1995-08-29 Mitsubishi Kasei Polytec Company Epitaxial wafer and process for producing the same
JPH0737823Y2 (ja) 1989-11-27 1995-08-30 株式会社藤本撚糸製造所 墨 壷
JP3147338B2 (ja) 1991-01-30 2001-03-19 住友金属工業株式会社 半導体基板の製造方法
US5442205A (en) 1991-04-24 1995-08-15 At&T Corp. Semiconductor heterostructure devices with strained semiconductor layers
US5221413A (en) 1991-04-24 1993-06-22 At&T Bell Laboratories Method for making low defect density semiconductor heterostructure and devices made thereby
US5259918A (en) 1991-06-12 1993-11-09 International Business Machines Corporation Heteroepitaxial growth of germanium on silicon by UHV/CVD
JPH05217921A (ja) 1991-09-13 1993-08-27 Motorola Inc 材料膜のエピタキシアル成長を行うための温度制御された処理
JPH0737823A (ja) 1993-07-21 1995-02-07 Oki Electric Ind Co Ltd 半導体膜形成方法及び半導体膜形成装置
JP3116731B2 (ja) 1994-07-25 2000-12-11 株式会社日立製作所 格子不整合系積層結晶構造およびそれを用いた半導体装置
JP2914213B2 (ja) 1995-03-28 1999-06-28 日本電気株式会社 半導体装置及びその製造方法
JP2685030B2 (ja) 1995-05-26 1997-12-03 日本電気株式会社 半導体装置及びその製造方法
US6093252A (en) 1995-08-03 2000-07-25 Asm America, Inc. Process chamber with inner support
JP2954039B2 (ja) 1996-09-05 1999-09-27 日本電気株式会社 ＳｉＧｅ薄膜の成膜方法
JP2877108B2 (ja) 1996-12-04 1999-03-31 日本電気株式会社 半導体装置およびその製造方法
JP2953567B2 (ja) 1997-02-06 1999-09-27 日本電気株式会社 半導体装置の製造方法
JP3024584B2 (ja) 1997-03-10 2000-03-21 日本電気株式会社 半導体装置の製造方法
US5891769A (en) 1997-04-07 1999-04-06 Motorola, Inc. Method for forming a semiconductor device having a heteroepitaxial layer
JP3535527B2 (ja) 1997-06-24 2004-06-07 マサチューセッツ インスティテュート オブ テクノロジー 傾斜ＧｅＳｉ層と平坦化を用いたゲルマニウム・オン・シリコンの貫通転位の制御
US6475865B1 (en) 1997-08-21 2002-11-05 United Microelectronics Corp. Method of fabricating semiconductor device
US6154475A (en) 1997-12-04 2000-11-28 The United States Of America As Represented By The Secretary Of The Air Force Silicon-based strain-symmetrized GE-SI quantum lasers
FR2773177B1 (fr) 1997-12-29 2000-03-17 France Telecom Procede d'obtention d'une couche de germanium ou silicium monocristallin sur un substrat de silicium ou germanium monocristallin, respectivement, et produits multicouches obtenus
US6749687B1 (en) 1998-01-09 2004-06-15 Asm America, Inc. In situ growth of oxide and silicon layers
DE19802977A1 (de) 1998-01-27 1999-07-29 Forschungszentrum Juelich Gmbh Verfahren zur Herstellung einer einkristallinen Schicht auf einem nicht gitterangepaßten Substrat, sowie eine oder mehrere solcher Schichten enthaltendes Bauelement
US6013134A (en) 1998-02-18 2000-01-11 International Business Machines Corporation Advance integrated chemical vapor deposition (AICVD) for semiconductor devices
JP3403076B2 (ja) 1998-06-30 2003-05-06 株式会社東芝 半導体装置及びその製造方法
WO2000004357A1 (en) 1998-07-15 2000-01-27 Smithsonian Astrophysical Observatory Epitaxial germanium temperature sensor
FR2783254B1 (fr) 1998-09-10 2000-11-10 France Telecom Procede d'obtention d'une couche de germanium monocristallin sur un substrat de silicium monocristallin,et produits obtenus
US6319782B1 (en) 1998-09-10 2001-11-20 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of fabricating the same
US6235568B1 (en) 1999-01-22 2001-05-22 Intel Corporation Semiconductor device having deposited silicon regions and a method of fabrication
JP3974329B2 (ja) 1999-03-12 2007-09-12 インターナショナル・ビジネス・マシーンズ・コーポレーション Ｇｅチャネル電界効果トランジスタを形成するための層状構造
US6350993B1 (en) 1999-03-12 2002-02-26 International Business Machines Corporation High speed composite p-channel Si/SiGe heterostructure for field effect devices
US6346732B1 (en) 1999-05-14 2002-02-12 Kabushiki Kaisha Toshiba Semiconductor device with oxide mediated epitaxial layer
US6352942B1 (en) 1999-06-25 2002-03-05 Massachusetts Institute Of Technology Oxidation of silicon on germanium
KR100391404B1 (ko) 1999-07-13 2003-07-12 가부시끼가이샤 도시바 반도체 메모리
US7041170B2 (en) 1999-09-20 2006-05-09 Amberwave Systems Corporation Method of producing high quality relaxed silicon germanium layers
US6373112B1 (en) 1999-12-02 2002-04-16 Intel Corporation Polysilicon-germanium MOSFET gate electrodes
WO2001041544A2 (en) 1999-12-11 2001-06-14 Asm America, Inc. Deposition of gate stacks including silicon germanium layers
US6633066B1 (en) 2000-01-07 2003-10-14 Samsung Electronics Co., Ltd. CMOS integrated circuit devices and substrates having unstrained silicon active layers
JP4406995B2 (ja) 2000-03-27 2010-02-03 パナソニック株式会社 半導体基板および半導体基板の製造方法
WO2001093338A1 (en) 2000-05-26 2001-12-06 Amberwave Systems Corporation Buried channel strained silicon fet using an ion implanted doped layer
US6461945B1 (en) 2000-06-22 2002-10-08 Advanced Micro Devices, Inc. Solid phase epitaxy process for manufacturing transistors having silicon/germanium channel regions
US6592942B1 (en) 2000-07-07 2003-07-15 Asm International N.V. Method for vapour deposition of a film onto a substrate
JP4269541B2 (ja) 2000-08-01 2009-05-27 株式会社Ｓｕｍｃｏ 半導体基板と電界効果型トランジスタ並びにＳｉＧｅ層の形成方法及びこれを用いた歪みＳｉ層の形成方法と電界効果型トランジスタの製造方法
EP1309989B1 (en) 2000-08-16 2007-01-10 Massachusetts Institute Of Technology Process for producing semiconductor article using graded expitaxial growth
WO2003003431A1 (en) 2000-09-05 2003-01-09 The Regents Of The University Of California Relaxed sige films by surfactant mediation
JP2002093735A (ja) 2000-09-13 2002-03-29 Sony Corp 半導体装置の製造方法
US6689220B1 (en) 2000-11-22 2004-02-10 Simplus Systems Corporation Plasma enhanced pulsed layer deposition
JP2002184993A (ja) 2000-12-11 2002-06-28 Sony Corp 半導体装置
KR100385857B1 (ko) 2000-12-27 2003-06-02 한국전자통신연구원 SiGe MODFET 소자 제조방법
AU2002306436A1 (en) 2001-02-12 2002-10-15 Asm America, Inc. Improved process for deposition of semiconductor films
US7026219B2 (en) 2001-02-12 2006-04-11 Asm America, Inc. Integration of high k gate dielectric
US6620743B2 (en) 2001-03-26 2003-09-16 Asm America, Inc. Stable, oxide-free silicon surface preparation
US6482705B1 (en) 2001-04-03 2002-11-19 Advanced Micro Devices, Inc. Method of fabricating a semiconductor device having a MOSFET with an amorphous SiGe gate electrode and an elevated crystalline SiGe source/drain structure and a device thereby formed
US6541322B2 (en) 2001-05-17 2003-04-01 Macronix International Co. Ltd. Method for preventing gate depletion effects of MOS transistor
US6770134B2 (en) 2001-05-24 2004-08-03 Applied Materials, Inc. Method for fabricating waveguides
JP2004533118A (ja) 2001-05-30 2004-10-28 エーエスエム アメリカ インコーポレイテッド 低温搬入出およびベーク
US6855649B2 (en) 2001-06-12 2005-02-15 International Business Machines Corporation Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing
US6844213B2 (en) 2001-06-14 2005-01-18 Integrated Sensing Systems Process of forming a microneedle and microneedle formed thereby
JP4039013B2 (ja) 2001-07-06 2008-01-30 株式会社Ｓｕｍｃｏ 半導体基板と電界効果型トランジスタ並びにＳｉＧｅ層の形成方法及びこれを用いた歪みＳｉ層の形成方法と電界効果型トランジスタの製造方法
JP3660897B2 (ja) 2001-09-03 2005-06-15 株式会社ルネサステクノロジ 半導体装置の製造方法
US6960537B2 (en) 2001-10-02 2005-11-01 Asm America, Inc. Incorporation of nitrogen into high k dielectric film
US20030080394A1 (en) 2001-10-31 2003-05-01 Babcock Jeffrey A. Control of dopant diffusion from polysilicon emitters in bipolar integrated circuits
US6875279B2 (en) 2001-11-16 2005-04-05 International Business Machines Corporation Single reactor, multi-pressure chemical vapor deposition for semiconductor devices
US6703271B2 (en) 2001-11-30 2004-03-09 Taiwan Semiconductor Manufacturing Company Complementary metal oxide semiconductor transistor technology using selective epitaxy of a strained silicon germanium layer
US20030124818A1 (en) 2001-12-28 2003-07-03 Applied Materials, Inc. Method and apparatus for forming silicon containing films
US6805962B2 (en) * 2002-01-23 2004-10-19 International Business Machines Corporation Method of creating high-quality relaxed SiGe-on-insulator for strained Si CMOS applications
US6746902B2 (en) 2002-01-31 2004-06-08 Sharp Laboratories Of America, Inc. Method to form relaxed sige layer with high ge content
US6649492B2 (en) 2002-02-11 2003-11-18 International Business Machines Corporation Strained Si based layer made by UHV-CVD, and devices therein
US6723622B2 (en) 2002-02-21 2004-04-20 Intel Corporation Method of forming a germanium film on a semiconductor substrate that includes the formation of a graded silicon-germanium buffer layer prior to the formation of a germanium layer
US6864520B2 (en) 2002-04-04 2005-03-08 International Business Machines Corporation Germanium field effect transistor and method of fabricating the same
US7452757B2 (en) 2002-05-07 2008-11-18 Asm America, Inc. Silicon-on-insulator structures and methods
US6887773B2 (en) 2002-06-19 2005-05-03 Luxtera, Inc. Methods of incorporating germanium within CMOS process
JP2005530360A (ja) 2002-06-19 2005-10-06 マサチューセッツ・インスティチュート・オブ・テクノロジー Ｇｅ光検出器
US6953736B2 (en) 2002-07-09 2005-10-11 S.O.I.Tec Silicon On Insulator Technologies S.A. Process for transferring a layer of strained semiconductor material
US7018910B2 (en) 2002-07-09 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Transfer of a thin layer from a wafer comprising a buffer layer
US7375385B2 (en) 2002-08-23 2008-05-20 Amberwave Systems Corporation Semiconductor heterostructures having reduced dislocation pile-ups
US6878610B1 (en) 2002-08-27 2005-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Relaxed silicon germanium substrate with low defect density
JP2004179452A (ja) 2002-11-28 2004-06-24 Shin Etsu Handotai Co Ltd ヘテロエピタキシャルウエーハ
US7012314B2 (en) 2002-12-18 2006-03-14 Agere Systems Inc. Semiconductor devices with reduced active region defects and unique contacting schemes
WO2004061943A1 (en) 2003-01-07 2004-07-22 S.O.I.Tec Silicon On Insulator Technologies Recycling by mechanical means of a wafer comprising a taking-off structure after taking-off a thin layer thereof
US7713592B2 (en) 2003-02-04 2010-05-11 Tegal Corporation Nanolayer deposition process
WO2004081987A2 (en) 2003-03-12 2004-09-23 Asm America, Inc. Sige rectification process
US7238595B2 (en) 2003-03-13 2007-07-03 Asm America, Inc. Epitaxial semiconductor deposition methods and structures
US7682947B2 (en) 2003-03-13 2010-03-23 Asm America, Inc. Epitaxial semiconductor deposition methods and structures
US6963078B2 (en) 2003-03-15 2005-11-08 International Business Machines Corporation Dual strain-state SiGe layers for microelectronics
US7517768B2 (en) 2003-03-31 2009-04-14 Intel Corporation Method for fabricating a heterojunction bipolar transistor
JP4714422B2 (ja) 2003-04-05 2011-06-29 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． ゲルマニウムを含有するフィルムを堆積させる方法、及び蒸気送達装置
US6897472B2 (en) 2003-06-26 2005-05-24 Rj Mears, Llc Semiconductor device including MOSFET having band-engineered superlattice
US7033437B2 (en) 2003-06-26 2006-04-25 Rj Mears, Llc Method for making semiconductor device including band-engineered superlattice
WO2005010946A2 (en) 2003-07-23 2005-02-03 Asm America, Inc. DEPOSITION OF SiGe ON SILICON-ON-INSULATOR STRUCTURES AND BULK SUBSTRATES
EP1649495A2 (en) 2003-07-30 2006-04-26 ASM America, Inc. Epitaxial growth of relaxed silicon germanium layers
US20050067377A1 (en) 2003-09-25 2005-03-31 Ryan Lei Germanium-on-insulator fabrication utilizing wafer bonding
US7132338B2 (en) 2003-10-10 2006-11-07 Applied Materials, Inc. Methods to fabricate MOSFET devices using selective deposition process
KR100589053B1 (ko) * 2003-10-15 2006-06-12 삼성전자주식회사 소스 공급 장치, 소스 공급 방법 및 이를 이용한 원자층증착 방법
US6992025B2 (en) 2004-01-12 2006-01-31 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
US7105393B2 (en) 2004-01-30 2006-09-12 Taiwan Semiconductor Manufacturing Co., Ltd. Strained silicon layer fabrication with reduced dislocation defect density
EP1763893A2 (en) 2004-02-27 2007-03-21 ASM America, Inc. Germanium deposition
US7553803B2 (en) 2004-03-01 2009-06-30 Advanced Technology Materials, Inc. Enhancement of silicon-containing particulate material removal using supercritical fluid-based compositions
US7312165B2 (en) 2004-05-05 2007-12-25 Jursich Gregory M Codeposition of hafnium-germanium oxides on substrates used in or for semiconductor devices
US7125785B2 (en) 2004-06-14 2006-10-24 International Business Machines Corporation Mixed orientation and mixed material semiconductor-on-insulator wafer
US7199021B2 (en) 2004-06-22 2007-04-03 Texas Instruments Incorporated Methods and systems to mitigate etch stop clipping for shallow trench isolation fabrication
US7329576B2 (en) 2004-09-02 2008-02-12 Micron Technology, Inc. Double-sided container capacitors using a sacrificial layer
KR100618879B1 (ko) * 2004-12-27 2006-09-01 삼성전자주식회사 게르마늄 전구체, 이를 이용하여 형성된 ｇｓｔ 박막,상기 박막의 제조 방법 및 상변화 메모리 소자
DE102005000826A1 (de) 2005-01-05 2006-07-20 Siltronic Ag Halbleiterscheibe mit Silicium-Germanium-Schicht und Verfahren zu deren Herstellung
US7629267B2 (en) * 2005-03-07 2009-12-08 Asm International N.V. High stress nitride film and method for formation thereof
US8088223B2 (en) 2005-03-10 2012-01-03 Asm America, Inc. System for control of gas injectors
EP1705697A1 (en) 2005-03-21 2006-09-27 S.O.I. Tec Silicon on Insulator Technologies S.A. Composition graded layer structure and method for forming the same
US20070155138A1 (en) 2005-05-24 2007-07-05 Pierre Tomasini Apparatus and method for depositing silicon germanium films
US7037856B1 (en) 2005-06-10 2006-05-02 Sharp Laboratories Of America, Inc. Method of fabricating a low-defect strained epitaxial germanium film on silicon
KR100641063B1 (ko) 2005-08-26 2006-11-01 삼성전자주식회사 단결정 구조물 형성 방법 및 이를 이용한 반도체 장치의제조 방법
US20070048956A1 (en) 2005-08-30 2007-03-01 Tokyo Electron Limited Interrupted deposition process for selective deposition of Si-containing films
EP1763069B1 (en) 2005-09-07 2016-04-13 Soitec Method for forming a semiconductor heterostructure
JP4786495B2 (ja) 2005-11-24 2011-10-05 東京エレクトロン株式会社 薄膜形成装置の洗浄方法、薄膜形成方法、薄膜形成装置及びプログラム
US7901968B2 (en) 2006-03-23 2011-03-08 Asm America, Inc. Heteroepitaxial deposition over an oxidized surface
US7785995B2 (en) 2006-05-09 2010-08-31 Asm America, Inc. Semiconductor buffer structures
US8278176B2 (en) 2006-06-07 2012-10-02 Asm America, Inc. Selective epitaxial formation of semiconductor films
US7608526B2 (en) 2006-07-24 2009-10-27 Asm America, Inc. Strained layers within semiconductor buffer structures
EP2511280A1 (en) * 2006-11-02 2012-10-17 Advanced Technology Materials, Inc. Germanium amidinate complexes useful for CVD/ALD of metal thin films
US20090072271A1 (en) * 2007-09-18 2009-03-19 Leonardo Gomez EPITAXIAL GROWTH OF THIN SMOOTH GERMANIUM (Ge) ON SILICON (Si) UTILIZING AN INTERFACIAL SILICON GERMANIUM (SiGe) PULSE GROWTH METHOD
US20130210217A1 (en) * 2008-01-28 2013-08-15 Air Products And Chemicals, Inc. Precursors for GST Films in ALD/CVD Processes
US20090203197A1 (en) 2008-02-08 2009-08-13 Hiroji Hanawa Novel method for conformal plasma immersed ion implantation assisted by atomic layer deposition
KR101805211B1 (ko) * 2009-09-02 2017-12-05 레르 리키드 쏘시에떼 아노님 뿌르 레드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드 게르마늄 함유 막 침착을 위한 디할라이드 게르마늄(ⅱ) 전구체
US8367528B2 (en) 2009-11-17 2013-02-05 Asm America, Inc. Cyclical epitaxial deposition and etch
US9611544B2 (en) 2010-04-15 2017-04-04 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US8637411B2 (en) 2010-04-15 2014-01-28 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US8728956B2 (en) * 2010-04-15 2014-05-20 Novellus Systems, Inc. Plasma activated conformal film deposition
US20110262660A1 (en) * 2010-04-22 2011-10-27 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Chalcogenide-containing precursors, methods of making, and methods of using the same for thin film deposition
US8598020B2 (en) * 2010-06-25 2013-12-03 Applied Materials, Inc. Plasma-enhanced chemical vapor deposition of crystalline germanium
US8148197B2 (en) * 2010-07-27 2012-04-03 Micron Technology, Inc. Methods of forming germanium-antimony-tellurium materials and a method of forming a semiconductor device structure including the same
SG10201601916TA (en) * 2011-03-28 2016-04-28 Applied Materials Inc Method and apparatus for the selective deposition of epitaxial germanium stressor alloys
TWI473316B (zh) 2011-08-17 2015-02-11 Nat Applied Res Laboratories 具透明導電特性及水氣阻絕功能之奈米疊層膜及其製造方法
US9127345B2 (en) 2012-03-06 2015-09-08 Asm America, Inc. Methods for depositing an epitaxial silicon germanium layer having a germanium to silicon ratio greater than 1:1 using silylgermane and a diluent
US9171715B2 (en) 2012-09-05 2015-10-27 Asm Ip Holding B.V. Atomic layer deposition of GeO2
US9330899B2 (en) 2012-11-01 2016-05-03 Asm Ip Holding B.V. Method of depositing thin film

Also Published As

Publication number Publication date
US20150179443A1 (en) 2015-06-25
TWI628716B (zh) 2018-07-01
TWI622098B (zh) 2018-04-21
KR102143410B1 (ko) 2020-08-12
US20190027361A1 (en) 2019-01-24
US20180005823A1 (en) 2018-01-04
KR20200096851A (ko) 2020-08-13
WO2015094671A1 (en) 2015-06-25
TW201526109A (zh) 2015-07-01
US10741388B2 (en) 2020-08-11
US9929009B2 (en) 2018-03-27
KR20160098484A (ko) 2016-08-18
US20160172192A1 (en) 2016-06-16
US9218963B2 (en) 2015-12-22
KR102182706B1 (ko) 2020-11-25
US9576794B2 (en) 2017-02-21

Similar Documents

Publication Publication Date Title
KR102192161B1 (ko) GeO2의 원자층 증착
US11047040B2 (en) Dual selective deposition
TWI628716B (zh) 循環沈積製程
US10121699B2 (en) Selective deposition of aluminum and nitrogen containing material
KR102185458B1 (ko) 선택적 퇴적
KR20200090108A (ko) 기판 상에 전이 금속 함유 막을 주기적 증착 공정에 의해 형성하는 방법
TWI655308B (zh) 沉積鈦鋁薄膜的製程
US9177783B2 (en) Substituted silacyclopropane precursors and their use for the deposition of silicon-containing films
US20170022609A1 (en) Heteroleptic Diazadiene-Containing Tungsten Precursors for Thin Film Deposition
TW202124768A (zh) 原子層沉積製程