KR20160015297A - 집적 회로(ic)들에서 자기 결합을 감소시키기 위한 시스템들, 및 관련 컴포넌트들 및 방법 - Google Patents

집적 회로(ic)들에서 자기 결합을 감소시키기 위한 시스템들, 및 관련 컴포넌트들 및 방법 Download PDF

Info

Publication number
KR20160015297A
KR20160015297A KR1020157036944A KR20157036944A KR20160015297A KR 20160015297 A KR20160015297 A KR 20160015297A KR 1020157036944 A KR1020157036944 A KR 1020157036944A KR 20157036944 A KR20157036944 A KR 20157036944A KR 20160015297 A KR20160015297 A KR 20160015297A
Authority
KR
South Korea
Prior art keywords
inductor
diplexer
3dic
flux axis
integrated circuit
Prior art date
Application number
KR1020157036944A
Other languages
English (en)
Inventor
청지에 주오
종해 김
대익 디. 김
마리오 프란시스코 벨레즈
창한 윤
제-흐시웅 란
로버트 피. 미쿨라
매튜 엠. 노왁
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20160015297A publication Critical patent/KR20160015297A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/46—Networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H7/463—Duplexers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/06—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of magnetostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor

Abstract

집적 회로(IC)들에서 자기 결합을 감소시키기 위한 시스템들이 개시된다. 관련 컴포넌트들 및 방법들이 또한 개시된다. IC들은 복수의 인덕터들을 갖는다. 각각의 인덕터는 구분가능한 축을 갖는 자속을 생성한다. 인덕터들 간의 자기 결합을 감소시키기 위해서, 자속 축들은 평행하지 않도록 설계된다. 특히, 인덕터들의 자속 축들이 서로에 대해 평행하지 않게 함으로써, 자속 축들이 평행한 상황과 관련하여 인덕터들 간의 자기 결합이 감소된다. 이러한 배열은 특히, 저역 통과 필터 및 고역 통과 필터를 갖는 다이플렉서들에서 사용하기에 매우 적합하다.

Description

집적 회로(IC)들에서 자기 결합을 감소시키기 위한 시스템들, 및 관련 컴포넌트들 및 방법{SYSTEMS FOR REDUCING MAGNETIC COUPLING IN INTEGRATED CIRCUITS (ICs), AND RELATED COMPONENTS AND METHODS}
우선권 출원
[0001]본 출원은, 2013년 6월 4일에 출원되고 명칭이 "SYSTEMS FOR REDUCING MAGNETIC COUPLING IN INTEGRATED CIRCUITS (ICs) AND RELATED COMPONENTS AND METHODS"인 미국 가특허 출원 시리얼 넘버 제61/830,718호를 우선권으로 주장하며, 상기 출원은 전체가 인용에 의해 본원에 포함된다.
[0002]본 출원은 또한, 2013년 9월 6일에 출원되고 명칭이 "SYSTEMS FOR REDUCING MAGNETIC COUPLING IN INTEGRATED CIRCUITS (ICs) AND RELATED COMPONENTS AND METHODS"인 미국 특허 출원 시리얼 넘버 제14/019,821호를 우선권으로 주장하며, 상기 출원은 전체가 인용에 의해 본원에 포함된다.
[0003]본 개시물의 기술은 전반적으로 집적 회로(IC)들에 관한 것이며, 보다 구체적으로, 컴포넌트들과 IC 사이의 자기 결합을 감소시키는 것에 관한 것이다.
[0004]이동 통신 디바이스들은 현재 사회에서 흔해지고 있다. 이러한 모바일 디바이스들의 보급은 현재 이러한 디바이스들에서 가능한 많은 기능들에 의해 부분적으로 이루어진다. 이러한 기능들에 대한 수요는 프로세싱 능력 요건들을 증가시키고 더욱 강력한 배터리들에 대한 요구를 발생시킨다. 모바일 통신 디바이스의 하우징의 제한된 공간 내에서, 배터리들은 프로세싱 회로소자와 충돌한다. 컴포넌트들 및 다른 팩터들을 위한 공간에 대한 경쟁은, 계속되는 회로소자 내 컴포넌트들의 소형화에 기여한다.
[0005]컴포넌트들의 소형화는 프로세싱 회로 내의 메모리 트랜지스터들 및 다른 반응성 엘리먼트들을 비롯한 프로세싱 회로소자의 모든 양상들에 영향을 준다. 모바일 통신 디바이스들의 컴포넌트들의 소형화는, 소비자가, 더 소형화되고 더 경량화되는 전화기들을 인식하고 더 오랜 시간 배터리를 사용하게 하는 데에 용이하게 하는 한편, 소형화 압력들이 모바일 통신 디바이스들로 제한되지 않는다. 다른 컴퓨팅 디바이스들, 이를 테면, 데스크탑 컴퓨터들은 또한 이용가능한 메모리와 소형화 전체에 걸친 프로세싱 파워를 증가시키려고 시도한다.
[0006]소형화 목표들과 동시에, 무선 통신 산업은 가능한 한 많은 대역폭을 소비자들에게 제공하기 위한 연구를 계속해서 하고 있다. 이러한 목적을 위해, 현 세대의 통신에 대해 많은 무선 통신사(wireless carrier)들이 캐리어 어그리게이션(carrier aggregation) 정책들을 채택했다. 즉, AT&T®와 같은 무선 통신사는 특정한 지리적 영역에서 2개의 주파수 대역들(예를 들어, 700 MHz 및 2 GHz)에 대한 권리들을 소유할 수 있다. 이용가능한 대역폭을 최대화하기 위해, 무선 통신사는 단일 통신 스트림에 대해 주파수들 둘 모두를 동시에 사용할 수 있다. 하나의 통신 스트림을 위한 주파수 대역들 둘 모두를 이용하는 것이 최종 사용자에게 제공될 수 있는 데이터의 양을 증가시키지만, 데이터를 송신하기 위해 사용되는 주파수들 각각이 고조파(harmonic) 주파수들에서 잡음을 생성한다는 점에서 복잡한 문제들이 존재한다. AT&T®의 예에서, 700 MHz 송신들은, 2 GHz 주파수들로 브로드캐스팅되는 데이터를 간섭할 수 있는 2.1 GHz의 고조파들을 생성한다. 그러한 상황들에서, 다이플렉서는, 캐리어 어그리게이션 시스템에서 반송되는 신호들을 프로세싱하도록 제공될 수 있다. 그러한 캐리어 어그리게이션 시스템을 사용하는 디바이스에 대한 칩셋에서, 다이플렉서는 일반적으로, 높은 성능을 보장하기 위해 주파수 대역들 사이에서 분리를 제공하도록 안테나와 튜너(tuner)(또는 라디오 주파수(RF) 스위치) 사이에 삽입된다. 일반적으로, 다이플렉서 설계는 필터링을 제공하기 위해한 인덕터들 및 커패시터들을 포함한다. 다이플렉서들은, 높은 품질(Q) 팩터를 갖는 인덕터들 및 커패시터들을 사용함으로써 고성능을 달성할 수 있다. 다이플렉서 성능은, 특정한 주파수들에서의 삽입 손실(insertion loss) 및 리젝션(rejection)(예를 들어, 데시벨(dB) 단위로 표현되는 양들임)을 측정함으로써 정량화(quantify)될 수 있다.
[0007]소형화 목표들이 2 이상의 인덕터, 이를 테면, 다이플렉서들을 포함하는 엘리먼트들에 적용될 경우, 인덕터들은 빈번하게, 서로에 대하여 매우 근접하게 포지셔닝된다. 이러한 인덕터들이 매우 근접하게 있는 것은 인덕터들 간 자기 결합을 발생시킨다. 대부분의 경우들에서, 이러한 자기 결합은 회로의 분리(isolation)와 성능을 감소시킨다.
[0008]상세한 설명에 개시된 실시예들은 집적 회로(IC)들에서 자기 결합을 감소시키기 위한 시스템들을 포함한다. 관련 컴포넌트들 및 방법들이 또한 개시된다. 본원에 개시된 예시적인 IC들은 복수의 인덕터들을 포함한다. 각각의 인덕터는 구분가능한 자속 축을 갖는 자기 자속을 생성한다. 인덕터들 간의 자기 결합을 감소시키기 위해서, 자속 축들은 서로에 대해 평행하지 않도록 설계된다. 특히, 인덕터들의 자속 축들이 서로에 대해 평행하지 않게 함으로써, 인덕터들 간의 자기 결합은, 자속 축들이 평행한 상황에 비해 감소된다. 이러한 배열은 특히, 저역 통과 및 고역 통과 필터를 갖는 다이플렉서들에서 사용하기 위해 매우 적합하다.
[0009]일 실시예에서 이와 관련하여, 3차원(3D) IC(3DIC) 내의 다이플렉서가 개시된다. 다이플렉서는 제 1 자속 축을 갖는 제 1 인덕터를 포함하고 제 1 인덕터는 3D 인덕터를 포함한다. 다이플렉서는 또한, 제 2 자속 축을 갖는 제 2 인덕터를 포함하고, 제 1 자속 축과 제 2 자속 축은 평행하지 않다.
[0010]다른 실시예에서, 3DIC 내의 다이플렉서가 개시된다. 다이플렉서는 제 1 자속 축을 갖는 인덕턴스를 제공하기 위한 제 1 수단을 포함한다. 다이플렉서는 또한, 제 2 자속 축을 갖는 인덕턴스를 제공하기 위한 제 2 수단을 포함하며, 제 1 자속 축과 제 2 자속 축은 평행하지 않다.
[0011]다른 실시예에서, 3DIC에서 다이플렉서를 설계하는 방법이 개시된다. 방법은 제 1 인덕터를 다이플렉서에 배치시키는 단계를 포함하고, 제 1 인덕터는 제 1 자속 축을 갖는다. 방법은 또한, 제 2 인덕터를 다이플렉서에 배치시키는 단계를 포함하고, 제1 인덕터와 제 2 인덕터가 제 1 자속 축과 제 2 자속축이 평행한 상황에 비해 제 1 인덕터와 제 2 인덕터 간의 자기 결합을 감소시키기 위해서, 제 2 인덕터는 제 1 자속 축에 평행하지 않는 제 2 자속 축을 갖는다.
[0012]도 1a는 일 예시적인 종래의 다이플렉서의 개략도이다.
[0013]도 1b는 도 1a의 다이플렉서에 대한 통상적인 주파수 응답의 그래프이다.
[0014]도 1c는 다이플렉서를 이용하는 예시적인 라디오 트랜시버의 개략도이다.
[0015]도 2는 인덕터들 간의 자기 결합이 강조되어 있는 대안적인 종래의 다이플렉서 설계이다.
[0016]도 3은 자속 축들이 도시되는 도 2의 종래의 다이플렉서 설계를 사용하는 3차원(3D) 집적 회로(IC)(3DIC)의 상면도이다.
[0017]도 4는 도 3의 종래의 다이플렉서 설계의 예시적인 주파수 응답의 그래프이다.
[0018]도 5는 평행하지 않은 자속 축들이 도시되는 본 개시물의 예시적인 실시예들에 따른 다이플렉서 회로를 지닌 3DIC의 상면도이다.
[0019]도 6은 도 5의 다이플렉서의 예시적인 주파수 응답의 그래프이다.
[0020]도 7은 본 개시물의 다른 실시예에 따른 대안적인 인덕터 배열의 상면도이다.
[0021]도 8은 도 5의 다이플렉서를 포함할 수 있는 예시적인 프로세서-기반 시스템의 블록도이다.
[0022]이제, 도시한 도면들을 참조하여, 본 개시의 몇몇 예시적인 실시예들이 설명된다. 단어 "예시적인"은 "예, 예시, 또는 예증으로서 기능하는 것"을 의미하도록 본 명세서에서 사용된다. "예시적인"것으로서 본 명세서에 설명된 임의의 실시예는 다른 실시예들에 비해 바람직하거나 유리한 것으로서 해석될 필요는 없다.
[0023]상세한 설명에 개시된 실시예들은 집적 회로(IC)들에서 자기 결합을 감소시키기 위한 시스템들을 포함한다. 관련 컴포넌트들 및 방법들이 또한 개시된다. IC들은 복수의 인덕터들을 갖는다. 각각의 인덕터는 구분가능한 축을 갖는 자기 자속을 생성한다. 인덕터들 간의 자기 결합을 감소시키기 위해서, 자속 축들이 평행하지 않도록 설계된다. 특히, 인덕터들의 자속 축들이 서로에 대해 평행하지 않게 함으로써, 인덕터들 간의 자기 결합은, 자속 축들이 평행한 상황에 비해 감소된다. 이러한 배열은 특히, 저역 통과 및 고역 통과 필터를 갖는 다이플렉서들에서 사용하기 위해 매우 적합하다.
[0024]3차원(3D) IC(3DIC)의 출현은 3D 인덕터들을 비롯하여 다양한 회로 혁신들을 가능하게 했다. 예를 들어, 저역 통과 필터와 고역 통과 필터를 갖는 다이플렉서에서, 수 개의 인덕터들(예를 들어, 통상적으로 필터당 하나 또는 2개)이 존재할 수 있고 이들은 소형화 압력들 때문에 상대적으로 매우 근접하게 배치된다. 자기 결합이 발생할 경우 대역 저지(band stop)의 리젝션이 줄어들 수 있다. 이 리젝션이 너무 많이 줄어들 경우, 다이플렉서는 설계 기준을 충족시키지 못할 수 있다. 2D 인덕터의 평면에 의해 고정되는 불변의 자속 축을 가질 수 있는 2차원(2D) 인덕터들과는 달리, 3D 인덕터들은, 인덕터들의 자속 축들의 상대적인 배향들을 서로에 대하여 변화시키는 설계 프로세스 동안 선택적으로 배열될 수 있다. 특히, 인덕터들의 자속 축들이 서로에 대해 평행하지 않게 함으로써, 인덕터들 간의 자기 결합이, 자속 축들이 평행한 상황과 관련하여 감소된다. 인덕터들의 선택적인 포지셔닝은 고역 통과 필터의 인덕터들과 저역 통과 필터의 인덕터들 간의 최소한의 결합을 가져야 하는 다이플렉서에서 사용하기에 매우 적합하다.
[0025]본 개시물의 인덕터 레이아웃을 갖는 IC들의 예시적인 실시예들을 다루기 전에, 일부 종래의 다이플렉서들 및 이들의 주파수 응답들의 간략한 개관이 도 1a 내지 도 4를 참조로 하여 제공된다. 본 개시물의 예시적인 실시예들에 따른 평행하지 않은 자속 축들을 지닌 다수의 인덕터들을 갖는 3DIC의 실시예들이 도 5를 참고로 하여 아래에 시작된다.
[0026]이와 관련하여, 도 1a는, 제 1 포트(12), 제 2 포트(14), 및 안테나 포트(16)를 포함하는 종래의 다이플렉서(10)의 개략도이다. 접지(18)로의 부가적인 포트가 제공될 수 있다. 제 1 포트(12)와 안테나 포트(16) 사이에 고역 통과(high pass)(HP) 필터(20)가 있다. 유사하게, 제 2 포트(14)와 안테나 포트(16) 사이에 저역 통과(low pass)(LP) 필터(22)가 있다. HP 필터(20)는 제 1 HP 커패시터(24), 제 2 HP 커패시터(26), 제 3 HP 커패시터(28), 및 HP 인덕터(30)를 포함한다. 제 3 HP 커패시터(28) 및 HP 인덕터(30)는 함께, 대역저지의 노치 주파수를 정의한다. 본 명세서에 설명된 인덕터들은 종종 유도하기 위한 수단으로 지칭됨을 주목한다. 유사하게, 설명된 커패시터들은 종종 커패시턴스를 제공하기 위한 수단으로 지칭된다.
[0027]도 1a를 계속 참조하면, LP 필터(22)는 제 1 LP 인덕터(32), 제 2 LP 인덕터(34), 제 3 LP 인덕터(36), 및 LP 커패시터(38)를 포함한다. 제 1 LP 인덕터(32) 및 LP 커패시터(38)는 함께 대역저지의 노치 주파수를 정의한다.
[0028]도 1a의 "완벽한" 다이플렉서(10)로부터의 예시적인 주파수 응답의 그래프(40)가 도 1b에 제공된다. 용이하게 알 수 있는 바와 같이, HP 필터(20)는 대역저지(44)에 대해 710 MHz에서 노치(42)를 갖는다. HP 통과대역(46)은 대략적으로 1.710 GHz에서 시작된다. 유사하게, LP 필터(22)는 대역저지(50)에 대해 2.130 GHz에서 노치(48)를 갖는다. LP 통과대역(52)은 약 1.040 GHz에서 종료된다. 그래프(40)는 활성 엘리먼트들 간의(예를 들어, HP 인덕터(30)와 제 1 LP 인덕터(32) 간의) 최소 자기 결합을 지닌 다이플렉서(10)의 "완벽한" 또는 이상적인 주파수 응답을 나타낸다는 것을 주목한다. 자기 결합이 발생하는 더 많은 실제 상황이 도 2 내지 도 4에 대하여 아래에 설명된다.
[0029]완전성을 향상시키기 위해, 다이플렉서(10)와 같은 다이플렉서는, 도 1c에 예시된 바와 같이, 트랜시버에 대한 칩 셋(60) 내에 포지셔닝(position)될 수 있음이 인식되어야 한다. 칩 셋(60)은, 전력 증폭기(62), 듀플렉서/필터(64), 라디오 주파수(RF) 스위치 모듈(66), 수동 결합기(68), 수신기(70), 튜너 회로(72)(예를 들어, 제 1 튜너 회로(72A) 및 제 2 튜너 회로(72B)), 다이플렉서(10), 커패시터(74), 인덕터(76), 접지 단자(78), 및 안테나(80)를 포함한다. 전력 증폭기(62)는 송신을 위해 신호(들)를 특정한 전력 레벨로 증폭한다. 듀플렉서/필터(64)는, 주파수, 삽입 손실, 리젝션 또는 다른 유사한 파라미터들을 포함하는 다양한 상이한 파라미터들에 따라 입력/출력 신호들을 필터링한다. RF 스위치 모듈(66)은, 칩 셋(60)의 나머지 부분에 전달할 입력 신호들의 특정 부분들을 선택할 수 있다. 수동 결합기(68)는, 제 1 튜너 회로(72A) 및 제 2 튜너 회로(72B)로부터의 검출된 전력을 결합한다. 수신기(70)는, 수동 결합기(68)로부터의 정보를 프로세싱하고, 칩 셋(60)을 추가로 동작시키기 위해 그 정보를 사용한다. 튜너 회로(72)는, 튜너, PDET(portable data entry terminal), 및 HKADC(house keeping analog to digital converter)와 같은 컴포넌트들을 포함한다. 튜너 회로(72)는 안테나(80)에 대한 임피던스 튜닝(예를 들어, 전압 정재파 비(voltage standing wave ratio)(VSWR) 최적화)을 수행할 수 있다.
[0030]도 1c에 도시된 바와 같이, 다이플렉서(10)는, 튜너 회로(72)의 튜너 컴포넌트와 커패시터(74), 인덕터(76), 및 안테나(80) 사이에 있다. 다이플렉서(10)는, 칩 셋(60)에 대해 높은 시스템 성능을 제공하기 위해, 안테나(80)와 튜너 회로(72) 사이에 배치될 수 있다. 다이플렉서(10)는 또한, 고대역 주파수들 및 저대역 주파수들 둘 모두에서 주파수 도메인 멀티플렉싱을 수행한다. 다이플렉서(10)가 입력 신호들에 대해 자신의 주파수 멀티플렉싱 기능들을 수행한 이후, 다이플렉서(10)의 출력은, 커패시터(74) 및 인덕터(76)를 포함하는 선택적 LC(인덕터/커패시터) 네트워크에 공급된다. LC 네트워크는, 원하는 경우, 안테나(80)에 대해 가외의(extra) 임피던스 매칭 컴포넌트들을 제공할 수 있다. 그 후, 특정한 주파수를 갖는 신호가 안테나(80)에 의해 송신 또는 수신된다.
[0031]도 1b가 이상적인 다이플렉서(10)의 주파수 응답을 반영하는 한편, 도 2는 대안적인 종래의 다이플렉서(90)를 도시한다. 다이플렉서(90)는 LP 필터(92) 및 HP 필터(94)를 포함한다. LP 필터(92)는 복수의 캐패시터들(96, 98, 및 100)(각각 C11, C12 및 C13)뿐만 아니라 복수의 인덕터들(102, 104)(각각, L11, L12)을 포함한다. 다이플렉서(10)와 마찬가지로, LP 필터(92)는 LP 필터(22)와 유사하게 기능한다. HP 필터(94)는 복수의 캐패시터들(106, 108, 110, 110, 112 및 114)(각각, C21, C22, C23, C24 및 C25)뿐만 아니라 복수의 인덕터들(116, 118)(각각, L21, L22)을 포함한다. 다이플렉서(10)와 마찬가지로, HP 필터(94)는 HP 필터(20)와 유사하게 기능한다. 이상적이지 않은 상황에서, LP 필터(92)의 인덕터들과 HP 필터(94)의 인덕터들 간의 자기 결합이 인덕터(102)(L11)와 인덕터(118)(L22) 사이에서 연장되어 있는 자기 결합 화살표(120)로 도시된다. 특정 자기 결합이 도시되지만, 다른 인덕터들 사이에 다른 자기 결합들이 또한 존재할 수 있어서, 인덕터들의 상대적인 근접성과 사이즈에 의존하여 범위가 더 커지거나 또는 더 줄어든다.
[0032]이에 관하여, 도 3은 3DIC(121)의 다이플렉서(90)의 상면도를 도시한다. 인덕터들은, 일반적으로, 3D 인덕터들, 이를 테면, 관통 유리 비아(TGV) 인덕터들 또는 관통 기판 비아(TSV) 인덕터들이다. TGV 및 TSV 인덕터들에 관한 더 많은 정보를 위해서, 관심있는 독자는 2013년 1월 11일에 출원되고 명칭이 "DIPLEXER DESIGN USING THROUGH GLASS VIA TECHNOLOGY"인 미국 가특허 출원 시리얼 넘버 제61/751,539호(상기 가특허 출원은 그 전체가 인용에 의해 본원에 포함됨)뿐만 아니라 '539 출원의 실용신안 전환, 즉, 2013년 3월 13일에 출원된 명칭이 "DIPLEXER DESIGN USING THROUGH GLASS VIA TECHNOLOGY"인 미국 특허 출원 시리얼 넘버 제13/798,733호(상기 가특허 출원은 그 전체가 인용에 의해 본원에 포함됨)를 참고한다. TSV 인덕터들이 1GHz에서 약 삼십(30) 또는 그를 초과하는 Q를 제공하는 동안, TGV 인덕터들은 1GHz에서 약 육십(60) 또는 그를 초과하는 Q를 제공한다. 일반적으로 이해되는 바와 같이, 인덕터들은 자속 축을 갖는 자기장을 발생시킨다. 예를 들어, 인덕터(102)(L11)는 자속 축(122)을 갖는 자기장을 발생시킨다. 마찬가지로, 인덕터(118)(L22)는 자속 축(124)을 갖는 자기장을 발생시킨다. 자속 축(122)은 자속 축(124)과 평행하며, 인덕터들 간의 화살표(120)로 도시되는 자기 결합을 가능하게 한다.
[0033]다이플렉서(90)의 인덕터들 간의 화살표(120)로 도시된 자기 결합이 도 4의 그래프(126)로 도시된 바와 같은 다이플렉서(90)의 주파수 응답에 영향을 준다. 도 4에 특히 관심을 가지면, 1.648 GHz(포인트 112)에서의 리젝션은 단지 -22.699dB이다. 대부분의 셀룰러 통신 표준들을 위한 사양은, 리젝션이 27dB보다 더 클 것을 요구하고, 따라서, 다이플렉서(90)가 사양응 충족시키는 데에 실패했다. 상기 논의가 다수의 인덕터들을 갖는 다이플렉서에 초점을 맞추지만, 3DIC(예를 들어, 매칭 회로) 내의 다른 엘리먼트들이 3D 인덕터들을 가질 수 있고 평행 인덕터들 간의 자기 결합의 함수로서 유사한 성능 저하를 가질 수 있다는 것을 인식해야 한다.
[0034]더 구형의 2D 회로들에서, 인덕터들의 자속 축들의 변경이 완성될 수 있었던 것이 거의 없었다. 즉, 각각의 인덕터는 전반적으로 평탄했고 (회로의 평면의 안으로 또는 밖에서) 평행한 자속 축들을 지녔다. 인덕터들을 서로 이격시킴으로써 자기 결합의 감소가 실시되었다. 이러한 이격은 회로 설계 시 더 긴 전도성 경로들과 더 큰 곤란성을 발생시켰다.
[0034]3DIC의 출현은 자기 결합의 문제를 해결하기 위해 새로운 기회를 제공한다. 특히, 본 개시물은, 자속 축들이 평행하지 않도록 3DIC 내의 인덕터들이 포지셔닝될 수 있다는 것을 교시한다. 자속 축들을 평행하지 않게 함으로써, 자기 결합이 감소된다.
[0036]이에 관하여, 도 5는 평행하지 않은 인덕터들을 지닌 다이플렉서(130)를 도시한다. 단순함을 위해서, 다이플렉서(90)와 동일한 기본 회로가 사용되지만, 여기서, 인덕터(102A)(L11)는 인덕터(118A)(L22)에 수직이다. 따라서, 인덕터(102A)(L11)의 자속 축(132)이 인덕터(118A)(L22)의 자속 축(134)에 수직하다. 인덕터들이 수직인 것으로 도시되지만, 45도와 135도 사이에서 평행하지 않은 각도들이 자기 결합 시 최고 감소 각을 갖는다는 것이 인식되어야 한다. 일부 감소는 0과 45도 그리고 135도와 180도 사이에서 달성되는 반면, 이러한 감소는 차선적인 것으로 여겨진다.
[0037]자속 축들(132, 134)을 서로 수직하게 배치시킴으로써, 도 6의 그래프(140)에 도시된 바와 같이 주파수 응답이 생성된다. 이제 1.648 GHz(포인트 132)에서의 리젝션이 -29.028dB이며, 이는 도 3의 다이플렉서(90)의 평행한 인덕터들보다 6dB 개선되고 사양을 충족시킨다. 성능의 유사한 개선들이 임피던스 매칭 회로들 등과 같은 넌-다이플렉서 회로들에서 달성될 수 있다.
[0038]본 개시물은 3D 인덕터들 간의 자기 결합의 개선에 중점을 두는 한편, 인덕터들 중 하나의 인덕터를 도 7의 회로(142)에 의해 도시되는 바와 같이 2D 인덕터로 제작함으로써 유사한 감소들이 달성될 수 있다. 이와 같이, 제 1 인덕터(144)는 3D 인덕터이고 제 2 인덕터(146)는 2D 인덕터이다. 제 1 인덕터(144)는 도시된 바와 같이, 우측에서 좌측으로 진행하는 자속(148)의 축을 갖는 자기장을 생성하고 제 2 인덕터는 제 2 인덕터(146)의 평면에 수직인(즉, 지면(page) 안쪽으로 또는 밖으로 연장되는) 자속(150)의 축을 갖는 자기장을 생성한다. 예시적인 실시예에서, 제 1 인덕터(144)는 인덕터(L11)일 수 있고, 제 2 인덕터(146)는 다이플렉서(130) 내의 인덕터(L22)일 수 있다. 다른 실시예들에서, 제 1 인덕터(144)는 다이플렉서(130) 내의 인덕터들(L11, L12, L21, L22) 중 하나 이상의 것(그러나 4개 전부는 아님)일 수 있다.
[0039]본원에 개시된 실시예들에 따른 다이플렉서들 및 관련 컴포넌트들 및 방법들이 임의의 프로세서-기반 디바이스에 제공될 수 있거나 또는 통합될 수 있다. 예들은, 셋 톱 박스, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 고정 위치 데이터 유닛, 모바일 위치 데이터 유닛, 모바일 폰, 셀룰러 폰, 컴퓨터, 휴대용 컴퓨터, 데스크톱 컴퓨터, 개인 휴대 정보 단말(PDA), 모니터, 컴퓨터 모니터, 텔레비전, 튜너, 라디오, 위성 라디오, 뮤직 플레이어, 디지털 뮤직 플레이어, 휴대용 뮤직 플레이어, 디지털 비디오 플레이어, 비디오 플레이어, 디지털 비디오 디스크(DVD) 플레이어, 및 휴대용 디지털 비디오 플레이어를 포함하며, 이것으로 제한되지 않는다.
[0040]이와 관련하여, 도 8은, 도 5 및 7에 예시된 다이플렉서들(130) 또는 회로(142)를 이용할 수 있는 프로세서-기반 시스템(160)의 예를 예시한다. 다이플렉서들(130) 또는 회로(142)는, 반도체 다이 내에 포함될 수 있거나 또는 그러한 프로세서-기반 시스템(160)에서 달리 사용될 수 있다. 이러한 예에서, 프로세서-기반 시스템(160)은, 각각이 하나 또는 그 초과의 프로세서들(164)을 포함하는 하나 또는 그 초과의 중앙 프로세싱 유닛(CPU)들(162)을 포함한다. CPU(들)(162)는 마스터 디바이스일 수 있다. CPU(들)(162)는 일시적으로 저장된 데이터에 대한 고속 액세스를 위해 프로세서(들)(164)에 결합된 캐시 메모리(166)를 가질 수 있다. CPU(들)(162)는 시스템 버스(168)에 결합되며, 프로세서-기반 시스템(160)에 포함된 마스터 디바이스들과 슬레이브 디바이스들을 상호결합시킬 수 있다. 잘 알려져 있는 바와 같이, CPU(들)(162)는 시스템 버스(168)를 통해 어드레스, 제어, 및 데이터 정보를 교환함으로써 이들 다른 디바이스들과 통신한다. 예를 들어, CPU(들)(162)는, 슬레이브 디바이스의 일 예로서 메모리 제어기(170)에 버스 트랜젝션(transaction) 요청들을 통신할 수 있다. 도 8에 도시되진 않았지만, 다수의 시스템 버스들(168)이 제공될 수 있으며, 여기서, 각각의 시스템 버스(168)는 상이한 구조를 구성한다.
[0041]다른 마스터 및 슬레이브 디바이스들이 시스템 버스(168)에 접속될 수 있다. 도 8에 예시된 바와 같이, 이들 디바이스들은 예들로서, 메모리 시스템(172), 하나 또는 그 초과의 입력 디바이스들(174), 하나 또는 그 초과의 출력 디바이스들(176), 하나 또는 그 초과의 네트워크 인터페이스 디바이스들(178), 및 하나 또는 그 초과의 디스플레이 제어기들(180)을 포함할 수 있다. 입력 디바이스(들)(174)는, 입력 키들, 스위치들, 보이스 프로세서들 등을 포함하지만 이에 제한되지 않는 임의의 타입의 입력 디바이스를 포함할 수 있다. 출력 디바이스(들)(176)는, 오디오, 비디오, 다른 시각적 표시기들 등을 포함하지만 이에 제한되지 않는 임의의 타입의 출력 디바이스를 포함할 수 있다. 네트워크 인터페이스 디바이스(들)(178)는, 네트워크(182)로의 그리고 네트워크(182)로부터의 데이터의 교환을 허용하도록 구성되는 임의의 디바이스들일 수 있다. 네트워크(182)는, 유선 또는 무선 네트워크, 개인 또는 공용 네트워크, 로컬 영역 네트워크(LAN), WLAN(wide local area network), 및 인터넷을 포함하지만 이에 제한되지 않는 임의의 타입의 네트워크일 수 있다. 네트워크 인터페이스 디바이스(들)(178)는, 원하는 임의의 타입의 통신 프로토콜을 지원하도록 구성될 수 있다. 메모리 시스템(172)은, 하나 또는 그 초과의 메모리 유닛들(184(0-N))을 포함할 수 있다.
[0042]또한, CPU(들)(162)는, 하나 또는 그 초과의 디스플레이들(186)에 전송되는 정보를 제어하기 위해 시스템 버스(168)를 통해 디스플레이 제어기(들)(180)에 액세스하도록 구성될 수 있다. 디스플레이 제어기(들)(180)는, 하나 또는 그 초과의 비디오 프로세서들(188)을 통해 디스플레이될 정보를 디스플레이(들)(186)에 전송하며, 그 비디오 프로세서들(188)은, 디스플레이(들)(186)에 적절한 포맷으로 디스플레이되도록 정보를 프로세싱한다. 디스플레이(들)(186)는 CRT(cathode ray tube), LCD(liquid crystal display), 플라즈마 디스플레이 등을 포함하지만 이에 제한되지 않는 임의의 타입의 디스플레이를 포함할 수 있다.
[0050]당업자들은, 본 명세서에 기재된 실시예들과 관련하여 설명된 다양한 예시적인 로직 블록들, 모듈들, 회로들, 및 알고리즘들이 전자 하드웨어, 메모리 또는 다른 컴퓨터-판독가능 매체에 저장되고 프로세서 또는 다른 프로세싱 디바이스에 의해 실행되는 명령들, 또는 이 둘의 결합들로서 구현될 수 있음을 추가적으로 인식할 것이다. 본 명세서에 설명된 아비터(arbiter)들, 마스터 디바이스들, 및 슬레이브 디바이스들은, 예들로서, 임의의 회로, 하드웨어 컴포넌트, IC, 또는 IC 칩에서 이용될 수 있다. 본 명세서에 기재된 메모리는 임의의 타입 및 사이즈의 메모리일 수 있으며, 임의의 타입의 원하는 정보를 저장하도록 구성될 수 있다. 이러한 상호교환가능성을 명확히 예시하기 위해, 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들, 및 단계들은 그들의 기능의 관점들에서 일반적으로 상술되었다. 그러한 기능이 어떻게 구현되는지는 특정 애플리케이션, 설계 선택들, 및/또는 전체 시스템에 부과된 설계 제한들에 의존한다. 당업자들은 설명된 기능을 각각의 특정한 애플리케이션에 대해 다양한 방식들로 구현할 수 있지만, 그러한 구현 결정들이 본 개시의 범위를 벗어나게 하는 것으로서 해석되지는 않아야 한다.
[0044]본 명세서에 기재된 실시예들과 관련하여 설명된 다양한 예시적인 로직 블록들, 모듈들, 및 회로들은 프로세서, 디지털 신호 프로세서(DSP), 주문형 집적회로(ASIC), 필드 프로그래밍가능 게이트 어레이(FPGA) 또는 다른 프로그래밍가능 로직 디바이스, 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 컴포넌트들, 또는 본 명세서에 설명된 기능들을 수행하도록 설계된 이들의 임의의 결합으로 구현되거나 수행될 수 있다. 프로세서는 마이크로프로세서일 수 있지만, 대안적으로, 프로세서는 임의의 종래의 프로세서, 제어기, 마이크로제어기, 또는 상태 머신일 수 있다. 또한, 프로세서는 컴퓨팅 디바이스들의 결합, 예를 들어 DSP와 마이크로프로세서의 결합, 복수의 마이크로프로세서들, DSP 코어와 결합된 하나 또는 그 초과의 마이크로프로세서들, 또는 임의의 다른 그러한 구성으로서 구현될 수 있다.
[0045]본 명세서에 기재된 실시예들은 하드웨어, 및 하드웨어에 저장된 명령들로 구현될 수 있으며, 예를 들어, 랜덤 액세스 메모리(RAM), 플래시 메모리, 판독 전용 메모리(ROM), 전기적으로 프로그래밍가능 ROM(EPROM), 전기적으로 소거가능한 프로그래밍가능 ROM(EEPROM), 레지스터들, 하드 디스크, 착탈형 디스크, CD-ROM, 또는 당업계에 알려진 임의의 다른 형태의 컴퓨터 판독가능 매체에 상주할 수 있다. 예시적인 저장 매체는, 프로세서가 저장 매체로부터 정보를 판독하고, 저장 매체에 정보를 기입할 수 있도록 프로세서에 결합된다. 대안적으로, 저장 매체는 프로세서에 통합될 수 있다. 프로세서 및 저장 매체는 ASIC에 상주할 수 있다. ASIC은 원격 스테이션에 상주할 수 있다. 대안적으로, 프로세서 및 저장 매체는 원격 스테이션, 기지국, 또는 서버 내의 별개의 컴포넌트들로서 상주할 수 있다.
[0046]본 명세서의 예시적인 실시예들 중 임의의 실시예에서 설명된 동작 단계들은 예들 및 설명을 제공하기 위해 설명됨을 또한 주목한다. 설명된 동작들은 예시된 시퀀스들 이외에 다수의 상이한 시퀀스들로 수행될 수 있다. 또한, 단일 동작 단계로 설명된 동작들은 실제로, 다수의 상이한 단계들로 수행될 수 있다. 부가적으로, 예시적인 실시예들에서 설명된 하나 또는 그 초과의 동작 단계들은 결합될 수 있다. 흐름도 도면들에서 예시된 동작 단계들이, 당업자에게 용이하게 명백할 바와 같이 다수의 상이한 변형들을 겪을 수 있음이 이해될 것이다. 당업자들은, 정보 및 신호들이 다양한 상이한 기술들 및 기법들 중 임의의 기술 및 기법을 사용하여 표현될 수 있음을 또한 이해할 것이다. 예를 들어, 상기 설명 전반에 걸쳐 참조될 수 있는 데이터, 명령들, 커맨드들, 정보, 신호들, 비트들, 심볼들, 및 칩들은 전압들, 전류들, 전자기파들, 자기장들 또는 자기 입자들, 광학 필드들 또는 광학 입자들, 또는 이들의 임의의 결합에 의해 표현될 수 있다.
[0047]본 개시의 이전 설명은 임의의 당업자가 본 개시를 사용 또는 실시할 수 있도록 제공된다. 본 개시에 대한 다양한 변형들은 당업자들에게 용이하게 명백할 것이며, 본 명세서에 정의된 일반적인 원리들은 본 개시의 사상 또는 범위를 벗어나지 않으면서 다른 변경들에 적용될 수 있다. 따라서, 본 개시는 본 명세서에 설명된 예들 및 설계들로 제한되도록 의도되는 것이 아니라, 본 명세서에 기재된 원리들 및 신규한 특성들과 일치하는 가장 넓은 범위에 부합할 것이다.

Claims (20)

  1. 3차원(3D) 집적 회로(IC)(3DIC) 내의 다이플렉서로서,
    제 1 자속 축을 갖는 제 1 인덕터 ―상기 제 1 인덕터는 3D 인덕터를 포함함―; 및
    제 2 자속 축을 갖는 제 2 인덕터 ―상기 제 1 자속 축과 상기 제 2 자속 축은 평행하지 않음―를 포함하는, 3차원(3D) 집적 회로(IC)(3DIC) 내의 다이플렉서.
  2. 제 1 항에 있어서,
    상기 제 2 인덕터는 2차원(2D) 인덕터를 포함하는, 3차원(3D) 집적 회로(IC)(3DIC) 내의 다이플렉서.
  3. 제 1 항에 있어서,
    상기 제 2 인덕터는 3D 인덕터를 포함하는, 3차원(3D) 집적 회로(IC)(3DIC) 내의 다이플렉서.
  4. 제 1 항에 있어서,
    상기 제 1 인덕터는 관통 유리 비아(TGV) 인덕터를 포함하는, 3차원(3D) 집적 회로(IC)(3DIC) 내의 다이플렉서.
  5. 제 1 항에 있어서,
    상기 제 1 자속 축과 상기 제 2 자속 축은 수직인, 3차원(3D) 집적 회로(IC)(3DIC) 내의 다이플렉서.
  6. 제 1 항에 있어서,
    상기 제 1 인덕터는 상기 다이플렉서 내의 저역 통과 필터에 통합되고, 상기 제 2 인덕터는 상기 다이플렉서 내의 고역 통과 또는 대역 통과 필터 내로 통합되는, 3차원(3D) 집적 회로(IC)(3DIC) 내의 다이플렉서.
  7. 제 1 항에 있어서,
    반도체 다이에 통합되는, 3차원(3D) 집적 회로(IC)(3DIC) 내의 다이플렉서.
  8. 제 1 항에 있어서,
    상기 다이플렉서가 통합되는, 셋 톱 박스, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 고정 위치 데이터 유닛, 모바일 위치 데이터 유닛, 모바일 폰, 셀룰러 폰, 컴퓨터, 휴대용 컴퓨터, 데스크톱 컴퓨터, 개인 휴대 정보 단말(PDA), 모니터, 컴퓨터 모니터, 텔레비전, 튜너, 라디오, 위성 라디오, 뮤직 플레이어, 디지털 뮤직 플레이어, 휴대용 뮤직 플레이어, 디지털 비디오 플레이어, 비디오 플레이어, 디지털 비디오 디스크(DVD) 플레이어, 및 휴대용 디지털 비디오 플레이어로 이루어지는 그룹으로부터 선택되는 디바이스를 더 포함하는, 3차원(3D) 집적 회로(IC)(3DIC) 내의 다이플렉서.
  9. 3차원(3D) 집적 회로(IC)(3DIC) 내의 다이플렉서로서,
    제 1 자속 축을 갖는 인덕턴스를 제공하기 위한 제 1 수단; 및
    제 2 자속 축을 갖는 인덕턴스를 제공하기 위한 제 2 수단 ―상기 제 1 자속 축과 상기 제 2 자속 축은 평행하지 않음―을 포함하는, 3차원(3D) 집적 회로(IC)(3DIC) 내의 다이플렉서.
  10. 제 9 항에 있어서,
    상기 인덕턴스를 제공하기 위한 제 1 수단은 3D 인덕터를 포함하는, 3차원(3D) 집적 회로(IC)(3DIC) 내의 다이플렉서.
  11. 제 9 항에 있어서,
    상기 인덕턴스를 제공하기 위한 제 1 수단은 관통 유리 비아(TGV) 인덕터를 포함하는, 3차원(3D) 집적 회로(IC)(3DIC) 내의 다이플렉서.
  12. 제 9 항에 있어서,
    상기 인덕턴스를 제공하기 위한 제 2 수단은 2차원(2D) 인덕터를 포함하는, 3차원(3D) 집적 회로(IC)(3DIC) 내의 다이플렉서.
  13. 제 9 항에 있어서,
    상기 인덕턴스를 제공하기 위한 제 2 수단은 3D 인덕터를 포함하는, 3차원(3D) 집적 회로(IC)(3DIC) 내의 다이플렉서.
  14. 제 9 항에 있어서,
    상기 제 1 자속 축 및 상기 제 2 자속 축은 수직인, 3차원(3D) 집적 회로(IC)(3DIC) 내의 다이플렉서.
  15. 3차원(3D) 집적 회로(IC)(3DIC) 내의 다이플렉서를 설계하는 방법으로서,
    제 1 인덕터를 상기 다이플렉서 내에 배치시키는 단계 ―상기 제 1 인덕터는 제 1 자속 축을 가짐―; 및
    제 2 인덕터를 상기 다이플렉서 내에 배치시키는 단계 ―상기 제 1 자속 축과 상기 제 2 자속 축이 평행한 상황과 관련하여 상기 제 1 인덕터와 상기 제 2 인덕터 간의 자기 결합을 감소시키도록 상기 제 2 인덕터는 상기 제 1 자속 축에 평행하지 않는 제 2 자속 축을 가짐―를 포함하는, 3차원(3D) 집적 회로(IC)(3DIC) 내의 다이플렉서를 설계하는 방법.
  16. 제 15 항에 있어서,
    상기 제 1 인덕터를 배치시키는 단계는 3D 인덕터를 상기 다이플렉서 내에 배치시키는 단계를 포함하는, 3차원(3D) 집적 회로(IC)(3DIC) 내의 다이플렉서를 설계하는 방법.
  17. 제 15 항에 있어서,
    상기 제 1 인덕터를 배치시키는 단계는 관통 유리 비아(TGV) 인덕터를 상기 다이플렉서 내에 배치시키는 단계를 포함하는, 3차원(3D) 집적 회로(IC)(3DIC) 내의 다이플렉서를 설계하는 방법.
  18. 제 15 항에 있어서,
    상기 제 2 인덕터를 배치시키는 단계는 2차원(2D) 인덕터를 상기 다이플렉서 내에 배치시키는 단계를 포함하는, 3차원(3D) 집적 회로(IC)(3DIC) 내의 다이플렉서를 설계하는 방법.
  19. 제 15 항에 있어서,
    상기 제 2 인덕터를 배치시키는 단계는 3D 인덕터를 상기 다이플렉서 내에 배치시키는 단계를 포함하는, 3차원(3D) 집적 회로(IC)(3DIC) 내의 다이플렉서를 설계하는 방법.
  20. 제 15 항에 있어서,
    평행하지 않은 것은 수직인 것을 포함하는, 3차원(3D) 집적 회로(IC)(3DIC) 내의 다이플렉서를 설계하는 방법.
KR1020157036944A 2013-06-04 2014-06-02 집적 회로(ic)들에서 자기 결합을 감소시키기 위한 시스템들, 및 관련 컴포넌트들 및 방법 KR20160015297A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361830718P 2013-06-04 2013-06-04
US61/830,718 2013-06-04
US14/019,821 2013-09-06
US14/019,821 US9264013B2 (en) 2013-06-04 2013-09-06 Systems for reducing magnetic coupling in integrated circuits (ICS), and related components and methods
PCT/US2014/040490 WO2014197364A1 (en) 2013-06-04 2014-06-02 SYSTEMS FOR REDUCING MAGNETIC COUPLING IN INTEGRATED CIRCUITS (ICs), AND RELATED COMPONENTS AND METHODS

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020167031377A Division KR102020549B1 (ko) 2013-06-04 2014-06-02 집적 회로(ic)들에서 자기 결합을 감소시키기 위한 시스템들, 및 관련 컴포넌트들 및 방법

Publications (1)

Publication Number Publication Date
KR20160015297A true KR20160015297A (ko) 2016-02-12

Family

ID=51984441

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020157036944A KR20160015297A (ko) 2013-06-04 2014-06-02 집적 회로(ic)들에서 자기 결합을 감소시키기 위한 시스템들, 및 관련 컴포넌트들 및 방법
KR1020167031377A KR102020549B1 (ko) 2013-06-04 2014-06-02 집적 회로(ic)들에서 자기 결합을 감소시키기 위한 시스템들, 및 관련 컴포넌트들 및 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020167031377A KR102020549B1 (ko) 2013-06-04 2014-06-02 집적 회로(ic)들에서 자기 결합을 감소시키기 위한 시스템들, 및 관련 컴포넌트들 및 방법

Country Status (6)

Country Link
US (1) US9264013B2 (ko)
EP (1) EP3005562B1 (ko)
JP (2) JP6336582B2 (ko)
KR (2) KR20160015297A (ko)
CN (1) CN105264771B (ko)
WO (1) WO2014197364A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9203373B2 (en) 2013-01-11 2015-12-01 Qualcomm Incorporated Diplexer design using through glass via technology
US9935166B2 (en) 2013-03-15 2018-04-03 Qualcomm Incorporated Capacitor with a dielectric between a via and a plate of the capacitor
US9634640B2 (en) 2013-05-06 2017-04-25 Qualcomm Incorporated Tunable diplexers in three-dimensional (3D) integrated circuits (IC) (3DIC) and related components and methods
JP6024702B2 (ja) * 2014-05-02 2016-11-16 株式会社村田製作所 回路基板及び分波回路
US9954267B2 (en) * 2015-12-28 2018-04-24 Qualcomm Incorporated Multiplexer design using a 2D passive on glass filter integrated with a 3D through glass via filter
US10171112B2 (en) * 2016-03-24 2019-01-01 Qualcomm Incorporated RF multiplexer with integrated directional couplers
US9876513B2 (en) * 2016-03-31 2018-01-23 Qualcomm Incorporated LC filter layer stacking by layer transfer to make 3D multiplexer structures
CN106158835B (zh) * 2016-07-08 2018-09-28 西安理工大学 一种基于硅通孔技术的低通滤波器
US20180083588A1 (en) * 2016-09-19 2018-03-22 Qualcomm Incorporated Electrode wrap-around capacitors for radio frequency (rf) applications
US10469122B2 (en) * 2017-01-17 2019-11-05 Qualcomm Incorporated Techniques for low-loss multi-band multiplexing
EP3650731B1 (en) 2017-07-04 2022-01-26 Mitsuboshi Belting Ltd. V-ribbed belt
TWI678952B (zh) 2017-12-13 2019-12-01 欣興電子股份有限公司 線路板結構及其製作方法

Family Cites Families (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2757320A (en) 1953-10-15 1956-07-31 Westinghouse Electric Corp Frequency sensitive control device
US3656162A (en) 1969-09-19 1972-04-11 Litton Systems Inc Diplexer for radio communication
JPS5291446U (ko) 1975-12-29 1977-07-08
JP3139327B2 (ja) 1995-05-31 2001-02-26 株式会社村田製作所 高周波複合部品
US5548255A (en) * 1995-06-23 1996-08-20 Microphase Corporation Compact diplexer connection circuit
JPH0945866A (ja) 1995-08-02 1997-02-14 Hitachi Ltd マイクロ波集積回路
JPH0992539A (ja) 1995-09-22 1997-04-04 Uniden Corp 立体渦巻状インダクタ及びそれを用いた誘導結合フィルタ
WO1998013932A1 (fr) 1996-09-26 1998-04-02 Matsushita Electric Industrial Co., Ltd. Filtre separateur et dispositif partage, et appareil de communication mobile a deux bandes de frequences utilisant le filtre
US5886597A (en) 1997-03-28 1999-03-23 Virginia Tech Intellectual Properties, Inc. Circuit structure including RF/wideband resonant vias
US6013939A (en) 1997-10-31 2000-01-11 National Scientific Corp. Monolithic inductor with magnetic flux lines guided away from substrate
US6180976B1 (en) 1999-02-02 2001-01-30 Conexant Systems, Inc. Thin-film capacitors and methods for forming the same
JP2001136045A (ja) * 1999-08-23 2001-05-18 Murata Mfg Co Ltd 積層型複合電子部品
JP2001119209A (ja) * 1999-10-15 2001-04-27 Murata Mfg Co Ltd 積層型フィルタモジュール
KR100316693B1 (ko) * 1999-12-22 2001-12-20 박종섭 이동통신 기지국의 ｒｆ블록
JP2002008942A (ja) 2000-06-16 2002-01-11 Fujitsu Ltd コンデンサ装置、コンデンサ装置の製造方法及びコンデンサ装置が実装されたモジュール
KR100860281B1 (ko) 2000-08-04 2008-09-25 미츠비시 마테리알 가부시키가이샤 안테나
KR100382765B1 (ko) * 2001-06-15 2003-05-09 삼성전자주식회사 송수신용 수동소자와 그 집적모듈 및 그 제조방법
WO2003007379A1 (fr) 2001-07-12 2003-01-23 Hitachi, Ltd. Composant de circuit electronique
US6597258B2 (en) 2001-08-30 2003-07-22 Spectrum Astro High performance diplexer and method
JP2003100553A (ja) 2001-09-26 2003-04-04 Toshiba Corp 受動素子部品及び受動素子内蔵基板
JP3998984B2 (ja) 2002-01-18 2007-10-31 富士通株式会社 回路基板及びその製造方法
GB2420912B (en) 2002-12-11 2006-07-26 Dainippon Printing Co Ltd Multilayer wiring board and manufacture method thereof
JP2004200227A (ja) 2002-12-16 2004-07-15 Alps Electric Co Ltd プリントインダクタ
JP2004281847A (ja) * 2003-03-18 2004-10-07 Tdk Corp 積層複合電子部品
JP2004281850A (ja) * 2003-03-18 2004-10-07 Tdk Corp 積層複合電子部品
US7044390B2 (en) 2003-06-02 2006-05-16 Stmicroelectronics, Inc. Smart card emulator and related methods using buffering interface
US8046508B2 (en) 2004-04-21 2011-10-25 Stmicroelectronics, Inc. Smart card with self-detachment features and related methods
JP2006279604A (ja) * 2005-03-29 2006-10-12 Tdk Corp 弾性表面波装置
US7323948B2 (en) 2005-08-23 2008-01-29 International Business Machines Corporation Vertical LC tank device
KR20080080334A (ko) 2005-11-24 2008-09-03 테크니쉐 유니버시테이트 델프트 버랙터 소자 및 저왜곡 버랙터 회로 배치
JP5055768B2 (ja) 2006-01-16 2012-10-24 富士通セミコンダクター株式会社 半導体装置及びその製造方法
CN100382065C (zh) 2006-03-31 2008-04-16 北京飞天诚信科技有限公司 基于usb接口的智能卡读写器及其控制方法
US7498918B2 (en) 2006-04-04 2009-03-03 United Microelectronics Corp. Inductor structure
EP1850491A3 (en) 2006-04-26 2012-02-22 Hitachi Metals, Ltd. High-frequency circuit, high-frequency device and communications apparatus
US7843302B2 (en) 2006-05-08 2010-11-30 Ibiden Co., Ltd. Inductor and electric power supply using it
US7825745B1 (en) 2006-09-12 2010-11-02 Rf Magic Inc. Variable bandwidth tunable silicon duplexer
EP2092738B1 (en) 2006-12-04 2017-08-23 Thomson Licensing DTV Tuning device with diplexer input
DE102006058068B4 (de) 2006-12-07 2018-04-05 Infineon Technologies Ag Halbleiterbauelement mit Halbleiterchip und passivem Spulen-Bauelement sowie Verfahren zu dessen Herstellung
JP2008182340A (ja) 2007-01-23 2008-08-07 Ngk Spark Plug Co Ltd ダイプレクサ及びそれを用いたマルチプレクサ
US7821359B2 (en) * 2007-07-09 2010-10-26 John Messalingua Associates, Inc. Band-stop filters
US20090219908A1 (en) 2008-02-29 2009-09-03 Ahmadreza Rofougaran Method and system for processing signals via diplexers embedded in an integrated circuit package
WO2009118694A1 (en) 2008-03-25 2009-10-01 Nxp B.V. Integrated 3d high density and high quality inductive element
US8442586B2 (en) 2008-05-08 2013-05-14 Texas Instruments Incorporated Determining USB/ISO interface and power supply voltage in mobile device
ES2400165T3 (es) 2008-10-13 2013-04-08 Vodafone Holding Gmbh Procedimiento para proporcionar un acceso controlado a una tarjeta de memoria y tarjeta de memoria
CN102067306B (zh) 2009-03-18 2014-03-19 艾格瑞系统有限公司 具有降低的磁耦合的集成电路电感器
US7955942B2 (en) 2009-05-18 2011-06-07 Stats Chippac, Ltd. Semiconductor device and method of forming a 3D inductor from prefabricated pillar frame
US8143952B2 (en) * 2009-10-08 2012-03-27 Qualcomm Incorporated Three dimensional inductor and transformer
US8344478B2 (en) 2009-10-23 2013-01-01 Maxim Integrated Products, Inc. Inductors having inductor axis parallel to substrate surface
US8391316B2 (en) * 2009-11-06 2013-03-05 Broadcom Corporation Front-end system for processing composite wideband signals and method for utilizing same
US8436707B2 (en) * 2010-01-12 2013-05-07 Infineon Technologies Ag System and method for integrated inductor
US20110248405A1 (en) 2010-04-09 2011-10-13 Qualcomm Incorporated Selective Patterning for Low Cost through Vias
US8384507B2 (en) * 2010-06-01 2013-02-26 Qualcomm Incorporated Through via inductor or transformer in a high-resistance substrate with programmability
US8362591B2 (en) 2010-06-08 2013-01-29 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuits and methods of forming the same
CN103119703B (zh) 2010-09-23 2016-01-20 高通Mems科技公司 集成的无源器件和功率放大器
US8405135B2 (en) 2010-10-05 2013-03-26 International Business Machines Corporation 3D via capacitor with a floating conductive plate for improved reliability
CN102569249B (zh) 2010-12-08 2014-01-22 财团法人工业技术研究院 立体式电感
US8736399B2 (en) * 2011-04-06 2014-05-27 M/A-Com Technology Solutions Holdings, Inc. Triplexer topology
WO2012144482A1 (ja) 2011-04-18 2012-10-26 株式会社村田製作所 アンテナ装置および通信端末装置
US9002309B2 (en) 2011-05-27 2015-04-07 Qualcomm Incorporated Tunable multi-band receiver
US8803615B2 (en) 2012-01-23 2014-08-12 Qualcomm Incorporated Impedance matching circuit with tunable notch filters for power amplifier
US20130207745A1 (en) 2012-02-13 2013-08-15 Qualcomm Incorporated 3d rf l-c filters using through glass vias
US20130223412A1 (en) 2012-02-24 2013-08-29 Qualcomm Incorporated Method and system to improve frame early termination success rate
US9203373B2 (en) 2013-01-11 2015-12-01 Qualcomm Incorporated Diplexer design using through glass via technology
US9935166B2 (en) 2013-03-15 2018-04-03 Qualcomm Incorporated Capacitor with a dielectric between a via and a plate of the capacitor
US9192609B2 (en) * 2013-04-17 2015-11-24 Hedgepath Pharmaceuticals, Inc. Treatment and prognostic monitoring of proliferation disorders using hedgehog pathway inhibitors
US9634640B2 (en) 2013-05-06 2017-04-25 Qualcomm Incorporated Tunable diplexers in three-dimensional (3D) integrated circuits (IC) (3DIC) and related components and methods

Also Published As

Publication number Publication date
CN105264771B (zh) 2018-08-31
US20140354372A1 (en) 2014-12-04
CN105264771A (zh) 2016-01-20
JP2016524874A (ja) 2016-08-18
JP6336582B2 (ja) 2018-06-06
WO2014197364A1 (en) 2014-12-11
KR20160132135A (ko) 2016-11-16
US9264013B2 (en) 2016-02-16
EP3005562A1 (en) 2016-04-13
KR102020549B1 (ko) 2019-09-10
JP2017130977A (ja) 2017-07-27
EP3005562B1 (en) 2017-07-19

Similar Documents

Publication Publication Date Title
KR102020549B1 (ko) 집적 회로(ic)들에서 자기 결합을 감소시키기 위한 시스템들, 및 관련 컴포넌트들 및 방법
US9813043B2 (en) Tunable diplexers in three-dimensional (3D) integrated circuits (IC) (3DIC) and related components and methods
CN108028453B (zh) 采用集成空腔滤波器的倒装芯片以及相关部件、系统和方法
Yang et al. Design of an ultracompact on-chip bandpass filter using mutual coupling technique
JP2019507972A (ja) ３ｄガラス貫通ビアフィルタと統合された２ｄ受動オンガラスフィルタを使用するマルチプレクサ構成
CN203277374U (zh) 半导体器件
CN104079311A (zh) 通信系统及通信控制方法
JP7051814B2 (ja) 改善されたパッシブオンガラス（ｐｏｇ）マルチプレクサ性能のための多密度ｍｉｍキャパシタ
CN113228417B (zh) 一种多频段射频前端器件，多频段接收机及多频段发射机
US7769360B2 (en) Adapter for the RF front end processor chip
US20110204991A1 (en) Filtering circuit topology
US11218179B2 (en) Radio frequency module and communication device
CN107112322B (zh) 以减小电感的模式安排的金属-绝缘体-金属(mim)电容器以及相关方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E601 Decision to refuse application
A107 Divisional application of patent
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2016101006408; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20161109

Effective date: 20170313