CN203277374U - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN203277374U
CN203277374U CN2013202397685U CN201320239768U CN203277374U CN 203277374 U CN203277374 U CN 203277374U CN 2013202397685 U CN2013202397685 U CN 2013202397685U CN 201320239768 U CN201320239768 U CN 201320239768U CN 203277374 U CN203277374 U CN 203277374U
Authority
CN
China
Prior art keywords
inductor
current path
semiconductor device
horse
vortex
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2013202397685U
Other languages
English (en)
Inventor
木原崇雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Application granted granted Critical
Publication of CN203277374U publication Critical patent/CN203277374U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F38/00—Adaptations of transformers or inductances for specific applications or functions
    • H01F38/14—Inductive couplings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03343—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/366—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0073—Printed inductances with a special conductive pattern, e.g. flat spiral
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0086—Printed inductances on semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F38/00—Adaptations of transformers or inductances for specific applications or functions
    • H01F38/14—Inductive couplings
    • H01F2038/143—Inductive couplings for signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/0335—Arrangements for removing intersymbol interference characterised by the type of transmission
    • H04L2025/03356—Baseband transmission
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/924—Active solid-state devices, e.g. transistors, solid-state diodes with passive device, e.g. capacitor, or battery, as integral part of housing or housing element, e.g. cap

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Transceivers (AREA)

Abstract

本实用新型提供一种半导体器件，具有：包含金属布线(ML1)而形成的旋涡线状电感器(20)；和包含金属布线(ML1)而形成的马蹄状电感器(10)。马蹄状电感器(10)以使其开口部位于旋涡线状电感器(20)的相反侧的方式配置。因此，能够尽可能地减小从发送部输出的无用波(杂波)。

Description

半导体器件
技术领域
本实用新型涉及半导体器件，例如，能够适合利用于具有可减少发送部的无用波(杂波：spurious)的构造的半导体器件。
背景技术
像移动电话、移动信息终端(Personal Digital Assistant：PDA)、WiFi(注册商标)(Wireless Fidelity)收发器、以及其他通信设备那样的移动通信设备通过各种频率来收发通信信号。
尤其是，在移动电话等中，使用了LTE(Long Term Evolution：长期演进技术)/W-CDMA/GSM(注册商标)三模式收发器等。
为了进行有效的通信，收发信号的频率比输送要进行通信的信息的基带信息信号高出几倍。因此，收发器必须使用调频器来使发送信号升频、使接收信号降频。
这样的收发器多由于小型化的需要而单芯片化，因此，也存在发送部和接收部的各电路成为彼此的噪声产生原因的情况。尤其是，存在如下问题：由于通过在各电路中流通的电流而产生的磁场的影响，在其他电路中感应出电流。作为防止这样的噪声的技术，公开有如下技术。
日本特开2004-228144号公报(专利文献1)的目的在于，在具有多个线圈的阵列式的线圈部件中，实现能够抑制由电感器之间的磁耦合导致的传感器自身的特性恶化的构造。日本特开2004-228144号公报(专利文献1)所公开的发明的线圈部件中，多个线圈在由绝缘体层层叠而成的层叠体的内部沿与层叠方向垂直的方向相邻地配置，线圈具有由直线状导体构成的大致旋涡形状或大致螺旋形状，在相邻的线圈之间，在绝缘体层的同一面上邻近且相对的直线状导体在其延长线上大致正交。
日本特开2005-327931号公报(专利文献2)的目的在于提供集成电感器及使用了该集成电感器的接收电路，能够抑制由集成电感器之间的耦合导致的自混频、进而能够实现电路的简化、芯片尺寸及耗电的减少。日本特开2005-327931号公报(专利文献2)所公开的发明为，在基板上至少具有两层导体层，并具有由第1导体层形成且相邻地配置的螺旋状的第1及第2电感单元，上述第1及第2电感单元以使电流的流向彼此为相反方向的方式连接，在第1及第2电感单元与外部电路的连接中，至少具有两处基于第2导体层的与第1导体层的交叉部。
尤其是，从接收部的本机振荡器生成的信号的同相成分(共模)泄漏至发送部的变频器、即正交调制器，从而存在与发送波的三倍高次谐波混频而产生的杂波。
从该接收部的本机振荡器生成的信号的泄露是由接收部的振荡器的马蹄状电感器与正交调制器的旋涡线状电感器的磁耦合引起的。
例如，在收发器以频带1(发送频率：1920～1980MHz，接收频率：2110～2170MHz)动作的情况下，由于该无用波(杂波)落入GPS频带(1575.42MHz＝3*1955MHz-2*2145MHz，从接收部的本机振荡器生成的信号的频率为接收频率的二倍)，所以存在使位于同一基板上的GPS接收器的接收灵敏度恶化的问题。
日本特开2004-228144号公报(专利文献1)在现有技术中使两个电感器的“く”字状部相对配置，因此不区分同相成分或差动成分地减小两个电感器之间的信号的泄露。但是，没有详细研讨在同相成分(共模)向旋涡线状电感器泄露的情况下使无用波(杂波)减少的内容。
另外，日本特开2005-327931号公报(专利文献2)在接收电路的本机振荡器和低噪声放大器中使用了8字型电感器，从而减小了两个电路的干涉。但是，没有详细研讨在同相成分(共模)向旋涡线状电感器泄露的情况下使无用波(杂波)减少的内容。
实用新型内容
本实用新型的一个实施例的目的在于解决上述问题，提供能够尽可能减小从发送部输出的无用波(杂波)的半导体器件。
根据一个实施方式，为一种半导体器件，具有：包含第1导体层而形成的旋涡线状的第1电感器；和包含第1导体层而形成的马蹄状的第2电感器，第2电感器以使其开口部位于第1电感器的相反侧的方式配置。
根据上述一个实施例的方式，能够尽可能减小从发送部输出的无用波(杂波)，因此，也能够减少SAW(Surface Acoustic Wave：表面声波)滤波器，进而能够削减安装面积。
本实用新型的上述目的及其他目的、特征、概要及优点能够从与添加的附图关联地理解的、与本实用新型相关的下述详细说明中得以明确。
附图说明
图1是表示本实用新型的实施方式的半导体器件的结构的框图。
图2是表示构成本实施方式的半导体器件的电路组的配置(布局)的图。
图3是半导体器件的各电路的配置(布局)的局部放大图。
图4是表示马蹄状电感器10的布局图。
图5是图4的A1-A1′线剖视图。
图6是表示旋涡线状电感器20的平面形状的图。
图7是图6的A2-A2′线剖视图。
图8是表示马蹄状电感器10的等效电路的图。
图9是用于说明本实施方式的半导体器件的动作的示意图。
图10是用于说明本实施方式的半导体器件的动作(图9所示的电流为相反方向时)的示意图。
图11是用于说明参考例的半导体器件的动作的示意图。
图12是用于说明参考例的半导体器件的动作(图11所示的电流为相反方向时)的示意图。
具体实施方式
以下，参照附图详细说明本实用新型。此外，对图中相同或相应部分标注相同的附图标记且不重复其说明。
图1是表示本实用新型的实施方式的半导体器件的结构的框图。图1所示的半导体器件包括：安装在移动电话机或数据通信机中的RFIC(Radio-Frequency Integrated Circuit：射频集成电路)100、基带电路300、HPA(High Power Amplifier：高功率放大器)214、前端模块(FEM：Front End Module)200、天线210、和接收用巴伦(平衡-不平衡转换器：Balun)212。
天线210用于发送及接收高频信号(电波)。接收用巴伦212将来自天线210的不平衡信号转换成平衡信号并提供至RFIC100。另一方面，HPA214将来自RFIC100的输出信号放大并提供至天线210。
该RFIC100为单芯片、多模式用的接收器IC(通信用半导体集成电路)，遵循大体分为“GSM(注册商标)/EDGE”、“WCDMA”、“HSPA”、“HSPA+”、以及“LTE”这五种收发方式的通信标准，能够经由天线210在与基站之间发送及接收RF信号。
在此，GSM(注册商标)(Global System for MobileCommunication：全球移动通信系统)是通过FDD(频分双工：FrequencyDivision Duplex)-TDMA(时分多址：Time Division Multiple Access)方式而实现的第2代(2G)通信标准，作为数字调制方式使用GMSK方式。另外，EDGE(Enhanced Data Rates for GSM Evolution：增强型数据速率GSM演进技术)是GSM(注册商标)方式中的分组通信的扩展标准。在EDGE中，作为数字调制方式使用8PSK(8相移键控方式：8Phase Shift Keying)。
WCDMA(Wideband Code Divided Multiple Access：宽带码分多址)是通过FDD-CDMA(码分多址：Code Division Multiple Access)方式而实现的第3代(3G)通信标准。在欧美地区作为UMTS(UniversalMobile Telecommunications Systems：通用移动通信系统)而被公知。
HSPA(High Speed Packet Access：高速分组接入技术)及HSPA+是WCDMA中的高速分组通信的扩展标准，尤其被称作3.5代(3.5G)通信标准。
LTE(Long Term Evolution：长期演进技术)是实现了比HSPA更高速化、宽频带化的移动电话机的通信标准，被称作第3.9代(3.9G)通信标准。在LTE中，下行链路采用了OFDMA(正交频分多址：Orthogonal Frequency Division Multiple Access)，上行链路采用了SC-FDMA(单载波频分多址：Single Carrier Frequency DivisionMultiple Access)。
作为接收装置(RX)的结构，RFIC100包括：LNA(Low-NoiseAmplifier：低噪声放大器)102、降频变频器(变频器)104、本机振荡器LO108(Local Oscillator)、分频器106DIV(Divider)、LPF110A、110B(LPF：Low Pass Filter，低通滤波器)、控制接收功率的VGA112A、112B(VGA：Variable Gain Amplifier，可变增益放大器)、和ADC114A、114B(ADC：Analog-to-Digital Converter，模数转换器)。该ADC114A、114B的输出提供至数字RF用的接口(IF)150。
另外，作为发送装置(TX)的结构，RFIC100包括：数字电路170、DAC164A、164B(DAC：Digital-to-Analog Converter，数模转换器)、LPF160A、160B(LPF：Low Pass Filter，低通滤波器)、本机振荡器LO158(Local Oscillator)、分频器156DIV(Divider)、正交调制器QMOD(QMOD：Quadrature Modulator)154、控制输出功率的PGA152(PGA：Programmable Gain Amplifier，可编程增益放大器)、和将平衡信号转换成不平衡信号的发送用巴伦172。来自巴伦172的输出提供至HPA214。
对于发送和接收，该接收装置(RX)及发送装置(TX)同时进行动作。另外，在其动作时，来自接收装置(RX)的输出经由IF150而提供至基带电路300，另一方面，来自基带电路300的输出经由IF150而提供至发送装置(TX)。
IF150是连接RFIC100和基带电路300的接口，遵循由MIPI联盟(MIPI：Mobile Industry Processor Interface，移动行业处理器接口)制定的接口标准。
此外，虽然没有图示，RFIC100还可以包含用于输出发送RF信号的多个输出端子Tx1～Txn、和用于输入接收RF信号的多个输入端子Rx1～Rxn。此时，输出端子及输入端子以(Tx1、Rx1)，......，(Txn、Rxn)的方式成对，根据RFIC100所使用的频带(频率带)来确定要使用的输出端子与输入端子的对。
基带电路300对从RFIC100接收到的数字接收基带信号进行与上述五种收发方式的通信标准对应的数字解调及其他信号处理，从而根据数据接收基带信号生成接收数据(声音、图像或其他数据)。另外，基带电路300对发送数据(声音、图像或其他数据)进行与上述五种收发方式的通信标准对应的数字调制及其他信号处理，从而根据发送数据生成数字发送基带信号并交付至RFIC100。此外，虽然在图1中没有图示，但搭载有本实施方式的半导体器件的移动电话机还包含应用处理器、存储器、扬声器、话筒、输入键、液晶显示器，并分别在与基带电路300之间进行信号的接收及交付。
图2是表示构成本实施方式的半导体器件的电路组的配置(布局)的图。参照图2，在概观上，包含在LO108中的马蹄状电感器10与包含在QMOD中的旋涡线状电感器20的配置关系被配置成，隔着数字电路、且构成马蹄状电感器的电流路径P1～P3(参照图4)中的电流路径P2(参照图4)与旋涡线状电感器20的距离最小。此外，在图1中，使马蹄状电感器10与对应的旋涡线状电感器20数量相同，但不限定于此。此外，本说明书中的“马蹄状”也包含蹄铁状、大致U字状的意思。
此外，本实施方式的半导体器件还包含图1所示的各电路以外的电路即内部电路180。内部电路180包含与其他通信方式相关的电路(例如，GSM(注册商标)方式)等。
以下，详细说明在图2中说明的该马蹄状电感器10与旋涡线状电感器20的配置关系。
图3是半导体器件的各电路的配置(布局)的局部放大图。参照图3，马蹄状电感器10和旋涡线状电感器20相对地配置。另外，在马蹄状电感器10与旋涡线状电感器20之间配置有耐噪声的数字电路170。其原因在于，若在数字电路170的配置位置配置不耐噪声的模拟电路，则通过马蹄状电感器10而产生的磁场成为该模拟电路的噪声信号，可能损害系统的稳定性。
关于马蹄状电感器10与旋涡线状电感器20的物理位置关系，在马蹄状电感器10具有线对称结构的情况下，优选旋涡线状电感器20的中心配置在马蹄状电感器10的对称轴CL上。但是，不限于此，旋涡线状电感器20可以配置成，旋涡线状电感器20的至少一部分与沿马蹄状电感器10的电流路径P2(参照图4)的垂直方向平行移动时形成马蹄状电感器10的轨迹的区域X重合。
通过采取上述那样的配置，不会根据在马蹄状电感器10中流动的电流的流向而在贯穿旋涡线状电感器20内的磁场中产生不平衡，减少了泄漏至旋涡线状电感器20的来自接收装置(RX)的本机振荡器108的信号的共模，从而能够减少无用波。
接下来，说明马蹄状电感器10的具体结构。
图4是表示马蹄状电感器10的布局图。另外，图5是图4的A1-A1′线剖视图。参照图4及图5，马蹄状电感器10由用于与其他电路进行连接的一端部8、另一端部9、和金属布线ML1构成，包含具有直线形状的电流路径P1～P3的电感器、电容器11、和多个接点VIA。马蹄状电感器10进行与所谓的LC振荡电路相同的动作。在该马蹄状电感器10中流通有大约10mA左右的电流。
另外，在马蹄状电感器10中，示出了X轴方向的长度X1、Y轴方向的长度Y1。长度X1表示开口部的长度。另外，在实际生产的情况下，优选长度X1和长度Y1大致为相同长度。而且，能够通过调整长度Y1来调整电感特性。
此外，设有护环区域GRA，其通过在半导体衬底上添加杂质或通过金属布线ML1而设置。护环区域GRA在俯视观察下以包围马蹄状电感器10的方式配置。即使在具有该护环区域GRA的情况下，也由于构成马蹄状电感器10的金属布线ML1的宽度大于护环区域GRA的宽度，所以仅通过护环区域GRA无法减少无用波。因此，即使在这样的情况下，只要采取本实施方式那样的配置就能够进一步减少无用波。
通过电流路径P1的一端和电流路径P3的一端而形成有开口部，电流路径P1的另一端和电流路径P2的一端连接，电流路径P2的另一端和电流路径P3的另一端连接。
另外，电容器11由金属布线ML1以下的下位层形成，该金属布线ML1由最上位布线层构成。电流路径P1～P3仅由金属布线ML1形成，与形成后述的旋涡线状电感器20的布线层相同。
图6是表示旋涡线状电感器20的平面形状的图。另外，图7是图6的A2-A2′线剖视图。参照图6及图7，构成旋涡线状电感器20的各绕线，具体而言，包括：上层的金属布线ML1；构成在该金属布线ML1的下侧通过的绕线部分的下层的金属布线ML2；和用于连接金属布线ML1和金属布线ML2的接点VIA1～VIA8。金属布线ML1和金属布线ML2通过绝缘膜而电绝缘。
旋涡线状电感器20具有5匝绕线，并且在从一端部28至另一端部29之间具有绕线彼此立体交叉而成的4处交叉部23A～23D。
另外，在旋涡线状电感器20中，示出了最外侧的绕线的X轴方向的长度X2、Y轴方向的长度Y2。此外，为了满足长度X1＞长度X2、且长度Y1＞长度Y2的关系，优选使用马蹄状电感器10及旋涡线状电感器20。
另外，如图7所示，在交叉部23A处、在上侧通过的绕线部分由金属布线ML1构成，在交叉部23A处、在下侧通过的绕线部分仅由金属布线ML2构成。因此，绕线部分由经由接点VIA1、VIA2而彼此连接的金属布线ML1、ML2构成。另外，在交叉部23B～23D处也具有与上述交叉部23A相同的结构。
另外，设有护环区域GRB，其通过在半导体衬底上添加杂质或通过金属布线ML1而设置。护环区域GRB在俯视观察下以包围旋涡线状电感器20的方式配置。
此外，优选构成图4所示的马蹄状电感器10的金属布线ML1和构成图6所示的旋涡线状电感器20的金属布线ML1在同一布线层处理工序中形成，并且，该金属布线ML1为本实施方式的半导体器件的最上位布线层。其原因在于，通过采取这样的结构，能够将在其他布线层中产生的无用波的影响控制在最小限度。
另外，可以任意设定旋涡线状电感器20相对于马蹄状电感器10的朝向。即，在本实施方式中，马蹄状电感器10的配置位置是重要的，旋涡线状电感器20相对于马蹄状电感器10的朝向能够任意确定。另外，在此，使用旋涡线状电感器20进行了说明，但也可以使用除此以外的形状的电感器。马蹄状电感器10与旋涡线状电感器20的距离优选为图4所示的马蹄状电感器10的长度Y1的6倍左右。
在此，在说明后述的本实施方式的半导体器件的动作之前，对该马蹄状电感器10的等效电路进行说明。
图8是表示马蹄状电感器10的等效电路的图。参照图8，该等效电路包含与电流路径P1～P3对应的电感器L1、L2、L3、和与电容器11对应的电容器C1、C2。电感器L1～L3串联，并设置在一端部8与另一端部9之间。在电感器L1和电感器L2的连接节点与地面之间设置电容器C1。另外，在电感器L2和电感器L3的连接节点与地面之间设置电容器C2。
在使电流从一端部8流向另一端部9的情况下，例如，当在电流路径P1中流过电流i时，该电流i在流通于电流路径P2、P3时，在各个路径中流通的同时各减少因寄生电容等而衰减的电流di的量。即，与电流路径P1相比较，在电流路径P2中，流通有减去流向电容器C1的电流di后的电流i-di。而且，与电流路径P2的电流相比较，在电流路径P3中，流通有减去流向电容器C2的电流di后的电流i-2*di。此外，“*”表示乘法。
像这样，在电流路径P1～P3的各路径中流通的电流根据路径而不同。因此，通过该流通的电流而感应出的磁场也不同。在旋涡线状电感器20中，受到该不同的感应磁场而产生不同的感应电流。
图9是用于说明本实施方式的半导体器件的动作的示意图。如上所述，在本实施方式的半导体器件中，与其他电流路径P1、P3相比，马蹄状电感器10的电流路径P2与旋涡线状电感器20最为接近地配置。
参照图9，在马蹄状电感器10中，在使电流经由电流路径P1～P3从一端部8流向另一端部9的情况下，如在图8中说明的那样，当在电流路径P1中流通有电流i时，由于在电流路径P2中流通的电流i-di而产生磁场HA。该磁场HA的方向从纸面的表面侧朝向背面侧，是与纸面垂直的方向。此时，由于在旋涡线状电感器20的内部通过的磁场HA的磁通量，在旋涡线状电感器20上感应出顺时针的电流。
接下来，说明使电流沿图9所示的电流方向的相反方向流通的情况。图10是用于说明本实施方式的半导体器件的动作(当图9所示的电流为相反方向时)的示意图。参照图10，在电流路径P2中流通的电流的朝向不同，但其大小相等。因此，产生的磁场HB的朝向从纸面的背面侧朝向表面侧，但其大小相等。此时，由于在旋涡线状电感器20的内部通过的磁场HB的磁通量，在旋涡线状电感器20上感应出逆时针的电流。
如图9、图10所示，在本实施方式的半导体器件中，通过以使马蹄状电感器10的电流路径P2与旋涡线状电感器20最为接近的方式进行配置，虽然在旋涡线状电感器20中感应出电流，但由于该感应电流的朝向不同而其大小相等，所以能够减少由共模导致的无用波的产生。
即，不会根据在马蹄状电感器10中流动的电流的朝向而在贯穿旋涡线状电感器20内的磁场中产生不平衡，从而能够减少由泄漏至旋涡线状电感器20的来自接收装置(PX)的本机振荡器108的信号的共模导致的无用波的产生。
(参考例)
作为参考例，说明其结构与本实施方式的半导体器件相同、其配置与本实施方式的半导体器件不同的情况。例如，以使马蹄状电感器10的电流路径P3与旋涡线状电感器20最为接近的方式进行配置。
图11是用于说明参考例的半导体器件的动作的示意图。另外，图12是用于说明参考例的半导体器件的动作(当图11所示的电流为相反方向时)的示意图。参照图11，在旋涡线状电感器20的内部通过的磁场HA1是通过在电流路径P3中流通的电流i而产生的。另一方面，参照图12，在旋涡线状电感器20的内部通过的磁场HB1是通过在电流路径P3中流通的电流i-2*d而产生的。此时，该参考例的在旋涡线状电感器20的内部通过的磁通量的方向与实施方式同样地，彼此为相反方向。但是，相较于实施方式，该参考例的磁场的大小发生变动而成为不平衡的状态。
具体而言，由于像上述那样根据电流方向而在旋涡线状电感器20的内部通过的磁场的大小发生变动，所以通过该磁场而感应出的电流的大小也不同。
因此，当像参考例那样配置马蹄状电感器10及旋涡线状电感器20时，由于在马蹄状电感器10中流过的电流的朝向而使得贯穿旋涡线状电感器20内的磁场产生不平衡，泄漏至旋涡线状电感器20的来自接收装置(RX)的本机振荡器108的信号的共模增大，从而增加了无用波的产生。
与上述参考例相比较，在本实施方式中，由于不会根据在马蹄状电感器10中流过的电流的朝向而使得贯穿旋涡线状电感器20内的磁场产生不平衡，所以能够减少由泄露至旋涡线状电感器20的来自接收装置(RX)的本机振荡器108的信号的共模导致的无用波。此外，作为参考例，将马蹄状电感器10设定成图11、图12所示那样的配置，但此配置为一例，不限定于此。
最后，使用附图等对实施方式进行总结。
如图2、图3所示，实施方式具有：包含第1导体层(金属布线ML1)而形成的旋涡线状电感器20；和包含第1导体层(金属布线ML1)而形成的马蹄状电感器10，马蹄状电感器10以使其开口部位于旋涡线状电感器20的相反侧的方式配置。
优选的是，马蹄状电感器10包含直线形状的电流路径P1～P3，通过电流路径P1的一端和电流路径P3的一端而形成开口部，电流路径P1的另一端和电流路径P2的一端连接，电流路径P3的另一端和电流路径P2的另一端连接，马蹄状电感器10配置在使得旋涡线状电感器20在分别与电流路径P1～P3的距离中与电流路径P2的距离为最小距离的方向。
更为优选的是，旋涡线状电感器20配置成，旋涡线状电感器20的至少一部分与马蹄状电感器10沿电流路径P2的垂直方向平行移动时形成马蹄状电感器10的轨迹的区域X重合。
更为优选的是，马蹄状电感器10为线对称的结构，旋涡线状电感器20的中心配置在线对称的对称轴上。
更为优选的是，半导体器件为使用无线电来进行收发处理的半导体器件，旋涡线状电感器20设置在发送侧的正交调制器QMOD中，马蹄状电感器10设置在接收侧的本机振荡器LO108中。
另外，优选的是，半导体器件还具有配置在旋涡线状电感器20与马蹄状电感器10之间的数字电路170。
以上，基于实施方式具体说明了本发明人所完成的实用新型，但本实用新型不限定于上述实施方式，显然在不脱离其主旨的范围内能够进行各种变更。
另外，应当理解为此次公开的实施方式在所有方面仅是例示而不用于限制本实用新型。本实用新型的范围不通过上述说明而通过权利要求书得以公示，意图包含与权利要求书均等的意义及范围内的全部变更。

Claims (11)

1.一种半导体器件，其特征在于，具有：
包含第1导体层而形成的旋涡线状的第1电感器；和
包含所述第1导体层而形成的马蹄状的第2电感器，
所述第2电感器以使其开口部位于所述第1电感器的相反侧的方式配置。
2.如权利要求1所述的半导体器件，其特征在于，
所述第2电感器包含直线形状的第1～第3电流路径，
通过所述第1电流路径的一端和所述第3电流路径的一端而形成所述开口部，
所述第1电流路径的另一端和所述第2电流路径的一端连接，所述第3电流路径的另一端和所述第2电流路径的另一端连接，
所述第2电感器配置在使得所述第1电感器在分别与所述第1～第3电流路径的距离中与所述第2电流路径的距离为最小的方向上。
3.如权利要求2所述的半导体器件，其特征在于，
所述第1电感器配置成，所述第1电感器的至少一部分与所述第2电感器沿所述第2电流路径的垂直方向平行移动时形成所述第2电感器的轨迹的区域重合。
4.如权利要求3所述的半导体器件，其特征在于，
所述第2电感器为线对称，
所述第1电感器的中心配置在所述线对称的对称轴上。
5.如权利要求1所述的半导体器件，其特征在于，
所述半导体器件为使用无线电来进行收发处理的半导体器件，
所述第1电感器设置在发送侧的正交调制器中，
所述第2电感器设置在接收侧的本机振荡器中。
6.如权利要求1所述的半导体器件，其特征在于，
所述半导体器件还具有配置在所述第1电感器与所述第2电感器之间的数字电路。
7.一种半导体器件，其特征在于，具有：
包含第1导体层、以形成旋涡的方式设置的第1电感器；和
包含所述第1导体层、以具有第1～第3电流路径的方式设置的第2电感器，
通过所述第1电流路径的一端和所述第3电流路径的一端而在所述第二电感器中形成开口部，
所述第2电流路径配置成，将所述第1电流路径的另一端和所述第3电流路径的另一端连接起来，且与所述开口部在第1方向上相对，
所述第1电流路径和所述第3电流路径配置成，在与所述第1方向正交的第2方向上相对，
所述第2电流路径设置在所述开口部与所述第1电感器之间。
8.如权利要求7所述的半导体器件，其特征在于，
所述第1电感器配置成，所述第1电感器的至少一部分与所述第2电感器沿所述第1方向平行移动时形成所述第2电感器的轨迹的区域重合。
9.如权利要求8所述的半导体器件，其特征在于，
所述第2电感器为线对称，
所述第1电感器的中心配置在所述线对称的对称轴上。
10.如权利要求7所述的半导体器件，其特征在于，
所述半导体器件为使用无线电来进行收发处理的半导体器件，
所述第1电感器设置在发送侧的正交调制器中，
所述第2电感器设置在接收侧的本机振荡器中。
11.如权利要求7所述的半导体器件，其特征在于，
所述半导体器件还具有配置在所述第1电感器与所述第2电感器之间的数字电路。
CN2013202397685U 2012-04-25 2013-04-24 半导体器件 Expired - Fee Related CN203277374U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-099687 2012-04-25
JP2012099687A JP5912808B2 (ja) 2012-04-25 2012-04-25 半導体装置

Publications (1)

Publication Number Publication Date
CN203277374U true CN203277374U (zh) 2013-11-06

Family

ID=49462959

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201710324641.6A Active CN107256854B (zh) 2012-04-25 2013-04-24 半导体器件
CN2013202397685U Expired - Fee Related CN203277374U (zh) 2012-04-25 2013-04-24 半导体器件
CN201310163409.0A Active CN103378055B (zh) 2012-04-25 2013-04-24 半导体器件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201710324641.6A Active CN107256854B (zh) 2012-04-25 2013-04-24 半导体器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201310163409.0A Active CN103378055B (zh) 2012-04-25 2013-04-24 半导体器件

Country Status (3)

Country Link
US (5) US8941213B2 (zh)
JP (1) JP5912808B2 (zh)
CN (3) CN107256854B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107256854A (zh) * 2012-04-25 2017-10-17 瑞萨电子株式会社 半导体器件

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102071336B1 (ko) * 2013-09-30 2020-01-30 에스케이하이닉스 주식회사 반도체 메모리 장치
US9312927B2 (en) * 2013-11-11 2016-04-12 Qualcomm Incorporated Tunable guard ring for improved circuit isolation
CN105376352B (zh) * 2014-08-29 2019-11-26 展讯通信（上海）有限公司 移动终端
JP6341852B2 (ja) * 2014-12-26 2018-06-13 ルネサスエレクトロニクス株式会社 半導体装置及びそれを備えた半導体システム
JP2017098334A (ja) * 2015-11-19 2017-06-01 ルネサスエレクトロニクス株式会社 半導体装置
US10666302B2 (en) * 2016-06-21 2020-05-26 Telefonaktiebolaget Lm Ericsson (Publ) Antenna feed in a wireless communication network node
CN106876379B (zh) * 2016-07-07 2019-10-08 威盛电子股份有限公司 半导体装置
TWI674596B (zh) * 2018-12-21 2019-10-11 瑞昱半導體股份有限公司 電感裝置及其控制方法
TWI722946B (zh) * 2019-09-11 2021-03-21 瑞昱半導體股份有限公司 半導體裝置
TWI842230B (zh) * 2022-11-28 2024-05-11 振曜科技股份有限公司 採集能量與資訊傳輸的多天線系統
US11942795B1 (en) 2022-11-28 2024-03-26 Netronix, Inc. Multi-antenna system for harvesting energy and transmitting data

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6377464B1 (en) * 1999-01-29 2002-04-23 Conexant Systems, Inc. Multiple chip module with integrated RF capabilities
WO2002031967A2 (en) * 2000-10-10 2002-04-18 California Institute Of Technology Distributed circular geometry power amplifier architecture
JP4192604B2 (ja) 2003-01-20 2008-12-10 株式会社村田製作所 コイル部品
US6825749B1 (en) * 2004-01-26 2004-11-30 National Applied Research Laboratories National Chip Implementation Center Symmetric crossover structure of two lines for RF integrated circuits
JP2005327931A (ja) 2004-05-14 2005-11-24 Sony Corp 集積化インダクタおよびそれを用いた受信回路
JP4541800B2 (ja) * 2004-08-20 2010-09-08 ルネサスエレクトロニクス株式会社 インダクタを備えた半導体装置
CN1979704B (zh) * 2005-12-09 2010-06-23 胜美达电机（香港）有限公司 变压器及其制造方法
JP5912808B2 (ja) * 2012-04-25 2016-04-27 ルネサスエレクトロニクス株式会社 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107256854A (zh) * 2012-04-25 2017-10-17 瑞萨电子株式会社 半导体器件
CN107256854B (zh) * 2012-04-25 2020-05-19 瑞萨电子株式会社 半导体器件

Also Published As

Publication number Publication date
US9319091B2 (en) 2016-04-19
US20160197641A1 (en) 2016-07-07
JP2013229716A (ja) 2013-11-07
CN107256854B (zh) 2020-05-19
US20150263779A1 (en) 2015-09-17
CN103378055B (zh) 2017-09-22
US20160373159A1 (en) 2016-12-22
US20150103949A1 (en) 2015-04-16
US9054936B2 (en) 2015-06-09
US9577698B2 (en) 2017-02-21
CN107256854A (zh) 2017-10-17
US9461695B2 (en) 2016-10-04
US8941213B2 (en) 2015-01-27
US20130285198A1 (en) 2013-10-31
CN103378055A (zh) 2013-10-30
JP5912808B2 (ja) 2016-04-27

Similar Documents

Publication Publication Date Title
CN203277374U (zh) 半导体器件
JP4521602B2 (ja) マルチモード高周波回路
TW595134B (en) Layout of wireless communication circuit on a printed circuit board
US9094104B2 (en) Transceiver front-end
US10516379B2 (en) Coupled resonator on-die filters for WiFi applications
JP4709316B2 (ja) マルチモード高周波回路
US9264013B2 (en) Systems for reducing magnetic coupling in integrated circuits (ICS), and related components and methods
TWI221368B (en) Wireless communication circuit architecture
CN102355223B (zh) 一种单芯片gsm射频天线开关模块及gsm射频前端
JP2013229716A5 (zh)
EP2870700B1 (en) Transceiver front-end
CN207753712U (zh) 具有fm功能的电子装置
US11699056B2 (en) RFID inlay
US20140340261A1 (en) Dual band antenna
US11881715B2 (en) Electronic device having reconfigurable multi-coil transformer with frequency selective filtering
JP2011072013A (ja) 高周波回路部品およびこれを用いた通信装置
JP2018166245A (ja) 半導体装置、及び通信装置の制御方法
JP2007228021A (ja) 高周波回路部品およびこれを用いた通信装置

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder

Address after: Tokyo, Japan, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa

Patentee before: Renesas Electronics Corporation

CP02 Change in the address of a patent holder
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131106

Termination date: 20190424

CF01 Termination of patent right due to non-payment of annual fee