JP5912808B2 - 半導体装置 - Google Patents

Description

本発明は、半導体装置に関し、例えば、送信部の不要波（スプリアス）を低減することが可能な構造を有する半導体装置に好適に利用できるものである。

携帯電話、携帯情報端末（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ：ＰＤＡ）、ＷｉＦｉ（登録商標）（Ｗｉｒｅｌｅｓｓ Ｆｉｄｅｌｉｔｙ）送受信器、および他の通信装置のような携帯通信装置は、さまざまな周波数で通信信号を送受信する。

特に、携帯電話などでは、ＬＴＥ（Ｌｏｎｇ Ｔｅｒｍ Ｅｖｏｌｕｔｉｏｎ）／Ｗ−ＣＤＭＡ／ＧＳＭ（登録商標）トリプルモードトランシーバーなどが使用されている。

効果的な通信のために、送受信信号の周波数は、通信されるべき情報を搬送するベースバンド情報信号よりも何倍も高い。したがって、送受信器は、周波数変調器を用いて送信信号をアップコンバートし、受信信号をダウンコンバートしなくてはならない。

このような送受信器は、小型化の要求により１チップ化されることも多く、そのため送信部と受信部の各回路が互いのノイズの発生原因となる場合もある。特に、各回路に通流する電流により発生する磁界の影響により、別の回路において電流が誘起されてしまう問題があった。このようなノイズの防止技術として、下記のような技術が開示されている。

特開２００４−２２８１４４号公報（特許文献１）は、複数のコイルを備えたアレイタイプのコイル部品において、インダクタ間の磁気結合によるインダクタ自体の特性劣化を抑えることが可能な構造を実現することを目的としている。特開２００４−２２８１４４号公報（特許文献１）に開示された発明のコイル部品は、絶縁体層が積層されてなる積層体の内部で複数のコイルが積層方向と垂直な方向に隣接して配置され、コイルは直線状導体より構成される略うず形状または略らせん形状を有し、隣接しあうコイル間において、絶縁体層の同一面上で近接かつ対向しあう直線状導体が、その延長線上で略直交する。

特開２００５−３２７９３１号公報（特許文献２）は、集積化インダクタ間の結合によるセルフミキシングを抑止でき、ひいては、回路の簡単化、チップサイズ、消費電力の低減を図ることが可能な集積化インダクタおよびそれを用いた受信回路を提供することを目的としている。特開２００５−３２７９３１号公報（特許文献２）に開示された発明は、基板上に少なくとも２層の導体層を有し、第１の導体層で形成され隣接して配置された螺旋状の第１および第２のインダクタユニットを有し、上記第１および第２のインダクタユニットは、電流の向きが互いに逆方向になるように接続され、第１および第２のインダクタユニット並びに外部回路との接続において、少なくとも２カ所の第２の導体層による第１の導体層との交差部を有する。

特開２００４−２２８１４４号公報 特開２００５−３２７９３１号公報

特に、受信部の局部発振器から生成される信号の同相成分（コモンモード）が送信部の周波数変換器、すなわち直交変調器に漏れこみ、送信波の３倍高調波とミキシングされて発生するスプリアスがある。

この受信部の局部発振器から生成される信号の漏れこみは、受信部の発振器の馬蹄状インダクタと直交変調器の渦巻線状インダクタとの磁気結合により引き起こされる。

たとえば、トランシーバがＢａｎｄ１（送信周波数：１９２０〜１９８０ＭＨｚ、受信周波数：２１１０〜２１７０ＭＨｚ）で動作する場合には、この不要波（スプリアス）はＧＰＳ帯域（１５７５．４２ＭＨｚ＝３＊１９５５ＭＨｚ−２＊２１４５ＭＨｚ，受信部の局部発振器から生成される信号の周波数は受信周波数の２倍）に落ちるため、同じ基盤上にあるＧＰＳ受信機の受信感度を劣化させる問題がある。

特開２００４−２２８１４４号公報（特許文献１）は、先行技術では２つのインダクタの「く」の字の形状部を対向配置させることで、同相成分か差動成分を区別せず、両インダクタ間の信号の漏れこみを小さくしている。しかしながら、同相成分（コモンモード）が渦巻線状インダクタへの漏れこむ場合についての不要波（スプリアス）を低減させることについては詳細には検討していない。

また、特開２００５−３２７９３１号公報（特許文献２）は、８の字インダクタを受信回路の局所発振器と低雑音増幅器に用いることで、両回路の干渉を小さくしている。しかしながら、同相成分（コモンモード）が渦巻線状インダクタへの漏れこむ場合についての不要波（スプリアス）を低減させることについては詳細には検討していない。

一実施例の目的は、上記問題を解決し、送信部から出力される不要波（スプリアス）を極力小さくすることができる半導体装置を提供することである。

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

一実施の形態によれば、半導体装置であって、第１の導体層を含んで形成された渦巻線状の第１のインダクタと、第１の導体層を含んで形成された馬蹄状の第２のインダクタとを備え、第２のインダクタは、開口部が第１のインダクタとは反対側に位置するように配置される。

前記一実施例の形態によれば、送信部から出力される不要波（スプリアス）を極力小さくでき、このため、ＳＡＷ（Ｓｕｒｆａｃｅ Ａｃｏｕｓｔｉｃ Ｗａｖｅ）フィルタも少なくすることができ、ひいては実装面積の削減することができる。

本発明の実施の形態に係る半導体装置の構成を示すブロック図である。 本実施の形態に係る半導体装置を構成する回路群の配置（レイアウト）を示す図である。 半導体装置の各回路の配置（レイアウト）の一部を拡大した図である。 馬蹄状インダクタ１０を示すレイアウト図である。 図４におけるＡ１−Ａ１’線の断面図である。 渦巻線状インダクタ２０の平面形状を示す図である。 図６におけるＡ２−Ａ２’線の断面図である。 馬蹄状インダクタ１０の等価回路を示す図である。 本実施の形態の半導体装置の動作を説明するための模式図である。 本実施の形態の半導体装置の動作（図９に示す電流が逆方向のとき）を説明するための模式図である。 参考例の半導体装置の動作を説明するための模式図である。 参考例の半導体装置の動作（図１１に示す電流が逆方向のとき）を説明するための模式図である。

以下、本発明について図面を参照して詳しく説明する。なお、図中同一又は相当部分には同一の符号を付してその説明は繰り返さない。

［実施の形態］
図１は、本発明の実施の形態に係る半導体装置の構成を示すブロック図である。図１に示す半導体装置は、携帯電話機やデータ通信機に実装されるＲＦＩＣ（Ｒａｄｉｏ−Ｆｒｅｑｕｅｎｃｙ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）１００と、ベースバンド回路３００と、ＨＰＡ（Ｈｉｇｈ Ｐｏｗｅｒ Ａｍｐｌｉｆｉｅｒ：高出力増幅器）２１４と、フロントエンドモジュール（ＦＥＭ：Ｆｒｏｎｔ Ｅｎｄ Ｍｏｄｕｌｅ）２００と、アンテナ２１０と、受信用Ｂａｌｕｎ（平衡−不平衡変換器）２１２とを含む。

アンテナ２１０は、高周波信号（電波）を送信および受信するために用いられる。受信用Ｂａｌｕｎ２１２は、アンテナ２１０からの不平衡信号を平衡信号に変換してＲＦＩＦ１００に与える。一方、ＨＰＡ２１４がＲＦＩＣ１００からの出力信号を増幅してアンテナ２１０に与える。

このＲＦＩＣ１００は、大きく分けて“ＧＳＭ（登録商標）／ＥＤＧＥ”、“ＷＣＤＭＡ”、“ＨＳＰＡ”、“ＨＳＰＡ＋”、および“ＬＴＥ”の５つの送受信方式の通信規格に準拠して、アンテナ２１０を介して基地局との間でＲＦ信号の送信および受信を可能とする１チップのマルチモード用のトランシーバＩＣ（通信用半導体集積回路）である。

ここで、ＧＳＭ（登録商標）（Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎ）は、ＦＤＤ（周波数分割複信：Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｄｕｐｌｅｘ）−ＴＤＭＡ（時分割多元接続：Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）方式で実現されている第２世代（２Ｇ）の通信規格であり、デジタル変調方式としてＧＭＳＫ方式を用いる。また、ＥＤＧＥ（Ｅｎｈａｎｃｅｄ Ｄａｔａ Ｒａｔｅｓ ｆｏｒ ＧＳＭ Ｅｖｏｌｕｔｉｏｎ）は、ＧＳＭ（登録商標）方式の中のパケット通信の拡張規格である。ＥＤＧＥでは、デジタル変調方式として８ＰＳＫ（８位相偏移変調方式：８ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）が使用されている。

ＷＣＤＭＡ（Ｗｉｄｅｂａｎｄ Ｃｏｄｅ Ｄｉｖｉｄｅｄ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）は、ＦＤＤ−ＣＤＭＡ（符号分割多元接続：Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）方式で実現されている第３世代（３Ｇ）の通信規格である。欧米ではＵＭＴＳ（Ｕｎｉｖｅｒｓａｌ Ｍｏｂｉｌｅ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｓｙｓｔｅｍｓ）として知られている。

ＨＳＰＡ（Ｈｉｇｈ Ｓｐｅｅｄ Ｐａｃｋｅｔ Ａｃｃｅｓｓ）およびＨＳＰＡ＋は、ＷＣＤＭＡにおける高速パケット通信の拡張規格であり、特に第３．５世代（３．５Ｇ）の通信規格と呼ばれている。

ＬＴＥ（Ｌｏｎｇ Ｔｅｒｍ Ｅｖｏｌｕｔｉｏｎ）は、ＨＳＰＡよりさらに高速化・広帯域化を図った携帯電話機の通信規格で第３．９世代（３．９Ｇ）の通信規格と呼ばれている。ＬＴＥでは、下りはＯＦＤＭＡ（直交周波数分割多元接続：Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）が採用され、上りはＳＣ−ＦＤＭＡ（シングルキャリア周波数分割多元接続：Ｓｉｎｇｌｅ Ｃａｒｒｉｅｒ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）が採用される。

ＲＦＩＣ１００は、受信装置（ＲＸ）の構成として、ＬＮＡ（ＬＮＡ：Ｌｏｗ−Ｎｏｉｓｅ Ａｍｐｌｉｆｉｅｒ）１０２と、Ｄｏｗｎ Ｃｏｎｖｅｒｔｅｒ（周波数変換器）１０４と、局部発振器ＬＯ１０８（Ｌｏｃａｌ Ｏｓｃｉｌｌａｔｏｒ）と、分周器１０６ＤＩＶ（Ｄｉｖｉｄｅｒ）と、ＬＰＦ１１０Ａ，１１０Ｂ（ＬＰＦ：Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）と、受信パワーを制御するＶＧＡ１１２Ａ，１１２Ｂ（ＶＧＡ：Ｖａｒｉａｂｌｅ Ｇａｉｎ Ａｍｐｌｉｆｉｅｒ）と、ＡＤＣ１１４Ａ，１１４Ｂ（ＡＤＣ：Ａｎａｌｏｇ−ｔｏ−Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）とを含む。このＡＤＣ１１４Ａ，１１４Ｂの出力は、デジタルＲＦ用のインターフェース（ＩＦ）１５０に与えられる。

また、ＲＦＩＣ１００は、送信装置（ＴＸ）の構成として、デジタル回路１７０と、ＤＡＣ１６４Ａ，１６４Ｂ（ＤＡＣ：Ｄｉｇｉｔａｌ−ｔｏ−Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ）と、ＬＰＦ１６０Ａ，１６０Ｂ（ＬＰＦ：Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）と、局部発振器ＬＯ１５８（Ｌｏｃａｌ Ｏｓｃｉｌｌａｔｏｒ）と、分周器１５６ＤＩＶ（Ｄｉｖｉｄｅｒ）と、直交変調器ＱＭＯＤ（ＱＭＯＤ：Ｑｕａｄｒａｔｕｒｅ Ｍｏｄｕｌａｔｏｒ）１５４と、送信パワーを制御するＰＧＡ１５２（ＰＧＡ：Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｉｎ Ａｍｐｌｉｆｉｅｒ）と、平衡信号を不平衡信号に変換する送信用Ｂａｌｕｎ１７２とを含む。Ｂａｌｕｎ１７２からの出力は、ＨＰＡ２１４に与えられる。

送受信に関して、この受信装置（ＲＸ）および送信装置（ＴＸ）は同時に動作を行なう。また、その動作時には、受信装置（ＲＸ）からの出力はＩＦ１５０を介して、ベースバンド回路３００に与えられ、一方、ベースバンド回路３００からの出力は、ＩＦ１５０を介して、送信装置（ＴＸ）に与えられる。

ＩＦ１５０は、ＲＦＩＣ１００とベースバンド回路３００とをつなぐインターフェースであり、ＭＩＰＩ Ａｌｌｉａｎｃｅ（ＭＩＰＩ：Ｍｏｂｉｌｅ Ｉｎｄｕｓｔｒｙ Ｐｒｏｃｅｓｓｏｒ Ｉｎｔｅｒｆａｃｅ）により策定されたインターフェース規格に従っている。

なお、ＲＦＩＣ１００は、図示はしないが、送信ＲＦ信号を出力する複数の出力端子Ｔｘ１〜Ｔｘｎと、受信ＲＦ信号を入力する複数の入力端子Ｒｘ１〜Ｒｘｎとを含んでもよい。このとき、出力端子および入力端子は、（Ｔｘ１，Ｒｘ１），・・・，（Ｔｘｎ，Ｒｘｎ）のように出力端子と入力端子とがペアをなしており、ＲＦＩＣ１００が使用するバンド（周波数帯）に応じて、使用する出力端子と入力端子とのペアが決められる。

ベースバンド回路３００は、ＲＦＩＣ１００から受取ったデジタル受信ベースバンド信号に対して、前述の５つの送受信方式の通信規格に対応したデジタル復調とその他の信号処理を行い、デジタル受信ベースバンド信号から受信データ（音声、画像またはその他のデータ）を生成する。また、ベースバンド回路３００は、送信データ（音声、画像又はその他データ）に、前述の５つの送受信方式の通信規格に対応したデジタル変調その他の信号処理を行い、送信データからデジタル送信ベースバンド信号を生成し、ＲＦＩＣ１００に受渡す。なお、図１には図示しないが、本実施の形態に係る半導体装置を搭載した携帯電話機は、アプリケーションプロセッサ、メモリ、スピーカ、マイクロホン、入力キー、液晶モニタを含み、それぞれとベースバンド回路３００との間で信号の受取りおよび受渡しを行なう。

図２は、本実施の形態に係る半導体装置を構成する回路群の配置（レイアウト）を示す図である。図２を参照して、概観的には、ＬＯ１０８に含まれる馬蹄状インダクタ１０と、ＱＭＯＤに含まれる渦巻線状インダクタ２０との配置関係は、デジタル回路を挟んで、馬蹄状インダクタを構成する電流経路Ｐ１〜Ｐ３（図４参照）のうち、電流経路Ｐ２（図４参照）と渦巻線状インダクタ２０との距離が最小となるように配置されている。なお、図１では、馬蹄状インダクタ１０と対応する渦巻線状インダクタ２０を同数にしているがこれに限定されない。なお、本明細書の「馬蹄状」とは、蹄鉄状、略Ｕ字状である意味をも含むものとする。

なお、本実施の形態に係る半導体装置は、図１に示した各回路以外の回路である内部回路１８０をさらに含む。内部回路１８０は、他の通信方式に関する回路（たとえば、ＧＳＭ（登録商標）方式）などを含む。

図２で説明したこの馬蹄状インダクタ１０と渦巻線状インダクタ２０との配置関係について以下に詳細する。

図３は、半導体装置の各回路の配置（レイアウト）の一部を拡大した図である。図３を参照して、馬蹄状インダクタ１０と渦巻線状インダクタ２０とは、相対して配置される。また、馬蹄状インダクタ１０と渦巻線状インダクタ２０との間には、ノイズに強いデジタル回路１７０が配置される。デジタル回路１７０が配置されている位置にノイズに弱いアナログ回路を配置してしまうと、馬蹄状インダクタ１０によって発生した磁界がこのアナログ回路のノイズ信号となり、システムの安定性が損なわれる可能性があるためである。

馬蹄状インダクタ１０と渦巻線状インダクタ２０との物理的な位置関係について、馬蹄状インダクタ１０が線対称な構成を有している場合には、その対称軸ＣＬ上に、渦巻線状インダクタ２０の中心が配置されることが好ましい。しかしながら、これに限らず、馬蹄状インダクタ１０の電流経路Ｐ２（図４参照）の垂直方向に平行移動したときに馬蹄状インダクタ１０の軌跡が形成される領域Ｘに、渦巻線状インダクタ２０の少なくとも一部が重なるように渦巻線状インダクタ２０が配置される。

上記のような配置をとることにより、馬蹄状インダクタ１０に流れる電流の向きに応じて渦巻線状インダクタ２０内を貫く磁界にアンバランスが生じなくなり、渦巻線状インダクタ２０に漏れる受信装置（ＲＸ）の局部発振器１０８からの信号のコモンモードが減少し、不要波を低減することができる。

次に、馬蹄状インダクタ１０の具体的な構成について説明する。
図４は、馬蹄状インダクタ１０を示すレイアウト図である。また、図５は、図４におけるＡ１−Ａ１’線の断面図である。図４および図５を参照して、馬蹄状インダクタ１０は、他の回路との接続するための一端部８、他端部９と、金属配線ＭＬ１で構成され、直線形状の電流経路Ｐ１〜Ｐ３を有するインダクタと、キャパシタ１１と、複数のコンタクトＶＩＡとを含む。馬蹄状インダクタ１０は、いわゆる、ＬＣ発振回路と同等な動作を行なう。この馬蹄状インダクタ１０には〜約１０ｍＡ程度の電流が通流する。

また、馬蹄状インダクタ１０において、Ｘ軸方向の長さＸ１、Ｙ軸方向の長さＹ１が示されている。長さＸ１は開口部の長さを示す。また、実際に製造する場合には、長さＸ１と長さＹ１とは、略同じ長さが好ましい。さらに、インダクタンス特性を調整するには長さＹ１を調整することによって可能となる。

なお、半導体基板上へ不純物の添加または金属配線ＭＬ１によって設けられたガードリング領域ＧＲＡが設けられている。ガードリング領域ＧＲＡは、平面視において、馬蹄状インダクタ１０を取り囲むように配置されている。このガードリング領域ＧＲＡがある場合でも、馬蹄状インダクタ１０を構成する金属配線ＭＬ１の幅が、ガードリング領域ＧＲＡよりも大きいために、ガードリング領域ＧＲＡのみで、不要波を低減できない。従ってこのような場合であっても、本願実施の形態のような配置を取れば、さらに不要波の低減できる。

電流経路Ｐ１の一方端と電流経路Ｐ３の一方端とによって開口部が形成され、電流経路Ｐ１の他方端と電流経路Ｐ２の一方端とが接続され、電流経路Ｐ２の他方端と電流経路Ｐ３の他方端とが接続される。

また、キャパシタ１１は、最上位配線層で構成される金属配線ＭＬ１以下の下位層により形成される。電流経路Ｐ１〜Ｐ３は金属配線ＭＬ１のみで形成され、後述する渦巻線状インダクタ２０を形成する配線層と同じである。

図６は渦巻線状インダクタ２０の平面形状を示す図である。また、図７は、図６におけるＡ２−Ａ２’線の断面図である。図６および図７を参照して、渦巻線状インダクタ２０を構成する各巻線は、具体的には、上層の金属配線ＭＬ１と、この金属配線ＭＬ１の下側を通る巻線部分を構成する下層の金属配線ＭＬ２と、金属配線ＭＬ１と金属配線ＭＬ２との接続に用いられるコンタクトＶＩＡ１〜ＶＩＡ８を含む。金属配線ＭＬ１と金属配線ＭＬ２は絶縁膜によって、電気的に絶縁されている。

渦巻線状インダクタ２０は５巻きの巻き線を有すると共に、一端部２８から他端部２９までの間に、巻き線同士が互いに立体的に交差する４箇所の交差部２３Ａ〜２３Ｄを備えている。

また、渦巻線状インダクタ２０において、最も外側の巻線のＸ軸方向の長さＸ２、Ｙ軸方向の長さＹ２が示されている。なお、長さＸ１＞長さＸ２、かつ、長さＹ１＞長さＹ２の関係を満足するように馬蹄状インダクタ１０および渦巻線状インダクタ２０を用いることが好ましい。

また、図７に示すように、交差部２３Ａにおいて上側を通る巻線部分は、金属配線ＭＬ１で構成され、交差部２３Ａにおいて下側を通る巻線部分は、金属配線ＭＬ２のみによって構成されている。従って、下側の巻線部分は、コンタクトＶＩＡ１，ＶＩＡ２を介して、金属配線ＭＬ１，ＭＬ２から構成される。また、交差部２３Ｂ〜２３Ｄについても、以上に述べた交差部２３Ａと同様の構成を有している。

また、半導体基板上へ不純物の添加または金属配線ＭＬ１によって設けられたガードリング領域ＧＲＢが設けられている。ガードリング領域ＧＲＢは、平面視において、渦巻線状インダクタ２０を取り囲むように配置されている。

なお、図４に示される馬蹄状インダクタ１０を構成する金属配線ＭＬ１と、図６に示される渦巻線状インダクタ２０を構成する金属配線ＭＬ１とは同じ配線層プロセス工程で形成され、かつ、この金属配線ＭＬ１は本実施の形態に係る半導体装置の最上位配線層であることが好ましい。このような構成にすることにより、他の配線層に発生した不要波の影響を最小限度に制御できるためである。

また、馬蹄状インダクタ１０に対する渦巻線状インダクタ２０の向きは、任意に設定してもよい。すなわち、本実施の形態では、馬蹄状インダクタ１０の配置位置が重要であって、馬蹄状インダクタ１０に対する渦巻線状インダクタ２０の向きは任意に決定できる。また、ここでは渦巻線状インダクタ２０を用いて説明したが、それ以外の形状のインダクタを用いてもよい。馬蹄状インダクタ１０と渦巻線状インダクタ２０との距離は、図４に示した馬蹄状インダクタ１０の長さＹ１の６倍程度が好ましい。

ここで、後述する本実施の形態の半導体装置の動作を説明する前に、この馬蹄状インダクタ１０の等価回路を説明する。

図８は、馬蹄状インダクタ１０の等価回路を示す図である。図８を参照して、この等価回路は、電流経路Ｐ１〜Ｐ３に対応するインダクタＬ１，Ｌ２，Ｌ３と、キャパシタ１１に対応するキャパシタＣ１，Ｃ２とを含む。インダクタＬ１〜Ｌ３は直列接続され、一端部８と他端部９との間に設けられる。インダクタＬ１とインダクタＬ２との接続ノードとグランドとの間にキャパシタＣ１が設けられる。また、インダクタＬ２とインダクタＬ３との接続ノードとグランドとの間にキャパシタＣ２が設けられる。

一端部８から他端部９へ電流を流す場合に、たとえば、電流経路Ｐ１に電流ｉが流れているとすると、この電流ｉは、電流経路Ｐ２，Ｐ３を通流する際には、それぞれの線路において寄生容量等で減衰する電流ｄｉ分ずつ減少しながら通流する。すなわち、電流経路Ｐ２では、電流経路Ｐ１と比較して、キャパシタＣ１に流れる電流ｄｉを減算された電流ｉ−ｄｉが通流する。さらに、電流経路Ｐ３では、電流経路Ｐ２の電流と比較して、キャパシタＣ２に流れる電流ｄｉを減算された電流ｉ−２＊ｄｉが通流する。なお、「＊」は、乗算のことを示す。

このように、電流経路Ｐ１〜Ｐ３の各経路に通流する電流は、経路によって異なる。したがって、この通流する電流により誘起される磁界も異なる。渦巻線状インダクタ２０には、この異なる誘起磁界を受けて異なる誘起電流が発生する。

図９は、本実施の形態の半導体装置の動作を説明するための模式図である。上述したように、本実施の形態の半導体装置では、馬蹄状インダクタ１０の電流経路Ｐ２と渦巻線状インダクタ２０とが他の電流経路Ｐ１，Ｐ３と比較して最近接になるように配置する。

図９を参照して、馬蹄状インダクタ１０に一端部８から他端部９へ電流経路Ｐ１〜Ｐ３を介して電流を流す場合について、図８において説明したように、電流経路Ｐ１に電流ｉが通流しているときに電流経路Ｐ２に通流する電流ｉ−ｄｉによって、磁界ＨＡが発生する。この磁界ＨＡの方向は、紙面の表面側から裏面側に向かい、紙面に垂直な方向である。このとき、渦巻線状インダクタ２０の内部を通過する磁界ＨＡの磁束により、渦巻線状インダクタ２０上に時計回りに電流が誘起される。

次に、図９に示した電流方向とは逆向きに電流を通流させる場合について説明する。図１０は、本実施の形態の半導体装置の動作（図９に示す電流が逆方向のとき）を説明するための模式図である。図１０を参照して、電流経路Ｐ２を通流する電流の向きは異なるが、その大きさは等しい。このため、発生する磁界ＨＢの向きは、紙面の裏面側から表面側に向かうが、その大きさは等しくなる。このとき、渦巻線状インダクタ２０の内部を通過する磁界ＨＢの磁束により、渦巻線状インダクタ２０上に反時計回りに電流が誘起される。

図９、図１０に示されるように、本実施の形態に係る半導体装置において、馬蹄状インダクタ１０の電流経路Ｐ２と渦巻線状インダクタ２０とが最近接になるように配置することにより、渦巻線状インダクタ２０に電流が誘起されるけれども、この誘起電流の向きは異なるが、その大きさは等しいため、コモンモードによる不要波の発生を低減することができる。

すなわち、馬蹄状インダクタ１０に流れる電流の向きに応じて渦巻線状インダクタ２０内を貫く磁界にアンバランスが生じなくなり、渦巻線状インダクタ２０に漏れる受信装置（ＲＸ）の局部発振器１０８からの信号のコモンモードによる不要波の発生を低減することができる。

（参考例）
本実施の形態の半導体装置と同じ構成であり、その配置が異なる場合を参考例として説明する。たとえば、馬蹄状インダクタ１０の電流経路Ｐ３と渦巻線状インダクタ２０とが最近接になるように配置する。

図１１は、参考例の半導体装置の動作を説明するための模式図である。また、図１２は、参考例の半導体装置の動作（図１１に示す電流が逆方向のとき）を説明するための模式図である。図１１を参照して、渦巻線状インダクタ２０の内部を通過する磁界ＨＡ１は、電流経路Ｐ３を通流する電流ｉにより発生する。一方、図１２を参照して、渦巻線状インダクタ２０の内部を通過する磁界ＨＢ１は、電流経路Ｐ３を通流する電流ｉ−２＊ｄｉにより発生する。このとき、この参考例の渦巻線状インダクタ２０の内部を通過する磁束の向きは、実施の形態と同様に互いに反対方向である。しかしながら、磁界の大きさは、実施の形態と比較して、変動してしまいアンバランスな状態となる。

具体的には、上述したように電流方向に応じて渦巻線状インダクタ２０の内部を通過する磁界の大きさに変動があるため、この磁界によって誘起される電流の大きさも異なる。

このため、参考例のように馬蹄状インダクタ１０および渦巻線状インダクタ２０を配置すると、馬蹄状インダクタ１０に流れる電流の向きで渦巻線状インダクタ２０内を貫く磁界にアンバランスが生じ、渦巻線状インダクタ２０に漏れる受信装置（ＲＸ）の局部発振器１０８からの信号のコモンモードが増大し、不要波の発生が増大する。

上記参考例と比較して、本実施の形態では、馬蹄状インダクタ１０に流れる電流の向きに応じて渦巻線状インダクタ２０内を貫く磁界にアンバランスが生じないため、渦巻線状インダクタ２０に漏れる受信装置（ＲＸ）の局部発振器１０８からの信号のコモンモードによる不要波を低減することができる。なお、参考例として、馬蹄状インダクタ１０を図１１、図１２に示すような配置に設定したが、これは一例であって限定されない。

最後に、図等を用いて、実施の形態を総括する。
実施の形態は、図２、図３に示すように、第１の導体層（金属配線ＭＬ１）を含んで形成された渦巻線状インダクタ２０と、第１の導体層（金属配線ＭＬ１）を含んで形成された馬蹄状インダクタ１０とを備え、馬蹄状インダクタ１０は、開口部が渦巻線状インダクタ２０とは反対側に位置するように配置される。

好ましくは、馬蹄状インダクタ１０は、直線形状の電流経路Ｐ１〜Ｐ３を含み、電流経路Ｐ１の一方端と電流経路Ｐ３の一方端とによって開口部が形成され、電流経路Ｐ１の他方端と電流経路Ｐ２の一方端とが接続され、電流経路Ｐ３の他方端と電流経路Ｐ２の他方端とが接続され、馬蹄状インダクタ１０は、渦巻線状インダクタ２０と電流経路Ｐ１〜Ｐ３の各々との距離のうち、電流経路Ｐ２との距離が最小になるような方向に配置される。

さらに好ましくは、馬蹄状インダクタ１０が電流経路Ｐ２と垂直方向に平行移動したときに馬蹄状インダクタ１０の軌跡が形成される領域に、渦巻線状インダクタ２０の少なくとも一部が重なるように渦巻線状インダクタ２０が配置される。

さらに好ましくは、馬蹄状インダクタ１０は、線対称な構成であり、線対称の対称軸上に渦巻線状インダクタ２０の中心が配置される。

好ましくは、半導体装置は、無線を用いて送受信の処理を行なう半導体装置であり、渦巻線状インダクタ２０は、送信側の直交変調器ＱＭＯＤに設けられ、馬蹄状インダクタ１０は、受信側の局部発振器ＬＯ１０８に設けられる。

また、好ましくは、半導体装置は、渦巻線状インダクタ２０および馬蹄状インダクタ１０の間に配置されるデジタル回路１７０をさらに備える。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるべきものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

また、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１０ 馬蹄状インダクタ、２０ 渦巻線状インダクタ、２３Ａ〜２３Ｄ 交差部、１０６，１５６ 分周器、１７０ デジタル回路、１８０ 内部回路、２１０ アンテナ、３００ ベースバンド回路、Ｌ１〜Ｌ３ インダクタ、Ｃ１〜Ｃ２ キャパシタ、ＬＯ１０８，ＬＯ１５８ 局部発振器、ＱＭＯＤ 直交変調器、ＶＩＡ，ＶＩＡ１〜ＶＩＡ８ コンタクト。

Claims (5)

1. 無線を用いて送受信の処理を行なう半導体装置であって、
   直交変調器を含む送信部と、
   局部発振器を含む受信部とを備え、
   前記直交変調器は、第１の導体層を含んで形成された渦巻線状の第１のインダクタを含み、
   前記局部発振器は、前記第１の導体層を含んで形成された馬蹄状の第２のインダクタを含み、
   前記第２のインダクタは、開口部が前記第１のインダクタとは反対側に位置するように配置される、半導体装置。
2. 前記第２のインダクタは、
   直線形状の第１〜第３の電流経路を含み、
   前記第１の電流経路の一方端と前記第３の電流経路の一方端とによって前記開口部が形成され、
   前記第１の電流経路の他方端と前記第２の電流経路の一方端とが接続され、前記第３の電流経路の他方端と前記第２の電流経路の他方端とが接続され、
   前記第２のインダクタは、前記第１のインダクタと前記第１〜第３の電流経路の各々との距離のうち、前記第２の電流経路との距離が最小になるような方向に配置される、請求項１に記載の半導体装置。
3. 前記第２のインダクタが前記第２の電流経路と垂直方向に平行移動したときに前記第２のインダクタの軌跡が形成される領域に、前記第１のインダクタの少なくとも一部が重なるように前記第１のインダクタが配置される、請求項２に記載の半導体装置。
4. 前記第２のインダクタは、線対称であり、
   前記線対称の対称軸上に前記第１のインダクタの中心が配置される、請求項３に記載の半導体装置。
5. 前記送信部は、
   前記第１および第２のインダクタの間に配置されるデジタル回路を含む、請求項１〜４のいずれか１項に記載の半導体装置。

Images