KR20160001912A - 오버행을 극복할 수 있는 반도체 패키지 및 그 제조방법 - Google Patents

오버행을 극복할 수 있는 반도체 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR20160001912A
KR20160001912A KR1020140080054A KR20140080054A KR20160001912A KR 20160001912 A KR20160001912 A KR 20160001912A KR 1020140080054 A KR1020140080054 A KR 1020140080054A KR 20140080054 A KR20140080054 A KR 20140080054A KR 20160001912 A KR20160001912 A KR 20160001912A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
film
package substrate
rear surface
front surface
Prior art date
Application number
KR1020140080054A
Other languages
English (en)
Other versions
KR102245003B1 (ko
Inventor
장혜영
전창성
조차제
조태제
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140080054A priority Critical patent/KR102245003B1/ko
Priority to US14/744,031 priority patent/US9461029B2/en
Publication of KR20160001912A publication Critical patent/KR20160001912A/ko
Priority to US15/250,951 priority patent/US20160372447A1/en
Application granted granted Critical
Publication of KR102245003B1 publication Critical patent/KR102245003B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8336—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/83379—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로, 패키지 기판을 바라보는 제1 면과 그 반대면인 제2 면을 관통하는 적어도 하나의 관통전극을 갖는 제1 반도체 칩; 상기 제1 반도체 칩을 몰딩하되 상기 제1 반도체 칩의 제2 면을 노출시키는 몰딩막; 상기 제1 반도체 칩의 제2 면 상에 적층되고, 상기 제1 반도체 칩에 비해 큰 크기를 가져 상기 제1 반도체 칩의 외곽으로 돌출된 오버행을 가지며, 상기 적어도 하나의 관통전극과 전기적으로 연결되는 적어도 하나의 연결단자를 갖는 제2 반도체 칩; 및 상기 제1 반도체 칩과 상기 제2 반도체 칩 사이에 제공된 비전도성 필름을 포함한다.

Description

오버행을 극복할 수 있는 반도체 패키지 및 그 제조방법{SEMICONDUCTOR PACKAGES CAPABLE OF OVERCOMING OVERHANGS AND METHODS FOR FABRICATING THE SAME}
본 발명은 반도체에 관한 것으로, 보다 구체적으로는 오버행을 극복할 수 있는 반도체 패키지 및 그 제조방법에 관한 것이다.
반도체 산업에 있어서 반도체 소자 및 이를 이용한 전자 제품의 고용량, 박형화, 소형화에 대한 수요가 많아져 이에 관련된 다양한 패키지 기술이 속속 등장하고 있다. 그 중의 하나가 여러 가지 반도체 칩을 수직 적층시켜 고밀도 칩 적층을 구현할 수 있는 패키지 기술이다. 이 기술은 하나의 반도체 칩으로 구성된 일반적인 패키지보다 적은 면적에 다양한 기능을 가진 반도체 칩들을 집적시킬 수 있다는 장점을 가질 수 있다.
본 발명의 목적은 크기가 작은 크기의 반도체 칩 상에 큰 크기의 반도체 칩을 적층하더라도 오버행을 극복할 수 있는 반도체 패키지 및 그 제조방법을 제공함에 있다.
본 발명의 다른 목적은 적층된 반도체 칩들을 전기적으로 연결하는 단자들의 미세 피치화가 가능하고 전기적 단락 발생 가능성이 최소화된 반도체 패키지 및 그 제조방법을 제공함에 있다.
본 발명의 또 다른 목적은 방열 특성이 향상된 반도체 패키지 및 그 제조방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체 패키지 및 그 제조방법은 하부 반도체 칩을 패키지 기판 상에 실장하고 몰딩막을 형성한 이후에 상부 반도체 칩을 적층하는 것을 일 특징으로 한다.
본 발명에 따른 반도체 패키지는 작은 크기의 반도체 칩 상에 큰 크기의 반도체 칩을 적층하더라도 실질적으로 오버행 구조가 없는 것을 다른 특징으로 한다.
본 발명에 따른 반도체 패키지는 적층된 반도체 칩들 사이에 제공된 비전도성 필름이 열압착되어 반도체 칩들 측면 바깥으로 돌출되어 아래로 처지는 것이 방지되는 것을 또 다른 특징으로 한다.
상기 특징을 구현할 수 있는 본 발명의 일 실시예에 따른 반도체 패키지는: 패키지 기판 상에 실장되고, 상기 패키지 기판을 바라보는 제1 면과 그 반대면인 제2 면을 관통하는 적어도 하나의 관통전극을 갖는 제1 반도체 칩; 상기 패키지 기판 상에 제공되어 상기 제1 반도체 칩을 몰딩하되 상기 제1 반도체 칩의 제2 면을 노출시키는 몰딩막; 상기 제1 반도체 칩의 제2 면 상에 적층되고, 상기 제1 반도체 칩에 비해 큰 크기를 가져 상기 제1 반도체 칩의 외곽으로 돌출된 오버행을 가지며, 상기 적어도 하나의 관통전극과 전기적으로 연결되는 적어도 하나의 연결단자를 갖는 제2 반도체 칩; 및 상기 제1 반도체 칩과 상기 제2 반도체 칩 사이에 제공된 비전도성 필름을 포함할 수 있다. 상기 비전도성 필름은 상기 오버행을 넘어 상기 제2 반도체 칩의 외곽으로 더 돌출된 확장부를 포함할 수 있다. 상기 비전도성 필름의 확장부는 상기 몰딩막에 의해 지지될 수 있다.
일 실시예의 반도체 패키지에 있어서, 상기 적어도 하나의 관통전극은 상기 제1 반도체 칩의 센터 영역에 배치될 수 있다.
일 실시예의 반도체 패키지에 있어서, 상기 제1 반도체 칩과 상기 패키지 기판 사이에 제공되어 상기 적어도 하나의 관통전극과 연결된 적어도 하나의 제2 연결단자를 더 포함할 수 있다. 상기 적어도 하나의 제2 연결단자는 상기 제1 반도체 칩을 상기 패키지 기판에 전기적으로 연결할 수 있다.
일 실시예의 반도체 패키지에 있어서, 상기 적어도 하나의 연결단자는 상기 제2 반도체 칩의 센터 영역에 배치될 수 있다. 상기 적어도 하나의 연결단자는 상기 적어도 하나의 관통전극과 상하 정렬될 수 있다.
일 실시예의 반도체 패키지에 있어서, 상기 제2 반도체 칩의 측면을 덮는 언더필막을 더 포함할 수 있다.
일 실시예의 반도체 패키지에 있어서, 상기 제2 반도체 칩 상에 제공된 열전달막; 및 상기 열전달막 상에 제공된 방열막을 더 포함할 수 있다.
일 실시예의 반도체 패키지에 있어서, 상기 제2 반도체 칩을 감싸는 열전달막; 및 상기 열전달막 상에 제공된 방열막을 더 포함할 수 있다.
일 실시예의 반도체 패키지에 있어서, 상기 제2 반도체 칩 상에 적층된 제3 반도체 칩을 더 포함할 수 있다. 상기 제2 반도체 칩은 상기 제1 반도체 칩을 바라보는 제1 면과 그 반대면인 제2 면을 관통하는 적어도 하나의 제2 관통전극을 포함할 수 있다. 상기 제3 반도체 칩은 상기 적어도 하나의 제2 관통전극과 전기적으로 연결되는 적어도 하나의 제2 연결단자를 포함할 수 있다.
상기 특징을 구현할 수 있는 본 발명의 다른 실시예에 따른 반도체 패키지는: 제1 전면과 제1 후면을 가지며, 상기 제1 전면이 패키지 기판을 바라보는 상태로 상기 패키지 기판 상에 실장된 제1 반도체 칩; 제2 전면과 제2 후면을 가지며, 상기 제2 전면이 상기 제1 후면을 바라보는 상태로 상기 제1 반도체 칩 상에 적층된 제2 반도체 칩; 상기 패키지 기판 상에 제공되어 상기 제1 반도체 칩을 몰딩하되 상기 제1 후면을 노출시키는 몰딩막; 및 상기 제1 후면과 상기 제2 전면 사이에 제공되어 상기 제1 후면에 의해 지지되는 비전도성 필름을 포함할 수 있다. 상기 제2 반도체 칩은 상기 제1 반도체 칩에 비해 큰 크기를 가져 상기 제1 반도체 칩의 외곽으로 돌출된 오버행을 가질 수 있다. 상기 몰딩막은 상기 제1 후면과 공면을 이루는 표면을 가질 수 있다. 상기 비전도성 필름은 상기 제2 전면에 비해 큰 크기를 가져 상기 몰딩막의 표면 상으로 확장되어 상기 몰딩막의 표면에 의해 지지되는 확장부를 가질 수 있다.
다른 실시예의 반도체 패키지에 있어서, 상기 제1 반도체 칩은 상기 제1 반도체 칩을 관통하여 상기 패키지 기판과 전기적으로 연결된 관통전극들을 포함할 수 있다. 상기 제2 반도체 칩은 상기 제2 전면 상에 상기 관통전극들과 전기적으로 연결되는 연결단자들을 포함할 수 있다.
다른 실시예의 반도체 패키지에 있어서, 상기 관통전극들은 상기 제1 반도체 칩의 센터 영역에 제공될 수 있다. 상기 연결단자들은 상기 제2 반도체 칩의 센터 영역에 제공되어 상기 관통전극들과 상하 정렬될 수 있다.
다른 실시예의 반도체 패키지에 있어서, 상기 비전도성 필름은 상기 제1 후면과 상기 제2 전면 사이를 채울 수 있다. 상기 연결단자들은 상기 비전도성 필름을 관통하여 상기 관통전극들과 연결될 수 있다.
다른 실시예의 반도체 패키지에 있어서, 상기 몰딩막은 상기 패키지 기판과 상기 제1 전면 사이를 채우며 그리고 상기 제1 반도체 칩의 측면을 감쌀 수 있다.
다른 실시예의 반도체 패키지에 있어서, 상기 제2 후면을 노출시키며 상기 제2 반도체 칩의 측면을 감싸는 언더필막을 더 포함할 수 있다.
다른 실시예의 반도체 패키지에 있어서, 상기 제1 전면과 상기 제2 전면은 활성면이고, 그리고 상기 제1 후면 및 제2 후면은 비활성면일 수 있다.
다른 실시예의 반도체 패키지에 있어서, 제3 전면과 제3 후면을 가지며, 상기 제3 전면이 상기 제2 후면을 바라보는 상태로 상기 제2 반도체 칩 상에 적층된 제3 반도체 칩; 및 상기 제3 전면과 상기 제2 후면 사이에 제공되어 상기 제2 후면에 의해 지지되는 제2 비전도성 필름을 더 포함할 수 있다. 상기 제2 반도체 칩은 상기 제2 반도체 칩을 관통하는 제2 관통전극들을 포함할 수 있다. 상기 제3 반도체 칩은 상기 제3 전면 상에 제공되어 상기 제2 관통전극들과 전기적으로 연결되는 연결단자들을 포함할 수 있다.
상기 특징을 구현할 수 있는 본 발명의 또 다른 실시예에 따른 반도체 패키지는: 제1 활성면과 그 반대면인 제1 비활성면 사이를 관통하는 관통전극들을 가지며, 상기 제1 활성면이 인쇄회로 기판을 바라보는 페이스 다운 상태로 상기 인쇄회로 기판 상에 실장된 비메모리 칩; 상기 관통전극들과 전기적으로 연결되는 연결단자들이 제공된 제2 활성면과 그 반대면인 제2 비활성면을 가지며, 상기 제2 활성면이 상기 제1 비활성면을 바라보는 페이스 다운 상태로 상기 비메모리 칩 상에 적층된 메모리 칩; 상기 인쇄회로 기판 상에 제공되어 상기 비메모리 칩을 몰딩하되 상기 제1 후면과 공면을 이루는 표면을 갖는 몰딩막; 및 상기 비메모리 칩과 상기 메모리 칩 사이에 제공되어 상기 제1 비활성면에 의해 지지되고 상기 제2 활성면에 비해 큰 크기를 갖는 비전도성 필름을 포함할 수 있다. 상기 메모리 칩은 상기 비메모리 칩의 외곽 바깥으로 돌출된 오버행을 가질 수 있다. 상기 비전도성 필름은 상기 오버행을 넘어 상기 메모리 칩의 외곽으로 더 돌출된 확장부를 포함하고, 상기 비전도성 필름의 확장부는 상기 몰딩막의 표면에 의해 지지될 수 있다.
또 다른 실시예의 반도체 패키지에 있어서, 상기 비메모리 칩은 애플리케이션 프로세서(AP)를 포함할 수 있다.
또 다른 실시예의 반도체 패키지에 있어서, 상기 메모리 칩의 측면을 감싸며 상기 제2 비활성면을 노출시키는 언더필막을 더 포함할 수 있다.
또 다른 실시예의 반도체 패키지에 있어서, 상기 제2 비활성면 상에 순차 적층된 열전달막과 방열막을 더 포함할 수 있다.
상기 특징을 구현할 수 있는 본 발명의 일 실시예에 따른 반도체 패키지의 제조방법은: 패키지 기판 상에 제1 전면과 그 반대면인 제2 후면 사이를 관통하는 관통전극들을 갖는 제1 반도체 칩을 실장하고; 상기 패키지 기판 상에 상기 제1 반도체 칩을 몰딩하되 상기 제1 반도체 칩의 제1 후면을 노출시키는 몰딩막을 형성하고; 상기 제1 반도체 칩 상에 제2 전면과 그 반대면인 제2 후면을 가지며 상기 제2 전면 상에 연결단자들을 갖는 제2 반도체 칩을 적층하고; 상기 제2 반도체 칩의 제2 전면과 상기 제1 반도체 칩의 제1 후면 사이에 비전도성 필름을 제공하고; 그리고 상기 비전도성 필름을 열압착하여 상기 제2 반도체 칩을 상기 제1 반도체 칩에 전기적으로 연결하는 것을 포함할 수 있다. 상기 제2 반도체 칩은 상기 제1 반도체 칩에 비해 큰 크기를 가져 상기 제1 반도체 칩의 측면 바깥으로 돌출된 오버행을 가질 수 있다. 상기 비전도성 필름은 열압착되어 상기 제1 반도체 칩의 측면 바깥으로 상기 제2 반도체 칩의 오버행을 넘어 더 돌출되어 상기 몰딩막에 의해 지지될 수 있다.
일 실시예의 방법에 있어서, 상기 제1 반도체 칩을 실장하는 것은 상기 제1 전면이 상기 패키지 기판을 바라보는 페이스 다운 상태로 상기 제1 반도체 칩을 상기 패키지 기판 상에 실장하는 것을 포함할 수 있다. 상기 제1 반도체 칩은 상기 관통전극들을 통해 상기 패키지 기판에 전기적으로 연결될 수 있다.
일 실시예의 방법에 있어서, 상기 제1 반도체 칩을 실장하는 것은 상기 제1 반도체 칩과 상기 패키지 기판 사이에 상기 관통전극들과 연결되는 연결단자들을 제공하는 것을 더 포함할 수 있다.
일 실시예의 방법에 있어서, 상기 몰딩막을 형성하는 것은 상기 패키지 기판과 상기 제1 반도체 칩 사이의 공간을 채우며 상기 제1 반도체 칩의 측면을 감싸며 상기 제1 후면을 노출시키는 개방형 몰딩막을 형성하는 것을 포함할 수 있다. 상기 개방형 몰딩막은 상기 제1 후면과 공면을 이루는 표면을 가질 수 있다.
일 실시예의 방법에 있어서, 상기 열압착된 비전도성 필름은 상기 개방형 몰딩막의 표면 상으로 연장된 확장부를 가질 수 있다. 상기 확장부는 상기 개방형 몰딩막의 표면에 의해 지지될 수 있다.
일 실시예의 방법에 있어서, 상기 제2 반도체 칩을 적층하는 것은 상기 제2 전면이 상기 제1 후면을 바라보는 페이스 다운 상태로 상기 제2 반도체 칩을 상기 제1 후면 상에 적층하는 것을 포함할 수 있다.
일 실시예의 방법에 있어서, 상기 비전도성 필름을 제공하는 것은 상기 제2 전면 상에 상기 연결단자들의 돌출 길이보다 큰 두께를 갖는 비전도성 접착 필름을 부착하는 것을 포함할 수 있다.
일 실시예의 방법에 있어서, 상기 제2 반도체 칩을 상기 제1 반도체 칩에 전기적으로 연결하는 것은 상기 비전도성 접착 필름을 열압착하여 상기 연결단자들을 상기 열압착된 비전도성 접착 필름을 관통하여 상기 관통전극들에 연결시키는 것을 포함할 수 있다.
일 실시예의 방법에 있어서, 상기 열압착된 비전도성 접착 필름은 상기 제2 반도체 칩에 비해 큰 크기를 가져 상기 오버행을 넘어 돌출되는 확장부를 가질 수 있다. 상기 확장부는 상기 몰딩막에 의해 지지될 수 있다.
일 실시예의 방법에 있어서, 상기 몰딩막 상에 상기 제2 반도체 칩의 측면을 감싸며 상기 제2 후면을 노출시키는 언더필막을 형성하는 것을 더 포함할 수 있다.
일 실시예의 방법에 있어서, 상기 제2 후면 상에 열전달막을 형성하고; 그리고 상기 열전달막 상에 방열막을 형성하는 것을 더 포함할 수 있다.
일 실시예의 방법에 있어서, 상기 몰딩막 상에 상기 제2 반도체 칩을 감싸는 열전달막을 형성하고; 그리고 상기 열전달막 상에 방열막을 형성하는 것을 더 포함할 수 있다.
일 실시예의 방법에 있어서, 상기 제2 반도체 칩은 상기 제2 반도체 칩을 관통하는 제2 관통전극들을 더 포함할 수 있다. 상기 방법은: 제3 전면과 그 반대면인 제3 후면을 가지며 상기 제3 전면 상에 제2 연결단자들을 갖는 제3 반도체 칩을 상기 제2 반도체 칩 상에 적층하고; 상기 제2 반도체 칩의 제2 후면과 상기 제3 반도체 칩의 제3 전면 사이에 제2 비전도성 필름을 제공하고; 그리고 상기 제2 비전도성 필름을 열압착하여 상기 제3 반도체 칩을 상기 제2 반도체 칩에 전기적으로 연결하는 것을 더 포함할 수 있다.
일 실시예의 방법에 있어서, 상기 제3 반도체 칩을 적층하는 것은 상기 제3 전면이 상기 제2 후면을 바라보는 페이스 다운 상태로 상기 제3 반도체 칩을 상기 제2 후면 상에 적층하는 것을 포함할 수 있다.
일 실시예의 방법에 있어서, 상기 제3 반도체 칩을 상기 제2 반도체 칩에 전기적으로 연결하는 것은 상기 제2 비전도성 필름을 열압착하여 상기 제2 연결단자들을 상기 열압착된 제2 비전도성 필름을 관통하여 상기 제2 관통전극들에 연결시키는 것을 포함할 수 있다.
일 실시예의 방법에 있어서, 상기 몰딩막 상에 상기 제2 및 제3 반도체 칩들의 측면들을 감싸며 상기 제3 후면을 노출시키는 언더필막을 형성하는 것을 더 포함할 수 있다.
상기 특징을 구현할 수 있는 본 발명의 다른 실시예에 따른 반도체 패키지의 제조방법은: 패키지 기판을 제공하고; 제1 활성면과 그 반대면인 제1 비활성면을 관통하는 관통전극들을 갖는 비메모리 칩을 상기 제1 활성면이 상기 패키지 기판을 바라보는 페이스 다운 상태로 상기 패키지 기판에 실장하고; 상기 패키지 기판 상에 상기 비메모리 칩을 몰딩하되 상기 제1 후면과 공면을 이루는 표면을 갖는 몰딩막을 형성하고; 연결단자들이 제공된 제2 활성면과 그 반대면인 제2 비활성면을 가지며, 그리고 상기 제2 활성면 상에 상기 연결단자들을 덮는 비전도성 필름이 부착된 메모리 칩을 상기 비메모리 칩의 제1 비활성면 상에 적층하고; 그리고 상기 비전도성 필름을 열압착하여 상기 비메모리 칩과 상기 메모리 칩을 전기적으로 연결하는 것을 포함할 수 있다. 상기 메모리 칩은 상기 비메모리 칩에 비해 큰 크기를 가져 상기 비메모리 칩의 측면 바깥으로 돌출된 오버행을 가질 수 있다. 상기 열압착된 비전도성 필름은 상기 메모리 칩에 비해 큰 크기를 가져 상기 오버행에 비해 더 돌출되어 상기 몰딩막의 표면으로 연장된 확장부를 가질 수 있다. 상기 확장부는 상기 몰딩막의 표면에 의해 지지될 수 있다.
다른 실시예의 방법에 있어서, 상기 몰딩막의 표면 상에 상기 메모리 칩의 측면을 감싸며 상기 제2 후면을 노출시키는 언더필막을 형성하는 것을 더 포함할 수 있다.
다른 실시예의 방법에 있어서, 상기 제2 후면 상에 열전달막을 형성하고; 그리고 상기 열전달막 상에 방열막을 형성하는 것을 더 포함할 수 있다.
다른 실시예의 방법에 있어서, 상기 몰딩막의 표면 상에 상기 메모리 칩을 몰딩하는 열전달막을 형성하고; 그리고 상기 열전달막 상에 방열막을 형성하는 것을 더 포함할 수 있다.
본 발명에 의하면, 패키지 기판에 하부 반도체 칩을 실장하고 몰딩막을 형성한 후에 상부 반도체 칩을 적층하므로써 작은 크기의 하부 반도체 칩 상에 큰 크기의 상부 반도체 칩이 적층되어 오버행 구조를 가지더더라도 하부 반도체 칩을 몰딩하는 몰딩막이 상부 반도체 칩의 오버행을 지지할 수 있다.
게다가, 상부 및 하부 반도체 칩들 사이에 비전도성 필름을 배치하더라도 몰딩막은 비전도성 필름이 아래로 처지는 것을 방지할 수 있다.
따라서, 반도체 칩들 간의 오버행 발생 여부에 상관없이 크기가 상이한 반도체 칩들을 적층할 수 있어 반도체 패키지의 수율을 향상시킬 수 있는 효과가 있다.
도 1a 내지 1d는 본 발명의 실시예에 따른 반도체 패키지의 제조방법을 도시한 단면도들이다.
도 2a는 도 1a의 일부를 도시한 평면도이다.
도 2b는 도 1c의 일부를 도시한 평면도이다.
도 2c는 도 1d의 일부를 도시한 평면도이다.
도 3a 및 3b는 비교예에 따른 반도체 패키지의 제조방법을 도시한 단면도들이다.
도 4a 내지 4e는 도 1d의 변형예들을 도시한 단면도들이다.
도 5는 본 발명의 실시예에 따른 반도체 패키지를 포함하는 모바일 장치를 도시한 블록도이다.
이하, 본 발명에 따른 오버행을 극복할 수 있는 반도체 패키지 및 그 제조방법을 첨부한 도면을 참조하여 상세히 설명한다.
본 발명과 종래 기술과 비교한 이점은 첨부된 도면을 참조한 상세한 설명과 특허청구범위를 통하여 명백하게 될 것이다. 특히, 본 발명은 특허청구범위에서 잘 지적되고 명백하게 청구된다. 그러나, 본 발명은 첨부된 도면과 관련해서 다음의 상세한 설명을 참조함으로써 가장 잘 이해될 수 있다. 도면에 있어서 동일한 참조부호는 다양한 도면을 통해서 동일한 구성요소를 나타낸다.
<반도체 패키지의 제조방법예>
도 1a 내지 1d는 본 발명의 실시예에 따른 반도체 패키지의 제조방법을 도시한 단면도들이다. 도 2a는 도 1a의 일부를 도시한 평면도이다. 도 2b는 도 1c의 일부를 도시한 평면도이다. 도 2c는 도 1d의 일부를 도시한 평면도이다. 도 3a 및 3b는 비교예에 따른 반도체 패키지의 제조방법을 도시한 단면도들이다.
도 1a를 참조하면, 패키지 기판(100) 상에 제1 반도체 칩(120)을 실장할 수 있다. 패키지 기판(100)은 가령 인쇄회로기판(PCB)일 수 있다. 패키지 기판(100)의 하면에 솔더볼과 같은 외부단자들(102)을 부착할 수 있다. 제1 반도체 칩(120)은 제1 회로층(122)이 형성된 활성면(120a)과 그 반대면인 비활성면(120b)을 가질 수 있다. 제1 반도체 칩(120)은 제1 반도체 칩(120)을 관통하여 제1 회로층(122)과 전기적으로 연결된 관통전극들(124)을 포함할 수 있다. 관통전극들(124)은 도 2a에 도시된 바와 같이 제1 반도체 칩(120)의 센터 영역(120c)에 집중 배치될 수 있다. 일례로, 제1 반도체 칩(120)은 애플리케이션 프로세서(Application Processor)와 같은 비메모리 칩일 수 있다.
제1 반도체 칩(120)은 제1 폭(W1)을 가질 수 있다. 가령 제1 반도체 칩(120)은, 도 2a에 도시된 것처럼, 4개의 면들(120w,120x,120y,120z) 중에서 적어도 마주보는 한 쌍의 면들(120w,120x)은 제1 폭(W1)과 동일한 길이를 가질 수 있다.
제1 반도체 칩(120)은 활성면(120a)이 패키지 기판(100)을 바라보는 페이스 다운 상태로 패키지 기판(100) 상에 실장될 수 있다. 제1 반도체 칩(120)의 활성면(120a)과 패키지 기판(100) 사이에 솔더볼이나 솔더범프와 같은 제1 연결단자들(112)이 제공될 수 있다. 제1 연결단자들(112)에 의해 제1 반도체 칩(120)이 패키지 기판(100)에 전기적으로 연결될 수 있다. 제1 반도체 칩(120)의 비활성면(120b) 상에 관통전극들(124)과 전기적으로 연결된 후면패드들(132)이 제공되어 있을 수 있다.
도 1b를 참조하면, 패키지 기판(100) 상에 제1 반도체 칩(120)을 몰딩하는 몰딩막(150)을 형성할 수 있다. 몰딩막(150)은 머프(Molded Under Fill) 공정을 사용하여 형성할 수 있다. 일례에 따르면, 몰딩막(150)은 제1 반도체 칩(120)의 비활성면(120b)을 노출시키는 형태를 가질 수 있다. 이에 따라, 제1 반도체 칩(120)의 비활성면(120b)과 몰딩막(150)의 상면(150s)은 공면을 이룰 수 있다.
도 1c를 참조하면, 제1 반도체 칩(120) 상에 제2 반도체 칩(220)을 적층할 수 있다. 제2 반도체 칩(220)은 제2 회로층(222)이 형성된 활성면(220a)과 그 반대면인 비활성면(220b)을 가질 수 있다. 일례로, 제2 반도체 칩(220)은 메모리 칩일 수 있다. 제2 반도체 칩(220)은 활성면(220a) 상에 제공되어 제2 회로층(222)과 전기적으로 연결된 솔더볼이나 솔더범프와 같은 제2 연결단자들(232)을 포함할 수 있다. 제2 연결단자들(232)은 도 2b에 도시된 바와 같이 제2 반도체 칩(220)의 활성면(220a)의 센터 영역(220c)에 집중 배치될 수 있다. 제2 연결단자들(232)은 관통전극들(124)과 상하 정렬되어 있을 수 있다.
제2 반도체 칩(220)은 제1 반도체 칩(120)의 제1 폭(W1)보다 큰 제2 폭(W2)을 가질 수 있다. 가령 제2 반도체 칩(220)은, 도 2b에 도시된 바와 같이, 4개의 면들(220w,220x,220y,220z) 중에서 적어도 마주보는 한 쌍의 면들(220w,220x)은 제2 폭(W2)과 동일한 길이를 가질 수 있다.
제2 반도체 칩(220)은 그 활성면(220a)이 패키지 기판(100)을 바라보는 페이스 다운 상태로 제1 반도체 칩(120) 상에 적층될 수 있다. 이에 따라, 제2 반도체 칩(220)의 활성면(220a)은 제1 반도체 칩(120)의 비활성면(120b)과 대면할 수 있다. 선택적으로 후면패드들(132) 상에 솔더범프나 솔더볼과 같은 부가 연결패드들(133)을 더 부착할 수 있다.
본 실시예에 따르면, 제2 반도체 칩(220)의 활성면(220a) 상에 비전도성 필름(240)을 부착할 수 있다. 비전도성 필름(240)은 도전입자를 함유하지 않는 에폭시계 접착 필름일 수 있다. 열압착되지 않은 비전도성 필름(240)은 제2 연결단자들(232)의 돌출 길이보다 큰 두께를 가질 수 있다.
도 1d를 참조하면, 비전도성 필름(240)을 열압착시켜 제1 반도체 칩(120)과 제2 반도체 칩(220)을 전기적으로 연결하므로써 반도체 패키지(10)를 제조할 수 있다. 예컨대, 상온(예: 25℃)보다 높은 온도에서 상압(예: 0.1MPa)보다 높은 압력을 비전도성 필름(240)에 인가하여 열압착할 수 있다. 이에 따라, 비전도성 필름(240)은 압착되어 제2 연결단자들(232)이 후면패드들(132)에 접촉되므로써 제2 반도체 칩(220)이 제1 반도체 칩(120)에 전기적으로 연결될 수 있다. 비전도성 필름(240)은 압착에 의해 두께가 얇아지고, 제2 반도체 칩(220)의 측면 바깥으로 돌출되어 몰딩막(150)의 상면(150s)에 의해 지지되는 확장부(243)를 가질 수 있다.
도전입자가 없는 비전도성 필름(240)을 사용하므로써 인접한 제2 연결단자들(232) 간의 전기적 단락없이 제2 연결단자들(232)의 미세 피치화가 가능할 수 있다. 아울러, 제2 연결단자들(232)과 후면패드들(132)이 직접 접촉하므로 접촉 저항이 낮아질 수 있다. 비전도성 필름(240)은 제2 반도체 칩(220)과 제1 반도체 칩(120) 사이의 공간을 채우는 언더필 역할을 하므로써 제2 연결단자들(232)의 기계적 내구성을 높일 수 있다.
도 1c에서 전술한 바와 같이 제2 반도체 칩(220)의 제2 폭(W2)이 제1 반도체 칩(120)의 제1 폭(W1)보다 크므로, 제2 반도체 칩(220)은 제1 반도체 칩(120)의 측면 바깥으로 돌출된 오버행(225)을 가질 수 있다. 게다가, 비전도성 필름(240)은 제2 반도체 칩(220)의 측면 바깥으로 오버행(225)을 넘어 더 돌출될 수 있다.
일례로, 오버행(225)은 도 2c에 도시된 바와 같이 제1 반도체 칩(120)의 외곽을 따라 연장된 고리 모양을 가질 수 있다. 다른 예로, 오버행(225)은 제1 반도체 칩(120)의 마주보는 양측면의 외곽을 점유할 수 있다.
본 실시예에 따르면, 몰딩막(150)의 상면(150s)이 오버행(225) 및 비전도성 필름(240)의 확장부(243)를 지지할 수 있으므로, 반도체 패키지(10)는 실질적으로 오버행 구조를 가지지 않을 수 있다.
본 실시예와 다르게, 도 3a에 도시된 바와 같이 패키지 기판(100) 상에 몰딩막을 형성하지 아니하고 제2 반도체 칩(220)을 제1 반도체 칩(120) 상에 적층할 수 있다. 이 경우, 도 3b에서 볼 수 있는 것처럼, 비전도성 필름(240)이 열압착되더라도 제1 반도체 칩(120)에 의해 지지되지 않는 부분이 압착되지 않을 수 있다.
이에 따라, 비전도성 필름(240)은 패키지 기판(100)을 향해 처지는 부분(242)을 가질 수 있고 제2 반도체 칩(220)이 기울어지는 현상이 일어날 수 있다. 아울러, 패키지 기판(100)과 제1 반도체 칩(120) 사이에 언더필막을 형성하거나 혹은 패키지 기판(100) 상에 제1 및 제2 반도체 칩들(120,220)을 몰딩하는 몰딩막을 형성할 경우, 비전도성 필름(240)의 처진 부분(242)은 몰딩 물질 내지 언더필 물질의 흐름을 막아 언더필막이나 몰딩막의 양호한 형성을 방해할 수 있다.
본 실시예에 따르면, 제2 반도체 칩(220)이 제1 반도체 칩(120)보다 큰 크기를 가지더라도 몰딩막(150)이 비전도성 필름(240) 및 제2 반도체 칩(220)을 지지할 수 있다. 따라서, 반도체 패키지(10)는 실질적으로 오버행이 없는 구조를 가지므로 도 3b에서와 같은 비전도성 필름(240)의 처짐과 제2 반도체 칩(220)의 기울어짐과 같은 문제점이 해결될 수 있다.
아울러, 몰딩막(150)은 제1 반도체 칩(120)의 비활성면(120b)을 노출시키는 형태를 가지기에 제1 반도체 칩(120)에서 발생된 열의 배출이 용이해질 수 있다. 따라서, 반도체 패키지(10)는 향상된 방열 특성을 가질 수 있다.
<반도체 패키지의 변형예들>
도 4a 내지 4e는 도 1d의 변형예들을 도시한 단면도들이다.
도 4a를 참조하면, 몰딩막(150) 상에 언더필막(250)을 더 형성하여 반도체 패키지(11)를 제조할 수 있다. 제2 반도체 칩(220)의 비활성면(220b)은 노출될 수 있다. 다른 예로, 제2 반도체 칩(220)을 완전히 덮는 몰딩막을 더 형성할 수 있다.
도 4b를 참조하면, 몰딩막(150) 상에 언더필막(250)을 더 형성하고, 제2 반도체 칩(220)의 비활성면(220b) 상에 열전달막(310: TIM)과 방열막(310)을 더 적층하여 반도체 패키지(12)를 제조할 수 있다. 방열막(310)은 전도성 물질, 가령 구리나 알루미늄을 포함할 수 있다. 열전달막(310)은 써멀 그리스(thermal grease), 상전이 물질(phase change material), 써멀 전도성 일레스토버(thermal conductive elastomer) 등으로 이루어져 방열막(310)과 제2 반도체 칩(220) 사이의 접촉 저항을 줄일 수 있다.
도 4c를 참조하면, 몰딩막(150) 상에 열전달막(300)과 방열막(310)을 더 형성하여 반도체 패키지(13)를 제조할 수 있다. 열전달막(300)은 제2 반도체 칩(220)을 감싸는 형태를 가져 반도체 패키지(13)로부터 열을 용이하게 방출할 수 있다. 방열막(310)은 반도체 패키지(13)로부터의 방열을 더 촉진시킬 수 있다.
도 4d를 참조하면, 도 1c에서 제2 반도체 칩(220)을 제1 반도체 칩(120) 상에 적층할 때 비전도성 필름(240)을 제2 반도체 칩(220) 상에 부착하지 않을 수 있다. 본 실시예의 경우, 몰딩막(150) 상에 언더필막(250)을 형성하여 반도체 패키지(14)를 제조할 수 있다.
도 4e를 참조하면, 제2 반도체 칩(220) 상에 제3 반도체 칩(420)을 더 적층하여 반도체 패키지(15)를 제조할 수 있다. 몰딩막(150) 상에 제2 및 제3 반도체 칩들(220,420)의 측면을 덮는 언더필막(250)을 더 형성할 수 있다. 본 실시예의 경우, 제2 반도체 칩(220)은 제2 반도체 칩(220)을 관통하는 제2 관통전극들(224), 그리고 제2 관통전극들(224)과 접촉되는 제2 후면패드들(232)을 더 포함할 수 있다.
제3 반도체 칩(420)은 제3 회로층(422)이 형성된 활성면(420a)과 그 반대면인 비활성면(420b)을 포함하는 가령 메모리 칩일 수 있다. 제3 반도체 칩(420)은 그 활성면(420a)이 제2 반도체 칩(220)을 바라보는 페이스 다운 상태로 제2 반도체 칩(220) 상에 적층될 수 있다. 제3 반도체 칩(420)은 제2 반도체 칩(220)과 동일하거나 유사한 크기를 가질 수 있다.
제3 반도체 칩(420)의 활성면(420a) 상에는 제2 관통전극들(224)과 연결되는 제3 연결단자들(432)과 제2 비전도성 필름(340)이 제공될 수 있다. 제2 비전도성 필름(340)은 열압착되어 선택적으로, 제3 반도체 칩(420)의 비활성면(420b)을 덮는 몰딩막을 더 형성할 수 있다.
제2 반도체 칩(220)은 제2 회로층(222)이 제1 반도체 칩(120)을 바라보는 페이스 다운 상태로 제1 반도체 칩(120) 상에 적층될 수 있다. 다른 예로, 제2 반도체 칩(220)은 제2 회로층(222)이 제3 반도체 칩(420)을 바라보는 페이스 업 상태로 제1 반도체 칩(120) 상에 적층될 수 있다.
<응용예>
도 5는 본 발명의 실시예에 따른 반도체 패키지를 포함하는 모바일 장치를 도시한 블록도이다.
도 5를 참조하면, 모바일 장치(2000)는 메모리(2100), 프로세싱 시스템(2200), 무선 송수신기(2300), 오디오 입출력 장치(2400), 디스플레이 장치(2600), 입력 장치(2700), 및 전원 공급부(2800)를 포함할 수 있다. 모바일 장치(2000)는 부가 입출력 장치(2500)를 선택적으로 더 포함할 수 있다. 프로세싱 시스템(2200)은 본 발명의 실시예들에 따른 반도체 패키지들(10-15) 중 적어도 어느 하나를 포함할 수 있다. 모바일 장치(2000)는 가령 휴대폰이나 태블릿 컴퓨터에 적용될 수 있다.
이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니며, 본 발명의 요지를 벗어나지 않는 범위 내에서 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 할 것이다.

Claims (20)

  1. 패키지 기판 상에 실장되고, 상기 패키지 기판을 바라보는 제1 면과 그 반대면인 제2 면을 관통하는 적어도 하나의 관통전극을 갖는 제1 반도체 칩;
    상기 패키지 기판 상에 제공되어 상기 제1 반도체 칩을 몰딩하되 상기 제1 반도체 칩의 제2 면을 노출시키는 몰딩막;
    상기 제1 반도체 칩의 제2 면 상에 적층되고, 상기 제1 반도체 칩에 비해 큰 크기를 가져 상기 제1 반도체 칩의 외곽으로 돌출된 오버행을 가지며, 상기 적어도 하나의 관통전극과 전기적으로 연결되는 적어도 하나의 연결단자를 갖는 제2 반도체 칩; 및
    상기 제1 반도체 칩과 상기 제2 반도체 칩 사이에 제공된 비전도성 필름을 포함하고,
    상기 비전도성 필름은 상기 오버행을 넘어 상기 제2 반도체 칩의 외곽으로 더 돌출된 확장부를 포함하고, 상기 비전도성 필름의 확장부는 상기 몰딩막에 의해 지지되는 반도체 패키지.
  2. 제1항에 있어서,
    상기 적어도 하나의 관통전극은 상기 제1 반도체 칩의 센터 영역에 배치된 반도체 패키지.
  3. 제2항에 있어서,
    상기 적어도 하나의 연결단자는 상기 제2 반도체 칩의 센터 영역에 배치되고,
    상기 적어도 하나의 연결단자는 상기 적어도 하나의 관통전극과 상하 정렬된 반도체 패키지.
  4. 제1항에 있어서,
    상기 제2 반도체 칩의 측면을 덮는 언더필막을 더 포함하는 반도체 패키지.
  5. 제1항에 있어서,
    상기 제2 반도체 칩 상에 적층된 제3 반도체 칩을 더 포함하고,
    상기 제2 반도체 칩은 상기 제1 반도체 칩을 바라보는 제1 면과 그 반대면인 제2 면을 관통하는 적어도 하나의 제2 관통전극을 포함하고,
    상기 제3 반도체 칩은 상기 적어도 하나의 제2 관통전극과 전기적으로 연결되는 적어도 하나의 제2 연결단자를 포함하는 반도체 패키지.
  6. 제1 전면과 제1 후면을 가지며, 상기 제1 전면이 패키지 기판을 바라보는 상태로 상기 패키지 기판 상에 실장된 제1 반도체 칩;
    제2 전면과 제2 후면을 가지며, 상기 제2 전면이 상기 제1 후면을 바라보는 상태로 상기 제1 반도체 칩 상에 적층된 제2 반도체 칩;
    상기 패키지 기판 상에 제공되어 상기 제1 반도체 칩을 몰딩하되 상기 제1 후면을 노출시키는 몰딩막; 및
    상기 제1 후면과 상기 제2 전면 사이에 제공되어 상기 제1 후면에 의해 지지되는 비전도성 필름을 포함하고,
    상기 제2 반도체 칩은 상기 제1 반도체 칩에 비해 큰 크기를 가져 상기 제1 반도체 칩의 외곽으로 돌출된 오버행을 가지며,
    상기 몰딩막은 상기 제1 후면과 공면을 이루는 표면을 가지며, 그리고
    상기 비전도성 필름은 상기 제2 전면에 비해 큰 크기를 가져 상기 몰딩막의 표면 상으로 확장되어 상기 몰딩막의 표면에 의해 지지되는 확장부를 갖는 반도체 패키지.
  7. 제6항에 있어서,
    상기 제1 반도체 칩은 상기 제1 반도체 칩을 관통하여 상기 패키지 기판과 전기적으로 연결된 관통전극들을 포함하고, 그리고 상기 제2 반도체 칩은 상기 제2 전면 상에 상기 관통전극들과 전기적으로 연결되는 연결단자들을 포함하는 반도체 패키지.
  8. 제6항에 있어서,
    상기 몰딩막은 상기 패키지 기판과 상기 제1 전면 사이를 채우며 그리고 상기 제1 반도체 칩의 측면을 감싸는 반도체 패키지.
  9. 제6항에 있어서,
    상기 제2 후면을 노출시키며 상기 제2 반도체 칩의 측면을 감싸는 언더필막을 더 포함하는 반도체 패키지.
  10. 제6항에 있어서,
    제3 전면과 제3 후면을 가지며, 상기 제3 전면이 상기 제2 후면을 바라보는 상태로 상기 제2 반도체 칩 상에 적층된 제3 반도체 칩; 및
    상기 제3 전면과 상기 제2 후면 사이에 제공되어 상기 제2 후면에 의해 지지되는 제2 비전도성 필름을 더 포함하고,
    상기 제2 반도체 칩은 상기 제2 반도체 칩을 관통하는 제2 관통전극들을 포함하고, 그리고
    상기 제3 반도체 칩은 상기 제3 전면 상에 제공되어 상기 제2 관통전극들과 전기적으로 연결되는 연결단자들을 포함하는 반도체 패키지.
  11. 패키지 기판 상에 제1 전면과 그 반대면인 제2 후면 사이를 관통하는 관통전극들을 갖는 제1 반도체 칩을 실장하고;
    상기 패키지 기판 상에 상기 제1 반도체 칩을 몰딩하되 상기 제1 반도체 칩의 제1 후면을 노출시키는 몰딩막을 형성하고;
    상기 제1 반도체 칩 상에 제2 전면과 그 반대면인 제2 후면을 가지며 상기 제2 전면 상에 연결단자들을 갖는 제2 반도체 칩을 적층하고;
    상기 제2 반도체 칩의 제2 전면과 상기 제1 반도체 칩의 제1 후면 사이에 비전도성 필름을 제공하고; 그리고
    상기 비전도성 필름을 열압착하여 상기 제2 반도체 칩을 상기 제1 반도체 칩에 전기적으로 연결하는 것을 포함하고,
    상기 제2 반도체 칩은 상기 제1 반도체 칩에 비해 큰 크기를 가져 상기 제1 반도체 칩의 측면 바깥으로 돌출된 오버행을 가지며,
    상기 비전도성 필름은 열압착되어 상기 제1 반도체 칩의 측면 바깥으로 상기 제2 반도체 칩의 오버행을 넘어 더 돌출되어 상기 몰딩막에 의해 지지되는 반도체 패키지의 제조방법.
  12. 제11항에 있어서,
    상기 제1 반도체 칩을 실장하는 것은:
    상기 제1 전면이 상기 패키지 기판을 바라보는 페이스 다운 상태로 상기 제1 반도체 칩을 상기 패키지 기판 상에 실장하는 것을 포함하고,
    상기 제1 반도체 칩은 상기 관통전극들을 통해 상기 패키지 기판에 전기적으로 연결되는 반도체 패키지의 제조방법.
  13. 제12항에 있어서,
    상기 몰딩막을 형성하는 것은:
    상기 패키지 기판과 상기 제1 반도체 칩 사이의 공간을 채우며 상기 제1 반도체 칩의 측면을 감싸며 상기 제1 후면을 노출시키는 개방형 몰딩막을 형성하는 것을 포함하고,
    상기 개방형 몰딩막은 상기 제1 후면과 공면을 이루는 표면을 갖는 반도체 패키지의 제조방법.
  14. 제13항에 있어서,
    상기 열압착된 비전도성 필름은 상기 개방형 몰딩막의 표면 상으로 연장된 확장부를 가지며, 상기 확장부는 상기 개방형 몰딩막의 표면에 의해 지지되는 반도체 패키지의 제조방법.
  15. 제12항에 있어서,
    상기 제2 반도체 칩을 적층하는 것은:
    상기 제2 전면이 상기 제1 후면을 바라보는 페이스 다운 상태로 상기 제2 반도체 칩을 상기 제1 후면 상에 적층하는 것을;
    포함하는 반도체 패키지의 제조방법.
  16. 제15항에 있어서,
    상기 비전도성 필름을 제공하는 것은:
    상기 제2 전면 상에 상기 연결단자들의 돌출 길이보다 큰 두께를 갖는 비전도성 접착 필름을 부착하는 것을;
    포함하는 반도체 패키지의 제조방법.
  17. 제16항에 있어서,
    상기 제2 반도체 칩을 상기 제1 반도체 칩에 전기적으로 연결하는 것은:
    상기 비전도성 접착 필름을 열압착하여 상기 연결단자들을 상기 열압착된 비전도성 접착 필름을 관통하여 상기 관통전극들에 연결시키는 것을;
    포함하는 반도체 패키지의 제조방법.
  18. 제17항에 있어서,
    상기 열압착된 비전도성 접착 필름은 상기 제2 반도체 칩에 비해 큰 크기를 가져 상기 오버행을 넘어 돌출되는 확장부를 가지며, 상기 확장부는 상기 몰딩막에 의해 지지되는 반도체 패키지의 제조방법.
  19. 제11항에 있어서,
    상기 몰딩막 상에 상기 제2 반도체 칩의 측면을 감싸며 상기 제2 후면을 노출시키는 언더필막을 형성하는 것을;
    더 포함하는 반도체 패키지의 제조방법.
  20. 제19항에 있어서,
    상기 제2 후면 상에 열전달막을 형성하고; 그리고
    상기 열전달막 상에 방열막을 형성하는 것을;
    더 포함하는 반도체 패키지의 제조방법.
KR1020140080054A 2014-06-27 2014-06-27 오버행을 극복할 수 있는 반도체 패키지 및 그 제조방법 KR102245003B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140080054A KR102245003B1 (ko) 2014-06-27 2014-06-27 오버행을 극복할 수 있는 반도체 패키지 및 그 제조방법
US14/744,031 US9461029B2 (en) 2014-06-27 2015-06-19 Semiconductor packages and methods for fabricating the same
US15/250,951 US20160372447A1 (en) 2014-06-27 2016-08-30 Semiconductor packages and methods for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140080054A KR102245003B1 (ko) 2014-06-27 2014-06-27 오버행을 극복할 수 있는 반도체 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20160001912A true KR20160001912A (ko) 2016-01-07
KR102245003B1 KR102245003B1 (ko) 2021-04-28

Family

ID=54931361

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140080054A KR102245003B1 (ko) 2014-06-27 2014-06-27 오버행을 극복할 수 있는 반도체 패키지 및 그 제조방법

Country Status (2)

Country Link
US (2) US9461029B2 (ko)
KR (1) KR102245003B1 (ko)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017142755A1 (en) * 2016-02-17 2017-08-24 Micron Technology, Inc. Apparatuses and methods for internal heat spreading for packaged semiconductor die
KR20170097831A (ko) * 2016-02-18 2017-08-29 삼성전자주식회사 반도체 패키지
WO2019240901A1 (en) * 2018-06-14 2019-12-19 Intel Corporation Microelectronic assemblies
US11217535B2 (en) 2017-12-29 2022-01-04 Intel Corporation Microelectronic assemblies with communication networks
US11227855B2 (en) 2018-10-16 2022-01-18 Samsung Electronics Co., Ltd. Semiconductor package
US11335665B2 (en) 2017-12-29 2022-05-17 Intel Corporation Microelectronic assemblies
US11335663B2 (en) 2017-12-29 2022-05-17 Intel Corporation Microelectronic assemblies
US11342320B2 (en) 2017-12-29 2022-05-24 Intel Corporation Microelectronic assemblies
US11494682B2 (en) 2017-12-29 2022-11-08 Intel Corporation Quantum computing assemblies

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10085352B2 (en) 2014-10-01 2018-09-25 Qorvo Us, Inc. Method for manufacturing an integrated circuit package
JP6489965B2 (ja) * 2015-07-14 2019-03-27 新光電気工業株式会社 電子部品装置及びその製造方法
JP6478853B2 (ja) * 2015-07-14 2019-03-06 新光電気工業株式会社 電子部品装置及びその製造方法
US10276495B2 (en) 2015-09-11 2019-04-30 Qorvo Us, Inc. Backside semiconductor die trimming
US10784149B2 (en) 2016-05-20 2020-09-22 Qorvo Us, Inc. Air-cavity module with enhanced device isolation
US10773952B2 (en) 2016-05-20 2020-09-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10103080B2 (en) 2016-06-10 2018-10-16 Qorvo Us, Inc. Thermally enhanced semiconductor package with thermal additive and process for making the same
KR102521881B1 (ko) * 2016-06-15 2023-04-18 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US10079196B2 (en) 2016-07-18 2018-09-18 Qorvo Us, Inc. Thermally enhanced semiconductor package having field effect transistors with back-gate feature
CN109844937B (zh) 2016-08-12 2023-06-27 Qorvo美国公司 具有增强性能的晶片级封装
JP7022112B2 (ja) 2016-08-12 2022-02-17 コーボ ユーエス，インコーポレイティド 性能を向上させたウェーハレベルパッケージ
CN109844938B (zh) 2016-08-12 2023-07-18 Qorvo美国公司 具有增强性能的晶片级封装
US10109502B2 (en) 2016-09-12 2018-10-23 Qorvo Us, Inc. Semiconductor package with reduced parasitic coupling effects and process for making the same
US10749518B2 (en) 2016-11-18 2020-08-18 Qorvo Us, Inc. Stacked field-effect transistor switch
US10068831B2 (en) 2016-12-09 2018-09-04 Qorvo Us, Inc. Thermally enhanced semiconductor package and process for making the same
KR102315325B1 (ko) 2017-07-05 2021-10-19 삼성전자주식회사 반도체 패키지
US10490471B2 (en) 2017-07-06 2019-11-26 Qorvo Us, Inc. Wafer-level packaging for enhanced performance
US10784233B2 (en) * 2017-09-05 2020-09-22 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US10366972B2 (en) 2017-09-05 2019-07-30 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
TWI643302B (zh) * 2017-11-29 2018-12-01 矽品精密工業股份有限公司 電子封裝件及其製法
US11152363B2 (en) 2018-03-28 2021-10-19 Qorvo Us, Inc. Bulk CMOS devices with enhanced performance and methods of forming the same utilizing bulk CMOS process
WO2019195428A1 (en) 2018-04-04 2019-10-10 Qorvo Us, Inc. Gallium-nitride-based module with enhanced electrical performance and process for making the same
US12046505B2 (en) 2018-04-20 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same utilizing localized SOI formation
US10804246B2 (en) 2018-06-11 2020-10-13 Qorvo Us, Inc. Microelectronics package with vertically stacked dies
WO2020009759A1 (en) 2018-07-02 2020-01-09 Qorvo Us, Inc. Rf semiconductor device and manufacturing method thereof
US11565933B2 (en) * 2018-07-31 2023-01-31 Infineon Technologies Ag Sensor package
US11069590B2 (en) 2018-10-10 2021-07-20 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US10964554B2 (en) 2018-10-10 2021-03-30 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
KR102655664B1 (ko) * 2018-10-30 2024-04-11 삼성디스플레이 주식회사 반도체 장치 및 이를 구비한 표시 장치
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
US11923313B2 (en) 2019-01-23 2024-03-05 Qorvo Us, Inc. RF device without silicon handle substrate for enhanced thermal and electrical performance and methods of forming the same
US12057374B2 (en) 2019-01-23 2024-08-06 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12046483B2 (en) 2019-01-23 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12125825B2 (en) 2019-01-23 2024-10-22 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11387157B2 (en) 2019-01-23 2022-07-12 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12046570B2 (en) 2019-01-23 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
KR102633142B1 (ko) * 2019-08-26 2024-02-02 삼성전자주식회사 반도체 패키지
US12074086B2 (en) 2019-11-01 2024-08-27 Qorvo Us, Inc. RF devices with nanotube particles for enhanced performance and methods of forming the same
KR102692013B1 (ko) * 2019-11-21 2024-08-05 에스케이하이닉스 주식회사 테일 부분을 구비하는 비전도성 필름층을 포함하는 반도체 패키지
US11646289B2 (en) 2019-12-02 2023-05-09 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive
US12129168B2 (en) 2019-12-23 2024-10-29 Qorvo Us, Inc. Microelectronics package with vertically stacked MEMS device and controller device
US11502024B2 (en) * 2020-01-21 2022-11-15 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
KR20210148743A (ko) * 2020-06-01 2021-12-08 삼성전자주식회사 반도체 패키지
US11735544B2 (en) * 2021-01-13 2023-08-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor packages with stacked dies and methods of forming the same
US12062571B2 (en) 2021-03-05 2024-08-13 Qorvo Us, Inc. Selective etching process for SiGe and doped epitaxial silicon
KR20220140215A (ko) * 2021-04-09 2022-10-18 삼성전자주식회사 반도체 패키지

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110121442A1 (en) * 2009-11-24 2011-05-26 Advanced Semiconductor Engineering, Inc. Package structure and package process
WO2014046052A1 (ja) * 2012-09-23 2014-03-27 国立大学法人東北大学 チップ支持基板、チップ支持方法、三次元集積回路、アセンブリ装置及び三次元集積回路の製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3565319B2 (ja) 1999-04-14 2004-09-15 シャープ株式会社 半導体装置及びその製造方法
US6448659B1 (en) 2000-04-26 2002-09-10 Advanced Micro Devices, Inc. Stacked die design with supporting O-ring
JP2002184936A (ja) 2000-12-11 2002-06-28 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP4076841B2 (ja) 2002-11-07 2008-04-16 シャープ株式会社 半導体装置の製造方法
US7327029B2 (en) 2005-09-27 2008-02-05 Agere Systems, Inc. Integrated circuit device incorporating metallurigical bond to enhance thermal conduction to a heat sink
US7915081B2 (en) 2006-03-31 2011-03-29 Intel Corporation Flexible interconnect pattern on semiconductor package
KR100846096B1 (ko) 2007-04-30 2008-07-14 삼성전자주식회사 멀티 칩 패키지 및 이의 제조 방법
US8334170B2 (en) * 2008-06-27 2012-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method for stacking devices
US8314483B2 (en) 2009-01-26 2012-11-20 Taiwan Semiconductor Manufacturing Company, Ltd. On-chip heat spreader
US20100237481A1 (en) 2009-03-20 2010-09-23 Chi Heejo Integrated circuit packaging system with dual sided connection and method of manufacture thereof
JP2011061004A (ja) * 2009-09-10 2011-03-24 Elpida Memory Inc 半導体装置及びその製造方法
TWI427753B (zh) 2010-05-20 2014-02-21 Advanced Semiconductor Eng 封裝結構以及封裝製程
KR101855294B1 (ko) 2010-06-10 2018-05-08 삼성전자주식회사 반도체 패키지
KR101715761B1 (ko) 2010-12-31 2017-03-14 삼성전자주식회사 반도체 패키지 및 그 제조방법
US8344493B2 (en) 2011-01-06 2013-01-01 Texas Instruments Incorporated Warpage control features on the bottomside of TSV die lateral to protruding bottomside tips
KR101719636B1 (ko) * 2011-01-28 2017-04-05 삼성전자 주식회사 반도체 장치 및 그 제조 방법
KR101237587B1 (ko) 2011-08-08 2013-02-26 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
KR101906408B1 (ko) 2011-10-04 2018-10-11 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR20130042936A (ko) 2011-10-19 2013-04-29 에스케이하이닉스 주식회사 칩 캐리어, 이를 이용한 반도체 칩, 반도체 패키지, 및 그 제조방법들
US8642387B2 (en) 2011-11-01 2014-02-04 Flextronics Ap, Llc Method of fabricating stacked packages using laser direct structuring

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110121442A1 (en) * 2009-11-24 2011-05-26 Advanced Semiconductor Engineering, Inc. Package structure and package process
WO2014046052A1 (ja) * 2012-09-23 2014-03-27 国立大学法人東北大学 チップ支持基板、チップ支持方法、三次元集積回路、アセンブリ装置及び三次元集積回路の製造方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017142755A1 (en) * 2016-02-17 2017-08-24 Micron Technology, Inc. Apparatuses and methods for internal heat spreading for packaged semiconductor die
KR20170097831A (ko) * 2016-02-18 2017-08-29 삼성전자주식회사 반도체 패키지
US11916020B2 (en) 2017-12-29 2024-02-27 Intel Corporation Microelectronic assemblies with communication networks
US11217535B2 (en) 2017-12-29 2022-01-04 Intel Corporation Microelectronic assemblies with communication networks
US11494682B2 (en) 2017-12-29 2022-11-08 Intel Corporation Quantum computing assemblies
US11335665B2 (en) 2017-12-29 2022-05-17 Intel Corporation Microelectronic assemblies
US11335663B2 (en) 2017-12-29 2022-05-17 Intel Corporation Microelectronic assemblies
US11342320B2 (en) 2017-12-29 2022-05-24 Intel Corporation Microelectronic assemblies
US11348895B2 (en) 2017-12-29 2022-05-31 Intel Corporation Microelectronic assemblies
US11348912B2 (en) 2017-12-29 2022-05-31 Intel Corporation Microelectronic assemblies
US11367689B2 (en) 2017-12-29 2022-06-21 Intel Corporation Microelectronic assemblies with communication networks
US11469209B2 (en) 2017-12-29 2022-10-11 Intel Corporation Microelectronic assemblies
US11469206B2 (en) 2018-06-14 2022-10-11 Intel Corporation Microelectronic assemblies
US11616047B2 (en) 2018-06-14 2023-03-28 Intel Corporation Microelectronic assemblies
WO2019240901A1 (en) * 2018-06-14 2019-12-19 Intel Corporation Microelectronic assemblies
US12113048B2 (en) 2018-06-14 2024-10-08 Intel Corporation Microelectronic assemblies
US11227855B2 (en) 2018-10-16 2022-01-18 Samsung Electronics Co., Ltd. Semiconductor package

Also Published As

Publication number Publication date
US20160372447A1 (en) 2016-12-22
US9461029B2 (en) 2016-10-04
KR102245003B1 (ko) 2021-04-28
US20150380394A1 (en) 2015-12-31

Similar Documents

Publication Publication Date Title
KR102245003B1 (ko) 오버행을 극복할 수 있는 반도체 패키지 및 그 제조방법
US11705413B2 (en) Semiconductor package having improved thermal interface between semiconductor die and heat spreading structure
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
US8941225B2 (en) Integrated circuit package and method for manufacturing the same
US11257792B2 (en) Semiconductor device assemblies with annular interposers
KR101069499B1 (ko) 반도체 디바이스 및 그 제조 방법
JP2012094592A (ja) 半導体装置及びその製造方法
WO2007026392A1 (ja) 半導体装置およびその製造方法
JP2016092300A (ja) 半導体装置及び半導体装置の製造方法
KR20150011893A (ko) 적층형 반도체패키지 및 그 제조방법
US11362057B2 (en) Chip package structure and manufacturing method thereof
TW201123402A (en) Chip-stacked package structure and method for manufacturing the same
JPWO2014188632A1 (ja) 放熱構造を有する半導体装置および半導体装置の積層体
KR20150045095A (ko) 인터포저 제조방법 및 이를 이용한 적층형 패키지와 그 제조방법
KR20140115597A (ko) 반도체패키지, 반도체패키지유닛 및 반도체패키지 제조방법
KR101958831B1 (ko) 양면 접착성 테이프, 반도체 패키지 및 그 제조 방법
KR20160034496A (ko) 반도체 패키지 제조방법
KR20140070141A (ko) 열 방출 부를 갖는 반도체 패키지
TWI840075B (zh) 電子封裝件及其製法
TWI838125B (zh) 半導體封裝及其製造方法
JP2007234683A (ja) 半導体装置およびその製造方法
TW202435412A (zh) 半導體封裝及其製造方法
JP5845855B2 (ja) 半導体装置及び半導体装置の製造方法
TW202320408A (zh) 電子裝置及其製造方法
KR20170008958A (ko) 적층형 반도체 패키지 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant