KR20150136983A - 반도체 디바이스용 콘택트 패드 - Google Patents
반도체 디바이스용 콘택트 패드 Download PDFInfo
- Publication number
- KR20150136983A KR20150136983A KR1020140181436A KR20140181436A KR20150136983A KR 20150136983 A KR20150136983 A KR 20150136983A KR 1020140181436 A KR1020140181436 A KR 1020140181436A KR 20140181436 A KR20140181436 A KR 20140181436A KR 20150136983 A KR20150136983 A KR 20150136983A
- Authority
- KR
- South Korea
- Prior art keywords
- die
- pad
- dummy
- features
- contact
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title description 10
- 238000000465 moulding Methods 0.000 claims abstract description 8
- 150000001875 compounds Chemical class 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims description 45
- 238000000034 method Methods 0.000 claims description 44
- 239000002131 composite material Substances 0.000 claims description 31
- 229910000679 solder Inorganic materials 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 86
- 230000008569 process Effects 0.000 description 28
- 238000001465 metallisation Methods 0.000 description 13
- 239000000463 material Substances 0.000 description 11
- 238000004806 packaging method and process Methods 0.000 description 8
- 229920002577 polybenzoxazole Polymers 0.000 description 7
- 239000004642 Polyimide Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000007747 plating Methods 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 229920000642 polymer Polymers 0.000 description 5
- 239000011241 protective layer Substances 0.000 description 5
- 229910052709 silver Inorganic materials 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 239000011135 tin Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000011049 filling Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000032798 delamination Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229920002313 fluoropolymer Polymers 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000005011 phenolic resin Substances 0.000 description 2
- 229920000636 poly(norbornene) polymer Polymers 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000005382 thermal cycling Methods 0.000 description 2
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910020220 Pb—Sn Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910020836 Sn-Ag Inorganic materials 0.000 description 1
- 229910008433 SnCU Inorganic materials 0.000 description 1
- 229910020988 Sn—Ag Inorganic materials 0.000 description 1
- 150000001252 acrylic acid derivatives Chemical class 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000000748 compression moulding Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
- H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
- H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
- H01L2224/0346—Plating
- H01L2224/03462—Electroplating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
- H01L2224/0346—Plating
- H01L2224/03464—Electroless plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0501—Shape
- H01L2224/05012—Shape in top view
- H01L2224/05015—Shape in top view being circular or elliptic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05082—Two-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05139—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05155—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05164—Palladium [Pd] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05166—Titanium [Ti] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05181—Tantalum [Ta] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05555—Shape in top view being circular or elliptic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0613—Square or rectangular array
- H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/06179—Corner adaptations, i.e. disposition of the bonding areas at the corners of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0651—Function
- H01L2224/06515—Bonding areas having different functions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/118—Post-treatment of the bump connector
- H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
- H01L2224/11849—Reflowing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13116—Lead [Pb] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13139—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
- H01L2224/81805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
- H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
- H01L2224/83874—Ultraviolet [UV] curing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
- H01L24/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0494—4th Group
- H01L2924/04941—TiN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0495—5th Group
- H01L2924/04953—TaN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/206—Length ranges
- H01L2924/2064—Length ranges larger or equal to 1 micron less than 100 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3512—Cracking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3512—Cracking
- H01L2924/35121—Peeling or delaminating
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
콘택트 패드에 인접한 더미 패드 피처를 이용하는 디바이스 및 제조 방법이 제공된다. 콘택트 패드는 집적된 팬 아웃 패키지 내의 콘택트 패드일 수도 있으며, 여기에서 성형 복합물질이 다이의 측벽을 따라서 위치하고 콘택트 패드가 다이 및 성형 복합물질 위로 연장된다. 콘택트 패드는 하나 이상의 재분배층을 사용하여 다이에 전기적으로 결합된다. 더미 패드 피처는 콘택트 패드와 전기적으로 절연된다. 일부 실시예에서는, 더미 패드 피처는 콘택트 패드를 부분적으로 둘러싸고 성형 복합물질의 코너, 다이의 코너 영역, 및/또는 다이의 엣지와 성형 복합물질 사이의 계면 영역에 위치한다.
Description
<우선권 주장 및 상호 참조>
본 출원은 2014년 5월 28일에 출원된 "InFO RDL Routing Capability Improvement Design"이라는 명칭의 미국 가출원 제62/003,979호의 이익을 청구하며, 이 출원은 이로써 참고로 본 명세서에 병합되어 있다.
반도체 디바이스는 예로서, 퍼스널 컴퓨터, 셀폰, 디지털 카메라 및 기타 전자 장비와 같은 다양한 전자 애플리케이션에 사용된다. 반도체 디바이스는 일반적으로 반도체 기판 위에 절연 또는 유전체층, 도전성층, 및 반도전성 재료층을 순차적으로 적층하고, 리소그래피를 사용하여 다양한 재료층을 패터닝하여 그 위에 회로 부품 및 소자를 형성하는 것에 의해 제조된다. 단일 반도체 웨이퍼 상에 수십 또는 수백 개의 집적 회로가 일반적으로 제조된다. 개별 다이는 스크라이브 라인(scribe line)을 따라서 집적 회로를 소잉(sawing)함으로써 싱귤레이트된다(singulated). 개별 다이는 그 후 예를 들면, 다른 타입의 패키징으로 또는 다칩 모듈로 별도로 패키징된다.
반도체 산업은 소정의 면적 안에 더 많은 부품이 집적되게 할 수 있는 최소 피처 사이즈(feature size)의 지속적인 감소에 의해 다양한 전자 부품(예를 들면, 트랜지스터, 다이오드, 저항기, 커패시터 등)의 집적 밀도를 지속적으로 향상시키고 있다. 집적 회로 다이와 같은 이들 소형 전자 부품은 또한 일부 애플리케이션에서 과거의 패키지보다 면적을 덜 이용하는 더 작은 패키지를 필요로 한다.
집적된 팬 아웃(InFO: Integrated Fan Out) 패키지 기술은, 특히 집적 회로가 통상 패키지의 콘택트 패드용 팬 아웃 배선에 사용되는 재분배층(RDL: redistribution layer) 또는 포스트 패시베이션 상호 연결(PPI: post passivation interconnect)을 포함하는 패키지에 패키징되는 웨이퍼 레벨 패키징(WLP) 기술과 조합되어 전기 접촉이 집적 회로의 콘택트 패드보다 더 큰 피치로 이루어질 경우에 점차 대중화된다. 그러한 결과로 생성된 패키지 구조는 비교적 낮은 비용으로 높은 기능적인 밀도(high functional density) 및 높은 성능 패키지를 제공한다.
본 개시내용의 양태는 첨부하는 도면과 함께 볼 때 아래의 상세한 설명으로부터 가장 잘 이해된다. 주의할 점은, 이 산업 분야에서의 표준 관행에 따라서, 여러 피처들이 크기 변경하여 도시되지 않는다는 것이다. 실제로, 여러 피처들의 치수는 논의의 명확화를 위해 임의로 확대 또는 축소될 수도 있다.
도 1은 일부 실시예에 따른 집적된 팬 아웃 패키지의 일부의 평면도이다.
도 2는 일부 실시예에 따른, 더미 패드 피처를 갖는 콘택트 패드의 평면도이다.
도 3a∼도 3j는 일부 실시예에 따른, 콘택트 패드를 갖는 패키지를 제조할 때의 다양한 중간 공정 단계를 도시하는 도면이다.
도 4는 일부 실시예에 따른 디바이스를 제조하기 위해 실행될 수도 있는 단계들을 예시하는 흐름도이다.
도 1은 일부 실시예에 따른 집적된 팬 아웃 패키지의 일부의 평면도이다.
도 2는 일부 실시예에 따른, 더미 패드 피처를 갖는 콘택트 패드의 평면도이다.
도 3a∼도 3j는 일부 실시예에 따른, 콘택트 패드를 갖는 패키지를 제조할 때의 다양한 중간 공정 단계를 도시하는 도면이다.
도 4는 일부 실시예에 따른 디바이스를 제조하기 위해 실행될 수도 있는 단계들을 예시하는 흐름도이다.
아래의 개시내용은 제공되는 청구 대상(subject matter)의 상이한 피처들을 실현하기 위한 다수의 상이한 실시예 또는 예를 제공한다. 부품 및 배열의 구체적인 예가 본 개시내용을 간략화하기 위해 아래에 기재된다. 이들은 물론 단순히 예일 뿐 제한하고자 의도되는 것은 아니다. 예를 들면, 후속하는 설명에서 제2 피처 위 또는 상에의 제1 피처의 형성은 제1 및 제2 피처가 직접 접촉하여 형성되는 실시예를 포함할 수도 있고, 추가의 피처들이 제1 및 제2 피처 사이에 형성될 수 있어 제1 및 제2 피처가 직접 접촉될 수 없도록 하는 실시예를 또한 포함할 수도 있다. 또한, 본 개시내용은 여러 예들에서 참조 번호 및/또는 문자를 반복할 수도 있다. 이 반복은 단순화 및 명확화를 목적으로 하는 것이고, 그것 자체가 논의되는 여러 실시예 및/또는 구성 사이의 관계를 나타내는 것은 아니다.
더욱이, "밑(beneath)", "아래(below)", "하위(lower)", "위(above)", "상위(upper)" 등과 같은 공간적으로 관련된 용어가 도면에 도시되어 있는 바와 같이 다른 요소(들) 또는 피처(들)에 대한 하나의 요소 또는 피처의 관계를 기술하는 데 있어서 설명을 용이하게 하기 위해 본 명세서에서 사용될 수도 있다. 공간적으로 관련된 용어는 도면에 도시된 방향과 관련하여 사용 시 또는 동작 시에 디바이스의 상이한 방향을 포함하도록 의도된다. 예를 들면, 도면에서의 디바이스가 뒤집히는 경우에는, 다른 요소 또는 피처 "아래" 또는 "밑"에 있는 것으로 기술된 요소가 다른 요소 또는 피처 "위"로 향하게 된다. 그러므로, 예시적인 용어 "아래"는 위 및 아래의 방향의 양자를 포함할 수 있다. 장치는 이와 다른 방향이 될 수도 있고(90도 회전되거나 다른 방향으로) 본 명세서에서 사용되는 공간적으로 관련된 기술자(descriptor)가 따라서 유사하게 해석될 수도 있다.
본 개시내용의 일부 실시예는 반도체 디바이스용 패키징 디바이스 및 그 제조 방법에 관한 것이다. 예를 들면, 본 명세서에 논의된 것과 같은 실시예는 예를 들면, 집적된 팬 아웃(InFO) 패키지에 유용할 수도 있는 패드 구조 및 배열을 제공한다. 일부 실시예에서는, 패드 사이즈가 감소되어 재분배층(RDL)에 제공되는 것과 같은 라인 라우팅(line routing)을 위한 추가의 영역을 제공한다. 그와 같이, 본 명세서에 개시된 것과 같은 실시예는 추가의 신뢰성에 영향을 주지 않고 패드 사이즈를 감소시킴으로써 재분배층 라우팅 능력을 확장시킨다. 대형 RDL 패드는 일반적으로 단일 RDL층 상에서 높은 비율의 면적을 차지하며, 그에 따라 라우팅 능력이 제한되고 종종 라우팅 무결성을 보증하도록 추가의 층 또는 층들을 필요로 하고 결과적으로 비용을 증가시킨다. 더욱이, 패드 임계 치수를 감소시키면 볼 그리드 어레이(ball grid array) 구성의 다이 코너(die-corner)와 같은 소정의 임계 위치에서 유전체(예를 들면, 폴리머)층에 신뢰성 문제를 빈번하게 유도한다. 유사한 문제가 플립 칩 패키지에서도 관측되고 있다.
이들 과제를 해결하기 위해, 일부 실시예는 언더 범프 금속화(UBM: under-bump metallization)의 엣지를 따라서 및 콘택트 패드에 인접한 더미 금속 피처와 같은 더미 패드 피처를 병합한다. 통상적으로는, 이후에 더 상세하게 설명하는 바와 같이, 더미 패드 피처는 패드로부터 분리되어 패드를 부분적으로 둘러싸는 금속 피처와 같은 피처이다. 일부 실시예에서는, 더미 패드 피처는 패드를 부분적으로 둘러싸는 더미 링(ring)이다. 더미 패드는 콘택트 패드에 전기적으로 결합되지 않는다.
더미 패드 피처는 특별한 설계용으로 적합할 때는 언제라도 병합될 수 있다. 예를 들면, 일부 실시예에서는, 특히 RDL 패드 사이즈 및 폴리머 개구 사이즈를 감소시키는 것이 수반될 때 신뢰성 문제를 감소시키거나 제거하기 위해 볼 그리드 어레이(BGA) 구성의 다이 코너에 더미 패드 피처가 제공된다. 또한, 일부 실시예에서는, 더미 패드 피처는 다이 코너 및 패키지 코너를 따라서 작은 영역에 병합된다. 예를 들면, 일부 실시예에서는, 다이 코너 및 패키지 코너를 따라서 BGA 어레이의 3×3 영역이 더미 패드 피처를 병합한다. 더미 패드 피처는 또한 다이 및 성형 복합물질(molding compound) 사이의 계면을 따라서 병합될 수도 있다.
이후에 설명하는 바와 같이, 하나의 기판을 다른 기판에 부착할 목적으로 더미 패드 피처 및 패드 구조를 이용하는 실시예들이 개시되며, 여기에서 각각의 기판은 다이, 웨이퍼, 인쇄 회로 기판, 패키징 기판 등일 수도 있으며, 그에 의해 다이 투 다이(die-to-die), 웨이퍼 투 다이, 웨이퍼 투 웨이퍼, 다이 또는 웨이퍼 투 인쇄 회로 기판 또는 패키징 기판 등을 가능하게 한다.
이제, 도 1을 참조하면, 일부 실시예에 따른 InFO 패키지의 일부분의 평면도가 도시되어 있다. 도 1에 예시되는 InFO 패키지는 다이 영역(102) 및 성형 복합물질 영역(104)을 포함한다. 이와 같은 실시예에서는, (다이 영역(102)으로서 표시되는)다이는 다이의 측벽을 따라서 (성형 복합물질 영역(104)에 의해 표시되는)성형 복합물질을 갖는다. 콘택트 패드(106)가 다이, 웨이퍼, 패키징 기판, 인쇄 회로 기판, 인터포저(interposer) 등과 같은 다른 기판에 외부 전기 연결을 제공한다. 재분배층, 언더 범프 금속화(UBM)층 등과 같은 위에 놓이는 층은 일 실시예의 피처를 더 잘 예시하기 위해 도시되지 않는다.
도 1에 예시하는 바와 같이, 콘택트 패드의 폭 W1은 약 140 ㎛와 같이, 약 100 ㎛ 내지 약 200 ㎛이다. 약 240 ㎛ 이상의 폭을 갖는 콘택트 패드와 비교하여 이 감소된 콘택트 패드의 사이즈는 재분배 라인을 위한 더 큰 면적이 가능하게 한다. 일부 실시예에서는, 재분배 라인을 위한 추가 면적이 더 적은 수의 라우팅층이 이용될 수 있게 하며, 그에 의해 제조 비용을 감소시킬 수 있다.
도 1은 또한 점선의 사각형으로 나타내는 3개의 더미 영역(108a, 108b, 및 108c)(총괄해서 더미 영역(108)이라고 지칭함)을 더 예시하며, 이들 영역은 (도 2를 참조하여 이후에 설명하는)더미 패드 피처(110)가 일부 실시예에 따라서 병합되는 영역을 나타낸다. 더미 영역(108)은 인쇄 회로 기판 상에 탑재되는 패키지의 열 순환과 같은 예를 들면, 보드 상의 열 순환(TCoB, thermal cycling on board) 동안 더 높은 레벨의 응력이 작용할 수도 있는 본딩 영역을 예시한다. 더미 패드 피처(110)의 병합은 응력 및 박리(delamination) 또는 기타 파손(failure)의 위험을 감소시킨다.
제1 더미 영역(108a)은 패키지의 코너를 따라 존재한다. 도 1에 예시되는 실시예에서는, 패키지의 코너는 코너를 따라서 성형 복합물질(104) 위에 배치되는 콘택트 패드(106)를 포함한다. 일 실시예에서는, 제1 더미 영역(108a)은 다른 사이즈가 사용될 수도 있지만, 패키지의 코너를 따라서 성형 복합물질(104) 위에 배치되는 3×3 콘택트 패드의 면적을 포함한다. 일 실시예에서는, 제2 더미 영역(108b)은 다른 사이즈가 사용될 수도 있지만, 다이의 코너를 따라서 다이 영역(102)과 성형 복합물질(104) 사이의 계면의 코너 위에 배치되는 4×4 콘택트 패드의 면적을 포함한다. 도 1에 예시되는 바와 같이, 제2 더미 영역(108b)은 다이 영역(102) 및 성형 복합물질 영역(104) 내의 콘택트 패드와 오버랩될 수도 있다. 일 실시예에서는, 제3 더미 영역(108c)은 다른 사이즈가 사용될 수도 있지만, 다이의 엣지를 따라서 다이 영역(102)과 성형 복합물질(104) 사이의 계면을 따라서 3개의 콘택트 패드의 면적을 포함한다. 도 1에 예시되는 바와 같이, 제3 더미 영역(108c)은 다이 영역(102) 및 성형 복합물질 영역(104) 내의 콘택트 패드와 오버랩될 수도 있다. 본 명세서에 개시된 실시예와 같이, 더미 패드 피처(110)는 이들 영역에, 또는 더 높은 레벨의 응력, 박리, 및/또는 기타 파손이 일어나는 다른 영역에 특히 유용하다.
도 2는 일부 실시예에 따른 콘택트 패드(106) 및 더미 패드 피처(110)의 확대된 평면도를 예시한다. 도 2는 또한 재분배층(112)의 부분의 일부를 예시한다. 재분배층(112)은 콘택트 패드(106)의 원하는 위치로 전기 신호를 라우트시키는 도전성 라인이다. 도 2에 예시되는 실시예에서는, 더미 패드 피처(110)가 콘택트 패드(106)를 부분적으로 둘러싸는 링을 형성한다. 일부 실시예에서는, 더미 패드 피처(110)가 다이 또는 다이 중심으로부터 콘택트 패드(106)의 마주보는 측면 상에 있다.
일부 실시예에서는, 더미 패드 피처의 폭 W2는 약 20 ㎛와 같이, 약 15 ㎛ 내지 약 30 ㎛이다. 더미 패드 피처의 폭은 특정 설계 및 패드 레이아웃의 요구에 따라서 조정될 수도 있다. 일부 실시예에서는, 15 ㎛ 이상의 폭이 특히 콘택트 패드 둘레의 폴리머 영역 내에서 응력 및 균열 문제의 현저한 감소를 제공하였다. 더욱이, 일부 실시예에서는, 약 30 ㎛ 이상의 폭이 추가의 장점을 거의 또는 전혀 제공하지 않았고, 일부 실시예에서는 추가의 공간을 필요로 할 수도 있다. 다른 실시예는 다른 치수를 이용할 수도 있다.
도 3a 내지 도 3j는 일부 실시예에 따른, 도 1 및 도 2를 참조하여 전술한 바와 같은 반도체 디바이스를 제조하는 중간 단계들의 다양한 단면도를 예시한다. 먼저 도 3a를 참조하면, 기판 상에 형성되는 하나 이상의 선택적 배면 재분배층(304)을 갖는 캐리어 기판(302)이 도시되어 있다. 이후에 더 상세하게 설명하겠지만, 다이는 콘택트 패드를 위로 하여 캐리어 기판(302) 상에 배치될 것이다. 배면 재분배층(304)은 패키지의 양측 상에 전기 연결을 제공하여 스택형 패키지(예를 들면, 패키지 온 패키지(POP: package-on-package) 구성)를 가능하게 한다. 이와 달리, 배면 재분배층(304)은 다이, 패키지, 또는 다른 기판이 현재의 패키지 상에 적층되지 않는 경우 생략될 수도 있다.
통상적으로, 캐리어 기판(302)은 후속하는 처리 단계 동안 임시의 기계적 및 구조적 지지부를 제공한다. 또한, 도 3a에 예시되어 있는 바와 같이, 캐리어 기판(302)은 배면 재분배층(304)을 자체 상에 형성하기 위한 표면을 제공한다. 캐리어 기판(302)은 예를 들면, 유리, 실리콘 산화물, 알루미늄 산화물 등을 포함할 수도 있다.
배면 재분배층(304)은 자체 내에 형성되는 도전성 피처(예를 들면, 도전성 라인 및 비아)를 갖는 하나 이상의 유전체층을 포함한다. 하나 이상의 유전체층은 배면 유전체층(304a)으로서 총괄해서 표시되고, 도전성 피처는 총괄해서 배면 도전성 피처(304b)로서 표시된다.
하나 이상의 배면 유전체층(304a)은 임의의 적절한 방법(예를 들면, 스핀 온(spin-on) 코팅 기술, 스퍼터링 등)을 사용하여 임의의 적절한 재료(예를 들면, 폴리이미드(PI), 폴리벤족사졸(PBO: polybenzoxazole), BCB, 에폭시, 실리콘, 아크릴레이트(acrylates), 나노 충전 페노 수지(nano-filled pheno resin), 실록산(siloxane), 플루오르화 폴리머(fluorinated polymer), 폴리노보넨(polynorbornene), 산화물, 질화물 등)로 형성될 수도 있다. 배면 도전성 피처(304b)의 형성은, (예를 들면, 포토리소그래피 및/또는 에칭 공정을 사용하여) 배면 유전체층(304a)을 패터닝하는 단계 및 (예를 들면, 시드층을 적층하고, 도전성 피처의 형상을 규정하기 위해 마스크층을 사용하며, 전해/전기화학 도금 공정을 사용함으로써)패터닝된 배면 유전체층(304a)에 배면 도전성 피처(304b)를 형성하는 단계를 포함할 수도 있다.
도 3b는 일부 실시예에 따라서 선택적 관통 비아(310)의 형성을 예시한다. 선택적 관통 비아(310)는 패키지의 일측으로부터 패키지의 타측으로 전기 연결을 제공한다. 예를 들면, 이후에 더 상세히 설명하는 바와 같이, 다이는 배면 재분배층(304)에 탑재되고, 성형 복합물질은 관통 비아 및 다이 둘레에 형성될 것이다. 후속해서, 다른 다이, 패키지, 기판 등과 같은 다른 디바이스가 다이 및 성형 복합물질에 부착될 수도 있다. 관통 비아(310)는 배면 재분배층(304)에 탑재되는 다이를 전기 신호가 반드시 통과할 필요 없이 다른 디바이스와 배면 재분배층(304) 사이에 전기 연결을 제공한다.
관통 비아(310)는 예를 들면, 배면 재분배층(304) 위에 도전성 시드층(도시 생략)을 형성함으로써 형성될 수도 있다. 패터닝된 포토레지스트층과 같은 마스크가 적층되고 패터닝되어 관통 비아(310)의 형상을 규정할 수도 있으며, 마스크 내의 개구가 시드층을 노출시킨다. 개구는 예를 들면, 전해 도금 공정 또는 전기화학 도금 공정을 사용하여 도전성 재료로 충전될 수도 있다. 도금 공정은 패터닝된 포토레지스트 내의 개구를 (예를 들면, 시드층으로부터 상방으로) 일방향성으로 충전할 수도 있다. 일방향성 충전은 그러한 개구의 더욱 균일한 충전을, 구체적으로 고 애스펙트비 관통 비아를 가능하게 할 수도 있다. 이와 달리, 시드층은 패터닝된 포토레지스트 내의 개구의 측벽 상에 형성될 수도 있고, 그러한 개구는 다방향성으로 충전될 수도 있다. 후속해서, 포토레지스트가 애싱(ashing) 및/또는 습식 스트립(wet strip) 공정으로 제거되고, 도 3b에 예시되는 바와 같이 관통 비아(310)를 배면 재분배층(304)에 전기적으로 연결된 상태로 남겨둘 수도 있다. 관통 비아(310)는 또한 구리 와이어 본딩(wire bonding) 공정과 같은 와이어 본딩 공정에 의해 배치되는 금속 와이어 스터드(stud)로 실현될 수 있다. 와이어 본딩 공정의 사용은 시드층을 적층하는 것, 포토레지스트를 적층 및 패터닝하는 것, 및 관통 비아(310)를 형성하도록 도금할 필요를 없앨 수도 있다.
이제 도 3c를 참조하면, 일부 실시예에 따라서 배면 재분배층(304)에 부착되는 다이(312)가 도시되어 있다. 다이(312)는 기판 상에 형성되는 특정 용도에 적합한 임의의 타입의 회로를 갖는 기판을 포함할 수도 있다. 예를 들면, 전기 회로는 하나 이상의 기능을 실행하도록 상호 연결되는 트랜지스터, 커패시터, 저항기, 다이오드, 포토다이오드, 퓨즈 등과 같은 다양한 N-형 금속 산화물 반도체(NMOS) 및/또는 P-형 금속 산화물 반도체(PMOS) 디바이스를 포함할 수도 있다. 기능은 메모리 구조, 프로세싱 구조, 센서, 증폭기, 전력 분배, 입/출력 회로 등을 포함할 수도 있다. 당업자는 상기 예들이 일부 예시적인 실시예의 용도를 더 설명하기 위해 예시적인 목적으로만 제공될 뿐 개시내용을 임의의 방식으로 제한하고자 하는 것을 의미하지 않음을 이해할 것이다. 다른 회로가 소정의 용도에 적절한 것으로서 사용될 수도 있다.
다이(312)는 전기 디바이스 위에 놓이는 하나 이상의 유전체층을 포함할 수도 있고, 금속층이 전기 디바이스들 간에 전기 신호를 라우팅하도록 유전체층 사이에 형성될 수도 있다. 전기 디바이스는 또한 하나 이상의 유전체층 내에 형성될 수도 있다. 다이(312)는 전기 회로에 외부 전기 연결을 제공하도록 최상부 유전체층 내에 콘택트(314)와 같은 외부 콘택트를 포함한다. 일 실시예에서는, 콘택트(314)는 다른 금속 재료가 사용될 수도 있지만, 알루미늄 패드 또는 알루미늄 구리 패드이다. 콘택트(314)는 다이(312)의 전기 회로에 대한 패드, 필러(pillar), 땜납 볼, 와이어 스터드, 또는 다른 도전성 전기 연결일 수도 있다.
다이(312)는 예를 들면, 배면 상에 배치되는 접착층(316)(예를 들면, 다이 부착 필름(DAF))을 사용하여 배면 재분배층(304)에 부착될 수도 있다. 일 실시예에서는, 접착층(316)은 UV 광에 노출될 때 그 접착 성질을 상실하는 자외선(UV) 경화 접착제(ultraviolet glue)와 같은 임의의 적절한 접착제일 수도 있다.
도 3d는 일부 실시예에 따른 성형 공정 및 성형 그라인드 백(molding grind back)을 예시한다. 일부 실시예에서는, 성형 공정은 웨이퍼 레벨 성형 공정이다. 예를 들면, 다이(312)와 관통 비아(310) 사이의 갭을 충전하기 위해 성형 복합물질(320)이 제공된다. 성형 복합물질(320)은 에폭시 수지, 성형 언더필(underfill) 등과 같은 임의의 적절한 재료를 포함할 수도 있다. 성형 복합물질(320)을 형성하기 위한 적절한 방법은 압축 성형, 트랜스퍼(transfer) 성형, 액체 캡슐화(liquid encapsulation) 성형 등을 포함할 수도 있다. 예를 들면, 성형 복합물질(320)은 다이(312)와 관통 비아(310) 사이에 액체 형태로 제공될 수도 있다. 후속해서, 경화 공정이 성형 복합물질(320)을 응고시키기 위해 실행된다. 성형 복합물질(320)의 충전은 성형 복합물질(320)이 다이(312) 및 관통 비아(310)의 상부 표면을 덮도록 다이(312) 및 관통 비아(310)를 오버플로우할 수도 있다. 기계적인 연삭, 화학 기계적 연마(CMP) 또는 다른 에치 백(etch back) 기술이 성형 복합물질(320)의 잉여 부분을 제거하고 다이(312)의 콘택트(314)를 노출시키기 위해 채용될 수도 있다. 평탄화 후에, 성형 복합물질(320), 다이(312) 및 관통 비아(310)의 상부 표면이 실질적으로 같은 레벨에 있을 수도 있다.
이어서 도 3e를 참조하면, 일부 실시예에 따라서 하나 이상의 전면(前面) 재분배층(330)이 도시되어 있다. 전면 재분배층(330)은 형성 공정 및 조성에서 모두 후면재분배층(304)과 실질적으로 유사할 수도 있다. 예를 들면, 전면 재분배층(330)은 내부에 도전성 피처(예를 들면, 도전성 라인 및 비아(330b))가 형성되어 있는 하나 이상의 유전체층(예를 들면, 유전체층(330a))을 포함할 수도 있다. 하나 이상의 유전체층은 임의의 적절한 방법(예를 들면, 스핀 온 코팅 기술, 스퍼터링 등)을 사용하여 임의의 적절한 재료(예를 들면, 폴리이미드(PI), 폴리벤족사졸(PBO), BCB, 에폭시, 실리콘, 아크릴레이트, 나노 충전 페노 수지, 실록산, 플루오르화 폴리머, 폴리노보넨, 산화물, 질화물 등)로 형성될 수도 있다. 전면 재분배층(330)의 형성은 예를 들면, 포토리소그래피 및/또는 에칭 공정을 사용하여 유전체층을 패터닝하는 단계 및 예를 들면, 패터닝된 유전체층의 개구 내에 도전성 재료를 형성함으로써 패터닝된 유전체층 내에 도전성 피처를 형성하는 단계를 포함할 수도 있다.
도 3f는 점선의 사각형에 의해 도 3e에서 식별되는 참조 영역(317)의 확대도를 예시한다. 도 3e에 도시된 바와 같이, 참조 영역(317)은 도 1을 참조하여 전술한 바와 같이 제3 더미 영역(108c)에 인접한 면적 및 제3 더미 영역(108c)에 대응하는 면적을 포함한다. 도 3f는 예시할 목적으로 2개의 콘택트 패드(318a 및 318b)(총괄해서 콘택트 패드(318)라고 지칭함)를 예시하며, 여기에서 제1 콘택트 패드(318a)는 제3 더미 영역(108c) 외부에 있고 제2 콘택트 패드(318b)는 제3 더미 영역(108c) 내부에 있다. 더욱 많은 콘택트 패드가 존재할 수도 있다는 것과, 유사한 공정 및 재료가 도 1을 참조하여 전술한 제1 더미 영역(108a) 및 제2 더미 영역(108b)과 같은 본딩 영역의 다른 영역에 사용될 수도 있다는 것을 이해할 것이다.
도 3f로 되돌아가서 참조하면, 2개의 콘택트 패드(318a 및 318b)가 도시되어 있고, 이들 양자는 전기 콘텍트를 제공하기 위해 사용될 수도 있다. 콘택트 패드(318b)에 인접하게 형성된 더미 패드 피처(332)가 또한 도 3f에 도시되어 있다. 참고로, 콘택트 패드(318b) 및 더미 패드 피처(332)의 형성은 도 2의 A-A 라인을 따라서 예시되어 있다.
콘택트 패드(318) 및 더미 패드 피처(332)는 임의의 적절한 공정 및 임의의 적절한 재료로 형성될 수도 있다. 예를 들면, 일 실시예에서는, 전면 재분배층(330)의 표면 위에 시드층(도시 생략)이 적층된다. 그 후, 적층되고, 노광되며, 현상된 포토레지스트층과 같은 패터닝된 마스크층이 콘택트 패드(318) 및 더미 패드 피처(322)의 원하는 형상을 규정하는 개구를 갖는 시드층 위에 형성된다. 개구는 또한, 도 2에 예시되는 것과 같이 원하는 위치에 콘택트 패드를 라우팅하도록 재분배 라인을 규정할 수도 있음을 이해할 것이다. 도금 공정이 패터닝된 마스크층의 개구 내의 시드층 위에 콘택트 패드(318) 및 더미 패드 피처(332)를 형성하기 위해 사용될 수도 있다. 예를 들면, 전해 도금 공정 또는 전기 화학 도금 공정이 사용될 수도 있다. 그 후, 패터닝된 마스크층이 제거될 수도 있고, 시드층의 노출된 부분이 마스크로서 콘택트 패드 및 더미 패드 피처(332)를 사용하여 제거될 수도 있다. 일부 실시예에서는, 콘택트 패드(318) 및 더미 패드 피처(332)는 다른 금속 재료가 사용될 수도 있지만, 알루미늄 패드나 알루미늄 구리 패드이다.
도 3f에 예시되는 바와 같이, 콘택트 패드(318)는 약 100 ㎛ 내지 약 200 ㎛의 폭 W3을 갖고, 더미 패드 피처(332)는 약 15 ㎛ 내지 약 30 ㎛의 폭 W4를 갖는다. 일부 실시예에서는, 더미 패드 피처(332)가 콘택트 패드(318b)로부터 거리 D1 만큼 이격되어 있다. 거리 D1은 더미 패드 피처(332)와 후속해서 형성된 언더 범프 금속화(이하에서 더욱 상세히 설명) 사이의 오버랩을 유지하기 위해 크기 조정될 수도 있다. 일부 실시예에서는, 더미 패드 피처(332)는 약 2 ㎛ 내지 약 10 ㎛의 두께를 가질 수도 있다. 이들과 같은 치수가 더 작은 패드 사이즈를 가능하게 하면서 응력을 감소시키는 것으로 밝혀졌다. 더미 패드 피처(322)는 또한 균열 스토퍼(crack stopper)로서의 역할을 할 수도 있다.
콘택트 패드(318)가 후속해서 부착될 다른 기판(예를 들면, 도 3i 참조)과 다이(102) 및/또는 관통 비아(310) 사이에 전기 연결을 제공하는 것을 이해할 것이다. 한편, 더미 패드 피처(332)는 전기 연결을 제공하지 않고 전기 회로 내의 부품이 아니다. 도 3f에 예시되는 바와 같이, 콘택트 패드(318)는 더미 패드 피처(332)로부터 분리된다. 그와 같이, 더미 패드 피처(332)는 응력을 감소시키고 전기 연결을 제공하지 않도록 부가된 피처이다.
도 3g는 일부 실시예에 따라서 전면 재분배층(330) 위에 형성된 하나 이상의 보호층(322)을 예시한다. 보호층(322)은 에폭시, 폴리이미드, 벤조사이클로부텐(BCB: benzocyclobutene), 폴리벤족사졸(PBO) 등과 같은 폴리머로 형성될 수도 있다. 형성 방법은 예를 들면, 스핀 코팅을 포함할 수도 있다. 보호층(322)은 개구를 형성하도록 패터닝되고, 그 개구를 통해 콘택트 패드(318)가 노출된다. 보호층(322)의 패터닝은 포토리소그래피 기술을 포함할 수도 있다. 보호층(332)을 경화시키기 위해 경화 단계가 실행될 수도 있다.
도 3h는 하나 이상의 보호층(322) 위에 형성되어 패터닝되고 하나 이상의 보호층(322)을 통해 연장되며, 그에 의해 콘택트 패드(318)와의 전기 연결을 형성하는 언더 범프 금속화(UBM)(324)를 예시한다. 언더 범프 금속화(324)는 그 위에 전기 커넥터 예를 들면, 땜납 볼/범프가 위치할 수도 있는 전기 연결을 제공한다. 일 실시예에서는, 언더 범프 금속화(324)는 확산 배리어 층, 시드층, 또는 이들의 조합을 포함한다. 확산 배리어 층은 Ti, TiN, Ta, TaN, 또는 이들의 조합을 포함할 수도 있다. 시드층은 구리 또는 구리 합금을 포함할 수도 있다. 그러나, 니켈, 팔라듐, 은, 금, 알루미늄, 이들의 조합과 같은 다른 금속 및 그들의 다층이 또한 포함될 수도 있다. 일 실시예에서는, 언더 범프 금속화(324)는 스퍼터링을 사용하여 형성된다. 다른 실시예에서는, 전기 도금이 사용될 수도 있다.
일부 실시예에서는, 언더 범프 금속화(324)는 도 3h에 예시되는 바와 같이 더미 패드 피처를 측방향으로 오버랩한다. 일부 실시예에서는, 언더 범프 금속화(324)가 약 7.5 ㎛보다 큰 거리 D2만큼 더미 패드 피처를 측방향으로 오버랩한다. 예를 들면, 더미 패드 피처의 폭이 약 15 ㎛인 일부 실시예에서는, 언더 범프 금속화가 더미 패드 피처의 약 50%를 오버랩한다. 언더 범프 금속화(324) 및 더미 패드 피처를 오버랩하는 것은 온도 사이클 동안 야기되는 응력과 같은 언더 범프 금속피막 엣지에서의 폴리머 층 내의 응력을 포함해 응력을 추가 감소시키는데 도움을 준다. 일부 실시예에서는, 응력이 약 30%만큼 감소한다.
이어서, 도 3i를 참조하면, 일부 실시예에 따라서 언더 범프 금속화(324) 위에 커넥터(340)가 형성된다. 일 실시예에서는, 커넥터(340)는 공정 재료(eutectic material)를 포함하고, 예로서 땜납 범프 또는 땜납 볼을 포함할 수도 있다. 땜납 재료는 예를 들면, 납 기반 땜납용 Pb-Sn 조성물; InSb를 포함하는 무연 땜납; 주석, 은, 및 구리(SAC) 조성물; 및 공통 용융점을 갖고 전기 애플리케이션에서 도전성 땜납 연결을 형성하는 다른 공정 재료 등의 납 기반 및 무연 땜납일 수도 있다. 무연 땜납의 경우, 예로서, SAC 105(Sn 98.5%, Ag 1.0%, Cu 0.5%), SAC 305, 및 SAC 405와 같은 가변 조성의 SAC 땜납이 사용될 수도 있다. 땜납 볼과 같은 무연 커넥터들이 은(Ag)의 사용 없이, 또한 SnCu 복합물질로부터 형성될 수도 있다. 이와 달리, 무연 땜납 커넥터는 구리의 사용 없이 주석 및 은, Sn-Ag를 포함할 수도 있다. 커넥터(340)는 볼 그리드 어레이(BGA)와 같은 그리드로서 형성되는 커넥터의 어레이 중 하나일 수도 있다. 커넥터(340)는 일부 실시예에서 부분적인 구의 형상을 갖는 도전성 볼을 포함한다. 이와 달리, 커넥터(340)는 다른 형상을 포함할 수도 있다. 커넥터(340)는 또한 예를 들면, 구형이 아닌 도전성 커넥터를 포함할 수도 있다.
커넥터(340)는 일부 실시예에서는 땜납 볼 드롭 공정을 사용하여 부착된다. 커넥터(340) 탑재 공정 동안, 또는 도전성 재료 탑재 공정 후에, 도전성 재료(340)의 공정 재료가 리플로우될 수도 있다.
도 3j는 일 실시예에 따른, 캐리어 기판(302)의 제거 및 상부 기판(350) 및 하부 기판(352)의 부착을 예시한다. 상부 기판(350) 및 하부 기판(352)의 각각은 다이, 웨이퍼, 패키징 기판, 마더보드, 인쇄 회로 기판 등일 수도 있다. 일부 실시예에서는, 패키지 온 패키지 구조가 형성된다. 예를 들면, 상부 기판(350)은 다른 패키지일 수도 있고, 여기에서 다이(312)는 프로세서이며, 상부 기판(350)이 메모리를 제공하는 패키지이다. 이 실시예에서는, 하부 기판(352)은 인쇄 회로 기판 또는 패키징 기판일 수도 있다.
도 3h에 예시되는 바와 같이, 일부 실시예에서는 더미 패드 피처(예를 들면, 더미 패드 피처(332))가 노출되지 않는다. 상부 기판(350)과 다른 부품 사이의 열 팽창의 계수(CTE)의 차이로 인해, 커넥터(340)와 콘택트 패드(318) 사이의 응력이 박리 또는 다른 바람직하지 않은 문제를 야기할 수도 있다. 전술한 바와 같이, 콘택트 패드(318)에서의 응력은 콘택트 패드의 사이즈가 감소함에 따라 증가하며, 그 결과로 박리나 다른 파손을 초래할 수도 있다. 이 응력은 예를 들면, 패키지의 코너를 따라서 그리고 다이(312)와 성형 복합물질(320) 사이의 계면을 따라서 더미 영역(108) 내에서 특히 높을 수 있다.
더미 패드 피처(332)는 콘택트 패드(318)에 가해지는 응력을 감소시키는 응력 경감(stress relief)을 제공한다. 더미 패드 피처(332)의 부가는 콘택트 패드의 크기가 줄어들 수 있게 하며, 그에 의해 상호 연결 라인을 라우팅하기 위한 면적을 증가시킬 수 있다. 이 증가된 라우팅 면적이 필요로 하는 층의 수를 더 적게 할 수도 있고 그에 의해 비용을 감소시킬 수도 있다.
도 3j에 예시되는 바와 같이, 더미 패드 피처(332)는 또한 배면 재분배층(304)에 일체화될 수도 있다.
전술한 바와 같은 실시예들은 예시적인 목적으로 배면 및 전면 재분배층을 갖는 팬 아웃 패키징에 관해서 나타내었다. 다른 실시예들은 다른 구성의 개시된 피처를 이용할 수도 있다. 예를 들면, 배면 재분배층, 관통 비아 등은 모든 실시예에서 나타나지 않을 수도 있다. 더욱이, 실시예들은 팬 아웃 구성을 이용하지 않을 수도 있다. 또 다른 실시예에서는, 더미 패드 피처가 배면 재분배층뿐만 아니라 전면 재분배층에 이용될 수도 있다. 또한, 단일 재분배층이 배면 및 전면 재분배층 중 하나 또는 양자에 이용될 수도 있다.
도 4는 일부 실시예에 따른 디바이스를 형성하는 공정의 단계를 예시하는 흐름도이다. 공정은 단계 402에서 시작하고, 여기에서 기판이 제공된다. 일부 실시예에서는, 다른 타입의 기판이 사용될 수도 있지만, 기판은 도 3a∼도 3e를 참조하여 전술한 바와 같은 집적된 팬 아웃 기판이다. 도 3f를 참조하여 전술한 바와 같이, 단계 404에서, 기판 상에 콘택트 패드가 형성되고, 단계 406에서 더미 패드 영역이 형성된다. 일부 실시예에서는, 콘택트 패드 및 더미 패드가 동시에 형성될 수도 있다. 더미 패드 영역은 전술한 바와 같이 고 응력 영역에 형성될 수도 있으며, 그에 의해 추가의 와이어링 라우팅 면적을 제공한다. 단계 408에서, 도 3g∼도 3i를 참조하여 전술한 바와 같이, 외부 커넥터가 형성된다. 패시베이션 층과 언더 범프 금속화층이 또한 형성될 수도 있다. 그 후, 단계 410에서, 도 3j를 참조하여 전술한 바와 같이, 상기 구조가 다른 기판에 본딩될 수도 있다.
일 실시예에서는, 방법이 제공된다. 이 방법은 기판을 제공하는 단계 및 기판 상에 콘택트 패드를 형성하는 단계를 포함한다. 콘택트 패드는 기판 상의 회로부에 전기 연결을 제공한다. 더미 패드 피처가 제1 콘택트 패드에 인접하게 형성되어 더미 패드 피처가 완전히 유전체 표면 위에 있고 전기 연결을 제공하지 않게 된다. 외부 전기 커넥터가 제1 콘택트 패드 상에 형성된다.
다른 실시예에서는, 다른 방법이 제공된다. 이 방법은 다이를 제공하는 단계 및 다이의 측벽을 따라 성형 복합물질을 형성하는 단계를 포함한다. 다이 및 성형 복합물질 위에 콘택트 패드가 형성된다. 더미 패드 피처가 콘택트 패드의 서브세트에 인접하게 형성되며, 더미 패드 피처는 콘택트 패드와 전기적으로 절연된다. 전기 커넥터가 콘택트 패드 상에 형성되고, 기판이 전기 커넥터에 부착된다.
또 다른 실시예에서는, 디바이스가 제공된다. 이 디바이스는 다이 및 다이의 측벽을 따라 성형 복합물질을 포함한다. 콘택트 패드가 다이 및 성형 복합물질 위에 있다. 더미 패드 피처가 콘택트 패드들 중 선택된 콘택트 패드에 인접하고, 더미 패드 피처가 전기 연결을 제공하지 않는다.
이상은 당업자가 본 개시내용의 양태를 더 잘 이해할 수도 있도록 여러 가지 실시예의 특징들을 개략적으로 설명한다. 당업자는 본 명세서에 소개된 실시예의 동일한 목적을 실행하기 위한 및/또는 동일한 이점을 달성하기 위한 다른 공정 및 구조를 설계하거나 변형하는 근거로서 본 개시내용을 용이하게 사용할 수도 있음을 이해할 것이다. 당업자는 또한 그러한 등가의 구성이 본 개시내용의 사상 및 범위로부터 벗어나지 않는 것과, 당업자가 본 개시내용의 사상 및 범위로부터 벗어남 없이 여기에 다양한 변경, 치환 및 수정을 가할 수도 있다는 것을 인지할 것이다.
Claims (10)
- 기판을 제공하는 단계와,
상기 기판 상에 콘택트 패드를 형성하는 단계로서, 상기 콘택트 패드는 제1 콘택트 패드를 포함하고, 상기 콘택트 패드는 상기 기판 상의 회로부에 전기 연결을 제공하는 것인 콘택트 패드 형성 단계와,
상기 제1 콘택트 패드에 인접한 더미 패드 피처(dummy pad feature)를 형성하는 단계로서, 상기 더미 패드 피처는 전기 연결을 제공하지 않는 것인 더미 패드 피처 형성 단계와,
상기 제1 콘택트 패드 상에 외부 전기 커넥터를 형성하는 단계
를 포함하는 방법. - 제1항에 있어서, 상기 외부 전기 커넥터는 땜납 볼을 포함하는 것인 방법.
- 제1항에 있어서, 상기 더미 패드 피처는 금속을 포함하는 것인 방법.
- 제1항에 있어서, 상기 더미 패드 피처는 평면에서 봤을 때 상기 제1 콘택트 패드를 부분적으로 둘러싸는 링을 포함하는 것인 방법.
- 제1항에 있어서, 상기 제1 콘택트 패드 및 상기 더미 패드 피처는 패키지의 코너에서 성형 복합물질(molding compound) 위에 형성되는 것인 방법.
- 제1항에 있어서, 상기 제1 콘택트 패드 및 상기 더미 패드 피처는 다이와 성형 복합물질 사이의 계면 영역 위에 형성되는 것인 방법.
- 제1항에 있어서, 상기 더미 패드 피처는 다이의 중심을 마주보는 상기 콘택트 패드의 측면 상에 배치되는 것인 방법.
- 다이를 제공하는 단계와,
상기 다이의 측벽을 따라서 성형 복합물질을 형성하는 단계와,
상기 다이 및 상기 성형 복합물질 위에 콘택트 패드를 형성하는 단계와,
상기 콘택트 패드의 서브세트에 인접한 더미 패드 피처를 형성하는 단계로서, 상기 더미 패드 피처는 상기 콘택트 패드와 전기적으로 절연되는 것인 더미 패드 피처 형성 단계와,
상기 콘택트 패드 상에 전기 커넥터를 형성하는 단계와,
상기 전기 커넥터에 기판을 부착하는 단계
를 포함하는 방법. - 다이와,
상기 다이의 측벽을 따르는 성형 복합물질과,
상기 다이 및 상기 성형 복합물질 위의 콘택트 패드들과,
상기 콘택트 패드들 중 선택된 콘택트 패드들에 인접한 더미 패드 피처들
을 포함하고, 상기 더미 패드 피처들은 전기 연결을 제공하지 않는 것인 디바이스. - 제9항에 있어서, 전기 커넥터를 사용하여 상기 콘택트 패드들에 전기적으로 결합되는 기판을 더 포함하는 디바이스.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201462003979P | 2014-05-28 | 2014-05-28 | |
US62/003,979 | 2014-05-28 | ||
US14/475,169 US9691686B2 (en) | 2014-05-28 | 2014-09-02 | Contact pad for semiconductor device |
US14/475,169 | 2014-09-02 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20150136983A true KR20150136983A (ko) | 2015-12-08 |
KR101802570B1 KR101802570B1 (ko) | 2017-11-28 |
Family
ID=54481199
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020140181436A KR101802570B1 (ko) | 2014-05-28 | 2014-12-16 | 반도체 디바이스를 위한 패키징 디바이스 및 그 제조방법 |
Country Status (5)
Country | Link |
---|---|
US (5) | US9691686B2 (ko) |
KR (1) | KR101802570B1 (ko) |
CN (1) | CN105280599B (ko) |
DE (1) | DE102014113698A1 (ko) |
TW (1) | TWI598966B (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180060648A (ko) * | 2016-11-29 | 2018-06-07 | 주식회사 엘지화학 | 반도체용 접착 필름 및 반도체 장치 |
KR20190024620A (ko) * | 2017-08-30 | 2019-03-08 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 병합된 필러 구조 및 이 구조의 레이아웃 다이어그램을 생성하는 방법 |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10043769B2 (en) * | 2015-06-03 | 2018-08-07 | Micron Technology, Inc. | Semiconductor devices including dummy chips |
FR3041625B1 (fr) * | 2015-09-29 | 2021-07-30 | Tronics Microsystems | Dispositif de fixation de deux elements tels qu'une puce, un interposeur et un support |
US9773764B2 (en) * | 2015-12-22 | 2017-09-26 | Intel Corporation | Solid state device miniaturization |
US10165682B2 (en) | 2015-12-28 | 2018-12-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Opening in the pad for bonding integrated passive device in InFO package |
US9935080B2 (en) | 2016-04-29 | 2018-04-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Three-layer Package-on-Package structure and method forming same |
TWI573232B (zh) * | 2016-05-18 | 2017-03-01 | 矽品精密工業股份有限公司 | 電子封裝件 |
US10600748B2 (en) | 2016-06-20 | 2020-03-24 | Samsung Electronics Co., Ltd. | Fan-out semiconductor package |
US9741690B1 (en) * | 2016-09-09 | 2017-08-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Redistribution layers in semiconductor packages and methods of forming same |
KR102634946B1 (ko) * | 2016-11-14 | 2024-02-07 | 삼성전자주식회사 | 반도체 칩 |
KR102009905B1 (ko) | 2017-02-21 | 2019-08-12 | 삼성전자주식회사 | 팬-아웃 반도체 패키지 |
US10420211B2 (en) * | 2017-08-09 | 2019-09-17 | Advanced Semiconductor Engineering, Inc. | Semiconductor package device |
KR102432627B1 (ko) * | 2018-01-11 | 2022-08-17 | 삼성전자주식회사 | 반도체 패키지 |
JP7100980B2 (ja) * | 2018-01-22 | 2022-07-14 | ローム株式会社 | Ledパッケージ |
KR102395199B1 (ko) | 2018-02-22 | 2022-05-06 | 삼성전자주식회사 | 반도체 패키지 |
US10867793B2 (en) * | 2018-10-30 | 2020-12-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package and method of fabricating the same |
JP7253946B2 (ja) * | 2019-03-20 | 2023-04-07 | 新光電気工業株式会社 | 配線基板及びその製造方法、半導体パッケージ |
CN111863756B (zh) * | 2019-04-24 | 2022-08-26 | 江苏长电科技股份有限公司 | 封装结构及具有其的半导体器件 |
CN111863633B (zh) * | 2019-04-25 | 2022-01-25 | 深圳市鼎华芯泰科技有限公司 | 一种封装载板、封装体及其工艺 |
US11342291B2 (en) * | 2019-05-07 | 2022-05-24 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor packages with crack preventing structure |
KR102696464B1 (ko) | 2019-07-05 | 2024-08-22 | 삼성전자주식회사 | 반도체 패키지 |
KR102615198B1 (ko) | 2019-10-15 | 2023-12-18 | 삼성전자주식회사 | 반도체 패키지 |
TWI717155B (zh) | 2019-12-17 | 2021-01-21 | 財團法人工業技術研究院 | 晶片封裝結構 |
CN111354647B (zh) * | 2020-03-10 | 2021-12-28 | 芯创(天门)电子科技有限公司 | 一种多芯片堆叠封装结构及其制造方法 |
TWI744825B (zh) * | 2020-03-18 | 2021-11-01 | 南茂科技股份有限公司 | 晶片嵌入式基板結構與晶片封裝結構及其製造方法 |
DE102020135087A1 (de) | 2020-03-27 | 2021-09-30 | Samsung Electronics Co., Ltd. | Halbleitergehäuse |
KR20210146608A (ko) | 2020-05-27 | 2021-12-06 | 삼성전자주식회사 | 반도체 패키지 |
KR20220033636A (ko) | 2020-09-09 | 2022-03-17 | 삼성전자주식회사 | 반도체 패키지 |
KR20220036598A (ko) | 2020-09-16 | 2022-03-23 | 삼성전자주식회사 | 반도체 패키지 장치 |
US20220302081A1 (en) * | 2021-03-18 | 2022-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package and method of manufacturing the same |
TWI805216B (zh) * | 2022-02-09 | 2023-06-11 | 矽品精密工業股份有限公司 | 電子封裝件及其基板結構 |
TWI792942B (zh) * | 2022-03-11 | 2023-02-11 | 瑞昱半導體股份有限公司 | 積體電路封裝基板 |
CN117832099A (zh) * | 2024-01-05 | 2024-04-05 | 成都电科星拓科技有限公司 | 一种能够实现双面焊接的bga封装方法 |
Family Cites Families (63)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5222014A (en) * | 1992-03-02 | 1993-06-22 | Motorola, Inc. | Three-dimensional multi-chip pad array carrier |
JP3269171B2 (ja) * | 1993-04-08 | 2002-03-25 | セイコーエプソン株式会社 | 半導体装置およびそれを有した時計 |
US5969417A (en) * | 1996-08-27 | 1999-10-19 | Nec Corporation | Chip package device mountable on a mother board in whichever of facedown and wire bonding manners |
US5969424A (en) * | 1997-03-19 | 1999-10-19 | Fujitsu Limited | Semiconductor device with pad structure |
CN1971899B (zh) | 1997-10-17 | 2010-05-12 | 揖斐电株式会社 | 封装基板 |
US6118180A (en) | 1997-11-03 | 2000-09-12 | Lsi Logic Corporation | Semiconductor die metal layout for flip chip packaging |
US6522018B1 (en) * | 2000-05-16 | 2003-02-18 | Micron Technology, Inc. | Ball grid array chip packages having improved testing and stacking characteristics |
US7138653B1 (en) * | 2000-06-08 | 2006-11-21 | Micron Technology, Inc. | Structures for stabilizing semiconductor devices relative to test substrates and methods for fabricating the stabilizers |
US6448639B1 (en) * | 2000-09-18 | 2002-09-10 | Advanced Semiconductor Engineering, Inc. | Substrate having specific pad distribution |
US6534853B2 (en) * | 2001-06-05 | 2003-03-18 | Chipmos Technologies Inc. | Semiconductor wafer designed to avoid probed marks while testing |
US6890828B2 (en) * | 2003-06-05 | 2005-05-10 | International Business Machines Corporation | Method for supporting a bond pad in a multilevel interconnect structure and support structure formed thereby |
TWI228814B (en) | 2003-06-26 | 2005-03-01 | United Microelectronics Corp | Parasitic capacitance-preventing dummy solder bump structure and method of making the same |
US7026233B2 (en) * | 2003-08-06 | 2006-04-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for reducing defects in post passivation interconnect process |
US6987314B1 (en) * | 2004-06-08 | 2006-01-17 | Amkor Technology, Inc. | Stackable semiconductor package with solder on pads on which second semiconductor package is stacked |
EP1791180B1 (en) * | 2004-07-26 | 2012-09-05 | Rambus Inc. | Semiconductor device |
US8546929B2 (en) * | 2006-04-19 | 2013-10-01 | Stats Chippac Ltd. | Embedded integrated circuit package-on-package system |
TWI294654B (en) * | 2006-04-24 | 2008-03-11 | Siliconware Precision Industries Co Ltd | Stack structure for semiconductor package and method for fabricating the same |
US7659612B2 (en) * | 2006-04-24 | 2010-02-09 | Micron Technology, Inc. | Semiconductor components having encapsulated through wire interconnects (TWI) |
WO2008044159A2 (en) * | 2006-10-09 | 2008-04-17 | Nxp B.V. | System comprised of a chip and a substrate and method of assembling such a system |
US9460951B2 (en) * | 2007-12-03 | 2016-10-04 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of wafer level package integration |
US8637341B2 (en) | 2008-03-12 | 2014-01-28 | Infineon Technologies Ag | Semiconductor module |
WO2009116517A1 (ja) * | 2008-03-17 | 2009-09-24 | 日本電気株式会社 | 電子装置及びその製造方法 |
US7920770B2 (en) * | 2008-05-01 | 2011-04-05 | Massachusetts Institute Of Technology | Reduction of substrate optical leakage in integrated photonic circuits through localized substrate removal |
FR2931586B1 (fr) * | 2008-05-22 | 2010-08-13 | St Microelectronics Grenoble | Procede de fabrication et de test d'un circuit electronique integre |
US8013333B2 (en) * | 2008-11-07 | 2011-09-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor test pad structures |
US8581423B2 (en) * | 2008-11-17 | 2013-11-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Double solid metal pad with reduced area |
US7838337B2 (en) * | 2008-12-01 | 2010-11-23 | Stats Chippac, Ltd. | Semiconductor device and method of forming an interposer package with through silicon vias |
US7989959B1 (en) * | 2009-01-29 | 2011-08-02 | Xilinx, Inc. | Method of forming stacked-die integrated circuit |
KR20100105147A (ko) * | 2009-03-20 | 2010-09-29 | 삼성전자주식회사 | 멀티 칩 패키지 및 관련된 장치 |
KR101624973B1 (ko) * | 2009-09-23 | 2016-05-30 | 삼성전자주식회사 | 패키지 온 패키지 타입의 반도체 패키지 및 그 제조방법 |
US8138014B2 (en) | 2010-01-29 | 2012-03-20 | Stats Chippac, Ltd. | Method of forming thin profile WLCSP with vertical interconnect over package footprint |
KR101142339B1 (ko) * | 2010-06-17 | 2012-05-17 | 에스케이하이닉스 주식회사 | 반도체 칩 |
US8227924B2 (en) * | 2010-07-13 | 2012-07-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate stand-offs for semiconductor devices |
US8629568B2 (en) * | 2010-07-30 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device cover mark |
US8304880B2 (en) * | 2010-09-14 | 2012-11-06 | Stats Chippac Ltd. | Integrated circuit packaging system with package-on-package and method of manufacture thereof |
US8378477B2 (en) * | 2010-09-14 | 2013-02-19 | Stats Chippac Ltd. | Integrated circuit packaging system with film encapsulation and method of manufacture thereof |
US8797057B2 (en) * | 2011-02-11 | 2014-08-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Testing of semiconductor chips with microbumps |
TWI421995B (zh) * | 2011-04-27 | 2014-01-01 | Unimicron Technology Corp | 半導體封裝結構及其製法 |
US10096540B2 (en) * | 2011-05-13 | 2018-10-09 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming dummy pillars between semiconductor die and substrate for maintaining standoff distance |
US8581389B2 (en) * | 2011-05-27 | 2013-11-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Uniformity control for IC passivation structure |
US8664540B2 (en) * | 2011-05-27 | 2014-03-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interposer testing using dummy connections |
US8659123B2 (en) | 2011-09-28 | 2014-02-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal pad structures in dies |
US20130087925A1 (en) * | 2011-10-05 | 2013-04-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaging Structures of Integrated Circuits |
US8581400B2 (en) * | 2011-10-13 | 2013-11-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Post-passivation interconnect structure |
US8778737B2 (en) * | 2011-10-31 | 2014-07-15 | International Business Machines Corporation | Flattened substrate surface for substrate bonding |
US8536573B2 (en) * | 2011-12-02 | 2013-09-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Plating process and structure |
US9613914B2 (en) * | 2011-12-07 | 2017-04-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Post-passivation interconnect structure |
US8587132B2 (en) * | 2012-02-21 | 2013-11-19 | Broadcom Corporation | Semiconductor package including an organic substrate and interposer having through-semiconductor vias |
US9000876B2 (en) * | 2012-03-13 | 2015-04-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Inductor for post passivation interconnect |
US9129816B2 (en) * | 2012-03-16 | 2015-09-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Contact test structure and method |
US9165878B2 (en) * | 2013-03-14 | 2015-10-20 | United Test And Assembly Center Ltd. | Semiconductor packages and methods of packaging semiconductor devices |
US9013038B2 (en) * | 2013-03-15 | 2015-04-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device with post-passivation interconnect structure and method of forming the same |
US9167710B2 (en) * | 2013-08-07 | 2015-10-20 | Invensas Corporation | Embedded packaging with preformed vias |
US9343397B2 (en) * | 2014-02-27 | 2016-05-17 | Infineon Technologies Ag | Method of connecting a semiconductor package to a board |
US9230941B2 (en) * | 2014-03-28 | 2016-01-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bonding structure for stacked semiconductor devices |
US9601463B2 (en) * | 2014-04-17 | 2017-03-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fan-out stacked system in package (SIP) and the methods of making the same |
US9373604B2 (en) * | 2014-08-20 | 2016-06-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect structures for wafer level package and methods of forming same |
KR102287754B1 (ko) * | 2014-08-22 | 2021-08-09 | 삼성전자주식회사 | 칩 적층 반도체 패키지 |
US9704825B2 (en) * | 2015-09-30 | 2017-07-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Chip packages and methods of manufacture thereof |
US9735119B1 (en) * | 2016-07-25 | 2017-08-15 | Micron Technology, Inc. | Conductive pads forming method |
US10181455B2 (en) * | 2017-01-17 | 2019-01-15 | Apple Inc. | 3D thin profile pre-stacking architecture using reconstitution method |
TWI684260B (zh) * | 2017-05-11 | 2020-02-01 | 矽品精密工業股份有限公司 | 電子封裝件及其製法 |
US10515922B2 (en) * | 2017-11-15 | 2019-12-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-chip integrated fan-out package |
-
2014
- 2014-09-02 US US14/475,169 patent/US9691686B2/en active Active
- 2014-09-23 DE DE102014113698.5A patent/DE102014113698A1/de active Pending
- 2014-12-16 KR KR1020140181436A patent/KR101802570B1/ko active IP Right Grant
- 2014-12-26 CN CN201410829436.1A patent/CN105280599B/zh active Active
-
2015
- 2015-03-10 TW TW104107510A patent/TWI598966B/zh active
-
2017
- 2017-06-26 US US15/633,414 patent/US10453813B2/en active Active
-
2019
- 2019-10-15 US US16/653,422 patent/US10930605B2/en active Active
-
2021
- 2021-02-22 US US17/181,202 patent/US11527502B2/en active Active
-
2022
- 2022-12-12 US US18/064,371 patent/US11901320B2/en active Active
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180060648A (ko) * | 2016-11-29 | 2018-06-07 | 주식회사 엘지화학 | 반도체용 접착 필름 및 반도체 장치 |
US10818610B2 (en) | 2016-11-29 | 2020-10-27 | Lg Chem, Ltd. | Adhesive film for semiconductor, and semiconductor device |
KR20190024620A (ko) * | 2017-08-30 | 2019-03-08 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 병합된 필러 구조 및 이 구조의 레이아웃 다이어그램을 생성하는 방법 |
US11157677B2 (en) | 2017-08-30 | 2021-10-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Merged pillar structures and method of generating layout diagram of same |
Also Published As
Publication number | Publication date |
---|---|
US20170301637A1 (en) | 2017-10-19 |
US20210175191A1 (en) | 2021-06-10 |
CN105280599B (zh) | 2018-04-10 |
US11901320B2 (en) | 2024-02-13 |
CN105280599A (zh) | 2016-01-27 |
TW201545246A (zh) | 2015-12-01 |
KR101802570B1 (ko) | 2017-11-28 |
DE102014113698A1 (de) | 2015-12-03 |
US9691686B2 (en) | 2017-06-27 |
TWI598966B (zh) | 2017-09-11 |
US20230112750A1 (en) | 2023-04-13 |
US20150348877A1 (en) | 2015-12-03 |
US10930605B2 (en) | 2021-02-23 |
US10453813B2 (en) | 2019-10-22 |
US11527502B2 (en) | 2022-12-13 |
US20200051936A1 (en) | 2020-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11901320B2 (en) | Contact pad for semiconductor device | |
US11967563B2 (en) | Fan-out package having a main die and a dummy die | |
US11721559B2 (en) | Integrated circuit package pad and methods of forming | |
KR102425720B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
US10867976B2 (en) | Semiconductor packages having dummy connectors and methods of forming same | |
US10032746B2 (en) | Semiconductor device having recessed edges and method of manufacture | |
CN109786266B (zh) | 半导体封装件及其形成方法 | |
CN107808870B (zh) | 半导体封装件中的再分布层及其形成方法 | |
CN105789062B (zh) | 封装件结构及其形成方法 | |
US10170457B2 (en) | COWOS structures and method of forming the same | |
CN107452692B (zh) | 层叠封装器件及其形成方法 | |
CN107301981B (zh) | 集成的扇出型封装件以及制造方法 | |
US20230062468A1 (en) | Package structure and manufacturing method thereof | |
US20240136293A1 (en) | Package structure and method of forming the same | |
US20240128175A1 (en) | Semiconductor package and method of manufacturing the semiconductor package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
X701 | Decision to grant (after re-examination) | ||
GRNT | Written decision to grant |