TWI717155B - 晶片封裝結構 - Google Patents

晶片封裝結構 Download PDF

Info

Publication number
TWI717155B
TWI717155B TW108146251A TW108146251A TWI717155B TW I717155 B TWI717155 B TW I717155B TW 108146251 A TW108146251 A TW 108146251A TW 108146251 A TW108146251 A TW 108146251A TW I717155 B TWI717155 B TW I717155B
Authority
TW
Taiwan
Prior art keywords
wafer
stress
package structure
chip package
chip
Prior art date
Application number
TW108146251A
Other languages
English (en)
Other versions
TW202125727A (zh
Inventor
林德勛
楊鎮在
吳觀竹
顏劭安
Original Assignee
財團法人工業技術研究院
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 財團法人工業技術研究院 filed Critical 財團法人工業技術研究院
Priority to TW108146251A priority Critical patent/TWI717155B/zh
Priority to CN201911374394.6A priority patent/CN112992798B/zh
Priority to US16/792,905 priority patent/US11362045B2/en
Application granted granted Critical
Publication of TWI717155B publication Critical patent/TWI717155B/zh
Publication of TW202125727A publication Critical patent/TW202125727A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一種晶片封裝結構，其包括基板、重佈線層、晶片以及包封體。所述重佈線層設置於所述基板上。所述晶片設置於所述重佈線層上且與所述重佈線層電性連接。所述包封體設置於所述重佈線層上且包封所述晶片。所述晶片封裝結構具有高應力區與低應力區，且自俯視方向來看，所述晶片位於所述高應力區中，所述低應力區圍繞所述高應力區。所述重佈線層包括位於所述高應力區中的至少一第一元件，且自俯視方向來看，所述至少一第一元件的延伸方向與其位置處的應力方向平行。

Description

晶片封裝結構
本申請是有關於一種晶片封裝結構。
近年來，隨著電子產品的需求朝向高功能化、訊號傳輸高速化及電路元件高密度化，半導體相關產業也日漸發展。在半導體產業的半導體封裝製程中，一般會將晶片設置於重佈線層（re-distribution layer）上，然後於重佈線層上形成包封體（encapsulant）來包封晶片。
然而，由於包封體的材料與重佈線層中的元件（例如導線、導通孔（conductive via）等）的材料不同而具有不同的熱膨脹係數，因此在後續的熱製程中會因應力的影響而使得重佈線層中的元件產生脫層的現象。
本申請一實施例的晶片封裝結構包括基板、重佈線層、晶片以及包封體。所述重佈線層設置於所述基板上。所述晶片設置於所述重佈線層上且與所述重佈線層電性連接。所述包封體設置於所述重佈線層上且包封所述晶片。所述晶片封裝結構具有高應力區與低應力區，且自俯視方向來看，所述晶片位於所述高應力區中，所述低應力區圍繞所述高應力區。所述重佈線層包括位於所述高應力區中的至少一第一元件，且自俯視方向來看，所述至少一第一元件的延伸方向與其位置處的應力方向平行。
本申請一實施例的晶片封裝結構包括基板、重佈線層、晶片以及包封體。所述重佈線層設置於所述基板上。所述晶片設置於所述重佈線層上且與所述重佈線層電性連接。所述包封體設置於所述重佈線層上且包封所述晶片。所述晶片封裝結構具有高應力區與低應力區，且自俯視方向來看，所述晶片位於所述高應力區中，所述低應力區圍繞所述高應力區，所述晶片具多個側邊，且所述多個側邊中的一個側邊與所述高應力區的邊界之間的距離為所述一個側邊的長度的0.75倍±10%。所述重佈線層包括位於所述低應力區中的至少一第一元件，且所述至少一第一元件的深寬比大於或等於3。
為使本申請能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
在以下各實施例中，圖式中的元件尺寸、距離、寬度等皆為示例性的，且為了清楚表示，並非繪示為與實際情況相同，且並未依照實際比例來繪示。
圖1A為根據本申請的第一實施例所繪示的晶片封裝結構的上視示意圖。圖1B為沿圖1A中的A-A剖線所繪示的晶片封裝結構的剖面示意圖。為了使上視圖能清楚呈現本申請的重要特徵，圖1A中僅繪示出在基板上晶片與重佈線層中的元件之間的相對位置。此外，在本申請中，「俯視方向」表示自晶片朝向基板的方向。
請同時參照圖1A與圖1B，本實施例的晶片封裝結構包括基板100、重佈線層102、晶片104以及包封體106。重佈線層102設置於基板100上。基板100可包括玻璃基板或可撓基板以及設置於其上的絕緣層。可撓基板包括有機材料（或稱為聚合物）。有機材料例如是聚醯亞胺（PI）、聚甲基丙烯酸甲酯（PMMA）、聚碳酸酯（PC）、聚醚碸（PES）、聚醯胺（PA）、聚對苯二甲酸乙二酯（PET）、聚醚醚酮（PEEK）、聚萘二甲酸乙二醇酯（PEN）、聚乙烯亞胺（PEI）、聚氨酯（PU）、聚二甲基矽氧烷（PDMS）、壓克力（acrylic）、含醚（ether）聚合物以及聚烯（polyolefin）中的一種或者是兩種以上的組合，但不以此為限。絕緣層中可設置有各種電子元件（例如主動元件），但本申請不限於此。重佈線層102包括絕緣層102a以及設置於絕緣層102a中的元件102b（例如導線、導通孔、線圈、主動元件（例如電晶體）、被動元件（例如電阻器、電容器、電感器）等）。根據實際的線路設計，元件102b可為具有高深寬比（例如深寬比大於或等於3）的元件，但本申請不限於此。舉例來說，元件102b可為導線，且具有深度D1以及寬度W1。因此，元件102b的深寬比為D1/W1。此外，在圖1B中，元件102b的數量與位置僅為示例性的，並非用以限制本申請。
晶片104設置於重佈線層102上，且通過連接元件108而與重佈線層102的元件102b電性連接。連接元件108可為導通孔、凸塊、導電膠等，本申請不對此作限定。晶片104可為任何的半導體晶片，本申請不對此作限定。包封體106設置於重佈線層102上且包封晶片104。包封體106的材料包括環氧樹脂模製化合物（epoxy molding compound，EMC），本申請不對此作限定。在本實施例中，自俯視方向（自晶片104朝向基板100的方向）來看，晶片104為具有四個側邊的正方形形狀，但本申請不限於此。在其他實施例中，晶片104的側邊數量以及形狀可視實際需求而有所改變。
當對晶片封裝結構進行熱製程時，由於包封體106的材料與重佈線層102中的元件102b的材料不同而具有不同的熱膨脹係數，因此會有應力產生。一般來說，位於晶片的正下方（Z方向）的區域通常會產生最大的應力，且晶片的周圍也屬於高應力區域。在本實施例中，自晶片封裝結構的俯視方向來看，將晶片104的周圍以及晶片104的在Z方向上的下方區域內定義為高應力區10a，而高應力區以外的區域則定義為低應力區10b。
詳細地說，晶片104位於高應力區10a中，而低應力區10b圍繞高應力區10a。晶片104的一個側邊與高應力區10a的邊界之間的距離為所述側邊的長度的0.75倍±10%。也就是說，當晶片104的一個側邊的長度為d時，所述側邊與高應力區10a的邊界之間的距離為0.75d±10%。舉例來說，在本實施例中，如圖1A所示，當晶片104的上側邊的長度為d時，上側邊與高應力區10a的邊界之間的距離可為0.75d。此外，其餘側邊與高應力區10a的邊界之間的距離亦以相同的方式來界定。也就是說，在本實施例中，當具有正方形形狀的晶片104的側邊長度為d時，高應力區10a亦具有正方形形狀，且側邊長度可為2.5d。在高應力區10a中，位於晶片104下方的重佈線層102的元件102b會受到較大的應力影響，因此必須對元件102b的設置作特別的考量。
在本實施例中，為了避免高應力區10a中的應力對位於晶片104下方的重佈線層102的元件102b產生影響而使其脫層，因此在設置元件102b時，使元件102b的延伸方向與其位置處的應力方向平行。詳細地說，在本實施例中，重佈線層具有5個相同的設置於高應力區10a中的元件102b，且自俯視方向來看，元件102b包括在其延伸方向（X方向）上的第一部分110a（即元件102b的長邊）以及在與所述延伸方向交錯的方向（Y方向）上的第二部分110b（即元件102b的短邊）。在其他實施例中，重佈線層102可具有其他數量的元件102b，且這些元件102b的圖案可彼此相同或不同。
此外，在圖1A中，雙箭號表示應力方向。舉例來說，在本實施例中，受到基板100的尺寸（X方向的尺寸大於Y方向的尺寸）的影響，在晶片104上方與下方的應力方向皆為水平方向（X方向），晶片104左方與右方的應力方向皆為水平方向（X方向），而晶片104的在Z方向上的下方區域的應力方向為水平方向（X方向）。
在本實施例中，將第一部分110a設置為與應力方向平行。此外，將第二部分110b設置為具有較大的線寬。舉例來說，第二部分110b的寬度為第一部分110a的寬度的至少2倍。如此一來，由於第一部分110a設置為與應力方向平行且第二部分110b具有較大的寬度，因此在對晶片封裝結構進行熱製程時，雖然設置於高應力區10a中，但元件102b仍可穩固而不會脫層。在其他實施例中，將第一部分110a設置為與應力方向平行及將第二部分110b設置為具有較大的線寬可擇一進行。
此外，對於高應力區10a周圍的低應力區10b來說，由於所產生的應力不至於使重佈線層102的元件102b脫層，因此位於低應力區10b中的重佈線層102的元件可以一般方式來設置，或亦可採用與位於高應力區10a中的元件102b相同的規則來設置。特別是，當重佈線層102的元件102b的深寬比大於或等於3時，將其設置於低應力區10b可使其較穩固而不易因應力而發生脫層現象，如圖9所示。
在上述實施例中，晶片104的周圍未設置其他晶片，因此所產生的應力僅受到基板100的尺寸的影響，但本申請不限於此。在其他實施例中，晶片封裝結構可包括更多個晶片，且這些晶片彼此相鄰。因此所產生的應力會受到這些晶片位置的影響，且在高應力區中同樣依照上述規則來設置重佈線層中的元件。以下將對此進行說明。
圖2為根據本申請的第二實施例所繪示的晶片封裝結構的上視示意圖。在本實施例中，與第一實施例相同的元件將以相同的元件符號表示，且不再對其進行說明。
請參照圖2，本實施例的晶片封裝結構包括基板100、重佈線層102（請參照圖1B）、晶片104a、晶片104b以及包封體106（請參照圖1B）。在本實施例中，自俯視方向來看，晶片104a、晶片104b與第一實施例的晶片104具有相同形狀（正方形）與尺寸，且晶片104a、晶片104b設置於重佈線層102上，在Y方向上兩者間的距離小於或等於晶片的側邊的長度d。因此，晶片104a與晶片104b各自周圍的特定距離（0.75d±10%）內的範圍皆屬於高應力區10a，且晶片104a與晶片104b之間的區域亦屬於高應力區10a。
在本實施例中，如圖2所示，基於晶片104a與晶片104b之間的應力相互影響，在晶片104a與晶片104b的上方與下方的應力方向皆為水平方向（X方向），晶片104a與晶片104b的左方與右方的應力方向皆為垂直方向（Y方向），而晶片104a與晶片104b的在Z方向上的下方區域的應力方向皆為垂直方向（Y方向）。此外，在對應於晶片角落的區域R中，應力方向則對應於周圍區域的應力方向，如區域R中的單箭號所示。
依照與第一實施例相同的規則，在高應力區10a中設置重佈線層102中的元件102b。如圖2所示，將第一部分110a設置為與應力方向平行，將第二部分110b設置為具有較大的線寬（例如，第二部分110b的寬度為第一部分110a的寬度的至少2倍）。如此一來，由於第一部分110a設置為與應力方向平行且第二部分110b具有較大的寬度，因此在對晶片封裝結構進行熱製程時，雖然設置於高應力區10a中，但元件102b仍可較穩固而不易脫層。在其他實施例中，將第一部分110a設置為與應力方向平行及將第二部分110b設置為具有較大的線寬可擇一進行。
此外，對於高應力區10a周圍的低應力區10b來說，由於所產生的應力不至於使重佈線層102的元件102b脫層，因此位於低應力區10b中的重佈線層102的元件可以一般方式來設置，或可採用與位於高應力區10a中的元件102b相同的規則來設置。
圖3為根據本申請的第三實施例所繪示的晶片封裝結構的上視示意圖。在本實施例中，與第一實施例相同的元件將以相同的元件符號表示，且不再對其進行說明。
請參照圖3，本實施例的晶片封裝結構包括基板100、重佈線層102（請參照圖1B）、晶片104a、晶片104b以及包封體106（請參照圖1B）。在本實施例中，自俯視方向來看，晶片104a、晶片104b與第一實施例的晶片104具有相同形狀（正方形）與尺寸，且晶片104a、晶片104b設置於重佈線層102上，在X方向上兩者間的距離小於或等於晶片的側邊的長度d。因此，晶片104a與晶片104b各自周圍的特定距離（0.75d±10%）內的範圍皆屬於高應力區10a，且晶片104a與晶片104b之間的區域亦屬於高應力區10a。
在本實施例中，如圖3所示，基於晶片104a與晶片104b之間的應力相互影響，在晶片104a與晶片104b的上方與下方的應力方向皆為水平方向（X方向），晶片104a與晶片104b的左方與右方的應力方向皆為水平方向（X方向），而晶片104a與晶片104b的在Z方向上的下方區域的應力方向皆為水平方向（X方向）。
依照與第一實施例相同的規則，在高應力區10a中設置重佈線層102中的元件102b。如圖3所示，將第一部分110a設置為與應力方向平行，將第二部分110b設置為具有較大的線寬（例如，第二部分110b的寬度為第一部分110a的寬度的至少2倍）。如此一來，由於第一部分110a設置為與應力方向平行且第二部分110b具有較大的寬度，因此在對晶片封裝結構進行熱製程時，雖然設置於高應力區10a中，但元件102b仍可較穩固而不易脫層。在其他實施例中，將第一部分110a設置為與應力方向平行及將第二部分110b設置為具有較大的線寬可擇一進行。
此外，對於高應力區10a周圍的低應力區10b來說，由於所產生的應力不至於使重佈線層102的元件102b脫層，因此位於低應力區10b中的重佈線層102的元件可以一般方式來設置，或可採用與位於高應力區10a中的元件102b相同的規則來設置。
圖4為根據本申請的第四實施例所繪示的晶片封裝結構的上視示意圖。在本實施例中，與第一實施例相同的元件將以相同的元件符號表示，且不再對其進行說明。
請參照圖4，本實施例的晶片封裝結構包括基板100、重佈線層102（請參照圖1B）、晶片104、晶片112以及包封體106（請參照圖1B）。在本實施例中，自俯視方向來看，晶片104與晶片112具有不同形狀。晶片104的形狀為正方形，而晶片112的形狀為在X方向上延伸的矩形。晶片104的4個側邊的長度為d，而晶片112在X方向上的側邊的長度為3d，在Y方向上的側邊的長度為d。此外，晶片104、晶片112設置於重佈線層102上，在X方向上兩者間的距離小於或等於長度d，且晶片104與晶片112的中央部分對準。因此，晶片104的周圍以及晶片112的左方與右方的周圍的特定距離（0.75d±10%）內的範圍皆屬於高應力區10a，晶片112的上方與下方的周圍的特定距離（2.25d±10%）內的範圍屬於高應力區10a，且晶片104與晶片112之間的區域亦屬於高應力區10a。
在本實施例中，如圖4所示，基於晶片104與晶片112之間的應力相互影響，在晶片104的上方與下方的應力方向皆為水平方向（X方向），晶片104的左方與右方的應力方向皆為垂直方向（Y方向），而晶片104的在Z方向上的下方區域的應力方向為垂直方向（X方向）。此外，由於晶片112的中央部分與晶片104對準，因此晶片112的上方與下方的應力方向皆為水平方向（X方向），晶片112的左方與右方的應力方向皆為水平方向（X方向），晶片112的中央部分的在Z方向上的下方區域的應力方向為垂直方向（X方向），晶片112的左側部分的在Z方向上的下方區域的應力方向為左上與右下之間的方向，而晶片112的右側部分的在Z方向上的下方區域的應力方向為右上與左下之間的方向。
依照與第一實施例相同的規則，在高應力區10a中設置重佈線層102中的元件102b。如圖4所示，將第一部分110a設置為與應力方向平行，將第二部分110b設置為具有較大的線寬（例如，第二部分110b的寬度為第一部分110a的寬度的至少2倍）。如此一來，由於第一部分110a設置為與應力方向平行且第二部分110b具有較大的寬度，因此在對晶片封裝結構進行熱製程時，雖然設置於高應力區10a中，但元件102b仍可較穩固而不易脫層。在其他實施例中，將第一部分110a設置為與應力方向平行及將第二部分110b設置為具有較大的線寬可擇一進行。
此外，對於高應力區10a周圍的低應力區10b來說，由於所產生的應力不至於使重佈線層102的元件102b脫層，因此位於低應力區10b中的重佈線層102的元件可以一般方式來設置，或可採用與位於高應力區10a中的元件102b相同的規則來設置。
圖5為根據本申請的第五實施例所繪示的晶片封裝結構的上視示意圖。在本實施例中，與第四實施例相同的元件將以相同的元件符號表示，且不再對其進行說明。
請參照圖5，在本實施例中，與第四實施例的差異在於：晶片104與晶片112的右側部分對準。在本實施例中，如圖5所示，基於晶片104與晶片112之間的應力相互影響，在晶片104的上方與下方的應力方向皆為水平方向（X方向），晶片104的左方與右方的應力方向皆為垂直方向（Y方向），而晶片104的在Z方向上的下方區域的應力方向為垂直方向（Y方向）。此外，由於晶片112的右側部分與晶片104對準，因此晶片112的右方的應力方向為垂直方向（Y方向），晶片112的左方的應力方向為水平方向（X方向），晶片112的右側部分的在Z方向上的下方區域的應力方向為垂直方向（Y方向），而晶片112的中央部分與左側部分的在Z方向上的下方區域的應力方向為左上與右下之間的方向。
依照與第一實施例相同的規則，在高應力區10a中設置重佈線層102中的元件102b。如圖5所示，將第一部分110a設置為與應力方向平行，將第二部分110b設置為具有較大的線寬（例如，第二部分110b的寬度為第一部分110a的寬度的至少2倍）。如此一來，由於第一部分110a設置為與應力方向平行且第二部分110b具有較大的寬度，因此在對晶片封裝結構進行熱製程時，雖然設置於高應力區10a中，但元件102b仍可較穩固而不易脫層。在其他實施例中，將第一部分110a設置為與應力方向平行及將第二部分110b設置為具有較大的線寬可擇一進行。
此外，對於高應力區10a周圍的低應力區10b來說，由於所產生的應力不至於使重佈線層102的元件102b脫層，因此位於低應力區10b中的重佈線層102的元件可以一般方式來設置，或採用與位於高應力區10a中的元件102b相同的規則來設置。
圖6為根據本申請的第六實施例所繪示的晶片封裝結構的上視示意圖。在本實施例中，與第一實施例相同的元件將以相同的元件符號表示，且不再對其進行說明。
請參照圖6，本實施例的晶片封裝結構包括基板100、重佈線層102（請參照圖1B）、晶片104a、晶片104b、晶片104c以及包封體106（請參照圖1B）。在本實施例中，自俯視方向來看，晶片104a、晶片104b、晶片104c與第一實施例的晶片104具有相同形狀（正方形）與尺寸，且晶片104a、晶片104b、晶片104c設置於重佈線層102上。在Y方向上，晶片104a與晶片104b之間的距離小於或等於晶片的側邊的長度d。在X方向上，晶片104a與晶片104c之間的距離小於或等於晶片的側邊的長度d。因此，晶片104a、晶片104b與晶片104c各自周圍的特定距離（0.75d±10%）內的範圍皆屬於高應力區10a，且晶片104a與晶片104b之間的區域以及晶片104a與晶片104c之間的區域亦屬於高應力區10a。
在本實施例中，如圖6所示，基於晶片104a、晶片104b與晶片104c之間的應力相互影響，在晶片104a、晶片104b與晶片104c的上方與下方的應力方向皆為水平方向（X方向），晶片104a與晶片104b的左方與右方以及晶片104c的左方的應力方向皆為垂直方向（Y方向），晶片104c的右方的應力方向為水平方向（X方向），晶片104a的在Z方向上的下方區域的應力方向為左下與右上之間的方向，晶片104b的在Z方向上的下方區域的應力方向為垂直方向（Y方向），而晶片104c的在Z方向上的下方區域的應力方向為水平方向（X方向）。
依照與第一實施例相同的規則，在高應力區10a中設置重佈線層102中的元件102b。如圖6所示，將第一部分110a設置為與應力方向平行，將第二部分110b設置為具有較大的線寬（例如，第二部分110b的寬度為第一部分110a的寬度的至少2倍）。如此一來，由於第一部分110a設置為與應力方向平行且第二部分110b具有較大的寬度，因此在對晶片封裝結構進行熱製程時，雖然設置於高應力區10a中，但元件102b仍可較穩固而不易脫層。在其他實施例中，將第一部分110a設置為與應力方向平行及將第二部分110b設置為具有較大的線寬可擇一進行。
此外，對於高應力區10a周圍的低應力區10b來說，由於所產生的應力不至於使重佈線層102的元件102b脫層，因此位於低應力區10b中的重佈線層102的元件可以一般方式來設置，或採用與位於高應力區10a中的元件102b相同的規則來設置。
圖7為根據本申請的第七實施例所繪示的晶片封裝結構的上視示意圖。在本實施例中，與第一實施例相同的元件將以相同的元件符號表示，且不再對其進行說明。
請參照圖7，本實施例的晶片封裝結構包括基板100、重佈線層102（請參照圖1B）、晶片104a、晶片104b、晶片104c、晶片104d以及包封體106（請參照圖1B）。在本實施例中，自俯視方向來看，晶片104a、晶片104b、晶片104c、晶片104d與第一實施例的晶片104具有相同形狀（正方形）與尺寸，且晶片104a、晶片104b、晶片104c、晶片104d設置於重佈線層102上。在Y方向上，晶片104a與晶片104b之間的距離小於或等於晶片的側邊的長度d，且晶片104c與晶片104d之間的距離小於或等於晶片的側邊的長度d。在X方向上，晶片104a與晶片104c之間的距離小於或等於晶片的側邊的長度d，且晶片104b與晶片104d之間的距離小於或等於晶片的側邊的長度d。因此，晶片104a、晶片104b、晶片104c與晶片104d各自周圍的特定距離（0.75d±10%）內的範圍皆屬於高應力區10a，且晶片104a與晶片104b之間的區域、晶片104a與晶片104c之間的區域、晶片104b與晶片104d之間的區域以及晶片104c與晶片104d之間的區域亦屬於高應力區10a。
在本實施例中，如圖7所示，基於晶片104a、晶片104b、晶片104c與晶片104d之間的應力相互影響，在晶片104a、晶片104b、晶片104c與晶片104d的上方與下方的應力方向皆為水平方向（X方向），晶片104a、晶片104b、晶片104c與晶片104d的左方與右方的應力方向皆為垂直方向（Y方向），晶片104a與晶片104d的在Z方向上的下方區域的應力方向為右上與左下之間的方向，而晶片104b與晶片104c的在Z方向上的下方區域的應力方向為左上與右下之間的方向。
依照與第一實施例相同的規則，在高應力區10a中設置重佈線層102中的元件102b。如圖7所示，將第一部分110a設置為與應力方向平行，將第二部分110b設置為具有較大的線寬（例如，第二部分110b的寬度為第一部分110a的寬度的至少2倍）。如此一來，由於第一部分110a設置為與應力方向平行且第二部分110b具有較大的寬度，因此在對晶片封裝結構進行熱製程時，雖然設置於高應力區10a中，但元件102b仍可較穩固而不易脫層。在其他實施例中，將第一部分110a設置為與應力方向平行及將第二部分110b設置為具有較大的線寬可擇一進行。
此外，對於高應力區10a周圍的低應力區10b來說，由於所產生的應力不至於使重佈線層102的元件102b脫層，因此位於低應力區10b中的重佈線層102的元件可以一般方式來設置，或採用與位於高應力區10a中的元件102b相同的規則來設置。
在上述各實施例中，自俯視方向來看，元件102b包括在其延伸方向上的第一部分110a（即元件102b的長邊）以及在與所述延伸方向交錯的方向上的第二部分110b（即元件102b的短邊），但本申請不限於此。在其他實施例中，元件102b可僅包括在其延伸方向上的第一部分110a，亦即元件102b為具有直條形狀圖案的元件。
此外，在上述各實施例中，當元件102b包括第一部分110a以及第二部分110b時，第二部分110b具有較大的線寬（例如，第二部分110b的寬度為第一部分110a的寬度的至少2倍），以使第二部分110b穩固，但本申請不限於此。在其他實施例中，第二部分110b的寬度可與第一部分110a的寬度的相同，且藉由設置在第二部分110b周圍的補強結構來避免脫層現象發生。以下將對此進行說明。
圖8A為根據本申請的實施例所繪示的重佈線層的元件的上視示意圖。如圖8A所示，在本實施例中，元件102b包括第一部分110a以及第二部分110b，且第二部分110b的寬度可與第一部分110a的寬度的相同。此外，補強結構800a與補強結構800b分別設置於第二部分110b的兩側，且與第二部分110b距離例如為第二部分110b的寬度的0.5倍±10%。補強結構800a與補強結構800b的寬度例如與第二部分110b的寬度相同，但本申請不限於此。補強結構800a與補強結構800b分別與第二部分110b平行地設置。此外，在其他實施例中，可視實際情況而僅於第二部分110b的一側設置補強結構，或於設置更多的補強結構。本申請並未對補強結構800a與補強結構800b的形狀進行限制，舉例來說，取決於元件102b的圖案，補強結構800a與補強結構800b也可以是具有彎曲形狀，如圖8B所示。
此外，在上述各實施例中，自俯視方向來看，重佈線層102的元件102b具有直線形狀的第一部分110a以及第二部分110b，但本申請不限於此。在其他實施例中，自俯視方向來看，重佈線層102的元件可具有曲線形狀或圓圈形狀。在上述情況下，依照與第一實施例相同的規則來設置重佈線層102的元件，例如元件的長邊設置為與應力方向平行，且短邊設置為具有較大的線寬或鄰近短邊設置補強結構。舉例來說，如圖10所示，當重佈線層102的元件102b’具有圓圈形狀時，短邊的弧線的頂端處的寬度為正常寬度W的至少2倍，且其餘部分的寬度則自頂端處遞減至正常寬度W。
綜上所述，本申請實施例所提供的晶片封裝結構，可避免重佈線層中的元件受到應力影響而產生脫層現象。
雖然本申請已以實施例揭露如上，然其並非用以限定本申請，任何所屬技術領域中具有通常知識者，在不脫離本申請的精神和範圍內，當可作些許的更動與潤飾，故本申請的保護範圍當視後附的申請專利範圍所界定者為準。
10a:高應力區 10b:低應力區 100:基板 102:重佈線層 102a:絕緣層 102b、102b’:元件 104、104a、104b、104c、104d、112:晶片 106:包封體 108:連接元件 110a:第一部分 110b:第二部分 800a、800b補強結構 D:深度 d:長度 R:區域 W、W1:寬度
圖1A為根據本申請的第一實施例所繪示的晶片封裝結構的上視示意圖。 圖1B為沿圖1A中的A-A剖線所繪示的晶片封裝結構的剖面示意圖。 圖2為根據本申請的第二實施例所繪示的晶片封裝結構的上視示意圖。 圖3為根據本申請的第三實施例所繪示的晶片封裝結構的上視示意圖。 圖4為根據本申請的第四實施例所繪示的晶片封裝結構的上視示意圖。 圖5為根據本申請的第五實施例所繪示的晶片封裝結構的上視示意圖。 圖6為根據本申請的第六實施例所繪示的晶片封裝結構的上視示意圖。 圖7為根據本申請的第七實施例所繪示的晶片封裝結構的上視示意圖。 圖8A為根據本申請的實施例所繪示的重佈線層的元件的上視示意圖。 圖8B為根據本申請的另一實施例所繪示的重佈線層的元件的上視示意圖。 圖9為將重佈線層的元件設置於低應力區中的上視示意圖。 圖10為根據本申請一實施例的重佈線層的元件的上視示意圖。
10a:高應力區
10b:低應力區
100:基板
102b:元件
104:晶片
110a:第一部分
110b:第二部分
d:長度

Claims (20)

  1. 一種晶片封裝結構，包括： 基板； 重佈線層，設置於所述基板上； 晶片，設置於所述重佈線層上且與所述重佈線層電性連接；以及 包封體，設置於所述重佈線層上且包封所述晶片， 其中所述晶片封裝結構具有高應力區與低應力區，且自俯視方向來看，所述晶片位於所述高應力區中，所述低應力區圍繞所述高應力區，且 其中所述重佈線層包括位於所述高應力區中的至少一第一元件，且自俯視方向來看，所述至少一第一元件的延伸方向與其位置處的應力方向平行。
  2. 如申請專利範圍第1項所述的晶片封裝結構，其中自俯視方向來看，所述至少一第一元件包括在所述延伸方向上的第一部分以及在與所述延伸方向交錯的方向上的第二部分，且所述第二部份的寬度為所述第一部分的寬度的至少2倍。
  3. 如申請專利範圍第1項所述的晶片封裝結構，其中自俯視方向來看，所述至少一第一元件包括在所述延伸方向上的第一部分以及在與所述延伸方向交錯的方向上的第二部分，且所述晶片封裝結構更包括設置於鄰近所述第二部分的補強結構。
  4. 如申請專利範圍第3項所述的晶片封裝結構，其中所述補強結構與所述第二部份的距離為所述第二部份的0.5倍±10%。
  5. 如申請專利範圍第1項所述的晶片封裝結構，其中所述至少一第一元件的深寬比大於或等於3。
  6. 如申請專利範圍第1項所述的晶片封裝結構，其中所述重佈線層更包括位於所述低應力區中的至少一第二元件，且自俯視方向來看，所述至少一第二元件的延伸方向與其位置處的應力方向平行。
  7. 如申請專利範圍第6項所述的晶片封裝結構，其中自俯視方向來看，所述至少一第二元件包括在所述延伸方向上的第一部分以及在與所述延伸方向交錯的方向上的第二部分，且所述第二部份的寬度為所述第一部分的寬度的至少2倍。
  8. 如申請專利範圍第6項所述的晶片封裝結構，其中自俯視方向來看，所述至少一第二元件包括在所述延伸方向上的第一部分以及在與所述延伸方向交錯的方向上的第二部分，且所述晶片封裝結構更包括設置於鄰近所述第二部分的補強結構。
  9. 如申請專利範圍第6項所述的晶片封裝結構，其中所述至少一第二元件的深寬比大於或等於3。
  10. 如申請專利範圍第6項所述的晶片封裝結構，其中所述至少一第二元件包括導線導通孔、主動元件或被動元件。
  11. 如申請專利範圍第1項所述的晶片封裝結構，其中自俯視方向來看，所述晶片具有多個側邊，且所述多個側邊中的一個側邊與所述高應力區的邊界之間的距離為所述一個側邊的長度的0.75倍±10%。
  12. 如申請專利範圍第1項所述的晶片封裝結構，其中所述至少一第一元件包括導線、導通孔、主動元件或被動元件。
  13. 一種晶片封裝結構，包括： 基板； 重佈線層，設置於所述基板上； 晶片，設置於所述重佈線層上且與所述重佈線層電性連接；以及 包封體，設置於所述重佈線層上且包封所述晶片， 其中所述晶片封裝結構具有高應力區與低應力區，且自俯視方向來看，所述晶片位於所述高應力區中，所述低應力區圍繞所述高應力區，所述晶片具多個側邊，且所述多個側邊中的一個側邊與所述高應力區的邊界之間的距離為所述一個側邊的長度的0.75倍±10%，且 其中所述重佈線層包括位於所述低應力區中的至少一第一元件，且所述至少一第一元件的深寬比大於或等於3。
  14. 如申請專利範圍第13項所述的晶片封裝結構，其中所述重佈線層更包括位於所述高應力區中的至少一第二元件，且自俯視方向來看，所述至少一第二元件的延伸方向與其位置處的應力方向平行。
  15. 如申請專利範圍第13項所述的晶片封裝結構，其中所述重佈線層更包括位於所述高應力區中的至少一第二元件，自俯視方向來看，所述至少一第二元件包括在所述延伸方向上的第一部分以及在與所述延伸方向交錯的方向上的第二部分，且所述第二部份的寬度為所述第一部分的寬度的至少2倍。
  16. 如申請專利範圍第13項所述的晶片封裝結構，其中所述重佈線層更包括位於所述高應力區中的至少一第二元件，自俯視方向來看，所述至少一第二元件包括在所述延伸方向上的第一部分以及在與所述延伸方向交錯的方向上的第二部分，且所述晶片封裝結構更包括設置於鄰近所述第二部分的補強結構。
  17. 如申請專利範圍第16項所述的晶片封裝結構，其中所述補強結構與所述第二部份的距離為所述第二部份的寬度的0.5倍±10%。
  18. 如申請專利範圍第14項至第16項中任一項所述的晶片封裝結構，其中所述至少一第二元件的深寬比大於或等於3。
  19. 如申請專利範圍第14項至第16項中任一項所述的晶片封裝結構，其中所述至少一第二元件包括導線、導通孔、主動元件或被動元件。
  20. 如申請專利範圍第13項所述的晶片封裝結構，其中所述至少一第一元件包括導線、導通孔、主動元件或被動元件。
TW108146251A 2019-12-17 2019-12-17 晶片封裝結構 TWI717155B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW108146251A TWI717155B (zh) 2019-12-17 2019-12-17 晶片封裝結構
CN201911374394.6A CN112992798B (zh) 2019-12-17 2019-12-27 芯片封装结构
US16/792,905 US11362045B2 (en) 2019-12-17 2020-02-18 Chip package structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108146251A TWI717155B (zh) 2019-12-17 2019-12-17 晶片封裝結構

Publications (2)

Publication Number Publication Date
TWI717155B true TWI717155B (zh) 2021-01-21
TW202125727A TW202125727A (zh) 2021-07-01

Family

ID=75237601

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108146251A TWI717155B (zh) 2019-12-17 2019-12-17 晶片封裝結構

Country Status (3)

Country Link
US (1) US11362045B2 (zh)
CN (1) CN112992798B (zh)
TW (1) TWI717155B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200809992A (en) * 2006-06-02 2008-02-16 Freescale Semiconductor Inc Die level metal density gradient for improved flip chip package reliability
TW201208005A (en) * 2010-08-06 2012-02-16 Mediatek Inc Flip chip package and semiconductor die
US20130043587A1 (en) * 2011-08-19 2013-02-21 Huahung Kao Package-on-package structures
US20130127052A1 (en) * 2011-11-22 2013-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and Apparatus of Packaging Semiconductor Devices
US20160379935A1 (en) * 2015-06-24 2016-12-29 Inotera Memories, Inc. Wafer level package and fabrication method thereof
US20180130769A1 (en) * 2016-11-09 2018-05-10 Unisem (M) Berhad Substrate Based Fan-Out Wafer Level Packaging
US20180130720A1 (en) * 2016-11-09 2018-05-10 Unisem (M) Berhad Substrate Based Fan-Out Wafer Level Packaging
TW201903996A (zh) * 2017-05-31 2019-01-16 台灣積體電路製造股份有限公司 封裝中具有不同厚度的熱界面材料
US20190131241A1 (en) * 2017-10-31 2019-05-02 Taiwan Semiconductor Manufacturing Co., Ltd. Package with fan-out structures
US20190259731A1 (en) * 2016-11-09 2019-08-22 Unisem (M) Berhad Substrate based fan-out wafer level packaging

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5598036A (en) * 1995-06-15 1997-01-28 Industrial Technology Research Institute Ball grid array having reduced mechanical stress
US7007833B2 (en) * 1997-05-27 2006-03-07 Mackay John Forming solder balls on substrates
US6268568B1 (en) * 1999-05-04 2001-07-31 Anam Semiconductor, Inc. Printed circuit board with oval solder ball lands for BGA semiconductor packages
US6225666B1 (en) 1999-10-29 2001-05-01 National Semiconductor Corporation Low stress active area silicon island structure with a non-rectangular cross-section profile and method for its formation
US9121947B2 (en) 2012-01-23 2015-09-01 Lawrence Livermore National Security, Llc Stress reduction for pillar filled structures
US20150380369A1 (en) * 2013-09-30 2015-12-31 Nantong Fujitsu Microelectronics Co., Ltd Wafer packaging structure and packaging method
US9601463B2 (en) 2014-04-17 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out stacked system in package (SIP) and the methods of making the same
US9691686B2 (en) 2014-05-28 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Contact pad for semiconductor device
US10290571B2 (en) 2017-09-18 2019-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with si-substrate-free interposer and method forming same
CN109920772B (zh) * 2017-12-12 2021-07-13 中芯国际集成电路制造(上海)有限公司 封装结构及其形成方法
CN108172564B (zh) 2017-12-24 2020-01-03 中国电子科技集团公司第五十五研究所 一种毫米波天线与硅基组件三维集成封装

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200809992A (en) * 2006-06-02 2008-02-16 Freescale Semiconductor Inc Die level metal density gradient for improved flip chip package reliability
TW201208005A (en) * 2010-08-06 2012-02-16 Mediatek Inc Flip chip package and semiconductor die
US20130043587A1 (en) * 2011-08-19 2013-02-21 Huahung Kao Package-on-package structures
US20130127052A1 (en) * 2011-11-22 2013-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and Apparatus of Packaging Semiconductor Devices
US20160379935A1 (en) * 2015-06-24 2016-12-29 Inotera Memories, Inc. Wafer level package and fabrication method thereof
US20180130769A1 (en) * 2016-11-09 2018-05-10 Unisem (M) Berhad Substrate Based Fan-Out Wafer Level Packaging
US20180130720A1 (en) * 2016-11-09 2018-05-10 Unisem (M) Berhad Substrate Based Fan-Out Wafer Level Packaging
US20190259731A1 (en) * 2016-11-09 2019-08-22 Unisem (M) Berhad Substrate based fan-out wafer level packaging
TW201903996A (zh) * 2017-05-31 2019-01-16 台灣積體電路製造股份有限公司 封裝中具有不同厚度的熱界面材料
US20190131241A1 (en) * 2017-10-31 2019-05-02 Taiwan Semiconductor Manufacturing Co., Ltd. Package with fan-out structures

Also Published As

Publication number Publication date
US20210183789A1 (en) 2021-06-17
CN112992798B (zh) 2024-07-16
CN112992798A (zh) 2021-06-18
TW202125727A (zh) 2021-07-01
US11362045B2 (en) 2022-06-14

Similar Documents

Publication Publication Date Title
US8183687B2 (en) Interposer for die stacking in semiconductor packages and the method of making the same
US11600431B2 (en) InFO coil on metal plate with slot
TWI681519B (zh) 半導體裝置
US9177886B2 (en) Semiconductor package including chip support and method of fabricating the same
US9754892B2 (en) Stacked semiconductor package and manufacturing method thereof
US10741526B2 (en) Semiconductor packages
US20180122772A1 (en) Semiconductor packages
US9391049B2 (en) Molding package assembly and molding material
US20180061809A1 (en) Electronic package structure with multiple electronic components
US20060289981A1 (en) Packaging logic and memory integrated circuits
US20150021761A1 (en) Multi-chip package
US9397052B2 (en) Semiconductor package
US20130256883A1 (en) Rotated semiconductor device fan-out wafer level packages and methods of manufacturing rotated semiconductor device fan-out wafer level packages
US8283765B2 (en) Semiconductor chip and stacked semiconductor package having the same
US10622326B2 (en) Chip package structure
TWI717155B (zh) 晶片封裝結構
CN103730447A (zh) 不具有组装通孔的堆叠封装结构
US20110156269A1 (en) Semiconductor package and stack semiconductor package having the same
CN103943585B (zh) 主板及其芯片封装模块和母板
CN103855132B (zh) 用于三维集成电路的装置和方法
KR20090026623A (ko) 반도체 패키지
US11961824B2 (en) Semiconductor package including stacked chip structure
TWI661517B (zh) 晶片封裝結構
US20220189901A1 (en) Multi-side power delivery in stacked memory packaging
KR100325450B1 (ko) 볼그리드어레이패키지