KR20150010459A - 집적 회로 및 그것의 데이터 입력 방법 - Google Patents

집적 회로 및 그것의 데이터 입력 방법 Download PDF

Info

Publication number
KR20150010459A
KR20150010459A KR1020130085526A KR20130085526A KR20150010459A KR 20150010459 A KR20150010459 A KR 20150010459A KR 1020130085526 A KR1020130085526 A KR 1020130085526A KR 20130085526 A KR20130085526 A KR 20130085526A KR 20150010459 A KR20150010459 A KR 20150010459A
Authority
KR
South Korea
Prior art keywords
odt
reference voltage
information
termination
circuit
Prior art date
Application number
KR1020130085526A
Other languages
English (en)
Other versions
KR102098243B1 (ko
Inventor
엄윤주
문병모
배용철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130085526A priority Critical patent/KR102098243B1/ko
Priority to US14/248,447 priority patent/US9196325B2/en
Publication of KR20150010459A publication Critical patent/KR20150010459A/ko
Application granted granted Critical
Publication of KR102098243B1 publication Critical patent/KR102098243B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/105—Aspects related to pads, pins or terminals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2272—Latency related aspects

Abstract

본 발명에 따른 집적회로는, 외부로부터 데이터를 입력 받는 패드; 상기 외부로부터 입력된 온다이 터미네이션(이하, "ODT") 정보를 근거로 하여 상기 패드에 터미네이션 저항을 연결하는 ODT 회로; 기준 전압을 이용하여 상기 패드에 입력된 데이터를 판별하고, 상기 판별된 데이터를 저장하는 입력 버퍼; 및 상기 ODT 정보를 근거로 하여 상기 기준 전압을 발생하는 기준 전압 발생기를 포함한다.

Description

집적 회로 및 그것의 데이터 입력 방법{INTEGRATED CIRCUIT AND DATA INPUTTING METHOD}
본 발명은 집적 회로 및 그것의 데이터 입력 방법에 관한 것이다.
온-다이 터미네이션(on-die termination, ODT)은 메모리 컨트롤러와 반도체 메모리 장치간의 인터페이스에서 신호 반사(signal reflection)를 최소화함으로써 신호 충실도(signal integrity)를 향상시키기 위하여 도입되었다. ODT 회로는 전송선의 임피던스와 매칭된 터미네이션 저항(termination resistor)을 제공함으로써 신호 반사를 억제할 수 있다.
본 발명의 목적은 데이터 입력 동작시 최적의 성능을 제공하는 집적 회로를 제공하는데 있다.
본 발명의 목적은 ODT 정보를 이용하여 데이터를 입력하는 집적 회로를 제공하는 데 있다.
본 발명의 실시 예에 따른 집적회로는, 외부로부터 데이터를 입력 받는 패드; 상기 외부로부터 입력된 온다이 터미네이션(이하, "ODT") 정보를 근거로 하여 상기 패드에 터미네이션 저항을 연결하는 ODT 회로; 기준 전압을 이용하여 상기 패드에 입력된 데이터를 판별하고, 상기 판별된 데이터를 저장하는 입력 버퍼; 및 상기 ODT 정보를 근거로 하여 상기 기준 전압을 발생하는 기준 전압 발생기를 포함한다.
실시 예에 있어서, 상기 ODT 정보는 ODT 동작 수행 여부를 지시하는 ODT 온오프 정보, 풀업 터미네이션 혹은 풀다운 터미네이션과 관련된 터미네이션 정보, ODT 저항 값을 지시하는 저항 정보를 포함한다.
실시 예에 있어서, 상기 ODT 온오프 정보, 상기 터미네이션 정보, 상기 저항 정보 중 적어도 하나는 모드 레지스터 셋으로 설정된다.
실시 예에 있어서, 상기 ODT 회로는 상기 ODT 정보를 근거로 하여 상기 패드와 전원 전압 사이에 연결된 상기 터미네이션 저항을 제공하는 풀업 터미네이션 회로를 더 포함한다.
실시 예에 있어서, 상기 ODT 회로는 상기 ODT 정보를 근거로 하여 상기 패드와 접지 전압 사이에 연결된 상기 터미네이션 저항을 제공하는 풀다운 터미네이션 회로를 더 포함한다.
실시 예에 있어서, 상기 ODT 회로는, 상기 ODT 정보를 근거로 하여 상기 패드와 전원 전압 사이에 연결된 상기 터미네이션 저항을 제공하는 풀업 터미네이션 회로; 및 상기 ODT 정보를 근거로 하여 상기 패드와 접지 전압 사이에 연결된 상기 터미네이션 저항을 제공하는 풀다운 터미네이션 회로를 더 포함하고, 상기 ODT 정보에 따라 상기 풀업 터미네이션 회로 및 상기 풀다운 터미네이션 회로는 중 어느 하나가 활성화된다.
실시 예에 있어서, 상기 집적 회로는 모바일 디램(mobile dram)이다.
실시 예에 있어서, 상기 기준 전압 발생기는, 상기 ODT 정보를 근거로 하여 전원 전압을 분배함으로써 상기 기준 전압을 발생하는 전압 분배기를 포함한다.
실시 예에 있어서, 상기 ODT 정보가 ODT 오프를 지시할 때, 상기 기준 전압은 상기 전원 전압의 절반 값이다.
실시 예에 있어서, 상기 ODT 정보가 풀업 터미네이션을 지시할 때, 상기 기준 저압은 상기 전원 전압의 절반 값보다 작은 값이다.
실시 예에 있어서, 상기 ODT 정보가 풀다운 터미네이션을 지시할 때, 상기 기준 전압은 상기 전원 전압의 절반 값보다 큰 값이다.
실시 예에 있어서, 상기 기준 전압 발생기는 상기 ODT 정보를 근거로 하여 상기 외부로부터 외부 기준 전압을 입력 받는다.
실시 예에 있어서, 상기 기준 전압 발생기는, 상기 ODT 정보를 근거로 하여 전원 전압을 분배함으로써 내부 기준 전압을 발생하는 전압 분배기; 및 상기 ODT 정보 중 ODT 온오프 정보를 근거로 하여 상기 외부 기준 전압과 상기 내부 기준 전압 중 어느 하나를 상기 기준 전압으로 선택하는 스위치를 포함한다.
실시 예에 있어서,상기 입력 버퍼에서 상기 판별된 데이터를 입력 받는 내부 회로; 상기 내부 회로로부터 출력되는 데이터를 저장하고, 상기 저장된 데이터를 상기 패드를 통하여 상기 외부로 출력하는 출력 버퍼를 더 포함하고, 상기 ODT 회로는 상기 출력 버퍼의 내부에 존재한다.
본 발명의 실시 예에 따른 적어도 하나의 메모리 장치 및 상기 적어도 하나의 메모리 장치를 제어하는 메모리 제어기를 포함하는 집적 회로의 데이터 입력 방법은: 상기 적어도 하나의 메모리 장치에서 상기 메모리 제어기로부터 출력된 ODT(on-die termination) 정보를 입력 받는 단계; 상기 ODT 정보에 따라 기준 전압을 발생하는 단계; 상기 ODT 정보를 근거로 하여 온다이 터미네이션을 수행하는 단계; 및 상기 기준 전압을 이용하여 데이터 패드들에 입력된 데이터를 판별하는 단계를 포함하고, 상기 ODT 정보는, ODT 동작 수행 여부를 지시하는 ODT 온오프 정보, 풀업 터미네이션 혹은 풀다운 터미네이션과 관련된 터미네이션 정보, ODT 저항 값을 지시하는 저항 정보를 포함한다.
상술한 바와 같이 본 발명에 따른 집적 회로는 ODT 정보를 근거로 하여 기준 전압을 발생하고, 발생된 기준 전압을 이용하여 데이터를 판별함으로써, 데이터 입력 동작시 동작 주파수에 따라 최적의 성능을 꾀할 수 있다.
도 1은 본 발명의 실시 예에 다른 집적 회로에 대한 제 1 실시 예를 예시적으로 보여주는 블록도이다.
도 2는 도 1에 도시된 ODT 회로를 예시적으로 보여주는 블록도이다.
도 3은 도 1에 도시된 기준 전압 발생기를 예시적으로 보여주는 블록도이다.
도 4는 본 발명의 실시 예에 따른 풀다운 터미네이션시 ODT 정보에 따른 기준 전압을 예시적으로 보여주는 표이다.
도 5는 본 발명의 실시 예에 따른 ODT 정보에 근거로 하여 기준 전압의 개략적인 변화를 보여주는 도면이다.
도 6은 본 발명의 실시 예에 따른 집적 회로의 데이터 입력 방법을 예시적으로 보여주는 흐름도이다.
도 7은 본 발명의 실시 예에 따른 집적 회로에 대한 제 2 실시 예를 예시적으로 보여주는 블록도이다.
도 8은 도 7에 도시된 기준 전압 발생기를 예시적으로 보여주는 블록도이다.
도 9는 본 발명의 실시 예에 따른 메모리 시스템을 예시적으로 보여주는 도면이다.
도 10은 도 9에 도시된 메모리 장치를 예시적으로 보여주는 블록도이다.
도 11은 본 발명의 실시 예에 따른 모바일 장치를 예시적으로 보여주는 블록도이다.
아래에서는 도면들을 이용하여 본 발명의 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 본 발명의 내용을 명확하고 상세하게 기재할 것이다.
본 발명의 실시 예에 따른 집적 회로는 ODT(on-die termination) 정보를 근거로 하여 데이터 판별을 위한 기준 전압을 가변/변경/변화/조절/조정/제어함으로써, 동작 주파수에 따라 최적의 성능을 갖는 입력 동작을 제공할 수 있다.
도 1은 본 발명의 실시 예에 다른 집적 회로(100)에 대한 제 1 실시 예를 예시적으로 보여주는 블록도이다. 도 1을 참조하면, 집적 회로(100)는 내부 회로(101), 데이터 패드(DQ PAD, 102), 입력 버퍼(111), 출력 버퍼(112), ODT 회로(ODT circuit, 120), 및 기준 전압 발생기(130)를 포함한다. 도 1에서는 설명의 편의를 위하여 하나의 데이터 패드(102)만 도시하였으나, 집적 회로(100)는 복수의 데이터 패드들을 구비할 것이다.
내부 회로(101)는 데이터 패드(102, 혹은 "패드")에 입출력되는 데이터를 저장하거나 처리하기 위한 장치일 수 있다. 예를 들어, 내부 회로(101)는 휘발성 메모리 장치 혹은 비휘발성 메모리 장치의 일부 일 수 있다. 한편, 내부 회로(101)는 ODT를 이용하는 임의의 인터페이스일 수 있다.
입력 버퍼(111)는 쓰기 동작시(데이터 입력 동작시) 데이터 패드(102)를 통하여 외부의 데이터를 입력 받고, 기준 전압(VREF)을 근거로 데이터를 판별하고, 판별된 데이터를 내부 회로(101)에 전송할 것이다.
출력 버퍼(112)는 읽기 동작시(데이터 출력 동작시) 내부 회로(101)로부터 읽혀진 데이터를 입력 받고, 데이터 패드(102)로 전송할 것이다.
도 1에서 하나의 데이터 패드(102)에 입력 버퍼(111)와 출력 버퍼(112)에 연결되었다. 하지만 본 발명이 반드시 여기에 제한될 필요는 없다. 본 발명은 입력 버퍼(111)에 대응하는 데이터 패드와 출력 버퍼(112)에 대응하는 데이터 패드를 별도로 구비하도록 구현될 수 있다.
ODT 회로(120)는 쓰기 동작 혹은 읽기 동작시 임피턴스 매칭(impedance matching)을 위하여 ODT 정보(ODT_INF)를 근거로 하여 신호 라인(103)에 터미네이션 저항(termination resistance)을 제공한다. 여기서 ODT 정보는 ODT 온오프 여부를 지시하는 ODT 온오프 정보, 풀업(pull-up) 터미네이션 혹은 풀다운(pull-down) 터미네이션과 관련된 터미네이션 정보, ODT 저항값을 지시하는 저항 정보를 포함할 수 있다. 풀업 터미네이션은 전원 전압(VDDQ,도시되지 않음)과 신호 라인(103) 사이에 터미네이션 저항을 포함하고, 풀다운 터미네이션은 신호 라인(103)과 접지 전압(VSSQ, 도시되지 않음) 사이의 터미네이션 저항을 포함할 것이다.
실시 예에 있어서, ODT 정보(ODT_INF)는 쓰기 동작 혹은 읽기 동작 시작 전 혹은 시작과 동시에 입력될 것이다. 도시되지 않았지만 ODT 정보(ODT_INF)는 모드 레지스터 셋(mode register set; MRS)으로 설정될 수 있다.
실시 예에 있어서, ODT 정보(ODT_INF)는 특정한 패드(이하, ODT 패드)를 통하여 입력될 수 있다. 다른 실시 예에 있어서, ODT 정보(ODT_INF)는 커맨드 패드를 통하여 입력될 수 있다.
기준 전압 발생기(130)는 ODT 정보(ODT_INF)를 근거로 기준 전압(VREF)을 발생할 것이다. 여기서 기준 전압(VREF)은 데이터 판별을 위한 전압으로써, ODT 정보(ODT_INF)에 따라 가변/변경/변화/조정/조절/제어될 것이다. 즉, ODT 정보(ODT_INF)를 근거로 하여 최적의 기준 전압(VREF)이 발생될 것이다.
일반적인 집적 회로는 ODT 턴온 상태를 기준으로 내부 마진 및 기준 전압 레벨을 결정하였기 때문에, ODT 턴오프 상태에서 최적의 특성을 기대하기 어렵다. 반면에, 본 발명의 실시 예에 따른 집적 회로(100)는 ODT 정보(ODT_INF)를 근거로 기준 전압(VREF)을 발생함으로써, 종래의 그것과 비교하여 최적의 특성을 기대할 수 있다.
도 2는 도 1에 도시된 ODT 회로(120)를 예시적으로 보여주는 블록도이다. 도 2를 참조하면, ODT 회로(120)는 풀업 터미네이션 회로(122), 풀다운 터미네이션 회로(124)를 포함한다.
풀업 터미네이션 회로(122)는 전원 전압(VDDQ)과 신호 라인(103) 사이에 연결되고, ODT 정보(ODT_INF)를 근거로 하여 적어도 풀업 저항을 전원 전압(VDDQ)과 신호 라인(103) 사이에 연결할 것이다. 아래에서는 풀업 터미네이션 회로(122)에 의해 신호 라인(103)에 연결된 풀업 저항의 저항값을 RODT_PU이라고 하겠다.
풀다운 터미네이션 회로(124)는 신호 라인(103)과 접지 전압(VSSQ) 사이에 연결되고, ODT 정보(ODT_INF)를 근거로 하여 적어도 풀다운 저항을 신호 라인(103)과 접지 전압(VSSQ) 사이에 연결할 것이다. 아래에서는 풀다운 터미네이션 회로(124)에 의해 신호 라인(130)에 연결된 풀다운 저항의 저항값을 RODT_PD이라고 하겠다.
도 2에 도시된 ODT 회로(120)는 풀업 터미네이션 회로(122) 및 풀다운 터미네이션 회로(124)를 포함한다. 그러나 본 발명이 반드시 여기에 제한될 필요는 없다. 본 발명의 실시 예에 따른 ODT 회로(120)는 풀업 터미네이션 회로 및 풀다운 터미네이션 회로 중 적어도 하나를 포함하도록 구현될 수 있다.
실시 예에 있어서, ODT 회로(120)는 ODT 정보(ODT_INF)를 근거로 하여 실시간으로 온다이 터미네이션 동작을 수행하도록 구현될 수 있다.
실시 예에 있어서, ODT 정보(ODT_INF)에 따라 풀업 터미네이션 회로(122) 및 풀다운 터미네이션 회로(124) 중 어느 하나가 활성화될 것이다.
본 발명의 실시 예에 따른 ODT 회로(120)는 ODT 정보(ODT_INF)를 이용하여 풀업 터미네이션을 수행하거나 풀다운 터미네이션을 수행할 수 있다.
도 3은 도 1에 도시된 기준 전압 발생기(130)에 대한 제 1 실시 예를 보여주는 블록도이다. 도 3을 참조하면, 기준 전압 발생기(130)는 입력된 ODT 정보(ODT_INF)를 근거로 하여 전원 전압(VDDQ)과 접지 전압(VSSQ) 사이의 전압을 분배함으로써 기준 전압(VREF)을 발생하는 전압 분배기(138)를 포함한다.
실시 예에 있어서, 전압 분배기(138)는 ODT 오프를 지시하는 ODT 정보(ODT_INF(OFF))을 입력 받고, 제 1 기준 전압(VREF1)을 출력한다. 여기서, 제 1 기준 전압(VREF1)은 전원 전압(VDDQ)의 절반이다.
실시 예에 있어서, 전압 분배기(138)는 풀업 터미네이션을 지시하는 ODT 정보(ODT_INF(PU))을 입력 받고, 제 2 기준 전압(VREF2)를 출력한다. 여기서, 제 2 기준 전압(VREF2)은 제 1 기준 전압(VREF1)보다 작을 것이다.
실시 예에 있어서, 전압 분배기(138)는 풀다운 터미네이션을 지시하는 ODT 정보(ODT_INF(PD))을 입력 받고, 제 3 기준 전압(VREF3)를 출력한다. 여기서, 제 3 기준 전압(VREF3)은 제 1 기준 전압(VREF1)보다 클 것이다.
도 3에 도시된 기준 전압 발생기(130)는 3개의 기준 전압들(VREF1, VREF2, VREF3)을 발생한다. 그러나 본 발명에서 발생되는 기준 전압들의 개수는 여기에 제한되지 않을 것이다. 본 발명의 실시 예에 따른 기준 전압 발생기(130)는 입력된 ODT 정보(ODT_INF)를 근거로 다양한 종류의 기준 전압들을 발생할 수 있다.
한편, 본 발명의 기준 전압 발생기(130)는 3종류(오프 전용/풀업 터미네이션 전용/풀다운 터미네이션 전용)의 기준 전압 발생기들로 구현될 수 있다.
도 4는 도 1에 도시된 기준 전압 발생기(130)에 대한 제 2 실시 예를 보여주는 블록도이다. 도 4를 참조하면, 기준 전압 발생기(130a)는 제 1 기준 전압 발생기(131), 제 2 기준 전압 발생기(132), 및 제 3 기준 전압 발생기(133)를 포함할 수 있다.
제 1 기준 전압 발생기(131)는 ODT 오프를 지시하는 ODT 정보(ODT_INF(OFF))을 입력 받고, 제 1 기준 전압(VREF1)을 출력한다. 여기서, 제 1 기준 전압(VREF1)은 전원 전압(VDDQ)의 절반이다.
제 2 기준 전압 발생기(132)는 풀업 터미네이션을 지시하는 ODT 정보(ODT_INF(PU))을 입력 받고, 제 2 기준 전압(VREF2)를 출력한다. 여기서, 제 2 기준 전압(VREF2)은 제 1 기준 전압(VREF1)보다 작을 것이다.
제 3 기준 전압 발생기(133)는 풀다운 터미네이션을 지시하는 ODT 정보(ODT_INF(PD))을 입력 받고, 제 3 기준 전압(VREF3)를 출력한다. 여기서, 제 3 기준 전압(VREF3)은 제 1 기준 전압(VREF1)보다 클 것이다.
본 발명의 실시 예에 따른 기준 전압 발생기(130a)는 ODT 여부 혹은 ODT 종류에 대응하는 별도의 기준 전압 발생기들(131, 132, 133)을 구비할 수 있다.
아래에서는 풀다운 터미네이션(혹은, VDDQ termination)의 경우에 있어서, 기준 전압(VREF3, "제 3 기준 전압")을 발생하는 방법에 대하여 설명하도록 하겠다. 아래에서는 설명의 편의를 위하여 ODT 저항값이 출력 버퍼(112, 도 1 참조)의 구동 능력을 지시하는 온저항값(RON)이라고 가정하겠다. ODT 저항값은 온저항값(RON)을 이용하여 구현되기 때문에 대개 온저항값(RON)보다 같거나 작다.
도 5는 본 발명의 실시 예에 따른 풀다운 터미네이션시 ODT 정보(ODT_INF)에 따른 기준 전압(VREF; 도 3 및 도 4의 VREF3)를 예시적으로 보여주는 표이다. 여기서 기준 전압(VREF)은 아래의 수학식을 만족한다고 가정할 것이다.
Figure pat00001
여기서, RODT_PD는 풀다운 저항값이고, RON는 온저항값이고, VDDQ는 전원 전압 값이다.
도 5를 참조하면, 풀다운 저항값(RODT_PD)이 240Ω에서 120Ω으로 감소할 때 기준 전압(VREF)은 증가하고, 온저항값(RON)이 증가할수록 기준 전압(VREF)은 증가할 것이다.
유사하게, 풀업 터미네이션(혹은, VSSQ termination)의 경우 기준 전압(VREF; 도 3 및 도 4의 VREF2, "제 2 기준 전압")은 아래의 수학식을 만족할 수 있다.
Figure pat00002
여기서, RODT_PU는 풀업 저항값이고, RON는 온저항값이고, VDDQ는 전원 전압 값이다.
도 6은 본 발명의 실시 예에 따른 ODT 정보(ODT_INF)에 근거로 하여 기준 전압(VREF)의 개략적인 변화를 보여주는 도면이다. 도 6을 참조하면, 집적 회로(도 1 참조, 100)의 동작 주파수가 저주파일 때, ODT 정보(ODT_INF)는 ODT 오프를 지시할 것이다. 이때, 기준 전압(VREF)은 제 1 기준 전압(VREF1)이다. 여기서 제 1 기준 전압(VREF1)은 전원 전압(VDDQ)의 절반(VDDQ/2)일 것이다.
또한, ODT 정보(ODT_INF)가 풀업 터미네이션(혹은, VSSQ termination)을 지시할 때, 기준 전압(VREF)은 제 2 기준 전압(VREF2)이다. 여기서 제 2 기준 전압(VREF2)은 제 1 기준 전압(VREF1; VDDQ/2)보다 작을 것이다.
또한, ODT 정보(ODT_INF)가 풀다운 터미네이션(혹은, VDDQ termination)을 지시할 때, 기준 전압(VREF)은 제 3 기준 전압(VREF3)이다. 여기서 제 3 기준 전압(VREF3)은 제 1 기준 전압(VREF2; VDDQ/2)보다 클 것이다.
본 발명의 실시 예에 따른 기준 전압(VREF)은 ODT 정보(ODT_INF)에 근거로 하여 가변 될 수 있다.
도 7은 본 발명의 실시 예에 따른 집적 회로의 데이터 입력 방법을 예시적으로 보여주는 흐름도이다. 도 1 내지 도 7을 참조하면, 데이터 입력 방법은 다음과 같다. 집적 회로(100, 도 1 참조)의 입력 동작(혹은, 쓰기 동작)시 ODT 정보(ODT_INF)가 입력된다(S110). 여기서 ODT 정보(ODT_INF)는 ODT 온오프 정보, 터미네이션 정보, ODT 저항값 등을 포함할 수 있다. ODT 정보(ODT_INF)에 근거로 하여 모드 레지스터 셋이 설정될 수 있다. 기준 전압 발생기(130, 도 3참조)는 ODT 정보(ODT_INF)를 근거로 하여 디폴트 기준 전압(예를 들어, VDDQ/2)의 트림 동작을 수행함으로써 기준 전압(VREF)을 발생할 것이다(S120). 발생된 기준 전압(VREF)을 이용하여 데이터 패드(102, 도 1 참조)로부터 입력된 데이터가 판별될 것이다.
본 발명의 실시 예에 따른 데이터 입력 방법은, ODT 정보(ODT_INF)를 근거로 하여 발생된 기준 전압(VREF)을 데이터 판별하는데 이용할 것이다.
한편, 도 1에 도시된 ODT 회로(120)는 출력 버퍼(112) 외부에 존재하였다. 하지만 본 발명이 반드시 여기에 제한되지 않을 것이다. 본 발명의 ODT 회로는 출력 버퍼의 내부에 존재하도록 구현될 수 있다.
도 8은 본 발명의 실시 예에 따른 집적 회로(100a)에 대한 제 2 실시 예를 보여주는 블록도이다. 도 8를 참조하면, 집적 회로(100a)는, 도 1에 도시된 집적 회로(100)와 비교하여 ODT 회로(112_2)가 출력 버퍼(112a)의 내부에 존재하는 것을 제외하고 동일할 것이다.
본 발명의 실시 예에 따른 집적 회로(100a)는 출력 버퍼(112a)의 저항값(예를 들어, RON)을 이용하도록 ODT 회로(112_2)를 구성할 수 있다.
한편, 도 1 내지 도 7에서는 집적 회로(100, 100a)의 내부에서 기준 전압(VREF)이 발생 되었다. 하지만 본 발명이 반드시 여기에 제한될 필요는 없다. 본 발명의 기준 전압(VREF)은 외부로부터 입력될 수도 있다.
도 9는 본 발명의 실시 예에 따른 집적 회로에 대한 제 3 실시 예를 예시적으로 보여주는 블록도이다. 도 9를 참조하면, 집적 회로(200)는 내부 회로(201), 데이터 패드(DQ PAD, 202), 기준 전압 패드(VREF PAT, 206), 입력 버퍼(211), 출력 버퍼(212), ODT 회로(ODT circuit, 220), 및 기준 전압 발생기(230)를 포함한다. 집적 회로(220)는 기준 전압 패드(206) 및 기준 전압 발생기(230)를 제외하고 도 1에 도시된 집적 회로(100)와 동일하게 구현될 것이다.
실시 예에 있어서, 기준 전압 패드(206)는 외부로부터 외부 기준 전압(VREF_ext)을 입력 받는다.
실시 예에 있어서, 기준 전압 발생기(230)는 기준 전압 패드(206)로부터 입력된 외부 기준 전압(VREF_ext) 및 ODT 정보(ODT_INF)를 근거로 발생된 내부 기준 전압(VREF_int) 중 어느 하나를 기준 전압(VREF)으로 출력할 것이다.
도 10은 도 9에 도시된 기준 전압 발생기(230)를 예시적으로 보여주는 블록도이다. 도 10을 참조하면, 기준 전압 발생기(230)는 전압 분배기(238), 및 스위치(239)를 포함한다.
전압 분배기(138)는 풀업 터미네이션을 지시하는 ODT 정보(ODT_INF(PU)) 혹은 풀다운 터미네이션을 지시하는 ODT 정보(ODT_INF(PD))을 입력 받아 대응하는 내부 기준 전압(VREF_int)을 발생할 수 있다.
스위치(239)는 ODT 온오프 정보(ODT_INF(OFF))를 근거로 하여 외부 기준 전압(VREF_ext) 및 내부 기준 전압(VREF_int) 중 어느 하나를 기준 전압(VREF)으로 선택할 것이다. 예를 들어, ODT 오프 정보(ODT_INF(OFF))가 ODT 오프를 지사할 때, 스위치(239)는 외부 기준 전압(VREF_ext)을 기준 전압(VREF)으로 선택할 것이다. 여기서 외부 기준 전압(VREF_ext)은 디폴트 기준 전압 값으로 전원 전압(VDDQ)의 절반(VDDQ/2)일 수 있다.
다른 실시 예에 있어서, 집적 회로(100, 200)의 ODT 회로(130, 230)의 제어 능력을 벗어난 보다 정밀한 기준 전압(VREF)이 필요할 경우, ODT 온오프 정보(ODT_INF(OFF)는 외부 기준 전압(VREF_ext)을 입력 받도록 지시하는 정보를 포함할 수 있다.
본 발명의 실시 예에 따른 기준 전압 발생기(230)는 ODT 온오프 정보(ODT_INF(OFF))을 근거로 하여 외부 기준 전압(VREF_ext) 및 내부 기준 전압(VREF_int) 중 어느 하나를 기준 전압(VREF)으로 출력할 수 있다.
도 11은 본 발명의 실시 예에 따른 메모리 시스템에 대한 제 1 실시 예를 보여주는 도면이다. 도 11을 참조하면, 메모리 시스템(1000)은 적어도 하나의 메모리 장치(1100) 및 그것을 제어하는 메모리 제어기(1200)를 포함한다. 메모리 제어기는 클록(CLK), 커맨드(CMD), 어드레스(ADDR)에 따라 메모리 장치(1100)로/로부터 데이터(DQ)/ 데이터 스트로브 신호(DQS)을 입출력할 것이다. 특히, 메모리 장치(1100)는 메모리 제어기(1200)로부터 출력된 ODT 정보(ODT_INF)에 근거로 하여 기준 전압(VREF)을 발생하는 기준 전압 발생기(1130)를 포함할 것이다. 여기서 기준 전압(VRFEF)은 입력된 데이터의 논리 값을 판별하기 위한 전압이다.
실시 예에 있어서, ODT 정보(ODT_INF)는 데이터(DQ) 라인과 다른 신호 라인을 통하여 입력될 수 있다.
다른 실시 예에 있어서, ODT 정보(ODT_INF)는 적어도 하나의 데이터(DQ) 라인을 통하여 입력될 수 있다.
실시 예에 있어서, 메모리 제어기(1200)는 외부 기준 전압(VREF_ext)을 발생하고, 외부 기준 전압(VREF_ext)을 메모리 장치(1100)로 전송할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템(1000)은 ODT 정보(ODT_INF) 근거로 기준 전압(VREF)을 발생할 수 있다.
도 12는 도 10에 도시된 메모리 장치(1100)를 예시적으로 보여주는 블록도이다. 도 12를 참조하면, 메모리 장치(1100)는 ODT 버퍼(1110), 데이터 출력 버퍼(1112), 데이터 입력 버퍼(1111), 어드레스 버퍼(1140), ODT 회로(1120), 기준 전압 발생기(1130), 메모리 코어(1150), 커맨드 디코더(1160), 레이턴시 회로(1165), 클록 동기 회로(1170) 및 를 포함한다.
메모리 코어(1150)는 데이터 입력 버퍼(1111)로부터 제공된 쓰기 데이터를 저장하고, 읽기 데이터를 발생하여 데이터 출력 버퍼(1112)에 제공한다. 메모리 코어(1150)는 데이터를 저장하는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이(1151), 어드레스 버퍼(1140)로부터 입력된 로우 어드레스(RA)를 디코딩하여 메모리 셀 어레이(1151)의 워드 라인을 선택하기 위한 로우 디코더(1152), 어드레스 버퍼(1140)로부터 입력된 컬럼 어드레스(CA)를 디코딩하여 메모리 셀 어레이(1151)의 적어도 하나의 비트 라인을 선택하기 위한 컬럼 디코더(1153), 및 선택된 메모리 셀들에 저장된 데이터를 감지하여 상기 읽기 데이터를 발생하기 위한 감지 증폭기(1154)를 포함할 수 있다.
어드레스 버퍼(1140)는 메모리 컨트롤러부터 어드레스 패드(1106)를 통하여 입력된 어드레스 신호(ADDR)에 기초하여 로우 디코더(1152)에 로우 어드레스(RA)를 제공하고, 컬럼 디코더(1153)에 컬럼 어드레스(CA)를 제공할 수 있다.
커맨드 디코더(1160)는 상기 메모리 컨트롤러로부터 커맨드 패드(1105)를 통하여 입력된 커맨드 신호(CMD), 예를 들어, 쓰기 인에이블 신호, 로우 어드레스 스트로브 신호, 컬럼 어드레스 스트로브 신호, 칩 선택 신호 등을 디코딩하여 커맨드 신호(CMD)에 상응하는 제어 신호를 발생할 수 있다.
메모리 장치(1100)는 모드 레지스터 셋을 위한 모드 레지스터를 더 포함할 수 있다. 클록 동기 회로(1170)는 클록 패드(1107)를 통하여 외부 클록 신호(CLK)를 입력받고, 외부 클록 신호(CLK)에 동기된 내부 클록 신호를 레이턴시 회로(1165) 및 데이터 출력 버퍼(1112)에 제공할 수 있다. 클록 동기 회로(1170)는 지연 동기 루프(DLL) 또는 위상 고정 루프를 포함할 수 있다.
데이터 출력 버퍼(1112) 및 데이터 입력 버퍼(1111)는 외부 데이터 패드(1102)에 연결된다. 데이터 출력 버퍼(1112)는 상기 메모리 컨트롤러에 데이터 패드(1102)를 통하여 상기 읽기 데이터를 전송하고, 데이터 입력 버퍼(1111)는 상기 메모리 컨트롤러로부터 데이터 패드(1102)를 통하여 상기 쓰기 데이터를 수신할 수 있다. 설명의 편의상, 도 10에는 데이터 패드(1102), 데이터 출력 버퍼(1112) 및 데이터 입력 버퍼(1111)가 각각 하나씩 도시되어 있지만, 메모리 장치(1100)는 복수의 데이터 패드들, 데이터 입력 버퍼들 및 데이터 출력 버퍼들을 포함한다. 또한, 메모리 장치(1100)는 복수의 어드레스 핀들 및 커맨드 핀들을 포함할 수 있다.
ODT 회로(1120)는 데이터 출력 버퍼(1112) 및 데이터 입력 버퍼(1111)와 함께 데이터 패드(1102)에 연결된다. 설명의 편의상, 도 10에는 데이터 패드(1102) 및 ODT 회로(1120)가 하나씩 도시되어 있으나, 메모리 장치(1100)는 복수의 데이터 패드들 및 이에 각각 연결된 복수의 ODT 회로들을 포함하거나, 복수의 데이터 패드(1102)이 하나의 ODT 회로를 공유할 수 있다. 또한, 메모리 장치(1100)는 데이터 스트로브 핀, 데이터 마스크 핀, 종단 데이터 스트로브 핀 등을 더 포함할 수 있고, 이들에 각각 또는 공유하여 연결된 ODT 회로들을 더 포함할 수 있다.
ODT 회로(1120)는 ODT 버퍼(1110)로부터 입력된 ODT 정보 (ODT_INF)에 응답하여 터미네이션 저항의 저항값을 가변/변경/변화/조정/조절/제어할 수 있다. ODT 버퍼(1110)는 메모리 제어기(1200, 도 11 참조)로부터 ODT 정보(ODT_INF)를 입력받고, ODT 정보(ODT_INF)를 버퍼링하여 ODT 회로(1120)에 제공할 수 있다.
기준 전압 발생기(1130)는 ODT 버퍼(1110)로부터 입력된 ODT 정보 (ODT_INF)에 응답하여 기준 전압(VREF)을 가변/변경/변화/조정/조절/제어할 수 있다. 기준 전압 발생기(1130)는 ODT 정보(ODT_INF)을 근거로 기준 전압을 발생하도록 구현될 수 있다.
다른 실시 예에 있어서, 버퍼링된 온다 터미네이션 정보(ODT_INF)를 근거로 모드 레지스터 셋(MRS)가 설정될 수도 있다. 도시되지 않았지만, ODT 회로(1120) 및 기준 전압 발생기(1130)는 모드 레지스터 셋(MRS)의 설정된 정보를 근거로 하여 동작되도록 구현될 수도 있다.
실시 예에 있어서, 메모리 장치(1100)는 도 10에 도시되지 않았지만, 외부로부터 외부 기준 전압(VREF_ext, 도 7 및 도 8 참조)을 입력 받도록 구현될 수 있다. 이때 메모리 장치(1100)는 도 7에 설명된 집적 회로(200)의 동작과 동일하게 동작하도록 구현될 수 있다.
본 발명의 실시 예에 따른 메모리 장치(1100)는 버퍼링된 ODT 정보(ODT_INF)를 근거로 하여 기준 전압(VREF)을 발생하고, 발생된 기준 전압(VREF)을 이용하여 입력된 쓰기 데이터를 판별할 수 있다.
한편, 본 발명의 ODT 정보(ODT_INF)는 명령 형태로 입력될 수 있다.
도 13은 본 발명의 실시 예에 따른 메모리 시스템에 대한 제 2 실시 예를 보여주는 도면이다. 도 13을 참조하면, 메모리 시스템(1000a)은 멀티플렉서(1101a)에서 명령(CMD)과 ODT 신호(ODT)를 조합함으로써 ODT 정보(ODT_INF)를 입력 받고, 입력된 ODT 정보(ODT_INF)에 근거로 하여 기준 전압(VREF)을 발생하는 기준 전압 발생기(1130a)를 포함할 수 있다.
도 14는 본 발명의 실시 예에 따른 모바일 장치(2000)에 대한 제 1 실시 예를 보여주는 블록도이다. 도 14를 참조하면, 모바일 장치(2000)는 어플리케이션 프로세서(2100), 통신 모듈(2200), 디스플레이/터치 모듈(2300), 저장 장치(2400), 및 모바일 디램(2500)를 포함한다.
어플리케이션 프로세서(2100)는 모바일 장치(2000)의 전반적인 동작을 제어한다. 통신 모듈(2200)은 외부와의 유선/무선 통신을 제어하도록 구현될 것이다. 디스플레이/터치 모듈(2300)은 어플리케이션 프로세서(2100)에서 처리된 데이터를 디스플레이하거나, 터치 패널로부터 데이터를 입력 받도록 구현될 것이다.
저장 장치(2400)는 사용자의 데이터를 저장하도록 구현될 것이다. 저장 장치(2400)는 eMMC, SSD, UFS 장치일 수 있다.
모바일 디램(2500)은 모바일 장치(2100)의 처리 동작 시 필요한 데이터를 임시로 저장하도록 구현될 수 있다. 모바일 디램(2500)은 도 1에 도시된 집적 회로(100) 및 도 7에 도시된 집적 회로(200) 중 어느 하나로 구현될 수 있다. 모바일 디램(2500)은 ODT 정보(ODT_INF)를 근거로 하여 기준 전압(VREF)을 발생하는 기준 전압 발생기(2530)를 포함할 수 있다. 실시 예에 있어서, 모바일 디램(2500)은 LPDDR(low power DDR) 시리즈 중 어느 하나일 수 있다.
한편, 본 발명의 ODT 정보(ODT_INF)는 모바일 디램에서 내부적으로 발생 될 수도 있다.
도 15는 본 발명의 실시 예에 따른 모바일 장치(2000a)에 대한 제 2 실시 예를 보여주는 블록도이다. 도 15를 참조하면, 모바일 장치(2000a)는 어플리케이션 프로세서(2100a), 통신 모듈(2200), 디스플레이/터치 모듈(2300), 저장 장치(2400), 및 모바일 디램(2500a)를 포함한다. 기준 전압 발생기(2530a)는 내부적으로 발생된 ODT 정보(ODT_INF)를 근거로 하여 기준 전압(VREF)을 발생할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템 혹은 저장 장치는 다양한 형태들의 패키지를 이용하여 실장 될 수 있다. 실시 예에 있어서, 본 발명의 실시 예에 따른 메모리 시스템 혹은 저장 장치는 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP), 등과 같은 패키지들을 이용하여 실장될 수 있다.
한편, 상술 된 본 발명의 내용은 발명을 실시하기 위한 구체적인 실시 예들에 불과하다. 본 발명은 구체적이고 실제로 이용할 수 있는 수단 자체뿐 아니라, 장차 기술로 활용할 수 있는 추상적이고 개념적인 아이디어인 기술적 사상을 포함할 것이다.
100, 100a, 200: 집적 회로
1100: 메모리 장치
120, 112-2, 220, 1120: ODT 회로
130, 130a, 230, 1130, 1130a: 기준 전압 발생기
102, 202: 데이터 패드
103: 신호 라인
111, 211, 1111: 입력 버퍼
112, 112a, 212, 1112: 출력 버퍼
101, 201: 집적회로
ODT_INF: ODT 정보
1000, 1000a: 메모리 시스템
2000, 2000a: 모바일 장치
2500, 2500a: 모바일 디램

Claims (10)

  1. 외부로부터 데이터를 입력 받는 패드;
    상기 외부로부터 입력된 ODT(on-die termination) 정보를 근거로 하여 상기 패드에 터미네이션 저항을 연결하는 ODT 회로;
    기준 전압을 이용하여 상기 패드에 입력된 데이터를 판별하고, 상기 판별된 데이터를 저장하는 입력 버퍼; 및
    상기 ODT 정보를 근거로 하여 상기 기준 전압을 발생하는 기준 전압 발생기를 포함하는 집적 회로.
  2. 제 1 항에 있어서,
    상기 ODT 정보는 ODT 동작 수행 여부를 지시하는 ODT 온오프 정보, 풀업 터미네이션 혹은 풀다운 터미네이션과 관련된 터미네이션 정보, ODT 저항 값을 지시하는 저항 정보를 포함하는 집적 회로.
  3. 제 1 항에 있어서,
    상기 ODT 회로는,
    상기 ODT 정보를 근거로 하여 상기 패드와 전원 전압 사이에 연결된 상기 터미네이션 저항을 제공하는 풀업 터미네이션 회로; 및
    상기 ODT 정보를 근거로 하여 상기 패드와 접지 전압 사이에 연결된 상기 터미네이션 저항을 제공하는 풀다운 터미네이션 회로를 더 포함하고,
    상기 ODT 정보에 따라 상기 풀업 터미네이션 회로 및 상기 풀다운 터미네이션 회로는 중 어느 하나가 활성화되는 집적 회로.
  4. 제 1 항에 있어서,
    상기 기준 전압 발생기는,
    상기 ODT 정보를 근거로 하여 전원 전압을 분배함으로써 상기 기준 전압을 발생하는 전압 분배기를 포함하는 집적 회로.
  5. 제 4 항에 있어서,
    상기 ODT 정보가 ODT 오프를 지시할 때, 상기 기준 전압은 상기 전원 전압의 절반 값인 집적 회로.
  6. 제 4 항에 있어서,
    상기 ODT 정보가 풀업 터미네이션을 지시할 때, 상기 기준 저압은 상기 전원 전압의 절반 값보다 작은 값인 집적 회로.
  7. 제 4 항에 있어서,
    상기 ODT 정보가 풀다운 터미네이션을 지시할 때, 상기 기준 전압은 상기 전원 전압의 절반 값보다 큰 값인 집적 회로.
  8. 제 1 항에 있어서,
    상기 기준 전압 발생기는,
    상기 ODT 정보를 근거로 하여 전원 전압을 분배함으로써 내부 기준 전압을 발생하는 전압 분배기; 및
    상기 외부로부터 입력된 외부 기준 전압과 상기 내부 기준 전압 중 어느 하나를 상기 ODT 정보 중 ODT 온오프 정보를 근거로 하여 상기 기준 전압으로 선택하는 스위치를 포함하는 직접 회로.
  9. 제 1 항에 있어서,
    상기 입력 버퍼에서 상기 판별된 데이터를 입력 받는 내부 회로;
    상기 내부 회로로부터 출력되는 데이터를 저장하고, 상기 저장된 데이터를 상기 패드를 통하여 상기 외부로 출력하는 출력 버퍼를 더 포함하고,
    상기 ODT 회로는 상기 출력 버퍼의 내부에 존재하는 집적 회로.
  10. 적어도 하나의 메모리 장치 및 상기 적어도 하나의 메모리 장치를 제어하는 메모리 제어기를 포함하는 집적 회로의 데이터 입력 방법에 있어서:
    상기 적어도 하나의 메모리 장치에서 상기 메모리 제어기로부터 출력된 ODT(on-die termination) 정보를 입력 받는 단계;
    상기 ODT 정보에 따라 기준 전압을 발생하는 단계;
    상기 ODT 정보를 근거로 하여 온다이 터미네이션을 수행하는 단계; 및
    상기 기준 전압을 이용하여 데이터 패드들에 입력된 데이터를 판별하는 단계를 포함하고,
    상기 ODT 정보는, ODT 동작 수행 여부를 지시하는 ODT 온오프 정보, 풀업 터미네이션 혹은 풀다운 터미네이션과 관련된 터미네이션 정보, ODT 저항 값을 지시하는 저항 정보를 포함하는 데이터 입력 방법.
KR1020130085526A 2013-07-19 2013-07-19 집적 회로 및 그것의 데이터 입력 방법 KR102098243B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130085526A KR102098243B1 (ko) 2013-07-19 2013-07-19 집적 회로 및 그것의 데이터 입력 방법
US14/248,447 US9196325B2 (en) 2013-07-19 2014-04-09 Integrated circuit with on die termination and reference voltage generation and methods of using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130085526A KR102098243B1 (ko) 2013-07-19 2013-07-19 집적 회로 및 그것의 데이터 입력 방법

Publications (2)

Publication Number Publication Date
KR20150010459A true KR20150010459A (ko) 2015-01-28
KR102098243B1 KR102098243B1 (ko) 2020-05-26

Family

ID=52343469

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130085526A KR102098243B1 (ko) 2013-07-19 2013-07-19 집적 회로 및 그것의 데이터 입력 방법

Country Status (2)

Country Link
US (1) US9196325B2 (ko)
KR (1) KR102098243B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109473134A (zh) * 2017-09-08 2019-03-15 爱思开海力士有限公司 电子装置及其操作方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7486104B2 (en) 2006-06-02 2009-02-03 Rambus Inc. Integrated circuit with graduated on-die termination
US10317436B2 (en) 2015-06-06 2019-06-11 Apple Inc. Interface circuitry for bidirectional power connector
US9910482B2 (en) * 2015-09-24 2018-03-06 Qualcomm Incorporated Memory interface with adjustable voltage and termination and methods of use
JP6509711B2 (ja) * 2015-10-29 2019-05-08 東芝メモリ株式会社 不揮発性半導体記憶装置及びメモリシステム
US9984741B2 (en) * 2015-11-05 2018-05-29 Dell Products, Lp System and method of transferring data over available pins
KR102451996B1 (ko) 2016-03-31 2022-10-07 삼성전자주식회사 기준 전압의 셀프 트레이닝을 수행하는 수신 인터페이스 회로 및 이를 포함하는 메모리 시스템
KR102646905B1 (ko) * 2016-07-21 2024-03-12 삼성전자주식회사 온 다이 터미네이션 회로, 이를 구비하는 메모리 장치 및 메모리 시스템
KR20210058006A (ko) * 2019-11-13 2021-05-24 삼성전자주식회사 엔코더, 디코더, 및 이를 구비하는 반도체 메모리 장치
US10892005B1 (en) * 2019-11-26 2021-01-12 Micron Technology, Inc. Distributed bias generation for an input buffer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040083814A (ko) * 2003-03-25 2004-10-06 삼성전자주식회사 온-칩 터미네이션 저항의 미스매치를 보상할 수 있는반도체 장치
US20090003089A1 (en) * 2007-06-27 2009-01-01 Hynix Semiconductor Inc. Semiconductor memory device having input device
US20100283503A1 (en) * 2009-05-06 2010-11-11 Micron Technology, Inc. Reference voltage circuits and on-die termination circuits, methods for updating the same, and methods for tracking supply, temperature, and/or process variation
KR20130003551A (ko) * 2011-06-30 2013-01-09 삼성전자주식회사 온 다이 터미네이션을 포함하는 반도체 메모리 장치, 메모리 콘트롤러, 메모리 시스템 및 온 다이 터미네이션 제어방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7996590B2 (en) * 2004-12-30 2011-08-09 Samsung Electronics Co., Ltd. Semiconductor memory module and semiconductor memory system having termination resistor units
JP4615461B2 (ja) 2006-03-10 2011-01-19 京セラミタ株式会社 メモリコントローラ
JP4205744B2 (ja) 2006-08-29 2009-01-07 エルピーダメモリ株式会社 キャリブレーション回路及びこれを備える半導体装置、並びに、半導体装置の出力特性調整方法
KR20080028656A (ko) 2006-09-27 2008-04-01 삼성전자주식회사 반도체 장치의 데이터 수신기의 기준 전압 발생 장치 및방법
TW200910373A (en) 2007-06-08 2009-03-01 Mosaid Technologies Inc Dynamic impedance control for input/output buffers
KR20090022043A (ko) 2007-08-29 2009-03-04 주식회사 하이닉스반도체 온 다이 터미네이션 장치의 캘리브래이션 회로
KR100960012B1 (ko) 2007-12-12 2010-05-28 주식회사 하이닉스반도체 온 다이 터미네이션 제어회로 및 제어방법
JP2010171793A (ja) * 2009-01-23 2010-08-05 Elpida Memory Inc 半導体装置
KR20120005343A (ko) 2010-07-08 2012-01-16 주식회사 하이닉스반도체 집적회로
US8384424B2 (en) 2011-04-08 2013-02-26 Ati Technologies Ulc Real time averaged impedance calibration for on-die termination
KR101894469B1 (ko) * 2012-02-24 2018-10-04 에스케이하이닉스 주식회사 제어신호생성회로 및 이를 이용한 반도체모듈 및 반도체시스템

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040083814A (ko) * 2003-03-25 2004-10-06 삼성전자주식회사 온-칩 터미네이션 저항의 미스매치를 보상할 수 있는반도체 장치
US20090003089A1 (en) * 2007-06-27 2009-01-01 Hynix Semiconductor Inc. Semiconductor memory device having input device
US20100283503A1 (en) * 2009-05-06 2010-11-11 Micron Technology, Inc. Reference voltage circuits and on-die termination circuits, methods for updating the same, and methods for tracking supply, temperature, and/or process variation
KR20130003551A (ko) * 2011-06-30 2013-01-09 삼성전자주식회사 온 다이 터미네이션을 포함하는 반도체 메모리 장치, 메모리 콘트롤러, 메모리 시스템 및 온 다이 터미네이션 제어방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109473134A (zh) * 2017-09-08 2019-03-15 爱思开海力士有限公司 电子装置及其操作方法
KR20220133836A (ko) * 2017-09-08 2022-10-05 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
CN109473134B (zh) * 2017-09-08 2022-10-11 爱思开海力士有限公司 电子装置及其操作方法

Also Published As

Publication number Publication date
KR102098243B1 (ko) 2020-05-26
US20150023112A1 (en) 2015-01-22
US9196325B2 (en) 2015-11-24

Similar Documents

Publication Publication Date Title
KR102098243B1 (ko) 집적 회로 및 그것의 데이터 입력 방법
KR102529968B1 (ko) 반도체 메모리 장치의 임피던스 조정 회로, 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법
KR102398930B1 (ko) 커맨드 신호 경로의 지연을 조절하기 위한 장치 및 방법
US8358546B2 (en) Semiconductor device having additive latency
KR102084553B1 (ko) 메모리 시스템
US8780643B2 (en) Memory system and control method therefor
KR101743115B1 (ko) 전압 검출 장치 및 이를 포함하는 반도체 장치
KR102553266B1 (ko) 온-다이-터미네이션 회로를 포함하는 메모리 장치
KR100868251B1 (ko) 반도체 메모리장치
US8477545B2 (en) Semiconductor apparatus
US11687406B2 (en) Semiconductor device with user defined operations and associated methods and systems
KR20110098514A (ko) 파이프 래치 회로와 그의 동작 방법
KR20150002129A (ko) 반도체 장치, 그를 포함하는 반도체 시스템 및 그 반도체 시스템의 테스트 방법
US11748035B2 (en) Command address input buffer bias current reduction
KR20150062433A (ko) 반도체 칩의 스큐를 튜닝하는 반도체 시스템
US20120063246A1 (en) Memory controller, memory system including the same, and control method of memory device
JP2020046918A (ja) 記憶装置及び制御方法
KR20090069684A (ko) 반도체 메모리장치
KR100893577B1 (ko) 반도체 메모리장치
US8482995B2 (en) Circuit for transmitting and receiving data and control method thereof
CN112309444B (zh) 存储器接口电路、存储器存储装置及设定状态检测方法
KR20100089547A (ko) 내부 전압을 발생하는 반도체 장치 및 그 장치를 포함하는 메모리 시스템 장치
KR20230127856A (ko) 효율적으로 클럭 동기를 수행할 수 있는 메모리 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant