JP4615461B2 - メモリコントローラ - Google Patents
メモリコントローラ Download PDFInfo
- Publication number
- JP4615461B2 JP4615461B2 JP2006065337A JP2006065337A JP4615461B2 JP 4615461 B2 JP4615461 B2 JP 4615461B2 JP 2006065337 A JP2006065337 A JP 2006065337A JP 2006065337 A JP2006065337 A JP 2006065337A JP 4615461 B2 JP4615461 B2 JP 4615461B2
- Authority
- JP
- Japan
- Prior art keywords
- memory device
- power saving
- command
- data
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Memory System (AREA)
Description
11 デバイスマネージャ
12 コマンドディスパッチャ
13 コマンド生成部
14 キューバッファ
15 リフレッシュ部
16 アービタ
17 ストローブ生成部
20 クロック生成部
MD0〜MD3 メモリデバイス
ホストI/F 18
M1 メモリモジュール
M2 メモリモジュール
O1 データ転送トリガ
O2 データ転送トリガ
Q0〜Q3 データ
r0〜r3,rs 終端抵抗
Claims (3)
- DDR2−SDRAMからなる複数のメモリデバイスを制御するメモリコントローラであって、
前記複数のメモリデバイスは、各々終端抵抗を備え、
各メモリデバイスを通常動作モードから省電力モードに個別に移行させる省電力制御手段と、
前記メモリデバイスからデータを読み出す又は前記メモリデバイスにデータを書き込むデータ転送処理を実行するデータ転送手段と、
各終端抵抗を個別にオン・オフするための制御信号を生成し、制御対象となるメモリデバイスに出力する終端抵抗制御手段とを備え、
前記終端抵抗制御手段は、前記省電力制御手段によりメモリデバイスが省電力モードに移行されているか否かに応じて、当該メモリデバイスへの前記制御信号の出力タイミングを変更することにより、前記データ転送手段によるデータ転送時間中、当該メモリデバイスをオンさせることを特徴とするメモリコントローラ。 - 前記データ転送手段により、あるメモリデバイスに対してデータ転送処理が実行されている状態において、前記省電力制御手段により他のメモリデバイスを省電力モードに移行させるための省電力移行要求が発行された場合、あるメモリデバイスに対するデータ転送処理が終了するまで前記省電力移行要求を保留し、あるメモリデバイスに対するデータ転送処理が終了した後、他のメモリデバイスを省電力モードに移行させる省電力移行保留手段を更に備えることを特徴とする請求項1記載のメモリコントローラ。
- 前記省電力移行保留手段は、他のメモリデバイスに対する省電力移行要求を保留している間に、他のメモリデバイスに対するトランザクションが発生した場合、前記省電力移行要求を破棄することを特徴とする請求項2記載のメモリコントローラ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006065337A JP4615461B2 (ja) | 2006-03-10 | 2006-03-10 | メモリコントローラ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006065337A JP4615461B2 (ja) | 2006-03-10 | 2006-03-10 | メモリコントローラ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007241799A JP2007241799A (ja) | 2007-09-20 |
JP4615461B2 true JP4615461B2 (ja) | 2011-01-19 |
Family
ID=38587261
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006065337A Expired - Fee Related JP4615461B2 (ja) | 2006-03-10 | 2006-03-10 | メモリコントローラ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4615461B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5019573B2 (ja) * | 2006-10-18 | 2012-09-05 | キヤノン株式会社 | メモリ制御回路とメモリシステム、及びそのメモリ制御方法、及び集積回路 |
JP5145879B2 (ja) * | 2007-11-07 | 2013-02-20 | セイコーエプソン株式会社 | Odt制御機能を備えたddrメモリシステム |
JP5145880B2 (ja) * | 2007-11-07 | 2013-02-20 | セイコーエプソン株式会社 | Odt制御機能を備えたddrメモリシステム |
JP5344577B2 (ja) * | 2009-02-19 | 2013-11-20 | エヌイーシーコンピュータテクノ株式会社 | メモリ制御装置及び制御方法 |
US8356155B2 (en) | 2010-09-13 | 2013-01-15 | Advanced Micro Devices, Inc. | Dynamic RAM Phy interface with configurable power states |
JP5668559B2 (ja) * | 2011-03-22 | 2015-02-12 | 日本電気株式会社 | 情報処理装置、その制御方法およびプログラム |
US9088445B2 (en) * | 2013-03-07 | 2015-07-21 | Qualcomm Incorporated | Method and apparatus for selectively terminating signals on a bidirectional bus based on bus speed |
KR102098243B1 (ko) | 2013-07-19 | 2020-05-26 | 삼성전자주식회사 | 집적 회로 및 그것의 데이터 입력 방법 |
US9965222B1 (en) * | 2016-10-21 | 2018-05-08 | Advanced Micro Devices, Inc. | Software mode register access for platform margining and debug |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003068082A (ja) * | 2001-08-24 | 2003-03-07 | Elpida Memory Inc | メモリデバイス及びメモリシステム |
US20040228196A1 (en) * | 2003-05-13 | 2004-11-18 | Kwak Jin-Seok | Memory devices, systems and methods using selective on-die termination |
JP2005352602A (ja) * | 2004-06-08 | 2005-12-22 | Sharp Corp | メモリ制御方法及びメモリ制御装置 |
JP2007012245A (ja) * | 2005-06-30 | 2007-01-18 | Hynix Semiconductor Inc | 半導体メモリ装置 |
-
2006
- 2006-03-10 JP JP2006065337A patent/JP4615461B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003068082A (ja) * | 2001-08-24 | 2003-03-07 | Elpida Memory Inc | メモリデバイス及びメモリシステム |
US20040228196A1 (en) * | 2003-05-13 | 2004-11-18 | Kwak Jin-Seok | Memory devices, systems and methods using selective on-die termination |
JP2005352602A (ja) * | 2004-06-08 | 2005-12-22 | Sharp Corp | メモリ制御方法及びメモリ制御装置 |
JP2007012245A (ja) * | 2005-06-30 | 2007-01-18 | Hynix Semiconductor Inc | 半導体メモリ装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2007241799A (ja) | 2007-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4615461B2 (ja) | メモリコントローラ | |
JP5036998B2 (ja) | データストローブバスラインの効率を向上させることができるメモリ装置、それを備えるメモリシステム及びデータストローブ信号の制御方法 | |
CN111124998B (zh) | 片上系统、其操作方法及包括该片上系统的电子设备 | |
US8593893B2 (en) | Semiconductor memory device and read wait time adjustment method thereof, memory system, and semiconductor device | |
US6795906B2 (en) | Memory controller, interface device and method using a mode selection signal to support different types of memories | |
US9990246B2 (en) | Memory system | |
JP5019573B2 (ja) | メモリ制御回路とメモリシステム、及びそのメモリ制御方法、及び集積回路 | |
TWI292867B (en) | Buffered memory module, method of writing data to memory thereon, memory module buffer, computing device, and computer readable medium containing instructions | |
US8151065B2 (en) | Memory control device and semiconductor processing apparatus | |
US9436388B2 (en) | Memory access alignment in a double data rate (‘DDR’) system | |
TWI654523B (zh) | 積體電路晶片、電子裝置與記憶體存取方法 | |
JP2009237678A (ja) | メモリコントローラデバイス、メモリコントローラデバイスの制御方法およびデータ受信デバイス | |
JP2012059184A (ja) | メモリコントローラ、これを備えたメモリシステム及びメモリデバイスの制御方法 | |
US8009485B2 (en) | Semiconductor memory device | |
JP2012226491A (ja) | メモリ制御装置、集積回路、情報処理装置およびメモリ制御方法 | |
WO2009081551A1 (ja) | メモリ装置及びその制御方法 | |
US20090319708A1 (en) | Electronic system and related method with time-sharing bus | |
JP2004127305A (ja) | メモリ制御装置 | |
JP2013089030A (ja) | 情報処理システム、制御システム及び半導体装置 | |
US7941594B2 (en) | SDRAM sharing using a control surrogate | |
JPH10241360A (ja) | 半導体記憶装置 | |
US9129705B2 (en) | Semiconductor devices | |
JP2017167972A (ja) | メモリコントローラ及びその制御方法 | |
KR101907071B1 (ko) | 클럭 전달 회로 및 이를 포함하는 반도체 장치 | |
JP2002132711A (ja) | メモリコントローラ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100810 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100928 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101019 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101020 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4615461 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |