KR101907071B1 - 클럭 전달 회로 및 이를 포함하는 반도체 장치 - Google Patents

클럭 전달 회로 및 이를 포함하는 반도체 장치 Download PDF

Info

Publication number
KR101907071B1
KR101907071B1 KR1020110110519A KR20110110519A KR101907071B1 KR 101907071 B1 KR101907071 B1 KR 101907071B1 KR 1020110110519 A KR1020110110519 A KR 1020110110519A KR 20110110519 A KR20110110519 A KR 20110110519A KR 101907071 B1 KR101907071 B1 KR 101907071B1
Authority
KR
South Korea
Prior art keywords
clock
command
column
response
registration fee
Prior art date
Application number
KR1020110110519A
Other languages
English (en)
Other versions
KR20130046139A (ko
Inventor
양선석
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110110519A priority Critical patent/KR101907071B1/ko
Priority to US13/333,989 priority patent/US8767503B2/en
Publication of KR20130046139A publication Critical patent/KR20130046139A/ko
Application granted granted Critical
Publication of KR101907071B1 publication Critical patent/KR101907071B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/225—Clock input buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명에 따른 클럭 전달 회로는, 외부 클럭을 입력받아 하나 이상의 내부 클럭으로 전달하는 클럭 전달부; 및 액티브 커맨드에 응답하여 상기 외부 클럭이 상기 하나 이상의 내부 클럭 중 리드 커맨드, 라이트 커맨드 및 컬럼 어드레스를 지연시키는데 사용되는 컬럼 클럭으로 전달되고, 프리차지 커맨드에 응답하여 상기 외부 클럭을 상기 컬럼 클럭으로 전달되지 않도록 상기 클럭 전달부를 제어하는 클럭 제어부를 포함한다.

Description

클럭 전달 회로 및 이를 포함하는 반도체 장치{CLOCK DELIVERY CIRCUIT AND SEMICONDUCTOR DEVICE INCLUDING THE SAME}
본 발명은 클럭 전달 회로 및 이를 포함하는 반도체 장치에 관한 것이다.
일반적으로, 동기식 반도체 장치(반도체 메모리 장치)의 데이터 리드/라이트 동작은 외부 클럭에 기초하여 발생되는 내부 클럭에 동기하여 이루어진다. 이러한 동기식 반도체 장치의 종류로서는 클럭의 라이징 엣지에서만 데이터를 출력하는 SDR(single data rate) SDRAM(synchronous dynamic random access memory), 클럭(clock signal)의 라이징 엣지(rising edge)와 폴링 엣지(falling edge)에서 데이터를 출력하는 DDR(double data rate) SDRAM, DDR2 SDRAM 및 DDR3 SDRAM 등이 있다.
여기서 내부 클럭을 로우(row)클럭이나 컬럼(column)클럭 등으로 나눌 수 있다. 로우 클럭은 반도체 장치에서 로우 동작(예를 들어, 액티브, 프리차지, 리프레시 동작)에 관련된 신호의 생성 및 지연 등의 동작을 수행하는 회로들로 공급되는 클럭을 말한다. 또한 컬럼 클럭이란 반도체 집적회로의 컬럼 동작(예를 들어, 라이트, 리드 동작)에 관련된 신호의 생성 및 지연 등의 동작을 수행하는 회로들로 공급되는 클럭을 말한다.
도 1은 종래의 반도체 장치의 구성도이다.
도 1에 도시된 바와 같이 반도체 장치는 클럭 전달부(110), 로우 동작 회로(120) 및 컬럼 동작 회로(130)를 포함한다.
로우 동작 회로(120)는 상술한 반도체 장치의 로우 동작에 관련된 신호의 생성 및 지연 등의 동작을 수행하는 회로이고, 컬럼 동작 회로(130)는 상술한 반도체 장치의 컬럼 동작에 관련된 신호의 생성 및 지연 등의 동작을 수행하는 회로이다.
클럭 전달부(110)는 외부 클럭(OCLK)을 내부 클럭(ICLK)으로 전달하여 로우 동작 회로(120) 및 컬럼 동작 회로(130)로 내부 클럭(ICLK)을 공급한다. 클럭 전달부(110)는 입력 클럭을 버퍼링(buffering)하여 출력 클럭을 생성하는 일반적인 클럭 버퍼(buffer) 회로나 입력 클럭을 드라이빙(driving)하여 출력 클럭을 생성하는 일반적인 클럭 드라이버(driver) 회로일 수 있다.
도 1에 도시된 바와 같이 클럭 전달부(110)는 동일한 내부 클럭(ICLK)을 로우 동작 회로(120) 및 컬럼 동작 회로(130)로 공급한다. 즉 내부 클럭(ICLK)은 상술한 로우 클럭이자 컬럼 클럭에 해당한다.
그런데 컬럼 동작은 워드라인(word line)을 액티브하기 위한 액티브 커맨드(active command)가 인가된 시점으로부터 비트라인(bit line)을 프리차지하기 위한 프리차지 커맨드(precharge command)가 인가된 시점까지의 구간 내에 수행된다. 따라서 컬럼 동작 회로(130, 예를 들어 리드 커맨드, 라이트 커맨드 및 컬럼 어드레스(column address)를 지연시키는 회로)는 액티브 커맨드(active command)이 인가된 시점으로부터 프리차지 커맨드(precharge command)가 인가되는 시점까지의 구간 이외에는 컬럼 클럭을 공급받을 필요가 없다. 그런데 상술한 바와 같이 종래에는 로우 클럭과 컬럼 클럭의 활성화 구간을 따로 제어하지 않아 컬럼 동작을 하지 않는 구간에서도 컬럼 동작 회로(130)에 컬럼 클럭을 공급함으로써 컬럼 동작시 반도체 장치의 동작 전류가 증가하고, 나아가서는 소모전력이 증가한다는 문제점이 있었다.
본 발명은 컬럼 동작 구간이 아닌 구간에서 컬럼 동작을 수행하는 회로에 컬럼 클럭을 공급하지 않음으로써 컬컴 동작 구간이 아닌 구간에서 동작 전류를 줄이고, 반도체 장치의 소모전력을 줄일 수 있는 클럭 전달 회로를 제공한다.
본 발명에 따른 클럭 전달 회로는, 외부 클럭을 입력받아 하나 이상의 내부 클럭으로 전달하는 클럭 전달부; 및 액티브 커맨드에 응답하여 상기 외부 클럭이 상기 하나 이상의 내부 클럭 중 리드 커맨드, 라이트 커맨드 및 컬럼 어드레스를 지연시키는데 사용되는 컬럼 클럭으로 전달되고, 프리차지 커맨드에 응답하여 상기 외부 클럭이 상기 컬럼 클럭으로 전달되지 않도록 상기 클럭 전달부를 제어하는 클럭 제어부를 포함할 수 있다.
또한 본 발명에 따른 반도체 장치는, 외부 클럭을 입력받아 하나 이상의 내부 클럭으로 전달하는 클럭 전달부; 액티브 커맨드에 응답하여 상기 외부 클럭이 컬럼 클럭으로 전달되고, 프리차지 커맨드에 응답하여 상기 외부 클럭이 상기 컬럼 클럭으로 전달되지 않도록 상기 클럭 전달부를 제어하는 클럭 제어부; 및 상기 컬럼 클럭을 사용하여 리드 커맨드 또는 라이트 커맨드를 지연시키는 커맨드 지연부를 포함할 수 있다.
또한 본 발명에 따른 신호 전달 회로는 외부 클럭을 입력받아 하나 이상의 내부 클럭으로 전달하는 클럭 전달부; 및 액티브 커맨드에 응답하여 상기 외부 클럭이 컬럼 동작을 수행하는 회로로 공급되는 컬럼 클럭으로 전달되고, 프리차지 커맨드에 응답하여 상기 외부 클럭이 상기 컬럼 클럭으로 전달되지 않도록 상기 클럭 전달부를 제어하는 클럭 제어부를 포함할 수 있다.
본 발명에 따른 클럭 전달 회로는 액티브 커맨드가 인가된 시점으로부터 프리차지 커맨드가 인가되는 시점 사이의 구간에서만 컬럼 동작을 수행하는 회로로 공급되는 컬럼 클럭을 활성화하므로 컬럼 동작 구간 이외의 구간에서 동작 전류를 줄일 수 있다.
또한 컬럼 동작 구간 이외의 구간에서 동작 전류가 줄어들므로 반도체 장치의 소모 전력을 줄일 수 있다.
도 1은 종래의 반도체 장치의 구성도,
도 2는 본 발명의 일 실시예에 따른 클럭 전달 회로의 구성도,
도 3은 도 2의 클럭 전달 회로의 동작을 설명하기 위한 파형도,
도 4는 본 발명의 일 실시예에 따른 반도체 장치의 구성도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
이하에서 액티브 커맨드(ACT)는 워드라인을 활성화하기 위해 인가되는 커맨드, 프리차지 커맨드(PCG)는 비트라인을 프리차지하기 위해 인가되는 커맨드, 리드 커맨드(RD)는 메모리 셀로부터 데이터를 읽기 위해(리드) 인가되는 커맨드, 라이트 커맨드(WT)는 메모리 셀에 데이터를 쓰기 위해(라이트) 인가되는 커맨드, 리프레시 커맨드(refresh command)는 메모리 셀의 데이터가 소실되지 않도록 리프레시하기 위해 인가되는 커맨드를 나타낸다. 각 신호의 활성화 레벨(enable level) 또는 비활성화 레벨(disable level)은 '하이' 또는 '로우'일 수 있으며 이는 설계에 따라 달라지거나 신호의 종류에 따라 달라질 수 있다.
도 2는 본 발명의 일 실시예에 따른 클럭 전달 회로의 구성도이다.
도 2에 도시된 바와 같이, 클럭 전달 회로는 외부 클럭(OCLK)을 입력받아 하나 이상의 내부 클럭(RCLK, CCLK)으로 전달하는 클럭 전달부(210) 및 액티브 커맨드(ACT)에 응답하여 외부 클럭(OCLK)이 하나 이상의 내부 클럭 중 리드 커맨드(read command), 라이트 커맨드(write command) 및 컬럼 어드레스(column address)를 지연시키는데 사용되는 컬럼 클럭(CCLK)으로 전달되고, 프리차지 커맨드(PCG)에 응답하여 외부 클럭(OCLK)을 컬럼 클럭(CCLK)으로 전달되지 않도록 클럭 전달부(210)를 제어하는 클럭 제어부(220)를 포함한다.
이하 도 2를 참조하여 클럭 전달 회로에 대해 설명한다.
클럭 전달부(210)는 외부 클럭(OCLK)을 입력받아 하나 이상의 내부 클럭(RCLK, CCLK)으로 전달한다. 이때 클럭 전달부(210)는 외부 클럭(OCLK)을 반전하거나 비반전하여 하나 이상의 내부 클럭(RCLK, CCLK)으로 전달할 수 있다. 하나 이상의 내부 클럭(RCLK, CCLK)은 로우 클럭(RCLK) 및 컬럼 클럭(CCLK) 등을 포함한다. 여기서 클럭 전달부(210)는 도 1의 설명에서 상술한 클럭 버퍼 회로나 클럭 드라이버 회로일 수 있다.
클럭 전달부(210)는 제어신호(CON)가 활성화된 구간에서만 외부 클럭(OCLK)을 컬럼 클럭(CCLK)으로 전달한다. 다만 클럭 전달부(210)는 제어신호(CON)와 무관하게 외부 클럭(OCLK)을 로우 클럭(RCLK)으로 전달한다. 여기서 로우 클럭(RCLK)은 로우 동작을 수행하는 회로(예를 들어 액티브 커맨드(ACT), 프리차지 커맨드(PCG) 및 리프레시 커맨드 등을 생성하거나 지연시키는 회로 및 액티브, 프리차지 및 리프레시 동작을 수행하는데 필요한 신호를 생성 및 지연시키는 회로 등, 도 2에 미도시)에 공급되는 클럭을 말한다.
클럭 제어부(220)는 컬럼 동작에 사용되는 컬럼 클럭(CCLK)이 액티브 커맨드(ACT)의 인가시점으로부터 프리차지 커맨드(PCG)의 인가시점 사이의 구간에서만 활성화되도록(즉 이 구간에서만 외부 클럭(OCLK)을 컬럼 클럭(CCLK)으로 전달하도록) 클럭 전달부(210)를 제어한다. 클럭 제어부(220)는 로우 클럭(RCLK)에 동기하여 동작할 수 있다. 이러한 동작을 위해 클럭 제어부(220)는 액티브 커맨드(ACT)에 응답하여 제어신호(CON)를 활성화하고, 프리차지 커맨드(PCG)에 응답하여 제어신호(CON)를 비활성화한다.
클럭 제어부(220)는 액티브 커맨드(ACT)를 셋 입력(set input)으로 하고, 프리차지 커맨드(PCG)를 리셋 입력(reset input)하고, 진실 출력(true output)를 제어신호(CON)로 하는 RS래치(RS latch, 도 2에 미도시)일 수 있다. 클럭 제어부(220)가 RS래치인 경우 셋 입력으로 액티브 커맨드(ACT)가 인가되면('하이'펄스가 인가됨) 제어신호(CON)를 활성화('하이')하고, 리셋 입력으로 프리차지 커맨드(PCG)가 인가되면('하이'펄스가 인가됨) 제어신호(CON)를 비활성화('로우')한다. 다만 클럭 제어부(220)에 구성이 RS래치로 한정되는 것은 아니며 상술한 동작을 할 수 있는 회로라면 클럭 제어부(220)가 될 수 있다.
여기서 컬럼 동작은 예를 들어 리드 커맨드, 라이트 커맨드 및 컬럼 어드레스를 생성하거나 지연시키는 동작, 데이터의 라이트 및 리드 동작을 수행하는데 필요한 신호를 생성 및 지연시키는 동작 등을 말한다. 리드 커맨드, 라이트 커맨드 및 컬럼 어드레스 등의 지연량은 레이턴시(latency)에 대응한다. 레이턴시란 반도체 장치A와 반도체 장치B가 상호 동작을 하기 위해서는 A가 B에 어떠한 동작을 요청하고, 요청에 대응하여 B가 동작을 하기까지에 필요한 대기시간을 의미한다. 레이턴시에는 라이트 레이턴시(WL; Write Latency, 라이트 커맨드의 인가로부터 외부로부터 라이트 데이터가 입력되기까지의 레이턴시) 및 애디티브 레이턴시(AL; Additive Latency, 포스트 카스 동작을 위한 추가적인 레이턴시)가 포함될 수 있다.
클럭 전달부(210)는 제어신호(CON)와 관계없이 외부 클럭(OCLK)을 로우 클럭(RCLK)으로 전달하여 로우 동작 회로(도 2에 미도시)로 공급하되, 제어신호(CON)가 활성화된 경우에만 외부 클럭(OCLK)을 컬럼 클럭(CCLK)으로 전달하여 컬럼 동작 회로(도 2에 미도시)로 공급한다. 따라서 컬럼 동작 구간에서 동작 전류(신호 전달 회로의 내부 또는 신호 전달 회로를 포함하는 반도체 장치의 내부에 흐르는 전류)는 로우 클럭(RCLK)의 공급에 의해 발생하는 전류 및 컬럼 클럭(CCLK)의 공급에 의해 발생하는 전류가 되지만 그외의 구간에서 동작 전류는 오직 로우 클럭(RCLK)의 공급에 의해 발생하는 전류가 된다. 따라서 컬럼 동작 이외의 구간에서 동작 전류가 감소하고, 나아가서는 신호 전달 회로를 포함하는 반도체 장치의 전력소모가 감소한다.
이하에서는 도 2를 다시 참조하여 본 발명의 다른 일 실시예에 따른 신호 전달 회로에 대해 설명한다.
도 2에 도시된 바와 같이, 신호 전달 회로는 외부 클럭(OCLK)을 입력받아 하나 이상의 내부 클럭(RCLK, CCLK)으로 전달하는 클럭 전달부(210), 및 액티브 커맨드(ACT)에 응답하여 외부 클럭(OCLK)이 컬럼 동작을 수행하는 회로로 공급되는 컬럼 클럭(CCLK)으로 전달되고, 프리차지 커맨드(PCG)에 응답하여 외부 클럭(OCLK)이 컬럼 클럭(CCLK)으로 전달되지 않도록 클럭 전달부(210)를 제어하는 클럭 제어부(220)를 포함한다.
여기서 도 2의 신호 전달 회로가 반도체 메모리 장치에 포함된 경우 컬럼 동작을 수행하는 회로는 반도체 메모리 장치의 데이터 라이트 또는 리드 동작을 수행을 위한 신호의 생성 및 지연 동작을 수행하는 회로를 말한다. 예를 들어 리드 커맨드, 라이트 커맨드 및 컬럼 어드레스를 생성하거나 지연시키는 동작, 데이터의 라이트 및 리드 동작을 수행하는데 필요한 신호를 생성 및 지연시키는 동작 등을 수행하는 회로를 말한다.
이하 신호 전달 회로의 동작에 대한 설명은 도 2의 설명에서 상술한 바와 동일하다.
도 3은 도 2의 클럭 전달 회로의 동작을 설명하기 위한 파형도이다.
도 3에 도시된 바와 같이 클럭 전달부(210)는 외부 클럭(OCLK)을 하나 이상의 내부 클럭(RCLK, CCLK)으로 전달한다. 클럭 전달부(210)는 제어신호(CON)가 활성화된 구간에서 외부 클럭(OCLK)을 컬럼 클럭(CCLK)으로 전달하고, 제어신호(CON)와 관계없이 외부 클럭(OCLK)을 로우 클럭(RCLK)으로 전달한다.
제어신호(CON)는 클럭 제어부(220)에 의해 생성되는데, 액티브 커맨드(ACT)에 응답하여 활성화('하이')되고, 프리차지 커맨드(PCG)에 응답하여 비활성화('로우')된다. 라이트 커맨드(WT) 또는 리드 커맨드(RD)는 액티브 커맨드(ACT)가 인가된 시점에서 1클럭이 지난 시점부터 인가될 수 있다.
도 4는 본 발명의 일 실시예에 따른 반도체 장치의 구성도이다. 도 4에 도시된 반도체 장치는 도 2의 클럭 전달 회로를 포함한다.
도 4에 도시된 바와 같이, 반도체 장치는 외부 클럭(OCLK)을 입력받아 하나 이상의 내부 클럭(RCLK, CCLK)으로 전달하는 클럭 전달부(410), 액티브 커맨드(ACT)에 응답하여 외부 클럭(OCLK)이 컬럼 클럭(CCLK)으로 전달되고, 프리차지 커맨드(PCG)에 응답하여 외부 클럭(OCLK)이 컬럼 클럭(CCLK)으로 전달되지 않도록 클럭 전달부(410)를 제어하는 클럭 제어부(420), 컬럼 클럭(CCLK)을 사용하여 리드 커맨드(RD) 또는 라이트 커맨드(WT)를 지연시키는 커맨드 지연부(430) 및 컬럼 클럭(CCLK)을 사용하여 리드 커맨드(RD) 또는 라이트 커맨드(WT)와 함께 입력되는 컬럼 어드레스(CADD<0:A>)를 지연시키는 어드레스 지연부(440)를 포함한다.
이하에서 도 4를 참조하여 반도체 장치에 대해 설명한다.
클럭 전달부(410) 및 클럭 제어부(420)의 구성 및 동작은 도 2의 클럭 전달부(210) 및 클럭 제어부(220)의 구성 및 동작과 동일하다.
따라서 클럭 전달부(410)는 제어신호(CON)가 활성화된 구간에서 외부 클럭(OCLK)을 컬럼 클럭(CCLK)으로 전달하고, 제어신호(CON)와 관계없이 외부 클럭(OCLK)을 로우 클럭(RCLK)으로 전달한다. 여기서 클럭 전달부(410)는 외부 클럭(OCLK)을 반전하거나 비반전하여 로우 클럭(RCLK) 및 컬럼 클럭(CCLK)으로 전달한다.
또한 클럭 제어부(420)는 액티브 커맨드(ACT)가 인가된 시점으로부터 프리차지 커맨드(PCG)가 인가되는 시점사이의 구간에서 외부 클럭(OCLK)이 컬럼 클럭(CCLK)으로 전달되도록 액티브 커맨드(ACT)에 응답하여 제어신호(CON)를 활성화하고 프리차지 커맨드(PCG)에 응답하여 제어신호(CON)를 비활성화한다.
커맨드 지연부(430)는 컬럼 동작을 수행하는 회로 중 하나로 리드 커맨드(RD) 또는 라이트 커맨드(WT)를 컬럼 클럭(CCLK)에 동기하여 지연시켜 지연 리드 커맨드(RD_DEL) 또는 지연 라이트 커맨드(WT_DEL)를 생성한다. 여기서 리드 커맨드(RD) 또는 라이트 커맨드(WT)가 지연된 지연량은 레이턴시 정보(LAT<0:B>, 1비트 이상의 디지털 코드임)에 응답하여 결정되는 레이턴시(latency)에 대응한다. 레이턴시에 관한 설명은 도 2에서 상술한 바와 동일하다. 이러한 동작을 위해 커맨드 지연부(430)는 컬럼 클럭(CCLK)에 동기하여 리드 커맨드(RD) 또는 라이트 커맨드(WT)를 지연시키는 일반적인 다수의 쉬프팅 회로(shifting circuit, 예를 들어 디-플립플롭(D-Flip Frop)일 수 있음)를 포함할 수 있다. 레이턴신 정보(LAT<0:B>)는 반도체 장치의 모드 레지스터 셋(MRS; Mode Resister Set)에 설정 및 저장된 값일 수 있다.
어드레스 지연부(440)는 컬럼 동작을 수행하는 회로 중 하나로 리드 커맨드(RD) 또는 라이트 커맨드(WT)와 함께 인가되는 컬럼 어드레스(CADD<0:A>, 1비트 이상의 디지털 코드로 데이터를 리드하거나 라이트할 메모리 셀의 컬럼 주소를 나타냄)를 컬럼 클럭(CCLK)에 동기하여 지연시켜 지연 컬럼 어드레스(CADD_DEL<0:A>)를 생성한다. 여기서 컬럼 어드레스(CADD<0:A>)가 지연된 지연량은 레이턴시 정보(LAT<0:B>)에 응답하여 결정되는 레이턴시(latency)에 대응한다. 이러한 동작을 위해 어드레스 지연부(440)는 컬럼 클럭(CCLK)에 동기하여 컬럼 어드레스(CADD<0:A>)를 지연시키는 일반적인 다수의 쉬프팅 회로(shifting circuit, 예를 들어 디-플립플롭(D-Flip Frop)일 수 있음)를 포함할 수 있다.
본 발명에 따른 반도체 장치는 컬럼 동작 구간 이외의 구간에서 커맨드 지연부(430)와 어드레스 지연부(440)에 컬럭 클럭(CCLK)을 공급하지 않음으로써 컬럼 동작 구간 이외의 구간에서 동작 전류를 줄일 수 있고, 나아가서 소모 전력을 줄일 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.

Claims (16)

  1. 외부 클럭을 입력받아 하나 이상의 내부 클럭으로 전달하는 클럭 전달부; 및
    액티브 커맨드에 응답하여 상기 외부 클럭이 상기 하나 이상의 내부 클럭 중 리드 커맨드, 라이트 커맨드 및 컬럼 어드레스를 지연시키는데 사용되는 컬럼 클럭으로 전달되고, 프리차지 커맨드에 응답하여 상기 외부 클럭이 상기 컬럼 클럭으로 전달되지 않도록 상기 클럭 전달부를 제어하는 클럭 제어부
    를 포함하는 클럭 전달 회로.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 클럭 제어부는
    상기 액티브 커맨드에 응답하여 활성화되고 상기 프리차지 커맨드에 응답하여 비활성화되는 제어신호를 생성하는 클럭 전달 회로.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 2항에 있어서,
    상기 클럭 전달부는
    상기 제어신호가 활성화된 구간에서 상기 외부 클럭을 상기 컬럼 클럭으로 전달하는 클럭 전달 회로.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 리드 커맨드, 상기 라이트 커맨드 및 상기 컬럼 어드레스는 상기 컬럼 클럭에 동기되어 레이턴시에 대응하는 지연량만큼 지연되는 클럭 전달 회로.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 4항에 있어서,
    상기 레이턴시는 라이트 레이턴시(write latency) 및 애디티브 레이턴시(additive latency)를 포함하는 클럭 전달 회로.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 2항에 있어서,
    상기 하나 이상의 내부 클럭은
    액티브 커맨드, 프리차지 커맨드 및 리프레시 커맨드 등을 생성하기 위해 사용되는 로우 클럭을 포함하는 클럭 전달 회로.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 6항에 있어서,
    상기 클럭 전달부는
    상기 제어신호에 관계없이 상기 외부 클럭을 상기 로우 클럭으로 전달하는 클럭 전달 회로.
  8. 외부 클럭을 입력받아 하나 이상의 내부 클럭으로 전달하는 클럭 전달부;
    액티브 커맨드에 응답하여 상기 외부 클럭이 컬럼 클럭으로 전달되고, 프리차지 커맨드에 응답하여 상기 외부 클럭이 상기 컬럼 클럭으로 전달되지 않도록 상기 클럭 전달부를 제어하는 클럭 제어부; 및
    상기 컬럼 클럭을 사용하여 리드 커맨드 또는 라이트 커맨드를 지연시키는 커맨드 지연부
    를 포함하는 반도체 장치.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8항에 있어서,
    상기 클럭 제어부는
    상기 액티브 커맨드에 응답하여 활성화되고 상기 프리차지 커맨드에 응답하여 비활성화되는 제어신호를 생성하는 반도체 장치.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 9항에 있어서,
    상기 클럭 전달부는
    상기 제어신호가 활성화된 구간에서 상기 외부 클럭을 상기 컬럼 클럭으로 전달하는 반도체 장치.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8항에 있어서,
    상기 컬럼 클럭을 사용하여 상기 리드 커맨드 또는 상기 라이트 커맨드와 함께 입력되는 컬럼 어드레스를 지연시키는 어드레스 지연부를 더 포함하는 반도체 장치.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8항에 있어서,
    상기 리드 커맨드, 상기 라이트 커맨드는 상기 컬럼 클럭에 동기되어 레이턴시에 대응하는 지연량만큼 지연되는 반도체 장치.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 9항에 있어서,
    상기 하나 이상의 내부 클럭은
    액티브 커맨드, 프리차지 커맨드 및 리프레시 커맨드 등을 생성하기 위해 사용되는 로우 클럭을 포함하는 반도체 장치.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 13항에 있어서,
    상기 클럭 전달부는
    상기 제어신호에 관계없이 상기 외부 클럭을 상기 로우 클럭으로 전달하는 반도체 장치.
  15. 외부 클럭을 입력받아 하나 이상의 내부 클럭으로 전달하는 클럭 전달부; 및
    액티브 커맨드에 응답하여 상기 외부 클럭이 컬럼 동작을 수행하는 회로로 공급되는 컬럼 클럭으로 전달되고, 프리차지 커맨드에 응답하여 상기 외부 클럭이 상기 컬럼 클럭으로 전달되지 않도록 상기 클럭 전달부를 제어하는 클럭 제어부
    를 포함하는 신호 전달 회로.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제 15항에 있어서,
    상기 신호 전달 회로가 반도체 메모리 장치에 포함된 경우 상기 컬럼 동작을 수행하는 회로는 상기 반도체 메모리 장치의 데이터 라이트/리드 동작을 수행을 위한 신호의 생성 및 지연 동작을 수행하는 회로인 신호 전달 회로.
KR1020110110519A 2011-10-27 2011-10-27 클럭 전달 회로 및 이를 포함하는 반도체 장치 KR101907071B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110110519A KR101907071B1 (ko) 2011-10-27 2011-10-27 클럭 전달 회로 및 이를 포함하는 반도체 장치
US13/333,989 US8767503B2 (en) 2011-10-27 2011-12-21 Clock transfer circuit and semiconductor device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110110519A KR101907071B1 (ko) 2011-10-27 2011-10-27 클럭 전달 회로 및 이를 포함하는 반도체 장치

Publications (2)

Publication Number Publication Date
KR20130046139A KR20130046139A (ko) 2013-05-07
KR101907071B1 true KR101907071B1 (ko) 2018-10-11

Family

ID=48173702

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110110519A KR101907071B1 (ko) 2011-10-27 2011-10-27 클럭 전달 회로 및 이를 포함하는 반도체 장치

Country Status (2)

Country Link
US (1) US8767503B2 (ko)
KR (1) KR101907071B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6563760B2 (en) 2001-05-04 2003-05-13 Hynix Semiconductor Inc. Circuit and method for generating internal command signals in a semiconductor memory device
US7672191B2 (en) 2007-11-02 2010-03-02 Hynix Semiconductor, Inc. Data output control circuit

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000293998A (ja) * 1999-04-07 2000-10-20 Nec Corp 半導体記憶装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6563760B2 (en) 2001-05-04 2003-05-13 Hynix Semiconductor Inc. Circuit and method for generating internal command signals in a semiconductor memory device
US7672191B2 (en) 2007-11-02 2010-03-02 Hynix Semiconductor, Inc. Data output control circuit

Also Published As

Publication number Publication date
US8767503B2 (en) 2014-07-01
US20130111255A1 (en) 2013-05-02
KR20130046139A (ko) 2013-05-07

Similar Documents

Publication Publication Date Title
JP5036998B2 (ja) データストローブバスラインの効率を向上させることができるメモリ装置、それを備えるメモリシステム及びデータストローブ信号の制御方法
US6339552B1 (en) Semiconductor device
US6052329A (en) Output circuit and synchronous semiconductor memory device having a function of preventing output of invalid data
JP5528724B2 (ja) 半導体記憶装置及びこれを制御するメモリコントローラ、並びに、情報処理システム
TWI296804B (en) Voltage generation control circuit in semiconductor memory device and method thereof
KR20200083641A (ko) 반도체 메모리를 위한 메모리 명령을 포함하는 장치 및 방법
JP2006309913A (ja) 半導体メモリ素子
KR100933257B1 (ko) 반도체 메모리 장치
JP2012033251A (ja) データ入力回路
JP4953273B2 (ja) 半導体メモリ素子
US7830733B2 (en) Devices, systems, and methods for independent output drive strengths
KR20120020321A (ko) 컬럼소스신호 생성회로
US20200098404A1 (en) Semiconductor device
TW201633170A (zh) 選通訊號間隔檢測電路及包括其的記憶體系統
US20160372173A1 (en) Semiconductor devices and semiconductor systems including the same
KR20180001278A (ko) 반도체장치
US8593186B2 (en) Control signal generator for use with a command decoder
KR100596427B1 (ko) 동작시 전류소모를 줄일 수 있는 반도체 메모리 장치
KR101907071B1 (ko) 클럭 전달 회로 및 이를 포함하는 반도체 장치
CN106158009B (zh) 执行初始化操作的半导体器件和半导体系统
KR100798795B1 (ko) 내부 어드레스 생성장치 및 그의 구동방법
US7715270B2 (en) Address synchronous circuit capable of reducing current consumption in DRAM
KR20100000383A (ko) 클럭 드라이버 및 이를 포함하는 반도체 메모리 장치
KR20110002303A (ko) 반도체 메모리 장치 및 그 구동 방법
JP5344657B2 (ja) Ｄｄｒ型半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant