JP5668559B2 - 情報処理装置、その制御方法およびプログラム - Google Patents

Description

本発明は情報処理装置、その制御方法およびプログラムに関し、特に、メモリモジュールを備えた情報処理装置、情報処理装置に設けられたメモリモジュールの省電力化のための制御方法、および、プログラムに関する。

情報処理装置の省電力機能として、メモリモジュールへのアクセスがないときに、メモリコントローラとの接続を切断し、メモリモジュールをセルフリフレッシュさせることで、情報処理装置全体の消費電力を低減させる機能が知られている。

また、特許文献１において、基準期間の間、メモリへのアクセスがなかった場合、メモリを低電力モードに移行させる消費電力低減方法が記載されている。

特開２０１０−１９８５３５号公報

以下の分析は、本発明者によってなされたものである。

上記の省電力機能によると、省電力状態への移行が適切に実施されない場合には、メモリへのアクセス性能が低下する場合があるという問題もある。

また、特許文献１に記載された消費電力低減方法によると、基準期間の間、メモリへのアクセスがないにも関わらず、メモリを低電力モードに移行させることができず、この期間における消費電力を有効に削減することができない場合がある。

そこで、メモリモジュールへのアクセス性能を低下させることなく、メモリモジュールの消費電力を削減することが課題となる。本発明の目的は、かかる課題を解決する情報処理装置、その制御方法、および、プログラムを提供することにある。

本発明の第１の視点に係る情報処理装置は、
第１の状態と該第１の状態よりも消費電力の少ない第２の状態とを有するメモリモジュールと、
前記メモリモジュールに対するアクセスが発生しなかった期間の平均値をアクセス未発生平均期間として保持するとともに、前記メモリモジュールへのアクセスが発生した場合には、前記メモリモジュールへの前回のアクセスから今回のアクセスまでの期間をアクセス未発生期間として計測するとともに、該アクセス未発生平均期間を更新して保持する平均期間記録部と、
前記アクセス未発生平均期間が所定の閾値以上である場合は、前記メモリモジュールを第１の状態から第２の状態へ遷移させるメモリモジュール制御部と、を備え、
前記メモリモジュール制御部は、前記アクセス未発生平均期間が前記所定の閾値よりも短い場合において、前記アクセス未発生期間が前記アクセス未発生平均期間以上であるときには、前記メモリモジュールを第１の状態から第２の状態へ遷移させる。

本発明の第２の視点に係る情報処理装置の制御方法は、
第１の状態と該第１の状態よりも消費電力の少ない第２の状態とを有するメモリモジュールに対するアクセスが発生しなかった期間の平均値をアクセス未発生平均期間として保持する記憶部が、該メモリモジュールへのアクセスが発生した場合には、該メモリモジュールへの前回のアクセスから今回のアクセスまでの期間をアクセス未発生期間として計測するとともに、該アクセス未発生平均期間を更新して保持する工程と、
前記アクセス未発生平均期間が所定の閾値以上である場合は、前記メモリモジュールを第１の状態から第２の状態へ遷移させる工程と、
前記アクセス未発生平均期間が前記所定の閾値よりも短い場合において、前記アクセス未発生期間が前記アクセス未発生平均期間以上であるときには、前記メモリモジュールを第１の状態から第２の状態へ遷移させる工程と、を含む。

本発明の第３の視点に係るプログラムは、
第１の状態と該第１の状態よりも消費電力の少ない第２の状態とを有するメモリモジュールに対するアクセスが発生しなかった期間の平均値をアクセス未発生平均期間として保持する記憶部が、該メモリモジュールへのアクセスが発生した場合には、該メモリモジュールへの前回のアクセスから今回のアクセスまでの期間をアクセス未発生期間として計測するとともに、該アクセス未発生平均期間を更新して保持する処理と、
前記アクセス未発生平均期間が所定の閾値以上である場合は、前記メモリモジュールを第１の状態から第２の状態へ遷移させる処理と、
前記アクセス未発生平均期間が前記所定の閾値よりも短い場合において、前記アクセス未発生期間が前記アクセス未発生平均期間以上であるときには、前記メモリモジュールを第１の状態から第２の状態へ遷移させる処理と、をコンピュータに実行させる。

本発明に係る情報処理装置、その制御方法、および、プログラムによると、メモリモジュールへのアクセス性能を低下させることなく、メモリモジュールの消費電力を削減することができる。

実施形態に係る情報処理装置の構成を示すブロック図である。 実施形態に係る情報処理装置の動作を示すフローチャートである。

はじめに、本発明の概要について説明する。なお、この概要に付記する図面参照符号は、専ら理解を助けるための例示であり、本発明を図示の態様に限定することを意図するものではない。

図１を参照すると、本発明の情報処理装置は、第１の状態（通常状態）と該第１の状態よりも消費電力の少ない第２（省電力状態）の状態とを有するメモリモジュール（例えば、メモリモジュール２１１）と、メモリモジュール（２１１）に対するアクセスが発生しなかった期間の平均値をアクセス未発生平均期間として保持するとともに、メモリモジュール（２１１）へのアクセスが発生した場合には、メモリモジュール（２１１）への前回のアクセスから今回のアクセスまでの期間をアクセス未発生期間として計測するとともに、該アクセス未発生平均期間を更新して保持する平均期間記録部（１２３）と、アクセス未発生平均期間が所定の閾値以上である場合は、メモリモジュール（２１１）を第１の状態から第２の状態へ遷移させるメモリモジュール制御部（１２４）と、を備えていることが好ましい。

また、メモリモジュール制御部（１２４）は、上記アクセス未発生平均期間が所定の閾値よりも短い場合において、上記アクセス未発生期間が上記アクセス未発生平均期間以上であるときには、メモリモジュール（２１１）を第１の状態から第２の状態へ遷移させるようにしてもよい。

さらに、メモリモジュール制御部（１２４）は、メモリモジュール（２１１）へのアクセスが発生した場合において、メモリモジュール（２１１）が第２の状態であるときには、メモリモジュール（２１１）を第２の状態から第１の状態へ遷移させるようにしてもよい。

これにより、メモリモジュールへのアクセス性能の低下を抑制しつつ、メモリモジュールを適切に省電力状態に移行することができ、情報処理装置の消費電力を低減させることが可能となる。

（実施形態）
実施形態に係る情報処理装置について、図面を参照して説明する。図１は、本実施形態に係る情報処理装置の構成を一例として示すブロック図である。

図１を参照すると、情報処理装置は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１０１およびメモリモジュール２１１〜２ＮＭを備えている。ＣＰＵ１０１は、さらに、メモリコントローラ１１１を備えている。なお、情報処理装置は、ＣＰＵを複数有していてもよい。

メモリコントローラ１１１は、タイマ１２１、アクセス未発生期間比較部１２２、平均期間記録部１２３、および、メモリモジュール制御部１２４を備えている。図１において、メモリコントローラ１１１は、ＣＰＵ１０１に内蔵されている。しかし、メモリコントローラ１１１は、ＣＰＵ１０１の外部に設けられていてもよい。

メモリコントローラ１１１には、チャネル１〜Ｎごとに最大でＭ個のメモリモジュール２１１〜２ＮＭが接続される。メモリコントローラは、例えば、チャネル１に対しては、メモリモジュール２１１〜２１Ｍが接続される。

平均期間記録部１２３は、タイマ１２１を使用して、各メモリモジュール２１１〜２ＮＭのアクセス未発生期間の平均値をアクセス未発生平均期間として計測し、計測したアクセス未発生平均期間を記録する。

アクセス未発生期間比較部１２２は、メモリモジュール２１１〜２ＮＭごとに、平均期間記録部１２３に保持されているアクセス未発生平均期間と所定の閾値とを比較するとともに、アクセス未発生期間と平均期間記録部１２３に保持されているアクセス未発生平均期間とを比較する。

メモリモジュール制御部１２４は、アクセス未発生期間比較部１２２による比較の結果、「アクセス未発生平均期間≧所定の閾値」となった場合には、対象のメモリモジュールを省電力状態に移行させる。また、メモリモジュール制御部１２４は、アクセス未発生期間比較部１２２による比較の結果、「アクセス未発生期間≧アクセス未発生平均期間＋設定パラメータ」となった場合には、対象のメモリモジュールを省電力状態に移行させる。ここで、設定パラメータは、アクセス未発生期間に対するマージン値であり、省電力モードへの移行が頻発することを防ぐために、適当な値を設定する。

さらに、メモリモジュール制御部１２４は、メモリモジュールへのアクセスが発生した場合に、当該メモリモジュールが省電力状態であるときには、メモリモジュールを通常状態へ復帰させる。

図２は、本実施形態の情報処理装置の動作を示すフローチャートである。図２を参照して、図１に示した情報処理装置の動作について説明する。図２は、メモリモジュール２１１〜２ＮＭへのアクセス状況に応じて、メモリモジュール２１１〜２ＮＭを省電力状態に移行させたり、通常状態に復旧させたりする場合における、情報処理装置の動作を示す。本実施形態の情報処理装置は、図２に例示した動作に基づいて、消費電力を削減する。

まず、メモリモジュールへのアクセスが発生する（ステップＳ１）。ここでは、一例として、メモリモジュール２１１へのアクセスが発生した場合を考える。

メモリモジュール制御部１２４は、メモリモジュール２１１が省電力状態である場合には、メモリモジュール２１１を、省電力状態から通常状態に移行する（ステップＳ２）。

平均期間記録部１２３は、タイマ１２１を使用して、メモリモジュール２１１のアクセス未発生期間を測定する（ステップＳ３）。また、平均期間記録部１２３は、メモリモジュール２１１に対するアクセス未発生平均期間（すなわち、アクセス未発生期間の平均値）を、測定したアクセス未発生期間に基づいて更新し、更新後のアクセス未発生平均期間を保持する（ステップＳ４）。

次に、メモリモジュール２１１に対するアクセスが完了する（ステップＳ５）。

アクセス未発生期間比較部１２２は、平均期間記録部１２３に保持されている、メモリモジュール２１１に対するアクセス未発生平均期間と所定の閾値とを比較する（ステップＳ６）。

アクセス未発生期間比較部１２２による比較の結果、「アクセス未発生平均期間≧所定の閾値」となった場合には（ステップＳ６のＹＥＳ）、メモリモジュール制御部１２４は、メモリモジュール２１１を省電力状態に移行させる。

一方、アクセス未発生期間比較部１２２による比較の結果、「アクセス未発生平均期間＜所定の閾値」となった場合においても（ステップＳ６のＮＯ）、「アクセス未発生期間≧アクセス未発生平均期間＋設定パラメータ」となった場合には（ステップＳ７のＹＥＳ）、メモリモジュール制御部１２４は、対象のメモリモジュールを省電力状態に移行させる。

以上の動作により、アクセス性能の低下を抑制しつつ、メモリモジュールを適切に省電力状態に移行することができる。したがって、本実施形態の情報処理装置によると、消費電力の低減が可能となる。

また、本実施形態によると、以下の効果がもたらされる。メモリモジュールへのアクセス性能を低下させることなく、適切な省電力制御を実現することができる。

なお、上記の特許文献の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。

１０１ ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）
２１１〜２ＮＭ メモリモジュール
１１１ メモリコントローラ
１２１ タイマ
１２２ アクセス未発生期間比較部
１２３ 平均期間記録部
１２４ メモリモジュール制御部

Claims (6)

1. 第１の状態と該第１の状態よりも消費電力の少ない第２の状態とを有するメモリモジュールと、
   前記メモリモジュールに対するアクセスが発生しなかった期間の平均値をアクセス未発生平均期間として保持するとともに、前記メモリモジュールへのアクセスが発生した場合には、前記メモリモジュールへの前回のアクセスから今回のアクセスまでの期間をアクセス未発生期間として計測するとともに、該アクセス未発生平均期間を更新して保持する平均期間記録部と、
   前記アクセス未発生平均期間が所定の閾値以上である場合は、前記メモリモジュールを第１の状態から第２の状態へ遷移させるメモリモジュール制御部と、を備え、
   前記メモリモジュール制御部は、前記アクセス未発生平均期間が前記所定の閾値よりも短い場合において、前記アクセス未発生期間が前記アクセス未発生平均期間以上であるときには、前記メモリモジュールを第１の状態から第２の状態へ遷移させる、
   ことを特徴とする情報処理装置。
2. メモリモジュール制御部は、前記メモリモジュールへのアクセスが発生した場合において、前記メモリモジュールが第２の状態であるときには、前記メモリモジュールを第２の状態から第１の状態へ遷移させることを特徴とする、
   請求項１に記載の情報処理装置。
3. 第１の状態と該第１の状態よりも消費電力の少ない第２の状態とを有するメモリモジュールに対するアクセスが発生しなかった期間の平均値をアクセス未発生平均期間として保持する記憶部が、該メモリモジュールへのアクセスが発生した場合には、該メモリモジュールへの前回のアクセスから今回のアクセスまでの期間をアクセス未発生期間として計測するとともに、該アクセス未発生平均期間を更新して保持する工程と、
   前記アクセス未発生平均期間が所定の閾値以上である場合は、前記メモリモジュールを第１の状態から第２の状態へ遷移させる工程と、
   前記アクセス未発生平均期間が前記所定の閾値よりも短い場合において、前記アクセス未発生期間が前記アクセス未発生平均期間以上であるときには、前記メモリモジュールを第１の状態から第２の状態へ遷移させる工程と、を含む、
   ことを特徴とする情報処理装置の制御方法。
4. 前記メモリモジュールへのアクセスが発生した場合において、前記メモリモジュールが第２の状態であるときには、前記メモリモジュールを第２の状態から第１の状態へ遷移させる工程を、さらに含むことを特徴とする、
   請求項３に記載の情報処理装置の制御方法。
5. 第１の状態と該第１の状態よりも消費電力の少ない第２の状態とを有するメモリモジュールに対するアクセスが発生しなかった期間の平均値をアクセス未発生平均期間として保持する記憶部が、該メモリモジュールへのアクセスが発生した場合には、該メモリモジュールへの前回のアクセスから今回のアクセスまでの期間をアクセス未発生期間として計測するとともに、該アクセス未発生平均期間を更新して保持する処理と、
   前記アクセス未発生平均期間が所定の閾値以上である場合は、前記メモリモジュールを第１の状態から第２の状態へ遷移させる処理と、
   前記アクセス未発生平均期間が前記所定の閾値よりも短い場合において、前記アクセス未発生期間が前記アクセス未発生平均期間以上であるときには、前記メモリモジュールを第１の状態から第２の状態へ遷移させる処理と、をコンピュータに実行させる、
   ことを特徴とするプログラム。
6. 前記メモリモジュールへのアクセスが発生した場合において、前記メモリモジュールが第２の状態であるときには、前記メモリモジュールを第２の状態から第１の状態へ遷移させる処理を、さらにコンピュータに実行させることを特徴とする、
   請求項５に記載のプログラム。

Images