TWI654523B - 積體電路晶片、電子裝置與記憶體存取方法 - Google Patents

積體電路晶片、電子裝置與記憶體存取方法

Info

Publication number
TWI654523B
TWI654523B TW106121231A TW106121231A TWI654523B TW I654523 B TWI654523 B TW I654523B TW 106121231 A TW106121231 A TW 106121231A TW 106121231 A TW106121231 A TW 106121231A TW I654523 B TWI654523 B TW I654523B
Authority
TW
Taiwan
Prior art keywords
integrated circuit
clock
signal
data
command
Prior art date
Application number
TW106121231A
Other languages
English (en)
Other versions
TW201812598A (zh
Inventor
劉佳憲
黃祥毅
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW201812598A publication Critical patent/TW201812598A/zh
Application granted granted Critical
Publication of TWI654523B publication Critical patent/TWI654523B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Information Transfer Systems (AREA)

Abstract

本發明提供一種積體電路晶片、電子裝置與記憶體存取方法，該積體電路晶片包含：介面電路，用於將該積體電路晶片連接到複數個匯流排，該等匯流排耦接該積體電路晶片與記憶體晶片，以驅動傳輸到該記憶體晶片之信號到該等匯流排，且接收從該記憶體晶片傳輸到該等匯流排上之信號；以及控制電路，用於控制該介面電路，以傳輸資訊信號給該記憶體晶片來告知命令信號與資料信號之傳輸速率之比例變化，根據該比例變化配置該介面電路，並讓該介面電路在一個時間根據該比例變化開始傳輸/接收信號。

Description

積體電路晶片、電子裝置與記憶體存取方法
本發明大體關於一種記憶體的存取方法，更具體地，是關於一種積體電路晶片、電子裝置與記憶體存取方法。
一般說來，電子裝置，例如電腦系統，可包含一個或複數個記憶體晶片。舉例來說，電子裝置包含在一個不同積體電路晶片上的記憶體控制器來管理記憶體晶片的存取。記憶體提供命令，例如讀取命令，寫入命令等等，給記憶體晶片來管理記憶體晶片的資料的讀寫。舉例來說，根據一個寫入命令，資料被寫如記憶體晶片；並根據一個讀取命令，資料被從記憶體晶片讀取。
為解決積體電路中的記憶體存取的技術問題，本發明特提出一種新的積體電路晶片、電子裝置與記憶體存取方法。
本發明提供一種積體電路晶片，包含：介面電路，用於將該積體電路晶片連接到複數個匯流排，該等匯流排耦接該積體電路晶片與記憶體晶片，以驅動傳輸到該記憶體晶片的信號到該等匯流排，且接收從該記憶體晶片傳輸到該等匯流排上的信號；以及控制電路，用於控制該介面電路，以傳輸資訊信號給該記憶體晶片來告知命令信號與資料信號的傳輸速率的比例變化，根據該比例變化配置該介面電路，並讓該介面電路在一個時間根據該比例變化開始傳輸/接收信號。
本發明另提供一種電子裝置，包含：第一積體電路晶片；互連元件，用於形成複數個匯流排來互連該第一積體電路晶片與第二積體電路晶片；以及該第二積體電路晶片是記憶體積體電路晶片，其中該第一積體電路晶片包含：第一介面電路，用於將該第一積體電路晶片連接到該等匯流排，該等匯流排耦接該第一積體電路晶片與該第二積體電路晶片，以驅動傳輸到該第二積體電路晶片的信號到該等匯流排上，並接收從該第二積體電路晶片傳輸到該等匯流排上的信號；以及第一控制電路，用於控制該第一介面電路以傳輸資訊信號給該第二積體電路晶片來告知命令信號與資料信號的傳輸速率的比例變化，根據該比例變化配置該第一介面電路，並讓該第一介面電路在一個時間根據該比例變化開始傳輸/接收信號。
本發明另提供一種記憶體存取方法，包含：由積體電路晶片內的控制電路，接收在耦接該積體電路晶片與記憶體晶片的複數個匯流排上的命令信號與資料信號的傳輸速率的比例變化；控制該積體電路晶片的介面電路以傳輸資訊信號給該記憶體晶片來告知該比例變化；根據該比例變化配置該介面電路；以及在一個時間讓該介面電路根據該比例變化開始傳輸/接收信號。
本發明的積體電路晶片、電子裝置與記憶體存取方法能夠更加高速穩定地對記憶體進行存取。
100‧‧‧系統
101-104‧‧‧匯流排
110‧‧‧第一積體電路晶片
120‧‧‧記憶體控制器
121‧‧‧命令處理電路
122‧‧‧資料處理電路
125‧‧‧介面電路
130‧‧‧比例控制器
140‧‧‧時序控制器
141‧‧‧命令時脈控制器
142‧‧‧資料時脈控制器
150‧‧‧命令編碼器
160‧‧‧第二積體電路晶片
161‧‧‧記憶體電路
165‧‧‧介面電路
170‧‧‧比例控制器
180‧‧‧命令解碼器
191‧‧‧DQS產生電路
192‧‧‧資料時脈控制器
第1圖顯示根據本發明一實施例的系統100的結構示意圖；第2圖顯示本申請一個實施例的流程200的流程圖；第3圖顯示根據本申請的一個實施例的流程300的流程圖；第4圖顯示根據流程300的匯流排101-104上的信號的波形圖400；第5圖顯示根據本申請的實施例的流程例子的流程圖； 第6圖顯示根據流程500的匯流排101-104上的信號的波形圖600；第7圖顯示根據本申請的流程700的流程圖；第8圖顯示流程700的匯流排101-104上的信號的波形圖800。
第1圖顯示根據本發明一實施例的系統100的結構示意圖。系統100包含如第1圖相互耦接的第一積體電路晶片(IC)110以及第二積體電路晶片(IC)160。第二積體電路晶片160是一個記憶體晶片，而第一積體電路晶片110包含記憶體控制器120，用於管理第二積體電路晶片160的存取。在一個實施例中，各種信號，例如命令信號、資料信號等等在第一積體電路晶片110與第二積體電路晶片160之間傳輸。記憶體控制器120用於調整命令信號與資料信號之間的傳輸速率(transmission rates)的比例。
系統100可以是任何適合的系統。在一個實施例中，系統100是一個電子裝置，例如臺式電腦、平板電腦、智慧手機、可穿戴設備、網路交換機、智慧電視、照相機、媒體播放機，等等。系統100可包含並未顯示在圖中的任何適合的組件。在一個實施例中，第一積體電路晶片110是一個晶片上系統(system-on-chip，SOC)，其包含記憶體控制器120以及其他適合的電路，例如中央處理單元(CPU)、影像處理單元(GPU)、類比電路(圖中未顯示)、射頻電路(圖中未顯示)，以及其他電路。在一個例子中，第一積體電路晶片110是在一個不同於第二積體電路晶片160的晶片封裝內，且兩個晶片封裝與其他適合電路元件一同載入於印刷電路板上。這兩個晶片封裝可通過例如印刷銅線來進行互連。
在另一個實施例中，系統100是一個晶片封裝，例如多晶片模組(multi-chip module，MCM)等。系統100是一個單獨封裝，其在預包裝形式(pre-packaged form)下包含第一積體電路晶片110與第二積體電路晶片160，並 包含互連元件(例如金屬線)來互連第一積體電路晶片110與第二積體電路晶片160。
第二積體電路晶片160可以是任何適合的記憶體晶片。在一個實施例中，第二積體電路晶片160是一個動態隨機存取記憶體(DRAM)類型的記憶體晶片，例如是雙倍速同步DRAM(DDR SDRAM)、低功耗DDR SDRAM(LPDDR SDRAM)，等等。
在第1圖中，舉例來說，第一積體電路晶片110與第二積體電路晶片160互相耦接，通過組成匯流排的線來發送各種信號，例如匯流排101-104等。舉例來說，匯流排101(例如1-位元匯流排)用於發送時脈信號CLK，匯流排102(例如m-位元匯流排，m是一個正整數)用於發送命令信號CMD。匯流排103(例如x-位元線，x是正整數)用於發送資料信號DAT。匯流排104(例如1-位元匯流排)用於發送資料選通信號(資料選通信號)DQS，等等。第一積體電路晶片110與第二積體電路晶片160包含介面電路來處理第一積體電路晶片110與第二積體電路晶片160之間傳輸的信號。
具體地，第一積體電路晶片110包含介面電路125，用於處理第一積體電路晶片110與第二積體電路晶片160之間傳輸的信號。在第1圖中，舉例來說，介面電路125包含命令處理電路121，用於處理命令(例如讀取命令、寫入命令、配置命令、預充電命令...)。這些命令被處理並提供給第二積體電路晶片160來指示第二積體電路晶片160依命令操作。在一個例子中，命令處理電路121包含緩衝電路(圖未顯示)來緩衝，例如命令的m位元，並包含驅動電路(圖未顯示)來驅動該命令的m位元到匯流排102上作為命令信號CMD。命令處理電路121能包含其他適合的電路。
一般來說，命令處理電路121基於命令時脈(CK)操作，該命令與在匯流排101上提供給第二積體電路晶片160的時脈信號CLK相關。在一個例子中，介 面電路125包含命令時脈產生電路(圖未顯示)用於產生命令時脈CK。在一個例子中，命令時脈CK被相移(phase shifted)並發送到匯流排101上作為時脈信號。 在另一個例子中，命令時脈CK發送到匯流排101作為時脈信號CLK。
而且，在第1圖的例子中，介面電路125包含資料處理電路122用於處理資料。在一個寫入操作的例子中，資料處理電路122包含緩衝電路(圖未顯示)來緩衝，資料傳輸的例如x-位元資料，並包含驅動電路(圖未顯示)來驅動x-位元資料到匯流排103。在讀取操作的例子中，資料處理電路122包含取樣保持電路(圖未顯示)來取樣匯流排103並保持取樣的值。
一般來說，資料處理電路122基於資料時脈(data clock，DK)操作，該資料時脈與匯流排104上的資料選通信號DQS相關。在寫入操作的一個例子中，介面電路125包含資料時脈產生電路(圖未顯示)用於產生資料時脈DK。舉例來說，資料時脈產生電路用於基於具有可配置頻率比例(configurable frequency ratio)的命令時脈CK來產生資料時脈DK。接著，在一個例子中，資料時脈DK被相移並發送到匯流排104作為資料選通信號DQS。
在讀取操作的一個例子中，第二積體電路晶片160基於接收的時脈信號CLK及命令信號與資料信號之間的傳輸比例產生資料選通信號DQS，並驅動資料選通信號DQS到匯流排104。接著，介面電路125包含電路來從匯流排104接收資料選通信號DQS，並使用資料選通信號DQS從匯流排103接收資料。
根據本申請的一個方面，記憶體控制器120用於調整命令信號與資料信號之間的傳輸速率的一個比例。在一個實施例中，記憶體控制器120用於調整該比例，使得命令信號的傳輸速率變得比資料信號的傳輸速率更小，以讓命令處理電路的設計更簡單，例如是命令處理電路121。在另一個實施例中，記憶體控制器120用於調整該比例，使得命令信號的傳輸速率在資料信號的傳輸速率不變時降低，從而減少了命令處理電路的功耗，例如是命令處理電路121。
在一個相關的例子中，命令信號與資料信號之間的傳輸速率的比例是固定的。在一個DDR例子中，時脈信號CLK與資料選通信號具有同樣的頻率。 命令信號例如在命令時脈(例如時脈信號CLK)上升沿發送，且資料信號在資料時脈(例如時脈信號CLK作為資料時脈的時候)的上升沿與下降沿都發送。因此，命令信號與資料信號的傳輸速率的比例是固定在1：2。當資料信號的傳輸速率翻倍時，這個相關例子中的命令信號的傳輸速率也翻倍。
在根據本申請的一個實施例中，當系統100需要加倍資料頻寬時，記憶體控制器120用來加倍資料信號的傳輸速率。而且，記憶體控制器120降低命令信號與資料信號之間的傳輸速率的比例，例如到1：4，因此命令信號的傳輸速率不會增加或不會改變太多。在該實施例中，資料時脈的頻率翻倍，命令時脈的頻率保持不增加。因此，命令處理電路的功耗，例如命令處理電路121的功耗可以低於相關例子中的功耗。而且，當命令時脈的頻率變化相對較小時，命令處理電路，例如命令處理電路121操作在一個頻率相對穩定的操作條件下，具有較少複雜時序要求。因此，命令處理電路的設計可更輕鬆，且能在操作中保持穩定。
在本申請的另一個實施例中，當系統100進入省電模式，系統100降低資料頻寬來節省功耗。在一個例子中，記憶體控制器120用於降低一半資料信號的傳輸速率。而且，記憶體控制器120用於增加命令信號與資料信號之間的傳輸速率的比例，例如從1：2變成1：1，因此命令信號的傳輸速率並不增加或不增加很多。在該實施例中，資料時脈的頻率降低一半，而命令時脈的頻率保持不變。 因此，資料處理電路，例如資料處理電路122的功耗可被顯著降低。類似地，命令時脈的頻率變化相對較小，命令處理電路，例如命令處理電路121操作於一個較頻率穩定的操作條件下，具有較少的複雜時序要求。因此，命令處理電路的設計可更輕鬆，且操作可更穩定。
根據本申請的一方面，記憶體控制器120包含比例控制器130。在一個例子中，記憶體控制器120用於確定命令信號與資料信號之間的傳輸速率的比例變化。在另一個例子中，記憶體控制器120用於接收指示命令信號與資料信號之間的傳輸速率的比例變化的資訊。比例變化由其他元件所確定，例如中央處理單元等等。而且，比例控制器130用於協調第一積體電路晶片110與第二積體電路晶片160中的比例改變，來平滑地轉換到新的比例。舉例來說，比例控制器130用於控制介面電路125來發送資訊信號給第二積體電路晶片160，以通知比例變化並允許第二積體電路晶片160依此改變配置。而且，比例控制器130根據比例變化改變第一積體電路晶片110中的配置。在一個實施例中，比例控制器130用於安排一個時間來允許介面電路125開始根據新的比例發送/接收信號。在另一實施例中，根據新的比例開始發送/接收信號的時間是由其他適合電路元件來安排，例如中央處理單元等等。
根據本申請，比例控制器130或其他電路元件(例如CPU)可在各種情況下確定比例變化。在一個例子中，當接收到一個改變資料頻寬的指令時(例如頻寬翻倍，降低一半頻寬...)，比例控制器130或其他電路元件(例如CPU)確定改變命令信號與資料信號之間的傳輸速率的比例。在另一個例子中，當接收到一個改變用電模式的指令時(例如進入省電模式，退出省電模式...)，比例控制器130或其他電路元件(例如CPU)確定改變命令信號與資料信號之間的傳輸速率的比例。
而且，在第1圖的例子中，比例控制器130包含時序控制器140與命令編碼器150。命令編碼器150用於控制介面電路125來通知第二積體電路晶片160該比例變化。在一個實施例中，時序控制器140用於改變第一積體電路晶片110的時脈配置，並安排時間根據新的比例開始發送/接收。在另一實施例中，時序控制器140根據從其他適合的電路元件，例如CPU等電路接收時間資訊來根據新 的比例開始發送/接收。
命令編碼器150能使用任何適合的技術來控制介面電路125以通知第二積體電路晶片160該比例變化。在一個例子中，命令編碼器150用於將比例變化編碼進一個m位元命令。m-位元命令指示該新比例。然後介面電路125能驅動m位元命令給匯流排102來用於到第二積體電路晶片160的傳輸。第二積體電路晶片160能編碼該m位元命令，且能據此改變配置。
在另一個實施例中，命令編碼器150用於編碼該比例變化進一個特定信號的屬性中，例如是時脈信號CLK等，並控制介面電路125驅動該特定信號到第二積體電路晶片160。舉例來說，命令編碼器150用於禁用時脈信號CLK內的翻轉(transitions)來停止時脈信號CLK，以指示比例變化。在一個例子中，系統100使用兩個比例。為了從一個比例切換到另一個比例，命令編碼器150停止時脈信號CLK一段時間，然後啟動時脈信號CLK。第二積體電路晶片160能在匯流排101上探測時脈信號CLK。當第二積體電路晶片160探測時脈信號CLK的停止時，第二積體電路晶片160能切換其配置從當前比例到一個不同的比例。
在另一個例子中，命令編碼器150用於編碼該比例變化於時脈信號CLK的頻率變化中。在一個例子中，系統100使用兩個比例。為了從一個比例切換到另一個比例，命令編碼器150變換時脈信號CLK的頻率。在一個例子中，命令編碼器150用於改變命令時脈產生電路的配置來改變時脈信號CLK的頻率。
第二積體電路晶片160能探測匯流排101上的時脈信號CLK的頻率變化。當第二積體電路晶片160探測到時脈信號CLK的頻率變化，第二積體電路晶片160能切換其配置從當前比例到不同的比例。
在第1圖的例子中，時序控制器140包含命令時脈控制器141與資料時脈控制器142。命令時脈控制器141用於控制配置來產生命令處理的時脈，例如命令處理電路121的命令時脈CK。資料時脈控制器142用於控制配置來產生資料 處理的時脈，例如資料處理電路122在寫入操作中使用的資料時脈DK。
在一個實施例中，命令時脈CK根據例如命令時脈產生電路的命令時脈配置的系統時脈(例如CPU使用的時脈)產生。資料時脈DK可根據資料時脈配置或基於系統時脈由資料時脈產生電路產生，或基於命令時脈CK由資料時脈產生電路產生。
在一個實施例中，命令時脈配置被控制來調整系統時脈與命令時脈之間的第一頻率比例，資料時脈配置被控制來調整系統時脈與資料時脈之間的第二頻率比例。命令時脈控制器141用於控制命令時脈配置來調整第一頻率比例以及資料時脈控制器142用於控制資料時脈配置來調整第二頻率比例。
在一個例子中，當比例控制器130或其他電路元件(例如CPU)確定降低命令信號與資料信號之間的傳輸速率比例(例如從1：2到1：4)，以回應於資料頻寬的翻倍(而不需要改變系統時脈)，資料時脈控制器142用於控制資料時脈配置來翻倍數據時脈的頻率，且命令時脈控制器141用於不改變命令時脈配置。
在另一個例子中，當比例控制器120或其他電路元件(例如CPU)確定增加命令信號與資料信號之間的傳輸速率的比例(例如從1：2到1：1)，以回應於進入省電模式(例如系統時脈頻率降低一半)，命令時脈控制器141用於改變命令時脈配置來於降低的系統時脈下保持命令時脈的頻率，且資料時脈控制器142用於不用系統時脈改變資料時脈配置來降低資料時脈頻率。
在另一個實施例中，資料時脈DK是基於命令時脈CK產生。舉例來說，命令時脈配置被控制來調整系統時脈與命令時脈之間的第一頻率比例，且資料時脈配置被控制來調整命令時脈CK與資料時脈DK之間的第二頻率比例。命令時脈控制器141用於控制命令時脈配置來調整第一頻率比例，而資料時脈控制器142用於控制資料時脈配置來調整第二頻率比例。
在一個例子中，當比例控制器130(或其他電路元件，例如CPU)確定 降低命令信號與資料信號之間的傳輸速率的比例(例如從1：2到1：4)，以回應於資料頻寬的翻倍(不需要改變系統時脈)，資料時脈控制器142用於控制資料時脈配置來降低第二頻率比例(例如從1：1到1：2)，且命令時脈控制器141用於不改變命令時脈配置。
在另一個例子中，當比例控制器130(或其他電路元件，例如CPU)確定增加命令信號與資料信號之間的傳輸速率的比例(例如從1：2到1：1)，以回應進入省電模式(例如系統時脈的頻率降低一半)，命令時脈控制器141用於改變命令時脈配置來在降低的系統時脈下維持命令時脈的頻率，且資料時脈控制器142用於增加第二頻率比例(例如從1：1到1：)。
根據本申請的一個方面，時序控制器140也包含一個計時電路(timer circuit，圖未顯示)，用於設置一個時間來基於新的比例啟動傳輸。
根據本申請的一個方面，第二積體電路晶片160用於和記憶體控制器120一起操作。在一個實施例中，第二積體電路晶片160包含比例控制器170。舉例來說，比例控制器170包含命令解碼器180，用於解碼由命令編碼器150編碼的比例變化資訊。在一個例子中，第二積體電路晶片160還包含介面電路165與記憶體電路161。其中介面電路165與第一積體電路晶片110內的介面電路125互相通信，傳輸資料信號或命令信號；記憶體電路161可以是一個任何適合的記憶體，其可包含各種類型的記憶體媒介，用來記憶體任何類型的資料，其可包含多個記憶體陣列或矩陣。
而且，在第1圖的例子中，比例控制器170包含DQS產生電路191，用於基於具有一個可調比例的時脈信號CLK產生讀取操作的資料選通信號DQS。而且，比例控制器170包含資料時脈控制器192，用於基於比例變化資訊來調整可調比例。在一個例子中，DQS產生電路191與資料時脈控制器192也可以實施于一個時序控制器190中。
在一個例子中，當命令解碼器180解碼比例變化資訊，資料時脈控制器192能控制DQS產生電路191的配置來據此產生讀取操作的資料選通信號DQS。
在一個例子中，當比例變化資訊指示命令信號與資料信號之間的傳輸速率的比例的降低時(例如從1：2到1：4)，資料時脈控制器192用於控制DQS產生電路191的配置來降低頻率比例(例如從1：1到1：2)。
在另一個例子中，當比例變化資訊指示命令信號與資料信號之間的傳輸速率的比例增加時(例如從1：2到1：1)，資料時脈控制器192用於控制DQS產生電路191的配置來增加第二頻率比例(從1：1到1：)。
第2圖顯示本申請一個實施例的流程200的流程圖。在該例子中，流程200由第1圖例子中的記憶體控制器120執行。流程200開始於步驟S201且進行到步驟S210。
在步驟S210，確定或接收命令信號與資料信號之間的傳輸速率的比例變化。在一個例子中，比例控制器130確定比例變化，以回應於一個改變資料頻寬的指令(例如頻寬加倍，頻寬減半...)。在另一個例子中，比例控制器130確定比例變化，以回應一個改變電力模式的指令。在另一個例子中，一個適合的電路元件(例如CPU)確定比例變化，以回應改變資料頻寬或改變電力模式的指令，並提供指示比例變化的資訊給比例控制器130。比例控制器130接收指示該比例變化的資訊。
在步驟S220，通知記憶體晶片該比例變化。在一個例子中，命令編碼器150用於編碼比例變化進一個要被傳輸給記憶體晶片的m位元命令內。在另一個例子中，命令編碼器150用於停止時脈信號CLK來指示比例變化。在另一個例子中，命令編碼器150用於使時脈信號CLK的頻率變化。
在步驟S230，介面電路用來根據比例變化配置。在一個例子中，介面電路125中的資料時脈產生電路的資料時脈配置根據比例變化而改變。在另一 個例子中，介面電路125內的命令時脈產生電路的命令時脈配置根據比例變化而改變。
在步驟5240，安排一個時間根據新的比例來啟動通信。在一個例子中，啟動一個具有預設值的計時器。預設值是預先確定讓第一積體電路晶片110與第二積體電路晶片160有足夠時間在新的配置下穩定下來。當計時器到期了，記憶體控制器120發送一個新的命令來根據新的比例啟動通信。在一個例子中，根據新的比例啟動通信的時間由記憶體控制器120安排。在另一個例子中，根據新的比例啟動通信的時間由其他適合電路元件安排，例如CPU。然後流程200進行到步驟5299並結束。
第3圖顯示根據本申請的一個實施例的流程300的流程圖。在這個例子中，流程300由第1圖例子中的記憶體控制器120執行。流程300從步驟S301開始並進行到步驟S310。
在步驟S310，一個指示比例變化的命令發送給記憶體晶片。在一個例子中，命令編碼器150用於編碼該比例變化進一個m位元命令中。接著，m-位元命令發送到匯流排102上給記憶體晶片。在一個例子中，可跳過步驟S310。
在步驟S320，控制停止時脈信號CLK。在一個例子中，命令編碼器150用於使時脈信號CLK停止。在一個例子中，時脈信號CLK中的停止指示比例變化。 舉例來說，在兩個比例的場景中，時脈信號CLK的停止指示從當前比例到一個不同比例的變化。
在步驟S330，一個計數器啟動來協助，例如系統100來等待一個時間。在一個例子中，啟動具有預設值的計數器。預設值被預定來讓第一積體電路晶片110與第二積體電路晶片160有足夠時間在新的配置下穩定下來。當計數器到期了，流程進行到步驟S340。
在步驟5340，重啟時脈信號CLK。在一個實施例中，命令編碼器150 用於使時脈信號CLK重啟。
在步驟S350，用新的比例存取記憶體晶片。在一個例子中，記憶體控制器120發送命令給第二積體電路晶片160來用新的比例開始記憶體存取。然後流程進行到步驟S399並結束。
第4圖顯示根據流程300的匯流排101-104上的信號的波形400。波形400包含在波形101上的時脈信號CLK的第一波形410，在匯流排102上的命令信號CMD的第二波形420，在匯流排104上的資料選通信號DQS的第三波形430，以及在匯流排103上的資料信號DAT的第四波形440。
在第4圖的例子中，開始，命令信號CMD與資料信號DAT之間的傳輸比例是1：2。舉例來說，時脈信號CLK的頻率與資料時脈的頻率(例如資料選通信號DQS是資料時脈的一個相移版本)是同樣的。對於命令信號CMD，介面電路125中的驅動電路用於把命令信號CMD驅動到匯流排102上，以回應時脈信號CLK的上升沿，並把命令信號保持時脈信號CLK的一個時脈週期，如411與421所示。因此，命令傳輸速率與時脈信號CLK的頻率是一樣的。
需要注意的是，在一個例子中，在第二積體電路晶片160，時脈信號CLK用來在例如時脈信號CLK的下降沿取樣命令信號CMD。
對於寫入操作，介面電路125內的驅動電路用於驅動資料信號DAT到匯流排103上，以回應資料時脈的上升沿與下降沿，且將資料信號DAT保持資料時脈的半個時脈週期，如441所示。因此，資料傳輸速率是資料時脈頻率的翻倍。 因此，命令信號CMD與資料信號DAT之間的傳輸比例是1：2。
對於寫入操作，第一積體電路晶片110產生DQS信號並驅動DQS信號到匯流排104。在第二積體電路晶片160，資料選通信號DQS用來在資料選通信號DQS的上升沿與下降沿對匯流排103上的資料信號DAT取樣。
對於讀取操作，在一個例子中，第二積體電路晶片160接收時脈信號 CLK，且第二積體電路晶片160用於基於時脈信號CLK產生資料時脈，且產生資料選通信號DQS，其為資料時脈的相移版本。開始，資料時脈與時脈信號CLK一樣，第二積體電路晶片160接著驅動資料信號DAT到匯流排103，以回應於資料時脈的上升沿與下降沿，並將資料信號DAT保持資料時脈的半個時脈週期，如441所示。 因此，資料傳輸速率是時脈信號CLK的頻率的翻倍。對於讀取操作，第二積體電路晶片160驅動資料選通信號DQS到匯流排104上。在第一積體電路晶片110，資料選通信號DQS用來在資料選通信號DQS的上升沿與下降沿對匯流排103上的資料信號DAT取樣。
在一個實施例中，命令422由第一積體電路晶片110發送給第二積體電路晶片160來指示比例變化為1：4。
在另一個實施例中，時脈信號CLK停止，如414所示來指示比例變化為例如1：4。
在第4圖的例子中，記憶體控制器120等待時間T。在一個例子中，啟動具有預設值的計數器。預設值是根據時間T來預定的，以讓第一積體電路晶片110與第二積體電路晶片160有足夠時間在新的配置下穩定下來。
舉例來說，在第一積體電路晶片110，資料時脈控制器142控制資料時脈配置來降低第二頻率比例(例如從1：1到1：2)，因此資料時脈與DQS信號的頻率翻倍。在第二積體電路晶片120，資料時脈控制器控制DQS產生電路191的配置來降低頻率比例(例如從1：1到1：2)，因此，資料時脈與DQS信號的頻率翻倍。
在一個例子中，當計時器到期，命令編碼器150用於讓時脈信號CLK重啟，如415所示，來根據新的比例1：4開始通信。
舉例來說，時脈信號CLK的頻率的頻率保持與開始情形一樣。因此，命令傳輸速率與開始情形一樣。
而且，資料時脈與資料選通信號DQS已經頻率翻倍，因此資料傳輸速 率翻倍。然後，命令信號與資料信號之間的傳輸速率比例是1：4。
第5圖顯示根據本申請的實施例的流程例子的流程圖。在一個例子中，流程500由第1圖例子中的記憶體控制器120執行。流程500從步驟S501開始並進行到步驟S510。
在步驟S510，發送一個指示比例變化的命令給記憶體晶片。在一個例子中，命令編碼器150用於編碼比例變化進一個m位元命令中。接著，m位元命令發送到匯流排102上給記憶體晶片。在一個例子中，可跳過步驟S510。
在步驟S520，控制時脈信號CLK具有一個頻率變化。在一個例子中，命令編碼器150用於改變介面電路125內的命令時脈產生電路的配置，以讓時脈信號CLK的頻率變化。在一個例子中，時脈信號CLK內的頻率變化指示比例變化。 舉例來說，在兩個比例的場景下，時脈信號CLK的頻率變化指示從當前比例到一個不同比例的變化。
在步驟S530，計時器啟動來等待一個時間。在一個例子中，啟動一個具有預設值的計時器。預設值是預定的，以讓第一積體電路晶片110與第二積體電路晶片160有足夠時間在新的配置下穩定下來。當計時器到期，流程進行到步驟S540。
在步驟S540，用命令信號與資料信號之間的傳輸速率的新的比例存取記憶體晶片。在一個例子中，記憶體控制器120發送命令給第二積體電路晶片160來用新的比例開始記憶體存取。接著流程進行到步驟S599並結束。
第6圖顯示根據流程500的匯流排101-104上的信號的波形600。波形600包含匯流排101上的時脈信號CLK的第一波形610，匯流排102上的命令信號CMD的第二波形620，匯流排104上的資料選通信號DQS的第三波形630，以及匯流排103上的資料信號DAT的第四波形640。
在第6圖的例子中，一開始，命令信號CMD與資料信號DAT的傳輸比 例是1：2。舉例來說，時脈信號CLK的頻率與資料時脈的頻率(例如資料選通信號DQS是資料時脈的相移版本)是一樣的。對於命令信號CMD，介面電路125內的驅動電路用來驅動命令信號CMD到匯流排102上，以回應於時脈信號CLK的上升沿，並將命令信號保持時脈信號CLK的一個時脈週期，如611與621所示。因此，命令傳輸速率與時脈信號CLK的頻率一樣。
對於寫入操作，介面電路125內的驅動電路用於驅動資料信號DAT到匯流排103，以回應於資料時脈的上升沿與下降沿，並將資料信號DAT保持資料時脈的半個時脈週期，如641所示。因此，資料傳輸速率是資料時脈的翻倍。因此，命令信號CMD與資料信號DAT之間的傳輸比例是1：2。
對於寫入操作，第一積體電路晶片110產生DQS信號並驅動DQS信號到匯流排104。在第二積體電路晶片160，資料選通信號DQS用於在資料選通信號DQS的上升沿與下降沿取樣匯流排103上的資料信號DAT。
對於讀取操作，第二積體電路晶片160接收時脈信號CLK，且第二積體電路晶片160用於基於時脈信號CLK產生資料時脈，並產生資料選通信號DQS，其是資料時脈的相移版本。一開始，資料時脈與時脈信號CLK一樣，第二積體電路晶片160然後驅動資料信號DAT到匯流排103，以回應於資料時脈的上升沿與下降沿，並將資料信號DAT保持資料時脈的半個時脈週期，如641所示。因此，資料傳輸速率是時脈信號CLK的頻率的翻倍。對於讀取操作，第二積體電路晶片160驅動資料選通信號DQS到匯流排104。在第一積體電路晶片110，資料選通信號DQS用於在資料選通信號DQS的上升沿與下降沿取樣匯流排103上的資料信號DAT。
在一個實施例中，命令622從第一積體電路晶片110發送到第二積體電路晶片160來指示比例變化到1：4。
在另一個實施例中，使時脈信號CLK具有頻率變化(例如頻率減半)， 如614所示，來指示比例變化例如到1：4。
在第6圖的例子中，記憶體控制器120等待時間T。在一個例子中，啟動具有預設值的計時器。預設值是根據時間T預定的，使得第一積體電路晶片110與第二積體電路晶片160有足夠時間在新的配置下穩定下來。
舉例來說，在第一積體電路晶片110，資料時脈控制器142控制資料時脈配置來降低(例如從1：1到1：2)第二頻率比例，其是命令時脈與資料時脈(或資料選通信號DQS)之間的頻率比例，因此資料時脈的頻率是命令時脈(例如時脈信號CLK)的頻率的兩倍。因為時脈信號CLK的頻率減半，因此資料時脈與DQS信號的頻率保持與一開始一樣。
在第二積體電路晶片160，資料時脈控制器192控制DQS產生電路191的配置來降低(例如從1：1到1：2)頻率比例，這個頻率比例是時脈信號CLK與資料時脈(或資料選通時脈DQS)之間的頻率比例，因此資料時脈的頻率是命令時脈(例如時脈信號CLK)的頻率的兩倍。因為時脈信號CLK的頻率減半，資料時脈的頻率與資料選通信號DQS的頻率保持與一開始一樣。
在一個例子中，當計時器到期，記憶體控制器120用於發送命令，如626所示，來根據新的比例1：4開始通信。
舉例來說，時脈信號CLK的頻率相較於一開始減半。因此，命令傳輸速率在一開始的命令傳輸速率的一半。
因為資料時脈與資料選通信號DQS的頻率從一開始就沒有變化，資料傳輸速率與一開始一樣。因此，命令信號與資料信號之間的傳輸速率比例是1：4。
第7圖顯示根據本申請的流程700的流程圖。在一個例子中，流程700由第1圖例子中的記憶體控制器120執行。流程700從步驟S701開始進行到步驟S710。
在步驟S710，發送一個指示比例變化的命令給記憶體晶片。在一個 例子中，命令編碼器150用於將比例變化編碼進一個m位元命令中。接著，m位元命令傳輸到匯流排102上給記憶體晶片。
在步驟S720，啟動計時器來等待一個時間。在一個例子中，啟動具有預設值的計時器。預設值預定來讓第一積體電路晶片110與第二積體電路晶片160有足夠時間在新的配置下穩定下來。當計時器到期，流程進行到步驟S730。
在步驟S730，用新的比例來存取記憶體晶片。在一個例子中，記憶體控制器120發送命令給第二積體電路晶片160來用新的比例啟動記憶體存取。 接著，流程進行到步驟S799並結束。
第8圖顯示流程700的匯流排101-104上的信號的波形圖800。波形圖800包含匯流排101上的時脈信號CLK的第一波形810，匯流排102上的命令信號CMD的第二波形820，匯流排104上的資料選通信號DQS的第三波形830，以及匯流排103上的資料信號DAT的第四波形840。
在第8圖的例子中，一開始，命令信號CMD與資料信號DAT之間的傳輸比例是1：2。舉例來說，時脈信號CLK的頻率與資料時脈的頻率(例如資料選通信號DQS是資料時脈的一個相移版本)是一樣的。對於命令信號CMD，介面電路125內的驅動電路用於驅動命令信號CMD到匯流排102上，以回應於時脈信號CLK的上升沿，並將命令信號保持時脈信號CLK的一個時脈週期，如811與821所示。 因此，命令傳輸速率與時脈信號CLK的頻率相同。
對於寫入操作，介面電路125內的驅動電路用於驅動資料信號DAT到匯流排103上，以回應於資料時脈的上升沿與下降沿，並將資料信號DAT保持資料時脈的半個時脈週期，如841所示。因此，資料傳輸速率是資料時脈的翻倍。 所以，命令信號CMD與資料信號DAT之間的傳輸比例是1：2。
對於寫入操作，第一積體電路晶片110產生DQS信號並驅動DQS信號到匯流排104。在第二積體電路晶片160，資料選通信號DQS用於在資料選通信號 DQS的上升沿與下降沿取樣匯流排103上的資料信號DAT。
對於寫入操作，在一個例子中，第二積體電路晶片160接收時脈信號CLK，且第二積體電路晶片160用於基於時脈信號CLK產生資料時脈，並產生資料選通信號DQS，其是資料時脈的一個相移版本。一開始，資料時脈與時脈信號CLK一樣，第二積體電路晶片160然後驅動資料信號DAT到匯流排103，以回應資料時脈的上升沿與下降沿，並將資料信號DAT保持資料時脈的半個時脈週期，如841所示。因此，資料傳輸速率是時脈信號CLK頻率的兩倍。對於讀取操作，第二積體電路晶片160驅動資料選通信號DQS到匯流排104。在第一積體電路晶片110，資料選通信號DQS用於在資料選通信號DQS的上升沿與下降沿取樣匯流排103上的資料信號DAT。
在一個實施例中，命令823從第一積體電路晶片110發送給第二積體電路晶片160來指示比例變化到1：4。
在第8圖的例子中，記憶體控制器120等待一個時間T。在一個例子中，啟動具有預設值的計時器。預設值根據時間T預定來讓第一積體電路晶片110與第二積體電路晶片160有足夠時間在新的配置下穩定下來。
舉例來說，在第一積體電路晶片110，資料時脈控制器142控制資料時脈配置來降低第二頻率比例(例如從1：1到1：2)，因此資料時脈與DQS信號翻倍。 在第二積體電路晶片120，資料時脈控制器控制DQS產生電路191的配置來降低頻率比例(例如從1：1到1：2)，因此資料時脈與DQS信號的頻率翻倍。
在一個例子中，當計時器到期，記憶體控制器120發送一個命令，如824所示，來根據新的比例1：4開始通信。
舉例來說，時脈信號CLK的頻率與一開始保持一樣。因此，命令傳輸速率與一開始一樣。
而且，資料時脈與資料選通信號DQS具有翻倍的頻率，所以資料傳輸速 率翻倍。接著，命令信號與資料信號之間的傳輸速率比例是1：4。
當實施于硬體中時，硬體可包含一個或多個分離元件、積體電路、專用積體電路(ASIC)等等。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

Claims (10)

  1. 一種積體電路晶片，包含：介面電路，用於將該積體電路晶片連接到多個匯流排，該等匯流排耦接該積體電路晶片與記憶體晶片，以驅動傳輸到該記憶體晶片之信號到該等匯流排，且接收從該記憶體晶片傳輸到該等匯流排上之信號；以及控制電路，用於控制該介面電路，以傳輸資訊信號給該記憶體晶片來告知命令信號與資料信號之傳輸速率之比例變化，根據該比例變化配置該介面電路，並讓該介面電路在一個時間根據該比例變化開始傳輸/接收信號。
  2. 如申請專利範圍第1項所述之積體電路晶片，其中該控制電路用於控制該介面電路以傳輸該命令信號給該記憶體晶片來告知該比例變化。
  3. 如申請專利範圍第1項所述之積體電路晶片，其中該控制電路用於控制該介面電路以改變給該記憶體晶片之時脈信號之屬性來告知該比例變化。
  4. 如申請專利範圍第3項所述之積體電路晶片，其中該控制電路用於使該時脈信號停止來指示該比例變化。
  5. 如申請專利範圍第4項所述之積體電路晶片，其中該控制電路用於讓該時脈信號在該時間後重啟以讓該介面電路根據該比例變化傳輸/接收信號。
  6. 如申請專利範圍第3項所述之積體電路晶片，其中該控制電路用於控制該介面電路以使該時脈信號發生頻率變化來指示該比例變化。
  7. 如申請專利範圍第6項所述之積體電路晶片，其中該控制電路用於控制該介面電路以在該頻率變化之後之該時間傳輸該命令信號來讓該介面電路根據該比例變化開始傳輸/接收信號。
  8. 如申請專利範圍第1項所述之積體電路晶片，其中該控制電路用於接收至少一個下列兩者之間的該比例變化：傳輸該命令信號之命令速率與傳輸該資料信號之資料速率；該命令速率與資料時脈，該資料時脈用於協助驅動該資料信號或從該等匯流排接收該資料信號；命令時脈，用於協助驅動該命令信號或從該等匯流排接收該命令信號，與該資料速率；以及該命令時脈與該資料時脈。
  9. 如申請專利範圍第1項所述之積體電路晶片，其中更包含：資料選通產生電路，用於基於具有可調比例之時脈信號產生資料選通信號；其中該控制電路用於根據該比例變化改變該可調比例。
  10. 一種電子裝置，包含：第一積體電路晶片；互連元件，用於形成複數個匯流排來互連該第一積體電路晶片與第二積體電路晶片；以及該第二積體電路晶片是記憶體積體電路晶片，其中該第一積體電路晶片包含： 第一介面電路，用於將該第一積體電路晶片連接到該等匯流排，該等匯流排耦接該第一積體電路晶片與該第二積體電路晶片，以驅動傳輸到該第二積體電路晶片之信號到該等匯流排上，並接收從該第二積體電路晶片傳輸到該等匯流排上之信號；以及第一控制電路，用於控制該第一介面電路以傳輸資訊信號給該第二積體電路晶片來告知命令信號與資料信號之傳輸速率之比例變化，根據該比例變化配置該第一介面電路，並讓該第一介面電路在一個時間根據該比例變化開始傳輸/接收信號。
TW106121231A 2016-06-28 2017-06-26 積體電路晶片、電子裝置與記憶體存取方法 TWI654523B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662355348P 2016-06-28 2016-06-28
US62/355,348 2016-06-28
US15/585,989 US10241942B2 (en) 2016-06-28 2017-05-03 Method and apparatus for memory access
US15/585,989 2017-05-03

Publications (2)

Publication Number Publication Date
TW201812598A TW201812598A (zh) 2018-04-01
TWI654523B true TWI654523B (zh) 2019-03-21

Family

ID=60677631

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106121231A TWI654523B (zh) 2016-06-28 2017-06-26 積體電路晶片、電子裝置與記憶體存取方法

Country Status (3)

Country Link
US (1) US10241942B2 (zh)
CN (1) CN107544924B (zh)
TW (1) TWI654523B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI752708B (zh) * 2019-11-12 2022-01-11 聯發科技股份有限公司 多晶片系統以及脈衝寬度監測和校準方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180059945A1 (en) * 2016-08-26 2018-03-01 Sandisk Technologies Llc Media Controller with Response Buffer for Improved Data Bus Transmissions and Method for Use Therewith
US10679722B2 (en) 2016-08-26 2020-06-09 Sandisk Technologies Llc Storage system with several integrated components and method for use therewith
US11004477B2 (en) * 2018-07-31 2021-05-11 Micron Technology, Inc. Bank and channel structure of stacked semiconductor device
JP6498827B1 (ja) * 2018-08-28 2019-04-10 帝人株式会社 通信システム

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI265423B (en) 2003-02-04 2006-11-01 Intel Corp Method of transferring data, memory interface block, and circuit in a memory device
TW200739596A (en) 2006-04-13 2007-10-16 Mediatek Inc Memory controller for supporting double data rate memory and related method
US7716443B2 (en) 2006-09-20 2010-05-11 Samsung Electronics Co., Ltd. Apparatus and method for controlling memory interface
US7886122B2 (en) 2006-08-22 2011-02-08 Qimonda North America Corp. Method and circuit for transmitting a memory clock signal
US7911858B2 (en) 2007-10-24 2011-03-22 Renesas Electronics Corporation Semiconductor device with DDR memory controller
TWI479321B (zh) 2011-08-31 2015-04-01 Nvidia Corp 記憶體控制器和動態隨機存取記憶體介面

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4091188B2 (ja) * 1998-12-09 2008-05-28 矢崎総業株式会社 グロメットおよびグロメットの固定構造
US7006161B2 (en) * 2000-06-02 2006-02-28 Thomson Licensing Bus operation with integrated circuits in an unpowered state
US6633965B2 (en) * 2001-04-07 2003-10-14 Eric M. Rentschler Memory controller with 1×/M× read capability
US7042263B1 (en) * 2003-12-18 2006-05-09 Nvidia Corporation Memory clock slowdown synthesis circuit
DE102004004777B4 (de) * 2004-01-30 2013-08-29 Osram Opto Semiconductors Gmbh Verformbares Beleuchtungsmodul
US20080250220A1 (en) * 2007-04-06 2008-10-09 Takafumi Ito Memory system
WO2013068862A1 (en) * 2011-11-11 2013-05-16 International Business Machines Corporation Memory module and memory controller for controlling a memory module
US9658976B2 (en) * 2014-11-07 2017-05-23 Mediatek Inc. Data writing system and method for DMA

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI265423B (en) 2003-02-04 2006-11-01 Intel Corp Method of transferring data, memory interface block, and circuit in a memory device
TW200739596A (en) 2006-04-13 2007-10-16 Mediatek Inc Memory controller for supporting double data rate memory and related method
US7886122B2 (en) 2006-08-22 2011-02-08 Qimonda North America Corp. Method and circuit for transmitting a memory clock signal
US7716443B2 (en) 2006-09-20 2010-05-11 Samsung Electronics Co., Ltd. Apparatus and method for controlling memory interface
US7911858B2 (en) 2007-10-24 2011-03-22 Renesas Electronics Corporation Semiconductor device with DDR memory controller
TWI479321B (zh) 2011-08-31 2015-04-01 Nvidia Corp 記憶體控制器和動態隨機存取記憶體介面

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI752708B (zh) * 2019-11-12 2022-01-11 聯發科技股份有限公司 多晶片系統以及脈衝寬度監測和校準方法
US11789076B2 (en) 2019-11-12 2023-10-17 Mediatek Inc. Apparatus and method of monitoring chip process variation and performing dynamic adjustment for multi-chip system by pulse width

Also Published As

Publication number Publication date
TW201812598A (zh) 2018-04-01
US10241942B2 (en) 2019-03-26
US20170371815A1 (en) 2017-12-28
CN107544924A (zh) 2018-01-05
CN107544924B (zh) 2019-07-05

Similar Documents

Publication Publication Date Title
TWI654523B (zh) 積體電路晶片、電子裝置與記憶體存取方法
US11335395B2 (en) Applying chip select for memory device identification and power management control
KR102435438B1 (ko) 반도체 메모리를 위한 메모리 명령을 포함하는 장치 및 방법
JP4082519B2 (ja) 半導体集積回路装置、データ処理システム及びメモリシステム
US8274850B2 (en) Memory system, semiconductor memory device, and wiring substrate
KR100888597B1 (ko) 메모리 인터페이스 제어 장치 및 제어 방법
US10698848B2 (en) System and interface circuit for driving data transmission line to termination voltage
TWI637266B (zh) 用於修正偏斜之接收器電路、半導體設備及包括其等之系統
JP2002007200A (ja) メモリ制御装置及び動作切替方法並びにインターフェース装置、半導体集積チップ、記録媒体
US10437514B2 (en) Apparatuses and methods including memory commands for semiconductor memories
JP4615461B2 (ja) メモリコントローラ
KR100933257B1 (ko) 반도체 메모리 장치
TWI823482B (zh) 記憶體裝置、記憶體系統以及操作記憶體裝置的方法
EP3625799A1 (en) Command address input buffer bias current reduction
JP5113433B2 (ja) メモリコントローラ
US8631214B2 (en) Memory control circuit, control method therefor, and image processing apparatus
US8593885B2 (en) Staggered mode transitions in a segmented interface
JP2008251060A (ja) 半導体記憶装置
US9129705B2 (en) Semiconductor devices
JP2010182115A (ja) メモリ制御装置及びその制御信号出力タイミングの調整方法
JP2005293013A (ja) メモリ制御装置