KR100893577B1 - 반도체 메모리장치 - Google Patents
반도체 메모리장치 Download PDFInfo
- Publication number
- KR100893577B1 KR100893577B1 KR1020070063310A KR20070063310A KR100893577B1 KR 100893577 B1 KR100893577 B1 KR 100893577B1 KR 1020070063310 A KR1020070063310 A KR 1020070063310A KR 20070063310 A KR20070063310 A KR 20070063310A KR 100893577 B1 KR100893577 B1 KR 100893577B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- delay
- memory device
- bank
- selective
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 230000004044 response Effects 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 17
- 230000005540 biological transmission Effects 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 18
- 230000003111 delayed effect Effects 0.000 description 4
- 230000001934 delay Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4076—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1045—Read-write mode select circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/22—Control and timing of internal memory operations
- G11C2207/2254—Calibration
Abstract
Description
Claims (21)
- 메모리장치가 쓰기 동작을 수행하고 있음을 나타내는 구별신호를 생성하는 구별신호 생성부;각각의 뱅크 별로 구비되며, 해당 뱅크로 전달되는 메모리장치의 컬럼 커맨드 신호를 상기 구별신호에 응답하여 선택적으로 지연시키는 선택적 지연부; 및각각의 뱅크 별로 구비되며, 해당 뱅크의 상기 선택적 지연부가 상기 구별신호에 응답하여 상기 선택적 지연동작을 하게 할 것인지 아니면 구별신호에 상관없이 일정한 지연동작을 하게 할 것인지를 결정하기 위한 퓨즈회로를 포함하는 반도체 메모리장치.
- 제 1항에 있어서,상기 구별신호 생성부는,내부 쓰기명령 신호에 응답하여 상기 구별신호를 생성하며, 상기 내부 쓰기명령 신호가 한번 인에이블되면 미리 설정된 시간 동안 상기 구별신호를 인에이블시키는 것을 특징으로 하는 반도체 메모리장치.
- 제 2항에 있어서,상기 미리 설정된 시간은,메모리장치의 쓰기 동작에 필요한 시간인 것을 특징으로 하는 반도체 메모리장치.
- 제 2항에 있어서,상기 퓨즈회로는,퓨즈의 컷팅 여부에 응답하여 상기 선택적 지연부로 상기 구별신호가 그대로 입력되게 또는 상기 구별신호의 논리레벨이 쓰기 동작 여부와 상관없이 일정값으로 고정되게 제어하는 것을 특징으로 하는 반도체 메모리장치.
- 제 4항에 있어서,상기 선택적 지연부는,상기 컬럼 커맨드 신호를 서로 다른 지연값으로 지연시키는 지연수단; 및상기 지연수단을 통과한 컬럼 커맨드 신호를 선택하기 위한 지연선택수단을 포함하는 것을 특징으로 하는 반도체 메모리장치.
- 제 5항에 있어서,상기 지연수단은,상기 컬럼 커맨드 신호를 서로 다른 값으로 지연시켜 출력하는 두 개의 지연라인을 포함하는 것을 특징으로 하는 반도체 메모리장치.
- 제 6항에 있어서,상기 지연라인 중 하나는,지연값이 0인 것을 특징으로 하는 반도체 메모리장치.
- 제 6항에 있어서,상기 지연선택수단은,상기 지연라인의 출력을 각각 입력받는 두 개의 패스게이트를 포함하는 것을 특징으로 하는 반도체 메모리장치.
- 제 8항에 있어서,상기 패스게이트는,상기 구별신호에 따라 온/오프되는 것을 특징으로 하는 반도체 메모리장치.
- 제 1항 내지 9항 중 어느 한 항에 있어서,상기 선택적 지연부는,상기 퓨즈회로에 의해 선택적 지연동작을 하도록 설정된 경우에, 쓰기동작을 수행할 때 읽기동작을 수행할 때 보다 상기 컬럼 커맨드 신호를 더 많이 지연시키는 것을 특징으로 하는 반도체 메모리장치.
- 삭제
- 삭제
- 제 2항에 있어서,상기 컬럼 커맨드 신호는,컬럼 선택 신호(YS), 쓰기 인에이블 신호(BWEN) 및 이들을 생성하기 위한 신호인 것을 특징으로 하는 반도체 메모리장치.
- 각각의 뱅크로 메모리셀에 저장된 데이터와 저장될 데이터가 이동하는 경로인 데이터계열 전송라인;각각의 뱅크 별로 구비되며, 메모리장치의 컬럼 커맨드 신호가 이동하는 경로인 커맨드계열 전송라인; 및각각의 뱅크 별로 구비되며, 해당 뱅크의 상기 커맨드계열 전송라인이 선택적 지연동작을 수행하게 알 것인지 아니면 일정한 지연동작을 수행하게 할 것인지의 여부를 결정하는 퓨즈회로를 포함하며,상기 퓨즈회로에서 선택적 지연동작을 수행하도록 결정된 경우 상기 커맨드계열 전송라인의 지연값은 메모리장치가 쓰기 동작을 수행할 때 더 커지는 것을 특징으로 하는 반도체 메모리장치.
- 제 14항에 있어서,상기 커맨드계열 전송라인은,메모리장치가 쓰기 동작을 수행할 때 인에이블되는 구별신호를 생성하는 구별신호 생성부; 및 상기 구별신호가 인에이블되면 상기 커맨드계열 전송라인의 지연값을 늘리는 선택적 지연부를 포함하며,상기 퓨즈회로는, 퓨즈의 컷팅 여부에 응답하여 상기 선택적 지연부로 상기 구별신호가 그대로 입력되게 또는 상기 구별신호의 논리레벨이 쓰기 동작 여부와 상관없이 일정값으로 고정되게 제어하는 것을 특징으로 하는 반도체 메모리장치.
- 제 15항에 있어서,상기 구별신호 생성부는,내부 쓰기명령 신호에 응답하여 상기 구별신호를 생성하고, 상기 내부 쓰기명령 신호가 한번 인에이블 되면 미리 설정된 시간 동안 상기 구별신호를 인에이블시키는 것을 특징으로 하는 반도체 메모리장치.
- 제 16항에 있어서,상기 미리 설정된 시간은,메모리장치의 쓰기 동작에 필요한 시간인 것을 특징으로 하는 반도체 메모리장치.
- 제 16항에 있어서,상기 컬럼 커맨드 신호는,컬럼 선택 신호(YS), 뱅크 쓰기 인에이블 신호(BWEN) 및 이들을 생성하기 위한 신호인 것을 특징으로 하는 반도체 메모리장치.
- 삭제
- 삭제
- 삭제
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070063310A KR100893577B1 (ko) | 2007-06-26 | 2007-06-26 | 반도체 메모리장치 |
US12/003,680 US7706196B2 (en) | 2007-06-26 | 2007-12-31 | Semiconductor memory device |
TW097101011A TWI358731B (en) | 2007-06-26 | 2008-01-10 | Semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070063310A KR100893577B1 (ko) | 2007-06-26 | 2007-06-26 | 반도체 메모리장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080114083A KR20080114083A (ko) | 2008-12-31 |
KR100893577B1 true KR100893577B1 (ko) | 2009-04-17 |
Family
ID=40160250
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070063310A KR100893577B1 (ko) | 2007-06-26 | 2007-06-26 | 반도체 메모리장치 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7706196B2 (ko) |
KR (1) | KR100893577B1 (ko) |
TW (1) | TWI358731B (ko) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100868251B1 (ko) * | 2007-03-22 | 2008-11-12 | 주식회사 하이닉스반도체 | 반도체 메모리장치 |
KR101068571B1 (ko) * | 2009-07-03 | 2011-09-30 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
KR101062776B1 (ko) * | 2010-01-29 | 2011-09-06 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
US8222916B2 (en) | 2010-11-17 | 2012-07-17 | Aeroflex Colorado Springs Inc. | Single event transient direct measurement methodology and circuit |
JP5920318B2 (ja) * | 2013-11-15 | 2016-05-18 | 日本電気株式会社 | ストレージシステム、ストレージ制御装置、情報処理装置、ストレージ制御プログラムおよびストレージ制御方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040054935A (ko) * | 2002-12-18 | 2004-06-26 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 리페어 장치 |
KR20060040965A (ko) * | 2004-11-08 | 2006-05-11 | 주식회사 하이닉스반도체 | 반도체 메모리 소자 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2718118B2 (ja) | 1988-12-13 | 1998-02-25 | ソニー株式会社 | 可変遅延装置 |
JPH0729373A (ja) * | 1993-07-08 | 1995-01-31 | Mitsubishi Electric Corp | 半導体記憶装置 |
US6209071B1 (en) * | 1996-05-07 | 2001-03-27 | Rambus Inc. | Asynchronous request/synchronous data dynamic random access memory |
US6219218B1 (en) * | 1997-01-31 | 2001-04-17 | The United States Of America As Represented By The Secretary Of The Navy | Magnetic flux suppression system |
US6438043B2 (en) * | 1998-09-02 | 2002-08-20 | Micron Technology, Inc. | Adjustable I/O timing from externally applied voltage |
JP2000163969A (ja) * | 1998-09-16 | 2000-06-16 | Fujitsu Ltd | 半導体記憶装置 |
JP2001084791A (ja) * | 1999-07-12 | 2001-03-30 | Mitsubishi Electric Corp | 半導体記憶装置 |
US6570804B1 (en) * | 2000-08-29 | 2003-05-27 | Micron Technology, Inc. | Fuse read sequence for auto refresh power reduction |
US6788593B2 (en) * | 2001-02-28 | 2004-09-07 | Rambus, Inc. | Asynchronous, high-bandwidth memory component using calibrated timing elements |
JP2003143240A (ja) | 2001-10-31 | 2003-05-16 | Matsushita Electric Ind Co Ltd | データ伝送回路、及び半導体集積回路 |
JP3866594B2 (ja) | 2002-03-15 | 2007-01-10 | Necエレクトロニクス株式会社 | 遅延回路と半導体記憶装置及び半導体記憶装置の制御方法 |
KR100434512B1 (ko) * | 2002-08-13 | 2004-06-05 | 삼성전자주식회사 | 데이터 라인을 프리차지하는 회로를 구비하는 반도체메모리장치 |
US7035150B2 (en) * | 2002-10-31 | 2006-04-25 | Infineon Technologies Ag | Memory device with column select being variably delayed |
JP3935928B2 (ja) * | 2003-03-25 | 2007-06-27 | 富士通株式会社 | 遅延回路、および遅延回路の制御方法 |
US6944090B2 (en) * | 2003-06-30 | 2005-09-13 | International Business Machines Corporation | Method and circuit for precise timing of signals in an embedded DRAM array |
JP4221329B2 (ja) | 2004-04-28 | 2009-02-12 | パナソニック株式会社 | 半導体記憶装置 |
JP2005348296A (ja) | 2004-06-07 | 2005-12-15 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
KR100558013B1 (ko) * | 2004-07-22 | 2006-03-06 | 삼성전자주식회사 | 반도체 메모리 장치 및 이의 글로벌 입출력 라인 프리차지방법 |
-
2007
- 2007-06-26 KR KR1020070063310A patent/KR100893577B1/ko active IP Right Grant
- 2007-12-31 US US12/003,680 patent/US7706196B2/en active Active
-
2008
- 2008-01-10 TW TW097101011A patent/TWI358731B/zh active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040054935A (ko) * | 2002-12-18 | 2004-06-26 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 리페어 장치 |
KR20060040965A (ko) * | 2004-11-08 | 2006-05-11 | 주식회사 하이닉스반도체 | 반도체 메모리 소자 |
Also Published As
Publication number | Publication date |
---|---|
TWI358731B (en) | 2012-02-21 |
TW200901217A (en) | 2009-01-01 |
US20090003096A1 (en) | 2009-01-01 |
US7706196B2 (en) | 2010-04-27 |
KR20080114083A (ko) | 2008-12-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100868251B1 (ko) | 반도체 메모리장치 | |
KR100567065B1 (ko) | 메모리 장치용 입력 회로 | |
US9805781B2 (en) | Semiconductor memory device | |
KR100624296B1 (ko) | 반도체 메모리 소자 | |
KR20140037443A (ko) | 메모리 장치 및 그 튜닝 방법 | |
US6529423B1 (en) | Internal clock signal delay circuit and method for delaying internal clock signal in semiconductor device | |
KR100893577B1 (ko) | 반도체 메모리장치 | |
KR100933694B1 (ko) | 반도체 메모리장치 | |
KR100851398B1 (ko) | 반도체기억장치 | |
US6055208A (en) | Method and circuit for sending a signal in a semiconductor device during a setup time | |
KR100851991B1 (ko) | 반도체 메모리 장치의 리드/라이트 동작 제어회로 및 방법 | |
US6166970A (en) | Priority determining apparatus using the least significant bit and CAS latency signal in DDR SDRAM device | |
KR100911199B1 (ko) | 반도체 메모리 장치의 프리차지 제어 회로 | |
US8929173B1 (en) | Data strobe control device | |
KR101048891B1 (ko) | 테스트인에이블신호 생성회로 및 이를 이용한 반도체 메모리 장치 | |
KR100818102B1 (ko) | 컬럼 어드레스 선택 신호 발생 회로 | |
KR100861309B1 (ko) | 애디티브 레이턴시를 갖는 반도체 메모리 장치 | |
KR100948080B1 (ko) | 반도체 메모리 소자 | |
KR100892342B1 (ko) | 안정적 데이터 액세스를 위한 반도체 메모리 장치 | |
KR20120087569A (ko) | 반도체메모리장치 | |
KR20030052563A (ko) | 반도체기억소자에서 로우 어드레스 스트로브의 프리챠징시간 특성을 개선하기 위한 제어회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130325 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20140324 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20160321 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20170323 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20180326 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20190325 Year of fee payment: 11 |