KR100948080B1 - 반도체 메모리 소자 - Google Patents
반도체 메모리 소자 Download PDFInfo
- Publication number
- KR100948080B1 KR100948080B1 KR1020080063149A KR20080063149A KR100948080B1 KR 100948080 B1 KR100948080 B1 KR 100948080B1 KR 1020080063149 A KR1020080063149 A KR 1020080063149A KR 20080063149 A KR20080063149 A KR 20080063149A KR 100948080 B1 KR100948080 B1 KR 100948080B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- pulse
- control signal
- response
- pulse width
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/10—Decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/22—Control and timing of internal memory operations
- G11C2207/2254—Calibration
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Databases & Information Systems (AREA)
- Dram (AREA)
Abstract
Description
Claims (18)
- 삭제
- 컬럼 커맨드 신호를 동작 주파수에 대응하는 만큼 지연시켜 리셋 제어신호로서 생성하기 위한 리셋신호 생성수단;상기 컬럼 커맨드 신호와 상기 리셋 제어신호에 의하여 활성화 구간이 정의되고, 컬럼선택신호의 펄스 폭을 결정하는 출력신호를 생성하기 위한 펄스 폭 결정수단; 및상기 펄스 폭 결정수단의 출력신호에 응답하고, 해당하는 컬럼 어드레스에 대응하는 상기 컬럼선택신호를 생성하기 위한 어드레스 디코딩수단을 구비하되,상기 리셋신호 생성수단은,상기 컬럼 커맨드 신호를 입력받기 위한 커맨드신호 입력부와,상기 커맨드신호 입력부의 출력신호를 클럭신호에 따라 쉬프팅하여 리셋 제어신호로서 생성하기 위한 쉬프팅부를 구비하는 것을 특징으로 하는 반도체 메모리 소자.
- 제2항에 있어서,상기 클럭신호는 상기 동작 주파수에 대응하는 외부클럭신호인 것을 특징으로 하는 반도체 메모리 소자.
- 제3항에 있어서,상기 쉬프팅부는 입력되는 신호를 상기 외부클럭신호의 2 tCK 만큼 지연하여 출력하는 것을 특징으로 하는 반도체 메모리 소자.
- 제2항에 있어서,상기 쉬프팅부는,각각에 입력되는 신호를 상기 클럭신호에 응답하여 출력하기 위한 다수의 동기화부를 구비하는 것을 특징으로 하는 반도체 메모리 소자.
- 제2항에 있어서,상기 펄스 폭 결정수단의 출력신호는 상기 컬럼 커맨드 신호에 응답하여 활성화되고, 상기 리셋 제어신호에 응답하여 비활성화되는 것을 특징으로 하는 반도체 메모리 소자.
- 제2항에 있어서,상기 펄스 폭 결정수단은,상기 컬럼 커맨드 신호에 응답하여 셋 제어신호를 생성하기 위한 셋 제어신호 생성부;상기 셋 제어신호에 응답하여 예정된 펄스 폭을 갖는 셋 펄스신호를 생성하기 위한 셋 펄스 생성부;상기 리셋신호에 응답하여 예정된 펄스 폭을 갖는 리셋 펄스신호를 생성하기 위한 리셋 펄스 생성부; 및상기 셋 펄스신호와 상기 리셋 펄스신호에 응답하여 펄스 결정신호를 출력하기 위한 펄스 결정신호 출력부를 구비하는 것을 특징으로 하는 반도체 메모리 소자.
- 제7항에 있어서,상기 펄스 결정신호는 상기 셋 펄스신호에 응답하여 활성화되고, 상기 리셋 펄스신호에 응답하여 비활성화되는 것을 특징으로 하는 반도체 메모리 소자.
- 제7항에 있어서,상기 펄스 결정신호 출력부는 외부전원전압을 감지하여 활성화되는 파워업신호에 응답하여 초기화되는 것을 특징으로 하는 반도체 메모리 소자.
- 제7항에 있어서,상기 컬럼선택신호는 상기 펄스 결정신호와 동일한 펄스 폭을 갖는 것을 특징으로 하는 반도체 메모리 소자.
- 제7항에 있어서,상기 컬럼선택신호는 상기 펄스 결정신호에 해당하는 컬럼 어드레스가 반영된 것을 특징으로 하는 반도체 메모리 소자.
- 컬럼 커맨드 신호에 응답하여 제1 제어신호를 생성하기 위한 제1 제어신호 생성수단;상기 제1 제어신호를 동작 주파수에 대응하는 만큼 지연시켜 제2 제어신호로서 생성하기 위한 제2 제어신호 생성수단;상기 제1 및 제2 제어신호에 의하여 활성화 구간이 정의되고, 컬럼선택신호 의 펄스 폭을 결정하는 펄스 결정신호를 출력하기 위한 펄스 결정신호 출력수단; 및상기 펄스 폭 결정수단의 출력신호에 응답하고, 해당하는 컬럼 어드레스에 대응하는 상기 컬럼선택신호를 생성하기 위한 컬럼선택신호 생성수단을 구비하는 반도체 메모리 소자.
- 제12항에 있어서,상기 제2 제어신호 생성수단은,상기 제1 제어신호를 클럭신호 따라 쉬프팅하여 상기 제2 제어신호로서 생성하기 위한 다수의 동기화부를 구비하는 것을 특징으로 하는 반도체 메모리 소자.
- 제13항에 있어서,상기 클럭신호는 상기 동작 주파수에 대응하는 외부클럭신호인 것을 특징으로 하는 반도체 메모리 소자.
- 제14항에 있어서,상기 제2 제어신호 생성수단은 제1 제어신호를 상기 외부클럭신호의 2 tCK 만큼 지연하여 출력하는 것을 특징으로 하는 반도체 메모리 소자.
- 제12항에 있어서,상기 펄스 결정신호는 상기 제1 제어신호에 응답하여 활성화되고, 상기 제2 제어신호에 응답하여 비활성화되는 것을 특징으로 하는 반도체 메모리 소자.
- 제12항에 있어서,상기 컬럼선택신호는 상기 펄스 결정신호와 동일한 펄스 폭을 갖는 것을 특징으로 하는 반도체 메모리 소자.
- 제12항에 있어서,상기 컬럼선택신호는 상기 펄스 결정신호에 해당하는 컬럼 어드레스가 반영된 것을 특징으로 하는 반도체 메모리 소자.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080063149A KR100948080B1 (ko) | 2008-06-30 | 2008-06-30 | 반도체 메모리 소자 |
US12/346,821 US8149636B2 (en) | 2008-06-30 | 2008-12-30 | Semiconductor memory device with pulse width determination |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080063149A KR100948080B1 (ko) | 2008-06-30 | 2008-06-30 | 반도체 메모리 소자 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100003051A KR20100003051A (ko) | 2010-01-07 |
KR100948080B1 true KR100948080B1 (ko) | 2010-03-16 |
Family
ID=41447232
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080063149A KR100948080B1 (ko) | 2008-06-30 | 2008-06-30 | 반도체 메모리 소자 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8149636B2 (ko) |
KR (1) | KR100948080B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116030853B (zh) * | 2023-03-28 | 2023-08-11 | 长鑫存储技术有限公司 | 列控制电路以及存储装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000004529A (ko) * | 1998-06-30 | 2000-01-25 | 김영환 | 펄스 발생장치 |
KR20050055227A (ko) * | 2003-12-05 | 2005-06-13 | 주식회사 하이닉스반도체 | 펄스 폭 제어 회로 |
KR20060065249A (ko) * | 2004-12-10 | 2006-06-14 | 주식회사 하이닉스반도체 | 반도체메모리소자 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5717638A (en) | 1996-11-18 | 1998-02-10 | Samsung Electronics Co., Ltd. | Multi-port memory cells and memory with parallel data initialization |
JPH11306758A (ja) * | 1998-04-27 | 1999-11-05 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
JP3586440B2 (ja) | 2000-06-30 | 2004-11-10 | 松下電器産業株式会社 | 半導体回路のリセット回路 |
KR20020014563A (ko) | 2000-08-18 | 2002-02-25 | 윤종용 | 반도체 메모리 장치 |
US6557090B2 (en) | 2001-03-09 | 2003-04-29 | Micron Technology, Inc. | Column address path circuit and method for memory devices having a burst access mode |
KR100448702B1 (ko) | 2001-08-01 | 2004-09-16 | 삼성전자주식회사 | 반도체 메모리 장치 및 이 장치의 라이트 레이턴시 제어방법 |
US6552955B1 (en) * | 2001-10-30 | 2003-04-22 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device with reduced power consumption |
US6851032B2 (en) | 2002-08-16 | 2005-02-01 | Micron Technology, Inc. | Latency reduction using negative clock edge and read flags |
KR100590855B1 (ko) | 2003-10-14 | 2006-06-19 | 주식회사 하이닉스반도체 | 전류 소모의 감소를 위한 반도체 메모리 소자 |
KR100546213B1 (ko) * | 2003-12-05 | 2006-01-24 | 주식회사 하이닉스반도체 | 컬럼 어드레스 선택 신호의 펄스 폭 제어 회로 |
KR100821573B1 (ko) * | 2006-04-05 | 2008-04-15 | 주식회사 하이닉스반도체 | 반도체 메모리의 컬럼 선택신호 생성장치 |
KR100915811B1 (ko) * | 2006-12-07 | 2009-09-07 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 데이터 입출력 제어 신호 생성 회로 |
KR100875672B1 (ko) * | 2006-12-27 | 2008-12-26 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 컬럼 어드레스 인에이블 신호생성회로 |
KR20100064103A (ko) * | 2008-12-04 | 2010-06-14 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 그 구동방법 |
-
2008
- 2008-06-30 KR KR1020080063149A patent/KR100948080B1/ko active IP Right Grant
- 2008-12-30 US US12/346,821 patent/US8149636B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000004529A (ko) * | 1998-06-30 | 2000-01-25 | 김영환 | 펄스 발생장치 |
KR20050055227A (ko) * | 2003-12-05 | 2005-06-13 | 주식회사 하이닉스반도체 | 펄스 폭 제어 회로 |
KR20060065249A (ko) * | 2004-12-10 | 2006-06-14 | 주식회사 하이닉스반도체 | 반도체메모리소자 |
Also Published As
Publication number | Publication date |
---|---|
US20090323443A1 (en) | 2009-12-31 |
KR20100003051A (ko) | 2010-01-07 |
US8149636B2 (en) | 2012-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9281035B2 (en) | Semiconductor integrated circuit capable of controlling read command | |
US7801696B2 (en) | Semiconductor memory device with ability to adjust impedance of data output driver | |
JP5649777B2 (ja) | 半導体装置 | |
US6483769B2 (en) | SDRAM having posted CAS function of JEDEC standard | |
US8050118B2 (en) | Semiconductor memory device | |
US6198674B1 (en) | Data strobe signal generator of semiconductor device using toggled pull-up and pull-down signals | |
US8230140B2 (en) | Latency control circuit and method using queuing design method | |
US7835204B2 (en) | Semiconductor memory device for generating column address | |
US9336844B2 (en) | Semiconductor device | |
US11217286B2 (en) | Semiconductor memory device with power down operation | |
US7978537B2 (en) | Semiconductor memory device and driving method thereof | |
KR100948080B1 (ko) | 반도체 메모리 소자 | |
US20080056038A1 (en) | Semiconductor memory device | |
CN111800126B (zh) | 在时钟重新启动之前复位时钟分频器电路 | |
US11133042B2 (en) | Semiconductor memory system and semiconductor memory device, which can be remotely initialized | |
KR100924017B1 (ko) | 오토 프리차지 회로 및 오토 프리차지 방법 | |
KR100892342B1 (ko) | 안정적 데이터 액세스를 위한 반도체 메모리 장치 | |
KR100950578B1 (ko) | 반도체 메모리 소자와 그의 구동 방법 | |
KR20120087569A (ko) | 반도체메모리장치 | |
KR20080109424A (ko) | 반도체 소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130225 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20140221 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20150223 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20160223 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20170223 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20180223 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20190220 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20200226 Year of fee payment: 11 |