JP3935928B2 - 遅延回路、および遅延回路の制御方法 - Google Patents
遅延回路、および遅延回路の制御方法 Download PDFInfo
- Publication number
- JP3935928B2 JP3935928B2 JP2004569930A JP2004569930A JP3935928B2 JP 3935928 B2 JP3935928 B2 JP 3935928B2 JP 2004569930 A JP2004569930 A JP 2004569930A JP 2004569930 A JP2004569930 A JP 2004569930A JP 3935928 B2 JP3935928 B2 JP 3935928B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- signal
- delay
- input
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 8
- 230000004044 response Effects 0.000 claims description 12
- 230000000644 propagated effect Effects 0.000 description 26
- 101800000851 Tachykinin-associated peptide 4 Proteins 0.000 description 9
- 101800000847 Tachykinin-associated peptide 5 Proteins 0.000 description 8
- 230000004913 activation Effects 0.000 description 6
- 102100035175 SEC14-like protein 4 Human genes 0.000 description 5
- 101800000853 Tachykinin-associated peptide 3 Proteins 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 5
- 102100035211 SEC14-like protein 3 Human genes 0.000 description 3
- 101800000849 Tachykinin-associated peptide 2 Proteins 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 101800000846 Tachykinin-associated peptide 6 Proteins 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
- H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
- H03K5/1506—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/00019—Variable delay
- H03K2005/00058—Variable delay controlled by a digital setting
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/0015—Layout of the delay element
- H03K2005/00156—Layout of the delay element using opamps, comparators, voltage multipliers or other analog building blocks
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
Description
更に、選択状態を示すユニット選択信号に応じて、選択される単位遅延ユニットに加えて、選択状態を示すユニット追加選択信号に応じて、信号伝播方向に所定距離遡った位置にある単位遅延ユニットも選択状態とされる。
更に、追加選択ステップを有して、選択される単位遅延ユニットに加えて、この単位遅延ユニットから信号伝播方向に所定距離遡った位置にある単位遅延ユニットを追加選択することも考えられる。また、この場合、単位遅延ユニットの選択が、現に選択されている単位遅延ユニットから信号伝播方向に所定距離遡った位置までの間に配置されている単位遅延ユニットに切り替わることに先立ち行われることが好ましい。
Claims (8)
- 直列接続される複数の単位遅延ユニットのうち、何れか1つの単位遅延ユニットから対象信号を入力し所定遅延時間を付与する遅延回路であって、
前記単位遅延ユニットは、
選択状態を示すユニット選択信号に応じて、第1入力端子からの信号を伝播して伝播信号を出力する第1論理部と、
非選択状態を示すユニット選択信号に応じて、第2入力端子からの信号を伝播して伝播信号を出力する、前記第1論理部と同等の伝播遅延時間を有する第2論理部と、
前記第1論理部から出力され、または前記第2論理部から出力される前記伝播信号を、出力端子に伝播して出力する第3論理部とを備え、
前記第1入力端子には対象信号が入力されると共に、前記第2入力端子には前段の単位遅延ユニットの出力端子が接続され、
選択状態を示すユニット選択信号に応じて、選択状態を示すユニット追加選択信号を有し、直列接続される複数の単位遅延ユニットのうち、前記ユニット選択信号に応じて選択状態とされる単位遅延ユニットと共に、該単位遅延ユニットから信号伝播方向に所定距離遡った位置にある単位遅延ユニットを選択状態とすることを特徴とする遅延回路。 - 非選択状態を示すユニット選択信号に応じて前記第1論理部から出力される伝播信号、および、選択状態を示すユニット選択信号に応じて前記第2論理部から出力される伝播信号は、所定論理レベルに固定されることを特徴とする請求項1に記載の遅延回路。
- 前記第1論理部は選択状態を示すユニット選択信号に応じて、前記第2論理部は非選択状態を示すユニット選択信号に応じて、前記第3論理部は前記所定論理レベルの入力により、論理反転機能を奏することを特徴とする請求項2に記載の遅延回路。
- 前記第1入力端子に対象信号が入力され、該対象信号の信号伝播が可能な状態に維持されてなる、単独の単位遅延ユニットをさらに備え、
前記単位遅延ユニットにおける単位遅延時間を計測可能とすることを特徴とする請求項1乃至3のうち少なくとも何れか1項に記載の遅延回路。 - 前記対象信号は、多段に配置されるバッファ回路ごとに順次枝分かれするツリー構造を有して各単位遅延ユニットの第1入力端子に接続される互いに等価な遅延成分の信号径路を介して、すべての単位遅延ユニットに同時に供給されることを特徴とする請求項1乃至4のうち少なくとも何れか1項に記載の遅延回路。
- 直列接続される複数の単位遅延ユニットを識別する2進数列のうち、
所定ビット数の上位ビット列をデコードする上位デコーダと、
残りの下位ビット列をデコードする下位デコーダと、
前記上位デコーダおよび前記下位デコーダから出力される、上位デコードビット列および下位デコードビット列を同期して取得する同期取得部と、
前記同期取得部により取得された、前記上位デコードビット列と前記下位デコードビット列とをビットごとに組み合わせて論理積演算する論理演算部とを備えることを特徴とする請求項1乃至3のうち少なくとも何れか1項に記載の遅延回路。 - 直列接続される複数の単位遅延ユニットのうち、選択される何れか1つの単位遅延ユニットから対象信号を入力し所定遅延時間を付与する遅延回路の制御方法であって、
選択される単位遅延ユニットにおいて、入力される対象信号が伝播する信号径路が確立されると共に、前段の単位遅延ユニットからの信号径路が遮断される選択ステップと、
非選択の単位遅延ユニットにおいて、対象信号が伝播する信号径路が遮断されると共に、前段の単位遅延ユニットからの信号径路が確立される非選択ステップと、
選択される単位遅延ユニットに加えて、該単位遅延ユニットから信号伝播方向に所定距離遡った位置にある単位遅延ユニットを追加選択する追加選択ステップとを有することを特徴とする遅延回路の制御方法。 - 前記追加選択ステップは、単位遅延ユニットの選択が、現に選択されている単位遅延ユニットから信号伝播方向に所定距離遡った位置までの間に配置されている単位遅延ユニットに切り替わることに先立ち行われることを特徴とする請求項7に記載の遅延回路の制御方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2003/003640 WO2004086622A1 (ja) | 2003-03-25 | 2003-03-25 | 遅延回路、および遅延回路の制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2004086622A1 JPWO2004086622A1 (ja) | 2006-06-29 |
JP3935928B2 true JP3935928B2 (ja) | 2007-06-27 |
Family
ID=33045133
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004569930A Expired - Lifetime JP3935928B2 (ja) | 2003-03-25 | 2003-03-25 | 遅延回路、および遅延回路の制御方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7154323B2 (ja) |
JP (1) | JP3935928B2 (ja) |
WO (1) | WO2004086622A1 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005157883A (ja) * | 2003-11-27 | 2005-06-16 | Oki Electric Ind Co Ltd | リセット回路 |
US7644331B2 (en) * | 2005-07-27 | 2010-01-05 | Avago Technologies General Ip (Singapore) Pte. Ltd. | System and method for testing and debugging analog circuits in a memory controller |
US7626435B2 (en) * | 2005-07-27 | 2009-12-01 | Avago Technologies General Ip (Singapore) Pte. Ltd. | High resolution delay line architecture |
KR100799120B1 (ko) * | 2005-09-29 | 2008-01-29 | 주식회사 하이닉스반도체 | 지연회로 |
KR100815179B1 (ko) * | 2006-12-27 | 2008-03-19 | 주식회사 하이닉스반도체 | 변화하는 지연값을 가지는 메모리장치. |
KR101013442B1 (ko) * | 2007-04-13 | 2011-02-14 | 주식회사 하이닉스반도체 | 반도체 집적 회로의 전압 측정 장치 및 이를 포함하는 전압측정 시스템 |
KR100893577B1 (ko) * | 2007-06-26 | 2009-04-17 | 주식회사 하이닉스반도체 | 반도체 메모리장치 |
KR100948076B1 (ko) * | 2008-04-14 | 2010-03-16 | 주식회사 하이닉스반도체 | 지연회로 및 이를 포함하는 반도체 메모리장치 |
KR101097441B1 (ko) * | 2009-12-29 | 2011-12-23 | 주식회사 하이닉스반도체 | 반도체 집적회로 |
KR101027697B1 (ko) * | 2010-01-08 | 2011-04-12 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 지연 회로 |
US10797722B2 (en) * | 2016-06-10 | 2020-10-06 | The Boeing Company | System and method for providing hardware based fast and secure expansion and compression functions |
US11894083B2 (en) | 2021-01-20 | 2024-02-06 | Changxin Memory Technologies, Inc. | Signal width repair circuit and method, and electronic device |
CN114826241A (zh) * | 2021-01-20 | 2022-07-29 | 长鑫存储技术有限公司 | 信号宽度修复电路、方法及电子设备 |
US11463073B2 (en) | 2021-01-20 | 2022-10-04 | Changxin Memory Technologies, Inc. | Signal width repair circuit and method, and electronic device |
CN112865781B (zh) * | 2021-01-20 | 2022-04-12 | 长鑫存储技术有限公司 | 信号宽度修复电路、方法及电子设备 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5647125A (en) * | 1979-09-26 | 1981-04-28 | Toshiba Corp | Delay circuit |
US5272729A (en) | 1991-09-20 | 1993-12-21 | International Business Machines Corporation | Clock signal latency elimination network |
KR100527402B1 (ko) * | 2000-05-31 | 2005-11-15 | 주식회사 하이닉스반도체 | 디디알 동기식메모리의 지연고정루프 장치 |
KR100527397B1 (ko) * | 2000-06-30 | 2005-11-15 | 주식회사 하이닉스반도체 | 반도체메모리 장치에서 작은 지터를 갖는 지연고정루프 |
JP2002290217A (ja) | 2001-03-28 | 2002-10-04 | Fujitsu Ltd | 遅延回路、遅延回路を含む半導体集積回路装置、及び遅延方法 |
KR100507877B1 (ko) * | 2002-03-28 | 2005-08-18 | 주식회사 하이닉스반도체 | 면적 축소용 알디엘엘 회로 |
-
2003
- 2003-03-25 JP JP2004569930A patent/JP3935928B2/ja not_active Expired - Lifetime
- 2003-03-25 WO PCT/JP2003/003640 patent/WO2004086622A1/ja active Application Filing
-
2005
- 2005-03-08 US US11/073,603 patent/US7154323B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
WO2004086622A1 (ja) | 2004-10-07 |
US7154323B2 (en) | 2006-12-26 |
JPWO2004086622A1 (ja) | 2006-06-29 |
US20050168259A1 (en) | 2005-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7154323B2 (en) | Delay circuit and control method of the delay circuit | |
JP3993717B2 (ja) | 半導体集積回路装置 | |
KR100518564B1 (ko) | 이중 데이터율 동기식 메모리장치의 출력 멀티플렉싱 회로및 방법 | |
US7917875B1 (en) | Clock tree adjustable buffer | |
JPH09223955A (ja) | 製造後の集積回路のパラメタチューニング方法およびチューニング可能な集積回路 | |
US7157930B2 (en) | Scan flip flop, semiconductor device, and production method of semiconductor device | |
JP3597760B2 (ja) | スルーレート調整回路 | |
US6285229B1 (en) | Digital delay line with low insertion delay | |
US6628157B1 (en) | Variable delay element for use in delay tuning of integrated circuits | |
KR970051297A (ko) | 메모리 회로의 평행 출력 버퍼 | |
US5381551A (en) | Semiconductor integrated circuit including an arbitrate circuit for giving priority to a plurality of request signals | |
JPH0823267A (ja) | 入出力バッファ | |
JP2000183172A (ja) | 半導体装置 | |
KR20050067813A (ko) | 동기식 메모리 장치의 테스트를 위한 데이터 스트로브신호 생성 회로 | |
US20070273403A1 (en) | Clock Tree For Programmable Logic Array Devices | |
JP2701779B2 (ja) | クロックスキュー低減方法 | |
KR101043739B1 (ko) | 집적회로 | |
KR19990057925A (ko) | 출력버퍼 제어회로 | |
JPH01117514A (ja) | 半導体遅延集積回路 | |
JPH0795018A (ja) | パルス幅延長回路 | |
KR100630675B1 (ko) | 반도체 메모리 장치의 데이터 출력 회로 | |
US6559694B1 (en) | Timing signal occurrence circuit | |
JP3468505B2 (ja) | 半導体装置の入出力回路 | |
KR19990018191A (ko) | 지연시간조정회로 | |
JPS63250210A (ja) | 擬似ランダム雑音符号発生器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060922 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061128 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061228 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070313 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070321 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070517 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070521 |
|
A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20070911 |
|
A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20071016 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140330 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |