CN109473134B - 电子装置及其操作方法 - Google Patents

电子装置及其操作方法 Download PDF

Info

Publication number
CN109473134B
CN109473134B CN201810368267.4A CN201810368267A CN109473134B CN 109473134 B CN109473134 B CN 109473134B CN 201810368267 A CN201810368267 A CN 201810368267A CN 109473134 B CN109473134 B CN 109473134B
Authority
CN
China
Prior art keywords
voltage
control signal
operational amplifier
protocol condition
reference voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810368267.4A
Other languages
English (en)
Other versions
CN109473134A (zh
Inventor
裵祥根
黃敏淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN109473134A publication Critical patent/CN109473134A/zh
Application granted granted Critical
Publication of CN109473134B publication Critical patent/CN109473134B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Electrophonic Musical Instruments (AREA)

Abstract

本发明提供一种半导体控制器，其包括：输入缓冲器，其用于将从外部接收的数据信号与参考电压进行比较并且存储数据信号；以及参考电压控制单元，其用于生成与在第一协议条件和第二协议条件之中设置的、所接收的数据信号的协议条件对应的参考电压并且将参考电压提供至输入缓冲器。

Description

电子装置及其操作方法
相关申请的交叉引用
本申请要求于2017年9月8日提交的申请号为10-2017-0115051的韩国专利申请的优先权，其整体通过引用并入本文。
技术领域
本公开的示例性实施例涉及一种电子装置。特别地，示例性实施例涉及一种半导体装置及其操作方法。
背景技术
存储装置是在诸如计算机、智能电话或智能平板的主机装置的控制下存储数据的装置。存储装置可以包括用于存储数据的半导体装置和用于控制半导体装置的控制器。当涉及存储器装置时，其通常被分类为易失性存储器装置和非易失性存储器装置。
易失性存储器是当电源被切断时丢失所存储的数据的存储器装置。易失性存储器的示例是静态随机存取存储器(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)等。
非易失性存储器是即使当电源被切断时也保留所存储的数据的存储器装置。非易失性存储器的示例是只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪速存储器、相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、铁电RAM(FRAM)等。
发明内容
实施例提供一种具有改进的可扩展性的半导体控制器、一种包括该半导体控制器的存储装置以及该存储装置的操作方法。
根据本公开的方面，提供一种控制器，其包括：输入缓冲器，其用于将从外部接收的数据信号与参考电压进行比较并存储数据信号；以及参考电压控制单元，其用于生成与在第一协议条件和第二协议条件之中设置的、所接收的数据信号的协议条件对应的参考电压并且将参考电压提供至输入缓冲器。
根据本公开的方面，提供一种控制器的操作方法，其包括：将从外部接收的数据信号与参考电压进行比较并且存储数据信号；以及生成与在第一协议条件和第二协议条件之中设置的、所接收的数据信号的协议条件对应的参考电压并且将参考电压提供至输入缓冲器。
根据本公开的方面，提供一种输入缓冲器电路，其包括：控制电路，其被配置为接收数据信号并传输所接收的数据信号；第一输入路径，其被配置为在第一协议条件下，将所传输的数据信号与第一参考电压进行比较，以确定所述数据信号是处于逻辑高电平还是逻辑低电平；以及第二输入路径，其被配置为在第二协议条件下，将所传输的数据信号与第二参考电压进行比较，以确定数据信号是处于逻辑高电平还是逻辑低电平。
附图说明
现在将参照附图在下文中更全面地描述示例性实施例；然而，它们可以以不同的形式体现并且不应当被解释为限于本文阐述的实施例。相反，提供这些实施例使得本公开将是彻底且完全的，并且将向本领域技术人员完全传达本示例性实施例的范围。
在附图中，为了说明的清楚起见，尺寸可能被夸大。将理解的是，当元件被称为在两个元件“之间”时，两个元件之间可以仅有一个元件，或也可存在一个或多个中间元件。相同的附图标记始终表示相同的元件。
图1是示出根据本公开的实施例的电子装置的示图。
图2是示出图1的半导体控制器的示例性配置的框图。
图3是示出图2的输入缓冲器的示例性配置的电路图。
图4是示出根据一个实施例的参考电压生成单元的示例性配置的电路图。
图5是示出在不同协议条件下的参考电压的电压电平范围的示图。
图6是示出根据本公开的实施例的参考电压生成单元的电路图。
图7是示出生成在第一协议条件的第一范围下的参考电压的参考电压生成单元的示例性操作的示图。
图8是示出生成在第一协议条件的第二范围下的参考电压的参考电压生成单元的示例性操作的示图。
图9是示出生成在第二协议条件的第三范围下的参考电压的参考电压生成单元的示例性操作的示图。
图10是示出生成在第二协议条件的第四范围下的参考电压的参考电压生成单元的示例性操作的示图。
具体实施方式
出于描述根据本公开的构思的实施例的目的，本文公开的具体结构或功能描述仅仅是说明性的。根据本公开的构思的实施例可以以各种形式实施，并且不能被解释为限于本文阐述的实施例。
根据本公开的构思的实施例可以进行各种变型并具有各种形状。因此，实施例在附图中示出并旨在在本文中详细描述。然而，根据本公开的构思的实施例不被解释为限于指定的公开，而是包括不脱离本公开的精神和技术范围的所有变化、等同物或替代物。
虽然诸如“第一”和“第二”的术语可以被用于描述各种部件，但是这样的部件不能被理解为限于以上术语。以上术语仅用于将一个部件与另一部件区分开。例如，在不脱离本公开的权利范围的情况下，第一部件可以被称为第二部件，并且同样地，第二部件可以被称为第一部件。
将理解的是，当一个元件被称为“连接”或“联接”到另一元件时，它可以直接连接或联接到其它元件，或还可以存在中间元件。相反，当元件被称为“直接连接”或“直接联接”到另一元件时，不存在中间元件。同时，描述部件之间关系的其它表述，诸如“在……之间”，“直接在……之间”或“与……相邻”以及“与……直接相邻”可以类似地解释。
本申请中使用的术语仅用于描述特定实施例，并且不旨在限制本公开。除非上下文另有明确指示，否则本公开中的单数形式也旨在包括复数形式。将进一步理解的是，诸如“包括”或“具有”等术语旨在表示说明书中公开的特征、数量、操作、动作、部件、部分或其组合的存在，并且不旨在排除可能存在或可能添加一个或多个其它特征、数量、操作、动作、部件、部分或其组合的可能性。
只要未被不同地定义，本文使用的包括技术术语或科学术语的所有术语具有本公开所属领域的技术人员通常理解的含义。具有词典中限定的定义的术语应当被理解为使得它们具有与相关技术的背景一致的含义。只要本申请中未明确限定，不应以理想或过度正式的方式来理解术语。
在描述那些实施例时，将省略描述对于本公开所属技术领域公知的并且与本公开不直接相关的技术。这旨在通过省略不必要的描述而更清楚地公开本公开的主旨。
在下文中，将参考附图详细描述本公开的示例性实施例，以便本领域技术人员能够容易地实施本公开的技术实质。
图1是示出根据本公开的实施例的电子装置的示图。
参照图1，电子装置50可以包括半导体装置100和半导体控制器200。根据一个实施例，电子装置50可以是例如存储装置。
根据一个实施例，半导体装置100可以是，例如可以存储数据的存储器装置。半导体装置100响应于半导体控制器200的控制而操作。半导体装置100可以包括存储数据的多个存储器单元。在实施例中，存储器装置100可以是：例如双数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率4(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SDRAM、低功率DDR(LPDDR)SDRAM、Rambus动态随机存取存储器(RDRAM)、NAND闪速存储器、竖直NAND闪速存储器、NOR闪速存储器、电阻式随机存取存储器(RRAM)、相变存储器(PRAM)、磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)或自旋转移力矩随机存取存储器(STT-RAM)等。
半导体控制器200可以将数据信号输出到半导体装置100，或者从半导体装置100或主机300接收数据信号。虽然图1示出半导体控制器200被包括在电子装置50中，但是其仅用于说明目的，并且半导体控制器200可以被单独地设置或包括在主机30中。
由半导体控制器200接收的数据信号可以对应于命令、地址和数据中的至少一个。
半导体控制器200可以在行业制订的协议条件下与半导体装置100通信。
例如，半导体控制器200可以在第一协议条件下与半导体装置100通信或者在第二协议条件下与半导体装置100通信。此处，第一协议条件和第二协议条件中的每一个可以是，例如JEDEC标准中提供的根据DRAM半导体的操作速度和功耗的协议条件。在实施例中，第一协议条件可以是，例如双倍数据速率第四代同步动态随机存取存储器(DDR4)，第二协议条件可以是例如低功率双倍数据速率4SDRAM(LPDDR4)。然而，这些示例性协议是为了便于描述而列出的，并且第一协议条件和第二协议条件不限于此。
半导体控制器200可以进一步包括参考电压控制单元210。
参考电压控制单元210可以生成待与半导体控制器200接收的数据信号的电压电平进行比较的参考电压。在实施例中，参考电压控制单元210可以在第一协议条件和第二协议条件下生成不同的参考电压。例如，当第一协议条件是DDR4时，参考电压可以具有对应于第一范围和第二范围中的任一个的电压电平。可选地，当第二协议条件是LPDDR4时，参考电压具有对应于第三范围和第四范围中的任一个的电压电平。在实施例中，第一范围至第四范围可以是在JEDEC标准中提供的协议条件下限定的电压电平范围。
主机300可以使用诸如以下的各种通信方式中的至少一种与电子装置50通信：通用串行总线(USB)、串行AT附件(SATA)、高速芯片间(HSIC)、小型计算机系统接口(SCSI)、火线、外围组件互联(PCI)、高速PCI(PCIe)、高速非易失性存储器(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插式存储器模块(DIMM)、寄存式DIMM(RDIMM)和低负载DIMM(LRDIMM)。
图2是示出图1的半导体控制器200的示例性配置的框图。
参考图2，半导体控制器200可以包括参考电压控制单元210和输入缓冲器220。
参考电压控制单元210可以包括参考电压设置单元211和参考电压生成单元212。
参考电压设置单元211可以在与参照图1描述的半导体装置100的通信协议条件下生成用于控制参考电压生成单元212的控制信号CTRL，以生成对应于当前通信协议条件的参考电压。
在实施例中，由参考电压设置单元211生成的控制信号CTRL可以对应于第一模式控制信号、第二模式控制信号、第三模式控制信号和第四模式控制信号中的任何一个，其中第一模式控制信号对应于在第一协议条件下限定的电压电平范围中的第一范围，第二模式控制信号对应于在第一协议条件下限定的电压电平范围中的第二范围，第三模式控制信号对应于在第二协议条件下限定的电压电平范围中的第三范围，以及第四模式控制信号对应于在第二协议条件下限定的电压电平范围中的第四范围。
响应于从参考电压设置单元211接收的第一模式控制信号至第四模式控制信号中的任何一个，参考电压生成单元212可以生成参考电压VREF，参考电压VREF具有落在对应于接收的控制信号的范围中的电压电平。参考电压生成单元212可以将生成的参考电压VREF提供至输入缓冲器220。
输入缓冲器220可以接收从参考电压生成单元212提供的参考电压VREF，将参考电压VREF与从外部输入的数据信号进行比较，并且将数据信号存储为“0”或“1”的数字信号。
图3是示出图2的输入缓冲器220的示例性配置的电路图。
参照图3，输入缓冲器220可以包括静电放电保护电路221、上拉/下拉控制单元222、第一输入路径223和第二输入路径224。
输入缓冲器220通过输入端子DQ_IN从外部接收数据信号。
接收的数据信号经由静电放电保护电路221被输入到上拉/下拉控制单元222。上拉/下拉控制单元222可以通过增大或减小数据信号的电压电平来将输入的数据信号提供至第一输入路径223或第二输入路径224。
当半导体控制器200在第一协议条件下执行数据通信时，半导体控制器200可以沿第一输入路径223输入数据信号。当半导体控制器200在第二协议条件下执行数据通信时，半导体控制器200可以沿第二输入路径224输入数据信号。
被提供至第一输入路径223的参考电压Vref可以是如下参考电压：该参考电压具有与参照图2描述的参考电压设置单元211生成的第一协议条件的第一范围和第二范围中的任一个对应的电压电平。被提供至第二输入路径224的参考电压Vref可以是如下参考电压：该参考电压具有与参照图2描述的参考电压设置单元211生成的第二协议条件的第三范围和第四范围中的任一个对应的电压电平。
图4是示出根据一个实施例的参考电压生成单元400的示例性配置的电路图。
参照图4，参考电压生成单元400可以包括第一开关410、第二开关420和梯形电阻器430。当第一开关410和第二开关420处于导通状态时，通过使用联接在电源电压VDD与接地电压VSS之间的梯形电阻器430，以分压方式来划分电源电压VDD，参考电压生成单元400可以生成具有各种电平的参考电压Vres[0]至Vres[63]。
例如，可以利用NMOS(或PMOS)晶体管来配置第一开关410。反相使能信号ENB可以被输入到第一开关410的栅电极。电源电压VDD可以被施加到第一开关410的漏电极。
例如，可以利用PMOS(或NMOS)晶体管来配置第二开关420。第二开关420的源电极可以联接到接地电压VSS。
梯形电阻器430可以包括多个电阻器。虽然图4示出具有64个电阻器的梯形电阻器430，但是本公开不限于此，并且根据各种实施例，任何合适数量的电阻器可以被包括在梯形电阻器430中。
梯形电阻器430通过多个电阻器之间的节点输出多个参考电压Vres[0]至Vres[63]，其中多个参考电压Vres[0]至Vres[63]是通过根据单位电阻器的电阻值对电源电压VDD进行划分而获得。在实施例中，包括在梯形电阻器430中的单位电阻器的电阻值可以彼此相同或彼此不同。
梯形电阻器430可以向多路复用器440输出具有彼此不同的64个电压电平的参考电压Vres[0]至Vres[63]，其中参考电压Vres[0]至Vres[63]通过多个电阻器之间的节点被输出。
多路复用器440可以根据输入到其的控制信号Vcntr[4：0]而输出任何一个参考电压作为输出参考电压Vref_out。输出参考电压Vref_out可以是输入到参照图3描述的输入缓冲器220的参考电压Vref。
当电子装置50在一个协议条件下操作时，电子装置50可以使用根据图4的实施例的参考电压生成单元400来操作。然而，可以使用多个多路复用器440或多个梯形电阻器430，从而生成满足多个协议条件的参考电压。
图5是示出在不同协议条件下的参考电压的电压电平范围的示图。
参照图5，半导体控制器可以在若干协议条件中的任何一个协议条件下与半导体装置通信。
例如，半导体控制器可以在第一协议条件下与半导体装置通信或者在第二协议条件下与半导体装置通信。在图5中，例如，假设第一协议条件是DDR4，并且第二协议条件是LPDDR4。然而，这是为了便于描述，并且第一协议条件和第二协议条件不限于此。
第一协议条件可以根据其操作模式使用具有对应于第一范围和第二范围中的任一个的电压水平的参考电压。
第二协议条件可以根据其操作模式使用具有与第三范围和第四范围中的任一个对应的电压电平的参考电压。
第一协议条件下的电源电压可以是例如1.2V，并且第二协议条件下的电源电压可以是例如1.1V。
当半导体控制器在第一协议条件下与半导体装置通信时使用的参考电压可以具有与第一范围RANGE1(DDR4_R1)和第二范围RANGE2(DDR4_R2)中的任一个对应的电压电平。在实施例中，第一范围RANGE1(DDR4_R1)的电压电平可以例如大于0.72V且小于1.1V。第二范围RANGE2(DDR4_R2)的电压电平可以例如大于0.54V且小于0.924V。
当半导体控制器在第二协议条件下与半导体装置通信时使用的参考电压可以具有与第三范围RANGE3(LPDDR4_R0)和第四范围RANGE4(LPDDR4_R1)中的任一个对应的电压电平。在实施例中，第三范围RANGE3(LPDDR4_R0)的电压电平可以例如大于0.242V且小于0.462V。第四范围RANGE4(LPDDR4_R1)的电压电平可以例如大于0.11V且小于0.33V。
根据本公开的实施例，半导体控制器可以生成满足不同协议条件的参考电压。例如，包括在半导体控制器中的参考电压生成单元可以生成满足第一协议条件的参考电压或者满足第二协议条件的参考电压。参考电压生成单元可以包括，例如两个低压差(LDO)线性稳压器。根据一个示例性实施例，在使用具有相对高电压电平的参考电压的第一协议条件下使用利用NMOS晶体管的LDO稳压器(NMOS LDO)，并且在使用具有相对低电压电平的参考电压的第二协议条件下使用利用PMOS晶体管的LDO稳压器(PMOS LDO)。
图6是示出根据本公开的实施例的参考电压生成单元的示例性电路图。
参照图6，参考电压生成单元600可以包括操作设置单元610、第一驱动单元620、第二驱动单元630、电压生成单元640和多路复用器650。
操作设置单元610可以根据操作模式来设置输入到第一驱动单元620和第二驱动单元630的信号。在实施例中，操作模式可以是与参考图5描述的第一协议条件和第二协议条件中的任一个对应的模式。例如，操作模式可以对应于第一模式、第二模式、第三模式和第四模式中的任何一个，其中第一模式用于生成与在第一协议条件下限定的电压电平范围中的第一范围对应的参考电压，第二模式用于生成与在第一协议条件下限定的电压电平范围中的第二范围对应的参考电压，第三模式用于生成与在第二协议条件下限定的电压电平范围中的第三范围对应的参考电压，以及第四模式用于生成与在第二协议条件下限定的电压电平范围中的第四范围对应的参考电压。
根据从图2的实施例中描述的参考电压设置单元211输出的控制信号，操作设置单元610可以使第一驱动单元620和第二驱动单元630中的任何一个被驱动。由操作设置单元610接收的控制信号可以对应于第一模式控制信号、第二模式控制信号、第三模式控制信号和第四模式控制信号中的任何一个，其中第一模式控制信号与在第一协议条件下限定的电压电平范围中的第一范围对应、第二模式控制信号与在第一协议条件下限定的电压电平范围中的第二范围对应、第三模式控制信号与在第二协议条件下限定的电压电平范围中的第三范围对应、以及第四模式控制信号与在第二协议条件下限定的电压电平范围中的第四范围对应。
虽然在附图中未示出，但是可以根据第一模式控制信号至第四模式控制信号来控制操作设置单元610、第一驱动单元620、第二驱动单元630、电压生成单元640和多路复用器650。
第一驱动单元620可以包括第一运算放大器OP1和第一开关N1。
第一运算放大器OP1可以接收被输入到其非反相端子的源极电压Vsrc，并且接收被输入到其反相端子的驱动信号和反馈电压中的任一个。第一运算放大器OP1可以输出与通过反相端子和非反相端子输入的信号之间的电压差对应的信号。
例如，第一开关N1可以利用NMOS(或PMOS)晶体管来配置。第一开关N1可以响应于被输入到第一开关N1的栅电极的、第一运算放大器OP1的输出而导通。第一开关N1的漏电极可以联接到电源电压VDD，并且第一开关N1的源电极可以联接到第一节点node1。
在实施例中，第一驱动单元620可以响应于第一模式控制信号或第二模式控制信号而将电源电压VDD传输到第一节点node1。可选地，第一驱动单元620可以响应于第三模式控制信号或第四模式控制信号，向第一节点node1提供低于电源电压VDD且高于接地电压VSS的第二电压V2。
第二驱动单元630可以包括第二运算放大器OP2和第二开关P1。
第二运算放大器OP2可以接收被输入到其非反相端子的源极电压Vsrc，并且接收被输入到其反相端子的驱动信号和反馈电压VFB中的任一个。第二运算放大器OP2可以输出与通过反相端子和非反相端子输入的信号之间的电压差对应的信号。
例如，第二开关P1可以利用PMOS(或NMOS)晶体管来配置。第二开关P1可以响应于被输入到第二开关P1的栅电极的、第二运算放大器OP2的输出而导通。第二开关P1可以联接在第二节点node2和接地电压VSS之间。
第二驱动单元630可以响应于第一模式控制信号或第二模式控制信号，向第二节点node2提供高于接地电压VSS且低于电源电压VDD的第一电压V1。可选地，第二驱动单元630可以响应于第三模式控制信号或第四模式控制信号而将接地电压VSS提供至第二节点node2。
电压生成单元640可以包括第一分压电阻器x-RUNIT、第二分压电阻器y-RUNIT和梯形电阻器64-RUNIT R_LADDER。
第一分压电阻器x-RUNIT可以是联接在第一节点node1和梯形电阻器64-RUNIT R_LADDER之间的可变电阻器。第一分压电阻器x-RUNIT可以根据操作模式具有至少一个单位电阻值。
第二分压电阻器y-RUNIT可以是联接在梯形电阻器64-RUNIT R_LADDER和第二节点node2之间的可变电阻器。第二分压电阻器y-RUNIT可以根据操作模式具有至少一个单位电阻值。
第一分压电阻器x-RUNIT和第二分压电阻器y-RUNIT可以根据第一模式控制信号至第四模式控制信号被控制为具有至少一个预设单位电阻值。
梯形电阻器64-RUNIT R_LADDER可以联接在第一分压电阻器x-RUNIT和第二分压电阻器y-RUNIT之间。
梯形电阻器64-RUNIT R_LADDER可以通过以分压方式对第三节点node3的电压和第四节点node4的电压之间的差值进行划分，来生成多个参考电压Vres[63:0]，根据第一分压电阻器x-RUNIT和第二分压电阻器y-RUNIT的单位电阻值来确定第三节点node3的电压和第四节点node4的电压，其中第一分压电阻器x-RUNIT和第二分压电阻器y-RUNIT的单位电阻值根据设置操作模式而改变。
在实施例中，梯形电阻器64-RUNIT R_LADDER可以根据第一模式控制信号至第四模式控制信号，向第一驱动单元620和第二驱动单元630中的任一个提供具有不同电压电平的反馈电压VFB。
多路复用器650可以接收从包括在梯形电阻器64-RUNIT R_LADDER中的多个电阻器之间的节点输出的多个参考电压Vres[63:0]，并且输出多个参考电压Vres[63:0]中的任何一个参考电压作为输出参考电压Vres_out。
在实施例中，图6的参考电压生成单元600可以以下形式来配置：在参考电压生成单元600的整个电路配置中，基于第一驱动单元620的NMOS LDO稳压器和基于第二驱动单元630的PMOS LDO稳压器彼此联接。
由于LDO稳压器具有反馈结构，因此可以通过补偿器660来确保相位裕量。根据本公开的实施例的参考电压生成单元600通常可以包括两个反馈回路，并且因此可能需要两个补偿电阻器和两个电容器。然而，根据一个实施例，第一驱动单元620和第二驱动单元630不可以同时操作，而是仅第一驱动单元620和第二驱动单元630中的任一个可以操作。因此，在该实施例中可以共享一个补偿电阻器和一个电容器。因此，整个电路的面积可以减小。
在下文中，将参照图7至图10详细描述图6的参考电压生成单元600的示例性操作。
在图7至图10的实施例中，包括在参照图6描述的第一分压电阻器x-RUNIT和第二分压电阻器y-RUNIT中的单位电阻器的数量可以是，例如总计77(x+y＝77)个，并且根据操作模式，77个单位电阻器可以被不同地划分在第一分压电阻器x-RUNIT和第二分压电阻器y-RUNIT中。另外，包括在梯形电阻器中的单位电阻器的数量可以是例如64个。因此，包括在参考电压生成单元中的单位电阻器的数量可以是，例如总计141(x+64+y＝141)个。然而，这是为了便于描述，并且包括在根据本公开的实施例的参考电压生成单元中的电阻器的数量不限于此。
图7是示出生成第一协议条件的第一范围下的参考电压的参考电压生成单元的示例性操作的示图。
参照图6和图7，第一模式控制信号可以被输入以生成第一协议条件的第一范围下的参考电压。第一驱动单元620可以根据第一模式控制信号将电源电压VDD传输到第一节点node1。具体地，对应于“1”的驱动信号可以被输入到第一运算放大器OP1的反相端子，使得第一运算放大器OP1的输出变为“0”。
另外，第二驱动单元630可以接收从梯形电阻器64-RUNIT R_LADDER输入的反馈电压1VFB1，并且反馈电压1VFB1可以被输入到第二运算放大器OP2的反相端子。反馈电压1VFB1被控制为等于输入到第二运算放大器OP2的非反相端子的源极电压Vsrc，使得负反馈被施加到第二运算放大器OP2。第二驱动单元630可以向第二节点node2提供高于接地电压VSS且低于电源电压VDD的第一电压V1。
因此，第一节点node1的电压为电源电压VDD，并且第二节点node2的电压为第一电压V1。
梯形电阻器64-RUNIT R_LADDER和多路复用器650彼此联接，并且包括在梯形电阻器64-RUNIT R_LADDER的上侧处的第一分压电阻器x-RUNIT和包括在梯形电阻器64-RUNIT R_LADDER的下侧处的第二分压电阻器y-RUNIT中的单位电阻器的数量可以根据第一模式控制信号来调整。
根据第一模式控制信号，第一分压电阻器x-RUNIT具有对应于7个单位电阻器的电阻值。第二分压电阻器y-RUNIT具有对应于70个单位电阻器(21+29+20)的电阻值。梯形电阻器64-RUNIT R_LADDER可以通过以分压方式对第三节点node3的电压和第四节点node4的电压之间的差值进行划分，来生成多个参考电压Vres[63:0]，其中通过具有对应于7个单位电阻器的电阻值的第一分压电阻器x-RUNIT和具有对应于70个单位电阻器的电阻值的第二分压电阻器y-RUNIT来确定第三节点node3的电压和第四节点node4的电压。
图8是示出生成第一协议条件的第二范围下的参考电压的参考电压生成单元的示例性操作的示图。
参照图6和图8，第二模式控制信号可以被输入以生成第一协议条件的第二范围下的参考电压。第一驱动单元620可以根据第二模式控制信号将电源电压VDD传输到第一节点node1。具体地，对应于“1”的驱动信号可以被输入到第一运算放大器OP1的反相端子，使得第一运算放大器OP1的输出变为“0”。
另外，第二驱动单元630可以接收从梯形电阻器64-RUNIT R_LADDER输入的反馈电压3VFB3，并且反馈电压3VFB3可以被输入到第二运算放大器OP2的反相端子。反馈电压3VFB3被控制为等于输入到第二运算放大器OP2的非反相端子的源极电压Vsrc，使得负反馈被施加到第二运算放大器OP2。第二驱动单元630可以向第二节点node2提供高于接地电压VSS且低于电源电压VDD的第一电压V1。
因此，第一节点node1的电压为电源电压VDD，并且第二节点node2的电压为第一电压V1。
梯形电阻器64-RUNIT R_LADDER和多路复用器650彼此联接，并且包括在梯形电阻器64-RUNIT R_LADDER的上侧处的第一分压电阻器x-RUNIT和包括在梯形电阻器64-RUNIT R_LADDER的下侧处的第二分压电阻器y-RUNIT中的单位电阻器的数量可以根据第二模式控制信号来调整。
根据第二模式控制信号，第一分压电阻器x-RUNIT具有对应于28个单位电阻器的电阻值。第二分压电阻器y-RUNIT具有对应于49个单位电阻器(29+20)的电阻值。梯形电阻器64-RUNIT R_LADDER可以通过以分压方式对第三节点node3的电压和第四节点node4的电压之间的差值进行划分，来生成多个参考电压Vres[63:0]，其中通过具有对应于28个单位电阻器的电阻值的第一分压电阻器x-RUNIT和具有对应于49个单位电阻器的电阻值的第二分压电阻器y-RUNIT来确定第三节点node3的电压和第四节点node4的电压。
图9是示出生成第二协议条件的第三范围下的参考电压的参考电压生成单元的示例性操作的示图。
参照图6和图9，第三模式控制信号可以被输入以生成第二协议条件的第三范围下的参考电压。第二驱动单元630可以根据第三模式控制信号将接地电压VSS传输到第二节点node2。具体地，对应于“0”的驱动信号可以被输入到第二运算放大器OP2的反相端子，使得第二运算放大器OP2的输出变为“1”。
另外，第一驱动单元620可以接收从梯形电阻器64-RUNIT R_LADDER输入的反馈电压0VFB0，并且反馈电压0VFB0可以被输入到第一运算放大器OP1的反相端子。反馈电压0VFB0被控制为等于输入到第一运算放大器OP1的非反相端子的源极电压Vsrc，使得负反馈被施加到第一运算放大器OP1。第一驱动单元620可以向第一节点node1提供高于接地电压VSS且低于电源电压VDD的第二电压V2。
因此，第一节点node1的电压为第二电压V2，并且第二节点node2的电压为接地电压VSS。
梯形电阻器64-RUNIT R_LADDER和多路复用器650彼此联接，并且包括在梯形电阻器64-RUNIT R_LADDER的上侧处的第一分压电阻器x-RUNIT和包括在梯形电阻器64-RUNIT R_LADDER的下侧处的第二分压电阻器y-RUNIT中的单位电阻器的数量可以根据第三模式控制信号来调整。
根据第三模式控制信号，第一分压电阻器x-RUNIT具有对应于57个单位电阻器(7+21+29)的电阻值。第二分压电阻器y-RUNIT具有对应于20个单位电阻器的电阻值。梯形电阻器64-RUNIT R_LADDER可以通过以分压方式对第三节点node3的电压和第四节点node4的电压之间的差值进行划分，来生成多个参考电压Vres[63:0]，其中通过具有对应于57个单位电阻器的电阻值的第一分压电阻器x-RUNIT和具有对应于20个单位电阻器的电阻值的第二分压电阻器y-RUNIT来确定第三节点node3的电压和第四节点node4的电压。
图10是示出生成第二协议条件的第四范围下的参考电压的参考电压生成单元的示例性操作的示图。
参照图6和图10，第四模式控制信号可以被输入以生成第二协议条件的第四范围下的参考电压。第二驱动单元630可以根据第四模式控制信号将接地电压VSS传输到第二节点node2。具体地，对应于“0”的驱动信号可以被输入到第二运算放大器OP2的反相端子，使得第二运算放大器OP2的输出变为“1”。
另外，第一驱动单元620可以接收从梯形电阻器64-RUNIT R_LADDER输入的反馈电压2VFB2，并且反馈电压2VFB2可以被输入到第一运算放大器OP1的反相端子。反馈电压2VFB2被控制为等于输入到第一运算放大器OP1的非反相端子的源极电压Vsrc，使得负反馈被施加到第一运算放大器OP1。第一驱动单元620可以向第一节点node1提供高于接地电压VSS且低于电源电压VDD的第二电压V2。
因此，第一节点node1的电压为第二电压V2，并且第二节点node2的电压为接地电压VSS。
梯形电阻器64-RUNIT R_LADDER和多路复用器650彼此联接，并且包括在梯形电阻器64-RUNIT R_LADDER的上侧处的第一分压电阻器x-RUNIT和包括在梯形电阻器64-RUNIT R_LADDER的下侧处的第二分压电阻器y-RUNIT中的单位电阻器的数量可以根据第四模式控制信号来调整。
根据第四模式控制信号，第一分压电阻器x-RUNIT具有对应于28个单位电阻器(7+21)的电阻值。第二分压电阻器y-RUNIT具有对应于49个单位电阻器(29+20)的电阻值。梯形电阻器64-RUNIT R_LADDER可以通过以分压方式对第三节点node3的电压和第四节点node4的电压之间的差值来进行划分，来生成多个参考电压Vres[63:0]，其中通过具有对应于28个单位电阻器的电阻值的第一分压电阻器x-RUNIT和具有对应于49个单位电阻器的电阻值的第二分压电阻器y-RUNIT来确定第三节点node3的电压和第四节点node4的电压。
基于图6至图10的电路配置，可以使用包括在参考电压生成单元中的所有单位电阻器。另外，可以生成满足不同协议条件的参考电压。
根据本公开，可以提供具有改进的可扩展性的半导体控制器、包括该半导体控制器的存储装置以及该存储装置的操作方法。
本文已经公开实施例的示例，并且虽然采用特定术语，但是它们仅被用于和解释为通用和描述性的含义，而不是为了限制的目的。在一些情况下，从提交本申请起，如对于本领域普通技术人员显而易见的是，除非另有具体说明，否则结合特定实施例描述的特征、特性和/或元件可以单独使用或与结合其他它实施例描述的特征、特性和/或元件结合使用。因此，本领域技术人员将理解，在不脱离如所附权利要求中阐述的本公开的精神和范围的情况下，可以进行形式和细节上的各种改变。

Claims (20)

1.一种控制器，其包括：
输入缓冲器，其被配置为将从外部接收的数据信号与参考电压进行比较并且存储所述数据信号；以及
参考电压控制单元，其被配置为生成与在第一协议条件和第二协议条件之中的数据信号的协议条件对应的所述参考电压并且将所述参考电压提供至所述输入缓冲器，
其中，所述参考电压对应于在所述数据信号的协议条件下限定的电压电平范围。
2.根据权利要求1所述的控制器，其中所述参考电压控制单元包括：
参考电压设置单元，其被配置为提供控制信号，所述控制信号对应于所述第一协议条件和所述第二协议条件之中的设置协议条件；以及
参考电压生成单元，其被配置为响应于所述控制信号，生成与在所述设置协议条件下限定的电压电平范围对应的参考电压。
3.根据权利要求2所述的控制器，其中所述控制信号是第一模式控制信号、第二模式控制信号、第三模式控制信号和第四模式控制信号中的任何一个，所述第一模式控制信号对应于在所述第一协议条件下限定的所述电压电平范围中的第一范围、所述第二模式控制信号对应于在所述第一协议条件下限定的所述电压电平范围中的第二范围、所述第三模式控制信号对应于在所述第二协议条件下限定的所述电压电平范围中的第三范围、以及所述第四模式控制信号对应于在所述第二协议条件下限定的所述电压电平范围中的第四范围。
4.根据权利要求3所述的控制器，其中所述参考电压生成单元包括：
第一驱动单元，其联接在电源电压和第一节点之间；
第二驱动单元，其联接在第二节点和接地电压之间；以及
电压生成单元，其串联地联接在所述第一节点和所述第二节点之间。
5.根据权利要求4所述的控制器，其中所述电压生成单元包括：
第一分压电阻器，其联接到所述第一节点；
第二分压电阻器，其联接到所述第二节点；以及
梯形电阻器，其联接在所述第一分压电阻器和所述第二分压电阻器之间。
6.根据权利要求4所述的控制器，其进一步包括多路复用器，所述多路复用器被配置为在从所述电压生成单元输出的多个参考电压中选择任何一个参考电压作为输出参考电压。
7.根据权利要求5所述的控制器，其中响应于所述第一模式控制信号或所述第二模式控制信号，所述第一驱动单元将所述电源电压提供至所述第一节点，以及
响应于所述第一模式控制信号或所述第二模式控制信号，所述第二驱动单元向所述第二节点提供第一电压，所述第一电压高于所述接地电压且低于所述电源电压。
8.根据权利要求6所述的控制器，其中响应于所述第三模式控制信号或所述第四模式控制信号，所述第一驱动单元向所述第一节点提供第二电压，所述的第二电压低于所述电源电压且高于所述接地电压，以及
响应于所述第三模式控制信号或所述第四模式控制信号，所述第二驱动单元将所述接地电压提供至所述第二节点。
9.根据权利要求7所述的控制器，其中所述第一驱动单元包括：
第一运算放大器，其被配置为响应于所述第一模式控制信号或所述第二模式控制信号，接收被输入到所述第一运算放大器的非反相端子的源极电压，并且接收被输入到第一运算放大器的反相端子的驱动信号；以及
第一开关，其被配置为接收被输入到所述第一开关的栅电极的、所述第一运算放大器的输出，并且根据所述第一运算放大器的输出使得所述电源电压和所述第一节点彼此联接。
10.根据权利要求9所述的控制器，其中所述第二驱动单元包括：
第二运算放大器，其被配置为响应于所述第一模式控制信号或所述第二模式控制信号，接收被输入到所述第二运算放大器的非反相端子的源极电压，并且接收被输入到所述第二运算放大器的反相端子的、从所述梯形电阻器输出的反馈电压；以及
第二开关，其被配置为接收被输入到所述第二开关的栅电极的、所述第二运算放大器的输出，并且根据所述第二运算放大器的输出将所述第一电压提供至所述第二节点。
11.根据权利要求8所述的控制器，其中所述第一驱动单元包括：
第一运算放大器，其被配置为响应于所述第三模式控制信号或所述第四模式控制信号，接收被输入到所述第一运算放大器的非反相端子的源极电压，并且接收被输入到所述第一运算放大器的反相端子的、从梯形电阻器输出的反馈电压；以及
第一开关，其被配置为接收被输入到所述第一开关的栅电极的、所述第一运算放大器的输出，并且根据所述第一运算放大器的输出将所述第二电压提供至所述第一节点。
12.根据权利要求11所述的控制器，其中所述第二驱动单元包括：
第二运算放大器，其被配置为响应于所述第三模式控制信号或所述第四模式控制信号，接收被输入到所述第二运算放大器的非反相端子的源极电压，并且被接收输入到所述第二运算放大器的反相端子的驱动信号；以及
第二开关，其被配置为接收被输入到所述第二开关的栅电极的、所述第二运算放大器的输出，并且根据所述第二运算放大器的输出使得所述第二节点和所述接地电压彼此联接。
13.根据权利要求9所述的控制器，其中所述第一开关是NMOS晶体管。
14.根据权利要求10所述的控制器，其中所述第二开关是PMOS晶体管。
15.根据权利要求2所述的控制器，其中所述第一协议条件是双倍数据速率4，即DDR4。
16.根据权利要求2所述的控制器，其中所述第二协议条件是低功率双倍数据速率4，即LPDDR4。
17.一种控制器的操作方法，其包括：
将从外部接收的数据信号与参考电压进行比较并且存储所述数据信号；以及
生成与在第一协议条件和第二协议条件之中的所述数据信号的协议条件对应的所述参考电压并且将所述参考电压提供至输入缓冲器，
其中，所述参考电压对应于在所述数据信号的协议条件下限定的电压电平范围。
18.根据权利要求17所述的方法，其进一步包括：
提供与所述第一协议条件和所述第二协议条件之中的设置协议条件对应的控制信号；以及
响应于所述控制信号，生成与在所述设置协议条件下限定的电压电平范围对应的参考电压。
19.一种输入缓冲器电路，其包括：
控制电路，其被配置为接收数据信号并且传输所接收的数据信号；
第一输入路径，其被配置为在第一协议条件下，将所传输的数据信号与第一参考电压进行比较，以确定所述数据信号是处于逻辑高电平还是逻辑低电平；以及
第二输入路径，其被配置为在第二协议条件下，将所传输的数据信号与第二参考电压进行比较，以确定所述数据信号是处于逻辑高电平还是逻辑低电平。
20.根据权利要求19所述的输入缓冲器电路，其中所述控制电路被配置为根据所述第一协议条件还是所述第二协议条件被选择，来将所接收的数据信号传输到所述第一输入路径或者传输到所述第二输入路径。
CN201810368267.4A 2017-09-08 2018-04-23 电子装置及其操作方法 Active CN109473134B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0115051 2017-09-08
KR1020170115051A KR20190028067A (ko) 2017-09-08 2017-09-08 저장 장치 및 그 동작 방법

Publications (2)

Publication Number Publication Date
CN109473134A CN109473134A (zh) 2019-03-15
CN109473134B true CN109473134B (zh) 2022-10-11

Family

ID=65631543

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810368267.4A Active CN109473134B (zh) 2017-09-08 2018-04-23 电子装置及其操作方法

Country Status (4)

Country Link
US (2) US10714165B2 (zh)
KR (2) KR20190028067A (zh)
CN (1) CN109473134B (zh)
TW (1) TWI768016B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190028067A (ko) * 2017-09-08 2019-03-18 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
KR20210037185A (ko) * 2019-09-27 2021-04-06 에스케이하이닉스 주식회사 기준 전압을 생성하는 반도체 장치
KR20220124499A (ko) * 2021-03-03 2022-09-14 에스케이하이닉스 주식회사 레귤레이터

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150010459A (ko) * 2013-07-19 2015-01-28 삼성전자주식회사 집적 회로 및 그것의 데이터 입력 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6753701B2 (en) * 2001-11-09 2004-06-22 Via Technologies, Inc. Data-sampling strobe signal generator and input buffer using the same
KR20050012931A (ko) * 2003-07-25 2005-02-02 삼성전자주식회사 다양한 임피던스를 발생할 수 있는 온 칩 터미네이션 회로및 방법
KR100567908B1 (ko) * 2004-12-30 2006-04-05 주식회사 하이닉스반도체 반도체 소자의 보정 회로 및 그 구동 방법
CN101617371B (zh) * 2007-02-16 2014-03-26 莫塞德技术公司 具有多个外部电源的非易失性半导体存储器
KR100907930B1 (ko) * 2007-07-03 2009-07-16 주식회사 하이닉스반도체 테스트 시간을 줄일 수 있는 반도체 메모리 장치
KR100902054B1 (ko) * 2007-11-12 2009-06-12 주식회사 하이닉스반도체 반도체 메모리 장치의 기준 전압 공급 회로 및 방법
US8582374B2 (en) * 2009-12-15 2013-11-12 Intel Corporation Method and apparatus for dynamically adjusting voltage reference to optimize an I/O system
KR20120009556A (ko) * 2010-07-19 2012-02-02 삼성전자주식회사 수신 장치, 이를 포함하는 반도체 메모리 장치 및 메모리 모듈
KR101790580B1 (ko) * 2011-12-08 2017-10-30 에스케이하이닉스 주식회사 반도체 장치 및 그 동작방법
US10156859B2 (en) 2013-09-26 2018-12-18 Intel Corporation Low dropout voltage regulator integrated with digital power gate driver
US9019780B1 (en) * 2013-10-08 2015-04-28 Ememory Technology Inc. Non-volatile memory apparatus and data verification method thereof
JP6209978B2 (ja) * 2014-01-24 2017-10-11 富士通株式会社 メモリコントローラ，情報処理装置及び基準電圧調整方法
KR102125449B1 (ko) * 2014-03-12 2020-06-22 에스케이하이닉스 주식회사 트레이닝 방법을 수행하는 반도체장치 및 반도체시스템
CN105304110B (zh) * 2015-11-26 2019-02-12 上海兆芯集成电路有限公司 数据接收芯片的控制方法
KR20190028067A (ko) * 2017-09-08 2019-03-18 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150010459A (ko) * 2013-07-19 2015-01-28 삼성전자주식회사 집적 회로 및 그것의 데이터 입력 방법

Also Published As

Publication number Publication date
US10923174B2 (en) 2021-02-16
TWI768016B (zh) 2022-06-21
US20200302990A1 (en) 2020-09-24
KR20190028067A (ko) 2019-03-18
CN109473134A (zh) 2019-03-15
KR102542357B1 (ko) 2023-06-13
US20190080742A1 (en) 2019-03-14
US10714165B2 (en) 2020-07-14
KR20220133836A (ko) 2022-10-05
TW201913400A (zh) 2019-04-01

Similar Documents

Publication Publication Date Title
KR102542357B1 (ko) 저장 장치 및 그 동작 방법
US9520164B1 (en) ZQ calibration circuit and semiconductor device including the same
US8537593B2 (en) Variable resistance switch suitable for supplying high voltage to drive load
CN110556135B (zh) 数据输出电路
US10930321B2 (en) Apparatuses and methods for mixed charge pumps with voltage regulator circuits
US20120218837A1 (en) Voltage regulator
US20170012523A1 (en) Apparatuses and methods for charge pump regulation
CN109493891B (zh) 存储器系统
US8503247B2 (en) Semiconductor storage apparatus, and method and system for boosting word lines
CN105932994B (zh) 终端电路以及包括其的接口电路和系统
US9792970B2 (en) Semiconductor device and semiconductor system
US10054967B2 (en) Semiconductor device including reference voltage generation circuit controlling level of reference voltage
US7974142B2 (en) Apparatus and method for transmitting/receiving signals at high speed
US9455692B2 (en) Semiconductor device and semiconductor system including the same
US8629697B2 (en) Semiconductor integrated circuit and method of operating the same
CN112951288A (zh) 用于补偿时钟信号的补偿电路和包括其的存储器设备
US8441863B2 (en) Non-volatile memory device with reconnection circuit
US8164321B2 (en) Current injector circuit for supplying a load transient in an integrated circuit
CN106205716B (zh) 内部电源电压产生电路、半导体存储装置及半导体装置
KR102020643B1 (ko) 레귤레이터 및 이를 포함한 반도체 장치
KR102627594B1 (ko) 복수의 입력 전압에 기초하여 전압을 출력하는 전자 회로
CN106571159B (zh) 半导体器件以及包括半导体器件的半导体系统
KR102553854B1 (ko) 반도체장치
US20160195889A1 (en) Semiconductor device and semiconductor system including a voltage detection block

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant