KR20140147684A - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR20140147684A
KR20140147684A KR20140067347A KR20140067347A KR20140147684A KR 20140147684 A KR20140147684 A KR 20140147684A KR 20140067347 A KR20140067347 A KR 20140067347A KR 20140067347 A KR20140067347 A KR 20140067347A KR 20140147684 A KR20140147684 A KR 20140147684A
Authority
KR
South Korea
Prior art keywords
developing
photoresist film
developer
semiconductor substrate
silicon carbide
Prior art date
Application number
KR20140067347A
Other languages
English (en)
Other versions
KR101837388B1 (ko
Inventor
히데아키 유키
수나오 아야
소조 시카마
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20140147684A publication Critical patent/KR20140147684A/ko
Application granted granted Critical
Publication of KR101837388B1 publication Critical patent/KR101837388B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/30—Imagewise removal using liquid means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/30—Imagewise removal using liquid means
    • G03F7/3021—Imagewise removal using liquid means from a wafer supported on a rotating chuck

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

본 발명은, 마이크로 버블에 의한 현상 결함을 간단하게 저감하는, 반도체장치의 제조방법의 제공을 목적으로 한다. 본 발명의 반도체장치의 제조방법은, (a) 한개의 주면에 포토레지스트 막(2)이 성막된 탄화 규소 기판(1)을 준비하는 공정과, (b) 포토레지스트 막(2)에 제1 현상액(3)을 적하하는 공정과, (c) 공정 (b)의 종료로부터 제1 현상 시간이 경과한 후, 탄화 규소 기판(1)을 회전시켜 포토레지스트 막(2) 위로부터 제1 현상액(3)을 빼내는 공정과, (d) 공정 (c)의 후, 포토레지스트 막(2)에 제2 현상액(3)을 적하하는 공정과, (e) 공정 (d)의 종료로부터 제2 현상 시간이 경과한 후, 탄화 규소 기판(1)을 회전시켜 포토레지스트 막(2) 위로부터 제2 현상액(3)을 빼내는 공정을 구비한다.

Description

반도체장치의 제조방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은, 반도체장치의 제조공정에 있어서의 현상처리에 관한 것이다.
반도체장치의 제조공정에 있어서, 레지스트 패턴의 형성은 중요한 미세 가공공정으로서, 이하의 공정으로 구성되어 있다. 1) 우선, 반도체 기판의 표면 위에 포토레지스트(감광성 재료)막을 도포한다. 2) 다음에, 마스크를 사용하여, 자외선 노광장치에 의해 회로 패턴을 포토레지스트 막에 프린트한다. 3) 최후에 포토레지스트 막의 현상처리를 행한다. 이 3개의 공정을 거쳐, 레지스트 패턴이 형성된다.
현상처리공정은, 이하의 공정으로 구성되어 있다. 1) 우선, 회로 패턴이 프린트된 포토레지스트 막을 현상액에 침지한다. 2) 다음에, 포토레지스트 막을 순수 등의 현상 정지액(린스액)에 침지시키고, 현상액을 치환해서 현상을 정지시킨다. 3) 최후에, 웨이퍼를 회전시켜 린스액을 흩뿌리고, 웨이퍼를 건조시킨다.
1)의 포토레지스트 막을 현상액에 침지하는 공정에 있어서, 현상액을 반도체 기판의 전체면에 퍼지게 하기 위해, 반도체 기판 위에 현상액을 적하한 후, 혹은 적하하면서 반도체 기판을 회전시키는 일이 많다. 이때, 현상액의 적하시에 공기가 들어가는 경우가 있다. 또한, 현상액을 질소 등으로 가압해서 적하하는 경우, 현상액이 반도체 기판 위에 적하되고 대기압으로 되돌아오면, 가압과정에서 현상액에 녹아들어가 있었던 질소 등이 발포한다. 또한, 포토레지스트 막이 노보락 수지를 사용한 포지티브형인 경우에는, 노광시의 감광반응에서 생성된 질소가, 포토레지스트 막으로 들어간다. 이들 복수의 요인에 의해, 포토레지스트 막 표면에 적하한 현상액 내부에 마이크로 버블(기포)이 발생한다. 그중에서, 포토레지스트 막의 표면에 부착된 마이크로 버블은, 현상액이 포토레지스트 막과 접촉하는 것을 저해하여 현상 결함을 일으키는 원인이 되어, 반도체장치의 양품 비율을 저하시킨다.
이 마이크로 버블을 제거하는 방법으로서, 특허문헌 1∼3은, 현상액의 토출을 복수회로 나누어 행하는 것이 유효한 것을 나타내고 있다. 특허문헌 1이 나타내는 방법에서는, 우선, 100∼500rpm의 속도로 반도체 기판을 회전시키면서, 반도체 기판에 현상액을 적하하여, 반도체 기판 표면의 젖음성이 높은 상태로 한다. 다음에, 현상액의 적하를 정지하고, 500∼1500rpm 속도로 반도체 기판을 회전시킨다. 최후에, 반도체 기판을 정지시킨 채, 혹은 100rpm 이하의 속도로 회전시키면서, 다시 현상액을 적하하여 액을 채운 후, 반도체 기판에 린스액을 적하하여, 현상액을 씻어 없앤다.
또한, 특허문헌 2에도, 1회째의 현상액의 토출에 의해 액이 채워졌을 때, 포토레지스트 막의 표면에 부착된 마이크로 버블을, 2회째 이후의 현상액의 토출에 의해 제거할 수 있는 것으로 개시되어 있다. 또한, 반도체 기판 위에 현상액을 토출해서 액을 채운 후, 반도체 기판의 고속 가속도 회전과 정지를 반복하는 것에 의해서도, 마이크로 버블을 제거할 수 있는 것으로 개시하고 있다.
또한, 특허문헌 3에서는, 현상액을 포토레지스트 막 위에 토출한 후, 소정 시간의 간격을 갖고, 다시 현상액을 포토레지스트 막 위에 토출하는 방법을 개시하고 있다. 2회째의 현상액은 1회째의 현상액보다도 저농도로 함으로써, 2회째의 현상공정에서는 1회째의 현상공정보다도 현상의 진행을 억제하여, 효과적으로 마이크로 버블의 제거를 행할 수 있다.
특허 제3708433호 공보 일본국 특개평 9-244258호 공보 일본국 특개 2011-77120호 공보
특허문헌 1∼3의 방법은, 현상액의 토출을 복수회로 나누어 행하거나, 혹은 현상액을 토출한 후에 반도체 기판을 회전시킴으로써, 포토레지스트 막의 표면에 접촉하고 있는 마이크로 버블을 이동시키는 것이다. 이들 방법에 의해, 마이크로 버블에 의한 현상 결함을 저감하는 것은 가능하지만, 보다 안정적으로 현상 결함을 저감 내지 없애는 것이 요구되고 있다.
또한, 특허문헌 3의 방법에 따르면, 현상장치에, 농도가 다른 복수의 현상액을 준비할 필요가 있어, 코스트가 증대한다고 하는 문제가 있었다.
본 발명은 상기한 문제점을 감안하여 이루어진 것으로서, 마이크로 버블에 의한 현상 결함을 간단하게 저감하는, 반도체장치의 제조방법의 제공을 목적으로 한다.
본 발명의 반도체장치의 제조방법은, (a) 한개의 주면에 포토레지스트 막이 성막된 반도체 기판을 준비하는 공정과, (b) 포토레지스트 막에 제1현상액을 적하하는 공정과, (c) 공정 (b)의 종료로부터 제1현상 시간이 경과한 후, 반도체 기판을 회전시켜 포토레지스트 막 위로부터 제1현상액을 빼내는 공정과, (d) 공정 (c)의 후, 포토레지스트 막에 제2현상액을 적하하는 공정과, (e) 공정 (d)의 종료로부터 제2현상 시간이 경과한 후, 반도체 기판을 회전시켜 포토레지스트 막 위로부터 제2현상액을 빼내는 공정을 구비한다.
본 발명의 반도체장치의 제조방법은, (a) 한개의 주면에 포토레지스트 막이 성막된 반도체 기판을 준비하는 공정과, (b) 포토레지스트 막에 제1현상액을 적하하는 공정과, (c) 공정(b)의 종료로부터 제1현상 시간이 경과한 후, 반도체 기판을 회전시켜 포토레지스트 막 위로부터 제1현상액을 빼내는 공정과, (d) 공정 (c)의 후, 포토레지스트 막에 제2현상액을 적하하는 공정과, (e) 공정 (d)의 종료로부터 제2현상 시간이 경과한 후, 반도체 기판을 회전시켜 포토레지스트 막 위로부터 제2현상액을 빼내는 공정을 구비한다. 제1현상액을 빼낸 후에 제2현상액을 적하하기 때문에, 제2현상액에 의한 현상처리에 있어서는, 제1현상액 내부의 마이크로 버블의 영향을 받지 않는다. 또한, 제1현상액에 의한 현상처리와 제2현상액에 의한 현상처리에 있어서, 포토레지스트 막 위의 동일 개소에 마이크로 버블이 발생할 확률은 매우 낮다. 따라서, 현상 결함이 저감한다. 또한, 농도가 다른 복수의 현상액을 준비할 필요가 없다.
도 1은 실시형태 1의 포토레지스트 막의 현상공정을 도시한 도면이다.
도 2는 실시형태 1의 포토레지스트 막의 현상공정을 도시한 도면이다.
도 3은 실시형태 2의 포토레지스트 막의 현상공정을 도시한 도면이다.
도 4는 실시형태 2의 포토레지스트 막의 현상공정을 도시한 도면이다.
<A. 실시형태 1>
<A-1. 제조공정>
도 1 및 도 2는, 실시형태 1에 관한 반도체장치의 제조방법인, 포토레지스트 막의 현상처리공정을 도시한 도면이다. 도 1은 1회째의 현상처리공정을, 도 2는 1회째의 현상처리공정에 이어서 행해지는 2회째의 현상처리공정을, 각각 나타내고 있다. 이하, 도 1 및 도 2에 따라 실시형태 1의 현상처리공정을 설명한다.
우선, 포토레지스트 막(2)이 노광된 탄화 규소 기판(1)을 웨이퍼 척(11)에 고정하고, 현상액 토출 노즐(12)로부터 포토레지스트 막(2) 위에 현상액(3)을 토출한다(도 1a). 이때, 본 발명은, 웨이퍼 코스트의 관점에서 보다 높은 수율이 바람직한 탄화 규소 반도체장치에 적합하기 때문에, 이하의 설명에서는 탄화 규소 기판(1)에 대해 설명하지만, Si 등 다른 반도체 기판을 사용해도 된다.
도 1b는, 현상액(3)이 탄화 규소 기판(1)에 채워진 상태를 나타내고 있다. 현상액(3)의 적하시에 공기가 들어가는 것에 의해, 마이크로 버블(4)이 발생한다. 또한, 현상액(3)을 질소 등으로 가압해서 적하하는 경우, 현상액(3)이 탄화 규소 기판(1) 위에 적하되고 대기압에 되돌아오면, 가압과정으로 현상액(3)에 녹아들어가 질소가 발포해서 마이크로 버블(4)이 된다. 또한, 포토레지스트 막(2)이 노보락 수지를 사용한 포지티브형인 경우에는, 노광시의 감광반응에서 생성된 질소 등이 포토레지스트 막(2)에 받아들여지고, 이것이 마이크로 버블(4)의 발생 요인이 된다.
도 1b의 상태에서, 예를 들면 웨이퍼 척(11)을 회전속도 40rpm, 회전 시간 0.1초로 회전시키고, 이것을 5초 간격으로 합계 5회 행함으로써, 현상액(3)을 교반한다. 이 스텝 회전에 의해, 포토레지스트 막(2)의 표면에 부착되어 있지 않은 마이크로 버블(4)이나, 비교적 큰 마이크로 버블(4)에 의한 현상 결함을 억제할 수 있어, 탄화 규소 기판(1) 면 내의 포토레지스트 막(2)의 마무리 형상을 안정화시킬 수 있다.
현상액(3)이 포토레지스트 막(2)의 표면 위에 퍼진 상태에서, 소정의 현상 시간(제1현상 시간) 대기한다. 이 동안에, 현상액(3)에 접촉한 포토레지스트 막(2)은, 미리 형성된 노광 패턴에 따라 개구한다. 그러나, 도 1b에 나타낸 것과 같이 포토레지스트 막(2)의 표면 위에 마이크로 버블(4)이 형성되면, 이 부분의 포토레지스트 막(2)은 현상액(3)과 접촉하지 않기 때문에, 개구해야 할 영역이라도 개구되지 않아 현상 결함이 된다.
다음에, 린스액 토출 노즐(13)로부터 린스액(예를 들면 순수)을 토출하면서, 웨이퍼 척(11)을 회전시켜, 탄화 규소 기판(1)을 회전시켜 현상액(3)을 빼낸다(도 1c). 린스액을 토출하면서 현상액(3)을 빼내는 것에 의해, 수용성의 현상액(3)이 농축하여, 현상 조건이 크게 변화하거나, 패턴 배치에 의해 탄화 규소 기판(1) 면 내에 현상 불균일이 발생하는 것을 방지한다.
이어서, 2회째의 현상처리를 행한다. 현상액 토출 노즐(12)로부터 현상액(3)을 다시 토출되어(도 2a), 탄화 규소 기판(1) 위에 현상액(3)을 채운다. 이때, 1회째의 현상처리와 마찬가지로, 현상액(3)을 채운 상태에서 탄화 규소 기판(1)의 스텝 회전을 행하여, 현상액(3)을 교반한다. 1회째의 현상처리와 마찬가지로 포토레지스트 막(2)의 표면에 마이크로 버블(4)이 발생한다. 그러나, 1회째의 현상처리와 2회째의 현상처리에서, 같은 위치에 마이크로 버블(4)이 발생할 확률은 극히 작다. 도 2b에 나타낸 것과 같이, 2회째의 현상처리에서 발생하는 마이크로 버블은, 1회째의 현상처리에서 발생한 개소와는 다른 개소에서 발생한다. 따라서, 1회째의 현상처리에서 현상 결함으로 된 개소가, 2회째의 현상처리에서 현상액(3)에 접촉하여 정상적으로 패터닝된다.
이때, 2회째의 현상 시간(제2 현상 시간)은, 1회째의 현상 시간(제1 현상 시간)보다 짧게 설정하는 것이 바람직하다. 이것은, 1회째의 현상처리에서 탄화 규소 기판(1) 위의 대부분의 레지스트 패터닝이 행해지고 있고, 2회째의 현상처리에서 패터닝할 영역은 극히 작기 때문에, 현상 시간을 짧게 해도 패터닝이 가능하기 때문이다. 이에 따라, 1회째의 현상처리에서 포토레지스트 막(2)에 형성된 패턴의 변동을 억제하면서, 1회째의 현상처리에 있어서의 현상 결함을 해소할 수 있다.
다음에, 린스액 토출 노즐(13)로부터 린스액(예를 들면 순수)을 토출하면서, 웨이퍼 척(11)을 회전시켜, 탄화 규소 기판(1)을 회전시켜 현상액(3)을 빼낸다(도 2c). 린스액을 토출하면서 현상액(3)을 빼내는 것에 의해, 수용성의 현상액(3)이 농축하여, 현상 조건이 크게 변화하거나, 패턴 배치에 의해 탄화 규소 기판(1) 면 내에 현상 불균일이 발생하는 것을 방지한다.
도 2d는, 2회째의 현상처리를 완료한 탄화 규소 기판(1)을 나타내고 있고, 1회째의 현상처리에서 발생한 마이크로 버블(4) 바로 아래의 포토레지스트 막(2)이, 2회째의 현상처리에서 패터닝된 것을 나타내고 있다.
이상의 방법으로 실제로 현상처리를 행한 바, 1회의 현상처리에서는 3개 정도 생기고 있었던 기판 1매당의 현상 결함이, 0개로 감소하였다. 또한, 포토레지스트 막(2)의 패턴은, 2회째의 현상처리에 의해 변동하지 않았다. 실시형태 1의 현상처리공정에 따르면, 포토레지스트 막(2)에 부착되어, 현상액(3)에 침지중의 스텝 회전으로 이동하지 않는 마이크로 버블(4)이 존재하여도, 2회째의 현상처리에 의해 그 영향을 받지 않고 레지스트 패터닝을 행할 수 있다. 따라서, 현상 결함이 저감하여, 우량품 비율이 높아진다.
이때, 본 실시형태의 설명에서 예를 들 수치는 예시이며, 이것과 다른 수치를 사용해도 된다. 또한, 현상처리를 2회 행하는 방법에 대해 설명했지만, 3회 이상 행해도 된다. 현상액(3)을 빼내고나서 행하는 두번째의 현상처리를 복수회 반복함으로써, 현상 결함을 한층 더 저감하는 것이 가능하다. 그 경우, 3회째 이후의 현상 시간은 1회째의 현상 시간(제1 현상 시간)보다도 짧게 함으로써, 1회째의 현상처리에서 포토레지스트 막(2)에 형성한 패턴을 가능한한 변동시키지 않고, 현상 결함의 해소가 가능하다.
<A-2. 효과>
실시형태 1의 반도체장치의 제조방법은, (a) 한개의 주면에 포토레지스트 막(2)이 성막된 탄화 규소 기판(1)을 준비하는 공정과, (b) 포토레지스트 막(2)에 현상액(3)(제1 현상액)을 적하하는 공정과, (c) 공정 (b)의 종료로부터 제1 현상 시간이 경과한 후, 탄화 규소 기판(1)을 회전시켜 포토레지스트 막(2) 위로부터 현상액(3)을 빼내는 공정과, (d) 공정 (c)의 후, 포토레지스트 막(2)에 현상액(3)(제2 현상액)을 적하하는 공정과, (e) 공정 (d)의 종료로부터 제2 현상 시간이 경과한 후, 탄화 규소 기판(1)을 회전시켜 포토 레지스트막(2) 위로부터 현상액(3)을 빼내는 공정을 구비한다. 1회째의 현상처리에 있어서 현상액(3)을 빼내고나서 2회째의 현상처리를 행함으로써, 2회째의 현상처리에 있어서는, 1회째의 현상처리에서 발생한 마이크로 버블(4)의 영향을 받지 않는다. 또한, 복수회의 현상처리에 있어서, 포토레지스트 막(2) 위의 동일 개소에 마이크로 버블(4)이 발생할 확률은 극히 낮다. 따라서, 현상 결함이 저감한다. 또한, 농도가 다른 복수의 현상액을 준비할 필요가 없다.
또한, 제2 현상 시간은 제1 현상 시간보다 짧게 하는 것에 의해, 1회째의 현상처리에서 포토레지스트 막(2)에 형성된 패턴의 변동을 억제하면서, 1회째의 현상처리에 있어서의 현상 결함을 해소할 수 있다.
또한, 실시형태 1의 반도체장치의 제조방법에 있어서, 공정 (c)는, 탄화 규소 기판(1)에 린스액을 적하하면서 탄화 규소 기판(1)을 회전시켜 포토레지스트 막(2) 위로부터 제1 현상액(3)을 빼내는 공정이고, 공정 (e)은, 탄화 규소 기판(1)에 린스액을 적하하면서 탄화 규소 기판(1)을 회전시켜 포토레지스트 막(2) 위로부터 제2 현상액(3)을 빼내는 공정이다. 이에 따라, 수용성의 현상액(3)이 농축하여, 현상 조건이 크게 변화하거나, 패턴 배치에 의해 탄화 규소 기판(1) 면 내에 현상 불균일이 발생하는 것을 방지한다.
또한, 실시형태 1의 반도체장치의 제조방법은, (f) 공정 (b)과 (c) 사이에, 탄화 규소 기판(1)을 스텝 회전하는 공정과, (g) 공정 (d)과 (e) 사이에, 탄화 규소 기판(1)을 스텝 회전하는 공정을 더 구비한다. 따라서, 포토레지스트 막(2)의 표면에 부착되어 있지 않은 마이크로 버블(4)이나, 비교적 큰 마이크로 버블(4)에 의한 현상 결함의 발생을 억제할 수 있어, 탄화 규소 기판(1) 면 내의 포토레지스트 막(2)의 마무리 형상을 안정화시킬 수 있다.
또한, 실시형태 1의 반도체장치의 제조방법은, (h) 공정 (e)의 후, 포토레지스트 막(2)에 현상액(3)(제3 현상액)을 적하하는 공정과, (i) 공정 (h)의 종료로부터 제3 현상 시간이 경과한 후, 탄화 규소 기판(1)을 회전시켜 포토레지스트 막(2) 위로부터 현상액(3)을 빼내는 공정을 구비한다. 1회째, 2회째의 현상처리공정에서 여전히 남은 현상 결함을, 3회째의 현상처리공정에서 해소하는 것이 가능하여, 현상 결함이 한층 더 저감한다.
또한, 제3 현상 시간은 제1 현상 시간보다 짧게 하는 것에 의해, 1회째의 현상처리에서 포토레지스트 막(2)에 형성된 패턴의 변동을 억제하면서, 1, 2회째의 현상처리에 있어서의 현상 결함을 해소할 수 있다.
또한, 실시형태 1의 반도체장치의 제조방법에 있어서, 공정 (i)은, 탄화 규소 기판(1)에 린스액을 적하하면서 탄화 규소 기판(1)을 회전시켜 포토레지스트 막(2) 위로부터 현상액(3)(제3 현상액)을 빼내는 공정이다. 이에 따라, 수용성의 현상액(3)이 농축하여, 현상 조건이 크게 변화하거나, 패턴 배치에 의해 탄화 규소 기판(1) 면 내에 현상 불균일이 발생하는 것을 방지한다.
또한, 실시형태 1의 반도체장치의 제조방법은, 탄화 규소 기판(1)에 탄화 규소 반도체 기판을 사용함으로써, 탄화 규소 반도체장치의 수율의 향상에 기여한다.
<B. 실시형태 2>
<B-1. 제조공정>
도 3 및 도 4는, 실시형태 2에 관련되는 반도체장치의 제조방법인, 포토레지스트 막의 현상처리공정을 도시한 도면이다. 도 3은 1회째의 현상처리공정을, 도 4는 1회째의 현상처리공정에 이어서 행해지는 2회째의 현상처리공정을, 각각 나타내고 있다. 도 3에 나타낸 1회째의 현상처리공정은, 도 1에 나타낸 실시형태 1의 1회째의 현상처리공정과 같이 때문에 설명을 생략하고, 이하, 도 4에 나타낸 2회째의 현상처리공정에 대해 설명한다.
1회째의 현상처리에 이어서, 2회째의 현상처리를 행한다. 현상액 토출 노즐(12)로부터 현상액(3)을 다시 토출하여(도 4a), 탄화 규소 기판(1) 위에 현상액(3)을 채운다. 그후, 도 4b에 나타낸 것과 같이, 탄화 규소 기판(1) 위에 현상액(3)이 채워진 상태에서, 린스액(예를 들면 순수)을 적량만큼 토출하여, 현상액(3)을 저농도화한다. 이때, 1회째의 현상처리와 마찬가지로, 이 상태에서 탄화 규소 기판(1)의 스텝 회전을 행하여, 현상액(3)을 교반한다. 1회째의 현상처리와 마찬가지로, 포토레지스트 막(2)의 표면에 마이크로 버블(4)이 발생한다. 그러나, 1회째의 현상처리와 2회째의 현상처리에서, 같은 위치에 마이크로 버블(4)이 발생할 확률은 극히 작다. 도 4b에 나타낸 것과 같이, 2회째의 현상처리에서 발생하는 마이크로 버블은, 1회째의 현상처리에서 발생한 개소와는 다른 개소에서 발생한다. 따라서, 1회째의 현상처리에서 현상 결함이 된 개소가, 2회째의 현상처리에서 현상액(3)에 접촉하여 정상적으로 패터닝된다. 실시형태 1과 마찬가지로, 2회째의 현상 시간을 1회째의 현상 시간보다 짧게 설정함으로써, 1회째의 현상처리에서 형성한 포토레지스트 막(2)의 패턴 변동을 억제할 수 있지만, 현상액(3)의 농도를 낮게 함으로써, 패턴 변동을 한층 더 억제할 수 있다. 또한, 린스액을 사용해서 현상액(3)의 농도를 변화시키고 있으므로, 농도가 다른 복수의 현상액(3)을 미리 준비할 필요가 없다.
다음에, 린스액 토출 노즐(13)로부터 린스액(예를 들면 순수)을 토출하면서, 웨이퍼 척(11)을 회전시켜, 탄화 규소 기판(1)을 회전시켜 현상액(3)을 빼낸다(도 4d). 린스액을 토출하면서 현상액(3)을 빼내는 것에 의해, 수용성의 현상액(3)이 농축하여, 현상 조건이 크게 변화하거나, 패턴 배치에 의해 탄화 규소 기판(1) 면 내에 현상 불균일이 발생하는 것을 방지한다.
도 4e는, 2회째의 현상처리를 완료한 탄화 규소 기판(1)을 나타내고 있고, 1회째의 현상처리에서 발생한 마이크로 버블(4) 바로 아래의 포토레지스트 막(2)이, 2회째의 현상처리에서 패터닝된 것을 나타내고 있다.
<B-2. 효과>
실시형태 2의 반도체장치의 제조방법에서는, 포토레지스트 막(2)에 현상액(3)(제2 현상액)을 적하한 후, 린스액을 적하해서 현상액(3)을 저농도화하므로, 1회째의 현상처리에서 형성한 포토레지스트 막(2)의 패턴 변동을 억제하면서, 1회째의 현상처리에서 생긴 현상 결함을 해소할 수 있다. 또한, 린스액을 사용해서 현상액(3)의 농도를 변화시키고 있으므로, 농도가 다른 복수의 현상액(3)을 미리 준비할 필요가 없다.
이때, 본 발명은, 그 발명의 범위 내에 있어서, 각 실시형태를 자유롭게 조합하거나, 각 실시형태를 적절히, 변형, 생략하는 것이 가능하다.
1 탄화 규소 기판, 2 포토레지스트 막, 3 현상액, 4 마이크로 버블, 11 웨이퍼 척, 12 현상액 토출 노즐, 13 린스액 토출 노즐.

Claims (9)

  1. (a) 한개의 주면에 포토레지스트 막이 성막된 반도체 기판을 준비하는 공정과,
    (b) 상기 포토레지스트 막에 제1 현상액을 적하하는 공정과,
    (c) 상기 공정 (b)의 종료로부터 제1 현상 시간이 경과한 후, 상기 반도체 기판을 회전시켜 상기 포토레지스트 막 위로부터 상기 제1 현상액을 빼내는 공정과,
    (d) 상기 공정 (c)의 후, 상기 포토레지스트 막에 제2 현상액을 적하하는 공정과,
    (e) 상기 공정 (d)의 종료로부터 제2 현상 시간이 경과한 후, 상기 반도체 기판을 회전시켜 상기 포토레지스트 막 위로부터 상기 제2 현상액을 빼내는 공정을 구비한, 반도체장치의 제조방법.
  2. 제 1항에 있어서,
    상기 제2 현상 시간은 상기 제1 현상 시간보다 짧은, 반도체장치의 제조방법.
  3. 제 1항 또는 제 2항에 있어서,
    상기 공정 (c)는, 상기 반도체 기판에 린스액을 적하하면서 상기 반도체 기판을 회전시켜 상기 포토레지스트 막 위로부터 상기 제1 현상액을 빼내는 공정이고,
    상기 공정 (e)는, 상기 반도체 기판에 린스액을 적하하면서 상기 반도체 기판을 회전시켜 상기 포토레지스트 막 위로부터 상기 제2 현상액을 빼내는 공정인, 반도체장치의 제조방법.
  4. 제 1항에 있어서,
    (f) 상기 공정 (b)와 (c) 사이에, 상기 반도체 기판을 스텝 회전하는 공정과,
    (g) 상기 공정 (d)와 (e) 사이에, 상기 반도체 기판을 스텝 회전하는 공정을 더 구비한, 반도체장치의 제조방법.
  5. 제 1항에 있어서,
    (h) 상기 공정 (e)의 후, 상기 포토레지스트 막에 제3 현상액을 적하하는 공정과,
    (i) 상기 공정 (h)의 종료로부터 제3 현상 시간이 경과한 후, 상기 반도체 기판을 회전시켜 상기 포토레지스트 막 위로부터 상기 제3 현상액을 빼내는 공정을 더 구비한, 반도체장치의 제조방법.
  6. 제 5항에 있어서,
    상기 제3 현상 시간은 상기 제1 현상 시간보다 짧은, 반도체장치의 제조방법.
  7. 제 5항에 있어서,
    상기 공정 (i)는, 상기 반도체 기판에 린스액을 적하하면서 상기 반도체 기판을 회전시켜 상기 포토레지스트 막 위로부터 상기 제3 현상액을 빼내는 공정인, 반도체장치의 제조방법.
  8. 제 1항에 있어서,
    상기 공정 (d)는, 상기 포토레지스트 막에 제2 현상액을 적하한 후, 린스액을 적하해서 상기 제2 현상액을 저농도화하는 공정인, 반도체장치의 제조방법.
  9. 제 1항에 있어서,
    상기 반도체 기판은 탄화 규소 기판인, 반도체장치의 제조방법.
KR1020140067347A 2013-06-20 2014-06-03 반도체장치의 제조방법 KR101837388B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013129125A JP6057842B2 (ja) 2013-06-20 2013-06-20 半導体装置の製造方法
JPJP-P-2013-129125 2013-06-20

Publications (2)

Publication Number Publication Date
KR20140147684A true KR20140147684A (ko) 2014-12-30
KR101837388B1 KR101837388B1 (ko) 2018-03-12

Family

ID=52010625

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140067347A KR101837388B1 (ko) 2013-06-20 2014-06-03 반도체장치의 제조방법

Country Status (5)

Country Link
US (1) US9063428B2 (ko)
JP (1) JP6057842B2 (ko)
KR (1) KR101837388B1 (ko)
CN (1) CN104238286A (ko)
DE (1) DE102014211512A1 (ko)

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63229452A (ja) * 1987-03-18 1988-09-26 Nec Corp レジストの現像方法
JPS63291420A (ja) * 1987-05-23 1988-11-29 Sony Corp 現像方法
JPH0246464A (ja) * 1988-08-08 1990-02-15 Seiko Epson Corp 現像方法
JP2770338B2 (ja) * 1988-08-30 1998-07-02 ソニー株式会社 現像方法
JPH0645243A (ja) * 1991-07-30 1994-02-18 Mitsumi Electric Co Ltd Ｉｃ製造における現像方法
JPH05283332A (ja) * 1992-04-01 1993-10-29 Hitachi Ltd 現像方法および装置
JPH08138997A (ja) * 1994-11-09 1996-05-31 Asahi Kasei Micro Syst Kk フォトレジストの現像方法
US5543637A (en) * 1994-11-14 1996-08-06 North Carolina State University Silicon carbide semiconductor devices having buried silicon carbide conduction barrier layers therein
US5821035A (en) 1996-03-06 1998-10-13 Sony Corporation Resist developing apparatus and resist developing method
JPH09244258A (ja) 1996-03-06 1997-09-19 Sony Corp レジスト現像方法
JPH10199791A (ja) 1997-01-10 1998-07-31 Sony Corp 半導体装置の製造方法及びその製造装置
JPH10339956A (ja) * 1997-06-06 1998-12-22 Nec Kyushu Ltd ウエハのレジスト現像方法
JPH11260707A (ja) * 1998-03-09 1999-09-24 Tokyo Electron Ltd 現像処理方法及び現像処理装置
JP2002505766A (ja) * 1998-04-15 2002-02-19 エテック システムズ インコーポレイテッド ホトレジスト現像剤および現像方法
US6352818B1 (en) * 1999-09-01 2002-03-05 Taiwan Semiconductor Manufacturing Company Photoresist development method employing multiple photoresist developer rinse
JP3708433B2 (ja) * 2000-12-18 2005-10-19 シャープ株式会社 半導体装置の製造方法
JP3899854B2 (ja) * 2001-06-22 2007-03-28 松下電器産業株式会社 現像方法
JP3805690B2 (ja) * 2002-01-28 2006-08-02 株式会社東芝 基板処理方法及び基板処理装置
JP3774413B2 (ja) * 2002-03-04 2006-05-17 株式会社東芝 現像方法
JP2004128190A (ja) * 2002-10-02 2004-04-22 St Lcd Kk 現像方法及び現像装置
JP2004274028A (ja) 2003-02-20 2004-09-30 Tokyo Ohka Kogyo Co Ltd 現像装置および現像方法
JP2007305864A (ja) * 2006-05-12 2007-11-22 Matsushita Electric Ind Co Ltd 現像方法及びそれを用いた半導体装置の製造方法
JP2011077120A (ja) 2009-09-29 2011-04-14 Toppan Printing Co Ltd レジスト膜現像方法
CN102376543B (zh) * 2010-08-09 2014-06-11 中芯国际集成电路制造(上海)有限公司 半导体元器件制造过程中的显影方法
CN102621828A (zh) * 2011-01-27 2012-08-01 无锡华润上华半导体有限公司 一种二次显影方法
JP5836021B2 (ja) * 2011-09-02 2015-12-24 昭和電工株式会社 厚膜レジストの現像方法、及び半導体デバイスの製造方法
CN103197514A (zh) * 2012-01-09 2013-07-10 上海微电子装备有限公司 有效减少孔显影缺陷的显影方法

Also Published As

Publication number Publication date
JP2015005586A (ja) 2015-01-08
US9063428B2 (en) 2015-06-23
JP6057842B2 (ja) 2017-01-11
KR101837388B1 (ko) 2018-03-12
CN104238286A (zh) 2014-12-24
US20140377709A1 (en) 2014-12-25
DE102014211512A1 (de) 2014-12-24

Similar Documents

Publication Publication Date Title
US20200241421A1 (en) Developing method
JPH10303106A (ja) 現像処理装置およびその処理方法
US20080280230A1 (en) Photolithography process including a chemical rinse
US5897982A (en) Resist develop process having a post develop dispense step
KR101837388B1 (ko) 반도체장치의 제조방법
JP6983571B2 (ja) 基板処理方法および基板処理装置
CN102445862A (zh) 一种改进的晶圆显影方法
JPH09244258A (ja) レジスト現像方法
US20100304311A1 (en) Method of producing resist pattern
JP7136543B2 (ja) 基板処理方法および基板処理装置
JPH0645244A (ja) Ｉｃ製造における現像方法
US7944025B2 (en) Semiconductor constructions
US9188872B2 (en) Method for manufacturing semiconductor device
JPH0246464A (ja) 現像方法
JP2011077120A (ja) レジスト膜現像方法
KR20000000606A (ko) 웨이퍼 후면보호용 가스 분사장치를 갖는 반도체 웨이퍼 스피너설비
US8338082B2 (en) DI water rinse of photoresists with insoluble dye content
KR100641538B1 (ko) 반도체 제조용 현상 방법
JPH08330211A (ja) フォトレジスト現像装置、およびそれを用いた半導体集積回路装置の製造装置、ならびに現像処理方法
JP2004128190A (ja) 現像方法及び現像装置
KR20020068130A (ko) 반도체 제조 공정에서의 감광막 현상 방법
JPS59104643A (ja) ホトレジストの現像方法
JPS60127730A (ja) 半導体装置製造装置
JP2007059668A (ja) 半導体装置の製造方法
JPH0645245A (ja) Ｉｃ製造における現像方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
J301 Trial decision

Free format text: TRIAL NUMBER: 2016101001546; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20160315

Effective date: 20171227

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant