JP2015005586A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2015005586A
JP2015005586A JP2013129125A JP2013129125A JP2015005586A JP 2015005586 A JP2015005586 A JP 2015005586A JP 2013129125 A JP2013129125 A JP 2013129125A JP 2013129125 A JP2013129125 A JP 2013129125A JP 2015005586 A JP2015005586 A JP 2015005586A
Authority
JP
Japan
Prior art keywords
developer
photoresist film
development
silicon carbide
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013129125A
Other languages
English (en)
Other versions
JP6057842B2 (ja
Inventor
秀昭 結城
Hideaki Yuki
秀昭 結城
淳 綾
Atsushi Aya
淳 綾
鹿間 省三
Shozo Shikama
省三 鹿間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013129125A priority Critical patent/JP6057842B2/ja
Priority to US14/242,930 priority patent/US9063428B2/en
Priority to KR1020140067347A priority patent/KR101837388B1/ko
Priority to DE102014211512.4A priority patent/DE102014211512A1/de
Priority to CN201410280862.4A priority patent/CN104238286A/zh
Publication of JP2015005586A publication Critical patent/JP2015005586A/ja
Application granted granted Critical
Publication of JP6057842B2 publication Critical patent/JP6057842B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/30Imagewise removal using liquid means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/30Imagewise removal using liquid means
    • G03F7/3021Imagewise removal using liquid means from a wafer supported on a rotating chuck

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

【課題】マイクロバブルによる現像欠陥を簡易に低減する、半導体装置の製造方法を提供する。【解決手段】半導体装置の製造方法は、(a)一主面にフォトレジスト膜2が成膜された炭化珪素基板1を準備する工程と、(b)フォトレジスト膜2に第1現像液3を滴下する工程と、(c)工程(b)の終了から第1現像時間が経過した後、炭化珪素基板1を回転させてフォトレジスト膜2上から第1現像液3を振り切る工程と、(d)工程(c)の後、フォトレジスト膜2に第2現像液3を滴下する工程と、(e)工程(d)の終了から第2現像時間が経過した後、炭化珪素基板1を回転させてフォトレジスト膜2上から第2現像液3を振り切る工程と、を備える。【選択図】図2

Description

この発明は、半導体装置の製造工程における現像処理に関する。
半導体装置の製造工程において、レジストパターンの形成は重要な微細加工工程であり、以下の工程から構成されている。1)まず、半導体基板の表面上にフォトレジスト(感光性材料)膜を塗布する。2)次に、マスクを用いて、紫外線露光装置により回路パターンをフォトレジスト膜に焼き付ける。3)最後にフォトレジスト膜の現像処理を行う。この3つの工程を経て、レジストパターンが形成される。
現像処理工程は、以下の工程から工程されている。1)まず、回路パターンを焼き付けられたフォトレジスト膜を現像液に浸漬する。2)次に、フォトレジスト膜を純水などの現像停止液(リンス液)に浸漬させ、現像液を置換して現像を停止させる。3)最後に、ウエハを回転させてリンス液を振り切り、ウエハを乾燥させる。
1)のフォトレジスト膜を現像液に浸漬する工程において、現像液を半導体基板の全面に広げるため、半導体基板上に現像液を滴下した後、あるいは滴下しながら半導体基板を回転させることが多い。このとき、現像液の滴下時に空気を咬み込む場合がある。また、現像液を窒素等で加圧して滴下する場合、現像液が半導体基板上に滴下されて大気圧に戻ると、加圧過程で現像液に溶け込んでいた窒素等が発泡する。また、フォトレジスト膜がノボラック樹脂を用いたポジ型である場合は、露光時の感光反応で生成された窒素が、フォトレジスト膜に取り込まれている。これら複数の要因により、フォトレジスト膜表面に滴下した現像液中にマイクロバブル(気泡)が発生する。そのうち、フォトレジスト膜の表面に付着したマイクロバブルは、現像液がフォトレジスト膜と接触することを阻害して現像欠陥を引き起こす原因になり、半導体装置の良品率を低下させる。
このマイクロバブルを除去する方法として、特許文献1〜3は、現像液の吐出を複数回に分けて行うことが有効であることを示している。特許文献1が示す方法では、まず、100〜500rpmの速度で半導体基板を回転させながら、半導体基板に現像液を滴下し、半導体基板表面の塗れ性を高い状態にする。次に、現像液の滴下を停止し、500〜1500rpmの速度で半導体基板を回転させる。最後に、半導体基板を静止させたまま、あるいは100rpm以下の速度で回転させながら、再び現像液を滴下し液盛りを行った後、半導体基板にリンス液を滴下し、現像液を洗い流す。
また、特許文献2にも、1回目の現像液の吐出による液盛り時にフォトレジスト膜の表面に付着したマイクロバブルを、2回目以降の現像液の吐出により除去することができると示されている。また、半導体基板上に現像液を吐出して液盛りを行った後、半導体基板の高加速度回転と停止を繰り返すことによっても、マイクロバブルを除去することができると示されている。
また、特許文献3では、現像液をフォトレジスト膜上に吐出した後、所定時間を空けて、再び現像液をフォトレジスト膜上に吐出する方法を示している。2回目の現像液は1回目の現像液よりも低濃度とすることにより、2回目の現像工程では1回目の現像工程によりも現像の進行を抑制し、効果的にマイクロバブルの除去を行うことができる。
特許第3708433号公報 特開平9−244258号公報 特開2011−77120号公報
特許文献1〜3の方法は、現像液の吐出を複数回に分けて行い、あるいは現像液を吐出した後に半導体基板を回転させることにより、フォトレジスト膜の表面に接触しているマイクロバブルを移動させるものである。これらの方法により、マイクロバブルによる現像欠陥を低減することは可能であるが、より安定的に現像欠陥を低減、ないし無くすことが求められている。
また、特許文献3の方法によれば、現像装置に、濃度の異なる複数の現像液を準備する必要があり、コストが増大するという問題があった。
本発明は上述の問題点に鑑みてなされたものであり、マイクロバブルによる現像欠陥を簡易に低減する、半導体装置の製造方法の提供を目的とする。
本発明の半導体装置の製造方法は、(a)一主面にフォトレジスト膜が成膜された半導体基板を準備する工程と、(b)フォトレジスト膜に第1現像液を滴下する工程と、(c)工程(b)の終了から第1現像時間が経過した後、半導体基板を回転させてフォトレジスト膜上から第1現像液を振り切る工程と、(d)工程(c)の後、フォトレジスト膜に第2現像液を滴下する工程と、(e)工程(d)の終了から第2現像時間が経過した後、半導体基板を回転させてフォトレジスト膜上から第2現像液を振り切る工程と、を備える。
本発明の半導体装置の製造方法は、(a)一主面にフォトレジスト膜が成膜された半導体基板を準備する工程と、(b)フォトレジスト膜に第1現像液を滴下する工程と、(c)工程(b)の終了から第1現像時間が経過した後、半導体基板を回転させてフォトレジスト膜上から第1現像液を振り切る工程と、(d)工程(c)の後、フォトレジスト膜に第2現像液を滴下する工程と、(e)工程(d)の終了から第2現像時間が経過した後、半導体基板を回転させてフォトレジスト膜上から第2現像液を振り切る工程と、を備える。第1現像液を振り切った後に第2現像液を滴下するため、第2現像液による現像処理においては、第1現像液中のマイクロバブルの影響を受けない。また、第1現像液による現像処理と第2現像液による現像処理において、フォトレジスト膜上の同一箇所にマイクロバブルが発生する確率は極めて低い。よって、現像欠陥が低減する。また、濃度の異なる複数の現像液を容易する必要がない。
実施の形態1のフォトレジスト膜の現像工程を示す図である。 実施の形態1のフォトレジスト膜の現像工程を示す図である。 実施の形態2のフォトレジスト膜の現像工程を示す図である。 実施の形態2のフォトレジスト膜の現像工程を示す図である。
<A.実施の形態1>
<A−1.製造工程>
図1,2は、実施の形態1に係る半導体装置の製造方法である、フォトレジスト膜の現像処理工程を示す図である。図1は1回目の現像処理工程を、図2は1回目の現像処理工程に続いて行われる2回目の現像処理工程を、それぞれ示している。以下、図1,2に沿って実施の形態1の現像処理工程を説明する。
まず、フォトレジスト膜2が露光された炭化珪素基板1をウエハチャック11に固定し、現像液吐出ノズル12からフォトレジスト膜2上に現像液3を吐出する(図1(a))。なお、本発明は、ウエハコストの観点からより高い歩留まりが望ましい炭化珪素半導体装置に好適であるため、以下の説明では炭化珪素基板1について説明するが、Siなど他の半導体基板を用いても良い。
図1(b)は、現像液3が炭化珪素基板1に盛られた状態を示している。現像液3の滴下時に空気を咬みこむことにより、マイクロバブル4が発生する。また、現像液3を窒素等で加圧して滴下する場合、現像液3が炭化珪素基板1上に滴下されて大気圧に戻ると、加圧過程で現像液3に溶け込んでいた窒素が発泡してマイクロバブル4となる。また、フォトレジスト膜2がノボラック樹脂を用いたポジ型である場合は、露光時の感光反応で生成された窒素等がフォトレジスト膜2に取り込まれており、これがマイクロバブル4の発生要因となる。
図1(b)の状態で、例えばウエハチャック11を回転速度40rpm、回転時間0.1秒で回転させ、これを5秒間隔で計5回行うことにより、現像液を攪拌する。このステップ回転により、フォトレジスト膜2の表面に付着していないマイクロバブル4や、大き目のマイクロバブル4による現像欠陥を抑制でき、炭化珪素基板1面内のフォトレジスト膜2の仕上がり形状を安定化させることができる。
現像液3がフォトレジスト膜2の表面上に広がった状態で、所定の現像時間(第1現像時間)待機する。この間、現像液3に接触したフォトレジスト膜2は、予め形成された露光パターンに従い開口する。しかし、図1(b)に示すようにフォトレジスト膜2の表面上にマイクロバブル4が形成されると、この部分のフォトレジスト膜2は現像液3と接触しないため、開口すべき領域であっても開口されず現像欠陥となる。
次に、リンス液吐出ノズル13からリンス液(例えば純水)を吐出しながら、ウエハチャック11を回転させ、炭化珪素基板1を回転させて現像液3を振り切る(図1(c))。リンス液を吐出しながら現像液3を振り切ることにより、水溶性の現像液3が濃縮し、現像条件が大きく変化したり、パターン配置により炭化珪素基板1面内に現像ムラが発生したりすることを防止する。
続けて、2回目の現像処理を行う。現像液吐出ノズル12から現像液3を再び吐出し(図2(a))、炭化珪素基板1上に現像液3を盛る。なお、1回目の現像処理と同様、現像液3を盛った状態で炭化珪素基板1のステップ回転を行い、現像液3を攪拌する。1回目の現像処理と同様、フォトレジスト膜2の表面にマイクロバブル4が発生する。しかし、1回目の現像処理と2回目の現像処理とで、同じ位置にマイクロバブル4が発生する確率は極めて小さい。図2(b)に示すように、2回目の現像処理で発生するマイクロバブルは、1回目の現像処理で発生した場所とは別の場所に発生する。したがって、1回目の現像処理で現像欠陥となった場所が、2回目の現像処理で現像液に接触し正常にパターニングされる。
なお、2回目の現像時間(第2現像時間)は、1回目の現像時間(第1現像時間)より短く設定することが望ましい。これは、1回目の現像処理で炭化珪素基板1上の殆どのレジストパターニングが行われており、2回目の現像処理でパターニングする領域は極めて小さいため、現像時間を短くしてもパターニングが可能だからである。これにより、1回目の現像処理でフォトレジスト膜2に形成されたパターンの変動を抑制しつつ、1回目の現像処理における現像欠陥を解消することができる。
次に、リンス液吐出ノズル13からリンス液(例えば純水)を吐出しながら、ウエハチャック11を回転させ、炭化珪素基板1を回転させて現像液3を振り切る(図2(c))。リンス液を吐出しながら現像液3を振り切ることにより、水溶性の現像液3が濃縮し、現像条件が大きく変化したり、パターン配置により炭化珪素基板1面内に現像ムラが発生したりすることを防止する。
図2(d)は、2回目の現像処理を完了した炭化珪素基板1を示しており、1回目の現像処理で発生したマイクロバブル4直下のフォトレジスト膜2が、2回目の現像処理でパターニングされたことを示している。
以上の方法で実際に現像処理を行ったところ、1回の現像処理では3個程度生じていた基板1枚あたりの現像欠陥が、0個に減少した。また、フォトレジスト膜2のパターンは、2回目の現像処理により変動しなかった。実施の形態1の現像処理工程によれば、フォトレジスト膜2に付着し、現像浸漬中のステップ回転で移動しないマイクロバブル4が存在しても、2回目の現像処理によりその影響を受けずにレジストパターニングを行うことができる。したがって、現像欠陥が低減し、良品率が高まる。
なお、本実施の形態の説明で挙げた数値は例示であり、これと異なる数値を用いても良い。また、現像処理を2回行う方法について説明したが、3回以上行っても良い。現像液3を振り切ってから行う再度の現像処理を複数回繰り返すことで、現像欠陥をより一層低減することが可能である。その場合、3回目以降の現像時間は1回目の現像時間(第1現像時間)よりも短くすることで、1回目の現像処理でフォトレジスト膜2に形成したパターンをなるべく変動させることなく、現像欠陥の解消が可能である。
<A−2.効果>
実施の形態1の半導体装置の製造方法は、(a)一主面にフォトレジスト膜2が成膜された炭化珪素基板1を準備する工程と、(b)フォトレジスト膜2に現像液3(第1現像液)を滴下する工程と、(c)工程(b)の終了から第1現像時間が経過した後、炭化珪素基板1を回転させてフォトレジスト膜2上から現像液3を振り切る工程と、(d)工程(c)の後、フォトレジスト膜2に現像液3(第2現像液)を滴下する工程と、(e)工程(d)の終了から第2現像時間が経過した後、炭化珪素基板1を回転させてフォトレジスト膜2上から現像液3を振り切る工程と、を備える。1回目の現像処理における現像液3を振り切ってから2回目の現像処理を行うことにより、2回目の現像処理においては、1回目の現像処理で発生したマイクロバブル4の影響を受けない。また、複数回の現像処理において、フォトレジスト膜2上の同一箇所にマイクロバブル4が発生する確率は極めて低い。したがって、現像欠陥が低減する。また、濃度の異なる複数の現像液を容易する必要がない。
また、第2現像時間は第1現像時間より短くすることにより、1回目の現像処理でフォトレジスト膜2に形成されたパターンの変動を抑制しつつ、1回目の現像処理における現像欠陥を解消することができる。
また、実施の形態1の半導体装置の製造方法において、工程(c)は、炭化珪素基板1にリンス液を滴下しながら炭化珪素基板1を回転させてフォトレジスト膜2上から第1現像液3を振り切る工程であり、工程(e)は、炭化珪素基板1にリンス液を滴下しながら炭化珪素基板1を回転させてフォトレジスト膜2上から第2現像液3を振り切る工程である。これにより、水溶性の現像液3が濃縮し、現像条件が大きく変化したり、パターン配置により炭化珪素基板1面内に現像ムラが発生したりすることを防止する。
また、実施の形態1の半導体装置の製造方法は、(f)工程(b)と(c)の間に、炭化珪素基板1をステップ回転する工程と、(g)工程(d)と(e)の間に、炭化珪素基板1をステップ回転する工程とをさらに備える。したがって、フォトレジスト膜2の表面に付着していないマイクロバブル4や、大き目のマイクロバブル4による現像欠陥の発生を抑制でき、炭化珪素基板1面内のフォトレジスト膜2の仕上がり形状を安定化させることができる。
また、実施の形態1の半導体装置の製造方法は、(h)工程(e)の後、フォトレジスト膜2に現像液3(第3現像液)を滴下する工程と、(i)工程(h)の終了から第3現像時間が経過した後、炭化珪素基板1を回転させてフォトレジスト膜2上から現像液3を振り切る工程とを備える。1回目、2回目の現像処理工程でなお残る現像欠陥を、3回目の現像処理工程で解消することが可能で、さらに現像欠陥が低減する。
また、第3現像時間は第1現像時間より短くすることにより、1回目の現像処理でフォトレジスト膜2に形成されたパターンの変動を抑制しつつ、1,2回目の現像処理における現像欠陥を解消することができる。
また、実施の形態1の半導体装置の製造方法において、工程(i)は、炭化珪素基板1にリンス液を滴下しながら炭化珪素基板1を回転させてフォトレジスト膜2上から現像液3(第3現像液)を振り切る工程である。これにより、水溶性の現像液3が濃縮し、現像条件が大きく変化したり、パターン配置により炭化珪素基板1面内に現像ムラが発生したりすることを防止する。
また、実施の形態1の半導体装置の製造方法は、炭化珪素基板1に炭化珪素半導体基板を用いることによって、炭化珪素半導体装置の歩留まりの向上に寄与する。
<B.実施の形態2>
<B−1.製造工程>
図3,4は、実施の形態2に係る半導体装置の製造方法である、フォトレジスト膜の現像処理工程を示す図である。図3は1回目の現像処理工程を、図4は1回目の現像処理工程に続いて行われる2回目の現像処理工程を、それぞれ示している。図3に示す1回目の現像処理工程は、図1に示す実施の形態1の1回目の現像処理工程と同様であるため説明を省略し、以下、図4に示す2回目の現像処理工程について説明する。
1回目の現像処理に続いて、2回目の現像処理を行う。現像液吐出ノズル12から現像液3を再び吐出し(図4(a))、炭化珪素基板1上に現像液3を盛る。その後、図4(b)に示すように、炭化珪素基板1上に現像液3が盛られた状態で、リンス液(例えば純水)を適用だけ吐出し、現像液3を低濃度化する。なお、1回目の現像処理と同様、この状態で炭化珪素基板1のステップ回転を行い、現像液3を攪拌する。1回目の現像処理と同様、フォトレジスト膜2の表面にマイクロバブル4が発生する。しかし、1回目の現像処理と2回目の現像処理とで、同じ位置にマイクロバブル4が発生する確率は極めて小さい。図2(b)に示すように、2回目の現像処理で発生するマイクロバブルは、1回目の現像処理で発生した場所とは別の場所に発生する。したがって、1回目の現像処理で現像欠陥となった場所が、2回目の現像処理で現像液に接触し正常にパターニングされる。実施の形態1と同様、2回目の現像時間を1回目の現像時間より短く設定することによって、1回目の現像処理で形成したフォトレジスト膜2のパターン変動を抑制できるが、現像液3の濃度を低くすることにより、より一層パターン変動を抑制できる。また、リンス液を用いて現像液3の濃度を変化させているので、濃度の異なる複数の現像液3を予め用意する必要がない。
次に、リンス液吐出ノズル13からリンス液(例えば純水)を吐出しながら、ウエハチャック11を回転させ、炭化珪素基板1を回転させて現像液3を振り切る(図4(d))。リンス液を吐出しながら現像液3を振り切ることにより、水溶性の現像液3が濃縮し、現像条件が大きく変化したり、パターン配置により炭化珪素基板1面内に現像ムラが発生したりすることを防止する。
図4(e)は、2回目の現像処理を完了した炭化珪素基板1を示しており、1回目の現像処理で発生したマイクロバブル4直下のフォトレジスト膜2が、2回目の現像処理でパターニングされたことを示している。
<B−2.効果>
実施の形態2の半導体装置の製造方法では、フォトレジスト膜2に現像液3(第2現像液)を滴下した後、リンス液を滴下して現像液3を低濃度化するので、1回目の現像処理で形成したフォトレジスト膜2のパターン変動を抑制しつつ、1回目の現像処理で生じた現像欠陥を解消することができる。また、リンス液を用いて現像液3の濃度を変化させているので、濃度の異なる複数の現像液3を予め用意する必要がない。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
1 炭化珪素基板、2 フォトレジスト膜、3 現像液、4 マイクロバブル、11 ウエハチャック、12 現像液吐出ノズル、13 リンス液吐出ノズル。

Claims (9)

  1. (a)一主面にフォトレジスト膜が成膜された半導体基板を準備する工程と、
    (b)前記フォトレジスト膜に第1現像液を滴下する工程と、
    (c)前記工程(b)の終了から第1現像時間が経過した後、前記半導体基板を回転させて前記フォトレジスト膜上から前記第1現像液を振り切る工程と、
    (d)前記工程(c)の後、前記フォトレジスト膜に第2現像液を滴下する工程と、
    (e)前記工程(d)の終了から第2現像時間が経過した後、前記半導体基板を回転させて前記フォトレジスト膜上から前記第2現像液を振り切る工程と、
    を備える、
    半導体装置の製造方法。
  2. 前記第2現像時間は前記第1現像時間より短い、
    請求項1に記載の半導体装置の製造方法。
  3. 前記工程(c)は、前記半導体基板にリンス液を滴下しながら前記半導体基板を回転させて前記フォトレジスト膜上から前記第1現像液を振り切る工程であり、
    前記工程(e)は、前記半導体基板にリンス液を滴下しながら前記半導体基板を回転させて前記フォトレジスト膜上から前記第2現像液を振り切る工程である、
    請求項1又は2に記載の半導体装置の製造方法。
  4. (f)前記工程(b)と(c)の間に、前記半導体基板をステップ回転する工程と、
    (g)前記工程(d)と(e)の間に、前記半導体基板をステップ回転する工程とをさらに備える、
    請求項1〜3のいずれかに記載の半導体装置の製造方法。
  5. (h)前記工程(e)の後、前記フォトレジスト膜に第3現像液を滴下する工程と、
    (i)前記工程(h)の終了から第3現像時間が経過した後、前記半導体基板を回転させて前記フォトレジスト膜上から前記第3現像液を振り切る工程とをさらに備える、
    請求項1〜4のいずれかに記載の半導体装置の製造方法。
  6. 前記第3現像時間は前記第1現像時間より短い、
    請求項5に記載の半導体装置の製造方法。
  7. 前記工程(i)は、前記半導体基板にリンス液を滴下しながら前記半導体基板を回転させて前記フォトレジスト膜上から前記第3現像液を振り切る工程である、
    請求項5又は6に記載の半導体装置の製造方法。
  8. 前記工程(d)は、前記フォトレジスト膜に第2現像液を滴下した後、リンス液を滴下して前記第2現像液を低濃度化する工程である、
    請求項1〜7のいずれかに記載の半導体装置の製造方法。
  9. 前記半導体基板は炭化珪素基板である、
    請求項1〜8のいずれかに記載の半導体装置の製造方法。
JP2013129125A 2013-06-20 2013-06-20 半導体装置の製造方法 Expired - Fee Related JP6057842B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013129125A JP6057842B2 (ja) 2013-06-20 2013-06-20 半導体装置の製造方法
US14/242,930 US9063428B2 (en) 2013-06-20 2014-04-02 Method for manufacturing semiconductor device
KR1020140067347A KR101837388B1 (ko) 2013-06-20 2014-06-03 반도체장치의 제조방법
DE102014211512.4A DE102014211512A1 (de) 2013-06-20 2014-06-16 Verfahren zur Herstellung einer Halbleitervorrichtung
CN201410280862.4A CN104238286A (zh) 2013-06-20 2014-06-20 半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013129125A JP6057842B2 (ja) 2013-06-20 2013-06-20 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2015005586A true JP2015005586A (ja) 2015-01-08
JP6057842B2 JP6057842B2 (ja) 2017-01-11

Family

ID=52010625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013129125A Expired - Fee Related JP6057842B2 (ja) 2013-06-20 2013-06-20 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US9063428B2 (ja)
JP (1) JP6057842B2 (ja)
KR (1) KR101837388B1 (ja)
CN (1) CN104238286A (ja)
DE (1) DE102014211512A1 (ja)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63229452A (ja) * 1987-03-18 1988-09-26 Nec Corp レジストの現像方法
JPS63291420A (ja) * 1987-05-23 1988-11-29 Sony Corp 現像方法
JPH0246464A (ja) * 1988-08-08 1990-02-15 Seiko Epson Corp 現像方法
JPH0263060A (ja) * 1988-08-30 1990-03-02 Sony Corp 現像方法
JPH05283332A (ja) * 1992-04-01 1993-10-29 Hitachi Ltd 現像方法および装置
JPH0645243A (ja) * 1991-07-30 1994-02-18 Mitsumi Electric Co Ltd Ic製造における現像方法
JPH08138997A (ja) * 1994-11-09 1996-05-31 Asahi Kasei Micro Syst Kk フォトレジストの現像方法
JPH10339956A (ja) * 1997-06-06 1998-12-22 Nec Kyushu Ltd ウエハのレジスト現像方法
JPH11260707A (ja) * 1998-03-09 1999-09-24 Tokyo Electron Ltd 現像処理方法及び現像処理装置
JP2002184679A (ja) * 2000-12-18 2002-06-28 Sharp Corp 半導体装置の製造方法
JP2003007595A (ja) * 2001-06-22 2003-01-10 Matsushita Electric Ind Co Ltd 現像方法
JP2003255557A (ja) * 2002-03-04 2003-09-10 Toshiba Corp 現像方法
JP2004128190A (ja) * 2002-10-02 2004-04-22 St Lcd Kk 現像方法及び現像装置
JP2007305864A (ja) * 2006-05-12 2007-11-22 Matsushita Electric Ind Co Ltd 現像方法及びそれを用いた半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5543637A (en) * 1994-11-14 1996-08-06 North Carolina State University Silicon carbide semiconductor devices having buried silicon carbide conduction barrier layers therein
US5821035A (en) 1996-03-06 1998-10-13 Sony Corporation Resist developing apparatus and resist developing method
JPH09244258A (ja) 1996-03-06 1997-09-19 Sony Corp レジスト現像方法
JPH10199791A (ja) 1997-01-10 1998-07-31 Sony Corp 半導体装置の製造方法及びその製造装置
WO1999053381A1 (en) * 1998-04-15 1999-10-21 Etec Systems, Inc. Photoresist developer and method of development
US6352818B1 (en) * 1999-09-01 2002-03-05 Taiwan Semiconductor Manufacturing Company Photoresist development method employing multiple photoresist developer rinse
JP3805690B2 (ja) * 2002-01-28 2006-08-02 株式会社東芝 基板処理方法及び基板処理装置
JP2004274028A (ja) 2003-02-20 2004-09-30 Tokyo Ohka Kogyo Co Ltd 現像装置および現像方法
JP2011077120A (ja) 2009-09-29 2011-04-14 Toppan Printing Co Ltd レジスト膜現像方法
CN102376543B (zh) * 2010-08-09 2014-06-11 中芯国际集成电路制造(上海)有限公司 半导体元器件制造过程中的显影方法
CN102621828A (zh) * 2011-01-27 2012-08-01 无锡华润上华半导体有限公司 一种二次显影方法
JP5836021B2 (ja) * 2011-09-02 2015-12-24 昭和電工株式会社 厚膜レジストの現像方法、及び半導体デバイスの製造方法
CN103197514A (zh) * 2012-01-09 2013-07-10 上海微电子装备有限公司 有效减少孔显影缺陷的显影方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63229452A (ja) * 1987-03-18 1988-09-26 Nec Corp レジストの現像方法
JPS63291420A (ja) * 1987-05-23 1988-11-29 Sony Corp 現像方法
JPH0246464A (ja) * 1988-08-08 1990-02-15 Seiko Epson Corp 現像方法
JPH0263060A (ja) * 1988-08-30 1990-03-02 Sony Corp 現像方法
JPH0645243A (ja) * 1991-07-30 1994-02-18 Mitsumi Electric Co Ltd Ic製造における現像方法
JPH05283332A (ja) * 1992-04-01 1993-10-29 Hitachi Ltd 現像方法および装置
JPH08138997A (ja) * 1994-11-09 1996-05-31 Asahi Kasei Micro Syst Kk フォトレジストの現像方法
JPH10339956A (ja) * 1997-06-06 1998-12-22 Nec Kyushu Ltd ウエハのレジスト現像方法
JPH11260707A (ja) * 1998-03-09 1999-09-24 Tokyo Electron Ltd 現像処理方法及び現像処理装置
JP2002184679A (ja) * 2000-12-18 2002-06-28 Sharp Corp 半導体装置の製造方法
JP2003007595A (ja) * 2001-06-22 2003-01-10 Matsushita Electric Ind Co Ltd 現像方法
JP2003255557A (ja) * 2002-03-04 2003-09-10 Toshiba Corp 現像方法
JP2004128190A (ja) * 2002-10-02 2004-04-22 St Lcd Kk 現像方法及び現像装置
JP2007305864A (ja) * 2006-05-12 2007-11-22 Matsushita Electric Ind Co Ltd 現像方法及びそれを用いた半導体装置の製造方法

Also Published As

Publication number Publication date
DE102014211512A1 (de) 2014-12-24
JP6057842B2 (ja) 2017-01-11
US20140377709A1 (en) 2014-12-25
KR101837388B1 (ko) 2018-03-12
KR20140147684A (ko) 2014-12-30
CN104238286A (zh) 2014-12-24
US9063428B2 (en) 2015-06-23

Similar Documents

Publication Publication Date Title
JPH10303106A (ja) 現像処理装置およびその処理方法
JP2007019161A (ja) パターン形成方法及び被膜形成装置
JP2015032735A (ja) 半導体基板の洗浄方法および半導体基板の洗浄装置
JP2006253207A (ja) 塗布膜形成方法,半導体装置の製造方法
JP2010225871A (ja) 塗布液の塗布方法、塗膜の形成方法、ならびにそれを利用したパターンの形成方法および半導体装置の製造方法
JP6057842B2 (ja) 半導体装置の製造方法
JP3774413B2 (ja) 現像方法
JP2003007595A (ja) 現像方法
JP2010278204A (ja) レジストパターンの形成方法
JPH09244258A (ja) レジスト現像方法
TW201430173A (zh) 蝕刻金屬之方法
WO2008042040A2 (en) Methods to accelerate photoimageable material stripping from a substrate
US9188872B2 (en) Method for manufacturing semiconductor device
JP2008066467A (ja) パターン形成方法
JP2008244323A (ja) ステンシルマスク
JP2011077120A (ja) レジスト膜現像方法
JPH1154427A (ja) フォトリソグラフィー工程における現像処理方法
JPH0246464A (ja) 現像方法
KR100790253B1 (ko) 감광막 현상 장치 및 방법
JP4492931B2 (ja) フォトレジストパターンの形成方法
JP2004128190A (ja) 現像方法及び現像装置
US20080145768A1 (en) Method for forming a film pattern having a reduced pattern size
JP4025341B2 (ja) 現像液供給ノズルの洗浄方法
JP6024164B2 (ja) 半導体装置の製造方法
JP2011071170A (ja) パターン形成方法及びパターン形成装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150428

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160608

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161206

R150 Certificate of patent or registration of utility model

Ref document number: 6057842

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees