JPS63291420A - 現像方法 - Google Patents
現像方法Info
- Publication number
- JPS63291420A JPS63291420A JP12654187A JP12654187A JPS63291420A JP S63291420 A JPS63291420 A JP S63291420A JP 12654187 A JP12654187 A JP 12654187A JP 12654187 A JP12654187 A JP 12654187A JP S63291420 A JPS63291420 A JP S63291420A
- Authority
- JP
- Japan
- Prior art keywords
- developer
- resist layer
- semiconductor wafer
- pattern
- rotation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 11
- 239000004065 semiconductor Substances 0.000 abstract description 18
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract description 6
- 238000001035 drying Methods 0.000 abstract description 4
- 238000007599 discharging Methods 0.000 abstract 3
- 230000000694 effects Effects 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 3
- 239000003623 enhancer Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
本発明は、半導体装置を製造するためのりソゲラフイエ
程等におけるレジスト層の現像方法に関するものである
。
程等におけるレジスト層の現像方法に関するものである
。
本発明は、上記の様な現像方法において、得られるコン
トラストが相対的に高い第１の現像液でまず現像を行い
、得られるコントラストが相対的に低い第２の現像液で
更に現像を行うことによって、原パターンに忠実なパタ
ーンをレジスト層に形成することができる様にしたもの
である。
トラストが相対的に高い第１の現像液でまず現像を行い
、得られるコントラストが相対的に低い第２の現像液で
更に現像を行うことによって、原パターンに忠実なパタ
ーンをレジスト層に形成することができる様にしたもの
である。
例えば半導体ウェハに回路のパターンを形成するには、
半導体ウェハの表面にレジストを塗布し、そのパターン
を有するレチクルを介してレジスト層を露光させ、更に
このレジスト層を現像する。
半導体ウェハの表面にレジストを塗布し、そのパターン
を有するレチクルを介してレジスト層を露光させ、更に
このレジスト層を現像する。
この様にしてレジスト層に転写されたパターンの線巾は
、極めて重要である。このために従来は、レジスト層の
塗布膜厚や露光量や現像時間等を管理することによって
、線巾を管理していた。
、極めて重要である。このために従来は、レジスト層の
塗布膜厚や露光量や現像時間等を管理することによって
、線巾を管理していた。
ところが、転写されるべきパターンの密度が位置によっ
て相違していると、パターンの線巾が同一であっても、
また上述の様な線巾管理を行っても、転写されたパター
ンの線巾が同一でないことが判明した。
て相違していると、パターンの線巾が同一であっても、
また上述の様な線巾管理を行っても、転写されたパター
ンの線巾が同一でないことが判明した。
即ち、転写されるべきパターンが粗な部分では、転写さ
れたパターンの線巾が相対的に太くなり、転写されるべ
きパターンが密な部分では、転写されたパターンの線巾
が相対的に細くなる。
れたパターンの線巾が相対的に太くなり、転写されるべ
きパターンが密な部分では、転写されたパターンの線巾
が相対的に細くなる。
従って、例えばメモリＩＣでは、パターンが多いために
パターンが密なメモリセル部では線巾が細めになり、逆
にパターンが少ないためにパターンが粗な周辺部では線
巾が太めになる。
パターンが密なメモリセル部では線巾が細めになり、逆
にパターンが少ないためにパターンが粗な周辺部では線
巾が太めになる。
この結果、例えばＭＯＳ Ｆ ＥＴのゲート巾がメモリ
セル部と周辺部とで相違し、トランジスタの電気特性が
互いに相違して、設計上の重大な問題となる。
セル部と周辺部とで相違し、トランジスタの電気特性が
互いに相違して、設計上の重大な問題となる。
本発明による現像方法は、得られるコントラストが相対
的に高い第１の現像液でレジスト層を現像する第１の工
程と、得られるコントラストが相対的に低い第２の現像
液で前記第１の工程よりも後に前記レジスト層を現像す
る第２の工程とを夫夫具備している。
的に高い第１の現像液でレジスト層を現像する第１の工
程と、得られるコントラストが相対的に低い第２の現像
液で前記第１の工程よりも後に前記レジスト層を現像す
る第２の工程とを夫夫具備している。
本発明による現像方法では、レジスト層に形成されるパ
ターンの線巾が、転写されるべき原パターンの密度の影
響を受けない。
ターンの線巾が、転写されるべき原パターンの密度の影
響を受けない。
以下、本発明の一実施例を第１図を参照しながら説明す
る。
る。
第１図は、露光されたレジスト層を表面に有する半導体
ウェハの現像処理に要する時間とその時の回転数との関
係を示している。本実施例では、まず工程１で半導体ウ
ェハの裏面へ純水を吐出してリンスを行い、工程２で高
速回転による乾燥を行う。
ウェハの現像処理に要する時間とその時の回転数との関
係を示している。本実施例では、まず工程１で半導体ウ
ェハの裏面へ純水を吐出してリンスを行い、工程２で高
速回転による乾燥を行う。
次に、工程３で第１の現像液をレジスト層上へ吐出して
この第１の現像液の液盛りを行い、工程４で半導体ウェ
ハの回転を停止させる。
この第１の現像液の液盛りを行い、工程４で半導体ウェ
ハの回転を停止させる。
第１の現像液にはコントラスト強調剤が含まれており、
この第１の現像液でレジスト層を現像すると、形状のシ
ャープなパターンが得られ、感度も高い。
この第１の現像液でレジスト層を現像すると、形状のシ
ャープなパターンが得られ、感度も高い。
しかしこの第１の現像液のみによる現像では、従来例の
説明において述べた様にパターンの線巾が原パターンの
密度の影響を大きく受けるということが判明した。
説明において述べた様にパターンの線巾が原パターンの
密度の影響を大きく受けるということが判明した。
そこで本実施例では、次の工程５で、半導体ウェハを回
転させつつ、第１の現像液を吐出したノズルとは別のノ
ズルから第２の現像液をレジスト層上へ吐出する。
転させつつ、第１の現像液を吐出したノズルとは別のノ
ズルから第２の現像液をレジスト層上へ吐出する。
すると、レジスト層上に液盛りされていた第１の現像液
は半導体ウェハの回転によって飛散し、第１の現像液の
大部分が第２の現像液に置換される。そして工程６で、
半導体ウェハの回転を停止させる。
は半導体ウェハの回転によって飛散し、第１の現像液の
大部分が第２の現像液に置換される。そして工程６で、
半導体ウェハの回転を停止させる。
第２の現像液にはコントラスト強調剤が含まれておらず
、この第２の現像液でレジスト層を現像すると、形状の
シャープなパターンが得られず、感度も低い。
、この第２の現像液でレジスト層を現像すると、形状の
シャープなパターンが得られず、感度も低い。
しかしこの第２の現像液のみによる現像では、パターン
の線巾が原パターンの密度の影響を殆ど受けない。
の線巾が原パターンの密度の影響を殆ど受けない。
次に、工程７で半導体ウェハの裏面へ純水を吐出しつつ
、工程８で半導体ウェハの表面のレジスト層上へも純水
を吐出して、表裏両面のリンスを行う。
、工程８で半導体ウェハの表面のレジスト層上へも純水
を吐出して、表裏両面のリンスを行う。
そして最後に、工程９で高速回転による乾燥を行って、
現像工程を終了する。
現像工程を終了する。
この様な本実施例によれば、レジスト層に形成されるパ
ターンの線巾が原パターンの密度の影響を受けず、感度
も低下しないことが判明した。
ターンの線巾が原パターンの密度の影響を受けず、感度
も低下しないことが判明した。
なお、この様な効果を奏するためには上述の様に第１の
現像液の後に第２の現像液を用いる必要があり、この順
序を逆にすると本実施例の効果を奏することができない
ことも判明した。
現像液の後に第２の現像液を用いる必要があり、この順
序を逆にすると本実施例の効果を奏することができない
ことも判明した。
本発明による現像方法では、レジスト層に形成されるパ
ターンの線巾が、転写されるべき原パターンの密度の影
響を受けないので、原パターンに忠実なパターンをレジ
スト層に形成することができる。
ターンの線巾が、転写されるべき原パターンの密度の影
響を受けないので、原パターンに忠実なパターンをレジ
スト層に形成することができる。
第１図は本発明の一実施例を示すグラフである。
Claims (1)
- 【特許請求の範囲】 密度が互いに異なる部分を有するパターンが転写される
様に露光されたレジスト層を現像することによってこの
レジスト層に前記パターンを形成する現像方法において
、 得られるコントラストが相対的に高い第１の現像液で前
記レジスト層を現像する第１の工程と、得られるコント
ラストが相対的に低い第２の現像液で前記第１の工程よ
りも後に前記レジスト層を現像する第２の工程とを夫々
具備する現像方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12654187A JPS63291420A (ja) | 1987-05-23 | 1987-05-23 | 現像方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12654187A JPS63291420A (ja) | 1987-05-23 | 1987-05-23 | 現像方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63291420A true JPS63291420A (ja) | 1988-11-29 |
Family
ID=14937738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12654187A Pending JPS63291420A (ja) | 1987-05-23 | 1987-05-23 | 現像方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63291420A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015005586A (ja) * | 2013-06-20 | 2015-01-08 | 三菱電機株式会社 | 半導体装置の製造方法 |
-
1987
- 1987-05-23 JP JP12654187A patent/JPS63291420A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015005586A (ja) * | 2013-06-20 | 2015-01-08 | 三菱電機株式会社 | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6383952B1 (en) | RELACS process to double the frequency or pitch of small feature formation | |
| US4687730A (en) | Lift-off technique for producing metal pattern using single photoresist processing and oblique angle metal deposition | |
| JPH0745510A (ja) | パタン形成方法 | |
| JPH06326222A (ja) | 光学的画像形成可能材料、フォトレジスト材料等に高い高アスペクト比のｖｉａ及び溝を形成する方法 | |
| JPH09326361A (ja) | レジスト現像処理方法 | |
| Widmann | Metallization for integrated circuits using a lift-off technique | |
| JPS63291420A (ja) | 現像方法 | |
| WO1983003485A1 (en) | Electron beam-optical hybrid lithographic resist process | |
| JPH01220829A (ja) | パターン形成方法 | |
| JPS58214151A (ja) | 微細レジストパタ−ン形成の現像方法 | |
| KR100209406B1 (ko) | 미세 패턴 형성 방법 | |
| JPS63229452A (ja) | レジストの現像方法 | |
| JPH07122482A (ja) | レジストパターンの形成方法 | |
| KR100256649B1 (ko) | 전기도금층 포토 리소그래피 방법 | |
| JPH085812A (ja) | λ／４シフト回折格子の製造方法 | |
| KR100441708B1 (ko) | 포토리소그래피 공정에서의 현상방법 | |
| KR0139578B1 (ko) | 리소그래피 공정에 의한 감광막 패턴 형성방법 | |
| KR0137724B1 (ko) | 반사율 곡선에 의한 감광막 최적 두께 선정방법 | |
| JPH0721640B2 (ja) | レジスト現像方法 | |
| JPH11297607A (ja) | パターン形成方法 | |
| KR100358161B1 (ko) | 반도체소자제조방법 | |
| KR100399889B1 (ko) | 반도체소자의감광층패턴형성방법 | |
| JPS6247125A (ja) | 半導体装置の製造方法 | |
| JPH02183517A (ja) | 微細パターン形成方法 | |
| JP3454936B2 (ja) | レジストパターンの形成方法 |