KR20140141927A - 접합신뢰성이 우수한 연결단자를 갖는 반도체 장치 및 그의 제조방법 - Google Patents

접합신뢰성이 우수한 연결단자를 갖는 반도체 장치 및 그의 제조방법 Download PDF

Info

Publication number
KR20140141927A
KR20140141927A KR1020130063297A KR20130063297A KR20140141927A KR 20140141927 A KR20140141927 A KR 20140141927A KR 1020130063297 A KR1020130063297 A KR 1020130063297A KR 20130063297 A KR20130063297 A KR 20130063297A KR 20140141927 A KR20140141927 A KR 20140141927A
Authority
KR
South Korea
Prior art keywords
solder
semiconductor chip
substrate
disk
film
Prior art date
Application number
KR1020130063297A
Other languages
English (en)
Other versions
KR102067155B1 (ko
Inventor
유봉근
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130063297A priority Critical patent/KR102067155B1/ko
Priority to US14/259,275 priority patent/US9041200B2/en
Publication of KR20140141927A publication Critical patent/KR20140141927A/ko
Application granted granted Critical
Publication of KR102067155B1 publication Critical patent/KR102067155B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/11013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the bump connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H01L2225/1088—Arrangements to limit the height of the assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Abstract

본 발명은 반도체 장치 및 그 제조방법에 관한 것으로, 기판의 상면에 솔더를 부착하고, 상기 솔더를 프레싱하여 솔더디스크로 형성하고, 상기 기판의 상면 상에 상기 솔더디스크의 상면을 노출시키는 몰드막을 형성하고, 그리고 상기 솔더디스크로 열을 제공하여 솔더볼을 형성하는 것을 포함할 수 있다.

Description

접합신뢰성이 우수한 연결단자를 갖는 반도체 장치 및 그의 제조방법{SEMICONDUCTOR DEVICES HAVING TERMINALS WITH SUPERIOR JOINT RELIABILITY AND METHODS FOR FABRICATING THE SAME}
본 발명은 반도체에 관한 것으로, 보다 구체적으로는 접합신뢰성이 우수한 연결단자를 갖는 반도체 장치 및 그 제조방법에 관한 것이다.
패키지들 간의 전기적 연결을 위해 혹은 기판과 솔더볼 간의 전기적 연결을 위해 솔더볼의 접합신뢰성이 요구되고 있다. 예컨대, 모바일 기기의 소형화 및 다기능화에 따른 반도체 제품의 요구로 인해 패키지-온-패키지(POP) 타입의 반도체 패키지를 채택하는 반도체 장치가 증가되고 있다. 이러한 POP 제품은 메모리 칩으로 구성된 상부 패키지와 로직 칩으로 구성된 하부 패키지가 솔더볼을 통해 전기적으로 연결되어 있는 것이 일반적이다. 그러므로, 상부 패키지와 하부 패키지 간의 양호한 전기적 연결을 위해 솔더볼의 접합신뢰성이 요구되고 있다. 이러한 솔더볼의 접합신뢰성은 POP 제품을 비롯한 다양한 반도체 장치에서 요구되고 있다.
본 발명은 종래 기술에서 요구되는 필요에 부응하기 위해 안출된 것으로, 본 발명의 목적은 접합신뢰성이 우수한 연결단자를 갖는 반도체 장치 및 그 제조방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체 장치 및 그 제조방법은 솔더를 납작한 디스크형태로 변형시킨 후 리플로우하여 솔더볼을 형성하는 것을 특징으로 한다.
본 발명은 솔더볼과 몰딩막이 서로 이격되어 있어 리플로우에 의해 발생된 가스의 배출이 용이해지는 것을 다른 특징으로 한다.
본 발명은 리플로우에 의한 가스 배출이 용이하여 솔더볼과 패드 간의 우수한 접합신뢰성을 갖는 것을 또 다른 특징으로 한다.
본 발명은 접합신뢰성이 우수한 웨이퍼 레벨 칩과 패키지-온-패키지 타입의 반도체 패키지를 제조할 수 있는 것을 또 다른 특징으로 한다.
상기 특징을 구현할 수 있는 본 발명의 일 실시예에 따른 반도체 장치는: 하부 패키지 기판 상에 실장된 하부 반도체 칩을 포함하는 하부 패키지; 상부 패키지 기판 상에 실장된 상부 반도체 칩을 포함하는 상부 패키지; 및 상기 하부 패키지를 상기 상부 패키지에 전기적으로 연결하는 연결단자를 포함하고, 상기 하부 패키지는 상기 연결단자가 배치되는 공간을 제공하는 오프닝을 갖는 하부 몰드막을 더 포함하고, 상기 오프닝의 내측면은 상기 연결단자와 접촉되지 않을 수 있다.
일 실시예의 장치에 있어서, 상기 오프닝은 단면상 사각 형태를 평면상 원 형태를 가질 수 있다.
일 실시예의 장치에 있어서, 상기 하부 몰드막은 상기 하부 반도체 칩의 측면을 둘러싸며, 상기 하부 몰드막의 상면은 상기 하부 반도체 칩의 상면과 공면을 이룰 수 있다.
일 실시예의 장치에 있어서, 상기 하부 몰드막은 상기 하부 반도체 칩을 덮을 수 있다.
일 실시예의 장치에 있어서, 상기 연결단자는 상기 하부 몰드막의 상면 위로 돌출될 수 있다.
일 실시예의 장치에 있어서, 상기 하부 반도체 칩은 상기 하부 패키지 기판의 센터에 배치되고, 그리고 상기 연결단자는 상기 하부 패키지 기판의 에지에 배치되어 상기 반도체 칩의 외곽을 둘러쌀 수 있다.
일 실시예의 장치에 있어서, 상기 연결단자는 상기 하부 패키지 기판의 에지와 상기 상부 패키지 기판의 에지 사이에 배치될 수 있다.
일 실시예의 장치에 있어서, 상기 하부 반도체 칩과 상기 하부 패키지 기판 사이에 배치되어 상기 하부 반도체 칩을 상기 하부 패키지 기판에 전기적으로 연결하는 내부단자를 더 포함하고, 상기 하부 몰드막은 상기 하부 반도체 칩과 상기 하부 패키지 기판 사이를 채워 상기 내부단자를 감쌀 수 있다.
일 실시예의 장치에 있어서, 상기 하부 반도체 칩 상에 제공되어 상기 내부단자가 배치되는 공간을 제공하는 제2 오프닝을 갖는 제2 몰드막을 더 포함하고, 상기 제2 오프닝의 내측면은 상기 내부단자와 접촉되지 않을 수 있다.
상기 특징을 구현할 수 있는 본 발명의 다른 실시예에 따른 반도체 장치는: 패드들을 갖는 기판; 상기 기판을 덮으며 상기 패드들을 노출시키는 오프닝들을 갖는 몰딩막; 및 상기 오프닝들 내에 배치되고 상기 패드들과 전기적으로 연결되는 연결단자들을 포함하고, 상기 연결단자는 상기 몰딩막과 접촉되지 않아 상기 오프닝의 내측면과 상기 연결단자 사이에 공간이 제공될 수 있다.
다른 실시예의 장치에 있어서, 상기 몰딩막의 상면은 상기 연결단자의 상면에 비해 낮아, 상기 연결단자는 상기 몰딩막의 상면 위로 돌출될 수 있다.
다른 실시예의 장치에 있어서, 상기 몰딩막의 상면은 상기 연결단자의 중간 높이에 비해 낮을 수 있다.
다른 실시예의 장치에 있어서, 상기 기판은 상기 패드와 전기적으로 연결된 집적회로가 제공된 반도체 웨이퍼를 포함할 수 있다.
상기 특징을 구현할 수 있는 본 발명의 실시예에 따른 반도체 장치의 제조방법은: 기판의 상면에 솔더를 부착하고; 상기 솔더를 프레싱하여 솔더디스크로 형성하고; 상기 기판의 상면 상에 상기 솔더디스크의 상면을 노출시키는 몰드막을 형성하고; 그리고 상기 솔더디스크로 열을 제공하여 솔더볼을 형성하는 것을 포함할 수 있다.
본 실시예의 방법에 있어서, 상기 솔더볼을 형성하는 것은 상기 몰드막에 상기 솔더볼이 형성되는 공간을 제공하는 오프닝을 형성하는 것을 포함하고, 상기 솔더볼은 상기 오프닝의 내측면과 접촉되지 않을 수 있다.
본 실시예의 방법에 있어서, 상기 솔더볼을 형성하는 것은 상기 기판의 하면에 제2 솔더의 부착과 리플로우로써 제2 솔더볼을 형성하는 것을 포함하고, 상기 제2 솔더볼의 형성을 위한 리플로우로써 상기 솔더디스크에 열을 제공하여 상기 솔더디스크를 리플로우시킬 수 있다.
본 실시예의 방법에 있어서, 상기 기판의 상면에 반도체 칩을 실장하는 것을 더 포함하고, 상기 반도체 칩은 상기 기판의 상면 센터에 배치되고, 상기 솔더디스크는 상기 기판의 상면 에지에 배치될 수 있다.
본 실시예의 방법에 있어서, 상기 반도체 칩을 그라인딩하는 것을 더 포함할 수 있다.
본 실시예의 방법에 있어서, 상기 기판의 상면에 상기 솔더디스크의 상면과 동일한 레벨의 상면을 갖는 반도체 칩을 실장하는 것을 더 포함하고, 상기 몰드막을 형성하는 것은: 상기 반도체 칩과 상기 솔더디스크 사이를 몰드 물질막으로 채워 상기 반도체 칩과 상기 솔더디스크의 상면들을 노출시키는 것을 포함할 수 있다.
본 실시예의 방법에 있어서, 상기 기판의 상면에 반도체 칩을 실장하는 것을 더 포함하고, 상기 몰드막을 형성하는 것은: 상기 기판의 상면에 상기 솔더디스크 및 상기 반도체 칩을 덮는 몰드 물질막을 형성하고; 그리고 상기 몰드 물질막을 그라인딩하여 상기 솔더디스크의 상면을 노출시키는 것을 포함할 수 있다.
본 실시예의 방법에 있어서, 상기 반도체 칩은 상기 솔더디스크의 상면에 비해 높은 레벨의 상면을 가지며, 상기 몰드막을 형성하는 것은 상기 반도체 칩을 그라인딩하여 상기 반도체 칩의 상면을 노출시키는 것을 더 포함할 수 있다.
본 실시예의 방법에 있어서, 상기 솔더디스크의 상면은 상기 반도체 칩의 상면에 비해 높은 레벨을 가지며, 상기 몰드막을 형성하는 것은 상기 반도체 칩의 상면이 노출되도록 상기 솔더디스크를 그라인딩하는 것을 더 포함할 수 있다.
본 실시예의 방법에 있어서, 상기 반도체 칩은 상기 솔더디스크에 비해 낮은 레벨의 상면을 가지며, 상기 몰드막은 상기 반도체 칩의 상면을 덮을 수 있다.
본 실시예의 방법에 있어서, 상기 기판 상에 상기 솔더볼을 매개로 상기 기판과 전기적으로 연결되며, 제2 반도체 칩이 실장된 제2 기판을 적층하는 것을 더 포함할 수 있다.
본 실시예의 방법에 있어서, 상기 기판과 상기 제2 기판 중 적어도 어느 하나는 상기 솔더볼이 접속되는 패드를 갖는 인쇄회로기판을 포함할 수 있다.
본 실시예의 방법에 있어서, 상기 기판은 집적회로가 형성된 웨이퍼를 포함하고, 상기 몰드막은 상기 솔더디스크의 상면과 동일하거나 낮은 레벨의 상면을 가질 수 있다.
본 발명에 의하면, 솔더를 납작한 디스크형태로 변형시킨 후 리플로우하여 솔더볼과 몰딩막이 서로 이격되게 하므로써 리플로우에 의해 발생된 가스의 배출이 용이해질 수 있다. 이에 따라 리플로우에 의한 가스 배출이 용이해져 솔더볼과 패드 간의 접합신뢰성이 우수해지는 효과를 얻을 수 있다. 아울러, 솔더를 노출시키기 위한 레이저 드릴링 공정을 필수적으로 진행하여야 할 필요가 없으므로 공정을 단순화시킬 수 있고, 솔더볼의 미세 피치(fine pitch)를 구현할 수 있는 효과가 있다.
도 1a 내지 1g는 본 발명의 일 실시예에 따른 반도체 장치의 제조방법을 도시한 단면도들이다.
도 2a는 도 1f의 일부를 확대 도시한 사시도이다.
도 2b는 도 1f의 일부를 확대 도시한 단면도이다.
도 3a 내지 3c는 본 발명의 일 실시예에 따른 반도체 장치의 제조방법에 있어서 하부 패키지의 제조방법의 다른 예를 도시한 단면도들이다.
도 4a 내지 4c는 본 발명의 일 실시예에 따른 반도체 장치의 제조방법에 있어서 하부 패키지의 제조방법의 다른 예를 도시한 단면도들이다.
도 5a 내지 5c는 본 발명의 일 실시예에 따른 반도체 장치의 제조방법에 있어서 하부 패키지의 제조방법의 또 다른 예를 도시한 단면도들이다.
도 6a 내지 6c는 본 발명의 일 실시예에 따른 반도체 장치의 제조방법에 있어서 하부 패키지의 제조방법의 또 다른 예를 도시한 단면도들이다.
도 7a 내지 7g는 본 발명의 다른 실시예에 따른 반도체 장치의 제조방법을 도시한 단면도들이다.
도 8a 내지 8c는 본 발명의 실시예에 따른 웨이퍼 레벨 칩 제조방법의 다른 예를 도시한 단면도들이다.
도 9a 내지 9c는 본 발명의 실시예에 따른 웨이퍼 레벨 칩 제조방법의 또 다른 예를 도시한 단면도들이다.
도 10a는 본 발명의 실시예들에 따른 반도체 장치들을 구비한 메모리 카드를 도시한 블록도이다.
도 10b는 본 발명의 실시예들에 따른 반도체 장치들을 응용한 정보 처리 시스템을 도시한 블록도이다.
이하, 본 발명에 따른 접합신뢰성이 우수한 연결단자를 갖는 반도체 장치 및 그의 제조방법을 첨부한 도면을 참조하여 상세히 설명한다.
본 발명과 종래 기술과 비교한 이점은 첨부된 도면을 참조한 상세한 설명과 특허청구범위를 통하여 명백하게 될 것이다. 특히, 본 발명은 특허청구범위에서 잘 지적되고 명백하게 청구된다. 그러나, 본 발명은 첨부된 도면과 관련해서 다음의 상세한 설명을 참조함으로써 가장 잘 이해될 수 있다. 도면에 있어서 동일한 참조부호는 다양한 도면을 통해서 동일한 구성요소를 나타낸다.
<반도체 패키지 제조방법의 일례>
도 1a 내지 1g는 본 발명의 일 실시예에 따른 반도체 장치의 제조방법을 도시한 단면도들이다. 도 2a는 도 1f의 일부를 확대 도시한 사시도이다. 도 2b는 도 1f의 일부를 확대 도시한 단면도이다.
도 1a를 참조하면, 센터에 범프(110)가 형성된 가령 인쇄회로기판과 같은 하부 패키지 기판(100)을 제공할 수 있다. 범프(110)는 가령 솔더의 증착 및 패터닝에 의해 형성되어 센터패드(101)와 접속할 수 있다. 하부 패키지 기판(100)의 상면(100a)에 솔더(120)를 부착할 수 있다. 솔더(120)는 하부 패키지 기판(100)의 에지에 제공된 에지패드(102)에 접속할 수 있다. 솔더(120)는 범프(110)에 비해 큰 높이와 체적을 갖는 대체로 구(sphere) 형태를 가질 수 있다. 하부 패키지 기판(100)은 그 하면(100b)에 하부패드(104)를 더 가질 수 있다.
본 명세서에서 “솔더”라 함은 가령 주석, 금, 은, 구리와 같은 도전체 혹은 이들의 함금(예: Sn-In, Sn-Au, Sn-Cu, Sn-Bi) 등을 의미하며, “솔더볼”은 구(sphere) 혹은 이와 유사한 형태의 도전체를 의미한다.
도 1b를 참조하면, 솔더(120)를 프레싱하여 납작한 원반(flat disk) 모양을 갖는 솔더디스크(121)로 변형시킬 수 있다. 솔더디스크(121)는 범프(110)에 비해 큰 높이를 가질 수 있다. 일례로, 열을 가하지 않는 상온에서, 혹은 리플로우 온도 혹은 그 보다 낮은 온도에서 솔더(120)를 프레싱하여 솔더디스크(121)로 변형시킬 수 있다.
도 1c를 참조하면, 하부 패키지 기판(100)의 상면(100a) 상에 범프(110)와 접속되는 하부 반도체 칩(130)을 실장할 수 있다. 하부 반도체 칩(130)은 로직 칩, 메모리 칩, 혹은 이의 조합을 포함할 수 있다. 일례에 따르면, 하부 반도체 칩(130)은 로직 칩일 수 있다. 하부 반도체 칩(130)은 플립칩 본딩 방식으로 하부 패키지 기판(100)의 상면(100a) 상에 실장될 수 있다. 일례에 따르면, 솔더디스크(121)의 상면(121s)은 하부 반도체 칩(130)의 상면(130s: 비활성면)과 동일하거나 유사한 레벨에 있을 수 있다. 솔더디스크(121)는 하부 반도체 칩(130)의 외곽을 둘러싸는 형태로 배열될 수 있다.
도 1d를 참조하면, 하부 패키지 기판(100) 상에 몰드 물질을 제공하여 하부 몰드막(140)을 형성할 수 있다. 하부 몰드막(140)의 상면(140s)은 솔더디스크(121)의 상면(121s) 및/또는 하부 반도체 칩(130)의 상면(130s)과 동일하거나 유사한 레벨에 있을 수 있다. 일례로, eMUF(exposed mold underfill) 공정을 이용하여 솔더디스크(121) 및 하부 반도체 칩(130)을 덮지 않는 하부 몰드막(140)을 형성할 수 있다. 하부 몰드막(140)은 하부 패키지 기판(100)과 하부 반도체 칩(130) 사이를 채워 범프(110)를 감쌀 수 있다. 본 실시예에 따르면, 솔더디스크(121)는 몰딩막(140)에 의해 덮여있지 아니하고 그 상면(121s)이 노출되어 있을 수 있다. 그러므로, 솔더디스크(121)를 노출시키기 위한 공정, 가령 몰딩막(140)을 레이저 드릴링하여 솔더디스크(121)의 상면(121s)을 노출시키는 공정을 스킵할 수 있다.
도 1e를 참조하면, 하부 몰드막(140)을 형성한 후 그라인딩 공정을 선택적으로 진행할 수 있다. 예컨대, 그라인더(150)를 이용하여 솔더디스크(121), 하부 반도체 칩(130) 및 하부 몰드막(140)을 그라인딩할 수 있다. 다른 예로, 화학기계적연마(CMP)로써 그라인딩할 수 있다. 상기 선택적 그라인딩에 의해 박형화된 반도체 칩(130a)이 얻어질 수 있고, 이에 따라 후술한 도 1g의 하부 패키지(10)를 박형화할 수 있다.
도 1f를 참조하면, 도 1d의 몰딩 공정 이후에 혹은 도 1e의 그라인딩 공정 이후에 솔더디스크(121)로의 열의 인가로써 솔더볼(122)을 형성하여 하부 패키지(10)를 제조할 수 있다. 하부 패키지(10)는 하부 반도체 칩(130)의 외곽을 둘러싸는 솔더볼(122)을 포함하는 팬-아웃(fan-out) 구조를 가질 수 있다.
일례로, 솔더 부착과 리플로우로써 하부 패키지 기판(100)의 하면(100b)에 하부패드(104)에 접속되는 솔더볼(114)을 형성할 때 솔더디스크(121)를 함께 리플로우할 수 있다. 리플로우에 의해 솔더디스크(121)는 솔더볼(122)로 형성되고, 이와 동시에 하부 패키지 기판(100)의 하면(100b) 상에 외부단자로서의 솔더볼(114)이 형성될 수 있다. 다른 예로, 별개의 리플로우 공정으로 솔더디스크(121)를 솔더볼(122)로 형성한 이후에 하부 패키지 기판(100)의 하면(100b)에 부착되는 솔더볼(114)을 형성할 수 있다.
리플로우에 의해 솔더디스크(121)가 구(sphere) 형태의 솔더볼(122)로 형성되므로써 솔더볼(122)은 하부 몰드막(140)의 위로 돌출될 수 있다. 다시 말해, 솔더볼(122)의 상면(122s)은 하부 몰드막(140)의 상면(140s)에 비해 높은 레벨을 가질 수 있다. 하부 몰드막(140)의 상면(140s)은 하부 반도체 칩(130)의 상면(130s)과 동일하거나 유사한 레벨을 가질 수 있다.
리플로우 공정시 하부 몰드막(140)에는 오프닝(141)이 형성될 수 있다. 오프닝(141)은 도 2a에 도시된 것처럼 평면상 원 형태를 그리고 도 2b에 도시된 것처럼 단면상 사각 형태를 가질 수 있다. 오프닝(141)은 그 내측면(141s)이 솔더볼(122)과 접촉되지 않아 솔더볼(122)과 하부 몰드막(140) 사이에 공간을 제공할 수 있다. 이에 따라 리플로우 공정시 솔더볼(122)에 함유되어 있거나 및/또는 도 1a의 솔더 부착 공정에 소요된 성분들로 주로 구성된 가스 내지 퓸(fume)이 도 2b에 도시된 것처럼 오프닝(141)을 통해 용이하게 빠져나갈 수 있다. 도 2b에서 점선 화살표는 가스의 배출 흐름을 나타낸다. 하부 몰드막(140)은 인접한 솔더볼들(122)이 쇼트되는 것을 방지하는 댐(dam) 역할을 할 수 있다.
본 실시예와 다르게 솔더볼(122)과 하부 몰드막(140)을 이격시키는 오프닝(141)이 형성되지 않는다면, 가스가 원할하게 빠져나가지 못하여 가스압 증가를 유발할 수 있다. 증가된 가스압은 솔더볼(122)과 에지패드(102) 사이에 크랙을 발생시키거나 솔더볼(122)이 에지패드(102)로부터 떨어지게 할 수 있다. 본 실시예에 따르면 오프닝(141)을 통해 원할한 가스 배출이 구현되므로써 솔더볼(122)과 에지패드(102) 간의 접촉 특성이 향상될 수 있고 크랙 발생이 억제될 수 있다.
도 1a의 솔더 프레싱 공정에서 솔더(120)에 기계적 손상이 가해지거나 전단응력(shear stress)에 의해 솔더디스크(121)와 에지패드(102) 간의 접착 특성이 불량해질 수 있다. 본 실시예에 따르면 리플로우 공정에 의해 솔더디스크(121)의 기계적 손상이나 웨팅 불량이 치유될 수 있다.
도 1g를 참조하면, 하부 패키지(10) 상에 상부 패키지(20)를 적층하여 패키지-온-패키지 타입의 반도체 패키지(1)를 제조할 수 있다. 그라인딩 공정을 더 진행한 경우 도 1e의 박형화된 반도체 칩(130a)을 포함하는 반도체 패키지(1)를 제조할 수 있다.
상부 패키지(20)는 상부 패키지 기판(200) 상에 적층되고 상부 몰드막(240)으로 몰딩된 하나 혹은 그 이상의 상부 반도체 칩들(230)을 포함할 수 있다. 상부 반도체 칩들(230)은 로직 칩, 메모리 칩, 혹은 이의 조합을 포함할 수 있다. 일례로, 상부 반도체 칩들(230)은 메모리 칩일 수 있다.
본딩와이어(220)에 의해 상부 반도체 칩들(230) 상호간 및/또는 상부 패키지 기판(200)과 전기적으로 연결될 수 있다. 상부 반도체 칩들(230) 중 하부 칩(231)은 절연성 접착막(210)의 개재하에 상부 패키지 기판(200) 상에 실장되고, 상부 칩(232)은 절연성 절착막(210)의 개재하에 하부 칩(231) 상에 적층될 수 있다. 상부 패키지 기판(200)은 솔더볼(122)이 접속되는 하부패드(202)와 본딩와이어(220)가 접속되는 상부패드(204)를 포함하는 인쇄회로기판일 수 있다.
일례로, 하부패드(202)는 상부 패키지 기판(200)의 하면 에지에 제공될 수 있다. 따라서, 솔더볼(122)은 하부 패키지 기판(100)의 에지 및 상부 패키지 기판(200)의 에지 사이에 배치되어 있을 수 있다.
<하부 패키지 제조방법의 다른 예>
도 3a 내지 3c는 본 발명의 일 실시예에 따른 반도체 장치의 제조방법에 있어서 하부 패키지의 제조방법의 다른 예를 도시한 단면도들이다.
도 3a를 참조하면, 솔더 프레싱으로 하부 패키지 기판(100) 상에 솔더디스크(121)를 형성하고 하부 반도체 칩(130)을 실장할 수 있다. 그런다음, 하부 반도체 칩(130)과 솔더디스크(121)를 덮는 하부 몰드막(140)을 형성할 수 있다. 솔더디스크(121)의 상면(121s)은 하부 반도체 칩(130)의 상면(130s)과 동일하거나 유사한 레벨에 있을 수 있다.
도 3b를 참조하면, 그라인더(150)로써 하부 몰드막(140)을 그라인딩할 수 있다. 그라인딩에 의해 솔더디스크(121)의 상면(121s)과 하부 반도체 칩(130)의 상면(130s)을 노출시킬 수 있다. 일례에 따르면, 하부 몰드막(140) 이외에 솔더디스크(121)와 하부 반도체 칩(130)을 함께 그라인딩하므로써 솔더디스크(121)의 상면(121s)을 노출시키는 것과 동시에 하부 반도체 칩(130)을 박형화할 수 있다.
도 3c를 참조하면, 하부 패키지 기판(100)의 하면(100b)에 하부패드(104)에 접속되는 솔더볼(114)을 형성할 수 있다. 솔더볼(114)의 형성에 필요한 리플로우 공정을 이용하여 솔더디스크(121)를 함께 리플로우할 수 있다. 이에 따라, 노출된 하부 반도체 칩(130)을 갖는 하부 패키지(10)를 제조할 수 있다.
<하부 패키지 제조방법의 다른 예>
도 4a 내지 4c는 본 발명의 일 실시예에 따른 반도체 장치의 제조방법에 있어서 하부 패키지의 제조방법의 다른 예를 도시한 단면도들이다.
도 4a를 참조하면, 솔더 프레싱으로 하부 패키지 기판(100) 상에 솔더디스크(121)를 형성하고 하부 반도체 칩(130)을 실장할 수 있다. 그런다음, 하부 반도체 칩(130)과 솔더디스크(121)를 덮는 하부 몰드막(140)을 형성할 수 있다. 솔더디스크(121)의 상면(121s)은 하부 반도체 칩(130)의 상면(130s)에 비해 낮은 레벨에 있을 수 있다.
도 4b를 참조하면, 그라인더(150)로써 하부 몰드막(140)을 그라인딩하여 솔더디스크(121)를 노출시킬 수 있다. 하부 반도체 칩(130)의 상면(130s)이 솔더디스크(121)의 상면(121s)보다 높은 레벨이므로 하부 반도체 칩(130)이 하부 몰드막(140)과 함께 그라인딩될 수 있다. 상기 그라인딩에 의해 솔더디스크(121)의 상면(121s)을 노출시키는 것과 동시에 박형화된 반도체 칩(130a)을 얻을 수 있다.
도 4c를 참조하면, 하부 패키지 기판(100)의 하면(100b)에 하부패드(104)에 접속되는 솔더볼(114)을 형성할 수 있다. 솔더볼(114)의 형성에 필요한 리플로우 공정을 이용하여 솔더디스크(121)를 함께 리플로우하여 노출된 박형 반도체 칩(130a)을 갖는 하부 패키지(10)를 제조할 수 있다.
<하부 패키지 제조방법의 또 다른 예>
도 5a 내지 5c는 본 발명의 일 실시예에 따른 반도체 장치의 제조방법에 있어서 하부 패키지의 제조방법의 또 다른 예를 도시한 단면도들이다.
도 5a를 참조하면, 솔더 프레싱으로 하부 패키지 기판(100) 상에 솔더디스크(121)를 형성하고 하부 반도체 칩(130)을 실장할 수 있다. 그런다음, 하부 반도체 칩(130)과 솔더디스크(121)를 덮는 하부 몰드막(140)을 형성할 수 있다. 솔더디스크(121)의 상면(121s)은 하부 반도체 칩(130)의 상면(130s)에 비해 높은 레벨에 있을 수 있다.
도 5b를 참조하면, 그라인더(150)로써 하부 몰드막(140)을 그라인딩하여 하부 반도체 칩(130)을 노출시킬 수 있다. 솔더디스크(121)의 상면(121s)이 하부 반도체 칩(130)의 상면(130s)이 보다 높은 레벨이므로 솔더디스크(121)가 하부 몰드막(140)과 함께 그라인딩될 수 있다.
도 5c를 참조하면, 하부 패키지 기판(100)의 하면(100b)에 부착되는 솔더볼(114)의 형성에 필요한 리플로우 공정을 이용하여 솔더디스크(121)를 함께 리플로우할 수 있다. 이에 따라, 노출된 하부 반도체 칩(130)을 갖는 하부 패키지(10)를 제조할 수 있다.
<하부 패키지 제조방법의 또 다른 예>
도 6a 내지 6c는 본 발명의 일 실시예에 따른 반도체 장치의 제조방법에 있어서 하부 패키지의 제조방법의 또 다른 예를 도시한 단면도들이다.
도 6a를 참조하면, 솔더 프레싱으로 하부 패키지 기판(100) 상에 솔더디스크(121)를 형성하고 하부 반도체 칩(130)을 실장할 수 있다. 그런다음, 하부 반도체 칩(130)과 솔더디스크(121)를 덮는 하부 몰드막(140)을 형성할 수 있다. 솔더디스크(121)의 상면(121s)은 하부 반도체 칩(130)의 상면(130s)에 비해 높은 레벨에 있을 수 있다.
도 6b를 참조하면, 그라인더(150)로써 하부 몰드막(140)을 그라인딩하여 하부 반도체 칩(130)이 노출되지 아니한 상태에서 솔더디스크(121)를 선택적으로 노출시킬 수 있다. 이에 따라, 솔더디스크(121)의 상면(121s)은 하부 몰드막(140)의 그라인딩된 상면(140s)과 공면(coplanar)을 이룰 수 있다.
도 6c를 참조하면, 하부 패키지 기판(100)의 하면(100b)에 부착되는 솔더볼(114)의 형성에 필요한 리플로우 공정을 이용하여 솔더디스크(121)를 함께 리플로우할 수 있다. 이에 따라, 하부 몰드막(140)으로 덮여있는 하부 반도체 칩(130)을 갖는 하부 패키지(10)를 제조할 수 있다.
<반도체 패키지 제조방법의 다른 예>
도 7a 내지 7g는 본 발명의 다른 실시예에 따른 반도체 장치의 제조방법을 도시한 단면도들이다.
도 7a를 참조하면, 웨이퍼(301) 상에 솔더볼(320)을 부착할 수 있다. 웨이퍼(301)는 가령 실리콘 웨이퍼일 수 있다. 웨이퍼(301)에는 솔더볼(320)이 접속되는 패드(310)와, 패드(310)와 전기적으로 연결된 집적회로(302)를 포함할 수 있다. 집적회로(302)는 메모리 회로, 로직 회로, 혹은 이들의 조합을 포함할 수 있다.
도 7b를 참조하면, 솔더볼(320)을 프레싱하여 납작한 원반 모양의 솔더디스크(321)로 변형시킬 수 있다. 일례로, 열을 가하지 않는 상온에서, 혹은 리플로우 온도 혹은 그 보다 낮은 온도에서 솔더볼(320)을 프레싱하여 솔더디스크(321)로 변형시킬 수 있다.
도 7c를 참조하면, 웨이퍼(301) 상에 몰드막(340)을 형성할 수 있다. 몰드막(340)의 상면(340s)은 솔더디스크(321)의 상면(321s)에 비해 낮은 레벨일 수 있다.
도 7d를 참조하면, 솔더디스크(321)의 리플로우로써 솔더볼(322)을 형성하여 웨이퍼 레벨 칩(300)을 제조할 수 있다. 본 실시예에 따르면, 몰드막(340)의 상면(340s)은 가령 솔더볼(322)의 중간 높이 혹은 그 보다 낮은 레벨을 가질 수 있다. 리플로우 공정시 몰드막(340)에는 오프닝(341)이 형성될 수 있다. 오프닝(341)은 도 2a에 도시된 바와 동일 또는 유사하게 평면상 원 형태를 그리고 도 2b에 도시된 바와 동일 또는 유사하게 단면상 사각 형태를 가질 수 있다.
오프닝(341)은 그 내측면(341s)이 솔더볼(322)과 이격될 수 있어, 솔더볼(322)과 몰드막(340)을 이격시키는 공간이 제공될 수 있다. 따라서, 솔더볼(320)의 부착 공정이나 솔더디스크(321)의 리플로우 공정시 솔더에 함유된 가스 내지 퓸이 오프닝(341)을 통해 용이하게 빠져 나갈 수 있다. 상기 가스의 용이한 배출로 인해 가스압 증가 현상이 나타나지 않게 되므로써, 솔더볼(322)과 패드(310) 간의 분리가 억제될 수 있다. 게다가, 리플로우 공정에 의해 솔더볼(322)과 패드(310)간의 웨팅성이 더 양호해질 수 있다.
웨이퍼 레벨 칩(300)을 쏘잉하여 복수개의 반도체 칩들(도 7e의 330)로 분리할 수 있다. 반도체 칩(330)은 아래에서 후술한 바와 같이 패키징될 수 있다.
도 7e를 참조하면, 웨이퍼 레벨 칩(300)의 쏘잉에 의해 분리된 반도체 칩(330)을 플립칩 본딩 방식으로 하부 패키지 기판(100)에 실장할 수 있다. 일례로, 반도체 칩(330)의 솔더볼(322)을 하부 패키지 기판(100)의 상면(101)에 제공된 센터패드(101)에 접속시켜 반도체 칩(330)을 하부 패키지 기판(100) 상에 실장할 수 있다. 하부 패키지 기판(100)은 도 1a 및 1b를 참조하여 전술한 바와 동일 또는 유사하게 솔더볼의 프레싱에 의해 변형된 솔더디스크(121)를 포함할 수 있다.
일례에 따르면, 반도체 칩(330)을 하부 패키지 기판(100)에 실장하는 경우 솔더볼(322)과 센터패드(101) 간의 양호한 접촉 특성을 위해 열을 더 인가할 수 있다. 상기 열의 부가적 인가에 의해 솔더볼(322)이 리플로우될 수 있고, 가스 내지 퓸이 오프닝(341)을 통해 배출되므로써 솔더볼(322)이 센터패드(101)로부터 떨어지거나 크랙이 발생하는 현상이 억제될 수 있다.
다른 예로, 솔더디스크(321)가 형성된 웨이퍼(301)를 하부 패키지 기판(100)에 실장한 후 리플로우 공정을 진행하여 솔더볼(322)을 형성할 수 있다. 예컨대 도 7c에서와 같이 몰드막(340)을 형성한 이후에, 도 7d의 리플로우 공정을 진행하지 아니하고, 웨이퍼(301)를 쏘잉하여 솔더디스크(321)을 갖는 반도체 칩(330)으로 분리할 수 있다. 그런다음, 반도체 칩(330)을 하부 패키지 기판(100)에 실장한 후 솔더디스크(321)가 센터패드(101)에 접촉된 상태에서 리플로우 공정을 진행하여 솔더볼(322)을 형성할 수 있다.
도 7f를 참조하면, 하부 패키지 기판(100) 상에 솔더디스크(121)와 반도체 칩(330)을 덮지 않는 하부 몰드막(140)을 가령 eMUF 공정으로 형성할 수 있다. 이에 따라 하부 몰드막(140)의 상면(140s)은 솔더디스크(121)의 상면(121s) 및/또는 반도체 칩(330)의 상면(330s: 비활성면)과 동일하거나 유사한 레벨에 있을 수 있다.
하부 몰드막(140)은 하부 반도체 칩(330)과 하부 패키지 기판(100) 사이를 채우므로 몰드막(340)의 오프닝(도 7e의 341)을 매립할 수 있다. 게다가, 하부 몰드막(140)은 솔더디스크(121)를 덮지 아니하므로 솔더디스크(121)를 노출시키기 위해 몰딩막(140)을 레이저 드릴링하거나 그라인딩하는 공정을 진행할 필요가 없을 수 있다. 선택적으로 도 1e에 도시된 바와 동일 또는 유사하게 그라인딩 공정을 더 진행하여 반도체 칩(330)을 박형화할 수 있다.
도 7g를 참조하면, 솔더디스크(121)를 리플로우시켜 솔더볼(122)로 형성하여 하부 패키지(11)를 제조할 수 있다. 일례로, 하부 패키지 기판(100)의 하면에 부착되는 솔더볼(114)의 형성에 필요한 리플로우 공정을 이용하여 솔더디스크(121)를 함께 리플로우하여 솔더볼(122)로 형성할 수 있다. 하부 패키지(11) 상에 상부 패키지(20)를 적층하여 패키지-온-패키지 타입의 반도체 패키지(2)를 제조할 수 있다. 상부 패키지(20)는 상부 몰드막(240)으로 몰딩되고 상부 패키지 기판(200)에 와이어 본딩된 하나 혹은 그 이상의 상부 반도체 칩들(230)을 포함할 수 있다.
<웨이퍼 레벨 칩 제조방법의 다른 예>
도 8a 내지 8c는 본 발명의 실시예에 따른 웨이퍼 레벨 칩 제조방법의 다른 예를 도시한 단면도들이다.
도 8a를 참조하면, 패키지 기판(301) 상에 솔더디스크(321)를 덮는 몰드막(340)을 형성할 수 있다. 도 7a 및 7b를 참조하여 전술한 바와 동일 또는 유사하게 패키지 기판(301) 상에 솔더볼(320)을 부착한 후 프레싱하여 솔더디스크(321)로 변형시킬 수 있다.
도 8b를 참조하면, 몰드막(340)을 그라인딩하여 솔더디스크(321)를 노출시킬 수 있다. 이에 따라 그라인딩된 몰드막(340)의 상면(340s)과 솔더디스크(321)의 상면(321s)은 공면을 이룰 수 있다.
도 8c를 참조하면, 솔더디스크(321)를 리플로우시켜 솔더볼(322)로 형성하므로써 웨이퍼 레벨 칩(300)을 제조할 수 있다. 본 실시예에 따르면, 몰드막(340)의 상면(340s)은 솔더볼(322)의 상면(322s)보다 낮고 그리고 솔더볼(322)의 중간 높이 혹은 그 보다 높은 레벨을 가질 수 있다.
<웨이퍼 레벨 칩 제조방법의 또 다른 예>
도 9a 내지 9c는 본 발명의 실시예에 따른 웨이퍼 레벨 칩 제조방법의 또 다른 예를 도시한 단면도들이다.
도 9a를 참조하면, 패키지 기판(301) 상에 솔더볼(320)과 몰드막(340)을 형성한 후 몰드 금형(500)에 로딩하여 솔더볼(320)과 몰드막(340)을 프레싱할 수 있다. 예컨대, 하부 금형(510) 상에 패키지 기판(301)을 장착하고 상부 금형(520)으로 프레싱할 수 있다. 몰드막(340)은 인접한 솔더볼들(320)을 채우거나 혹은 솔더볼(320)을 덮을 수 있다. 다른 예로, 솔더볼(320)이 형성된 패키지 기판(301)을 몰드 금형(500)에 로딩하여 상부 금형(520)으로 솔더볼(320)을 프레싱할 수 있다. 상기 솔더볼(320)의 프레싱과 동시에 몰드 물질을 몰드 금형(500) 내로 제공하여 몰드막(340)을 형성할 수 있다.
도 9b를 참조하면, 상기 프레싱에 의해 패키지 기판(301) 상에는 인접한 솔더디스크들(321) 사이를 매립하는 몰드막(340)이 형성될 수 있다. 몰드막(340)의 상면(340s)은 솔더디스크(321)의 상면(321s)과 공면을 이룰 수 있다.
도 9c를 참조하면, 솔더디스크(321)를 리플로우시켜 솔더볼(322)로 형성하여 웨이퍼 레벨 칩(300)을 제조할 수 있다. 몰드막(340)의 상면(340s)은 솔더볼(322)의 상면(322s)보다 낮고 그리고 솔더볼(322)의 중간 높이 혹은 그 보다 높은 레벨을 가질 수 있다.
<응용예>
도 10a는 본 발명의 실시예들에 따른 반도체 장치들을 구비한 메모리 카드를 도시한 블록도이다. 도 10b는 본 발명의 실시예들에 따른 반도체 장치들을 응용한 정보 처리 시스템을 도시한 블록도이다.
도 10a를 참조하면, 상술한 본 발명의 실시예들에 따른 반도체 패키지들(1,2) 중 적어도 하나를 포함하는 메모리(1210)는 메모리 카드(1200)에 응용될 수 있다. 일례로, 메모리 카드(1200)는 호스트(1230)와 메모리(1210) 간의 데이터 교환을 제어하는 메모리 컨트롤러(1220)를 포함할 수 있다. 에스램(1221)은 중앙처리장치(1222)의 동작 메모리로서 사용될 수 있다. 호스트 인터페이스(1223)는 메모리 카드(1200)와 접속되는 호스트(1230)의 데이터 교환 프로토콜을 구비할 수 있다. 오류 수정 코드(1224)는 메모리(1210)로부터 독출된 데이터에 포함되는 오류를 검출하고 정정할 수 있다. 메모리 인터페이스(1225)는 메모리(1210)와 인터페이싱할 수 있다. 중앙처리장치(1222)는 메모리 컨트롤러(1220)의 데이터 교환을 위한 제어 동작을 수행할 수 있다.
도 10b를 참조하면, 정보 처리 시스템(1300)은 본 발명의 실시예들에 따른 반도체 패키지들(1,2) 중 적어도 하나를 구비한 메모리 시스템(1310)을 포함할 수 있다. 정보 처리 시스템(1300)은 모바일 기기나 컴퓨터 등을 포함할 수 있다. 일례로, 정보 처리 시스템(1300)은 메모리 시스템(1310)과 각각 시스템 버스(1360)에 전기적으로 연결된 모뎀(1320), 중앙처리장치(1330), 램(1340), 유저인터페이스(1350)를 포함할 수 있다. 메모리 시스템(1310)은 메모리(1311)와 메모리 컨트롤러(1312)를 포함하며, 도 10a의 메모리 카드(1200)와 실질적으로 동일하게 구성될 수 있다. 이러한 메모리 시스템(1310)에는 중앙처리장치(1330)에 의해서 처리된 데이터 또는 외부에서 입력된 데이터가 저장될 수 있다.
정보 처리 시스템(1300)은 메모리 카드, 반도체 디스크 장치(Solid State Disk), 카메라 이미지 프로세서(Camera Image Sensor) 및 그 밖의 응용 칩셋(Application Chipset)으로 제공될 수 있다. 일례로, 메모리 시스템(1310)은 반도체 디스크 장치(SSD)로 구성될 수 있으며, 이 경우 정보 처리 시스템(1300)은 대용량의 데이터를 메모리 시스템(1310)에 안정적으로 그리고 신뢰성있게 저장할 수 있다.
이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니며, 본 발명의 요지를 벗어나지 않는 범위 내에서 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 할 것이다.

Claims (20)

  1. 하부 패키지 기판 상에 실장된 하부 반도체 칩을 포함하는 하부 패키지;
    상부 패키지 기판 상에 실장된 상부 반도체 칩을 포함하는 상부 패키지; 및
    상기 하부 패키지를 상기 상부 패키지에 전기적으로 연결하는 연결단자를 포함하고,
    상기 하부 패키지는 상기 연결단자가 배치되는 공간을 제공하는 오프닝을 갖는 하부 몰드막을 더 포함하고,
    상기 오프닝의 내측면은 상기 연결단자와 접촉되지 않는 반도체 장치.
  2. 제1항에 있어서,
    상기 오프닝은 단면상 사각 형태를 평면상 원 형태를 갖는 반도체 장치.
  3. 제1항에 있어서,
    상기 하부 몰드막은 상기 하부 반도체 칩의 측면을 둘러싸며, 상기 하부 몰드막의 상면은 상기 하부 반도체 칩의 상면과 공면을 이루는 반도체 장치.
  4. 제1항에 있어서,
    상기 하부 몰드막은 상기 하부 반도체 칩을 덮는 반도체 장치.
  5. 제1항에 있어서,
    상기 연결단자는 상기 하부 몰드막의 상면 위로 돌출된 반도체 장치.
  6. 제1항에 있어서,
    상기 하부 반도체 칩은 상기 하부 패키지 기판의 센터에 배치되고, 그리고
    상기 연결단자는 상기 하부 패키지 기판의 에지에 배치되어 상기 반도체 칩의 외곽을 둘러싸는 반도체 장치.
  7. 제1항에 있어서,
    상기 연결단자는 상기 하부 패키지 기판의 에지와 상기 상부 패키지 기판의 에지 사이에 배치되는 반도체 장치.
  8. 제1항에 있어서,
    상기 하부 반도체 칩과 상기 하부 패키지 기판 사이에 배치되어 상기 하부 반도체 칩을 상기 하부 패키지 기판에 전기적으로 연결하는 내부단자를 더 포함하고,
    상기 하부 몰드막은 상기 하부 반도체 칩과 상기 하부 패키지 기판 사이를 채워 상기 내부단자를 감싸는 반도체 장치.
  9. 제8항에 있어서,
    상기 하부 반도체 칩 상에 제공되어 상기 내부단자가 배치되는 공간을 제공하는 제2 오프닝을 갖는 제2 몰드막을 더 포함하고,
    상기 제2 오프닝의 내측면은 상기 내부단자와 접촉되지 않는 반도체 장치.
  10. 패드들을 갖는 기판;
    상기 기판을 덮으며 상기 패드들을 노출시키는 오프닝들을 갖는 몰딩막; 및
    상기 오프닝들 내에 배치되고 상기 패드들과 전기적으로 연결되는 연결단자들을 포함하고,
    상기 연결단자는 상기 몰딩막과 접촉되지 않아 상기 오프닝의 내측면과 상기 연결단자 사이에 공간이 제공된 반도체 장치.
  11. 제10항에 있어서,
    상기 몰딩막의 상면은 상기 연결단자의 상면에 비해 낮아, 상기 연결단자는 상기 몰딩막의 상면 위로 돌출된 반도체 장치.
  12. 제11항에 있어서,
    상기 몰딩막의 상면은 상기 연결단자의 중간 높이에 비해 낮은 반도체 장치.
  13. 제10항에 있어서,
    상기 기판은 상기 패드와 전기적으로 연결된 집적회로가 제공된 반도체 웨이퍼를 포함하는 반도체 장치.
  14. 기판의 상면에 솔더를 부착하고;
    상기 솔더를 프레싱하여 솔더디스크로 형성하고;
    상기 기판의 상면 상에 상기 솔더디스크의 상면을 노출시키는 몰드막을 형성하고; 그리고
    상기 솔더디스크로 열을 제공하여 솔더볼을 형성하는 것을;
    포함하는 반도체 장치의 제조방법.
  15. 제14항에 있어서,
    상기 솔더볼을 형성하는 것은 상기 몰드막에 상기 솔더볼이 형성되는 공간을 제공하는 오프닝을 형성하는 것을 포함하고,
    상기 솔더볼은 상기 오프닝의 내측면과 접촉되지 않는 반도체 장치의 제조방법.
  16. 제14항에 있어서,
    상기 솔더볼을 형성하는 것은 상기 기판의 하면에 제2 솔더의 부착과 리플로우로써 제2 솔더볼을 형성하는 것을 포함하고,
    상기 제2 솔더볼의 형성을 위한 리플로우로써 상기 솔더디스크에 열을 제공하여 상기 솔더디스크를 리플로우시키는 반도체 장치의 제조방법.
  17. 제14항에 있어서,
    상기 기판의 상면에 반도체 칩을 실장하는 것을 더 포함하고,
    상기 반도체 칩은 상기 기판의 상면 센터에 배치되고, 상기 솔더디스크는 상기 기판의 상면 에지에 배치되는 반도체 장치의 제조방법.
  18. 제17항에 있어서,
    상기 반도체 칩을 그라인딩하는 것을 더 포함하는 반도체 장치의 제조방법.
  19. 제14항에 있어서,
    상기 기판의 상면에 상기 솔더디스크의 상면과 동일한 레벨의 상면을 갖는 반도체 칩을 실장하는 것을 더 포함하고,
    상기 몰드막을 형성하는 것은:
    상기 반도체 칩과 상기 솔더디스크 사이를 몰드 물질막으로 채워 상기 반도체 칩과 상기 솔더디스크의 상면들을 노출시키는 것을 포함하는 반도체 장치의 제조방법.
  20. 제14항에 있어서,
    상기 기판의 상면에 반도체 칩을 실장하는 것을 더 포함하고,
    상기 몰드막을 형성하는 것은:
    상기 기판의 상면에 상기 솔더디스크 및 상기 반도체 칩을 덮는 몰드 물질막을 형성하고; 그리고
    상기 몰드 물질막을 그라인딩하여 상기 솔더디스크의 상면을 노출시키는 것을;
    포함하는 반도체 장치의 제조방법.
KR1020130063297A 2013-06-03 2013-06-03 연결단자를 갖는 반도체 장치 및 그의 제조방법 KR102067155B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130063297A KR102067155B1 (ko) 2013-06-03 2013-06-03 연결단자를 갖는 반도체 장치 및 그의 제조방법
US14/259,275 US9041200B2 (en) 2013-06-03 2014-04-23 Semiconductor devices having solder terminals spaced apart from mold layers and related methods

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130063297A KR102067155B1 (ko) 2013-06-03 2013-06-03 연결단자를 갖는 반도체 장치 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20140141927A true KR20140141927A (ko) 2014-12-11
KR102067155B1 KR102067155B1 (ko) 2020-01-16

Family

ID=51984221

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130063297A KR102067155B1 (ko) 2013-06-03 2013-06-03 연결단자를 갖는 반도체 장치 및 그의 제조방법

Country Status (2)

Country Link
US (1) US9041200B2 (ko)
KR (1) KR102067155B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018004930A1 (en) * 2016-06-30 2018-01-04 Intel Corporation Integrated circuit package assemblies including a chip recess
KR20190138839A (ko) * 2017-06-20 2019-12-16 가부시키가이샤 무라타 세이사쿠쇼 모듈 및 그 제조 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9613933B2 (en) 2014-03-05 2017-04-04 Intel Corporation Package structure to enhance yield of TMI interconnections
KR102154830B1 (ko) * 2014-08-05 2020-09-11 삼성전자주식회사 반도체 패키지 및 그 제조 방법
FR3030111B1 (fr) * 2014-12-12 2017-12-22 Commissariat Energie Atomique Procede de realisation d'une connexion electrique dans un via borgne et connexion electrique obtenue
US10231338B2 (en) 2015-06-24 2019-03-12 Intel Corporation Methods of forming trenches in packages structures and structures formed thereby
US10522505B2 (en) 2017-04-06 2019-12-31 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method for manufacturing the same
US20200043821A1 (en) * 2018-07-31 2020-02-06 Avago Technologies International Sales Pte. Limited Electronic assembly and a method of forming thereof
US20200312733A1 (en) * 2019-03-29 2020-10-01 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
US11705383B2 (en) * 2019-08-26 2023-07-18 Intel Corporation Through mold interconnect drill feature

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100113676A (ko) * 2009-04-14 2010-10-22 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
KR20100129577A (ko) * 2009-06-01 2010-12-09 삼성전자주식회사 반도체 소자 패키지의 형성방법
KR20120010616A (ko) * 2010-07-21 2012-02-06 삼성전자주식회사 적층 패키지, 반도체 패키지 및 적층 패키지의 제조 방법

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06268101A (ja) * 1993-03-17 1994-09-22 Hitachi Ltd 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板
KR100447035B1 (ko) * 1996-11-21 2004-09-07 가부시키가이샤 히타치세이사쿠쇼 반도체 장치의 제조방법
US6573610B1 (en) * 2000-06-02 2003-06-03 Siliconware Precision Industries Co., Ltd. Substrate of semiconductor package for flip chip package
US6762503B2 (en) * 2002-08-29 2004-07-13 Micron Technology, Inc. Innovative solder ball pad structure to ease design rule, methods of fabricating same and substrates, electronic device assemblies and systems employing same
KR100617071B1 (ko) 2002-12-23 2006-08-30 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지 및 그 제조방법
KR100493063B1 (ko) 2003-07-18 2005-06-02 삼성전자주식회사 스택 반도체 칩 비지에이 패키지 및 그 제조방법
KR100585104B1 (ko) 2003-10-24 2006-05-30 삼성전자주식회사 초박형 플립칩 패키지의 제조방법
JP2006339491A (ja) 2005-06-03 2006-12-14 Canon Inc 半導体パッケージと回路基板のリフローハンダ付け方法および半導体装置
JP4551321B2 (ja) * 2005-07-21 2010-09-29 新光電気工業株式会社 電子部品実装構造及びその製造方法
KR20070051165A (ko) 2005-11-14 2007-05-17 삼성전자주식회사 프리 솔더 범프를 갖는 반도체 패키지와, 그를 이용한 적층패키지 및 그의 제조 방법
JP2007287906A (ja) 2006-04-17 2007-11-01 Elpida Memory Inc 電極と電極の製造方法、及びこの電極を備えた半導体装置
JP5044189B2 (ja) * 2006-10-24 2012-10-10 リンテック株式会社 複合型半導体装置の製造方法、及び複合型半導体装置
JP5215587B2 (ja) 2007-04-27 2013-06-19 ラピスセミコンダクタ株式会社 半導体装置
JP5215605B2 (ja) 2007-07-17 2013-06-19 ラピスセミコンダクタ株式会社 半導体装置の製造方法
KR101329355B1 (ko) * 2007-08-31 2013-11-20 삼성전자주식회사 적층형 반도체 패키지, 그 형성방법 및 이를 구비하는전자장치
US20090127686A1 (en) 2007-11-21 2009-05-21 Advanced Chip Engineering Technology Inc. Stacking die package structure for semiconductor devices and method of the same
KR100914172B1 (ko) 2008-02-18 2009-08-28 앰코 테크놀로지 코리아 주식회사 코인볼을 이용한 반도체 패키지
US8389328B2 (en) 2008-11-06 2013-03-05 Sumitomo Bakelite Co., Ltd. Method of manufacturing electronic device and electronic device
KR101088295B1 (ko) 2008-12-24 2011-11-30 에스티에스반도체통신 주식회사 반도체 패키지의 솔더볼 형성 방법
JP2011071436A (ja) 2009-09-28 2011-04-07 Fuji Electric Systems Co Ltd 半導体装置の製造方法および半導体装置
KR101037744B1 (ko) 2009-11-02 2011-05-27 한국과학기술원 전도성 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품 및 그 제조방법
US8299595B2 (en) 2010-03-18 2012-10-30 Stats Chippac Ltd. Integrated circuit package system with package stacking and method of manufacture thereof
KR101709959B1 (ko) 2010-11-17 2017-02-27 삼성전자주식회사 범프 구조물, 이를 갖는 반도체 패키지 및 반도체 패키지의 제조 방법
KR101740483B1 (ko) 2011-05-02 2017-06-08 삼성전자 주식회사 고정 부재 및 할로겐-프리 패키지간 연결부를 포함하는 적층 패키지
KR20130050134A (ko) 2011-11-07 2013-05-15 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR20130082298A (ko) * 2012-01-11 2013-07-19 삼성전자주식회사 패키지 온 패키지 장치의 제조 방법 및 이에 의해 제조된 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100113676A (ko) * 2009-04-14 2010-10-22 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
KR20100129577A (ko) * 2009-06-01 2010-12-09 삼성전자주식회사 반도체 소자 패키지의 형성방법
KR20120010616A (ko) * 2010-07-21 2012-02-06 삼성전자주식회사 적층 패키지, 반도체 패키지 및 적층 패키지의 제조 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018004930A1 (en) * 2016-06-30 2018-01-04 Intel Corporation Integrated circuit package assemblies including a chip recess
US10186499B2 (en) 2016-06-30 2019-01-22 Intel IP Corporation Integrated circuit package assemblies including a chip recess
US10714455B2 (en) 2016-06-30 2020-07-14 Intel IP Corporation Integrated circuit package assemblies including a chip recess
KR20190138839A (ko) * 2017-06-20 2019-12-16 가부시키가이샤 무라타 세이사쿠쇼 모듈 및 그 제조 방법
KR20210150598A (ko) * 2017-06-20 2021-12-10 가부시키가이샤 무라타 세이사쿠쇼 모듈 및 그 제조 방법

Also Published As

Publication number Publication date
US20140353821A1 (en) 2014-12-04
US9041200B2 (en) 2015-05-26
KR102067155B1 (ko) 2020-01-16

Similar Documents

Publication Publication Date Title
KR102067155B1 (ko) 연결단자를 갖는 반도체 장치 및 그의 제조방법
TWI610405B (zh) 在嵌入晶圓級球狀柵格陣列（ｅ－ｗｌｂ）及嵌入平板位準球狀柵格陣列（ｅ－ｐｌｂ）中嵌入晶圓級晶片刻劃封裝（ｗｌｃｓｐ）組件的方法
JP5936968B2 (ja) 半導体装置とその製造方法
US6555917B1 (en) Semiconductor package having stacked semiconductor chips and method of making the same
KR101801137B1 (ko) 반도체 장치 및 그 제조 방법
JP2005045251A (ja) スタック半導体チップｂｇａパッケージ及びその製造方法
JP2003115560A (ja) 半導体装置、積層半導体装置、半導体装置の製造方法及び積層半導体装置の製造方法
US20160079222A1 (en) Semiconductor device having terminals formed on a chip package including a plurality of semiconductor chips and manufacturing method thereof
KR20090039411A (ko) 솔더 볼과 칩 패드가 접합된 구조를 갖는 반도체 패키지,모듈, 시스템 및 그 제조방법
KR102084540B1 (ko) 반도체 패키지 및 그 제조방법
JP2008166438A (ja) 半導体装置およびその製造方法
TW200531188A (en) Land grid array packaged device and method of forming same
KR20210013429A (ko) 반도체 패키지 및 그의 제조 방법
US20210257336A1 (en) Semiconductor device and method for manufacturing the same
JP2015008210A (ja) 半導体装置の製造方法
KR20130022821A (ko) 스택 패키지 및 그의 제조 방법
JP3872648B2 (ja) 半導体装置およびその製造方法並びに電子装置
US20050110166A1 (en) Semiconductor device, electronic device, electronic apparatus, method of manufacturing semiconductor device, and method of manufacturing electronic device
KR20120058118A (ko) 적층 패키지의 제조 방법, 및 이에 의하여 제조된 적층 패키지의 실장 방법
JP2012009713A (ja) 半導体パッケージおよび半導体パッケージの製造方法
KR20190136459A (ko) 반도체 다이들을 스택하는 방법 및 반도체 패키지
JP6486855B2 (ja) 半導体装置および半導体装置の製造方法
EP2498284A2 (en) Method of fabricating a semiconductor package
KR20130137992A (ko) 양면 접착성 테이프, 반도체 패키지 및 그 제조 방법
KR101607989B1 (ko) 패키지 온 패키지 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)