KR20140107913A - 반도체 장치, 프로세서, 시스템 및 반도체 장치의 동작 방법 - Google Patents
반도체 장치, 프로세서, 시스템 및 반도체 장치의 동작 방법 Download PDFInfo
- Publication number
- KR20140107913A KR20140107913A KR1020130022111A KR20130022111A KR20140107913A KR 20140107913 A KR20140107913 A KR 20140107913A KR 1020130022111 A KR1020130022111 A KR 1020130022111A KR 20130022111 A KR20130022111 A KR 20130022111A KR 20140107913 A KR20140107913 A KR 20140107913A
- Authority
- KR
- South Korea
- Prior art keywords
- resistive element
- variable resistive
- amplitude
- state
- switching frequency
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
- G11C2013/0047—Read destroying or disturbing the data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
- G11C2013/0052—Read process characterized by the shape, e.g. form, length, amplitude of the read pulse
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50008—Marginal testing, e.g. race, voltage or current testing of impedance
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
반도체 장치는, 양단에 흐르는 전류에 응답하여 저항값이 변경되는 가변 저항 소자; 상기 가변 저항 소자의 저항값을 변경하기 위해 상기 가변 저항 소자의 양단에 인가해야 하는 전압의 진폭을 최소로 만드는 스위칭 주파수에 대응하는 스위칭 주파수 정보 및 상기 최소 진폭에 대응하는 스위칭 진폭 정보를 저장하는 정보 저장부; 및 상기 스위칭 주파수 정보 및 상기 스위칭 진폭 정보에 응답하여 상기 스위칭 주파수 및 상기 최소 진폭을 갖는 구동전압을 생성하여 상기 가변 저항 소자의 양단에 인가하는 구동부를 포함한다.
Description
본 발명은 데이터를 라이트할 때 사용되는 전류를 줄인 반도체 장치, 프로세서, 시스템 및 반도체 장치의 동작 방법에 관한 것이다.
최근 전자기기의 소형화, 저전력화, 고성능화, 다양화 등에 따라, 컴퓨터, 휴대용 통신기기 등 다양한 전자기기에서 정보를 저장할 수 있는 반도체 장치가 요구되고 있으며, 이에 대한 연구가 진행되고 있다. 이러한 반도체 장치로는 인가되는 전압 또는 전류에 따라 서로 다른 저항 상태 사이에서 스위칭하는 특성을 이용하여 데이터를 저장하는 반도체 장치 예컨대, RRAM(Resistive Random Access Memory), PRAM(Phase-change Random Access Memory), FRAM(Ferroelectric Random Access Memory), MRAM(Magnetic Random Access Memory), 이-퓨즈(E-fuse) 등이 있다.
본 발명의 실시예는, 가변 저항 소자의 저항값을 변경하기 위해 가변 저항 소자의 양단에 인가해야 하는 전압의 진폭을 최소로 만드는 주파수와 이러한 주파수에 대응하는 진폭을 검출하고, 검출된 주파수 및 진폭에 대응하는 정보를 저장하는 반도체 장치, 프로세서, 시스템 및 반도체 장치의 동작 방법을 제공한다.
또한 본 발명의 실시예는, 저장된 정보를 이용해 가변 저항 소자의 저항값을 변경하는데 사용되는 전압을 생성함으로써 가변 저항 소자의 저항값을 변경하는데 필요한 전류, 전압 및 전력을 줄인 반도체 장치, 프로세서, 시스템 및 반도체 장치의 동작 방법을 제공한다.
본 발명의 일실시예에 따른 반도체 장치는, 양단에 흐르는 전류에 응답하여 저항값이 변경되는 가변 저항 소자; 상기 가변 저항 소자의 저항값을 변경하기 위해 상기 가변 저항 소자의 양단에 인가해야 하는 전압의 진폭을 최소로 만드는 스위칭 주파수에 대응하는 스위칭 주파수 정보 및 상기 최소 진폭에 대응하는 스위칭 진폭 정보를 저장하는 정보 저장부; 및 상기 스위칭 주파수 정보 및 상기 스위칭 진폭 정보에 응답하여 상기 스위칭 주파수 및 상기 최소 진폭을 갖는 구동전압을 생성하여 상기 가변 저항 소자의 양단에 인가하는 구동부를 포함할 수 있다.
본 발명의 일실시예에 따른 반도체 장치는, 저장된 데이터의 값에 따라 저항값이 결정되는 가변 저항 소자; 상기 가변 저항 소자의 저항값을 변경하기 위해 상기 가변 저항 소자의 양단에 인가해야 하는 전압의 진폭을 최소로 만드는 스위칭 주파수에 대응하는 스위칭 주파수 정보 및 상기 최소 진폭에 대응하는 스위칭 진폭 정보를 저장하는 정보 저장부; 상기 스위칭 주파수 정보 및 상기 스위칭 진폭 정보에 응답하여 상기 스위칭 주파수 및 상기 최소 진폭을 갖는 구동전압을 생성하는 전압 생성부; 및 라이트 동작시 상기 가변 저항 소자에 라이트할 데이터의 값에 따라 결정되는 방향으로 상기 구동전압을 상기 가변 저항 소자의 양단에 인가하는 액세스 제어부를 포함할 수 있다.
본 발명의 일실시예에 따른 반도체 장치의 동작 방법은, 상기 가변 저항 소자의 저항값을 변경하기 위해 상기 가변 저항 소자의 양단에 인가해야 하는 전압의 진폭을 최소로 만드는 스위칭 주파수와 상기 최소 진폭을 검출하는 단계; 상기 스위칭 주파수에 대응하는 스위칭 주파수 정보 및 상기 최소 진폭에 대응하는 스위칭 진폭 정보를 저장하는 단계; 상기 스위칭 주파수 정보 및 상기 스위칭 진폭 정보에 응답하여 상기 스위칭 주파수 및 상기 최소 진폭을 갖는 구동전압을 생성하는 단계; 및 상기 구동전압을 상기 가변 저항 소자의 양단에 인가하는 단계를 포함할 수 있다.
본 발명의 일실시예에 따른 반도체 장치의 동작 방법은, 상기 가변 저항 소자의 저항값을 변경하기 위해 상기 가변 저항 소자의 양단에 인가해야 하는 전압의 진폭을 최소로 만드는 스위칭 주파수와 상기 최소 진폭을 검출하는 단계; 상기 스위칭 주파수에 대응하는 스위칭 주파수 정보 및 상기 최소 진폭에 대응하는 스위칭 진폭 정보를 저장하는 단계; 및 상기 스위칭 주파수 정보 및 상기 스위칭 진폭 정보에 응답하여 생성된 상기 스위칭 주파수 및 상기 최소 진폭을 갖는 구동전압을 상기 가변 저항 소자의 양단에 인가하거나 소정의 전류량을 갖는 리드전류를 상기 가변 저항 소자에 인가하는 단계를 포함할 수 있다.
본 발명의 일실시예에 따른 마이크로프로세서는, 외부로부터 명령을 포함하는 신호를 수신받아 상기 명령의 추출이나 해독, 입력이나 출력의 제어를 수행하는 제어부; 상기 제어부가 명령을 해독한 결과에 따라서 연산을 수행하는 연산부; 및 상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 및 상기 연산을 수행하는 데이터의 주소 중 하나 이상을 저장하는 기억부를 포함할 수 있고, 상기 기억부는 저장된 데이터의 값에 따라 저항값이 결정되는 가변 저항 소자; 상기 가변 저항 소자의 저항값을 변경하기 위해 상기 가변 저항 소자의 양단에 인가해야 하는 전압의 진폭을 최소로 만드는 스위칭 주파수에 대응하는 스위칭 주파수 정보 및 상기 최소 진폭에 대응하는 스위칭 진폭 정보를 저장하는 정보 저장부; 상기 스위칭 주파수 정보 및 상기 스위칭 진폭 정보에 응답하여 상기 스위칭 주파수 및 상기 최소 진폭을 갖는 구동전압을 생성하는 전압 생성부; 및 라이트 동작시 상기 가변 저항 소자에 라이트할 데이터의 값에 따라 결정되는 방향으로 상기 구동전압을 상기 가변 저항 소자의 양단에 인가하는 액세스 제어부를 포함할 수 있다.
본 발명의 일실시예에 따른 프로세서는, 외부로부터 입력된 명령에 따라 데이터를 이용하여 상기 명령에 대응하는 연산을 수행하는 코어부; 상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 및 상기 연산을 수행하는 데이터의 주소 중 하나 이상을 저장하는 캐시 메모리부; 및 상기 코어부와 상기 캐시 메모리부 사이에 연결되고, 상기 코어부와 상기 캐시 메모리부 사이에 데이터를 전송하는 버스 인터페이스를 포함할 수 있고, 상기 캐시 메모리부는 저장된 데이터의 값에 따라 저항값이 결정되는 가변 저항 소자; 상기 가변 저항 소자의 저항값을 변경하기 위해 상기 가변 저항 소자의 양단에 인가해야 하는 전압의 진폭을 최소로 만드는 스위칭 주파수에 대응하는 스위칭 주파수 정보 및 상기 최소 진폭에 대응하는 스위칭 진폭 정보를 저장하는 정보 저장부; 상기 스위칭 주파수 정보 및 상기 스위칭 진폭 정보에 응답하여 상기 스위칭 주파수 및 상기 최소 진폭을 갖는 구동전압을 생성하는 전압 생성부; 및 라이트 동작시 상기 가변 저항 소자에 라이트할 데이터의 값에 따라 결정되는 방향으로 상기 구동전압을 상기 가변 저항 소자의 양단에 인가하는 액세스 제어부를 포함할 수 있다.
본 발명의 일실시예에 따른 시스템은, 외부로부터 입력된 명령을 해석하고 상기 명령을 해석한 결과에 따라 정보의 연산을 제어하는 프로세서; 상기 명령을 해석하기 위한 프로그램, 상기 정보를 저장하기 위한 보조기억장치; 상기 프로그램을 실행할 때 상기 프로세서가 상기 프로그램 및 상기 정보를 이용해 상기 연산을 수행할 수 있도록 상기 보조기억장치로부터 상기 프로그램 및 상기 정보를 이동시켜 저장하는 주기억장치; 및 상기 프로세서, 상기 보조기억장치 및 상기 주기억장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스 장치를 포함할 수 있고, 상기 보조기억장치 및 상기 주기억장치 중 하나 이상은 저장된 데이터의 값에 따라 저항값이 결정되는 가변 저항 소자; 상기 가변 저항 소자의 저항값을 변경하기 위해 상기 가변 저항 소자의 양단에 인가해야 하는 전압의 진폭을 최소로 만드는 스위칭 주파수에 대응하는 스위칭 주파수 정보 및 상기 최소 진폭에 대응하는 스위칭 진폭 정보를 저장하는 정보 저장부; 상기 스위칭 주파수 정보 및 상기 스위칭 진폭 정보에 응답하여 상기 스위칭 주파수 및 상기 최소 진폭을 갖는 구동전압을 생성하는 전압 생성부; 및 라이트 동작시 상기 가변 저항 소자에 라이트할 데이터의 값에 따라 결정되는 방향으로 상기 구동전압을 상기 가변 저항 소자의 양단에 인가하는 액세스 제어부를 포함할 수 있다.
본 발명의 일실시예에 따른 데이터 저장 시스템은, 데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 저장 장치; 외부로부터 입력된 명령에 따라 상기 저장 장치의 데이터 입출력을 제어하는 컨트롤러; 상기 저장 장치와 외부 사이에 교환되는 데이터를 임시로 저장하는 임시 저장 장치; 및 상기 저장 장치, 상기 컨트롤러 및 상기 임시 저장 장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함할 수 있고, 상기 저장 장치 및 상기 임시 저장 장치 중 하나 이상은 저장된 데이터의 값에 따라 저항값이 결정되는 가변 저항 소자; 상기 가변 저항 소자의 저항값을 변경하기 위해 상기 가변 저항 소자의 양단에 인가해야 하는 전압의 진폭을 최소로 만드는 스위칭 주파수에 대응하는 스위칭 주파수 정보 및 상기 최소 진폭에 대응하는 스위칭 진폭 정보를 저장하는 정보 저장부;상기 스위칭 주파수 정보 및 상기 스위칭 진폭 정보에 응답하여 상기 스위칭 주파수 및 상기 최소 진폭을 갖는 구동전압을 생성하는 전압 생성부; 및 라이트 동작시 상기 가변 저항 소자에 라이트할 데이터의 값에 따라 결정되는 방향으로 상기 구동전압을 상기 가변 저항 소자의 양단에 인가하는 액세스 제어부를 포함할 수 있다.
본 발명의 일실시예에 따른 메모리 시스템은, 데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 메모리; 외부로부터 입력된 명령에 따라 상기 저장 장치의 데이터 입출력을 제어하는 메모리 컨트롤러; 상기 저장 장치와 외부 사이에 교환되는 데이터를 버퍼링하기 위한 버퍼 메모리; 및 상기 저장 장치, 상기 메모리 컨트롤러 및 상기 버퍼 메모리 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함할 수 있고, 상기 메모리 및 상기 버퍼 메모리 중 하나 이상은 저장된 데이터의 값에 따라 저항값이 결정되는 가변 저항 소자; 상기 가변 저항 소자의 저항값을 변경하기 위해 상기 가변 저항 소자의 양단에 인가해야 하는 전압의 진폭을 최소로 만드는 스위칭 주파수에 대응하는 스위칭 주파수 정보 및 상기 최소 진폭에 대응하는 스위칭 진폭 정보를 저장하는 정보 저장부; 상기 스위칭 주파수 정보 및 상기 스위칭 진폭 정보에 응답하여 상기 스위칭 주파수 및 상기 최소 진폭을 갖는 구동전압을 생성하는 전압 생성부; 및 라이트 동작시 상기 가변 저항 소자에 라이트할 데이터의 값에 따라 결정되는 방향으로 상기 구동전압을 상기 가변 저항 소자의 양단에 인가하는 액세스 제어부를 포함할 수 있다.
본 기술은 가변 저항 소자의 저항값을 변경하기 위해 가변 저항 소자의 양단에 인가해야 하는 전압의 진폭을 최소로 만드는 주파수와 이러한 주파수에 대응하는 진폭을 검출하고, 검출된 주파수 및 진폭에 대응하는 정보를 저장하여 이용할 수 있다.
또한 본 기술은 저장된 정보를 이용해 가변 저항 소자의 저항값을 변경하는데 사용되는 전압을 생성함으로써 가변 저항 소자의 저항값을 변경하는데 필요한 전류, 전압 및 전력을 줄일 수 있다.
도 1은 두 개의 자성층 사이에 터널 베리어층이 개재된 구조물 중 하나인 자기 터널 접합 소자(Magnetic Tunnel Junction; MTJ)의 일 실시예,
도 2A 및 2B는 가변 저항 소자(R)에 대한 데이터를 저장하는 원리를 설명하기 위한 도면,
도 3은 본 발명의 일 실시예에 따른 반도체 장치의 구성도,
도 4는 본 발명의 다른 일 실시예에 따른 반도체 장치의 구성도,
도 5는 본 발명에 따른 반도체 장치의 동작 방법을 설명하기 위한 순서도,
도 6는 본 발명에 따른 반도체 장치의 동작 방법을 설명하기 위한 순서도,
도 7은 본 발명의 일 실시예에 따른 마이크로프로세서(1000)의 구성도,
도 8은 본 발명의 일 실시예에 따른 프로세서(1100)의 구성도,
도 9는 본 발명의 일 실시예에 따른 시스템(1200)의 구성도,
도 10은 본 발명의 일 실시예에 따른 데이터 저장 시스템(1300)의 구성도,
도 11는 본 발명의 일 실시예에 따른 메모리 시스템(1400)의 구성도.
도 2A 및 2B는 가변 저항 소자(R)에 대한 데이터를 저장하는 원리를 설명하기 위한 도면,
도 3은 본 발명의 일 실시예에 따른 반도체 장치의 구성도,
도 4는 본 발명의 다른 일 실시예에 따른 반도체 장치의 구성도,
도 5는 본 발명에 따른 반도체 장치의 동작 방법을 설명하기 위한 순서도,
도 6는 본 발명에 따른 반도체 장치의 동작 방법을 설명하기 위한 순서도,
도 7은 본 발명의 일 실시예에 따른 마이크로프로세서(1000)의 구성도,
도 8은 본 발명의 일 실시예에 따른 프로세서(1100)의 구성도,
도 9는 본 발명의 일 실시예에 따른 시스템(1200)의 구성도,
도 10은 본 발명의 일 실시예에 따른 데이터 저장 시스템(1300)의 구성도,
도 11는 본 발명의 일 실시예에 따른 메모리 시스템(1400)의 구성도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
본 발명에 따른 반도체 장치는 가변 저항 소자를 포함할 수 있다. 이하에서 가변 저항 소자는 가변 저항 특성을 나타내며 단일막 또는 다중막을 포함할 수 있다. 예컨대, 가변 저항 소자는 RRAM, PRAM, MRAM, FRAM 등에 이용되는 물질, 예컨대, 칼코게나이드(chalcogenide)계 화합물, 전이금속 화합물, 강유전체, 강자성체 등을 포함할 수 있다. 그러나, 본 발명이 이에 한정되는 것은 아니며, 가변 저항 소자는 양단에 인가되는 전압 또는 전류에 따라 서로 다른 저항 상태 사이에서 스위칭하는 가변 저항 특성이 있기만 하면 된다.
보다 자세히 살펴보면 가변 저항 소자는 가변 저항 소자는 금속 산화물을 포함할 수 있다. 금속 산화물은 예컨대, 니켈(Ni)산화물, 티타늄(Ti)산화물, 하프늄(Hf)산화물, 지르코늄(Zr)산화물, 텅스텐(W)산화물, 코발트(Co)산화물 등과 같은 전이 금속의 산화물, STO(SrTiO), PCMO(PrCaMnO) 등과 같은 페로브스카이트계 물질 등일 수 있다. 이러한 가변 저항 소자는 공공(vacancy)의 거동에 의한 전류 필라멘트의 생성/소멸로 서로 다른 저항 상태 사이에서 스위칭하는 특성을 나타낼 수 있다.
또한 가변 저항 소자는 상변화 물질을 포함할 수 있다. 상변화 물질은 예컨대, GST(Ge-Sb-Te) 등과 같은 칼코게나이드계 물질 등일 수 있다. 이러한 가변 저항 소자는 열에 의해 결정 상태와 비정질 상태 중 어느 하나로 안정됨으로써 서로 다른 저항 상태 사이에서 스위칭하는 특성을 나타낼 수 있다.
또한 가변 저항 소자는 두 개의 자성층 사이에 터널 베리어층이 개재된 구조물을 포함할 수 있다. 자성층은 NiFeCo, CoFe 등의 물질로 형성될 수 있고, 터널 베리어층은, Al2O3 등의 물질로 형성될 수 있다. 이러한 가변 저항 소자는 자성층의 자화 방향에 따라 서로 다른 저항 상태 사이에서 스위칭하는 특성을 나타낼 수 있다. 예컨대, 가변 저항 소자는 두 개의 자성층의 자화 방향이 평행한 경우 저저항 상태일 수 있고, 두 개의 자성층의 자화 방향이 반평행한 경우 고저항 상태일 수 있다.
도 1은 두 개의 자성층 사이에 터널 베리어층이 개재된 구조물 중 하나인 자기 터널 접합 소자(Magnetic Tunnel Junction; MTJ)의 일 실시예이다.
도시된 바와 같이, 자기 터널 접합 소자(100)는 상부전극으로서의 제 1 전극층과 하부전극으로서의 제2전극층, 한 쌍의 자성층인 제1자성층과 제2자성층 및 한 쌍의 자성층 사이에 형성되는 터널 베리어층을 포함한다.
여기에서, 제1자성층은 자기 터널 접합 소자(100)에 인가되는 전류의 방향에 따라 자화 방향이 가변되는 자유 자성층(Free ferromagnetic layer)이고, 제2자성층은 자화 방향이 고정되는 고정 자성층(Pinned ferromagnetic layer)이 될 수 있다.
이러한 자기 터널 접합 소자(100)는 전류의 방향에 따라 그 저항값이 변화되어 데이터 "0" 또는 "1"을 기록한다.
도 2A 및 2B는 가변 저항 소자(R)에 대한 데이터를 저장하는 원리를 설명하기 위한 도면이다. 여기서 가변 저항 소자(R)는 도 1의 설명에서 상술한 자기 터널 접합 소자(100)일 수 있다.
먼저, 도 2A는 가변 저항 소자(R)에 논리값이 '로우'인 데이터를 기록하는 원리를 설명하기 위한 도면이다. 데이터를 저장하고자 하는 가변 저항 소자(R)를 선택하기 위해 가변 저항 소자(R)에 연결된 워드라인(WL)이 활성화되어 선택 트랜지스터(ST)가 턴온된다. 그리고, 일단(A)으로부터 타단(B) 방향 즉, 도 1에서 자기 터널 접합 소자(100)의 상부전극인 제1전극층으로부터 하부전극인 제2전극층으로 전류가 흐르게 되면(화살표 방향), 자유 자성층인 제1자성층의 방향과 고정 자성층인 제2자성층의 자화 방향이 평행(Parallel)하게 되면서, 가변 저항 소자(R)가 저저항 상태가 되며, 가변 저항 소자(R)가 저저항 상태일 때 가변 저항 소자(R)에 '로우' 데이터가 저장된 것으로 정의된다.
한편, 도 2B는 가변 저항 소자(R)에 논리값이 '하이'인 데이터를 기록하는 원리를 설명하기 위한 도면이다. 마찬가지로, 가변 저항 소자(R)에 연결된 워드라인(WL)이 활성화되어 선택 트랜지스터(ST)가 턴온된다. 그리고, 타단(B)으로부터 일단(A) 방향 즉, 제2전극층으로부터 제1전극층으로 전류가 흐르게 되면(화살표 방향), 도 1에서 자기 터널 접합 소자(100)에서 제1자성층의 방향과 제2자성층의 자화 방향이 서로 반평행(anti-parallel) 상태가 되면서 가변 저항 소자(R)가 고저항 상태를 갖게 되고, 가변 저항 소자(R)가 고저항 상태일 때 가변 저항 소자(R)에 '하이' 데이터가 저장된 것으로 정의된다.
한편 가변 저항 소자를 상술한 바와 같이, 가변 저항 소자의 저항값을 변경(저저항 상태에서 고저항 상태로 또는 고저항 상태에서 저저항 상태로 변경)하기 위해서는 가변 저항 소자의 양단에 소정의 전압을 인가하거나 가변 저항 소자에 소정의 전류를 흘려준다. 가변 저항 소자의 양단에 소정의 전압을 인가하거나 가변 저항 소자에 소정의 전류를 흘려주면 전류, 전력 등이 소모된다. 가변 저항 소자를 이용하는 반도체 장치의 고집적화, 고성능화 및 휴대성을 높이기 위해 가변 저항 소자의 저항값을 변경하는데 필요한 전류, 전력의 소모를 최소화하는 것이 필요하다.
도 3은 본 발명의 일 실시예에 따른 반도체 장치의 구성도이다.
도 3에 도시된 바와 같이, 반도체 장치는 양단에 흐르는 전류에 응답하여 저항값이 변경되는 가변 저항 소자(R), 가변 저항 소자(R)의 저항값을 변경(가변 저항 소자(R)의 상태를 변경하는 것과 동일함)하기 위해 가변 저항 소자(R)의 양단에 인가해야 하는 전압의 진폭을 최소로 만드는 스위칭 주파수에 대응하는 스위칭 주파수 정보(SFI<0:A>) 및 최소 진폭에 대응하는 스위칭 진폭 정보(SAI<0:B>)를 저장하는 정보 저장부(310) 및 스위칭 주파수 정보(SFI<0:A>) 및 스위칭 진폭 정보(SAI<0:B>)에 응답하여 스위칭 주파수 및 최소 진폭을 갖는 구동전압(DV)을 생성하여 가변 저항 소자(R)의 양단에 인가하는 구동부(320)를 포함할 수 있다.
또한 반도체 장치는 가변 저항 소자(R)의 저항값을 변경하는 경우 가변 저항 소자(R)에 전류가 흐를 수 있도록 하기 위해 가변 저항 소자(R)와 연결된 선택 트랜지스터(ST)를 포함한다. 선택 트랜지스터(ST)는 선택신호(SS)에 응답하여 온/오프된다.
도 3을 참조하여 반도체 장치에 대해 설명한다.
가변 저항 소자(R)는 제1저항값을 가지는 제1상태 또는 제1저항값보다 높은 제2저항값을 가지는 제2상태를 가질 수 있다. 제1상태는 상술한 저저항 상태에 대응하고 제2상태는 상술한 고저항 상태에 대응할 수 있다. 가변 저항 소자(R)의 양단에 소정의 진폭 및 주파수를 갖는 전압을 인가하면 가변 저항 소자(R)의 상태가 제1상태에서 제2상태 또는 제2상태에서 제1상태로 스위칭한다. 일반적으로 가변 저항 소자(R)의 양단에 인가하는 전압이 소정의 레벨 이상이 되면 가변 저항 소자(R)의 상태가 스위칭 된다. 여기서 가변 저항 소자(R)의 상태를 스위칭하기 위해 필요한 전압의 진폭을 최소(이하 최소 진폭)로 만드는 전압의 주파수(이하 스위칭 주파수라 함)가 존재한다. 최소 진폭과 스위칭 주파수는 가변 저항 소자(R)에 다양한 진폭과 주파수를 갖는 전압을 인가하는 테스트를 수행함으로써 검출할 수 있다.
한편, 가변 저항 소자(R)의 상태를 스위칭하기 위해 가변 저항 소자(R)의 양단에 인가하는 전압의 진폭은 제1상태에서 제2상태로 스위칭하는 경우와 제2상태에서 제1상태로 스위칭하는 경우에 서로 다른 값을 가질 수 있다. 가변 저항 소자(R)가 도 1의 설명에서 상술한 자기 터널 접합 소자(100)인 경우 제1상태에서 제2상태로 스위칭하는 경우 가변 저항 소자(R)의 양단에 인가해야 하는 전압의 최소 진폭은 제2상태에서 제1상태로 스위칭하는 경우 가변 저항 소자(R)의 양단에 인가해야 하는 전압의 최소 진폭보다 큰 값을 가진다.
이하에서 가변 저항 소자(R)의 상태를 자유롭게 변경하기 위해, 스위칭 주파수는 가변 저항 소자(R)를 제1상태에서 제2상태로 스위칭하기 위해 가변 저항 소자(R)의 양단에 인가해야 하는 전압의 진폭을 최소로 만드는 주파수이고, 최소 진폭은 가변 저항 소자(R)의 양단에 인가하는 전압이 상기 스위칭 주파수를 가질 때 가변 저항 소자(R)를 제1상태에서 제2상태로 스위칭하기 위해 필요한 최소의 진폭이다.
가변 저항 소자(R)는 선택 트랜지스터(ST)와 연결된다. 선택신호(SS)는 반도체 장치가 가변 저항 소자(R)의 저항값을 변경하는 동작을 수행하는 경우에 활성화되는 신호이다. 선택신호(SS)가 활성화되면 선택 트랜지스터(ST)가 턴온되어, 가변 저항 소자(R)의 양단에 구동전압(DV)을 인가한 경우 가변 저항 소자(R)에 전류가 흐를 수 있게 된다.
정보 저장부(310)는 스위칭 주파수에 대응하는 스위칭 주파수 정보(SFI<0:A>)와 최소 진폭에 대응하는 스위칭 진폭 정보(SAI<0:B>)를 저장한다. 또한 정보 저장부(310)는 반도체 장치가 동작하여 가변 저항 소자(R)의 상태를 변화시킬 필요가 있는 경우 자신에게 저장된 스위칭 주파수 정보(SFI<0:A>) 및 스위칭 진폭 정보(SAI<0:B>)를 출력한다. 스위칭 주파수 정보(SFI<0:A>)는 스위칭 주파수의 값에 대응하는 2진 코드일 수 있고, 스위칭 진폭 정보(SAI<0:B>)는 최소 진폭의 값에 대응하는 2진 코드일 수 있다. 가변 저항 소자(R)의 양단에 다양한 주파수 및 진폭을 갖는 전압을 인가하여 가변 저항 소자(R)의 상태를 자유로이 변화시킬 수 있는 스위칭 주파수 및 최소 진폭이 검출되면 이에 대응하는 스위칭 주파수 정보(SFI<0:A>) 및 스위칭 진폭 정보(SAI<0:B>)를 생성하여 정보 저장부(310)에 저장한다. 정보 저장부(310)는 퓨즈회로(fuse circuit), 안티퓨즈회로(antifuse circuit), 롬(rom), 비휘발성 메모리 등으로 다양하게 구성될 수 있다.
구동부(320)는 스위칭 주파수 정보(SFI<0:A>) 및 스위칭 진폭 정보(SAI<0:B>)에 응답하여 스위칭 주파수 및 최소 진폭을 갖는 구동전압(DV)을 생성하고, 반도체 장치가 가변 저항 소자(R)의 저항값을 변경시키는 동작을 수행하는 경우 생성된 구동전압을 가변 저항 소자(R)의 양단에 소정의 방향으로 인가한다. 예를 들어 가변 저항 소자(R)의 상태를 제1상태에서 제2상태로 변화시키는 경우 구동전압(DV)을 제1방향(D1)으로 인가하고, 가변 저항 소자(R)의 상태를 제2상태에서 제1상태로 변화시키는 경우 구동전압(DV)을 제2방향(D2)으로 인가한다. 전압을 인가하는 방향은 가변 저항 소자(R)의 연결 방향에 따라 달라질 수 있다.
이러한 동작을 위해 구동부(320)는 스위칭 주파수 정보(SFI<0:A>) 및 스위칭 진폭 정보(SAI<0:B>)에 응답하여 스위칭 주파수 및 최소 진폭을 갖는 구동전압(DV)을 생성하는 전압 생성부(321) 및 가변 저항 소자(R)의 저항값을 변경하는 경우 구동전압(DV)을 가변 저항 소자(R)의 양단에 제1방향(D1) 또는 제1방향(D1)과 반대인 제2방향(D2)으로 인가하는 전압 인가부(322)를 포함할 수 있다.
전압 생성부(321)는 구동전압(DV)을 생성하되, 스위칭 주파수 정보(SFI<0:A>)에 응답하여 구동전압(DV)의 주파수를 조절하고, 스위칭 진폭 정보(SAI<0:B>)에 응답하여 구동전압(DV)의 진폭을 조절하는 발진기(oscillator)를 포함할 수 있다. 여기서 구동전압(DV)의 파형은 펄스파(pulse wave) 및 사각파(square wave) 중 하나의 형태를 가질 수 있다. 그러나 구동전압(DV)의 파형이 여기에 한정되는 것은 아니며 가변 저항 소자(R)의 저항값을 변경할 수 있는 것이면 어떤 형태의 주기파(periodic wave)라도 될 수 있다. 전압 인가부(322)는 반도체 장치가 가변 저항 소자(R)의 저항값을 변경하는 동작을 수행하는 경우 활성화되는 변경신호(C)에 응답하여 구동전압(DV)을 가변 저항 소자(R)의 양단에 인가한다.
본 발명에 따른 반도체 장치는 스위칭 주파수 및 최소 진폭에 관한 정보를 저장해 놓고 가변 저항 소자(R)의 저항값을 변경하는 경우 저장된 정보를 이용하여 구동전압을 생성하고, 생성된 구동전압으로 가변 저항 소자(R)의 저항값을 변경하기 때문에 가변 저항 소자(R)의 저항값을 변경하는데 사용되는 구동전압의 진폭을 최소화할 수 있다. 구동전압의 진폭이 최소화되면 가변 저항 소자(R)에 흐르는 전류의 진폭도 최소화되므로 반도체 장치가 가변 저항 소자(R)의 저항값을 변경하는데 사용하는 전류, 전력의 소모를 줄일 수 있다.
도 4는 본 발명의 다른 일 실시예에 따른 반도체 장치의 구성도이다. 도 4의 반도체 장치는 다수의 가변 저항 소자(R)를 포함하며 데이터를 저장하는 기능을 수행할 수 있다.
도 4의 반도체 장치는 저장된 데이터의 값에 따라 저항값이 결정되는 가변 저항 소자(R), 가변 저항 소자(R)의 저항값을 변경(가변 저항 소자(R)의 상태를 변경하는 것과 동일함)하기 위해 가변 저항 소자(R)의 양단에 인가해야 하는 전압의 진폭을 최소로 만드는 스위칭 주파수에 대응하는 스위칭 주파수 정보(SFI<0:A>) 및 최소 진폭에 대응하는 스위칭 진폭 정보(SAI<0:B>)를 저장하는 정보 저장부(410), 스위칭 주파수 정보(SFI<0:B>) 및 스위칭 진폭 정보(SAI<0:B>)에 응답하여 스위칭 주파수 및 최소 진폭을 갖는 구동전압(DV)을 생성하는 전압 생성부(420) 및 라이트 동작시 가변 저항 소자(R)에 라이트할 데이터의 값에 따라 결정되는 방향으로 구동전압(DV)을 가변 저항 소자(R)의 양단에 인가하는 액세스 제어부(430)를 포함한다.
반도체 장치는 데이터를 저장하기 위한 다수의 가변 저항 소자(R)를 포함하고, 각각의 가변 저항 소자(R)는 자신에게 대응하는 선택 트랜지스터(ST)와 연결된다. 각각의 선택 트랜지스터(ST)는 자신에게 대응하는 다수의 워드라인(WL0 - WLN)과 연결된다. 가변 저항 소자(R) 및 선택 트랜지스터(ST) 세트는 제1라인(L1)과 제2라인(L2)에 연결된다. 액세스 제어부(430)는 제1라인(L1)과 제2라인(L2)에 연결된다.
도 4를 참조하여 반도체 장치에 대해 설명한다.
가변 저항 소자(R)는 제1저항값을 가지는 제1상태 또는 제1저항값보다 높은 제2저항값을 가지는 제2상태를 가질 수 있다. 제1상태는 상술한 저저항 상태에 대응하고 제2상태는 상술한 고저항 상태에 대응할 수 있다. 이하에서 가변 저항 소자(R)는 제1데이터를 저장하는 경우 제1상태를 갖고, 제1데이터와 다른 제2데이터를 저장하는 경우 제2상태를 갖는다.
가변 저항 소자(R)의 양단에 소정의 진폭 및 주파수를 갖는 전압을 인가하면 가변 저항 소자(R)의 상태가 제1상태에서 제2상태 또는 제2상태에서 제1상태로 스위칭한다. 일반적으로 가변 저항 소자(R)의 양단에 인가하는 전압이 소정의 레벨 이상이 되면 가변 저항 소자(R)의 상태가 스위칭 된다. 여기서 가변 저항 소자(R)의 상태를 스위칭하기 위해 필요한 전압의 진폭을 최소(이하 최소 진폭)로 만드는 전압의 주파수(이하 스위칭 주파수라 함)가 존재한다. 최소 진폭과 스위칭 주파수는 가변 저항 소자(R)에 다양한 진폭과 주파수를 갖는 전압을 인가하는 테스트를 수행함으로써 검출할 수 있다.
한편, 가변 저항 소자(R)의 상태를 스위칭하기 위해 가변 저항 소자(R)의 양단에 인가하는 전압의 진폭은 제1상태에서 제2상태로 스위칭하는 경우와 제2상태에서 제1상태로 스위칭하는 경우에 서로 다른 값을 가질 수 있다. 가변 저항 소자(R)가 도 1의 설명에서 상술한 자기 터널 접합 소자(100)인 경우 제1상태에서 제2상태로 스위칭하는 경우 가변 저항 소자(R)의 양단에 인가해야 하는 전압의 최소 진폭은 제2상태에서 제1상태로 스위칭하는 경우 가변 저항 소자(R)의 양단에 인가해야 하는 전압의 최소 진폭보다 큰 값을 가진다.
이하에서 가변 저항 소자(R)의 상태를 자유롭게 변경하기 위해, 스위칭 주파수는 가변 저항 소자(R)를 제1상태에서 제2상태로 스위칭하기 위해 가변 저항 소자(R)의 양단에 인가해야 하는 전압의 진폭을 최소로 만드는 주파수이고, 최소 진폭은 가변 저항 소자(R)의 양단에 인가하는 전압이 상기 스위칭 주파수를 가질 때 가변 저항 소자(R)를 제1상태에서 제2상태로 스위칭하기 위해 필요한 최소의 진폭이다.
정보 저장부(410)는 스위칭 주파수에 대응하는 스위칭 주파수 정보(SFI<0:A>)와 최소 진폭에 대응하는 스위칭 진폭 정보(SAI<0:B>)를 저장한다. 이하 정보 저장부(410)에 관한 설명은 도 3의 정보 저장부(310)에 관한 설명과 동일하다.
도 4의 반도체 장치는 다수의 가변 저항 소자(R) 중 선택된 가변 저항 소자(R)에 데이터를 라이트하거나 선택된 가변 저항 소자(R)에 저장된 데이터를 리드하는 동작을 수행할 수 있다. 이하에서는 선택된 가변 저항 소자(R)에 데이터를 라이트하는 동작과 선택된 가변 저항 소자(R)에서 데이터를 리드하는 동작을 나누어 설명한다.
(1) 가변 저항 소자(R)에 데이터를 라이트 하는 동작
외부에서 데이터를 라이트할 가변 저항 소자(R)를 선택하기 위해 어드레스(address)가 입력되면, 다수의 워드라인(WL0 - WLN) 중 입력된 어드레스에 대응하는 워드라인이 활성화된다. 활성화된 워드라인과 연결된 선택 트랜지스터(ST)는 턴온되며, 이와 연결된 가변 저항 소자(R)에 전류를 흘릴 수 있게 된다.
정보 저장부(410)는 인에이블 신호(EN1)에 응답하여 저장된 스위칭 주파수 정보(SFI<0:A>)와 스위칭 진폭 정보(SAI<0:B>)를 출력한다. 인에이블 신호(EN1)는 반도체 장치가 파워업되거나 반도체 장치가 데이터를 라이트할 준비가 완료되면 활성화되는 신호일 수 있다.
전압 생성부(420)는 스위칭 주파수 정보(SFI<0:A>)와 스위칭 진폭 정보(SAI<0:B>)에 응답하여 스위칭 주파수 및 최소 진폭을 갖는 구동전압(DV)을 생성한다. 전압 생성부(420)는 구동전압(DV)을 액세스 제어부(430)로 입력한다. 전압 생성부(420)는 구동전압(DV)을 생성하되, 스위칭 주파수 정보(SFI<0:A>)에 응답하여 구동전압(DV)의 주파수를 조절하고, 스위칭 진폭 정보(SAI<0:B>)에 응답하여 구동전압(DV)의 진폭을 조절하는 발진기(oscillator)를 포함할 수 있다. 여기서 구동전압(DV)의 파형은 펄스파(pulse wave) 및 사각파(square wave) 중 하나의 형태를 가질 수 있다. 그러나 구동전압(DV)의 파형이 여기에 한정되는 것은 아니며 가변 저항 소자(R)의 저항값을 변경할 수 있는 것이면 어떤 형태의 주기파(periodic wave)라도 될 수 있다.
액세스 제어부(430)는 라이트 인에이블 신호(WTEN) 및 외부로부터 입력된 데이터(DATA)에 응답하여 구동전압(DV)을 선택된 가변 저항 소자(R)의 양단에 제1방향(D1) 또는 제2방향(D2)으로 인가한다. 라이트 인에이블 신호(WTEN)는 라이트 동작을 수행하는 경우 활성화되는 신호이며 외부에서 입력된 라이트 동작을 수반하는 명령에 응답하여 반도체 장치의 내부적으로 생성되는 신호일 수 있다.
예를 들어 선택된 가변 저항 소자(R)에 제2데이터를 라이트 하는 경우(외부로부터 입력된 데이터(DATA)가 제2데이터인 경우) 구동전압(DV)을 제1방향(D1)으로 인가하고, 선택된 가변 저항 소자(R)에 제1데이터를 라이트 하는 경우(외부로부터 입력된 데이터(DATA)가 제1데이터인 경우) 구동전압(DV)을 제2방향(D2)으로 인가한다. 참고로 제1방향(D1)로 구동전압(DV)이 인가되었다는 것은 제1라인(L1)에 구동전압(DV)이 인가되고, 제2라인(L2)에 기저전압 또는 접지전압(GND)이 인가되었다는 것을 의미하고, 제2방향(D2)로 구동전압(DV)이 인가되었다는 것은 제2라인(L2)에 구동전압(DV)이 인가되고, 제1라인(L1)에 기저전압 또는 접지전압(GND)이 인가되었다는 것을 의미한다.
선택된 가변 저항 소자(R)에 제1방향(D1)으로 구동전압(DV)이 인가되면 제1방향(D1)으로 전류가 흐르고 선택된 가변 저항 소자(R)의 저항값이 제2저항값으로 스위칭된다. 또한 선택된 가변 저항 소자(R)에 제2방향(D2)으로 구동전압(DV)이 인가되면 제2방향(D2)으로 전류가 흐르고 선택된 가변 저항 소자(R)의 저항값이 제1저항값으로 스위칭된다.
(2) 가변 저항 소자(R)에 데이터를 리드 하는 동작
반도체 장치는 가변 저항 소자(R)의 데이터를 리드하기 위해 비교부(440), 기준 저항 소자(REF) 및 정전류원(450)를 포함한다. 비교부(440)의 제1입력단(IN1)은 트랜지스터(TR)를 통해 제1라인(L1)과 연결된다. 트랜지스터(TR)는 리드 인에이블 신호(RDEN)에 응답하여 온/오프된다. 참고로 리드 인에이블 신호(RDEN)는 리드 동작을 수행하는 경우 활성화되는 신호이며 외부에서 입력된 리드 동작을 수반하는 명령에 응답하여 반도체 장치의 내부적으로 생성되는 신호일 수 있다. 비교부(440)의 제2입력단(IN2)에는 기준 저항 소자(REF) 및 전류원(450)이 연결된다.
외부에서 데이터를 라이트할 가변 저항 소자(R)를 선택하기 위해 어드레스(address)가 입력되면, 다수의 워드라인(WL0 - WLN) 중 입력된 어드레스에 대응하는 워드라인이 활성화된다. 활성화된 워드라인과 연결된 선택 트랜지스터(ST)는 턴온되며, 이와 연결된 가변 저항 소자(R)에 전류를 흘릴 수 있게 된다.
메모리 장치는 리드를 수반하는 명령이 입력되면 리드 인에이블 신호(RDEN)를 활성화하며, 트랜지스터(TR)는 리드 인에이블 신호(RDEN)에 응답하여 턴온되고, 제2라인(L2)과 비교부(440)의 제1입력단(IN1)이 전기적으로 연결된다. 액세스 제어부(430)는 리드 인에이블 신호(RDEN)에 응답하여 제1라인(L1)에 제1방향(D1)으로 소전의 전류값을 가지는 전류(이하 리드전류라 함)를 흘린다. 이러한 동작을 위해 액세스 제어부(430)는 리드 인에인블 신호(RDEN)에 응답하여 제1라인(L1)에 리드전류를 공급하는 전류원을 포함할 수 있다. 또한 제2라인(L2)에 기저전압 또는 접지전압을 인가한다. 따라서 비교부(440)의 제1입력단(IN1)으로 리드전류 * 선택된 가변 저항 소자(R)의 저항값의 크기를 가지는 전압이 입력된다.
전류원(450)은 기준 저항 소자(REF)에 리드전류와 동일한 전류량을 갖는 기준전류를 흘린다. 기준 저항 소자(REF)의 저항값(이하 기준 저항값이라 함)은 제1저항값보다 크고 제2저항값보다 작다. 따라서 비교부(440)의 제2입력단(IN2)으로 기준전류 * 기준 저항값의 크기를 갖는 전압이 입력된다. 여기서 리드전류와 기준전류의 전류량은 동일하므로 출력노드(OUT)로 출력되는 비교부(440)의 비교결과는 선택된 가변 저항 소자(R)의 저항값과 기준 저항값의 대소관계에 따라 결정된다.
선택된 가변 저항 소자(R)에 제1데이터가 저장된 경우 가변 저항 소자(R)는 제1저항값을 갖고, 제1저항값은 기준 저항값보다 작으므로 비교부(440)는 출력노드(OUT)로 '로우'를 출력한다. 가변 저항 소자(R)에 제2데이터가 저장된 경우 가변 저항 소자(R)는 제2저항값을 갖고, 제2저항값은 기준 저항값보다 크므로 비교부(440)는 출력노드(OUT)로 '하이'를 출력한다. 상술한 과정을 통해 선택된 가변 저항 소자(R)에 저장된 데이터의 값을 리드할 수 있다.
본 발명에 따른 반도체 장치는 스위칭 주파수 및 최소 진폭에 관한 정보를 저장해 놓고 가변 저항 소자(R)에 데이터를 라이트 하는 경우 저장된 정보를 이용하여 구동전압을 생성하고, 생성된 구동전압으로 가변 저항 소자(R)에 데이터를 라이트 하기 때문에 라이트 동작에 사용되는 구동전압의 진폭을 최소화할 수 있다. 구동전압의 진폭이 최소화되면 가변 저항 소자(R)에 흐르는 전류의 진폭도 최소화되므로 반도체 장치가 라이트 동작을 수행하는데 사용하는 전류, 전력의 소모를 줄일 수 있다.
도 5는 본 발명에 따른 반도체 장치의 동작 방법을 설명하기 위한 순서도이다. 도 5의 순서도에서 설명하는 반도체 장치의 동작 방법은 도 3의 반도체 장치에 적용되는 동작 방법일 수 있다.
도 5에 도시된 바와 같이 반도체 장치의 동작 방법은 양단에 흐르는 전류에 응답하여 저항값이 변경되는 가변 저항 소자(R)를 포함하는 반도체 장치의 동작 방법에 있어서, 가변 저항 소자(R)의 저항값을 변경하기 위해 가변 저항 소자(R)의 양단에 인가해야 하는 전압의 진폭을 최소로 만드는 스위칭 주파수와 최소 진폭을 검출하는 단계(이하 정보 검출단계(S510)라 함), 스위칭 주파수에 대응하는 스위칭 주파수 정보(SFI<0:A>) 및 최소 진폭에 대응하는 스위칭 진폭 정보(SAI<0:B>)를 저장하는 단계(이하 정보 저장단계(S520)라 함), 스위칭 주파수 정보(SFI<0:A>) 및 스위칭 진폭 정보(SAI<0:B>)에 응답하여 스위칭 주파수 및 최소 진폭을 갖는 구동전압(DV)을 생성하는 단계(이하 구동전압 생성단계(S530)라 함) 및 구동전압(DV)을 가변 저항 소자(R)의 양단에 인가하는 단계(이하 구동전압 인가단계(S540)라 함)를 포함한다.
도 3 및 도 5를 참조하여 본 발명에 따른 반도체 장치의 동작 방법에 대해 설명한다.
정보 검출단계(S510)에서는 가변 저항 소자(R)에 다양한 주파수 및 진폭을 갖는 전압을 인가하여 가변 저항 소자(R)의 저항값을 스위칭하기 위해 가변 저항 소자(R)의 양단에 인가해야 하는 전압의 진폭이 최소가 되는 전압의 주파수 및 이때 전압의 진폭을 검출한다. 예를 들어 전압의 주파수를 고정하고 진폭을 다양하게 바꾸어주면서 가변 저항 소자(R)의 양단에 인가해주고, 가변 저항 소자(R)의 저항값이 스위칭되는 진폭의 최소값을 검출한다. 이러한 테스트를 다양한 주파수의 전압들을 이용하여 수행하고, 각 주파수에서 진폭의 최소값들을 비교하면 최소 진폭 및 스위칭 주파수를 검출할 수 있다.
정보 저장단계(S520)에서는 스위칭 주파수에 대응하는 스위칭 주파수 정보(SFI<0:A>)와 최소 진폭에 대응하는 스위칭 진폭 정보(SAI<0:B>)를 저장한다. 스위칭 주파수 정보(SFI<0:A>)는 스위칭 주파수의 값에 대응하는 2진 코드일 수 있고, 스위칭 진폭 정보(SAI<0:B>)는 최소 진폭의 값에 대응하는 2진 코드일 수 있다. 스위칭 주파수 정보(SFI<0:A>)와 최소 진폭에 대응하는 스위칭 진폭 정보(SAI<0:B>)는 퓨즈회로(fuse circuit), 안티퓨즈회로(antifuse circuit), 롬(rom), 비휘발성 메모리 등에 저장될 수 있다.
구동전압 생성단계(S530)에서는 저장된 스위칭 주파수 정보(SFI<0:A>)와 스위칭 진폭 정보(SAI<0:B>)에 응답하여 스위칭 주파수 및 최소 진폭을 갖는 구동전압(DV)을 생성한다. 구동전압(DV)은 스위칭 주파수 정보(SFI<0:A>)와 스위칭 진폭 정보(SAI<0:B>)에 응답하여 생성되는 전압의 주파수 및 진폭을 조절할 수 있는 발진기를 이용하여 생성될 수 있다.
구동전압 인가단계(S540)에서는 반도체 장치가 가변 저항 소자(R)의 저항값을 스위칭하는 동작을 수행하는 경우 가변 저항 소자(R)의 양단에 제1방향(D1) 또는 제2방향(D2)으로 구동전압(DV)을 인가한다. 구동전압(DV)의 인가 방향은 가변 저항 소자(R)의 저항값을 제1저항값 및 제2저항값 중 어떤 저항값으로 스위칭하는지에 따라 결정된다. 예를 들어 가변 저항 소자(R)의 저항값을 제1저항값으로 스위칭하는 경우 제1방향(D1)으로 구동전압(DV)을 인가하고, 가변 저항 소자(R)의 저항값을 제2저항값으로 스위칭하는 경우 제2방향(D2)으로 구동전압(DV)을 인가한다.
본 발명에 따른 반도체 장치의 동작 방법은 도 3의 반도체 장치와 비슷하게 반도체 장치의 전류 및 전력의 소모를 줄일 수 있다.
도 6는 본 발명에 따른 반도체 장치의 동작 방법을 설명하기 위한 순서도이다. 도 6의 순서도에서 설명하는 반도체 장치의 동작 방법은 도 4의 반도체 장치에 적용되는 동작 방법일 수 있다.
도 6에 도시된 바와 같이, 반도체 장치의 동작 방법은 저장된 데이터의 값에 따라 저항값이 결정되는 가변 저항 소자(R)를 포함하는 반도체 장치의 동작 방법에 있어서, 가변 저항 소자(R)의 저항값을 변경하기 위해 가변 저항 소자(R)의 양단에 인가해야 하는 전압의 진폭을 최소로 만드는 스위칭 주파수와 최소 진폭을 검출하는 단계(이하 정보 검출단계(S610)라 함), 스위칭 주파수에 대응하는 스위칭 주파수 정보(SFI<0:A>) 및 최소 진폭에 대응하는 스위칭 진폭 정보(SAI<0:B>)를 저장하는 단계(이하 정보 저장단계(S620)라 함) 및 스위칭 주파수 정보(SFI<0:A>) 및 스위칭 진폭 정보(SAI<0:B>)에 응답하여 생성된 스위칭 주파수 및 최소 진폭을 갖는 구동전압(DV)을 가변 저항 소자(R)의 양단에 인가하거나 소정의 전류량을 갖는 리드전류를 인가하는 단계(이하 액세스 단계(630)라 함)를 포함한다.
도 4 및 도 6를 참조하여 본 발명에 따른 반도체 장치의 동작 방법에 대해 설명한다.
정보 검출단계(S610) 및 정보 저장단계(S620)에 대한 설명은 도 5의 설명에서 상술한 정보 검출단계(S510) 및 정보 저장단계(S520)에 대한 설명과 거의 동일하다.
액세스 단계(630)는 반도체 장치가 라이트 동작 및 리드 동작 중 어떤 동작을 수행하는지 여부에 따라 달라진다. 반도체 장치가 라이트 동작을 수행하는 경우 라이트 단계(S631)를 거쳐 선택된 가변 저항 소자(R)에 데이터가 라이트된다. 반도체 장치가 리드 동작을 수행하는 경우 리드 단계(S632)를 거쳐 선택된 가변 저항 소자(R)의 데이터라 리드된다. 라이트 단계(S631)에 대한 설명은 도 4의 설명에서 (1) 가변 저항 소자(R)에 데이터를 라이트 하는 동작을 설명하는 부분에서 상술한바와 동일하고, 리드 단계(S632)에 대한 설명은 도 4의 설명에서 (2) 가변 저항 소자(R)에 데이터를 리드 하는 동작을 설명하는 부분에서 상술한 바와 동일하다.
본 발명에 따른 반도체 장치의 동작 방법은 도 4의 반도체 장치와 비슷하게 반도체 장치의 전류 및 전력의 소모를 줄일 수 있다.
도 7은 본 발명의 일 실시예에 따른 마이크로프로세서(1000)의 구성도이다.
도 7에 도시된 바와 같이, 마이크로프로세서(Micro Processor Unit, 1000)는 다양한 외부 장치로부터 데이터를 받아서 처리한 후 그 결과를 외부 장치로 보내는 일련의 과정을 제어하고 조정하는 일을 수행할 수 있으며 기억부(1010), 연산부(1020) 및 제어부(1030)를 포함할 수 있다. 마이크로프로세서(1000)는 중앙 처리 장치(Central Processing Unit; CPU), 그래픽 처리 장치(Graphic Processing Unit; GPU), 디지털 신호 처리 장치(Digital Signal Processor; DSP), 어플리케이션 프로세서(Application Processor; AP) 등 각종 처리장치 일 수 있다.
기억부(1010)는 프로세서 레지스터(Processor register) 또는 레지스터(Register)로 마이크로프로세서(1000) 내에서 데이터를 저장하는 부분으로 데이터 레지스터, 주소 레지스터 및 부동 소수점 레지스터를 포함할 수 있으며 이외에 다양한 레지스터를 포함할 수 있다. 기억부(1010)는 연산부(1020)에서 연산을 수행하는 데이터나 수행결과 데이터, 수행을 위한 데이터가 저장되어 있는 주소를 일시적으로 저장하는 역할을 수행할 수 있다.
기억부(1010)는 전술한 반도체 장치의 실시예들 중 하나를 포함할 수 있다. 전술한 실시예에 따른 반도체 장치를 포함한 기억부(1010)는 가변 저항 소자(R), 스위칭 주파수 및 최소 진폭에 대응하는 정보를 저장하는 저장부, 저장부에 저장된 정보에 응답하여 구동전압을 생성하고 가변 저항 소자(R)의 양단에 인가하는 구동부를 포함할 수 있다. 저장된 정보를 이용해 구동전압을 생성하여 가변 저항 소자(R)에 인가하는 구동전압의 진폭을 최소화할 수 있다. 이를 통해, 기억부(1010)의 전류 및 전력 소모를 최소화할 수 있다. 본 실시예에 따른 기억부(1010)는 전류 및 전력 소모를 최소화할 수 있으므로 마이크로프로세서(1000)의 전류 및 전력 소모를 줄일 수 있다.
연산부(1020)는 마이크로프로세서(1000)의 내부에서 연산을 수행하는 부분으로 제어부(1030)가 명령을 해독한 결과에 따라서 여러 가지 사칙 연산 또는 논리 연산을 수행한다. 연산부(1020)는 하나 이상의 산술 논리 연산 장치(Arithmetic and Logic Unit; ALU)를 포함할 수 있다.
제어부(1030)는 기억부(1010)나 연산부(1020) 및 마이크로프로세서(1000) 외부 장치로부터의 신호를 수신 받아 명령의 추출이나 해독, 입력이나 출력의 제어 등을 하고, 프로그램으로 나타내어진 처리를 실행한다.
본 실시예에 따른 마이크로프로세서(1000)는 기억부(1010) 이외에 외부 장치로부터 입력되거나 외부 장치로 출력할 데이터를 임시 저장할 수 있는 캐시 메모리부(1040)를 추가로 포함할 수 있으며, 이 경우 버스 인터페이스(1050)를 통해 기억부(1010), 연산부(1020) 및 제어부(1030)와 데이터를 주고 받을 수 있다.
도 8은 본 발명의 일 실시예에 따른 프로세서(1100)의 구성도이다.
도 8에 도시된 바와 같이, 프로세서(1100)는 다양한 외부 장치로부터 데이터를 받아서 처리한 후 그 결과를 외부 장치로 보내는 일련의 과정을 제어하고 조정하는 일을 수행하는 마이크로프로세서 이외의 다양한 기능을 포함하여 성능 향상 및 다기능을 구현할 수 있으며 코어부(1110), 캐시 메모리부(1120) 및 버스 인터페이스(1130)를 포함할 수 있다. 본 실시예의 코어부(1110)는 외부 장치로부터 입력된 데이터를 산술 논리 연산하는 부분으로 기억부(1111), 연산부(1112), 제어부(1113)를 포함할 수 있다. 프로세서(1100)는 멀티 코어 프로세서(Multi Core Processor), 그래픽 처리 장치(Graphic Processing Unit; GPU), 어플리케이션 프로세서(Application Processor; AP) 등 각종 시스템 온 칩(System on Chip; SoC)일 수 있다.
기억부(1111)는 프로세서 레지스터(Processor register) 또는 레지스터(Register)로 프로세서(1100) 내에서 데이터를 저장하는 부분으로 데이터 레지스터, 주소 레지스터 및 부동 소수점 레지스터를 포함할 수 있으며 이외에 다양한 레지스터를 포함할 수 있다. 기억부(1111)는 연산부(1112)에서 연산을 수행하는 데이터나 수행결과 데이터, 수행을 위한 데이터가 저장되어 있는 주소를 일시적으로 저장하는 역할을 수행할 수 있다. 연산부(1112)는 프로세서(1100)의 내부에서 연산을 수행하는 부분으로 제어부(1113)가 명령을 해독한 결과에 따라서 여러 가지 사칙 연산 또는 논리 연산을 수행한다. 연산부(1112)는 하나 이상의 산술 놀리 연산 장치(Arithmetic and Logic Unit; ALU)를 포함할 수 있다. 제어부(1113)는 기억부(1111)나 연산부(1112) 및 프로세서(1100) 외부 장치로부터의 신호를 수신 받아 명령의 추출이나 해독, 입력이나 출력의 제어 등을 하고, 프로그램으로 나타내어진 처리를 실행한다.
캐시 메모리부(1120)는 고속으로 동작하는 코어부(1110)와는 달리 저속의 외부 장치의 데이터 처리 속도 차이를 보완하기 위해 임시로 데이터를 저장하는 부분으로 1차 저장부(1121), 2차 저장부(1122) 및 3차 저장부(1123)를 포함할 수 있다. 일반적으로 캐시 메모리부(1120)는 1차, 2차 저장부(1121, 1122)를 포함하며 고용량이 필요할 경우 3차 저장부(1123)를 포함할 수 있으며, 필요시 더 많은 저장부를 포함할 수 있다. 즉 캐시 메모리부(1120)가 포함하는 저장부의 개수는 설계에 따라 달라질 수 있다. 여기서, 1차, 2차, 3차 저장부(1121, 1122, 1123)의 데이터 저장 및 판별하는 처리 속도는 같을 수도 있고 다를 수도 있다. 각 저장부의 처리 속도가 다른 경우, 1차 저장부의 속도가 제일 빠를 수 있다. 캐시 메모리부의 1차 저장부(1121), 2차 저장부(1122) 및 3차 저장부(1123) 중 어느 하나 이상의 저장부는 전술한 반도체 장치의 실시예들 중 하나를 포함할 수 있다. 전술한 실시예에 따른 반도체 장치를 포함한 캐시 메모리부(1120)는 가변 저항 소자(R), 스위칭 주파수 및 최소 진폭에 대응하는 정보를 저장하는 저장부, 저장부에 저장된 정보에 응답하여 구동전압을 생성하고 가변 저항 소자(R)의 양단에 인가하는 구동부를 포함할 수 있다. 저장된 정보를 이용해 구동전압을 생성하여 가변 저항 소자(R)에 인가하는 구동전압의 진폭을 최소화할 수 있다. 이를 통해, 캐시 메모리부(1120)의 전류 및 전력 소모를 최소화할 수 있다. 본 실시예에 따른 캐시 메모리부(1120)는 전류 및 전력 소모를 최소화할 수 있으므로 프로세서(1100)의 전류 및 전력 소모를 줄일 수 있다. 도 8에는 1차, 2차, 3차 저장부(1121, 1122, 1123)가 모두 캐시 메모리부(1120)의 내부에 구성된 경우를 도시하였으나 캐시 메모리부(1120)의 1차, 2차, 3차 저장부(1121, 1122, 1123)는 모두 코어부(1110)의 외부에 구성될 수 있으며, 코어부(1110)와 외부 장치간의 처리 속도 차이를 보완할 수 있다. 또한, 캐시 메모리부(1120)의 1차 저장부(1121)는 코어부(1110)의 내부에 위치할 수 있으며 2차 저장부(1122) 및 3차 저장부(1123)는 코어부(1110)의 외부에 구성하여 처리 속도 보완을 위한 기능을 좀 더 강화시킬 수 있다.
버스 인터페이스(1430)는 코어부(1110)와 캐시 메모리부(1120)를 연결하여 데이터를 효율적으로 전송할 수 있게 해주는 부분이다.
본 실시예에 따른 프로세서(1100)는 다수의 코어부(1110)를 포함할 수 있으며 다수의 코어부(1110)가 캐시 메모리부(1120)를 공유할 수 있다. 다수의 코어부(1110)와 캐시 메모리부(1120)는 버스 인터페이스(1430)를 통해 연결될 수 있다. 다수의 코어부(1110)는 모두 상술한 코어부의 구성과 동일하게 구성될 수 있다. 다수의 코어부(1110)를 포함할 경우, 캐시 메모리부(1120)의 1차 저장부(1121)는 다수의 코어부(1110)의 개수에 대응하여 각각의 코어부(1110) 내에 구성되고 2차 저장부(1122)와 3차 저장부(1123)는 하나로 다수의 코어부(1110)의 외부에 버스 인터페이스(1430)를 통해 공유되도록 구성될 수 있다. 여기서, 1차 저장부(1121)의 처리 속도가 2차, 3차 저장부(1122, 1123)의 처리 속도보다 빠를 수 있다.
본 실시예에 따른 프로세서(1100)는 데이터를 저장하는 임베디드(Embedded) 메모리부(1140), 외부 장치와 유선 또는 무선으로 데이터를 송수신 할 수 있는 통신모듈부(1150), 외부 기억 장치를 구동하는 메모리 컨트롤부(1160), 외부 인터페이스 장치에 프로세서(1100)에서 처리된 데이터나 외부 입력장치에서 입력된 데이터를 가공하고 출력하는 미디어처리부(1170)를 추가로 포함할 수 있으며, 이 이외에도 다수의 모듈을 포함할 수 있다. 이 경우 추가된 다수의 모듈들은 버스 인터페이스(1430)를 통해 코어부(1110), 캐시 메모리부(1120) 및 상호간 데이터를 주고 받을 수 있다.
여기서 임베디드 메모리부(1140)는 휘발성 메모리뿐만 아니라 비휘발성 메모리를 포함할 수 있다. 휘발성 메모리는 DRAM(Dynamic Random Access Memory), Moblie DRAM, SRAM(Static Random Access Memory) 등을 포함할 수 있으며, 비휘발성 메모리는 ROM(Read Only Memory), Nor Flash Memory, NAND Flash Memory, 상변환 메모리(Phase Change Random Access Memory; PRAM), 저항 메모리(Resistive Random Access Memory;RRAM), 스핀 주입 메모리(Spin Transfer Torque Random Access Memory; STTRAM), 자기메모리(Magnetic Random Access Memory; MRAM) 등을 포함할 수 있다.
통신모듈부(1150)는 유선 네트워크와 연결할 수 있는 모듈과 무선 네트워크와 연결할 수 있는 모듈을 모두 포함할 수 있다. 유선 네트워크 모듈은 유선랜(Local Area Network; LAN), 유에스비(Universal Serial Bus; USB), 이더넷(Ethernet), 전력선통신(Power Line Communication; PLC) 등을 포함할 수 있으며, 무선 네트워크 모듈은 적외선 통신(Infrared Data Association; IrDA), 코드 분할 다중 접속(Code Division Multiple Access; CDMA), 시분할 다중 접속(Time Division Multiple Access; TDMA), 주파수 분할 다중 접속(Frequency Division Multiple Access; FDMA), 무선랜(Wireless LAN), 지그비(Zigbee), 유비쿼터스 센서 네트워크(Ubiquitous Sensor Network; USN), 블루투스(Bluetooth), RFID(Radio Frequency IDentification), 롱텀에볼루션(Long Term Evolution; LTE), 근거리 무선통신(Near Field Communication; NFC), 광대역 무선 인터넷(Wireless Broadband Internet; Wibro), 고속 하향 패킷 접속(High Speed Downlink Packet Access; HSDPA), 광대역 코드 분할 다중 접속(Wideband CDMA; WCDMA), 초광대역 통신(Ultra WideBand; UWB) 등을 포함할 수 있다.
메모리 컨트롤부(1160)는 프로세서(1100)와 서로 다른 통신 규격에 따라 동작하는 외부 저장 장치 사이에 전송되는 데이터를 관리하기 위한 것으로 각종 메모리 컨트롤러, IDE(Integrated Device Electronics), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), RAID(Redundant Array of Independent Disks), SSD(Solid State Disk), eSATA(External SATA), PCMCIA(Personal Computer Memory Card International Association), USB(Universal Serial Bus), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등을 제어하는 컨트롤러를 포함 할 수 있다.
미디어처리부(1170)는 프로세서(1100)에서 처리된 데이터나 외부 입력장치에서 입력된 데이터를 가공하여 영상, 음성 및 기타 형태로 전달되도록 외부 인터페이스 장치로 출력하는 그래픽 처리 장치(Graphics Processing Unit; GPU), 디지털 신호 처리 장치(Digital Signal Processor; DSP), 고선명 오디오(High Definition Audio; HD Audio), 고선명 멀티미디어 인터페이스(High Definition Multimedia Interface; HDMI) 컨트롤러 등을 포함할 수 있다.
도 9는 본 발명의 일 실시예에 따른 시스템(1200)의 구성도이다.
도 9에 도시된 바와 같이, 시스템(1200)은 데이터를 처리하는 장치로 데이터에 대하여 일련의 조작을 행하기 위해 입력, 처리, 출력, 통신, 저장 등을 수행할 수 있으며 프로세서(1210), 주기억 장치(1220), 보조기억 장치(1230), 인터페이스 장치(1240)를 포함할 수 있다. 본 실시예의 시스템은 컴퓨터(Computer), 서버(Server), PDA(Personal Digital Assistant), 휴대용 컴퓨터(Portable Computer), 웹 타블렛(Web Tablet), 무선 폰(Wireless Phone), 모바일 폰(Mobile Phone), 스마트 폰(Smart Phone), 디지털 뮤직 플레이어(Digital Music Player), PMP(Portable Multimedia Player), 카메라(Camera), 위성항법장치(Global Positioning System; GPS), 비디오 카메라(Video Camera), 음성 녹음기(Voice Recorder), 텔레매틱스(Telematics), AV시스템(Audio Visual System), 스마트 텔레비전(Smart Television) 등 프로세스를 사용하여 동작하는 각종 전자 시스템일 수 있다.
프로세서(1210)는 입력된 명령어의 해석과 시스템에 저장된 자료의 연산, 비교 등의 처리를 제어하는 시스템의 핵심적인 구성으로 마이크로프로세서(Micro Processor Unit; MPU), 중앙 처리 장치(Central Processing Unit; CPU), 싱글/멀티 코어 프로세서(Single/Multi Core Processor), 그래픽 처리 장치(Graphic Processing Unit; GPU), 어플리케이션 프로세서(Application Processor; AP), 디지털 신호 처리 장치(Digital Signal Processor; DSP) 등으로 구성할 일 수 있다.
주기억장치(1220)는 프로그램이 실행될 때 보조기억장치(1230)로부터 프로그램이나 자료를 이동시켜 실행시킬 수 있는 기억장소로 전원이 끊어져도 기억된 내용이 보존되며 전술한 실시예에 따른 반도체 장치를 포함할 수 있다. 주기억장치는 가변 저항 소자(R), 스위칭 주파수 및 최소 진폭에 대응하는 정보를 저장하는 저장부, 저장부에 저장된 정보에 응답하여 구동전압을 생성하고 가변 저항 소자(R)의 양단에 인가하는 구동부를 포함할 수 있다. 저장된 정보를 이용해 구동전압을 생성하여 가변 저항 소자(R)에 인가하는 구동전압의 진폭을 최소화할 수 있다. 이를 통해, 주기억장치(1220)의 전류 및 전력 소모를 최소화할 수 있다. 본 실시예에 따른 주기억장치(1220)는 전류 및 전력 소모를 최소화할 수 있으므로 시스템(1200)의 전류 및 전력 소모를 줄여 그 휴대성을 높일 수 있다. 더불어, 주기억장치(1220)는 전원이 꺼지면 모든 내용이 지워지는 휘발성 메모리 타입의 에스램(Static Random Access Memory; SRAM), 디램(Dynamic Random Access Memory) 등을 더 포함 할 수 있다. 이와는 다르게, 주기억장치(1220)는 본 발명의 실시예에 따른 반도체 장치를 포함하지 않고 전원이 꺼지면 모든 내용이 지워지는 휘발성 메모리 타입의 에스램(Static Random Access Memory; SRAM), 디램(Dynamic Random Access Memory) 등을 포함 할 수 있다.
보조기억장치(1230)는 프로그램 코드나 데이터를 보관하기 위한 기억장치를 말한다. 주기억장치(1220)보다 속도는 느리지만 많은 자료를 보관할 수 있으며 전술한 실시예에 따른 반도체 장치를 포함할 수 있다. 보조기억장치(1230)는 가변 저항 소자(R), 스위칭 주파수 및 최소 진폭에 대응하는 정보를 저장하는 저장부, 저장부에 저장된 정보에 응답하여 구동전압을 생성하고 가변 저항 소자(R)의 양단에 인가하는 구동부를 포함할 수 있다. 저장된 정보를 이용해 구동전압을 생성하여 가변 저항 소자(R)에 인가하는 구동전압의 진폭을 최소화할 수 있다. 이를 통해, 보조기억장치(1230)의 전류 및 전력 소모를 최소화할 수 있다. 본 실시예에 따른 보조기억장치(1230)는 전류 및 전력 소모를 최소화할 수 있으므로 시스템(1200)의 전류 및 전력 소모를 줄임으로써 휴대성을 높일 수 있다. 더불어, 보조기억장치(1230)는 자기를 이용한 자기테이프, 자기디스크, 빛을 이용한 레이져 디스크, 이들 둘을 이용한 광자기디스크, 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 데이터 저장 시스템(도 10의 1300 참조)을 더 포함할 수 있다. 이와는 다르게, 보조기억장치(1230)는 전술한 실시예의 반도체 장치를 포함하지 않고 자기를 이용한 자기테이프, 자기디스크, 빛을 이용한 레이져 디스크, 이들 둘을 이용한 광자기디스크, 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 데이터 저장 시스템(도 10의 1300 참조)들을 포함할 수 있다.
인터페이스 장치(1240)는 본 실시예의 시스템과 외부 장치의 명령 및 데이터 등을 교환하기 위한 것일 수 있으며, 키패드(keypad), 키보드(keyboard), 마우스(Mouse), 스피커(Speaker), 마이크(Mike), 표시장치(Display), 각종 휴먼 인터페이스 장치(Human Interface Device; HID)들 및 통신장치일 수 있다. 통신장치는 유선 네트워크와 연결할 수 있는 모듈과 무선 네트워크와 연결할 수 있는 모듈을 모두 포함할 수 있다. 유선 네트워크 모듈은 유선랜(Local Area Network; LAN), 유에스비(Universal Serial Bus; USB), 이더넷(Ethernet), 전력선통신(Power Line Communication; PLC) 등을 포함할 수 있으며, 무선 네트워크 모듈은 적외선 통신(Infrared Data Association; IrDA), 코드 분할 다중 접속(Code Division Multiple Access; CDMA), 시분할 다중 접속(Time Division Multiple Access; TDMA), 주파수 분할 다중 접속(Frequency Division Multiple Access; FDMA), 무선랜(Wireless LAN), 지그비(Zigbee), 유비쿼터스 센서 네트워크(Ubiquitous Sensor Network; USN), 블루투스(Bluetooth), RFID(Radio Frequency IDentification), 롱텀에볼루션(Long Term Evolution; LTE), 근거리 무선통신(Near Field Communication; NFC), 광대역 무선 인터넷(Wireless Broadband Internet; Wibro), 고속 하향 패킷 접속(High Speed Downlink Packet Access; HSDPA), 광대역 코드 분할 다중 접속(Wideband CDMA; WCDMA), 초광대역 통신(Ultra WideBand; UWB) 등을 포함할 수 있다.
도 10은 본 발명의 일 실시예에 따른 데이터 저장 시스템(1300)의 구성도이다.
도 10에 도시된 바와 같이, 데이터 저장 시스템(1300)은 데이터 저장을 위한 구성으로 비휘발성 특성을 가지는 저장 장치(1310), 이를 제어하는 컨트롤러(1320) 및 외부 장치와 연결하는 인터페이스(1330)를 포함할 수 있다. 데이터 저장 시스템(1300)은 하드 디스크(Hard Disk Drive; HDD), 광학 드라이브(Compact Disc Read Only Memory; CDROM), DVD(Digital Versatile Disc), 고상 디스크(Solid State Disk; SSD) 등의 디스크 형태와 USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 카드 형태일 수 있다.
컨트롤러(1320)는 저장 장치(1310)와 인터페이스(1330) 사이에서 데이터의 교환을 제어할 수 있다. 이를 위해 컨트롤러(1320)는 데이터 저장 시스템(1300) 외부에서 인터페이스(1330)를 통해 입력된 명령어들을 연산 및 처리하기 위한 프로세서(1321)를 포함할 수 있다.
인터페이스(1330)는 데이터 저장 시스템(1300)과 외부 장치간에 명령 및 데이터 등을 교환하기 위한 것으로 데이터 저장 시스템(1300)이 카드인 경우 USB(Universal Serial Bus Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF)와 호환되는 인터페이스 일 수 있다. 디스크 형태일 경우 IDE(Integrated Device Electronics), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), eSATA(External SATA), PCMCIA(Personal Computer Memory Card International Association), USB(Universal Serial Bus)와 호환되는 인터페이스일 수 있다.
본 실시예의 데이터 저장 시스템(1300)은 외부 장치와의 인터페이스, 컨트롤러, 및 시스템의 다양화, 고성능화에 따라 인터페이스(1330)와 저장 장치(1310)간의 데이터의 전달을 효율적으로 하기 위한 임시 저장 장치(1340)를 포함할 수 있다. 저장 장치(1310) 및 데이터를 임시로 저장하는 임시 저장 장치(1340)는 [전술한 실시예에 따른 반도체 장치를 포함할 수 있다. 저장 장치(1310) 또는 임시 저장 장치(1340)는 가변 저항 소자(R), 스위칭 주파수 및 최소 진폭에 대응하는 정보를 저장하는 저장부, 저장부에 저장된 정보에 응답하여 구동전압을 생성하고 가변 저항 소자(R)의 양단에 인가하는 구동부를 포함할 수 있다. 저장된 정보를 이용해 구동전압을 생성하여 가변 저항 소자(R)에 인가하는 구동전압의 진폭을 최소화할 수 있다. 이를 통해, 저장 장치(1310) 또는 임시 저장 장치(1340)의 전류 및 전력 소모를 최소화할 수 있다. 본 실시예에 따른 저장 장치(1310) 또는 임시 저장 장치(1340)는 전류 및 전력 소모를 최소화할 수 있으므로 데이터 저장 시스템(1300)의 전류 및 전력 소모를 줄이고, 이로 인해 데이터 저장 시스템(1300)의 휴대성을 높일 수 있다.
도 11는 본 발명의 일 실시예에 따른 메모리 시스템(1400)의 구성도이다.
도 11에 도시된 바와 같이, 메모리 시스템(1400)은 데이터 저장을 위한 구성으로 비휘발성 특성을 가지는 메모리(1410), 이를 제어하는 메모리 컨트롤러(1420) 및 외부 장치와 연결하는 인터페이스(1430)를 포함할 수 있다. 메모리 시스템(1400)은 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 카드 형태일 수 있다.
데이터를 저장하는 메모리(1410)는 전술한 실시예에 따른 반도체 장치를 포함할 수 있다. 메모리(1410)는 가변 저항 소자(R), 스위칭 주파수 및 최소 진폭에 대응하는 정보를 저장하는 저장부, 저장부에 저장된 정보에 응답하여 구동전압을 생성하고 가변 저항 소자(R)의 양단에 인가하는 구동부를 포함할 수 있다. 저장된 정보를 이용해 구동전압을 생성하여 가변 저항 소자(R)에 인가하는 구동전압의 진폭을 최소화할 수 있다. 이를 통해, 메모리(1410)의 전류 및 전력 소모를 최소화할 수 있다. 본 실시예에 따른 메모리(1410)는 전류 및 전력 소모를 최소화할 수 있으므로 메모리 시스템(1400)의 전류 및 전력 소모를 줄이고, 이로 인해 메모리 시스템(1400)의 휴대성을 높일 수 있다. 더불어, 본 실시예의 메모리는 비휘발성인 특성을 가지는 ROM(Read Only Memory), Nor Flash Memory, NAND Flash Memory, 상변환 메모리(Phase Change Random Access Memory; PRAM), 저항 메모리(Resistive Random Access Memory;RRAM), 자기메모리(Magnetic Random Access Memory; MRAM) 등을 더 포함할 수 있다.
메모리 컨트롤러(1420)는 메모리(1410)와 인터페이스(1430) 사이에서 데이터의 교환을 제어할 수 있다. 이를 위해 메모리 컨트롤러(1420)는 메모리 시스템(1400) 외부에서 인터페이스(1430)를 통해 입력된 명령어들을 연산 및 처리하기 위한 프로세서(1421)를 포함할 수 있다.
인터페이스(1430)는 메모리 시스템(1400)과 외부 장치간에 명령 및 데이터 등을 교환하기 위한 것으로 USB(Universal Serial Bus), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF)와 호환될 수 있다.
본 실시예의 메모리 시스템(1400)은 외부 장치와의 인터페이스, 메모리 컨트롤러, 및 메모리 시스템의 다양화, 고성능화에 따라 인터페이스(1430)와 메모리(1410)간의 데이터의 입출력을 효율적으로 전달하기 위한 버퍼 메모리(1440)를 포함할 수 있다. 데이터를 임시로 저장하는 버퍼 메모리(1440)는 전술한 실시예에 따른 반도체 장치를 포함할 수 있다. 버퍼 메모리(1440)는 가변 저항 소자(R), 스위칭 주파수 및 최소 진폭에 대응하는 정보를 저장하는 저장부, 저장부에 저장된 정보에 응답하여 구동전압을 생성하고 가변 저항 소자(R)의 양단에 인가하는 구동부를 포함할 수 있다. 저장된 정보를 이용해 구동전압을 생성하여 가변 저항 소자(R)에 인가하는 구동전압의 진폭을 최소화할 수 있다. 이를 통해, 버퍼 메모리(1440)의 전류 및 전력 소모를 최소화할 수 있다. 본 실시예에 따른 버퍼 메모리(1440)는 전류 및 전력 소모를 최소화할 수 있으므로 메모리 시스템(1400)의 전류 및 전력 소모를 줄이고, 이로 인해 메모리 시스템(1400)의 휴대성을 높일 수 있다. 더불어, 본 실시예의 버퍼 메모리(1440)는 휘발성인 특성을 가지는 SRAM(Static Random Access Memory), DRAM(Dynamic Random Access Memory), 비휘발성인 특성을 가지는 상변환 메모리(Phase Change Random Access Memory; PRAM), 저항 메모리(Resistive Random Access Memory;RRAM), 스핀 주입 메모리(Spin Transfer Torque Random Access Memory; STTRAM), 자기메모리(Magnetic Random Access Memory; MRAM) 등을 더 포함할 수 있다. 이와는 다르게, 버퍼 메모리는 전술한 실시예의 반도체 장치를 포함하지 않고 휘발성인 특성을 가지는 SRAM(Static Random Access Memory), DRAM(Dynamic Random Access Memory), 비휘발성인 특성을 가지는 상변환 메모리(Phase Change Random Access Memory; PRAM), 저항 메모리(Resistive Random Access Memory;RRAM), 스핀 주입 메모리(Spin Transfer Torque Random Access Memory; STTRAM), 자기메모리(Magnetic Random Access Memory; MRAM) 등을 포함할 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
Claims (32)
- 양단에 흐르는 전류에 응답하여 저항값이 변경되는 가변 저항 소자;
상기 가변 저항 소자의 저항값을 변경하기 위해 상기 가변 저항 소자의 양단에 인가해야 하는 전압의 진폭을 최소로 만드는 스위칭 주파수에 대응하는 스위칭 주파수 정보 및 상기 최소 진폭에 대응하는 스위칭 진폭 정보를 저장하는 정보 저장부; 및
상기 스위칭 주파수 정보 및 상기 스위칭 진폭 정보에 응답하여 상기 스위칭 주파수 및 상기 최소 진폭을 갖는 구동전압을 생성하여 상기 가변 저항 소자의 양단에 인가하는 구동부
를 포함하는 반도체 장치.
- 제 1항에 있어서,
상기 가변 저항 소자는 제1저항값을 가지는 제1상태 또는 상기 제1저항값보다 높은 제2저항값을 가지는 제2상태를 가지며,
상기 스위칭 주파수는 상기 가변 저항 소자를 상기 제1상태에서 상기 제2상태로 스위칭하기 위해 상기 가변 저항 소자의 양단에 인가해야 하는 전압의 진폭을 최소로 만드는 주파수이고,
상기 최소 진폭은 상기 가변 저항 소자의 양단에 인가하는 전압이 상기 스위칭 주파수를 가질 때 상기 가변 저항 소자를 상기 제1상태에서 상기 제2상태로 스위칭하기 위해 필요한 최소의 진폭인 반도체 장치.
- 제 1항에 있어서,
상기 구동전압의 파형은 펄스파 및 사각파 중 하나의 형태를 갖는 반도체 장치.
- 제 1항에 있어서,
상기 구동부는
상기 스위칭 주파수 정보 및 상기 스위칭 진폭 정보에 응답하여 상기 스위칭 주파수 및 상기 최소 진폭을 갖는 구동전압을 생성하는 전압 생성부; 및
상기 가변 저항 소자의 저항값을 변경하는 경우 상기 구동전압을 상기 가변 저항 소자의 양단에 제1방향 또는 상기 제1방향과 반대인 제2방향으로 인가하는 전압 인가부
를 포함하는 반도체 장치.
- 제 1항에 있어서,
상기 가변 저항 소자는
금속 산화물, 상변화 물질 및 두 개의 자성층 사이에 터널 베리어층이 개재된 구조물 중 하나 이상을 포함하는 반도체 장치.
- 저장된 데이터의 값에 따라 저항값이 결정되는 가변 저항 소자;
상기 가변 저항 소자의 저항값을 변경하기 위해 상기 가변 저항 소자의 양단에 인가해야 하는 전압의 진폭을 최소로 만드는 스위칭 주파수에 대응하는 스위칭 주파수 정보 및 상기 최소 진폭에 대응하는 스위칭 진폭 정보를 저장하는 정보 저장부;
상기 스위칭 주파수 정보 및 상기 스위칭 진폭 정보에 응답하여 상기 스위칭 주파수 및 상기 최소 진폭을 갖는 구동전압을 생성하는 전압 생성부; 및
라이트 동작시 상기 가변 저항 소자에 라이트할 데이터의 값에 따라 결정되는 방향으로 상기 구동전압을 상기 가변 저항 소자의 양단에 인가하는 액세스 제어부
를 포함하는 반도체 장치.
- 제 6항에 있어서,
상기 가변 저항 소자는 제1저항값을 가지는 제1상태 또는 상기 제1저항값보다 높은 제2저항값을 가지는 제2상태를 가지며,
상기 스위칭 주파수는 상기 가변 저항 소자를 상기 제1상태에서 상기 제2상태로 스위칭하기 위해 상기 가변 저항 소자의 양단에 인가해야 하는 전압의 진폭을 최소로 만드는 주파수이고,
상기 최소 진폭은 상기 가변 저항 소자의 양단에 인가하는 전압이 상기 스위칭 주파수를 가질 때 상기 가변 저항 소자를 상기 제1상태에서 상기 제2상태로 스위칭하기 위해 필요한 최소의 진폭인 반도체 장치.
- 제 7항에 있어서,
상기 가변 저항 소자는
제1데이터를 저장하는 경우 상기 제1상태를 갖고, 상기 제1데이터와 다른 제2데이터를 저장하는 경우 상기 제2상태를 갖는 반도체 장치.
- 제 8항에 있어서,
상기 액세스 제어부는
상기 가변 저항 소자에 제1데이터를 라이트하는 경우 상기 구동전압을 상기 가변 저항 소자의 양단에 제1방향으로 인가하고, 상기 가변 저항 소자에 상기 제2데이터를 라이트하는 경우 상기 구동전압을 상기 가변 저항 소자의 양단에 상기 제1방향과 반대인 제2방향으로 인가하는 반도체 장치.
- 제 6항에 있어서,
상기 액세스 제어부는
리드 동작시 상기 가변 저항 소자에 소정의 전류량을 갖는 정전류를 흘리는 반도체 장치.
- 제 6항에 있어서,
상기 구동전압의 파형은 펄스파 및 사각파 중 하나의 형태를 갖는 반도체 장치.
- 제 6항에 있어서,
상기 가변 저항 소자는
금속 산화물, 상변화 물질 및 두 개의 자성층 사이에 터널 베리어층이 개재된 구조물 중 하나 이상을 포함하는 반도체 장치.
- 양단에 흐르는 전류에 응답하여 저항값이 변경되는 가변 저항 소자를 포함하는 반도체 장치의 동작 방법에 있어서,
상기 가변 저항 소자의 저항값을 변경하기 위해 상기 가변 저항 소자의 양단에 인가해야 하는 전압의 진폭을 최소로 만드는 스위칭 주파수와 상기 최소 진폭을 검출하는 단계;
상기 스위칭 주파수에 대응하는 스위칭 주파수 정보 및 상기 최소 진폭에 대응하는 스위칭 진폭 정보를 저장하는 단계;
상기 스위칭 주파수 정보 및 상기 스위칭 진폭 정보에 응답하여 상기 스위칭 주파수 및 상기 최소 진폭을 갖는 구동전압을 생성하는 단계; 및
상기 구동전압을 상기 가변 저항 소자의 양단에 인가하는 단계
를 포함하는 반도체 장치의 동작 방법.
- 제 13항에 있어서,
상기 가변 저항 소자는 제1저항값을 가지는 제1상태 또는 상기 제1저항값보다 높은 제2저항값을 가지는 제2상태를 가지며,
상기 스위칭 주파수는 상기 가변 저항 소자를 상기 제1상태에서 상기 제2상태로 스위칭하기 위해 상기 가변 저항 소자의 양단에 인가해야 하는 전압의 진폭을 최소로 만드는 주파수이고,
상기 최소 진폭은 상기 가변 저항 소자의 양단에 인가하는 전압이 상기 스위칭 주파수를 가질 때 상기 가변 저항 소자를 상기 제1상태에서 상기 제2상태로 스위칭하기 위해 필요한 최소의 진폭인 반도체 장치의 동작 방법.
- 제 13항에 있어서,
상기 가변 저항 소자는
금속 산화물, 상변화 물질 및 두 개의 자성층 사이에 터널 베리어층이 개재된 구조물 중 하나 이상을 포함하는 반도체 장치의 동작 방법.
- 저장된 데이터의 값에 따라 저항값이 결정되는 가변 저항 소자를 포함하는 반도체 장치의 동작 방법에 있어서,
상기 가변 저항 소자의 저항값을 변경하기 위해 상기 가변 저항 소자의 양단에 인가해야 하는 전압의 진폭을 최소로 만드는 스위칭 주파수와 상기 최소 진폭을 검출하는 단계;
상기 스위칭 주파수에 대응하는 스위칭 주파수 정보 및 상기 최소 진폭에 대응하는 스위칭 진폭 정보를 저장하는 단계; 및
상기 스위칭 주파수 정보 및 상기 스위칭 진폭 정보에 응답하여 생성된 상기 스위칭 주파수 및 상기 최소 진폭을 갖는 구동전압을 상기 가변 저항 소자의 양단에 인가하거나 소정의 전류량을 갖는 리드전류를 상기 가변 저항 소자에 인가하는 단계
를 포함하는 반도체 장치의 동작 방법.
- 제 16항에 있어서,
상기 가변 저항 소자는 제1저항값을 가지는 제1상태 또는 상기 제1저항값보다 높은 제2저항값을 가지는 제2상태를 가지며,
상기 스위칭 주파수는 상기 가변 저항 소자를 상기 제1상태에서 상기 제2상태로 스위칭하기 위해 상기 가변 저항 소자의 양단에 인가해야 하는 전압의 진폭을 최소로 만드는 주파수이고,
상기 최소 진폭은 상기 가변 저항 소자의 양단에 인가하는 전압이 상기 스위칭 주파수를 가질 때 상기 가변 저항 소자를 상기 제1상태에서 상기 제2상태로 스위칭하기 위해 필요한 최소의 진폭인 반도체 장치의 동작 방법.
- 제 17항에 있어서,
상기 가변 저항 소자는
제1데이터를 저장하는 경우 상기 제1상태를 갖고, 상기 제1데이터와 다른 제2데이터를 저장하는 경우 상기 제2상태를 갖는 반도체 장치의 동작 방법.
- 제 18항에 있어서,
상기 구동전압 또는 제2구동전압을 인가하는 단계는
라이트 동작시 상기 스위칭 주파수 정보 및 상기 스위칭 진폭 정보에 응답하여 상기 스위칭 주파수 및 스위칭 진폭 정보에 응답하여 상기 스위칭 주파수 및 상기 최소 진폭을 갖는 상기 구동전압을 생성하는 단계; 및
상기 가변 저항 소자에 라이트할 데이터의 값에 따라 결정되는 방향으로 상기 구동전압을 상기 가변 저항 소자의 양단에 인가하는 단계
를 포함하는 반도체 장치의 동작 방법.
- 제 19항에 있어서,
상기 구동전압을 인가하는 단계는
상기 가변 저항 소자에 제1데이터를 라이트하는 경우 상기 구동전압을 상기 가변 저항 소자의 양단에 제1방향으로 인가하고, 상기 가변 저항 소자에 상기 제2데이터를 라이트하는 경우 상기 구동전압을 상기 가변 저항 소자의 양단에 상기 제1방향과 반대인 제2방향으로 인가하는 반도체 장치의 동작 방법.
- 제 18항에 있어서,
상기 구동전압 또는 제2구동전압을 인가하는 단계는
리드 동작시 상기 가변 저항 소자에 소정의 전류량을 갖는 상기 리드전류를 흘리는 반도체 장치의 동작 방법.
- 제 16항에 있어서,
상기 가변 저항 소자는
금속 산화물, 상변화 물질 및 두 개의 자성층 사이에 터널 베리어층이 개재된 구조물 중 하나 이상을 포함하는 반도체 장치의 동작 방법.
- 외부로부터 명령을 포함하는 신호를 수신받아 상기 명령의 추출이나 해독, 입력이나 출력의 제어를 수행하는 제어부;
상기 제어부가 명령을 해독한 결과에 따라서 연산을 수행하는 연산부; 및
상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 및 상기 연산을 수행하는 데이터의 주소 중 하나 이상을 저장하는 기억부를 포함하고,
상기 기억부는
저장된 데이터의 값에 따라 저항값이 결정되는 가변 저항 소자;
상기 가변 저항 소자의 저항값을 변경하기 위해 상기 가변 저항 소자의 양단에 인가해야 하는 전압의 진폭을 최소로 만드는 스위칭 주파수에 대응하는 스위칭 주파수 정보 및 상기 최소 진폭에 대응하는 스위칭 진폭 정보를 저장하는 정보 저장부;
상기 스위칭 주파수 정보 및 상기 스위칭 진폭 정보에 응답하여 상기 스위칭 주파수 및 상기 최소 진폭을 갖는 구동전압을 생성하는 전압 생성부; 및
라이트 동작시 상기 가변 저항 소자에 라이트할 데이터의 값에 따라 결정되는 방향으로 상기 구동전압을 상기 가변 저항 소자의 양단에 인가하는 액세스 제어부
를 포함하는 마이크로프로세서.
- 제 23항에 있어서,
상기 가변 저항 소자는 제1저항값을 가지는 제1상태 또는 상기 제1저항값보다 높은 제2저항값을 가지는 제2상태를 가지며,
상기 스위칭 주파수는 상기 가변 저항 소자를 상기 제1상태에서 상기 제2상태로 스위칭하기 위해 상기 가변 저항 소자의 양단에 인가해야 하는 전압의 진폭을 최소로 만드는 주파수이고,
상기 최소 진폭은 상기 가변 저항 소자의 양단에 인가하는 전압이 상기 스위칭 주파수를 가질 때 상기 가변 저항 소자를 상기 제1상태에서 상기 제2상태로 스위칭하기 위해 필요한 최소의 진폭인 마이크로프로세서.
- 외부로부터 입력된 명령에 따라 데이터를 이용하여 상기 명령에 대응하는 연산을 수행하는 코어부;
상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 및 상기 연산을 수행하는 데이터의 주소 중 하나 이상을 저장하는 캐시 메모리부; 및
상기 코어부와 상기 캐시 메모리부 사이에 연결되고, 상기 코어부와 상기 캐시 메모리부 사이에 데이터를 전송하는 버스 인터페이스를 포함하고,
상기 캐시 메모리부는
저장된 데이터의 값에 따라 저항값이 결정되는 가변 저항 소자;
상기 가변 저항 소자의 저항값을 변경하기 위해 상기 가변 저항 소자의 양단에 인가해야 하는 전압의 진폭을 최소로 만드는 스위칭 주파수에 대응하는 스위칭 주파수 정보 및 상기 최소 진폭에 대응하는 스위칭 진폭 정보를 저장하는 정보 저장부;
상기 스위칭 주파수 정보 및 상기 스위칭 진폭 정보에 응답하여 상기 스위칭 주파수 및 상기 최소 진폭을 갖는 구동전압을 생성하는 전압 생성부; 및
라이트 동작시 상기 가변 저항 소자에 라이트할 데이터의 값에 따라 결정되는 방향으로 상기 구동전압을 상기 가변 저항 소자의 양단에 인가하는 액세스 제어부
를 포함하는 프로세서.
- 제 25항에 있어서,
상기 가변 저항 소자는 제1저항값을 가지는 제1상태 또는 상기 제1저항값보다 높은 제2저항값을 가지는 제2상태를 가지며,
상기 스위칭 주파수는 상기 가변 저항 소자를 상기 제1상태에서 상기 제2상태로 스위칭하기 위해 상기 가변 저항 소자의 양단에 인가해야 하는 전압의 진폭을 최소로 만드는 주파수이고,
상기 최소 진폭은 상기 가변 저항 소자의 양단에 인가하는 전압이 상기 스위칭 주파수를 가질 때 상기 가변 저항 소자를 상기 제1상태에서 상기 제2상태로 스위칭하기 위해 필요한 최소의 진폭인 프로세서.
- 외부로부터 입력된 명령을 해석하고 상기 명령을 해석한 결과에 따라 정보의 연산을 제어하는 프로세서;
상기 명령을 해석하기 위한 프로그램, 상기 정보를 저장하기 위한 보조기억장치;
상기 프로그램을 실행할 때 상기 프로세서가 상기 프로그램 및 상기 정보를 이용해 상기 연산을 수행할 수 있도록 상기 보조기억장치로부터 상기 프로그램 및 상기 정보를 이동시켜 저장하는 주기억장치; 및
상기 프로세서, 상기 보조기억장치 및 상기 주기억장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스 장치를 포함하고,
상기 보조기억장치 및 상기 주기억장치 중 하나 이상은
저장된 데이터의 값에 따라 저항값이 결정되는 가변 저항 소자;
상기 가변 저항 소자의 저항값을 변경하기 위해 상기 가변 저항 소자의 양단에 인가해야 하는 전압의 진폭을 최소로 만드는 스위칭 주파수에 대응하는 스위칭 주파수 정보 및 상기 최소 진폭에 대응하는 스위칭 진폭 정보를 저장하는 정보 저장부;
상기 스위칭 주파수 정보 및 상기 스위칭 진폭 정보에 응답하여 상기 스위칭 주파수 및 상기 최소 진폭을 갖는 구동전압을 생성하는 전압 생성부; 및
라이트 동작시 상기 가변 저항 소자에 라이트할 데이터의 값에 따라 결정되는 방향으로 상기 구동전압을 상기 가변 저항 소자의 양단에 인가하는 액세스 제어부
를 포함하는 시스템.
- 제 27항에 있어서,
상기 가변 저항 소자는 제1저항값을 가지는 제1상태 또는 상기 제1저항값보다 높은 제2저항값을 가지는 제2상태를 가지며,
상기 스위칭 주파수는 상기 가변 저항 소자를 상기 제1상태에서 상기 제2상태로 스위칭하기 위해 상기 가변 저항 소자의 양단에 인가해야 하는 전압의 진폭을 최소로 만드는 주파수이고,
상기 최소 진폭은 상기 가변 저항 소자의 양단에 인가하는 전압이 상기 스위칭 주파수를 가질 때 상기 가변 저항 소자를 상기 제1상태에서 상기 제2상태로 스위칭하기 위해 필요한 최소의 진폭인 시스템.
- 데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 저장 장치;
외부로부터 입력된 명령에 따라 상기 저장 장치의 데이터 입출력을 제어하는 컨트롤러;
상기 저장 장치와 외부 사이에 교환되는 데이터를 임시로 저장하는 임시 저장 장치; 및
상기 저장 장치, 상기 컨트롤러 및 상기 임시 저장 장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고,
상기 저장 장치 및 상기 임시 저장 장치 중 하나 이상은
저장된 데이터의 값에 따라 저항값이 결정되는 가변 저항 소자;
상기 가변 저항 소자의 저항값을 변경하기 위해 상기 가변 저항 소자의 양단에 인가해야 하는 전압의 진폭을 최소로 만드는 스위칭 주파수에 대응하는 스위칭 주파수 정보 및 상기 최소 진폭에 대응하는 스위칭 진폭 정보를 저장하는 정보 저장부;
상기 스위칭 주파수 정보 및 상기 스위칭 진폭 정보에 응답하여 상기 스위칭 주파수 및 상기 최소 진폭을 갖는 구동전압을 생성하는 전압 생성부; 및
라이트 동작시 상기 가변 저항 소자에 라이트할 데이터의 값에 따라 결정되는 방향으로 상기 구동전압을 상기 가변 저항 소자의 양단에 인가하는 액세스 제어부
를 포함하는 데이터 저장 시스템.
- 제 29항에 있어서,
상기 가변 저항 소자는 제1저항값을 가지는 제1상태 또는 상기 제1저항값보다 높은 제2저항값을 가지는 제2상태를 가지며,
상기 스위칭 주파수는 상기 가변 저항 소자를 상기 제1상태에서 상기 제2상태로 스위칭하기 위해 상기 가변 저항 소자의 양단에 인가해야 하는 전압의 진폭을 최소로 만드는 주파수이고,
상기 최소 진폭은 상기 가변 저항 소자의 양단에 인가하는 전압이 상기 스위칭 주파수를 가질 때 상기 가변 저항 소자를 상기 제1상태에서 상기 제2상태로 스위칭하기 위해 필요한 최소의 진폭인 데이터 저장 시스템.
- 데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 메모리;
외부로부터 입력된 명령에 따라 상기 저장 장치의 데이터 입출력을 제어하는 메모리 컨트롤러;
상기 저장 장치와 외부 사이에 교환되는 데이터를 버퍼링하기 위한 버퍼 메모리; 및
상기 저장 장치, 상기 메모리 컨트롤러 및 상기 버퍼 메모리 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고,
상기 메모리 및 상기 버퍼 메모리 중 하나 이상은
저장된 데이터의 값에 따라 저항값이 결정되는 가변 저항 소자;
상기 가변 저항 소자의 저항값을 변경하기 위해 상기 가변 저항 소자의 양단에 인가해야 하는 전압의 진폭을 최소로 만드는 스위칭 주파수에 대응하는 스위칭 주파수 정보 및 상기 최소 진폭에 대응하는 스위칭 진폭 정보를 저장하는 정보 저장부;
상기 스위칭 주파수 정보 및 상기 스위칭 진폭 정보에 응답하여 상기 스위칭 주파수 및 상기 최소 진폭을 갖는 구동전압을 생성하는 전압 생성부; 및
라이트 동작시 상기 가변 저항 소자에 라이트할 데이터의 값에 따라 결정되는 방향으로 상기 구동전압을 상기 가변 저항 소자의 양단에 인가하는 액세스 제어부
를 포함하는 메모리 시스템.
- 제 31항에 있어서,
상기 가변 저항 소자는 제1저항값을 가지는 제1상태 또는 상기 제1저항값보다 높은 제2저항값을 가지는 제2상태를 가지며,
상기 스위칭 주파수는 상기 가변 저항 소자를 상기 제1상태에서 상기 제2상태로 스위칭하기 위해 상기 가변 저항 소자의 양단에 인가해야 하는 전압의 진폭을 최소로 만드는 주파수이고,
상기 최소 진폭은 상기 가변 저항 소자의 양단에 인가하는 전압이 상기 스위칭 주파수를 가질 때 상기 가변 저항 소자를 상기 제1상태에서 상기 제2상태로 스위칭하기 위해 필요한 최소의 진폭인 메모리 시스템.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130022111A KR102033974B1 (ko) | 2013-02-28 | 2013-02-28 | 반도체 장치, 프로세서, 시스템 및 반도체 장치의 동작 방법 |
| US14/191,182 US9401204B2 (en) | 2013-02-28 | 2014-02-26 | Electronic device and method for operating electronic device |
| US15/203,716 US9865344B2 (en) | 2013-02-28 | 2016-07-06 | Electronic device and method for operating electronic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130022111A KR102033974B1 (ko) | 2013-02-28 | 2013-02-28 | 반도체 장치, 프로세서, 시스템 및 반도체 장치의 동작 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140107913A true KR20140107913A (ko) | 2014-09-05 |
| KR102033974B1 KR102033974B1 (ko) | 2019-10-18 |
Family
ID=51389449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130022111A KR102033974B1 (ko) | 2013-02-28 | 2013-02-28 | 반도체 장치, 프로세서, 시스템 및 반도체 장치의 동작 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US9401204B2 (ko) |
| KR (1) | KR102033974B1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102111510B1 (ko) * | 2014-04-10 | 2020-05-19 | 에스케이하이닉스 주식회사 | 전자 장치 |
| KR20160073847A (ko) * | 2014-12-17 | 2016-06-27 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
| US10650621B1 (en) | 2016-09-13 | 2020-05-12 | Iocurrents, Inc. | Interfacing with a vehicular controller area network |
| US11152497B2 (en) * | 2018-10-24 | 2021-10-19 | Semiconductor Components Industries, Llc | Variable resistance to reduce gate votlage oscillations in gallium nitride transistors |
| KR20210127559A (ko) * | 2020-04-14 | 2021-10-22 | 에스케이하이닉스 주식회사 | 가변 저항층을 포함하는 반도체 장치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100805839B1 (ko) * | 2006-08-29 | 2008-02-21 | 삼성전자주식회사 | 고전압 발생기를 공유하는 플래시 메모리 장치 |
| KR20100012481A (ko) * | 2008-07-29 | 2010-02-08 | 삼성전자주식회사 | 스위칭 가변 저항부를 구비한 반도체 집적회로 |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950007445B1 (ko) | 1992-10-30 | 1995-07-11 | 현대전자산업주식회사 | 반도체 메모리의 기준전압 발생기 |
| KR100885365B1 (ko) * | 2003-12-26 | 2009-02-26 | 파나소닉 주식회사 | 메모리회로 |
| KR100613446B1 (ko) | 2004-09-22 | 2006-08-21 | 주식회사 하이닉스반도체 | 내부전압 발생회로 |
| KR100712596B1 (ko) | 2005-07-25 | 2007-04-30 | 삼성전자주식회사 | 플래시 메모리 장치의 리페어 및 트리밍 방법 및 장치 |
| JP4594878B2 (ja) * | 2006-02-23 | 2010-12-08 | シャープ株式会社 | 可変抵抗素子の抵抗制御方法及び不揮発性半導体記憶装置 |
| US7760539B2 (en) * | 2006-06-16 | 2010-07-20 | Panasonic Corporation | Nonvolatile memory device |
| US8009476B2 (en) * | 2006-09-19 | 2011-08-30 | Samsung Electronics Co., Ltd. | Semiconductor memory device using variable resistor |
| JP4088323B1 (ja) * | 2006-12-06 | 2008-05-21 | シャープ株式会社 | 不揮発性半導体記憶装置 |
| JP4088324B1 (ja) * | 2006-12-08 | 2008-05-21 | シャープ株式会社 | 不揮発性半導体記憶装置 |
| JP4365873B2 (ja) * | 2007-06-06 | 2009-11-18 | 株式会社東芝 | 電圧供給回路および半導体記憶装置 |
| JP5230181B2 (ja) * | 2007-12-07 | 2013-07-10 | パナソニック株式会社 | エネルギー伝達装置およびエネルギー伝達制御用半導体装置 |
| US7838341B2 (en) * | 2008-03-14 | 2010-11-23 | Ovonyx, Inc. | Self-aligned memory cells and method for forming |
| US7894248B2 (en) | 2008-09-12 | 2011-02-22 | Grandis Inc. | Programmable and redundant circuitry based on magnetic tunnel junction (MTJ) |
| JP4653833B2 (ja) * | 2008-11-04 | 2011-03-16 | シャープ株式会社 | 不揮発性半導体記憶装置及びその制御方法 |
| JP5462490B2 (ja) * | 2009-01-19 | 2014-04-02 | 株式会社日立製作所 | 半導体記憶装置 |
| JP5166322B2 (ja) | 2009-03-03 | 2013-03-21 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
| JP5178637B2 (ja) * | 2009-06-18 | 2013-04-10 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| KR101354359B1 (ko) * | 2009-12-22 | 2014-01-22 | 엘지디스플레이 주식회사 | 표시장치 |
| KR101652826B1 (ko) * | 2010-01-08 | 2016-08-31 | 삼성전자주식회사 | 반도체 소자 및 그 구동 방법 |
| KR20120010052A (ko) * | 2010-07-23 | 2012-02-02 | 삼성전자주식회사 | 이퀄라이징 기능을 갖는 저항성 메모리 및 이를 포함하는 3차원 반도체 장치 |
| JP5614150B2 (ja) * | 2010-07-29 | 2014-10-29 | ソニー株式会社 | 抵抗変化型メモリデバイス |
| JP5269151B2 (ja) * | 2011-06-09 | 2013-08-21 | シャープ株式会社 | 半導体記憶装置 |
| US8681530B2 (en) * | 2011-07-29 | 2014-03-25 | Intermolecular, Inc. | Nonvolatile memory device having a current limiting element |
| KR20130030616A (ko) * | 2011-09-19 | 2013-03-27 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 |
| JP5250726B1 (ja) * | 2011-12-02 | 2013-07-31 | パナソニック株式会社 | 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置 |
-
2013
- 2013-02-28 KR KR1020130022111A patent/KR102033974B1/ko active IP Right Grant
-
2014
- 2014-02-26 US US14/191,182 patent/US9401204B2/en active Active
-
2016
- 2016-07-06 US US15/203,716 patent/US9865344B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100805839B1 (ko) * | 2006-08-29 | 2008-02-21 | 삼성전자주식회사 | 고전압 발생기를 공유하는 플래시 메모리 장치 |
| KR20100012481A (ko) * | 2008-07-29 | 2010-02-08 | 삼성전자주식회사 | 스위칭 가변 저항부를 구비한 반도체 집적회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140244945A1 (en) | 2014-08-28 |
| US9401204B2 (en) | 2016-07-26 |
| KR102033974B1 (ko) | 2019-10-18 |
| US20160314835A1 (en) | 2016-10-27 |
| US9865344B2 (en) | 2018-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10896702B2 (en) | Electronic device and method for driving the same | |
| CN108154894B (zh) | 电子设备 | |
| KR102446713B1 (ko) | 전자 장치 | |
| KR102114875B1 (ko) | 반도체 장치, 프로세서, 시스템 및 반도체 장치를 포함하는 테스트 시스템 | |
| US9153318B2 (en) | Semiconductor device, and microprocessor, processor, system, data storage system and memory system including the semiconductor device for generating current supplied to write path | |
| KR102490305B1 (ko) | 전자 장치 | |
| KR20150019480A (ko) | 전자 장치 | |
| KR102003861B1 (ko) | 반도체 장치, 프로세서 및 시스템 | |
| KR102465169B1 (ko) | 전자 장치 | |
| US9412444B2 (en) | Electronic device | |
| KR20140107948A (ko) | 반도체 장치 및 이를 포함하는 프로세서와 시스템 | |
| KR20140108802A (ko) | 반도체 장치, 프로세서, 시스템 및 반도체 장치의 동작 방법 | |
| KR20150120557A (ko) | 반도체 메모리를 포함하는 전자 장치 및 이의 동작 방법 | |
| US9865344B2 (en) | Electronic device and method for operating electronic device | |
| KR20140107960A (ko) | 반도체 장치, 프로세서, 시스템 및 반도체 장치의 동작 방법 | |
| KR20150117755A (ko) | 전자 장치 | |
| KR20150116072A (ko) | 전자 장치 | |
| KR20150133319A (ko) | 전자 장치 | |
| KR20140107921A (ko) | 반도체 장치 및 이를 포함하는 프로세서와 시스템 | |
| KR20140108800A (ko) | 기준 컬럼, 반도체 장치 및 프로세서와 시스템 | |
| KR20150117494A (ko) | 전자 장치 | |
| KR20150117759A (ko) | 전자 장치 | |
| US10090029B2 (en) | Electronic device for suppressing read disturbance and method of driving the same | |
| KR102446731B1 (ko) | 전자 장치 및 그의 구동 방법 | |
| KR20150043800A (ko) | 전자 장치 및 그의 구동방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |