KR20140060292A - 복합 웨이퍼의 제조 방법 - Google Patents

복합 웨이퍼의 제조 방법 Download PDF

Info

Publication number
KR20140060292A
KR20140060292A KR1020147004547A KR20147004547A KR20140060292A KR 20140060292 A KR20140060292 A KR 20140060292A KR 1020147004547 A KR1020147004547 A KR 1020147004547A KR 20147004547 A KR20147004547 A KR 20147004547A KR 20140060292 A KR20140060292 A KR 20140060292A
Authority
KR
South Korea
Prior art keywords
wafer
handle
wafers
donor
sapphire
Prior art date
Application number
KR1020147004547A
Other languages
English (en)
Other versions
KR101952982B1 (ko
Inventor
쇼지 아키야마
가즈토시 나가타
Original Assignee
신에쓰 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쓰 가가꾸 고교 가부시끼가이샤 filed Critical 신에쓰 가가꾸 고교 가부시끼가이샤
Publication of KR20140060292A publication Critical patent/KR20140060292A/ko
Application granted granted Critical
Publication of KR101952982B1 publication Critical patent/KR101952982B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2011—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline insulating material, e.g. sapphire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 1매의 도너 웨이퍼로부터 복수매의 복합 웨이퍼를 얻을 수 있고, 모따기 공정을 생략 가능한 복합 웨이퍼의 제조 방법을 제공한다. 적어도 2매의 핸들 웨이퍼의 직경의 합계와 동일하거나 큰 직경을 가지는 도너 웨이퍼의 표면으로부터 수소 이온을 주입하여 내부에 수소 이온 주입층을 형성시킨 당해 도너 웨이퍼의 당해 표면과, 상기 적어도 2매의 핸들 웨이퍼의 표면을 첩합하여 첩합 웨이퍼를 얻는 공정과, 상기 첩합 웨이퍼에 온도가 200~400℃인 열처리를 하는 공정과, 상기 열처리 후 상기 수소 이온 주입층을 따라 상기 핸들 웨이퍼 상의 박막을 박리하여 당해 핸들 웨이퍼 상에 당해 박막이 전사된 복합 웨이퍼를 얻는 박리 전사 공정을 적어도 포함하는 복합 웨이퍼의 제조 방법을 제공한다.

Description

복합 웨이퍼의 제조 방법{METHOD FOR MANUFACTURING COMPOSITE WAFER}
본 발명은 복합 웨이퍼의 제조 방법에 관한 것이다.
근년 들어 SOI(Silicon　on　insulator) 웨이퍼를 필두로 복합 웨이퍼의 수요가 높아지고 있다. 이 SOI 웨이퍼 중에서도 SOQ(Silicon　on　Quartz) 및 SOS(Silicon　on　Sapphire)라고 하는 핸들(handle) 웨이퍼가, 절연 투명 웨이퍼로 구성되는 웨이퍼로서 주목을 끌고 있다.
SOQ 웨이퍼는 석영의 높은 투명성을 살린 광전자공학 관계, 또는 낮은 유전손실을 살린 고주파 디바이스에의 응용이 기대된다. 또, SOS 웨이퍼는, 핸들 웨이퍼가 사파이어로 구성되는 것으로부터, 높은 투명성이나 낮은 유전손실에 부가하여 유리, 석영에서는 얻을 수 없는 높은 열전도율을 가지기 때문에, 발열을 수반하는 고주파 디바이스에의 응용이 기대된다.
이러한 복합 웨이퍼는 일반적으로는 2매의 웨이퍼(도너(donor) 웨이퍼와 핸들 웨이퍼)를 첩합(貼合)함으로써 제작된다. 또, SOS 웨이퍼는 사파이어의 R면 상에 직접 실리콘을 에피택셜(epitaxial) 성장시킴으로써도 얻을 수 있다. 그러나, 사파이어와 실리콘의 격자정수가 다르기 때문에, 일반적으로는 그 결정 품질은 벌크(bulk) 실리콘에는 미치지 않는다.
현재 실리콘 웨이퍼 및 사파이어의 주류 직경은 각각 6~12인치, 2~4인치이다. 예를 들면, 2인치 SOS 웨이퍼를 제작하는 경우는 2인치 실리콘 웨이퍼를 준비할 필요가 있다. 그러나, 현재 2인치 실리콘 웨이퍼를 입수하는 것은 몹시 곤란하다. 실리콘 디바이스의 분야에 있어서는 웨이퍼 직경의 증대화와 구조의 미세화가 동시에 진행되고 있다. 그 때문에 뛰어난 품질의 웨이퍼를 얻으려고 하는 경우는 필연적으로 직경이 큰 실리콘 웨이퍼를 선택하게 된다.
특허문헌 1에서는 핸들 웨이퍼와 핸들 웨이퍼보다도 큰 도너 웨이퍼를 이용함으로써, 전사되는 층의 면적을 확대할 수 있다는 취지가 기재되어 있다. 그러나, 특허문헌 1에 있어서는, 1매의 핸들 웨이퍼에 대해서 1매의 도너 웨이퍼를 첩합하고 있기 때문에, 양 웨이퍼에 대해서 1차 모따기 및 2차 모따기를 할 필요가 있다.
특허 제4531694호
특허문헌 1에 기재된 2단계의 모따기를 행하는 수법의 경우, 양 웨이퍼의 모따기의 품질이 첩합의 양부를 좌우한다. 모따기 부분의 주변에 요철이 있으면 당해 주변이 첩합 불량으로 되기 때문이다. 그 때문에 모따기 공정에 다대한 비용과 시간이 걸린다.
또, 특허문헌 1에서는 핸들 웨이퍼보다도 조금 큰 직경을 가지는 도너 웨이퍼를 이용하는 것을 특징으로 하고 있다. 그러나, 웨이퍼 가공, 반도체의 프로세스 장치는 통상 SEMI나 JEIDA 등으로 결정된 규격(직경 2인치(50－50.8mm), 직경 3인치(76－76.2mm), 직경 4인치(100mm), 직경 5인치(125mm), 직경 6인치(150mm), 직경 8인치(200mm), 직경 12인치(300mm) 등)의 웨이퍼밖에 취급할 수 없는 경우가 많다. 그 때문에 불규칙한 크기의 웨이퍼를 취급하는 것은 극히 곤란하고, 기존의 장치의 개조 등에 막대한 비용이 드는 것도 현실적인 문제이다.
본 발명은 상기 사정을 감안하여 이루어진 것으로서, 1매의 도너 웨이퍼로부터 복수매의 복합 웨이퍼를 얻을 수 있고, 도너 웨이퍼의 모따기 공정을 생략 가능한 복합 웨이퍼의 제조 방법을 제공한다.
상기 과제를 해결하기 위해 본 발명에 있어서는, 적어도 2매의 핸들 웨이퍼의 직경의 합계와 동일하거나 큰 직경을 가지는 도너 웨이퍼의 표면으로부터 수소 이온을 주입하여 내부에 수소 이온 주입층을 형성시킨 당해 도너 웨이퍼의 당해 표면과, 상기 적어도 2매의 핸들 웨이퍼의 표면을 첩합하여 첩합 웨이퍼를 얻는 공정과, 상기 첩합 웨이퍼에 온도가 200~400℃인 열처리를 하는 공정과, 상기 열처리 후 상기 수소 이온 주입층을 따라 상기 핸들 웨이퍼 상의 박막을 박리하여, 당해 핸들 웨이퍼 상에 당해 박막이 전사된 복합 웨이퍼를 얻는 박리 전사 공정을 적어도 포함하는 복합 웨이퍼의 제조 방법을 제공한다.
본 발명의 복합 웨이퍼의 제조 방법에 의하면, 1매의 도너 웨이퍼로부터 복수매의 복합 웨이퍼를 얻을 수 있고, 모따기 공정을 생략할 수 있다.
도 1은 복합 웨이퍼의 제조 방법의 공정의 일례를 나타내는 도이다.
도 2는 1매의 도너 웨이퍼에 대해 1매의 핸들 웨이퍼(도 2 (A)), 2매의 핸들 웨이퍼(도 2 (B))를 첩합하여 열처리를 했을 때의 도너 웨이퍼의 휨을 나타낸 복합 웨이퍼의 단면도이다.
도 3은 1매의 도너 웨이퍼에 대해서 3매의 핸들 웨이퍼를 이용한 경우의 일례를 나타내는 도이다.
도 4는 1매의 도너 웨이퍼에 대해서 4매의 핸들 웨이퍼를 이용한 경우의 일례를 나타내는 도이다.
본 발명에서 이용하는 적어도 2매의 핸들 웨이퍼로서는, 바람직하게는 실리콘 웨이퍼, 유리, 석영, 사파이어, 탄화규소 또는 질화갈륨의 어느 재료로 이루어지는 것을 들 수가 있다. 또한, 핸들 웨이퍼는 후술하는 첩합하는 공정 전에 RCA 세정 등의 세정을 해 두는 것이 바람직하다. 또, 적어도 2매의 핸들 웨이퍼는 각각 이종 재료로 이루어지는 것을 선택할 수가 있지만, 후술하는 첩합 및 열처리의 관점에서 동일한 재료로 이루어지는 것을 선택하는 것이 바람직하다.
핸들 웨이퍼의 각각의 직경은 바람직하게는 2~6인치, 보다 바람직하게는 2, 3, 4, 또는 6인치이다. 이러한 직경이면 동시에 적어도 2매 이상의 복합 웨이퍼를 제작할 수가 있다. 또, 다른 직경의 핸들 웨이퍼를 조합함으로써 한 번에 많은 복합 웨이퍼를 제작하는 것도 가능하다.
본 발명에서 이용하는 도너 웨이퍼로서는, 바람직하게는 실리콘 웨이퍼, 유리, 석영, 사파이어, 탄화규소 또는 질화갈륨의 어느 재료로 이루어지는 것을 들 수가 있다.
도너 웨이퍼의 직경은 적어도 2매의 핸들 웨이퍼의 직경의 합계와 동일하거나 큰 직경을 가진다. 또, 핸들 웨이퍼의 직경의 2배 이상의 크기이다. 배율의 바람직한 상한치는 6배이다.
도너 웨이퍼의 직경은 바람직하게는 6~12인치, 보다 바람직하게는 6, 8, 또는 12인치이다. 이러한 직경이면 동시에 적어도 2매 이상의 복합 웨이퍼를 제작할 수가 있다.
상술한 것처럼 본 발명에서 이용하는 도너 웨이퍼는 핸들 웨이퍼의 2배 이상의 크기이기 때문에 도너 웨이퍼에 하는 모따기 공정을 생략하는 것이 가능하다. 이것은 첩합의 불량 원인으로 될 수 있는 도너 웨이퍼의 모따기 부분이 첩합 개소로부터 멀리 떨어져 있어서 첩합의 양부에 관여하지 않기 때문이다.
이하 본 발명에 관계되는 복합 웨이퍼의 제조 방법에 대해 도 1 및 도 2를 참조하여 설명하지만, 본 발명은 이들에 한정되는 것은 아니다.
도 1은 본 발명에 관계되는 복합 웨이퍼의 제조 방법의 공정의 일례를 나타내는 도이다. 도 1에서는 1매의 도너 웨이퍼와 2매의 핸들 웨이퍼로부터 2매의 복합 웨이퍼를 제조하는 방법의 일례를 나타내고 있다.
먼저, 도 1 (A)에 나타내듯이, 핸들 웨이퍼(11, 12)의 직경의 길이의 합계의 2배 이상의 직경을 가지는 도너 웨이퍼(13)의 표면(13s)으로부터 수소 이온을 주입하여 내부에 수소 이온 주입층(14)을 형성시킨다. 다음에, 도 1 (B)에 나타내듯이, 도너 웨이퍼(13)의 이온 주입된 표면(13s)과 2매의 상기 핸들 웨이퍼(11, 12)의 표면(11s, 12s)을 첩합하여 첩합 웨이퍼(15)를 얻는다.
도 1 (A)에 나타내듯이, 도너 웨이퍼(13)의 표면(13s)으로부터 수소 이온을 주입하여 수소 이온 주입층(14)을 형성할 때, 예를 들면 도너 웨이퍼(13)의 온도를 250~400℃로 하고, 그 표면으로부터 소망의 깊이로 수소 이온 주입할 수 있는 것 같은 주입 에너지로 소정 선량의 수소 이온을 주입한다. 이때의 조건으로서 예를 들면 주입 에너지는 50~100keV, 주입 선량은 2×1016~1×1017/cm2로 할 수가 있다.
주입되는 수소 이온으로서는 2×1016~1×1017(atoms/cm2)의 도스량의 수소 이온(H＋), 또는 1×1016~5×1016(atoms/cm2)의 도스량의 수소 분자 이온(H2 ＋)이 바람직하다. 특히 바람직하게는 8.0×1016(atoms/cm2)의 도스량의 수소 이온(H＋), 또는 4.0×1016(atoms/cm2)의 도스량의 수소 분자 이온(H2 ＋)이다. 이 도스량으로 제작한 것이 후의 박리, 전사시에 매우 적합한 취약성을 가지기 때문이다.
수소 이온 주입된 도너 웨이퍼(13)의 표면(13s)으로부터 수소 이온 주입층(14)까지의 깊이는 핸들 웨이퍼(11, 12) 상에 설치하는 박막(13B)의 소망의 두께에 의존하지만, 바람직하게는 300~500nm, 더 바람직하게는 400nm 정도이다. 또, 수소 이온 주입층(13)의 두께는 기계 충격에 의해 용이하게 박리할 수 있는 두께가 좋고, 바람직하게는 200~400nm, 더 바람직하게는 300nm 정도이다.
또, 도너 웨이퍼(13)로서, 상술한 것 외에 표면(13s)에 산화막을 형성한 실리콘 웨이퍼를 이용해도 좋다. 이러한, 표면(13s)에 산화막을 형성한 실리콘 웨이퍼를 이용하여 산화막을 통해 이온 주입을 행하면, 주입 이온의 채널링(channeling)을 억제하는 효과가 얻어져 이온의 주입 깊이의 불균일을 보다 억제할 수가 있다. 이에 의해 막두께 균일성이 높은 박막을 형성할 수가 있다. 또한, 산화막은 일반적인 열산화법에 의해 형성할 수가 있다. 일반적으로는 산소 분위기 또는 수증기 분위기에서 상압하에서 800~1100℃로 열처리함으로써 얻어지는 것이다. 이것은 수소 이온 주입을 행할 때 산화막을 통해 주입을 행하면 주입 이온의 채널링을 억제하는 효과가 얻어지기 때문이다.
산화막의 두께는 바람직하게는 50~500nm이다. 이것은 너무 얇으면 산화막 두께의 제어가 어렵고, 또 너무 두꺼우면 시간이 너무 걸리기 때문이다.
여기서, 첩합하기 전에 도너 웨이퍼(13)의 표면(13s)과 핸들 웨이퍼(11, 12)의 표면(11s, 12s) 중 어느 일방 또는 양방의 표면에 표면 활성화 처리를 하는 것이 바람직하다. 이 표면 활성화 처리를 함으로써 후의 기계적 박리 등에 충분히 견딜 수 있는 레벨의 접합 강도를 얻을 수 있다.
표면 활성화 처리는 예를 들면, 공간을 사이에 두고 대향하는 상부 전극과 하부 전극을 구비하는 플라즈마 장치를 이용하여 행할 수가 있다. 이 플라즈마 장치에서는 통상 하부 전극의 상면에 도너 웨이퍼 또는 핸들 웨이퍼를 올려놓고, 처리 가스를 도입함과 아울러, 상부 전극 또는 하부 전극 중 적어도 일방에 고주파 전력을 인가하여 양 전극간에 고주파 전계를 형성하고, 이 고주파 전계에 의해 처리 가스의 플라즈마를 형성하여 도너 웨이퍼 또는 핸들 웨이퍼에 대해서 플라즈마 처리가 이루어진다.
표면의 플라즈마 처리는 통상 진공 챔버 중에 도너 웨이퍼 또는 핸들 웨이퍼를 올려놓고 처리 가스를 도입한 후, 바람직하게는 100W 정도의 고주파 플라즈마에 5~30초 정도 노출시켜 행해진다. 처리 가스로서는 예를 들면, 표면에 산화막을 형성한 실리콘 웨이퍼를 처리하는 경우에는, 바람직하게는 산소 가스의 플라즈마, 표면에 산화막을 형성하지 않는 실리콘 웨이퍼를 처리하는 경우에는, 바람직하게는 수소 가스, 아르곤 가스, 또는 이들의 혼합 가스 혹은 수소 가스와 헬륨 가스의 혼합 가스를 이용할 수가 있다. 또, 불활성 가스인 질소 가스를 이용해도 좋다. 그 외의 도너 웨이퍼 또는 핸들 웨이퍼를 처리하는 경우는 어느 가스라도 좋다.
표면 활성화 처리로서 상술과 같은 플라즈마 처리를 행함으로써, 웨이퍼의 표면 활성화 처리를 한 면은 OH기가 증가하는 등 하여 활성화한다. 따라서, 이 상태에서 도너 웨이퍼의 표면과 핸들 웨이퍼의 표면을 밀착시키면, 수소 결합 등에 의해 웨이퍼를 보다 강고하게 첩합할 수가 있다. 또, 표면 활성화 처리로서 UV, 오존 등의 처리를 행함으로써도 상술과 같은 플라즈마 처리와 마찬가지의 효과가 얻어진다.
다음에, 도 1 (C)에 나타내듯이, 첩합 웨이퍼(15)에 온도가 200~400℃인 열처리(H)를 한다. 또, 열처리 시간은 열처리 온도와 재료에 따라 결정되고, 바람직하게는 1~24시간의 범위로부터 선택된다. 열처리 온도가 너무 높거나 열처리 시간이 너무 길거나 하면, 크래킹(cracking), 박리 등이 발생할 우려가 있다. 이와 같이 첩합 웨이퍼(15)를 열처리함으로써 도너 웨이퍼(13)와 핸들 웨이퍼(11, 12)의 첩합의 강도를 높일 수가 있다. 첩합 강도를 높이면 후의 박리를 할 때의 불량의 발생을 감소시킬 수도 있다. 열처리 공정은 바람직하게는 아르곤, 질소, 헬륨, 또는 이들의 혼합 가스의 존재하에서 행해질 수가 있다.
1매의 도너 웨이퍼에 복수매의 핸들 웨이퍼를 첩합하는 경우, 이 열처리를 할 때에 열팽창 계수의 차이에 의한 응력이 발생한다. 도 2는 1매의 도너 웨이퍼(22)에 대해 1매의 핸들 웨이퍼(21)(도 2 (A)), 2매의 핸들 웨이퍼(21)(도 2 (B))를 첩합하여 열처리를 했을 때의 도너 웨이퍼(22)의 휨을 나타낸 복합 웨이퍼의 단면도이다. 또한, 이 단면도에 있어서는 핸들 웨이퍼를 생략하고 있다. 도 2 (A)에 나타내듯이, 1매의 핸들 웨이퍼를 첩합한 경우, 응력의 발생 분포는 핸들 웨이퍼의 동심원상으로 되기 때문에, 도너 웨이퍼에는 균일하게 응력이 걸린다. 한편, 도 2 (B)에 나타내듯이, 2매의 핸들 웨이퍼를 첩합한 경우, 응력의 발생 분포는 핸들 웨이퍼의 동심원상으로는 되지 않기 때문에 도너 웨이퍼에는 높은 응력이 걸린다. 그 때문에 첩합한 핸들 웨이퍼가 벗겨진다고 하는 문제가 발생하는 경우가 있다. 그러나, 상술과 같은 표면 활성화 처리를 함으로써 접합 강도를 높일 수가 있기 때문에 이러한 문제를 회피하는 것이 가능하다.
다음에, 도 1 (D)에 나타내듯이, 상기 수소 이온 주입층(14)을 따라 상기 핸들 웨이퍼(11, 12) 상의 박막(13B)을 박리하여, 당해 핸들 웨이퍼(11, 12) 상에 당해 박막(13B)이 전사된 복합 웨이퍼(16, 17)를 얻는다. 이때 박막(13B)을 박리, 전사함으로써 복합 웨이퍼(16, 17)를 얻을 수 있다. 또한, 첩합되어 있지 않은 박막 부분(13b)은 도너 웨이퍼 상에 잔존한다. 후술되는 투명 웨이퍼측으로부터의 가시광 조사의 경우, 가시광의 조사하는 범위를 조절하면, 도너 웨이퍼 상에 첩합되어 있지 않은 박막 부분(13b)을 보다 용이하게 남길 수가 있다.
박리를 행하는 방법으로서 도너 웨이퍼 또는 핸들 웨이퍼 중 적어도 일방이 투명 웨이퍼인 경우, 이 박리 전사 공정은 투명 웨이퍼측으로부터 가시광을 조사하는 것을 포함하는 것이 바람직하다. 또한, 핸들 웨이퍼가 유리, 석영 또는 사파이어인 경우, 이 박리 전사 공정은 핸들 웨이퍼측으로부터 가시광을 조사하는 것을 포함하는 것이 바람직하다. 이 방법에서는 도너 웨이퍼의 내부에 형성된 이온 주입 계면 근방의 실리콘이 아모퍼스(amorphous)화하고 있음으로써, 가시광의 흡수를 받기 쉽고 에너지를 선택적으로 수용하기 쉽다고 하는 기구에 의해 박리하는 것이 가능하다. 또, 이 박리 방법은 기계적 박리보다도 간단하고 쉽기 때문에 바람직하다.
가시광의 광원은 RTA(Rapid　Thermal　Annealer), 그린 레이저광, 또는 플래시 램프광인 것이 바람직하다.
그 외 박리를 행하는 방법으로서 수소 이온 주입층(14)에 충격을 주어 기계적 박리를 행하는 경우, 가열에 수반하는 열변형, 크래킹, 첩합한 면의 박리 등이 발생할 우려가 없다. 기계적 박리는 일단부로부터 타단부를 향하는 벽개(劈開)에 의하는 것이 바람직하다. 벽개용 부재로서 바람직하게는 쐐기상 부재, 예를 들면 쐐기를 수소 이온 주입층(14)(주입 계면)에 삽입하여, 쐐기에 의한 변형으로 벽개를 진행시켜 박리하는 방법이라도 좋다. 이 방법의 사용에 즈음해서는 쐐기가 접촉하는 부분에서의 흠이나 파티클의 발생이나, 쐐기를 박아 넣음으로써 생기는 웨이퍼의 과대한 변형에 의한 기판 깨짐의 발생을 회피하도록 유의한다.
또한 그 외 박리를 행하는 방법으로서, 핸들 웨이퍼가 유리, 석영 또는 사파이어인 경우, 이 박리 전사 공정은 수소 이온 주입층(14)에 미리 벽개용 부재를 접촉시켜, 핸들 웨이퍼측으로부터 가시광을 조사함과 동시에 기계적 충격을 주는 것을 포함하는 것이 바람직하다. 이 방법에 의하면 상기 광조사에 의한 광박리와 기계적 박리의 상승 효과를 얻는 것이 가능하다.
수소 이온 주입층(14)에 충격을 주기 위해서는 예를 들면, 가스나 액체 등의 유체의 제트(jet)를 첩합한 웨이퍼의 측면으로부터 연속적 또는 단속적으로 뿜어내면 좋지만, 충격에 의해 기계적 박리가 생기는 방법이면 특히 한정은 되지 않는다.
이상과 같은 공정에 의해 복합 웨이퍼(16, 17)를 제작할 수가 있다.
이상 설명한 것처럼, 본 발명의 복합 웨이퍼의 제조 방법에 의하면, 1매의 도너 웨이퍼로부터 복수매의 복합 웨이퍼를 얻을 수 있고, 도너 웨이퍼의 모따기 공정을 생략할 수 있다. 또, 1매의 도너 웨이퍼로부터 복수매의 복합 웨이퍼를 얻을 수 있기 때문에 대폭적인 비용 저감이 가능하게 된다.
또한, 본 명세서에서는 본 발명에 관계되는 복합 웨이퍼의 제조 방법의 공정에 대해, 1매의 도너 웨이퍼와 2매의 핸들 웨이퍼로부터 2매의 복합 웨이퍼를 제조하는 방법의 일례로서 설명했지만, 1매의 도너 웨이퍼에 대해서 3매의 핸들 웨이퍼(도 3), 4매의 핸들 웨이퍼(도 4), 또는 그 이상의 매수의 핸들 웨이퍼를 이용한 경우에 있어서도, 마찬가지로 본 발명에 관계되는 복합 웨이퍼의 제조 방법을 행하는 것이 가능하다. 또, 다른 직경의 핸들 웨이퍼를 복수매 조합함으로써도 마찬가지로 본 발명에 관계되는 복합 웨이퍼의 제조 방법을 실시하는 것이 가능하다.
실시예
이하 실시예, 비교예를 나타내어 본 발명을 구체적으로 설명하지만, 본 발명은 이들에 한정되는 것은 아니다.
(열팽창률이 다른 웨이퍼를 이용한 경우에 있어서의, 표면 활성화 처리의 유무에 의한 비교 시험)
시험예 1로서 산화막을 50nm 성장시킨 6인치 실리콘 웨이퍼 상에 2인치 사파이어 웨이퍼를 2매 첩합한 후 250℃에서 24시간의 열처리를 행하였다.
시험예 2로서 산화막을 50nm 성장시킨 6인치 실리콘 웨이퍼 상에 플라즈마 활성화 처리를 행한 2인치 사파이어 웨이퍼를 2매 첩합한 후 250℃에서 24시간의 열처리를 행하였다.
시험예 1에서는 사파이어 웨이퍼는 실리콘 웨이퍼로부터 벗겨져 있고, 실리콘 웨이퍼가 파손되어 있었다. 한편, 시험예 2에서는 사파이어 웨이퍼는 실리콘 웨이퍼에 강고하게 첩합되어 있었다. 이 결과로부터 사파이어 웨이퍼와 실리콘 웨이퍼를 첩합하기 전에 표면 활성화 처리를 함으로써 접합 강도를 높일 수가 있는 것이 보여졌다.
(실시예 1)
산화막을 50nm 성장시키고 수소 이온을 도스량 7.0×1016atoms/cm2, 가속 전압 50keV의 에너지로 주입한 모따기 가공을 행하지 않은 6인치 실리콘 웨이퍼 상에 2인치 사파이어 웨이퍼를 3매 첩합하였다. 250℃에서 24시간의 열처리를 행한 후 이온 주입 계면으로부터 쐐기를 삽입하여 기계적 박리를 행하였다.
얻어진 복합 웨이퍼에 있어서 실리콘 박막은 사파이어 웨이퍼 상에 전사되어 있는 것을 확인할 수 있었다. 이 결과로부터 실리콘 웨이퍼에의 모따기 가공의 결여는 전사되는 실리콘 박막에 영향을 주지 않는 것이 보여졌다.
(실시예 2)
산화막을 50nm 성장시키고 수소 이온을 도스량 7.0×1016atoms/cm2, 가속 전압 50keV의 에너지로 주입한 모따기 가공을 행하지 않은 4인치 실리콘 웨이퍼 상에 2인치 사파이어 웨이퍼를 2매 첩합하였다. 250℃에서 24시간의 열처리를 행한 후 사파이어 웨이퍼측으로부터 강력한 가시광을 조사함으로써 이온 주입 계면으로부터 실리콘 박막을 박리 전사시켰다. 가시광의 광원은 RTA, 그린 레이저광, 및 플래시 램프광을 이용하였다.
모든 광원에 있어서 실리콘 박막은 사파이어 웨이퍼 상에 문제없이 전사된 것을 확인할 수 있었다. 이 결과로부터 실리콘 웨이퍼에의 모따기 가공의 결여는 전사되는 실리콘 박막에 영향을 주지 않는 것이 보여졌다.
(실시예 3)
산화막을 CVD법에 따라 50nm 성막시키고 수소 이온을 도스량 9.8×1016atoms/cm2, 가속 전압 70keV의 에너지로 주입한 모따기 가공을 행하지 않은 4인치 탄화규소 웨이퍼 상에 2인치 사파이어 웨이퍼를 3매 첩합하였다. 250℃에서 24시간의 열처리를 행한 후 이온 주입 계면으로부터 쐐기를 삽입하여 기계적 박리를 행하였다.
얻어진 복합 웨이퍼에 있어서 실리콘 박막은 사파이어 웨이퍼 상에 전사되어 있는 것을 확인할 수 있었다. 이 결과로부터 실리콘 웨이퍼에의 모따기 가공의 결여는 전사되는 실리콘 박막에 영향을 주지 않는 것이 보여졌다.
11, 12 핸들 웨이퍼 11s, 12s　표면
13　도너 웨이퍼 13s　표면
13B　박막 13b　첩합되어 있지 않은 박막 부분
14　수소 이온 주입층 15　첩합 웨이퍼
16, 17 복합 웨이퍼 21　핸들 웨이퍼
22　도너 웨이퍼

Claims (10)

  1. 적어도 2매의 핸들 웨이퍼의 직경의 합계와 동일하거나 큰 직경을 가지는 도너 웨이퍼의 표면으로부터 수소 이온을 주입하여 내부에 수소 이온 주입층을 형성시킨 당해 도너 웨이퍼의 당해 표면과, 상기 적어도 2매의 핸들 웨이퍼의 표면을 첩합(貼合)하여 첩합 웨이퍼를 얻는 공정과,
    상기 첩합 웨이퍼에 온도가 200~400℃인 열처리를 하는 공정과,
    상기 열처리 후 상기 수소 이온 주입층을 따라 상기 핸들 웨이퍼 상의 박막을 박리하여, 당해 핸들 웨이퍼 상에 당해 박막이 전사된 복합 웨이퍼를 얻는 박리 전사 공정을 적어도 포함하는 복합 웨이퍼의 제조 방법.
  2. 제1항에 있어서,
    상기 도너 웨이퍼의 직경이 6~12인치이고, 상기 적어도 2매의 핸들 웨이퍼의 각각의 직경이 2~6인치인 것을 특징으로 하는 복합 웨이퍼의 제조 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 도너 웨이퍼의 상기 표면과 상기 핸들 웨이퍼의 상기 표면 중 어느 일방 또는 양방의 표면에 표면 활성화 처리를 하는 것을 특징으로 하는 복합 웨이퍼의 제조 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 도너 웨이퍼 및 상기 핸들 웨이퍼가 각각 실리콘 웨이퍼, 산화막 딸린 실리콘 웨이퍼, 유리, 석영, 사파이어, 탄화규소 또는 질화갈륨의 어느 것인 것을 특징으로 하는 복합 웨이퍼의 제조 방법.
  5. 제4항에 있어서,
    상기 도너 웨이퍼가 실리콘 웨이퍼 또는 산화막 딸린 실리콘 웨이퍼이고, 상기 핸들 웨이퍼가 유리, 석영 또는 사파이어인 것을 특징으로 하는 복합 웨이퍼의 제조 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 도너 웨이퍼 또는 상기 핸들 웨이퍼 중 적어도 일방이 투명 웨이퍼이고, 상기 박리 전사 공정이 상기 투명 웨이퍼측으로부터 가시광을 조사하는 것을 포함하는 것을 특징으로 하는 복합 웨이퍼의 제조 방법.
  7. 제6항에 있어서,
    상기 가시광의 광원이 RTA, 레이저 또는 플래시 램프광인 것을 특징으로 하는 복합 웨이퍼의 제조 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 핸들 웨이퍼가 유리, 석영 또는 사파이어이고, 상기 박리 전사 공정이 상기 핸들 웨이퍼측으로부터 가시광을 조사하는 것을 포함하는 것을 특징으로 하는 복합 웨이퍼의 제조 방법.
  9. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 핸들 웨이퍼가 유리, 석영 또는 사파이어이고, 상기 박리 전사 공정이 상기 수소 이온 주입층에 기계적 충격을 주는 것을 포함하는 것을 특징으로 하는 복합 웨이퍼의 제조 방법.
  10. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 핸들 웨이퍼가 유리, 석영 또는 사파이어이고, 상기 박리 전사 공정이 상기 수소 이온 주입층에 미리 벽개용 부재를 접촉시켜 상기 핸들 웨이퍼측으로부터 가시광을 조사함과 동시에 기계적 충격을 주는 것을 포함하는 것을 특징으로 하는 복합 웨이퍼의 제조 방법.
KR1020147004547A 2011-09-15 2012-09-14 복합 웨이퍼의 제조 방법 KR101952982B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2011-201790 2011-09-15
JP2011201790A JP5417399B2 (ja) 2011-09-15 2011-09-15 複合ウェーハの製造方法
PCT/JP2012/073629 WO2013039200A1 (ja) 2011-09-15 2012-09-14 複合ウェーハの製造方法

Publications (2)

Publication Number Publication Date
KR20140060292A true KR20140060292A (ko) 2014-05-19
KR101952982B1 KR101952982B1 (ko) 2019-02-27

Family

ID=47883416

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147004547A KR101952982B1 (ko) 2011-09-15 2012-09-14 복합 웨이퍼의 제조 방법

Country Status (7)

Country Link
US (1) US9312166B2 (ko)
EP (1) EP2757574B1 (ko)
JP (1) JP5417399B2 (ko)
KR (1) KR101952982B1 (ko)
CN (1) CN103828021B (ko)
TW (1) TWI567780B (ko)
WO (1) WO2013039200A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103696022B (zh) * 2013-12-27 2016-04-13 贵州蓝科睿思技术研发中心 一种离子注入分离蓝宝石的方法
WO2016007088A1 (en) * 2014-07-08 2016-01-14 Massachusetts Institute Of Technology Method of manufacturing a substrate
US9859458B2 (en) 2015-06-19 2018-01-02 QMAT, Inc. Bond and release layer transfer process
FR3041364B1 (fr) * 2015-09-18 2017-10-06 Soitec Silicon On Insulator Procede de transfert de paves monocristallins
CN106992140A (zh) * 2016-01-20 2017-07-28 沈阳硅基科技有限公司 一种采用激光裂片技术制备soi硅片的方法
KR20200005310A (ko) * 2018-07-06 2020-01-15 고려대학교 산학협력단 하이브리드 불순물 활성화 방법
US11450734B2 (en) * 2019-06-17 2022-09-20 Fuji Electric Co., Ltd. Semiconductor device and fabrication method for semiconductor device
CN111910155B (zh) * 2020-06-30 2022-05-31 北京航空航天大学合肥创新研究院 一种薄膜材料的改性方法及改性薄膜材料

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090047771A1 (en) * 2007-08-17 2009-02-19 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method and manufacturing apparatus of semiconductor device
JP2009044136A (ja) * 2007-07-13 2009-02-26 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法
JP4531694B2 (ja) 2002-07-17 2010-08-25 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ 支持体に転移する材料から成る有用な層の面積を拡大する方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5349207A (en) * 1993-02-22 1994-09-20 Texas Instruments Incorporated Silicon carbide wafer bonded to a silicon wafer
JP3697106B2 (ja) 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
US6054370A (en) * 1998-06-30 2000-04-25 Intel Corporation Method of delaminating a pre-fabricated transistor layer from a substrate for placement on another wafer
JP4379943B2 (ja) * 1999-04-07 2009-12-09 株式会社デンソー 半導体基板の製造方法および半導体基板製造装置
JP3822043B2 (ja) * 2000-09-25 2006-09-13 太陽誘電株式会社 チップ部品組立体の製造方法
FR2858875B1 (fr) * 2003-08-12 2006-02-10 Soitec Silicon On Insulator Procede de realisation de couches minces de materiau semi-conducteur a partir d'une plaquette donneuse
US7674687B2 (en) * 2005-07-27 2010-03-09 Silicon Genesis Corporation Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process
US8993410B2 (en) * 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
JP5506172B2 (ja) * 2007-10-10 2014-05-28 株式会社半導体エネルギー研究所 半導体基板の作製方法
US8093136B2 (en) * 2007-12-28 2012-01-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US20090166654A1 (en) * 2007-12-31 2009-07-02 Zhiyin Gan Light-emitting diode with increased light efficiency
KR20090106822A (ko) * 2008-04-07 2009-10-12 삼성전자주식회사 웨이퍼 본딩 방법 및 그 방법에 의해 본딩된 웨이퍼 구조체
EP2157602A1 (en) * 2008-08-20 2010-02-24 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. A method of manufacturing a plurality of fabrication wafers
JP5389627B2 (ja) * 2008-12-11 2014-01-15 信越化学工業株式会社 ワイドバンドギャップ半導体を積層した複合基板の製造方法
JP5700621B2 (ja) * 2009-04-24 2015-04-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9023729B2 (en) * 2011-12-23 2015-05-05 Athenaeum, Llc Epitaxy level packaging

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4531694B2 (ja) 2002-07-17 2010-08-25 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ 支持体に転移する材料から成る有用な層の面積を拡大する方法
JP2009044136A (ja) * 2007-07-13 2009-02-26 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法
US20090047771A1 (en) * 2007-08-17 2009-02-19 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method and manufacturing apparatus of semiconductor device

Also Published As

Publication number Publication date
WO2013039200A1 (ja) 2013-03-21
CN103828021A (zh) 2014-05-28
US9312166B2 (en) 2016-04-12
TW201327627A (zh) 2013-07-01
TWI567780B (zh) 2017-01-21
CN103828021B (zh) 2016-05-25
US20140308800A1 (en) 2014-10-16
JP2013065589A (ja) 2013-04-11
EP2757574A1 (en) 2014-07-23
EP2757574B1 (en) 2016-03-02
KR101952982B1 (ko) 2019-02-27
JP5417399B2 (ja) 2014-02-12
EP2757574A4 (en) 2015-03-11

Similar Documents

Publication Publication Date Title
KR101952982B1 (ko) 복합 웨이퍼의 제조 방법
KR101575917B1 (ko) 실리콘 박막 전사 절연성 웨이퍼의 제조 방법
US6486008B1 (en) Manufacturing method of a thin film on a substrate
US6979630B2 (en) Method and apparatus for transferring a thin layer of semiconductor material
JP5415129B2 (ja) 貼り合わせ基板の製造方法
EP2428980A1 (en) Method for manufacturing bonded wafer
KR101335713B1 (ko) 접합 기판의 제조방법 및 접합 기판
JP2006210898A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
KR20060126629A (ko) 에피택셜 공정을 사용한 ｓｏｉ 기판의 표면 마무리 방법
KR20140082652A (ko) 투명 soi 웨이퍼의 제조 방법
WO2007074550A1 (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JP2011138932A (ja) 応力を低減したｓｏｓ基板
KR20080100160A (ko) Ｓｏｉ 기판의 제조 방법
JP2007227415A (ja) 貼り合わせ基板の製造方法および貼り合わせ基板
KR20110084228A (ko) Ｓｏｉ 기판의 제작 방법
JP2015046486A (ja) 窒化物半導体薄膜を備えた複合基板の製造方法
WO2007074551A1 (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JP2010186992A (ja) 高温貼り合わせ法による貼り合わせウェーハの製造方法
KR20120041154A (ko) 첩합 웨이퍼의 제조 방법
JP2010278340A (ja) 貼り合わせウェーハの製造方法
KR20090042139A (ko) 반도체 기판의 제조 방법
JP2009253184A (ja) 貼り合わせ基板の製造方法
JP4594121B2 (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
WO2010137683A1 (ja) Ｓｏｉ基板の製造方法
JP6117134B2 (ja) 複合基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant