KR20140053933A - 반도체 장치의 구동 방법 - Google Patents

반도체 장치의 구동 방법 Download PDF

Info

Publication number
KR20140053933A
KR20140053933A KR1020140044392A KR20140044392A KR20140053933A KR 20140053933 A KR20140053933 A KR 20140053933A KR 1020140044392 A KR1020140044392 A KR 1020140044392A KR 20140044392 A KR20140044392 A KR 20140044392A KR 20140053933 A KR20140053933 A KR 20140053933A
Authority
KR
South Korea
Prior art keywords
electrode
electric field
semiconductor device
field control
semiconductor layer
Prior art date
Application number
KR1020140044392A
Other languages
English (en)
Other versions
KR101861887B1 (ko
Inventor
가즈노리 와따나베
마꼬또 야나기사와
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20140053933A publication Critical patent/KR20140053933A/ko
Application granted granted Critical
Publication of KR101861887B1 publication Critical patent/KR101861887B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78627—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with a significant overlap between the lightly doped drain and the gate electrode, e.g. GOLDD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K2017/6878—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors using multi-gate field-effect transistors

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 반도체 장치에 있어서의 전계의 집중을 완화한다.
게이트 전극과 드레인 전극을 중첩시키지 않고 설치하고, 또한 상면에 있어서, 게이트 전극과 드레인 전극 사이에는 전계 제어 전극이 설치되어 있다. 그리고, 게이트 전극과 반도체층 사이, 및 전계 제어 전극과 반도체층 사이에는 각각 절연층이 형성되어 있고, 전계 제어 전극과 반도체층 사이에 설치된 절연층은 게이트 전극과 반도체층 사이에 설치된 절연층보다도 두껍다. 나아가, 이 반도체 장치를 구동시킬 때에, 전계 제어 전극의 전위는 소스 전위 이상이며 게이트 전위보다 낮으면 되고, 예를 들면 전계 제어 전극과 소스 전위를 접속시킴으로써 이와 같은 구성을 실현할 수 있다.

Description

반도체 장치의 구동 방법{METHOD FOR DRIVING SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치와 그의 구동 방법에 관한 것이다. 또한, 본 명세서에 있어서, 반도체 장치란, 반도체 소자 자체 또는 반도체 소자를 포함하는 것을 말한다. 이러한 반도체 소자로서, 예를 들면 박막 트랜지스터를 들 수 있다. 따라서, 액정 표시 장치 등도 반도체 장치에 포함되는 것이다.
최근, 반도체 특성을 나타내는 금속 산화물(이하, 산화물 반도체라고 칭함)이 주목받고 있다. 반도체 특성을 나타내는 금속 산화물은 트랜지스터에 적용할 수 있다(예를 들면, 특허문헌 1 및 특허문헌 2).
일본 특허 공개 제2007-123861호 공보 일본 특허 공개 제 2007-096055호 공보
도 2에는 산화물 반도체층이 설치된 반도체 장치의 일례를 나타낸다.
도 2에 도시하는 반도체 장치는, 예를 들면 전력 회로의 스위치에 적용할 수 있다. 도 2에 도시하는 반도체 장치를 전력 회로의 스위치로서 사용하는 경우에는, 드레인 전압(소스 전위를 기준으로 한 드레인 전위와의 전위차)에 대한 내압이 높은 것이 중요하다. 도 2에 도시하는 반도체 장치에서는 게이트 전극의 일부와 드레인 전극의 일부가 중첩하고 있기 때문에, 드레인 전압을 높게 하면, 전계가 특정한 부분에 집중해버려, 게이트 절연막의 절연 파괴가 일어나기 쉽다.
본 발명의 일 형태는 상기 반도체 장치에 있어서의 전계의 집중을 완화하는 것을 과제로 한다.
본 발명의 반도체 장치에서는 게이트 전극과 드레인 전극을 중첩시키지 않고, 상면에 있어서, 게이트 전극과 드레인 전극 사이에는 전계 제어 전극이 설치되어 있다. 그리고, 게이트 전극과 반도체층의 사이, 및 전계 제어 전극과 반도체층 사이에는 각각 절연층이 설치되어 있고, 전계 제어 전극과 반도체층 사이에 설치된 절연층은 게이트 전극과 반도체층 사이에 설치된 절연층보다도 두껍다. 나아가, 이 반도체 장치를 구동시킬 때에, 전계 제어 전극의 전위는 소스 전위 이상이며 게이트 전위보다 낮으면 되고, 예를 들면 전계 제어 전극과 소스를 접속시킴으로써 이와 같은 구성을 실현할 수 있다.
본 발명의 일 형태는 이격해서 설치된 소스 전극 및 드레인 전극과, 상기 소스 전극 및 상기 드레인 전극에 접해서 설치된 반도체층과, 적어도 상기 반도체층을 덮어서 설치된 제1 절연층과, 상기 제1 절연층 위에 상기 반도체층의 일부 및 상기 소스 전극과 중첩하고, 상기 드레인 전극과 중첩하지 않고서 설치된 게이트 전극과, 적어도 상기 게이트 전극을 덮어서 설치된 제2 절연층과, 상기 제2 절연층 위에 상기 반도체층의 일부와 중첩하고, 상기 게이트 전극과 상기 드레인 전극 사이의 영역과 중첩해서 배치된 전계 제어 전극을 갖고, 상기 전계 제어 전극은 상기 소스 전극과 전기적으로 접속되어 있는 것을 특징으로 하는 반도체 장치이다.
본 발명의 일 형태는 이격해서 설치된 소스 전극 및 드레인 전극과, 상기 소스 전극 및 상기 드레인 전극에 접해서 설치된 반도체층과, 적어도 상기 반도체층을 덮어서 설치된 제1 절연층과, 상기 제1 절연층 위에 상기 반도체층의 일부 및 상기 소스 전극과 중첩하고, 상기 드레인 전극과 중첩하지 않고서 설치된 게이트 전극과, 적어도 상기 게이트 전극을 덮어서 설치된 제2 절연층과, 상기 제2 절연층 위에 상기 반도체층의 일부와 중첩하고, 상기 게이트 전극과 상기 드레인 전극 사이의 영역과 중첩해서 배치된 전계 제어 전극을 갖는 반도체 장치의 구동 방법이며, 상기 전계 제어 전극의 전위를, 상기 소스 전극의 전위 이상 상기 게이트 전극의 전위 미만으로 하는 것을 특징으로 하는 반도체 장치의 구동 방법이다.
상기 구성에 있어서, 상기 반도체층으로서는, 예를 들면 산화물 반도체층을 설치할 수 있다.
본 발명의 일 형태인 반도체 장치에 의하면, 전계의 집중을 완화할 수 있다.
본 발명의 일 형태인 반도체 장치의 구동 방법에 의하면, 전계의 집중을 완화할 수 있다.
도 1은 본 발명의 일 형태인 반도체 장치를 설명하는 단면도 및 상면도.
도 2는 도 1의 반도체 장치의 비교예로서 도시하는 단면도.
도 3a 내지 도 3d는 도 1의 반도체 장치의 제작 방법을 설명하는 도면.
도 4는 전계 분포의 계산 결과를 설명하는 도면.
도 5는 전계 분포의 계산 결과를 설명하는 도면.
도 6은 전계 분포의 계산 결과를 설명하는 도면.
도 7은 전계 분포의 계산 결과를 설명하는 도면.
도 8은 전류 밀도 분포의 계산 결과를 설명하는 도면.
도 9는 전류 밀도 분포의 계산 결과를 설명하는 도면.
도 10은 전류 밀도 분포의 계산 결과를 설명하는 도면.
도 11은 전류 밀도 분포의 계산 결과를 설명하는 도면.
도 12는 본 발명의 일 형태인 반도체 장치를 설명하는 단면도 및 상면도.
도 13은 본 발명의 일 형태인 반도체 장치를 설명하는 단면도 및 상면도.
도 14는 본 발명의 일 형태인 반도체 장치를 설명하는 단면도 및 상면도.
도 15a 내지 도 15c는 본 발명의 일 형태인 반도체 장치를 설명하는 회로도, 단면도 및 상면도.
도 16은 전류 밀도 분포의 계산 결과를 비교해서 설명하는 도면.
이하에서는, 본 발명의 실시 형태에 대해서 도면을 사용해서 상세하게 설명한다. 단, 본 발명은 이하의 설명으로 한정되지 않고, 본 발명의 취지 및 그의 범위로부터 일탈하지 않고 그의 형태 및 상세를 다양하게 변경할 수 있는 것은, 당업자라면 용이하게 이해된다. 따라서, 본 발명은 이하에서 나타내는 실시 형태의 기재 내용으로 한정해서 해석되는 것은 아니다.
(실시 형태 1)
본 실시 형태에서는 본 발명의 일 형태인 반도체 장치에 대해서 설명한다.
도 1의 (a) 내지 (c)는 본 발명의 일 형태인 반도체 장치를 도시하는 도면이다. 도 1의 (a)는 본 발명의 일 형태인 반도체 장치의 단면도이다. 도 1의 (b) 및 (c)는 본 발명의 일 형태인 반도체 장치의 상면도의 일례이다. 또한, 도 1의 (a)는 도 1의 (b) 및 도 1의 (c)의 X-Y에 있어서의 단면도이다.
도 1의 (a)에 나타내는 반도체 장치에서는 기판(100) 위에 이격해서 설치된 소스 전극(102a) 및 드레인 전극(102b)과, 소스 전극(102a) 및 드레인 전극(102b) 사이에 접해서 설치된 반도체층(104)과, 적어도 반도체층(104)을 덮어서 설치된 제1 절연층(106)과, 제1 절연층(106) 위에, 반도체층(104)의 일부 및 소스 전극(102a)과 중첩하고, 또한 드레인 전극(102b)과 중첩하지 않고서 설치된 게이트 전극(108)과, 적어도 게이트 전극(108)을 덮어서 설치된 제2 절연층(110)과, 제2 절연층(110) 위에 반도체층(104)의 일부와 중첩하고, 게이트 전극(108)과 드레인 전극(102b) 사이의 영역과 중첩해서 배치된 전계 제어 전극(112)을 갖는다.
기판(100)은 절연성 기판이다. 기판(100)으로서, 예를 들면 유리 기판, 석영 기판, 세라믹 기판 이외에, 본 제작 공정의 처리 온도에 견딜 수 있을 정도의 내열성을 갖는 플라스틱 기판 등을 사용할 수 있다. 기판(100)이 유리 기판일 경우에는, 제1 세대(예를 들면, 320mm×400mm) 내지 제10 세대(예를 들면, 2950mm×3400mm)의 것을 사용하면 되지만, 이것으로 한정되는 것은 아니다. 반도체층(104)이 산화물 반도체층일 경우에는 스퍼터링법에 의해 형성되고, 수소 및 수분이 제거된 절연막이 설치되어 있는 것이 바람직하다.
또한, 기판(100)으로서 유리 기판을 사용하면, 본 발명의 일 형태는 표시 장치에 적용하는 것이 가능하다. 따라서, 표시 장치의 기판 상에 형성되는 전력 회로의 스위치에 적용하는 경우에도, 전계의 집중을 완화할 수 있다.
소스 전극(102a) 및 드레인 전극(102b)은, 예를 들면 스퍼터링법을 사용해서 도전막(예를 들면 금속막 또는 일도전형의 불순물 원소가 첨가된 반도체막 등)을 형성하고, 상기 도전막 위에 에칭 마스크를 형성해서 에칭을 행함으로써 선택적으로 형성하면 된다. 또는, 잉크젯법 등을 사용해도 된다. 또한, 소스 전극(102a) 및 드레인 전극(102b)이 되는 도전막은 단층으로 형성해도 되고, 복수의 층을 적층해서 형성해도 된다. 예를 들면, Ti층에 의해 Al층을 협지한 3층의 적층 구조로 해도 된다. 또한, 소스 전극(102a) 및 드레인 전극(102b)은 신호선도 구성한다.
반도체층(104)은 반도체막을 형성하고, 상기 반도체막 위에 에칭 마스크를 형성해서 에칭을 행함으로써 선택적으로 형성하면 된다. 또는, 잉크젯법 등을 사용해서 선택적으로 형성해도 된다. 반도체막은, 예를 들면 산화물 반도체에 의해 형성할 수 있다.
제1 절연층(106)은, 예를 들면 스퍼터링법을 사용해서 절연성 재료(예를 들면, 질화 실리콘, 질화 산화 실리콘, 산화 질화 실리콘 또는 산화 실리콘 등)에 의해 형성하면 된다. 또한, 제1 절연층(106)은 단층으로 형성해도 되고, 복수의 층을 적층해서 형성해도 된다. 여기에서는, 예를 들면 질화 실리콘층 위에 산화 질화 실리콘층이 적층해서 설치된 2층의 적층 구조로 한다. 또한, 제1 절연층(106)은 적어도 게이트 절연층을 구성한다. 또한, 제1 절연층(106)을 스퍼터링법에 의해 형성하면, 반도체층(104)에 수소 및 수분이 혼입되는 것을 방지할 수 있다.
또한, 「질화 산화 실리콘」이란, 그의 조성으로서, 산소보다도 질소의 함유량이 많은 것을 말한다. 「산화 질화 실리콘」이란, 그의 조성으로서, 질소보다도 산소의 함유량이 많은 것을 말한다.
게이트 전극(108)은 소스 전극(102a) 및 드레인 전극(102b)과 동일한 재료 및 동일한 방법에 의해 형성하면 된다.
제2 절연층(110)은 제1 절연층(106)과 동일한 재료 및 동일한 방법에 의해 형성하면 된다.
전계 제어 전극(112)은 소스 전극(102a) 및 드레인 전극(102b)과 동일한 재료 및 동일한 방법에 의해 형성하면 된다.
도 1의 (b)에 도시한 바와 같이, 전계 제어 전극(112)은 게이트 전극(108), 소스 전극(102a) 및 드레인 전극(102b)에 접속시키지 않고, 전기적으로 독립해서 설치되어 있어도 된다. 이때, 전계 제어 전극(112)의 전위는 전위Vss로 하면 된다. 다만, 이것으로 한정되지 않고, 도 1의 (c)에 도시한 바와 같이, 전계 제어 전극(112)이 개구부(114)에 있어서 소스 전극(102a)에 접속되어 있어도 된다.
또한, 도시하고 있지 않으나, 소스 전극(102a)과 게이트 전극(108) 사이에 전계 제어 전극(112)을 배치하고, 소스 전극(102a)과 전계 제어 전극(112) 사이에 저항 소자를 배치해도 된다. 이때, 저항 소자에 있어서의 전위 강하에 의해, 전계 제어 전극(112)의 전위는 0보다 크고 게이트 전위보다 낮은 것이 된다.
또는, 도 15a에 도시한 바와 같은 접속으로 해도 된다. 도 15a에 나타내는 반도체 장치는 소스 전극(102a)과 게이트 전극(108) 사이에 제1 저항 소자(151) 및 제2 저항 소자(152)가 배치되고, 소스 전극(102a)과 전계 제어 전극(112) 사이에 제2 저항 소자(152)가 배치되어 있다. 이때, 소스 전위Vs, 게이트 전위Vg, 제1 저항 소자(151)의 저항값R1, 제2 저항 소자(152)의 저항값R2을 사용하면, 전계 제어 전극(112)의 전위Vc는 하기의 수학식 1로 표현된다.
Figure pat00001
도 15b는 도 15a에 나타내는 반도체 장치의 단면도의 일례를 나타낸다. 도 15(b)에 나타내는 반도체 장치는 도 15a에 나타내는 반도체 장치와 마찬가지로, 기판(100) 위에 이격해 설치된 소스 전극(102a) 및 드레인 전극(102b)과, 소스 전극(102a) 및 드레인 전극(102b) 사이에 접해서 설치된 반도체층(104)과, 적어도 반도체층(104)을 덮어서 설치된 제1 절연층(106)과, 제1 절연층(106) 위에 반도체층(104)의 일부 및 소스 전극(102a)과 중첩하고, 또한 드레인 전극(102b)과 중첩하지 않고서 설치된 게이트 전극(108)과, 적어도 게이트 전극(108)을 덮어서 설치된 제2 절연층(110)과, 제2 절연층(110) 위에 반도체층(104)의 일부와 중첩하고, 게이트 전극(108)과 드레인 전극(102b) 사이의 영역과 중첩해서 배치된 전계 제어 전극(112)을 갖는다. 또한, 도 15b에 도시하는 단면도는 도 15c에 도시하는 상면도의 X-Y에 있어서의 단면도이며, 도 1의 (a)에 나타내는 것과 차이는 없다.
도 15c의 상면도에 도시한 바와 같이, 제1 저항 소자(151)와 제2 저항 소자(152)는 전계 제어 전극(112)과 동일한 층에 의해 형성할 수 있다. 전계 제어 전극(112)은, 예를 들면 산화텅스텐을 포함하는 인듐 산화물, 산화텅스텐을 포함하는 인듐 아연 산화물, 산화티타늄을 포함하는 인듐 산화물, 산화티타늄을 포함하는 인듐 주석 산화물, 인듐 주석 산화물(ITO), 인듐 아연 산화물, 산화 실리콘을 첨가한 인듐 주석 산화물 등의 고저항의 도전성 재료를 사용하여, 도 15c의 상면도에 도시한 바와 같이, 도전성 재료에 의해 형성한 배선을 끌고 다님으로써 제작 공정을 복잡화시키지 않고 형성할 수 있다.
도 2에 도시하는 반도체 장치는, 도 1에 나타내는 반도체 장치의 비교예로서 도시하는 도면이다. 반도체 장치를 전력 회로의 스위치로서 사용하는 경우에는 드레인 전압(소스 전위를 기준으로 한 드레인 전위와의 전위차)에 대한 내압이 높은 것이 중요하다. 도 2에 도시하는 반도체 장치에서는 게이트 전극(116)의 일부와 드레인 전극(102b)의 일부가 중첩하고 있기 때문에, 드레인 전압을 높게 하면, 전계가 특정한 부분에 집중해 버린다. 이에 의해 게이트 절연막의 절연 파괴가 일어나기 쉽다는 문제가 있다.
따라서, 도 1에 도시한 바와 같이, 게이트 전극(108)과 드레인 전극(102b)을 중첩시키지 않도록 하고, 게이트 전극(108)과 드레인 전극(102b) 사이의 영역에 전계 제어 전극(112)을 설치하고, 나아가, 게이트 전극(108)과 전계 제어 전극(112) 사이의 영역에 제2 절연층(110)을 설치함으로써, 전계 제어 전극(112)과 반도체층(104) 사이의 거리를, 게이트 전극(108)과 반도체층(104) 사이의 거리보다도 크게 함으로써, 전계 제어 전극(112)이 반도체층(104)에 있어서의 전계의 집중을 충분히 완화할 수 있다.
여기서, 도 1에 나타내는 반도체 장치의 제작 방법에 대해서, 도 3a 내지 도 3d를 참조하여 설명한다.
우선, 기판(100) 위에 제1의 도전막을 형성하고, 상기 제1 도전막 위에 제1의 에칭 마스크를 형성해서 에칭을 행하고, 소스 전극(102a) 및 드레인 전극(102b)을 형성한다. 그리고, 소스 전극(102a) 및 드레인 전극(102b)을 덮어서 반도체막(103)을 형성한다(도 3a).
여기서, 반도체막(103)은 산화물 반도체막인 것이 바람직하다. 이하의 설명에서는 반도체막(103)을 산화물 반도체막으로 한 일례에 대해서 설명한다.
반도체막(103)을 형성하는 산화물 반도체로서는 적어도 인듐(In) 또는 아연(Zn)을 포함하는 것이 바람직하다. 특히, In과 Zn의 양쪽을 포함하는 것이 바람직하다. 또한, 갈륨(Ga)을 갖는 것이 바람직하다. 갈륨(Ga)을 가지면, 트랜지스터 특성의 편차를 저감할 수 있다. 이러한 트랜지스터 특성의 편차를 저감할 수 있는 원소를 스테빌라이저라고 칭한다. 스테빌라이저로서는 주석(Sn), 하프늄(Hf) 또는 알루미늄(Al)을 들 수 있다.
또한, 이 밖의 스테빌라이저로서는 란타노이드인 란탄(La), 세륨(Ce), 프라세오디뮴(Pr), 네오디뮴(Nd), 프로메튬(Pm), 사마륨(Sm), 유로퓸(Eu), 가돌리늄(Gd), 테르븀(Tb), 디스프로슘(Dy), 홀뮴(Ho), 에르븀(Er), 툴륨(Tm), 이테르븀(Yb), 루테튬(Lu)을 들 수 있다. 이들 중 어느 1종 또는 복수종을 가져도 된다.
또한, 산화물 반도체로서는 산화인듐, 산화주석, 산화아연, 2원계 금속의 산화물인 In-Zn계 산화물, Sn-Zn계 산화물, Al-Zn계 산화물, Zn-Mg계 산화물, Sn-Mg계 산화물, In-Mg계 산화물, In-Ga계 산화물, 3원계 금속의 산화물인 In-Ga-Zn계 산화물(IGZO라고도 표기함), Sn-Ga-Zn계 산화물, A1-Ga-Zn계 산화물, Sn-Al-Zn계 산화물, In-Al-Zn계 산화물, In-Sn-Zn계 산화물, In-Hf-Zn계 산화물, In-La-Zn계 산화물, In-Ce-Zn계 산화물, In-Pr-Zn계 산화물, In-Nd-Zn계 산화물, In-Sm-Zn계 산화물, In-Eu-Zn계 산화물, In-Gd-Zn계 산화물, In-Tb-Zn계 산화물, In-Dy-Zn계 산화물, In-Ho-Zn계 산화물, In-Er-Zn계 산화물, In-Tm-Zn계 산화물, In-Yb-Zn계 산화물, In-Lu-Zn계 산화물, 4원계 금속의 산화물인 In-Sn-Ga-Zn계 산화물, In-Hf-Ga-Zn계 산화물, In-Al-Ga-Zn계 산화물, In-Sn-Al-Zn계 산화물, In-Sn-Hf-Zn계 산화물, In-Hf-A1-Zn계 산화물을 예시할 수 있다.
또한, 여기에서, 예를 들면 In-Ga-Zn계 산화물이란, In과 Ga와 Zn을 주성분으로서 갖는 산화물이라고 하는 의미이며, In과 Ga와 Zn의 비율은 묻지 않는다. 또한, In과 Ga와 Zn 이외의 금속 원소가 들어 있어도 된다.
예를 들면, 원자비 In:Ga:Zn=1:1:1(=1/3:1/3:1/3) 또는 In:Ga:Zn=2:2:1(=2/5:2/5:1/5)의 In-Ga-Zn계 산화물이나 그의 조성의 근접한 산화물을 이용할 수 있다. 또는, 원자비 In:Sn:Zn=1:1:1(=1/3:1/3:1/3), In:Sn:Zn=2:1:3(=1/3:1/6:1/2) 또는 In:Sn:Zn=2:1:5(=1/4:1/8:5/8)의 In-Sn-Zn계 산화물이나 그의 근접한 조성의 산화물을 이용해도 된다.
그러나, 본 발명의 일 양태에 있어서 이용할 수 있는 산화물 반도체막은 이들로 한정되는 것은 아니고, 필요로 하는 반도체 특성(이동도, 역치, 편차)에 따라 적절한 조성의 것을 이용해도 된다. 필요로 하는 트랜지스터 특성(반도체 특성)에 따라, 캐리어 농도, 불순물 농도, 결함 밀도, 금속 원소와 산소의 원자수비, 원자간 결합 거리 및 밀도 등을 적절히 조정하면 된다.
예를 들면, In-Sn-Zn계 산화물에서는 비교적 높은 이동도가 얻어진다. 그러나, In-Ga-Zn계 산화물에서도, 벌크내 결함 밀도를 저감함으로써 이동도를 올릴 수 있다.
또한, 산화물 타깃의 충전율은 90％ 이상 100％ 이하, 바람직하게는 95％ 이상 99.9％ 이하이다. 이와 같이, 충전율이 높은 금속 산화물 타깃을 사용함으로써, 성막되는 산화물 반도체막을 치밀한 막으로 할 수 있다.
산화물 반도체막은 감압 상태의 처리실 내에 기판을 유지하고, 처리실 내에 잔류하는 수분을 제거하면서, 수소, 물, 수산기 또는 수소화물 등이 제거된 스퍼터링 가스를 도입하고, 금속 산화물 타깃을 사용해서 기판 상에 형성한다. 또한, 기판을 가열하면서 산화물 반도체막을 형성해도 된다.
산화물 반도체막을 형성할 때에 사용하는 스퍼터링 가스는 수소, 물, 수산기 또는 수소화물 등의 불순물이 농도 1ppm 이하(바람직하게는 농도 10ppb 이하)까지 제거된 고순도 가스인 것이 바람직하다.
이어서, 반도체막(103) 위에 제2의 에칭 마스크를 형성해서 에칭을 행함으로써, 반도체층(104)을 형성한다. 그리고, 반도체층(104)을 덮어서 제1 절연층(106)을 형성하고, 제1 절연층(106) 위에 제2의 도전막(107)을 형성한다(도 3b).
여기서, 반도체층(104)이 형성된 단계에서, 제1 가열 처리를 행하면 된다. 제1 가열 처리의 온도는 400℃ 이상 750℃ 이하, 바람직하게는 400℃ 이상 기판의 왜곡점 미만으로 한다. 여기에서는 가열 처리 장치의 하나인 전기로에 기판을 도입하고, 산화물 반도체막에 대하여 질소 또는 희가스 등의 불활성의 가스 분위기하에서 450℃에서 1시간의 가열 처리를 행한 후, 대기에 접촉시키지 않도록 함으로써, 산화물 반도체막으로의 수소, 물, 수산기 또는 수소화물 등의 침입을 방지하고, 수소 농도가 저감되어, i형화 또는 실질적으로 i형화된 산화물 반도체막을 얻을 수 있다. 즉, 이 제1 가열 처리에 의해 산화물 반도체층의 탈수화 및 탈수소화 중 적어도 한쪽을 행할 수 있다.
또한, 제1 가열 처리에 있어서는 질소 가스 또는 헬륨 가스, 네온 가스 또는 아르곤 가스 등의 희가스에 수소, 물, 수산기 또는 수소화물 등이 포함되지 않는 것이 바람직하다. 또는, 가열 처리 장치에 도입하는 질소 가스 또는 헬륨 가스, 네온 가스, 아르곤 가스 등의 희가스의 순도를 6N(99.9999％) 이상, 바람직하게는 7N(99.99999％) 이상(즉 불순물 농도를 1ppm 이하, 바람직하게는 0.1ppm 이하)으로 하는 것이 바람직하다.
또한, 제1 가열 처리의 조건 또는 산화물 반도체층의 재료에 따라서는, 산화물 반도체층이 결정화되고, 미결정층 또는 다결정층이 되는 경우도 있다. 예를 들면, 결정화율이 90％ 이상 또는 80％ 이상의 미결정층이 되는 경우도 있다. 또한, 제1 가열 처리의 조건 또는 산화물 반도체층의 재료에 따라서는, 결정 성분을 포함하지 않는 비정질층이 되는 경우도 있다. 또한, 비정질층 중에 미결정부(입경 1nm 이상 20nm 이하(대표적으로는 2nm 이상 4nm 이하))가 혼재하는 산화물 반도체층이 되는 경우도 있다.
또한, 산화물 반도체층의 제1 가열 처리는 섬 형상의 산화물 반도체층을 형성하기 전의 산화물 반도체막(반도체막(103))에 행해도 된다. 그 경우에는 제1 가열 처리 후에, 가열 장치로부터 기판을 취출하고, 포토리소그래피 공정을 행한다.
여기서, 추가로 불활성 가스 분위기하 또는 산소 가스 분위기하에서 제2 가열 처리(바람직하게는 200℃ 이상 400℃ 이하, 예를 들면 250℃ 이상 350℃ 이하)를 행해도 된다. 당해 가열 처리에 의해, 산화물 반도체막 중에 포함되는 수소 또는 수분을 게이트 절연막에 확산시킬 수 있다.
또한, 제1 가열 처리는 산화물 반도체에 의해 반도체막(103)을 형성한 후, 반도체층(104)을 형성하기 전에 행해도 된다. 또한, 제2 가열 처리는, 반도체층(104) 위에 제1의 절연층(106)을 형성한 후뿐만 아니라, 제2 도전막(107)을 형성한 후에 행해도 된다.
이어서, 제2 도전막(107) 위에 제3의 에칭 마스크를 형성해서 에칭을 행함으로써, 게이트 전극(108)을 형성한다. 그리고, 게이트 전극(108)을 덮어서 제2 절연층(110)을 형성하고, 제2 절연층(110) 위에 제3의 도전막(111)을 형성한다(도 3c).
이어서, 제3 도전막(111) 위에 제4의 에칭 마스크를 형성해서 에칭을 행함으로써, 전계 제어 전극(112)을 형성한다(도 3d).
이상 설명한 바와 같이, 도 1에 나타내는 반도체 장치를 제작할 수 있다.
이어서, 도 1에 나타내는 반도체 장치에 대해서 계산을 행했으므로, 그 결과에 대해서 이하에 설명한다.
여기서, 계산은 하기의 표 1의 조건을 사용해서 행하였다.
Figure pat00002
또한, 여기서, 실효 상태 밀도는 온도 300K에 있어서의 것으로 하고, 게이트 전극에는 텅스텐을 사용하고, 소스 전극 및 드레인 전극에는 티타늄을 사용하는 것을 상정한 값으로 하고 있다.
도 4는 도 2와 동일한 형태에 있어서의 전계 분포에 대한 계산 결과를 나타낸다. 즉, 도 4는 게이트 전극(116)의 일부와 드레인 전극(102b)의 일부가 중첩하고 있는 구조이며, 전계 강도는 반도체층(104)이 드레인 전극(102b)을 극복하는 부분에서 최대이며, 최대 전계는 6.91×106[V/cm]이다.
한편, 도 5는 게이트 전극(108)과 드레인 전극(102b)이 중첩하지 않고 있는 구조이며, 전계 강도는 게이트 전극(108)의 단부 바로 아래에서 최대이며, 최대 전계는 2.95×106[V/cm]이다.
도 6은 도 4와 달리, 게이트 전극과 드레인 전극이 중첩하지 않고 있는 구조이며, 게이트 전극(108) 위에는 제2 절연층(110)이 설치되어 있다. 여기서, 전계 강도는 도 5와 동일하게, 게이트 전극(108)의 단부 바로 아래에서 최대이며, 최대 전계는 2.04×106[V/cm]이다.
도 7은 도 6의 드레인 전극(102b)과 게이트 전극(108) 사이의 반도체층과 중첩해서 전계 제어 전극(112)을 갖고 있는 구조이다. 여기서, 전계 강도는 드레인 전극(102b)의 단부 바로 위에서 최대이며, 최대 전계는 2.23×106[V/cm]이다. 또한, 게이트 전극(108)의 단부 바로 아래의 전계는 1.66×106[V/cm]이다. 또한, 여기에서 전계 제어 전극(112)의 전위는 소스의 전위와 동등하게 하고 있다.
도 4 내지 도 7을 비교해서 알 수 있는 바와 같이, 도 7의 구조에 있어서 게이트 전극 하부의 전계 강도가 가장 낮고, 전계 제어 전극(112)에 의해 게이트 전극 근방의 전계를 가장 효과적으로 완화할 수 있는 것을 알 수 있었다.
여기서, 도 8 내지 도 11에, 도 4 내지 도 7의 구조에 있어서의 전류 밀도 분포에 관한 계산 결과를 나타내었다.
도 8은 도 4의 구조에 있어서의 전류 밀도 분포를 도시하는 도면이다.
도 9는 도 5의 구조에 있어서의 전류 밀도 분포를 도시하는 도면이다.
도 10은 도 6의 구조에 있어서의 전류 밀도 분포를 도시하는 도면이다.
도 11은 도 7의 구조에 있어서의 전류 밀도 분포를 도시하는 도면이다.
도 8 내지 도 11에 대해서, 게이트 전압을 5V로 고정했을 때의 드레인 전압(Vds)과 드레인 전류(Ids)의 관계를 도 16에 나타내었다. 또한, 드레인 전압이 10V일 때의 드레인 전류값을 표 2에 나타내었다. 또한, 하기의 표 2에는 드레인 전압이 10V일 때의 도 8의 드레인 전류값에 대한 도 9 내지 도 11의 드레인 전류값의 비율도 병기하고 있다.
Figure pat00003
도 16 및 표 2로부터 알 수 있는 바와 같이, 도 11의 구조에 있어서의 전류 밀도 분포는 도 8 내지 도 10의 구조에 있어서의 전류 밀도 분포와 비교해서 큰 차이는 없고, 드레인 전류에 영향을 주는 일없이 게이트 전극 근방의 전계를 효과적으로 완화할 수 있는 것을 알 수 있었다.
이상 설명한 바와 같이, 도 1에 나타내는 반도체 장치에서는 반도체층에 있어서의 전계의 집중이 충분히 완화되어 있는 것을 알 수 있었다.
(실시 형태 2)
본 발명의 일 형태인 반도체 장치는 실시 형태 1에서 설명한 구조로 한정되지 않는다. 본 실시 형태에서는 본 발명의 일 형태인 반도체 장치이며, 실시 형태 1과는 상이한 것에 대해서 설명한다.
도 12의 (a) 내지 (c)는 본 실시 형태의 반도체 장치를 도시하는 도면이다. 도 12의 (a)는 본 발명의 일 형태인 반도체 장치의 단면도이다. 도 12의 (b)는 본 실시 형태의 반도체 장치의 상면도의 일례이다. 도 12의 (c)는 본 실시 형태의 반도체 장치의 상면도의 일례이다. 또한, 도 12의 (a)는 도 12의 (b) 및 도 12의 (c)의 X-Y에 있어서의 단면도이다.
도 12의 (a) 및 (b)에 나타내는 반도체 장치는 기판(200) 위에 이격해서 설치된 게이트 전극(202a) 및 전계 제어 전극(202b)과, 게이트 전극(202a) 및 전계 제어 전극(202b)을 덮어서 설치된 제1 절연층(204)과, 게이트 전극(202a) 및 전계 제어 전극(202b)과 중첩해서 제1 절연층(204) 위에 설치된 반도체층(206)과, 게이트 전극(202a)과 중첩하고, 반도체층(206) 위에 접해서 설치된 소스 전극(208a)과, 전계 제어 전극(202b)과 중첩하지 않고, 반도체층(206) 위에 소스 전극(208a)과는 이격해서 설치된 드레인 전극(208b)을 갖는다.
또한, 전계 제어 전극(202b)의 전위는 소스 전극(208a)의 전위 이상, 게이트 전극(202a)의 전위보다 낮게 하면 된다. 바람직하게는, 도 12의 (c)에 도시한 바와 같이, 전계 제어 전극(202b)은 소스 전극(208a)과 개구부(210)를 통해서 접속되어 있으면 된다.
(실시 형태 3)
본 발명의 일 형태인 반도체 장치는 실시 형태 1 및 실시 형태 2에서 설명한 구조로 한정되지 않는다. 본 실시 형태에서는 본 발명의 일 형태인 반도체 장치이며, 실시 형태 1 및 실시 형태 2와는 상이한 것에 대해서 설명한다.
도 13의 (a) 내지 (c)는 본 실시 형태의 반도체 장치를 도시하는 도면이다. 도 13의 (a)는 본 발명의 일 형태인 반도체 장치의 단면도이다. 도 13의 (b)는 본 실시 형태의 반도체 장치의 상면도의 일례이다. 도 13의 (c)는 본 실시 형태의 반도체 장치의 상면도의 일례이다. 또한, 도 13의 (a)는 도 13의 (b) 및 도 13의 (c)의 X-Y에 있어서의 단면도이다.
도 13의 (a) 및 (b)에 나타내는 반도체 장치는 기판(300) 위에 이격해서 설치된 게이트 전극(302a) 및 드레인 전극(302b)과, 게이트 전극(302a) 및 드레인 전극(302b)을 덮어서 설치되고, 드레인 전극(302b)을 노출하는 개구부가 설치된 제1 절연층(304)과, 게이트 전극(302a)과 중첩하고, 드레인 전극(302b) 위에 접해서 설치된 반도체층(306)과, 게이트 전극(302a)과 중첩하고, 반도체층(306) 위에 접해서 설치된 소스 전극(308)과, 적어도 반도체층(306) 위에 설치된 제2 절연층(310)과, 게이트 전극(302a)과 드레인 전극(302b) 사이의 영역과 중첩하고, 제2 절연층(310) 위에 설치된 전계 제어 전극(312a)과, 드레인 전극(302b)에 접해서 제2 절연층(310) 위에 설치된 배선(312b)을 갖는다.
또한, 전계 제어 전극(312a)의 전위는 소스 전극(308)의 전위보다 높고, 게이트 전극(302a)의 전위보다 낮게 하면 된다. 전계 제어 전극(312a)은, 바람직하게는 도 13의 (c)에 도시한 바와 같이, 소스 전극(308)과 개구부(314)를 통해서 접속되어 있으면 된다.
또한, 도 13의 (a) 내지 (c)에 나타낸 구성으로 한정되지 않고, 배선(312b)은 소스 전극(308)과 동일한 층에 의해 구성되어 있어도 된다.
(실시 형태 4)
본 발명의 일 형태인 반도체 장치는 실시 형태 1 내지 실시 형태 3에서 설명한 구성으로 한정되지 않는다. 본 실시 형태에서는 본 발명의 일 형태인 반도체 장치이며, 실시 형태 1 내지 실시 형태 3과는 상이한 것에 대해서 설명한다.
도 14는 본 실시 형태의 반도체 장치를 도시하는 도면이다. 도 14의 (a)는 본 발명의 일 형태인 반도체 장치의 단면도이다. 도 14의 (b)는 본 실시 형태의 반도체 장치의 상면도의 일례이다. 도 14의 (c)는 본 실시 형태의 반도체 장치의 상면도의 일례이다. 또한, 도 14의 (a)는 도 14의 (b) 및 도 14의 (c)의 X-Y에 있어서의 단면도이다.
도 14의 (a) 및 (b)에 나타내는 반도체 장치는 기판(400) 위에 설치된 소스 전극(402)과, 소스 전극(402)에 접해서 설치된 반도체층(404)과, 반도체층(404)에 접해서 설치된 드레인 전극(406)과, 적어도 반도체층(404) 위에 설치된 제1 절연층(408)과, 소스 전극(402) 및 반도체층(404)과 중첩하고, 드레인 전극(406)과 중첩하지 않고서 제1 절연층(408) 위에 설치된 게이트 전극(410)과, 게이트 전극(410) 위에 설치된 제2 절연층(412)과, 게이트 전극(410)과 드레인 전극(406) 사이의 반도체층(404)과 중첩해서 설치된 전계 제어 전극(414)을 갖는다.
또한, 전계 제어 전극(414)의 전위는 소스 전극(402)의 전위 이상, 게이트 전극(410)의 전위보다 낮게 하면 된다. 바람직하게는, 도 14의 (c)에 도시한 바와 같이, 소스 전극(402)과 개구부(416)를 통해서 접속되어 있으면 된다.
또한, 도 14에 도시한 구성으로 한정되지 않고, 게이트 전극(410)과 전계 제어 전극(414)은 동일한 층에 의해 구성되어 있어도 된다.
100 기판
102a 소스 전극
102b 드레인 전극
103 반도체막
104 반도체층
106 제1 절연층
107 제2 도전막
108 게이트 전극
110 제2 절연층
111 제3 도전막
112 전계 제어 전극
114 개구부
116 게이트 전극
151 제1 저항 소자
152 제2 저항 소자
200 기판
202a 게이트 전극
202b 전계 제어 전극
204 제1 절연층
206 반도체층
208a 소스 전극
208b 드레인 전극
210 개구부
300 기판
302a 게이트 전극
302b 드레인 전극
304 제1 절연층
306 반도체층
308 소스 전극
310 제2 절연층
312a 전계 제어 전극
312b 배선
314 개구부
400 기판
402 소스 전극
404 반도체층
406 드레인 전극
408 제1 절연층
410 게이트 전극
412 제2 절연층
414 전계 제어 전극
416 개구부

Claims (3)

  1. 반도체 장치의 구동 방법으로서, 상기 반도체 장치는,
    서로 이격된 소스 전극 및 드레인 전극과,
    상기 소스 전극 및 상기 드레인 전극에 전기적으로 접하는 반도체층과,
    적어도 상기 반도체층 위의 제1 절연층과,
    상기 제1 절연층 위에 있고, 상기 반도체층의 제1 영역 및 상기 소스 전극과 중첩하고, 상기 드레인 전극과 중첩하지 않는 게이트 전극과,
    적어도 상기 게이트 전극 위의 제2 절연층과,
    상기 제2 절연층 위에 있고, 상기 반도체층의 제2 영역과 중첩하고, 상기 게이트 전극과 상기 드레인 전극 사이에 있는 전계 제어 전극을 포함하고,
    상기 반도체 장치의 구동 방법은,
    상기 전계 제어 전극의 전위가 상기 소스 전극의 전위 이상이고 상기 게이트 전극의 전위 미만이도록 상기 전계 제어 전극의 전위를 제어하는 단계를 포함하는, 반도체 장치의 구동 방법.
  2. 제1항에 있어서, 상기 전계 제어 전극은 상기 소스 전극에 전기적으로 접속되는, 반도체 장치의 구동 방법.
  3. 제1항에 있어서,
    상기 반도체층은 산화물 반도체층인, 반도체 장치의 구동 방법.
KR1020140044392A 2010-09-02 2014-04-14 반도체 장치의 구동 방법 KR101861887B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2010-196439 2010-09-02
JP2010196439 2010-09-02

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020110088456A Division KR101422322B1 (ko) 2010-09-02 2011-09-01 반도체 장치

Publications (2)

Publication Number Publication Date
KR20140053933A true KR20140053933A (ko) 2014-05-08
KR101861887B1 KR101861887B1 (ko) 2018-05-28

Family

ID=45770244

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020110088456A KR101422322B1 (ko) 2010-09-02 2011-09-01 반도체 장치
KR1020140044392A KR101861887B1 (ko) 2010-09-02 2014-04-14 반도체 장치의 구동 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020110088456A KR101422322B1 (ko) 2010-09-02 2011-09-01 반도체 장치

Country Status (4)

Country Link
US (1) US8575610B2 (ko)
JP (1) JP5780884B2 (ko)
KR (2) KR101422322B1 (ko)
TW (1) TWI512837B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9886231B2 (en) 2008-03-28 2018-02-06 Kopin Corporation Head worn wireless computer having high-resolution display suitable for use as a mobile internet device
KR20140029951A (ko) * 2012-08-31 2014-03-11 에스케이하이닉스 주식회사 반도체 장치
KR102304337B1 (ko) * 2013-09-13 2021-09-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
CN105993077B (zh) 2014-02-14 2019-12-06 夏普株式会社 有源矩阵基板
US10976627B2 (en) 2015-12-01 2021-04-13 Sharp Kabushiki Kaisha Active matrix substrate and liquid crystal display panel comprising same

Family Cites Families (108)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2658850B2 (ja) * 1993-12-24 1997-09-30 日本電気株式会社 薄膜トランジスタ
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3111985B2 (ja) * 1998-06-16 2000-11-27 日本電気株式会社 電界効果型トランジスタ
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP3293563B2 (ja) 1998-08-13 2002-06-17 日本電気株式会社 電界効果トランジスタ及びその駆動方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000216274A (ja) 1999-01-26 2000-08-04 Seiko Epson Corp 半導体装置及びその製造方法
US6380559B1 (en) * 1999-06-03 2002-04-30 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
GB2358081B (en) * 2000-01-07 2004-02-18 Seiko Epson Corp A thin-film transistor and a method for maufacturing thereof
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP4322414B2 (ja) * 2000-09-19 2009-09-02 株式会社ルネサステクノロジ 半導体装置
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4385206B2 (ja) 2003-01-07 2009-12-16 日本電気株式会社 電界効果トランジスタ
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005167155A (ja) 2003-12-05 2005-06-23 Toshiba Corp 電界効果トランジスタおよび半導体リレー
JP4256328B2 (ja) 2003-12-05 2009-04-22 株式会社東芝 電界効果トランジスタ、半導体装置及びフォトリレー
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102354658B (zh) 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
FR2871940B1 (fr) 2004-06-18 2007-06-15 St Microelectronics Rousset Transistor mos a grille flottante, a double grille de controle
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7709908B2 (en) * 2007-08-10 2010-05-04 United Microelectronics Corp. High-voltage MOS transistor device
US7649224B2 (en) * 2007-12-13 2010-01-19 Sanyo Electric Co., Ltd. DMOS with high source-drain breakdown voltage, small on- resistance, and high current driving capacity
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP2009224357A (ja) * 2008-03-13 2009-10-01 Rohm Co Ltd ＺｎＯ系トランジスタ
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8647946B2 (en) 2009-11-19 2014-02-11 Globalfoundries Singapore Pte. Ltd. Control gate

Also Published As

Publication number Publication date
KR101422322B1 (ko) 2014-07-22
KR20120024487A (ko) 2012-03-14
KR101861887B1 (ko) 2018-05-28
JP2012074681A (ja) 2012-04-12
TW201234492A (en) 2012-08-16
US8575610B2 (en) 2013-11-05
TWI512837B (zh) 2015-12-11
US20120056646A1 (en) 2012-03-08
JP5780884B2 (ja) 2015-09-16

Similar Documents

Publication Publication Date Title
KR102194373B1 (ko) 산화물 반도체 소자 및 반도체 장치
KR102146224B1 (ko) 반도체 장치
JP6148311B2 (ja) 電子装置
JP6089086B2 (ja) 半導体装置
TWI608623B (zh) 電晶體及半導體裝置
US9466618B2 (en) Semiconductor device including two thin film transistors and method of manufacturing the same
KR101810592B1 (ko) 트랜지스터
KR101861887B1 (ko) 반도체 장치의 구동 방법
KR101940570B1 (ko) Ｅｌ 표시 장치 및 그 전자 기기

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant