KR20140047511A - 이미지 센서, 이를 포함하는 이미지 처리 시스템 및 이의 동작 방법 - Google Patents

이미지 센서, 이를 포함하는 이미지 처리 시스템 및 이의 동작 방법 Download PDF

Info

Publication number
KR20140047511A
KR20140047511A KR1020130072612A KR20130072612A KR20140047511A KR 20140047511 A KR20140047511 A KR 20140047511A KR 1020130072612 A KR1020130072612 A KR 1020130072612A KR 20130072612 A KR20130072612 A KR 20130072612A KR 20140047511 A KR20140047511 A KR 20140047511A
Authority
KR
South Korea
Prior art keywords
pixel signal
signal
reference current
generating
pixels
Prior art date
Application number
KR1020130072612A
Other languages
English (en)
Other versions
KR102116982B1 (ko
Inventor
김선중
이광현
이승훈
정주환
진영구
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US14/051,999 priority Critical patent/US9462199B2/en
Publication of KR20140047511A publication Critical patent/KR20140047511A/ko
Application granted granted Critical
Publication of KR102116982B1 publication Critical patent/KR102116982B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명의 실시예에 따른 이미지 센서의 동작 방법은 입사광의 세기에 따른 픽셀 신호를 생성하는 단계 및 상기 픽셀 신호와 적어도 하나의 기준 전류를 비교하여 디지털 픽셀 신호를 생성하는 단계를 포함한다. 본 발명의 실시예에 따른 이미지 센서의 동작 방법에 의하면, 1T 픽셀로부터 출력되는 전류를 센싱함으로써 노이즈의 영향을 줄이고 정밀하게 픽셀 신호를 센싱할 수 있는 효과가 있다.

Description

이미지 센서, 이를 포함하는 이미지 처리 시스템 및 이의 동작 방법{A IMAGE SENSOR, IMAGE PROCESSING SYSTEM INCLUDING THE SAME, AND A OPERATING METHOD OF THE SAME}
본 발명의 개념에 따른 실시예는 이미지 센서, 이를 포함하는 이미지 처리 시스템 및 이의 동작 방법에 관한 것으로, 보다 상세하게는 1T 픽셀의 픽셀 신호를 정확하고 신속하게 센싱할 수 있는 이미지 센서, 이를 포함하는 이미지 처리 시스템 및 이의 동작 방법에 관한 것이다.
이미지 센서는 광학 이미지(optical image)를 전기적 신호로 변환하는 장치이다. 상기 이미지 센서는 복수의 픽셀들을 포함한다. 상기 복수의 픽셀들 각각이 전송(transfer) 트랜지스터, 리셋(reset) 트랜지스터, 선택(selection) 트랜지스터, 및 소스 팔로워(source follower) 트랜지스터를 포함할 때, 상기 픽셀들은 4T 픽셀들이라고 호칭될 수 있다.
기술이 발전함에 따라 픽셀의 사이즈는 감소하였다. 예컨대, 4T 픽셀 대신에 1T 픽셀 즉, 하나의 트랜지스터 구조를 가지는 픽셀이 개발되고 있다.
하지만, 1T 픽셀들을 포함하는 이미지 센서의 구체적인 센싱 방법에 대해서는 아직 알려지지 않았다.
본 발명이 이루고자 하는 기술적 과제는 전류 센싱(current sensing) 방식을 이용하여 1T 픽셀의 픽셀 신호를 정확하고 신속하게 센싱할 수 있는 이미지 센서, 이를 포함하는 이미지 처리 시스템 및 이의 동작 방법을 제공함에 있다.
본 발명의 실시예에 따른 이미지 센서의 동작 방법은 입사광의 세기에 따른 픽셀 신호를 생성하는 단계 및 상기 픽셀 신호와 적어도 하나의 기준 전류를 비교하여 디지털 픽셀 신호를 생성하는 단계를 포함한다.
실시예에 따라 기준 전압에 따라 상기 적어도 하나의 기준 전류를 생성하는 단계를 더 포함한다.
실시예에 따라 상기 디지털 픽셀 신호를 생성하는 단계는 상기 픽셀 신호와 상기 적어도 하나의 기준 전류를 비교하여 비교 결과를 생성하는 단계 및 상기 비교 결과를 기초로 적어도 하나의 비트를 가진 디지털 픽셀 신호를 생성하는 단계를 포함한다.
실시예에 따라 상기 픽셀 신호의 노이즈와 상기 적어도 하나의 기준 전류의 노이즈를 제거하는 단계를 더 포함한다.
실시예에 따라 상기 이미지 센서는 각각이 하나의 싱글 트랜지스터와 하나의 포토 다이오드를 포함하는 복수의 픽셀들을 포함하고, 상기 픽셀 신호를 생성하는 단계는 상기 복수의 픽셀들 각각이 게이트 신호에 따라 상기 포토 다이오드에 축적된 광전하를 제거하는 단계, 상기 복수의 픽셀들 각각이 상기 게이트 신호에 따라 상기 포토 다이오드에 상기 입사광의 세기에 따라 생성되는 광전하를 축적하는 단계 및 상기 복수의 픽셀들 각각이 상기 게이트 신호에 따라 상기 축적된 광전하에 따른 상기 픽셀 신호를 생성하는 단계를 포함한다.
본 발명의 실시예에 따른 이미지 센서는 각각이 입사광의 세기에 따른 픽셀 신호를 생성하는 복수의 픽셀들과 각각이 기준 전압에 따른 기준 전류를 생성하는 복수의 기준 셀들을 포함하는 셀 어레이 및 상기 픽셀 신호와 상기 기준 전류를 비교하여 비교 결과를 기초로 디지털 픽셀 신호를 생성하는 리드아웃 블록을 포함한다.
실시예에 따라 상기 복수의 픽셀들은 각각이 하나의 싱글 트랜지스터와 하나의 포토 다이오드를 포함한다.
실시예에 따라 상기 복수의 픽셀들은 각각이 로우 라인과 컬럼 라인에 접속되고, 상기 복수의 픽셀들은 상기 로우 라인을 통해 수신되는 게이트 신호에 따라 상기 포토 다이오드에 축적된 광전하를 제거하고, 상기 게이트 신호에 따라 상기 포토 다이오드에 상기 입사광의 세기에 따라 생성되는 광전하를 축적하고, 상기 게이트 신호에 따라 상기 축적된 광전하에 따른 상기 픽셀 신호를 생성하여 상기 컬럼 라인으로 출력한다.
실시예에 따라 상기 복수의 기준 셀들은 각각이 포토 다이오드를 포함하지 않는다.
실시예에 따라 상기 셀 어레이의 동작을 제어하기 위한 게이트 신호와 기준 전압을 생성하는 로우 드라이버를 더 포함한다.
실시예에 따라 상기 셀 어레이는 각각이 상기 복수의 픽셀들 중 일부를 포함하는 복수의 랭크들로 구성된다.
실시예에 따라 상기 복수의 랭크들은 각각의 동작을 제어하기 위한 서로 다른 게이트 신호들에 따라 랭크 별로 제어된다.
실시예에 따라 상기 기준 셀들은 상기 복수의 랭크들 중 어느 하나에 대응되는 이미지 센서.
실시예에 따라 상기 복수의 랭크들 중 어느 하나에 대응되는 기준 셀들은 동일한 기준 전압을 수신한다.
실시예에 따라 상기 복수의 랭크들 중 어느 하나에 대응되는 기준 셀들은 서로 다른 기준 전압을 수신한다.
실시예에 따라 상기 리드아웃 블록은 상기 픽셀 신호와 상기 기준 전류를 비교하여 비교 결과를 기초로 상기 디지털 픽셀 신호를 생성하는 리드아웃 회로 및 상기 컬럼 선택 신호에 따라 상기 디지털 픽셀 신호를 임시 저장하고, 상기 디지털 픽셀 신호를 증폭하여 출력한다.
실시예에 따라 상기 리드아웃 회로는 상기 셀 어레이의 복수의 컬럼들 각각에 대응되고 컬럼 선택 신호에 따라 활성화되는 복수의 서브 리드아웃 회로 및 상기 기준 전류의 노이즈를 제거하여 복수의 리드아웃 회로들 각각에 상기 기준 전류를 공급하는 기준 전류 회로를 포함한다.
실시예에 따라 상기 복수의 서브 리드아웃 회로 각각은 상기 컬럼 선택 신호에 따라 상기 픽셀 신호와 상기 기준 전류의 흐름을 제어하는 스위칭 블록, 상기 픽셀 신호와 상기 기준 전류를 비교하여 디지털 형태의 비교 신호를 생성하는 비교 블록 및 상기 비교 신호를 기초로 적어도 하나의 비트를 가진 상기 디지털 픽셀 신호를 생성하는 디코딩 블록을 포함한다.
실시예에 따라 상기 복수의 서브 리드아웃 회로 각각은 상기 픽셀 신호를 복제하여 적어도 하나 이상의 복제된 픽셀 신호를 생성하는 복제 블록을 더 포함한다.
실시예에 따라 상기 리드아웃 블록의 동작을 제어하기 위한 상기 컬럼 선택 신호를 생성하는 컬럼 드라이버 및 상기 컬럼 드라이버의 동작을 제어하는 타이밍 제네레이터를 더 포함한다.
본 발명의 실시예에 따른 이미지 처리 시스템은 입사광의 세기에 따라 생성된 픽셀 신호와 기준 전압에 따라 생성된 기준 전류를 비교하여 비교 결과를 기초로 디지털 픽셀 신호를 생성하는 이미지 센서 및 디지털 픽셀 신호를 가공 및 처리하여 이미지 데이터를 생성하는 이미지 신호 프로세서를 포함한다.
실시예에 따라 상기 이미지 센서는 각각이 상기 픽셀 신호를 생성하는 복수의 픽셀들과 각각이 상기 기준 전류를 생성하는 복수의 기준 셀들을 포함한다.
실시예에 따라 상기 복수의 픽셀들은 각각이 하나의 싱글 트랜지스터와 하나의 포토 다이오드를 포함한다.
실시예에 따라 상기 복수의 기준 셀들은 각각이 포토 다이오드를 포함하지 않는다.
본 발명의 실시예에 따른 이미지 센서는 각각이 입사광의 세기에 따른 픽셀 신호를 생성하는 복수의 픽셀들과 각각이 기준 전압에 따른 기준 전류를 생성하는 복수의 기준 셀들을 포함하는 셀 어레이 및 상기 픽셀 신호와 상기 기준 전류를 비교하여 비교 결과를 기초로 디지털 픽셀 신호를 생성하는 리드아웃 블록을 포함하며, 상기 셀 어레이는 각각이 서로 다른 제어 신호들에 따라 동작하는 복수의 랭크들을 포함한다.
본 발명의 실시예에 따른 이미지 센서, 이를 포함하는 이미지 처리 시스템 및 이의 동작 방법에 의하면, 1T 픽셀로부터 출력되는 전류를 센싱함으로써 노이즈의 영향을 줄이고 정밀하게 픽셀 신호를 센싱할 수 있는 효과가 있다.
또한, 본 발명의 실시예에 따른 이미지 센서, 이를 포함하는 이미지 처리 시스템 및 이의 동작 방법에 의하면, 셀 어레이를 랭크 별로 제어함으로써 한 프레임에 대응하는 센싱 시간을 단축할 수 있는 효과가 있다.
도 1은 본 발명의 실시 예에 따른 이미지 처리 시스템을 나타내는 블록도이다.
도 2는 도 1에 도시된 이미지 센서의 동작 방법을 설명하기 위한 블록도이다.
도 3은 도 2에 도시된 이미지 센서의 일부의 일 실시예의 동작을 설명하기 위한 블록도이다.
도 4는 도 2에 도시된 이미지 센서의 일부의 다른 실시예의 동작을 설명하기 위한 블록도이다.
도 5는 도 3과 도 4에 도시된 서브 리드아웃 회로의 일 실시예를 나타낸 도면이다.
도 6은 도 5에 도시된 서브 리드아웃 회로의 일 실시예가 디지털 픽셀 신호를 생성하는 방법을 설명하기 위한 도면이다.
도 7은 도 3 또는 도 4에 도시된 픽셀을 상세히 설명하기 위한 블록도이다.
도 8은 도 7에 도시된 픽셀을 형성하기 위한 레이아웃의 일 실시예를 나타내는 도면이다.
도 9는 도 8에 도시된 레이아웃의 일 실시예에 따른 반도체 기판의 A 방향 단면의 일 실시예를 나타내는 도면이다.
도 10은 도 8에 도시된 레이아웃의 일 실시예에 따른 반도체 기판의 A 방향 단면의 다른 실시예를 나타내는 도면이다.
도 11은 도 8에 도시된 레이아웃의 일 실시예에 따른 반도체 기판의 A 방향 단면의 또 다른 실시예를 나타내는 도면이다.
도 12는 도 2에 도시된 이미지 센서가 각 랭크 별로 제어되는 타이밍을 나타낸 도면이다.
도 13은 도 12에 도시된 리드아웃 시간에서의 어드레싱 방법을 설명하기 위한 타이밍도이다.
도 14는 도 1에 도시된 이미지 센서가 동작하는 방법을 설명하기 위한 흐름도이다.
도 15는 도 14에 도시된 픽셀 신호를 생성하는 단계를 상세히 나타낸 흐름도이다.
도 16은 도 14에 도시된 디지털 픽셀 신호를 생성하는 단계를 상세히 나타낸 흐름도이다.
도 17은 도 1에 도시된 이미지 센서를 포함하는 전자 시스템의 일 실시 예를 나타내는 블록도이다.
도 18은 도 1에 도시된 이미지 센서를 포함하는 전자 시스템의 다른 실시 예를 나타내는 블록도이다.
본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명의 개념에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정 실시 예들을 도면에 예시하고 본 명세서에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 다수개의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다.
도 1은 본 발명의 실시 예에 따른 이미지 처리 시스템을 나타내는 블록도이다.
도 1을 참조하면, 이미지 처리 시스템(10)은 이미지 센서(image sensor, 100), 디지털 이미지 프로세서(digital image processor; DSP, 200), 디스플레이 유닛(display unit, 300) 및 렌즈(500)를 포함할 수 있다.
이미지 센서(100)는 셀 어레이(cell array, 110), 로우 드라이버(row driver, 160), 컬럼 드라이버(column driver, 165), 제어 레지스터 블록(control register block, 180) 및 리드 아웃 회로(readout block, 190)를 포함할 수 있다.
이미지 센서(100)는 DSP(200)의 제어에 의해 렌즈(500)를 통해 촬상된 대상물(object, 400)을 센싱한다. DSP(200)는 이미지 센서(100)에 의해 센싱되어 출력된 이미지를 디스플레이 유닛(300)에 출력할 수 있다. 디스플레이 유닛(300)은 영상을 출력할 수 있는 모든 장치를 의미한다. 예컨대, 디스플레이 유닛(300)은 컴퓨터, 휴대폰 및 기타 영상 출력 단말로 구현될 수 있다.
DSP(200)는 카메라 컨트롤 유닛(210), 이미지 신호 프로세서(image signal processor; ISP, 220) 및 PC I/F(230)를 포함할 수 있다. 카메라 컨트롤 유닛(210)은 제어 레지스터 블록(180)을 제어한다. 이때, 카메라 컨트롤 유닛(210)은 I2C(inter-integrated circuit)를 이용하여 이미지 센서(100), 즉, 제어 레지스터 블록(180)을 제어할 수 있으나, 본 발명의 범위가 이에 한정되는 것은 아니다.
ISP(220)는 리드 아웃 회로(190)로부터 출력된 디지털 픽셀 신호(DPS)를 사람이 보기 좋도록 가공 및 처리하여 가공 및 처리된 이미지 데이터를 PC I/F(230)를 통해 디스플레이 유닛(300)으로 출력한다.
ISP(220)는 이미지 센서(100)와 별개의 칩들로 구현된다. 실시 예에 따라 ISP(220)와 이미지 센서(100)는 하나의 칩으로 구현될 수 있다.
셀 어레이(110)는 각각이 입사광의 세기에 따른 픽셀 신호를 생성하는 복수의 픽셀들(pixels)과 각각이 기준 전압에 따른 기준 전류를 생성하는 복수의 기준 셀들(reference cells)을 포함할 수 있다.
상기 픽셀들 각각은 하나의 싱글 트랜지스터(single transistor) 및 광전 변환 소자를 포함한다. 예컨대 상기 광전 변환 소자는 포토 다이오드(photo diode) 또는 핀드 포토 다이오드(pinned photo diode)이다. 하나의 픽셀에서 하나의 싱글 트랜지스터만을 포함함으로써 이미지 센서(100)의 집적도는 높아질 수 있다. 예컨대, 이미지 센서(100)는 0.1 μm × 0.1 μm 이하 수준의 픽셀들을 포함할 수 있다. 또한, 셀 어레이(110)는 다수의 광전 변환 소자들을 이용하여 빛을 감지하고, 이를 전기적 신호로 변환하여 픽셀 신호를 생성한다.
한편, 상기 기준 셀들 각각은 하나의 트랜지스터 만을 포함하고, 광전 변환 소자를 포함하지 않을 수 있다.
셀 어레이(110)는 각각이 상기 복수의 픽셀들 중 일부를 포함하는 복수의 랭크들(도 2의 rank1 내지 rank4)로 구성될 수 있다. 상기 기준 셀들은 상기 복수의 랭크들 중 어느 하나에 대응될 수 있다.
타이밍 제네레이터(170)는 로우 드라이버(160) 및 컬럼 드라이버(165)에 제어 신호 또는 클럭 신호를 인가하여 로우 드라이버(160) 및 컬럼 드라이버(165)의 동작 또는 타이밍을 제어할 수 있다.
이때, 제어 레지스터 블록(180)은 카메라 컨트롤 유닛(210)의 제어에 따라 동작하며, 이미지 센서(100)의 동작에 필요한 각종 명령을 저장한다.
로우 드라이버(160)는 셀 어레이(110)를 랭크 별로 행(row) 단위로 구동한다. 즉, 복수의 랭크들 중 어느 하나의 동일한 행에 속한 픽셀들은 동일한 게이트 신호를 공급받을 수 있다. 또한, 셀 어레이(110)의 동일한 행에 속한 픽셀들은 랭크 별로 서로 다른 게이트 신호를 공급받을 수 있다.
즉, 로우 드라이버(160)는 타이밍 제네레이터(170)로부터 출력되는 제어 신호를 디코딩하여 셀 어레이(110)의 랭크 별로 각 행에 게이트 신호를 공급할 수 있다.
셀 어레이(110)는 로우 드라이버(160)로부터 제공된 게이트 신호에 의해 선택되는 행(row)으로부터 출력되는 픽셀 신호를 리드아웃 블록(190)으로 출력한다. 또한, 셀 어레이(110)의 상기 복수의 기준 셀들은 로우 드라이버(160)로부터 제공된 기준 전압에 따라 기준 전류를 생성하여 상기 기준 전류를 리드아웃 블록(190)으로 출력할 수 있다.
컬럼 드라이버(165)는 타이밍 제네레이터(170)의 제어에 따라 컬럼 선택 신호를 생성하여 리드아웃 블록(190)의 동작을 제어할 수 있다.
리드아웃 블록(190)은 상기 픽셀 신호와 상기 기준 전류를 비교하여 비교 결과를 기초로 디지털 픽셀 신호를 DSP(200)로 출력한다.
도 2는 도 1에 도시된 이미지 센서의 동작 방법을 설명하기 위한 블록도이다.
도 1 및 도 2를 참조하면, 도 1에 도시된 이미지 센서의 일부(105)가 도 2에 도시되어 있다. 셀 어레이(110)는 복수의 랭크들(rank1 내지 rank4) 및 상기 복수의 랭크들(rank1 내지 rank4) 각각에 대응되는 복수의 기준 셀 블록들(reference cell blocks, RCB1 내지 RCB4)을 포함할 수 있다.
복수의 랭크들(rank1 내지 rank4)은 로우 드라이버(160)로부터 서로 다른 게이트 신호 그룹들(GS1 내지 GS4)을 수신할 수 있다. 각각의 게이트 신호 그룹들(GS1 내지 GS4)은 다수의 행에 각각 대응되는 다수의 게이트 신호들(예컨대, 도 3의 VG1 내지 VGn)을 포함할 수 있다. 따라서, 복수의 랭크들(rank1 내지 rank4)은 각각 수신하는 게이트 신호 그룹들(GS1 내지 GS4)에 따라 랭크 별로 달리 제어될 수 있다.
복수의 기준 셀 블록들(RCB1 내지 RCB4)은 로우 드라이버(160)로부터 서로 다른 기준 전압 그룹들(RV1 내지 GS4)을 수신할 수 있다. 각각의 기준 전압 그룹들(RV1 내지 RV4)은 기준 셀에 대응되는 적어도 하나의 게이트 신호들(예컨대, 도 3의 Vref)을 포함할 수 있다. 따라서, 복수의 기준 셀 블록들(RCB1 내지 RCB4)은 각각 수신하는 기준 전압 그룹들(RV1 내지 RV4)에 따라 랭크 별로 달리 제어될 수 있다.
리드아웃 블록(190)은 리드아웃 회로(600) 및 출력 회로(700)를 포함할 수 있다.
리드아웃 회로(600)는 컬럼 드라이버(165)의 컬럼 선택 신호(CSS)에 따라 복수의 랭크들(rank1 내지 rank4)로부터 출력된 픽셀 신호 그룹들(PS1 내지 PS4)과 기준 전류 그룹들(RI1 내지 RI4)을 각각 비교하고, 비교 결과를 기초로 디지털 픽셀 신호(DPS)를 생성할 수 있다.
출력 회로(700)는 컬럼 선택 신호(CSS)에 따라 디지털 픽셀 신호(DPS)를 임시 저장하고, 디지털 픽셀 신호(DPS)를 증폭하여 ISP(220)로 출력할 수 있다.
도 3은 도 2에 도시된 이미지 센서의 일부의 일 실시예의 동작을 설명하기 위한 블록도이다.
도 1 내지 도 3을 참조하면, 이미지 센서의 일부의 일 실시예(105-1)는 셀 어레이(110-1) 및 리드아웃 블록(190-1)을 포함한다.
셀 어레이(110-1)는 설명의 편의를 위해 제1 랭크(rank1-1)에 대해서만 설명되며, 제2 랭크(rank2) 내지 제4 랭크(rank4)는 제1 랭크(rank1-1)와 실질적으로 동일하게 동작할 수 있다. 셀 어레이(110-1)는 제1 랭크(rank1-1) 및 제1 랭크(rank1-1)에 대응하는 제1 기준 셀 블록(RCB1-1)을 포함한다.
제1 랭크(rank1-1)는 매트릭스(matrix) 형태로 배열된 복수의 픽셀들(130-1)을 포함하며, n 개의 로우(row)와 4 개의 컬럼(column)을 가지나 본 발명의 범위는 이에 한정되지 않는다. 복수의 픽셀들(130-1)은 각각 하나의 싱글 트랜지스터와 하나의 포토 다이오드를 포함할 수 있다.
상기 싱글 트랜지스터의 소스 단자는 접지(ground)에 연결될 수 있다. 상기 싱글 트랜지스터의 게이트 단자는 로우 드라이버(160)에 연결되어 제1 게이트 신호 그룹(GS1)의 다수의 게이트 신호들(VG1 내지 VGn) 중 해당 로우에 대응되는 게이트 신호를 수신할 수 있다. 즉, 제1 랭크(rank1-1)에서 동일한 로우에 속한 픽셀들(130-1)은 동일한 게이트 신호를 수신할 수 있다. 상기 싱글 트랜지스터의 드레인 단자는 각각 대응하는 컬럼 라인(COL1 내지 COL4)으로 서브 리드아웃 회로(620-1)에 연결되어 각각의 픽셀 신호를 출력할 수 있다. 즉, 컬럼 라인들(COL1 내지 COL4)을 통해 출력되는 픽셀 신호들은 도 2의 제1 픽셀 신호 그룹(PS1)에 해당할 수 있다. 복수의 픽셀들(130-1)의 상세한 동작은 도 7을 참조하여 상세히 설명하기로 한다.
제1 기준 셀 블록(RCB1-1)은 제1 기준셀 내지 제3 기준셀(140-1 내지 144-1)을 포함할 수 있다. 제1 기준셀 내지 제3 기준셀(140-1 내지 144-1)은 각각 하나의 트랜지스터들을 포함할 수 있다. 제1 기준셀 내지 제3 기준셀(140-1 내지 144-1) 각각에 포함된 트랜지스터의 소스 단자는 접지(ground)에 연결될 수 있고, 상기 트랜지스터의 게이트 단자는 함께 로우 드라이버(160)에 연결되어 동일한 기준 전압(Vref)을 공급받을 수 있다. 기준 전압(Vref)은 도 2의 제1 기준 전압 그룹(RV1)에 해당할 수 있다.
상기 트랜지스터 각각은 채널 폭-길이(channel width-length) 간의 비율(W/L)이 서로 다르게 설정될 수 있다. 예컨대, 제1 기준셀(140-1)의 W/L이 가장 낮게 설정되고, 제3 기준셀(144-1)의 W/L이 가장 높게 설정될 수 있다. 이에 따라, 상기 트랜지스터 각각에 동일한 기준 전압(Vref)이 공급되면, 제1 기준셀(140-1)의 기준 전류(Iref1)가 가장 낮은 전류값을 가지고 제3 기준셀(144-1)의 기준 전류(Iref3)가 가장 높은 전류값을 가지게 된다. 상기 트랜지스터의 드레인 단자들은 각각 기준 전류 회로(610-1)에 연결되어 각각의 기준 전류(Iref1 내지 Iref3)를 출력할 수 있다.
리드아웃 블록(190-1)은 리드 아웃 회로(600-1) 및 출력 회로(700-1)를 포함한다.
리드 아웃 회로(600-1)는 기준 전류 회로(610-1) 및 서브 리드아웃 회로들(sub-readout circuit, 620-1)을 포함한다. 기준 전류 회로(610-1)는 기준 전류들(Iref1 내지 Iref3)에 포함된 노이즈를 제거하고, 필요에 따라 증폭하여 서브 리드아웃 회로들(620-1)에 제공한다. 실시예에 따라 기준 전류 회로(610-1)는 노이즈 제거 필터(noise rejection filter)와 증폭기(amplifier)를 포함할 수 있다.
서브 리드아웃 회로들(620-1)은 셀 어레이(110-1)의 컬럼들 각각에 대응하여 구현될 수 있다. 서브 리드아웃 회로들(620-1) 각각은 컬럼 선택 신호(CSS)에 따라 활성화되어 기준 전류들(Iref1 내지 Iref3)과 컬럼 라인(COL1 내지 COL4)을 통해 수신되는 픽셀 신호를 비교하여 디지털 픽셀 신호(DPS)를 생성할 수 있다.
출력 회로(700-1)는 서브 리드아웃 회로들(620-1) 각각에 대응하여 구현되는 서브 출력 회로들(sub-output circuit)을 포함하여 컬럼 선택 신호(CSS)에 따라 디지털 픽셀 신호(DPS)를 임시 저장하고, 디지털 픽셀 신호(DPS)를 증폭하여 ISP(220)로 출력할 수 있다.
실시예에 따라 출력 회로(700-1)는 디지털 픽셀 신호(DPS)를 임시 저장하기 위한 휘발성 메모리(volatile memory, 예컨대, SRAM(미도시))를 포함할 수 있고, 디지털 픽셀 신호(DPS)를 증폭하여 출력하기 위한 버퍼(buffer, 미도시)를 포함할 수 있다. 실시예에 따라 출력 회로(700-1)는 특정한 수의 로우들의 디지털 픽셀 신호(DPS)를 합산하여 출력하기 위한 카운터(counter, 미도시)를 더 포함할 수 있다.
도 4는 도 2에 도시된 이미지 센서의 일부의 다른 실시예의 동작을 설명하기 위한 블록도이다.
도 1 내지 도 4를 참조하면, 이미지 센서의 일부의 다른 실시예(105-2)는 셀 어레이(110-2) 및 리드아웃 블록(190-2)을 포함한다. 이미지 센서의 일부의 다른 실시예(105-2)는 도 4에 도시된 이미지 센서의 일부의 일 실시예(105-1)와 일부 차이점을 제외하고는 실질적으로 동일한바 상기 차이점을 위주로 설명하기로 한다.
제1 기준 셀 블록(RCB1-2)은 제1 기준셀 내지 제3 기준셀(140-2 내지 144-2)을 포함할 수 있다. 제1 기준셀 내지 제3 기준셀(140-1 내지 144-1) 각각에 포함된 트랜지스터의 게이트는 각각 로우 드라이버(160)에 연결되어 서로 다른 기준 전압들(Vref1 내지 Vref3)을 공급받을 수 있다. 기준 전압들(Vref1 내지 Vref3)은 도 2의 제1 기준 전압 그룹(RV1)에 해당할 수 있다.
실시예에 따라 제1 기준 전압(Vref1)의 전압값이 가장 낮고, 제3 기준 전압(Vref3)의 전압값이 가장 높을 수 있다. 이 때, 제1 기준셀(140-2)의 기준 전류(Iref1)가 가장 낮은 전류값을 가지고 제3 기준셀(144-2)의 기준 전류(Iref3)가 가장 높은 전류값을 가지게 된다.
실시예에 따라 상기 트랜지스터 각각은 채널 폭-길이(channel width-length) 간의 비율(W/L)이 서로 동일하게 설정될 수 있다.
도 5는 도 3과 도 4에 도시된 서브 리드아웃 회로의 일 실시예를 나타낸 도면이다. 도 6은 도 5에 도시된 서브 리드아웃 회로의 일 실시예가 디지털 픽셀 신호를 생성하는 방법을 설명하기 위한 도면이다.
도 1 내지 도 6을 참조하면, 제1 컬럼 라인(COL1)에 연결된 서브 리드아웃 회로의 일 실시예(620)가 도시되어 있다.
서브 리드아웃 회로의 일 실시예(620)는 스위칭 블록(switching block, 630), 복제 블록(replica block, 640), 비교 블록(comparison block, 650) 및 디코딩 블록(decoding block, 660)을 포함할 수 있다.
스위칭 블록(630)은 제1 스위치 내지 제4 스위치(SW1 내지 SW4)를 포함할 수 있다. 제1 스위치(SW1)는 제1 컬럼 선택 신호(CSS1)에 따라 제1 컬럼 라인(COL1)과 복제 블록(640) 사이에서 제1 컬럼 라인(COL1)으로 출력되는 픽셀 신호(PS_COL1)의 흐름을 제어할 수 있다. 예컨대, 제1 컬럼 선택 신호(CSS1)가 하이 레벨(high level)인 경우 제1 스위치(SW1)는 픽셀 신호(PS_COL1)가 복제 블록(640)으로 전송되도록 하고, 제1 컬럼 선택 신호(CSS1)가 로우 레벨(low level)인 경우 제1 스위치(SW1)는 픽셀 신호(PS_COL1)를 차단할 수 있다.
제2 스위치 내지 제4 스위치(SW2 내지 SW4)는 도 3와 도 4에 도시된 기준 전류 회로(610-1 or 610-2)와 비교 블록(650) 사이에서 각각 제1 기준 전류 내지 제3 기준 전류(Iref1 내지 Iref3)의 흐름을 제어할 수 있다. 예컨대, 제1 컬럼 선택 신호(CSS1)가 하이 레벨(high level)인 경우 제2 스위치 내지 제4 스위치(SW2 내지 SW4)는 각각 제1 기준 전류 내지 제3 기준 전류(Iref1 내지 Iref3)가 비교 블록(650)으로 전송되도록 하고, 제1 컬럼 선택 신호(CSS1)가 로우 레벨(low level)인 경우 제2 스위치 내지 제4 스위치(SW2 내지 SW4)는 제1 기준 전류 내지 제3 기준 전류(Iref1 내지 Iref3)를 각각 차단할 수 있다.
복제 블록(640)은 픽셀 신호(PS_COL1)를 비교 블록(650)에 포함된 비교기(652 내지 656)의 개수 또는 기준 전류(Iref1 내지 Iref3)의 개수 만큼 복제하여 복제된 픽셀 신호들(PS_COL1)을 생성할 수 있다. 예컨대, 복제 블록(640)은 다수의 전류 거울들(current mirrors)로 구현될 수 있으나, 본 발명의 범위는 이에 한정되지 않는다. 실시예에 따라 복제 블록(640)은 픽셀 신호(PS_COL1)에 포함된 노이즈를 제거하기 위한 노이즈 필터(미도시)를 포함할 수 있다.
비교 블록(650)은 기준 전류(Iref1 내지 Iref3)에 대응하는 복수의 비교기들(652 내지 656)을 포함할 수 있다.
복수의 비교기들(652 내지 656)은 각각 픽셀 신호(PS_COL1)와 각각의 기준 전류(Iref1 내지 Iref3)를 비교하여 디지털 형태의 비교 신호들(COMP1 내지 COMP3)을 생성할 수 있다. 예컨대, 제1 비교기(652)는 픽셀 신호(PS_COL1)의 전류 레벨이 제1 기준 전류(Iref1)의 전류 레벨보다 높은 경우 하이 레벨(예컨대, 1)의 비교 신호(COMP1)를 생성하고, 반대의 경우 로우 레벨(예컨대, 0)의 비교 신호(COMP1)를 생성할 수 있다.
디코딩 블록(660)은 비교 신호들(COMP1 내지 COMP3)을 기초로 적어도 하나 이상의 비트(MSB와 LSB)를 가진 디지털 픽셀 신호(DPS)를 생성할 수 있다.
디코딩 블록(660)은 제2 비교 신호(COMP2)에 응답하여 제1 비교 신호(COMP1) 또는 제3 비교 신호(COMP3) 중 어느 하나를 출력하는 먹스(662)를 포함할 수 있다. 예컨대, 먹스(662)는 제2 비교 신호(COMP2)가 하이 레벨인 경우 제3 비교 신호(COMP3)를 출력하고, 제2 비교 신호(COMP2)가 로우 레벨인 경우 제1 비교 신호(COMP1)를 출력할 수 있다.
제1 비트(MSB)는 제2 비교기(654)의 제2 비교 신호(COMP2)에 의해 결정되고, 제2 비트(LSB)는 먹스(662)의 출력에 의해 결정된다.
도 6에 도시된 표를 참조하면, 제1 기준 전류(Iref1)의 전류 레벨이 가장 낮고 제3 기준 전류(Iref3)의 전류 레벨이 가장 높다고 가정한다.
픽셀 신호(PS_COL1)의 전류 레벨이 제1 기준 전류(Iref1)의 전류 레벨보다 낮은 경우, 제1 비트(MSB)는 제2 비교 신호(COMP2)와 동일한 0이 되고 제2 비트(LSB)는 먹스(662)가 제1 비교 신호(COMP1)를 출력함에 따라 제1 비교 신호(COMP1)와 동일한 0이 된다.
픽셀 신호(PS_COL1)의 전류 레벨이 제1 기준 전류(Iref1)의 전류 레벨과 제2 기준 전류(Iref2) 사이의 레벨인 경우, 제1 비트(MSB)는 제2 비교 신호(COMP2)와 동일한 0이 되고 제2 비트(LSB)는 먹스(662)가 제1 비교 신호(COMP1)를 출력함에 따라 제1 비교 신호(COMP1)와 동일한 1이 된다.
픽셀 신호(PS_COL1)의 전류 레벨이 제2 기준 전류(Iref2)의 전류 레벨과 제3 기준 전류(Iref3) 사이의 레벨인 경우, 제1 비트(MSB)는 제2 비교 신호(COMP2)와 동일한 1이 되고 제2 비트(LSB)는 먹스(662)가 제3 비교 신호(COMP3)를 출력함에 따라 제3 비교 신호(COMP3)와 동일한 0이 된다.
픽셀 신호(PS_COL1)의 전류 레벨이 제3 기준 전류(Iref3)의 전류 레벨보다 높은 경우, 제1 비트(MSB)는 제2 비교 신호(COMP2)와 동일한 1이 되고 제2 비트(LSB)는 먹스(662)가 제3 비교 신호(COMP3)를 출력함에 따라 제3 비교 신호(COMP3)와 동일한 1이 된다.
도 3 내지 6에서는 기준 전류가 3 종류(Iref1 내지 Iref3)이고 하나의 픽셀 신호가 2 개의 비트를 가진 디지털 픽셀 신호로 변환되는 경우를 예시적으로 설명하였으나, 본 발명의 범위는 이에 한정되지 않는다. 예컨대, 기준 전류가 1 종류이고 디지털 픽셀 신호가 1 개의 비트로 구성되거나, 기준 전류가 7 종류이고 디지털 픽셀 신호가 3 개의 비트로 구성될 수도 있다.
도 7은 도 3 또는 도 4에 도시된 픽셀을 상세히 설명하기 위한 블록도이다.
도 1 내지 도 4 및 도 7을 참조하면, 픽셀(130)은 싱글 트랜지스터(SX) 및 포토 다이오드(PD)를 포함할 수 있다. 설명의 편의상 광전 변환 소자가 포토 다이오드임을 가정하고 설명하고 있으나, 본 발명의 범위는 이에 한정되지 않는다.
이후, 픽셀(130)은 도 3에 표시된 130-1 또는 도 4에 표시된 130-2의 픽셀임을 가정하고 설명하기로 한다. 이후 설명되는 픽셀(130)의 구성이나 동작이 셀 어레이(110)의 다른 픽셀들에도 적용됨은 물론이다.
포토 다이오드(PD)는 일측단이 접지에 연결되고 타측단은 싱글 트랜지스터(SX)의 바디(body)에 연결되어 있거나 전기적으로 분리될 수도 있다. 포토 다이오드(PD)는 렌즈(500)를 통과한 입사광의 세기에 비례하여 생성된 광전하를 담아 유지할 수 있다.
싱글 트랜지스터(SX)의 게이트는 로우 드라이버(160)에 연결되어 게이트 신호(VG1)를 수신할 수 있다. 싱글 트랜지스터(SX)의 소스는 접지에 연결될 수 있다.
픽셀(130)은 게이트 신호(VG1)에 따라 세가지 동작 즉, 광전하 축적 동작, 리셋 동작 및 리드아웃 동작을 수행할 수 있다. 예컨대, 싱글 트랜지스터(SX)가 PMOS 트랜지스터로 구현될 경우 리셋 동작을 위한 게이트 신호(VG1)는 음의 전압 레벨을, 광전하 축적 동작을 위한 게이트 신호(VG1)는 양의 전압 레벨을, 그리고 리드아웃 동작을 위한 게이트 신호(VG1)는 광전하 축적 동작을 위한 게이트 신호(VG1)보다 높은 양의 전압 레벨을 가질 수 있다.
광전하 축적 동작은 입사광에 의해 생성된 광 전하(전자, 정공) 중 어느 하나의 종류의 광 전하(전자 또는 정공)가 포토 다이오드(PD)에 축적되어 있는 경우를 말한다.
리셋 동작은 포토 다이오드(PD)에 축적되어 있는 광전하가 소스 또는 드레인을 통해 빠져 나가는 경우를 말한다.
리드아웃 동작은 포토 다이오드(PD)에 축적되어 있는 광전하에 대응하는 픽셀 신호(PS_COL1)가 제1 컬럼 라인(COL1)을 통해 출력되는 경우를 말한다. 픽셀 신호(PS_COL1)는 영상 신호와 리셋 신호를 포함한다. 상기 영상 신호는 광전하 축적 모드가 종료된 직후의 리드아웃 동작에서 출력되는 신호를 말하며, 상기 리셋 신호는 리셋 모드가 종료된 직후의 리드아웃 동작에서 출력되는 신호를 말한다. 설명의 편의상 상기 리셋 신호를 위한 리드아웃 동작에 대한 설명은 생략하기로 한다.
리드아웃 동작에 대해 상세히 설명하면, 포토 다이오드(PD)에 축적되어 있는 광전하에 따라 싱글 트랜지스터(SX)의 바디 전압이 달라질 수 있으며, 상기 바디 전압이 달라짐에 따라 싱글 트랜지스터(SX)의 임계 전압(Vth)이 달라질 수 있다. 싱글 트랜지스터(SX)의 임계 전압(Vth)이 달라지면, 소스 전압이 달라지는 것과 동일한 결과를 얻을 수 있다. 픽셀(130)은 이러한 원리를 이용해 적어도 2 이상의 레벨을 가지는 디지털 형태의 픽셀 신호를 출력할 수 있다.
도 8은 도 7에 도시된 픽셀을 형성하기 위한 레이아웃의 일 실시예를 나타내는 도면이다.
도 7 및 도 8을 참조하면, 픽셀(130)을 형성하기 위한 레이아웃의 일 실시예(130')에는 싱글 트랜지스터의 소스(S), 게이트(G) 및 드레인(D)이 순차적으로 형성되고, 소스(S)와 드레인(D)을 잇는 채널(131)이 형성되어 있다. 또한, 레이아웃의 일 실시예(130')에는 인접하는 픽셀(미도시)과의 전기적인 분리를 위한 웰 층(132)을 포함할 수 있다.
비록 도시되지는 않았으나 레이아웃의 일 실시예(130')에는 A 방향 또는 A 방향에 수직한 방향을 따라 인접하는 단위 픽셀(미도시)과의 전기적인 분리를 위한 STI(Shallow Trench Isolation, 미도시)가 형성될 수 있다.
도 3 또는 도 4에 도시된 복수의 기준 셀들(예컨대, 140-1)은 도 8 내지 11에 도시된 형태로 구현될 수 있으나, 복수의 기준 셀들(예컨대, 140-1)은 포토 다이오드(133)를 제외한 형태로 구현될 수 있다.
도 9는 도 8에 도시된 레이아웃의 일 실시예에 따른 반도체 기판의 A 방향 단면의 일 실시예를 나타내는 도면이다.
도 8 및 도 9를 참조하면, 레이아웃의 일 실시예(130')에 따른 반도체 기판(140-1)의 A 방향 단면의 일 실시예(130A-1)는 싱글 트랜지스터의 소스(S), 게이트(G), 드레인(D), 채널(131), 웰 층(132), 포토 다이오드(133), 게이트 절연막(134), 제1 에픽택셜 층(first epitaxial layer, 135) 및 제2 에픽택셜 층(second epitaxial layer, 136)을 포함할 수 있다. 반도체 기판(140-1)은 실리콘(Si) 기판을 기초로 형성될 수 있다.
싱글 트랜지스터의 소스(S), 게이트(G) 및 드레인(D)은 각각 싱글 트랜지스터의 각 단자로서 동작할 수 있다. 이때, 소스(S)와 드레인(D)은 이온 주입(ion implantation) 공정을 수행함으로써 높은 농도로 도핑된 영역으로 형성될 수 있다. 싱글 트랜지스터가 PMOS 트랜지스터일 때 소스(S)와 드레인(D)은 P+로 도핑된 p 영역(p region)일 수 있다. 반대로, 싱글 트랜지스터가 NMOS 트랜지스터일 때 소스(S)와 드레인(D)은 N+로 도핑된 n 영역(n region)일 수 있다. 게이트(G)는 폴리 실리콘(poly silicon)으로 형성될 수 있다.
채널(131)은 싱글 트랜지스터의 소스(S)와 드레인(D) 간의 캐리어의 흐름을 원활히 하기 위해 형성될 수 있다. 상기 캐리어는 싱글 트랜지스터가 PMOS 트랜지스터일 경우 정공(hole)이며, 싱글 트랜지스터가 NMOS 트랜지스터일 경우 전자(electron)에 해당한다. 채널(131)은 필수적인 것은 아니며, 선택적으로 형성될 수 있다. 채널(131)은 실리콘(Si), 게르마늄(Ge) 또는 실리콘-게르마늄(SiGe)으로 형성될 수 있다.
웰 층(132)은 싱글 트랜지스터가 PMOS일 경우 N-로 도핑되고, 싱글 트랜지스터가 NMOS일 경우 P-로 도핑될 수 있다.
포토 다이오드(133)는 웰 층(132) 내에 형성될 수 있다. 포토 다이오드(133)는 싱글 트랜지스터가 PMOS 트랜지스터일 때 n으로 도핑되고, 싱글 트랜지스터가 NMOS 트랜지스터일 때 p로 도핑될 수 있다.
게이트 절연막(134)은 게이트(G)와 채널(131) 간의 절연을 위해 형성될 수 있다. 게이트 절연막(134)은 SiO2, SiON, SiN, Al2O3, Si3N4, GexOyNz, GexSiyOz 또는 고유전율 물질로 형성될 수 있고, 상기 고유전율 물질은 HfO2, ZrO2, Al2O3, Ta2O5, 하프늄 실리케이트, 지르코늄 실리케이트 또는 이들의 조합 등을 원자층 증착법으로 형성될 수 있다.
제1 에픽택셜 층(135) 및 제2 에픽택셜 층(136)은 에픽택셜 성장법에 의해 형성될 수 있다. 싱글 트랜지스터가 PMOS 트랜지스터일 경우 제1 에픽택셜 층(135) 및 제2 에픽택셜 층(136)은 각각 P- 및 P+로 도핑될 수 있다. 반대로 싱글 트랜지스터가 NMOS 트랜지스터일 경우 제1 에픽택셜 층(135) 및 제2 에픽택셜 층(136)은 각각 P- 및 N+로 도핑될 수 있다.
또한 도 9에 도시되지는 않았으나, 셀 어레이(110)의 동작을 위한 도선들 즉, 로우 드라이버(160) 및 리드아웃 블록(190)과의 연결을 위한 도선들을 소스(S), 게이트(G) 및 드레인(D)의 상부에 형성하여 포토 다이오드(133)의 수광 효율을 높이는 BSI(Back Side Illumination) 방식이 적용될 수 있다.
도 10은 도 8에 도시된 레이아웃의 일 실시예에 따른 반도체 기판의 A 방향 단면의 다른 실시예를 나타내는 도면이다.
도 8 내지 도 10을 참조하면, 레이아웃의 일 실시예(130')에 따른 반도체 기판(140-2)의 A 방향 단면의 다른 실시예(130A-2)에서는 게이트(G)가 식각 공정으로 반도체 기판(140-2) 내로 삽입되어 형성될 수 있다. 즉, 반도체 기판(140-2)은 리세스 게이트(recess gate) 구조로 형성될 수 있다.
따라서, 채널(131)도 반도체 기판(140-2) 내로 삽입되어 형성되며, 포토 다이오드(133)는 반도체 기판(140-2)의 내부에 형성된다. 이에 따라 포토 다이오드(133)에서 소스(S) 또는 드레인(D) 사이의 거리가 증가하게 된다.
포토 다이오드(133)에서 소스(S) 또는 드레인(D) 사이의 거리가 증가함에 따라 채널(131)에 대한 포토 다이오드(133)의 영향력이 향상될 수 있다.
특히, 게이트(G)의 길이(gate length)가 50 nm 이하인 초소형 픽셀 구조에서는 포토 다이오드(133)에서 소스(S) 또는 드레인(D) 사이의 거리가 매우 가까워져 싱글 트랜지스터의 동작이 원활히 이루어지지 않을 수 있다. 즉, 게이트(G)의 길이가 50 nm 이하에서는 포토 다이오드(133)에서 소스(S) 또는 드레인(D) 사이의 거리가 매우 가까워져 채널(131)에 대한 포토 다이오드(133)의 영향력이 감소된다. 이에 따라, 포토 다이오드(133)에 축적된 광전하에 둔감한 픽셀 신호가 생성될 수 있다.
따라서, 초소형 픽셀로 구현되는 이미지 센서(100)는 리세스 게이트 구조로 픽셀 어레이(110)를 형성할 수 있다.
반도체 기판(140-2)은 상기 차이점을 제외하고 도 9에 도시된 반도체 기판(140-1)과 실질적으로 동일하다.
도 11은 도 8에 도시된 레이아웃의 일 실시예에 따른 반도체 기판의 A 방향 단면의 또 다른 실시예를 나타내는 도면이다.
도 8 내지 도 11을 참조하면, 레이아웃의 일 실시예(130')에 따른 반도체 기판(140-3)의 A 방향 단면의 다른 실시예(130A-3)에서는 게이트(G)가 도 10과 마찬가지로 리세스 게이트(recess gate) 구조로 형성될 수 있다.
포토 다이오드(133)는 포토 다이오드(133)의 형성을 위한 주입 공정시 게이트(G)를 중심으로 소스(S)보다 드레인(D)에 치우치도록 형성될 수 있다. 즉, 포토 다이오드(133)는 게이트(G)에 대한 비대칭 구조로 형성될 수 있다.
다른 실시예에 따라 포토 다이오드(133)가 게이트(G)를 중심으로 드레인(D)보다 소스(S)에 치우치도록 형성될 수 있다.
포토 다이오드(133)가 도 11과 같이 형성될 경우 포토 다이오드(133)의 전체 크기를 소형화시킬 수 있다. 포토 다이오드(133)의 전체 크기가 소형화되는 경우 포토 다이오드(133)에 축적되는 광전하와 채널(131) 사이의 거리가 줄어들게 되어 쿨롱의 법칙(coulomb’s law)에 따라 포토 다이오드(133)의 채널(131)에 대한 영향력이 커지게 된다.
특히, 게이트(G)의 길이가 32 nm 이하의 초소형 픽셀 구조에서 도 11의 게이트(G)에 대한 비대칭 구조의 포토 다이오드(133)를 가진 리세스 게이트 구조는 도 10의 단순한 리세스 게이트 구조보다 높은 광전 변환율(conversion gain, mV/e-)과 저항 변화율(resistance change, %/e-)를 가질 수 있다.
예컨대, 게이트(G)의 길이가 22 nm의 초소형 픽셀 구조에서 하나의 광전하는 약 60mV의 변환 전압과 약 18 %의 저항 변화를 발생시킬 수 있다.
도 12는 도 2에 도시된 이미지 센서가 각 랭크 별로 제어되는 타이밍을 나타낸 도면이다.
도 1 내지 도 4, 도 7 및 도 12를 참조하면, 제1 랭크(rank1)의 제1 로우(row_1)에 대해 리셋 동작, 광전하 축적 동작, 리드아웃 회로(600)의 리드 아웃 동작 및 출력 회로(700)의 출력 동작이 순차적으로 진행될 수 있다. 상기 각각의 동작에 소요되는 시간은 각각 리셋 시간(tRS), 광전하 축적 시간(tIN), 리드아웃 시간(tRD) 및 출력 시간(tOUT)으로 정의될 수 있다. 또한, 하나의 로우에 대해 리셋 시간(tRS), 광전하 축적 시간(tIN), 리드아웃 시간(tRD) 및 출력 시간(tOUT)을 합한 시간이 로우 센싱 시간(tROW)으로 정의될 수 있다. 각 랭크(rank1 내지 rank4)의 로우들의 로우 센싱 시간(tROW)은 동일하다고 가정한다.
제1 랭크(rank1)에 속한 모든 로우들에 대해 1회의 센싱이 완료되는 시간은 제1 랭크 프레임 시간(tRF1)으로 정의될 수 있다. 마찬가지로 제2 랭크(rank2) 내지 제4 랭크(rank4)에 대해서도 그에 대응되는 시간들은 제2 랭크 프레임 시간(tRF2) 내지 제4 랭크 프레임 시간(tRF4)으로 정의될 수 있다.
또한, 제1 랭크 내지 제4 랭크(rank1 내지 rank4)에 속한 모든 로우들에 대해 1회의 센싱이 완료되는 시간은 프레임 시간(tF)으로 정의될 수 있다.
도 2에서 설명한 바와 같이 로우 드라이버(160)가 셀 어레이(110)를 랭크 단위로 독립적으로 제어하여 제1 랭크 프레임 시간(tRF1) 내지 제4 랭크 프레임 시간(tRF4)이 오버랩(overlap)됨으로써, 프레임 시간(tF)은 셀 어레이(110)가 로우 단위로만 제어될 때보다 짧아질 수 있다. 이로 인해, 이미지 센서(100)의 동작 속도가 빨라질 수 있는 효과가 있다.
도 13은 도 12에 도시된 리드아웃 시간에서의 어드레싱 방법을 설명하기 위한 타이밍도이다.
도 1 내지 도 5, 도 7, 도 12 및 도 13을 참조하면, 도 3 또는 도 4의 제1 랭크(rank1-1)의 제1 로우에 대한 리드아웃 시간(tRD)에 인가되는 신호들이 도시되어 있다.
제1 랭크(rank1-1)의 제1 로우에 인가되는 제1 게이트 신호(VG1)는 리드아웃 시간(tRD) 동안 제1 랭크(rank1-1)의 제1 로우에 속한 픽셀들이 픽셀 신호를 출력하도록 제어할 수 있다.
각 컬럼 라인(COL1 내지 COL4)에 연결되는 서브 리드아웃 회로(620-1 또는 620-2)에 인가되는 컬럼 신호들을 각각 제1 컬럼 선택 신호(CSS1) 내지 제4 컬럼 선택 신호(CSS4)라고 정의한다.
제1 컬럼 선택 신호(CSS1) 내지 제4 컬럼 선택 신호(CSS4)들은 각각 제1 컬럼 라인(COL1)에 연결된 서브 리드아웃 회로(620-1 또는 620-2)부터 제4 컬럼 라인(COL4)에 연결된 서브 리드아웃 회로(620-1 또는 620-2)가 순차적으로 리드아웃 동작을 수행하도록 제어할 수 있다. 제1 컬럼 선택 신호(CSS1) 내지 제4 컬럼 선택 신호(CSS4)는 서로 하이 레벨이 되는 구간이 겹치지 않는데 이는 기준 전류 회로(610-1 또는 610-2)가 공급하는 제1 기준 전류(Iref1) 내지 제3 기준 전류(Iref3)가 컬럼 라인들(COL1 내지 COL4)에 연결되는 서브 리드아웃 회로들(620-1 또는 620-2) 중 어느 하나에만 공급되도록 하기 위함이다.
비록 제1 랭크(rank1-1)의 제1 로우에 대한 리드아웃 시간(tRD)에 인가되는 신호들에 대해서만 설명하였으나, 다른 로우들에 대해 실질적으로 동일한 어드레싱 방법이 적용될 수 있음은 자명하다.
본 발명의 실시예에 따른 이미지 센서에 의하면, 1T 픽셀로부터 출력되는 전류를 센싱함으로써 노이즈의 영향을 줄이고 정밀하게 픽셀 신호를 센싱할 수 있는 효과가 있다.
또한, 본 발명의 실시예에 따른 이미지 센서에 의하면, 셀 어레이를 랭크 별로 제어함으로써 한 프레임에 대응하는 센싱 시간을 단축할 수 있는 효과가 있다.
도 14는 도 1에 도시된 이미지 센서가 동작하는 방법을 설명하기 위한 흐름도이다. 도 15는 도 14에 도시된 픽셀 신호를 생성하는 단계를 상세히 나타낸 흐름도이다. 도 16은 도 14에 도시된 디지털 픽셀 신호를 생성하는 단계를 상세히 나타낸 흐름도이다.
도 1 내지 도 4, 도 7 및 도 14를 참조하면, 셀 어레이(110)에 속한 각각의 픽셀(130-1 또는 130-2)은 입사광의 세기에 따른 픽셀 신호를 생성할 수 있다(S100).
셀 어레이(110)에 속한 각각의 기준 셀(140-1 또는 140-2)은 기준 전압(Vref 또는 Vref1 내지 Vref3)에 따라 적어도 하나의 기준 전류(Iref1 내지 Iref3)를 생성할 수 있다(S110).
리드아웃 회로(600-1 또는 600-2)는 각각 적어도 하나의 기준 전류(Iref1 내지 Iref3)와 픽셀 신호(PS_COL1)에 포함된 노이즈를 제거할 수 있다(S120).
리드아웃 회로(600-1 또는 600-2)는 적어도 하나의 기준 전류(Iref1 내지 Iref3)와 픽셀 신호(PS_COL1)를 비교하여 디지털 픽셀 신호(DPS)를 생성할 수 있다(S130).
S100 단계는 도 15의 S102 내지 S106 단계를 포함할 수 있다.
각각의 픽셀(130-1 또는 130-2)은 입력되는 게이트 신호(예컨대, VG1)에 따라 포토 다이오드(PD)에 축적된 광전하를 제거할 수 있다(S102).
각각의 픽셀(130-1 또는 130-2)은 입력되는 게이트 신호(예컨대, VG1)에 따라 포토 다이오드(PD)에 입사광의 세기에 따라 생성되는 광전하를 축적할 수 있다(S104).
각각의 픽셀(130-1 또는 130-2)은 입력되는 게이트 신호(예컨대, VG1)에 따라 상기 축적된 광전하에 따른 픽셀 신호(예컨대, PS_COL1)를 생성할 수 있다.
S130 단계는 도 16의 S132 및 S134 단계를 포함할 수 있다.
리드아웃 회로(600-1 또는 600-2)는 적어도 하나의 기준 전류(Iref1 내지 Iref3)와 픽셀 신호(PS_COL1)를 각각 비교하여 비교 결과 즉, 비교 신호(COMP1 내지 COMP3)를 생성할 수 있다(S132).
리드아웃 회로(600-1 또는 600-2)는 상기 비교 결과 즉, 비교 신호(COMP1 내지 COMP3)를 기초로 디코딩을 수행하여 적어도 하나의 비트(MSB 및 LSB)를 가진 디지털 픽셀 신호(DPS)를 생성할 수 있다(S134).
도 17은 도 1에 도시된 이미지 센서를 포함하는 전자 시스템의 일 실시 예를 나타내는 블록도이다.
도 1과 도 17을 참조하면, 전자 시스템(1700)은 MIPI 인터페이스(mobile industry processor interface)를 사용 또는 지원할 수 있는 데이터 처리 장치, 예컨대 이동 전화기, PDA(personal digital assistants), PMP(portable multimedia player), IPTV(internet protocol television) 또는 스마트 폰(smart phone)으로 구현될 수 있다.
전자 시스템(1700)은 이미지 센서(100), 어플리케이션 프로세서(application processor;1710), 및 디스플레이(1750)를 포함한다.
어플리케이션 프로세서(1710)에 구현된 CSI 호스트(camera serial interface(CSI) host; 1712)는 카메라 시리얼 인터페이스를 통하여 이미지 센서(100)의 CSI 장치(1741)와 시리얼 통신할 수 있다. 이때, 예컨대, CSI 호스트(1712)는 광 디시리얼라이저(deserializer(DES))를 포함할 수 있고, CSI 장치(1741)는 광 시리얼라이저(serializer(SER))를 포함할 수 있다.
어플리케이션 프로세서(1710)에 구현된 DSI 호스트(1711)는 디스플레이 시리얼 인터페이스(display serial interface(DSI))를 통하여 디스플레이(1750)의 DSI 장치(1751)와 시리얼 통신할 수 있다. 이때, 예컨대, DSI 호스트(1711)는 광 시리얼라이저(SER)를 포함할 수 있고, DSI 장치(1751)는 광 디시리얼라이저(DES)를 포함할 수 있다.
실시 예에 따라, 전자 시스템(1700)은 어플리케이션 프로세서(1710)와 통신할 수 있는 RF 칩(1760)을 더 포함할 수 있다. 어플리케이션 프로세서(1710)에 포함된 PHY(PHYsical channel; 1713)와 RF 칩(1760)에 포함된 PHY(1761)는 MIPI DigRF에 따라 데이터를 주고받을 수 있다.
실시 예에 따라, 전자 시스템(1700)은 GPS(1720), 스토리지(storage; 1770), 마이크(microphone(MIC); 1780), DRAM(dynamic random access memory; 1785) 및 스피커(speaker; 1790)를 더 포함할 수 있다. 전자 시스템(1700)은 Wimax(world interoperability for microwave access; 1791), WLAN(wireless lan; 1793) 및/또는 UWB(ultra wideband; 1795) 등을 이용하여 통신할 수 있다.
도 18은 도 1에 도시된 이미지 센서를 포함하는 전자 시스템의 다른 실시 예를 나타내는 블록도이다.
도 1과 도 18을 참조하면, 전자 시스템(1800)은 이미지 센서(100), 프로세서(1810), 메모리(1820), 디스플레이 유닛(1830) 및 인터페이스(1840)를 포함할 수 있다.
프로세서(1810)는 이미지 센서(100)의 동작을 제어할 수 있다. 예컨대, 프로세서(1810)는 이미지 센서(100)로부터 출력되는 픽셀 신호를 처리하여 이미지 데이터를 생성할 수 있다.
메모리(1820)는 이미지 센서(100)의 동작을 제어하기 위한 프로그램과 프로세서(1810)에 의해 생성된 이미지 데이터를 저장할 수 있다. 프로세서(1810)는 메모리(1820)에 저장된 프로그램을 실행할 수 있다. 예컨대, 메모리(1820)는 휘발성 메모리 또는 비휘발성 메모리로 구현될 수 있다.
디스플레이 유닛(1830)은 프로세서(1810) 또는 메모리(1820)로부터 출력되는 상기 이미지 데이터를 디스플레이할 수 있다. 예컨대, 디스플레이 유닛(1830)은 LCD(Liquid Crystal Display), LED 디스플레이, OLED 디스플레이, AMOLED(Active Matrix Organic Light Emitting Diodes) 디스플레이, 또는 플렉시블 디스플레이(flexible display)일 수 있다.
인터페이스(1840)는 이미지 데이터를 입출력하기 위한 인터페이스로 구현될 수 있다. 실시 예에 따라, 인터페이스(1840)는 무선 인터페이스로 구현될 수 있다.
본 발명은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다.
컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광 데이터 저장장치 등이 있으며, 또한 본 발명에 따른 객체 정보 추정 방법을 수행하기 위한 프로그램 코드는 캐리어 웨이브(예를 들어, 인터넷을 통한 전송)의 형태로 전송될 수도 있다.
또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다. 그리고 본 발명을 구현하기 위한 기능적인(functional) 프로그램, 코드 및 코드 세그먼트들은 본 발명이 속하는 기술분야의 프로그래머들에 의해 용이하게 추론될 수 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
이미지 센서(10) 리드아웃 블록(190)
셀 어레이(110) 이미지 신호 프로세서(220)
로우 드라이버(160) 디스플레이 유닛(300)
컬럼 드라이버(165) 대상물(400)
타이밍 제네레이터(170)

Claims (20)

  1. 입사광의 세기에 따른 픽셀 신호를 생성하는 단계; 및
    상기 픽셀 신호와 적어도 하나의 기준 전류를 비교하여 디지털 픽셀 신호를 생성하는 단계를 포함하는 이미지 센서의 동작 방법.
  2. 제1항에 있어서,
    기준 전압에 따라 상기 적어도 하나의 기준 전류를 생성하는 단계를 더 포함하는 이미지 센서의 동작 방법.
  3. 제1항에 있어서,
    상기 디지털 픽셀 신호를 생성하는 단계는
    상기 픽셀 신호와 상기 적어도 하나의 기준 전류를 비교하여 비교 결과를 생성하는 단계; 및
    상기 비교 결과를 기초로 적어도 하나의 비트를 가진 디지털 픽셀 신호를 생성하는 단계를 포함하는 이미지 센서의 동작 방법.
  4. 제1항에 있어서,
    상기 픽셀 신호의 노이즈와 상기 적어도 하나의 기준 전류의 노이즈를 제거하는 단계를 더 포함하는 이미지 센서의 동작 방법.
  5. 제1항에 있어서,
    상기 이미지 센서는 각각이 하나의 싱글 트랜지스터와 하나의 포토 다이오드를 포함하는 복수의 픽셀들을 포함하고,
    상기 픽셀 신호를 생성하는 단계는
    상기 복수의 픽셀들 각각이 게이트 신호에 따라 상기 포토 다이오드에 축적된 광전하를 제거하는 단계;
    상기 복수의 픽셀들 각각이 상기 게이트 신호에 따라 상기 포토 다이오드에 상기 입사광의 세기에 따라 생성되는 광전하를 축적하는 단계; 및
    상기 복수의 픽셀들 각각이 상기 게이트 신호에 따라 상기 축적된 광전하에 따른 상기 픽셀 신호를 생성하는 단계를 포함하는 이미지 센서의 동작 방법.
  6. 각각이 입사광의 세기에 따른 픽셀 신호를 생성하는 복수의 픽셀들과 각각이 기준 전압에 따른 기준 전류를 생성하는 복수의 기준 셀들을 포함하는 셀 어레이; 및
    상기 픽셀 신호와 상기 기준 전류를 비교하여 비교 결과를 기초로 디지털 픽셀 신호를 생성하는 리드아웃 블록을 포함하는 이미지 센서.
  7. 제6항에 있어서,
    상기 복수의 픽셀들은 각각이 하나의 싱글 트랜지스터와 하나의 포토 다이오드를 포함하는 이미지 센서.
  8. 제7항에 있어서,
    상기 복수의 픽셀들은 각각이 로우 라인과 컬럼 라인에 접속되고,
    상기 복수의 픽셀들은 상기 로우 라인을 통해 수신되는 게이트 신호에 따라 상기 포토 다이오드에 축적된 광전하를 제거하고, 상기 게이트 신호에 따라 상기 포토 다이오드에 상기 입사광의 세기에 따라 생성되는 광전하를 축적하고, 상기 게이트 신호에 따라 상기 축적된 광전하에 따른 상기 픽셀 신호를 생성하여 상기 컬럼 라인으로 출력하는 이미지 센서.
  9. 제6항에 있어서,
    상기 복수의 기준 셀들은 각각이 포토 다이오드를 포함하지 않는 이미지 센서.
  10. 제6항에 있어서,
    상기 셀 어레이의 동작을 제어하기 위한 게이트 신호와 상기 기준 전압을 생성하는 로우 드라이버를 더 포함하는 이미지 센서.
  11. 제6항에 있어서,
    상기 셀 어레이는 각각이 상기 복수의 픽셀들 중 일부를 포함하는 복수의 랭크들로 구성되는 이미지 센서.
  12. 제11항에 있어서,
    상기 복수의 랭크들은 각각의 동작을 제어하기 위한 서로 다른 게이트 신호들에 따라 랭크 별로 제어되는 이미지 센서.
  13. 제11항에 있어서,
    상기 기준 셀들은 상기 복수의 랭크들 중 어느 하나에 대응되는 이미지 센서.
  14. 제13항에 있어서,
    상기 복수의 랭크들 중 어느 하나에 대응되는 기준 셀들은 동일한 기준 전압을 수신하는 이미지 센서.
  15. 제13항에 있어서,
    상기 복수의 랭크들 중 어느 하나에 대응되는 기준 셀들은 서로 다른 기준 전압을 수신하는 이미지 센서.
  16. 제6항에 있어서,
    상기 리드아웃 블록은
    상기 픽셀 신호와 상기 기준 전류를 비교하여 비교 결과를 기초로 상기 디지털 픽셀 신호를 생성하는 리드아웃 회로; 및
    상기 컬럼 선택 신호에 따라 상기 디지털 픽셀 신호를 임시 저장하고, 상기 디지털 픽셀 신호를 증폭하여 출력하는 출력 회로를 포함하는 이미지 센서.
  17. 제16항에 있어서,
    상기 리드아웃 회로는 상기 셀 어레이의 복수의 컬럼들 각각에 대응되고 컬럼 선택 신호에 따라 활성화되는 복수의 서브 리드아웃 회로; 및
    상기 기준 전류의 노이즈를 제거하여 복수의 리드아웃 회로들 각각에 상기 기준 전류를 공급하는 기준 전류 회로를 포함하는 이미지 센서.
  18. 제16항에 있어서,
    상기 복수의 서브 리드아웃 회로 각각은
    상기 컬럼 선택 신호에 따라 상기 픽셀 신호와 상기 기준 전류의 흐름을 제어하는 스위칭 블록;
    상기 픽셀 신호와 상기 기준 전류를 비교하여 디지털 형태의 비교 신호를 생성하는 비교 블록; 및
    상기 비교 신호를 기초로 적어도 하나의 비트를 가진 상기 디지털 픽셀 신호를 생성하는 디코딩 블록을 포함하는 이미지 센서.
  19. 입사광의 세기에 따라 생성된 픽셀 신호와 기준 전압에 따라 생성된 기준 전류를 비교하여 비교 결과를 기초로 디지털 픽셀 신호를 생성하는 이미지 센서; 및
    디지털 픽셀 신호를 가공 및 처리하여 이미지 데이터를 생성하는 이미지 신호 프로세서를 포함하는 이미지 처리 시스템.
  20. 각각이 입사광의 세기에 따른 픽셀 신호를 생성하는 복수의 픽셀들과 각각이 기준 전압에 따른 기준 전류를 생성하는 복수의 기준 셀들을 포함하는 셀 어레이; 및
    상기 픽셀 신호와 상기 기준 전류를 비교하여 비교 결과를 기초로 디지털 픽셀 신호를 생성하는 리드아웃 블록을 포함하며,
    상기 셀 어레이는 각각이 서로 다른 제어 신호들에 따라 동작하는 복수의 랭크들을 포함하는 이미지 센서.
KR1020130072612A 2012-10-12 2013-06-24 이미지 센서, 이를 포함하는 이미지 처리 시스템 및 이의 동작 방법 KR102116982B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/051,999 US9462199B2 (en) 2012-10-12 2013-10-11 Image sensors, image processing systems including same, and methods of operating the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201261713175P 2012-10-12 2012-10-12
US61/713,175 2012-10-12

Publications (2)

Publication Number Publication Date
KR20140047511A true KR20140047511A (ko) 2014-04-22
KR102116982B1 KR102116982B1 (ko) 2020-05-29

Family

ID=50474612

Family Applications (13)

Application Number Title Priority Date Filing Date
KR1020130017560A KR20140047494A (ko) 2012-10-12 2013-02-19 서브픽셀, 이를 포함하는 이미지 센서, 및 이미지 센싱 시스템
KR1020130022844A KR102078148B1 (ko) 2012-10-12 2013-03-04 반도체 장치 및 그것의 동작 방법
KR1020130024617A KR20140047497A (ko) 2012-10-12 2013-03-07 바이너리 이미지 센서 및 그것의 이미지 감지 방법
KR1020130025169A KR20140047499A (ko) 2012-10-12 2013-03-08 이미지 센서 및 그 제조 방법
KR1020130025083A KR101988462B1 (ko) 2012-10-12 2013-03-08 바이너리 이미지 센서 및 바이너리 이미지 센서의 단위 픽셀
KR1020130026459A KR20140047500A (ko) 2012-10-12 2013-03-13 이미지 센서 칩
KR1020130026460A KR102009978B1 (ko) 2012-10-12 2013-03-13 이미지 센서, 이를 포함하는 이미지 처리 시스템 및 상기 이미지 처리 시스템의 동작 방법
KR1020130049824A KR20140047507A (ko) 2012-10-12 2013-05-03 리세스 게이트 트랜지스터와 이를 포함하는 장치
KR1020130072612A KR102116982B1 (ko) 2012-10-12 2013-06-24 이미지 센서, 이를 포함하는 이미지 처리 시스템 및 이의 동작 방법
KR1020130073997A KR20140047512A (ko) 2012-10-12 2013-06-26 이진 cmos 이미지 센서, 이의 동작 방법, 및 이를 포함하는 이미지 처리 장치
KR1020130096857A KR20140047519A (ko) 2012-10-12 2013-08-14 이미지 센서 및 이의 동작 방법
KR1020130101728A KR102101839B1 (ko) 2012-10-12 2013-08-27 포토게이트 구조와 감지 트랜지스터를 포함하는 cmos 이미지 센서, 이의 동작 방법, 및 이를 포함하는 이미지 처리 시스템
KR1020200048777A KR102302596B1 (ko) 2012-10-12 2020-04-22 이진 cmos 이미지 센서, 이의 동작 방법, 및 이를 포함하는 이미지 처리 장치

Family Applications Before (8)

Application Number Title Priority Date Filing Date
KR1020130017560A KR20140047494A (ko) 2012-10-12 2013-02-19 서브픽셀, 이를 포함하는 이미지 센서, 및 이미지 센싱 시스템
KR1020130022844A KR102078148B1 (ko) 2012-10-12 2013-03-04 반도체 장치 및 그것의 동작 방법
KR1020130024617A KR20140047497A (ko) 2012-10-12 2013-03-07 바이너리 이미지 센서 및 그것의 이미지 감지 방법
KR1020130025169A KR20140047499A (ko) 2012-10-12 2013-03-08 이미지 센서 및 그 제조 방법
KR1020130025083A KR101988462B1 (ko) 2012-10-12 2013-03-08 바이너리 이미지 센서 및 바이너리 이미지 센서의 단위 픽셀
KR1020130026459A KR20140047500A (ko) 2012-10-12 2013-03-13 이미지 센서 칩
KR1020130026460A KR102009978B1 (ko) 2012-10-12 2013-03-13 이미지 센서, 이를 포함하는 이미지 처리 시스템 및 상기 이미지 처리 시스템의 동작 방법
KR1020130049824A KR20140047507A (ko) 2012-10-12 2013-05-03 리세스 게이트 트랜지스터와 이를 포함하는 장치

Family Applications After (4)

Application Number Title Priority Date Filing Date
KR1020130073997A KR20140047512A (ko) 2012-10-12 2013-06-26 이진 cmos 이미지 센서, 이의 동작 방법, 및 이를 포함하는 이미지 처리 장치
KR1020130096857A KR20140047519A (ko) 2012-10-12 2013-08-14 이미지 센서 및 이의 동작 방법
KR1020130101728A KR102101839B1 (ko) 2012-10-12 2013-08-27 포토게이트 구조와 감지 트랜지스터를 포함하는 cmos 이미지 센서, 이의 동작 방법, 및 이를 포함하는 이미지 처리 시스템
KR1020200048777A KR102302596B1 (ko) 2012-10-12 2020-04-22 이진 cmos 이미지 센서, 이의 동작 방법, 및 이를 포함하는 이미지 처리 장치

Country Status (2)

Country Link
US (3) US20140103413A1 (ko)
KR (13) KR20140047494A (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102191327B1 (ko) * 2014-01-14 2020-12-15 삼성전자주식회사 단위 픽셀 및 이를 포함하는 이미지 픽셀 어레이
US10158041B2 (en) * 2014-07-09 2018-12-18 Hoon Kim Unit pixel of image sensor and photo detector using the same
KR102275711B1 (ko) * 2014-11-17 2021-07-09 삼성전자주식회사 이미지 센서 및 이미지 센서의 데이터 출력 방법
KR101653622B1 (ko) * 2015-05-07 2016-09-05 고려대학교 산학협력단 엣지 정보 추출을 위한 이미지 센서
US9948874B2 (en) * 2015-05-19 2018-04-17 Magic Leap, Inc. Semi-global shutter imager
KR102382183B1 (ko) * 2015-05-20 2022-04-01 삼성전자주식회사 신호대 잡음비 및 랜덤 노이즈를 개선하는 이미지 센서 및 이를 포함하는 이미지 처리 시스템
KR102548551B1 (ko) * 2015-09-30 2023-06-28 가부시키가이샤 니콘 촬상 소자 및 전자 카메라
KR102425895B1 (ko) * 2015-12-24 2022-07-27 삼성전자주식회사 전자장치의 데이터 동기 장치 및 방법
EP3236653B1 (en) 2016-04-19 2019-04-10 Nokia Technologies Oy Field-effect transistor array, methods of making and using a field-effect transistor array and associated computer program
KR102672607B1 (ko) * 2016-11-28 2024-06-07 삼성전자주식회사 이미지 센서
US20190037154A1 (en) * 2017-07-27 2019-01-31 SmartSens Technology (US) Inc. Imaging device, pixel and manufacturing method thereof
EP3595295B1 (en) 2018-07-11 2024-04-17 IniVation AG Array of cells for detecting time-dependent image data
CN109496427B (zh) * 2018-10-25 2021-04-27 深圳市汇顶科技股份有限公司 一种影像传感器及其感测方法
CN111987112B (zh) * 2019-05-22 2024-07-05 群创光电股份有限公司 放射线感测装置
CN112347724B (zh) * 2019-08-06 2022-07-29 宁波飞芯电子科技有限公司 一种像素单元的建模方法及其装置
CN112825259A (zh) 2019-11-20 2021-05-21 三星电子株式会社 非易失性存储器及其操作方法
KR102296316B1 (ko) * 2019-11-20 2021-08-31 삼성전자주식회사 비휘발성 메모리 소자 및 이의 동작 방법
US11658257B2 (en) * 2020-03-27 2023-05-23 Harvatek Corporation Light source assembly, optical sensor assembly, and method of manufacturing a cell of the same
US11698447B2 (en) * 2020-07-17 2023-07-11 Infineon Technologies Ag Beam steering aware pixel clustering of segmented sensor area and implementing averaging algorithms for pixel processing
CN112002719B (zh) * 2020-09-04 2024-04-09 锐芯微电子股份有限公司 图像传感器像素单元及其形成方法、工作方法
KR20220087678A (ko) * 2020-12-18 2022-06-27 삼성전자주식회사 이미지 센서 및 이미지 센싱 회로
US11750944B2 (en) 2021-05-28 2023-09-05 Varex Imaging Corporation Pixel noise cancellation system
US11812187B2 (en) 2021-05-28 2023-11-07 Varex Imaging Corporation Combined imaging array and strip
CN118339850A (zh) * 2021-09-17 2024-07-12 万睿视影像有限公司 具有降噪功能的成像系统
KR20230136286A (ko) * 2022-03-18 2023-09-26 삼성전자주식회사 이미지 센서

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000152085A (ja) * 1998-11-09 2000-05-30 Nec Corp イメージセンサ及びその製作方法
KR20090107254A (ko) * 2008-04-08 2009-10-13 삼성전자주식회사 이진 광신호를 이용한 이미지 센서 및 구동방법
KR20110051859A (ko) * 2009-11-11 2011-05-18 삼성전자주식회사 이미지 센서 및 그 동작 방법
KR20120002786A (ko) * 2010-07-01 2012-01-09 삼성전자주식회사 단위 화소 어레이 및 이를 포함하는 씨모스 이미지 센서
KR20130040483A (ko) * 2011-10-14 2013-04-24 삼성전자주식회사 이미지 센서 및 상기 이미지 센서를 포함하는 이미지 처리 장치

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63314071A (ja) * 1987-06-17 1988-12-22 Dainippon Screen Mfg Co Ltd 画像読取装置の２値化処理方法
KR970052023A (ko) * 1995-12-30 1997-07-29 김주용 에스 오 아이 소자 및 그의 제조방법
JP4035194B2 (ja) * 1996-03-13 2008-01-16 キヤノン株式会社 Ｘ線検出装置及びｘ線検出システム
US7057150B2 (en) 1998-03-16 2006-06-06 Panavision Imaging Llc Solid state imager with reduced number of transistors per pixel
US6326230B1 (en) * 1999-01-06 2001-12-04 California Institute Of Technology High speed CMOS imager with motion artifact supression and anti-blooming
US6414342B1 (en) * 1999-06-18 2002-07-02 Micron Technology Inc. Photogate with improved short wavelength response for a CMOS imager
KR100307929B1 (ko) 1999-07-24 2001-11-05 채수익 액세스와 리셋 겸용의 단일 트랜지스터를 이용하는 씨모스능동 이미지 센서
US6313455B1 (en) 1999-08-16 2001-11-06 Intel Corporation CMOS pixel cell for image display systems
US8169517B2 (en) * 2001-03-26 2012-05-01 Panavision Imaging Llc Image sensor ADC and CDS per column with oversampling
TW538626B (en) * 2001-12-07 2003-06-21 Twin Han Technology Co Ltd CMOS image sensor structure of mixed irradiation region and potential reading method thereof
KR100448986B1 (ko) 2002-02-01 2004-09-18 주식회사 맥퀸트전자 단일 트랜지스터형 이미지 셀
US20040041930A1 (en) * 2002-08-27 2004-03-04 Calvin Chao Photoconductor-on-active-pixel (POAP) sensor utilizing a multi-layered radiation absorbing structure
US7023503B2 (en) 2002-02-20 2006-04-04 Planar Systems, Inc. Image sensor with photosensitive thin film transistors
US6744084B2 (en) 2002-08-29 2004-06-01 Micro Technology, Inc. Two-transistor pixel with buried reset channel and method of formation
TWI255032B (en) * 2004-01-29 2006-05-11 Casio Computer Co Ltd Transistor array and manufacturing method thereof image processing device
JP2006005312A (ja) * 2004-06-21 2006-01-05 Nippon Hoso Kyokai <Nhk> 光センサおよび固体撮像装置
JP4187691B2 (ja) * 2004-06-29 2008-11-26 富士通マイクロエレクトロニクス株式会社 閾値変調型イメージセンサ
KR100718879B1 (ko) 2005-06-28 2007-05-17 (주)실리콘화일 2-트랜지스터 구조를 갖는 이미지 센서의 단위화소
US7969493B2 (en) * 2006-03-20 2011-06-28 Intellectual Ventures Fund 27 Llc Matching free dynamic digital pixel sensor
KR200433768Y1 (ko) * 2006-09-28 2006-12-12 (주) 선양디엔티 웹카메라를 갖춘 휴대용 플래시 메모리장치
KR100823173B1 (ko) 2007-02-16 2008-04-21 삼성전자주식회사 씨모스 이미지 센서
KR101350886B1 (ko) 2007-04-27 2014-01-14 엘지디스플레이 주식회사 이미지센서 내장형 액정표시장치의 시분할 구동방법
US7656000B2 (en) 2007-05-24 2010-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Photodetector for backside-illuminated sensor
US7924332B2 (en) 2007-05-25 2011-04-12 The Trustees Of The University Of Pennsylvania Current/voltage mode image sensor with switchless active pixels
US7782383B2 (en) * 2007-06-18 2010-08-24 Aptina Imaging Corporation Noise and parasitic capacitance reduction for 1T pixel CMOS image sensors
JP2009049870A (ja) * 2007-08-22 2009-03-05 Sony Corp 固体撮像装置、撮像装置
JP2009147056A (ja) 2007-12-13 2009-07-02 Seiko Epson Corp 半導体装置及びその製造方法
JP5167799B2 (ja) * 2007-12-18 2013-03-21 ソニー株式会社 固体撮像装置およびカメラ
US7619197B2 (en) * 2008-02-04 2009-11-17 Carestream Health, Inc. Digital radiographic imaging apparatus
KR20090098230A (ko) 2008-03-13 2009-09-17 삼성전자주식회사 누설전류를 감소시킨 시모스 이미지 센서
KR101476773B1 (ko) * 2008-04-08 2014-12-29 삼성전자주식회사 가변 저항 메모리 장치를 포함하는 반도체 메모리 장치 및메모리 시스템
KR101435517B1 (ko) * 2008-05-28 2014-08-29 삼성전자주식회사 광검출 분자를 이용한 이미지 센서 및 그 구동방법
JP2010067676A (ja) * 2008-09-09 2010-03-25 Canon Inc 光検出素子及び光検出方法、撮像素子及び撮像方法
KR101534544B1 (ko) * 2008-09-17 2015-07-08 삼성전자주식회사 에피 층을 갖는 픽셀 셀을 구비한 이미지 센서, 이를 포함하는 시스템, 및 픽셀 셀 형성 방법
KR101565750B1 (ko) 2009-04-10 2015-11-05 삼성전자 주식회사 고감도 이미지 센서
JP5458690B2 (ja) * 2009-06-22 2014-04-02 ソニー株式会社 固体撮像装置およびカメラ
CN109449171A (zh) * 2010-06-30 2019-03-08 生命科技公司 用于检测和测量化学反应和化合物的晶体管电路
US8384041B2 (en) * 2010-07-21 2013-02-26 Carestream Health, Inc. Digital radiographic imaging arrays with reduced noise
WO2013070932A1 (en) * 2011-11-08 2013-05-16 Rambus Inc. Conditional-reset, temporally oversampled image sensor
DE102013110695A1 (de) * 2012-10-02 2014-04-03 Samsung Electronics Co., Ltd. Bildsensor, Verfahren zum Betreiben desselben und Bildverarbeitungssystem mit demselben
US9462199B2 (en) * 2012-10-12 2016-10-04 Samsung Electronics Co., Ltd. Image sensors, image processing systems including same, and methods of operating the same
US9462202B2 (en) * 2013-06-06 2016-10-04 Samsung Electronics Co., Ltd. Pixel arrays and imaging devices with reduced blooming, controllers and methods

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000152085A (ja) * 1998-11-09 2000-05-30 Nec Corp イメージセンサ及びその製作方法
KR20090107254A (ko) * 2008-04-08 2009-10-13 삼성전자주식회사 이진 광신호를 이용한 이미지 센서 및 구동방법
KR20110051859A (ko) * 2009-11-11 2011-05-18 삼성전자주식회사 이미지 센서 및 그 동작 방법
KR20120002786A (ko) * 2010-07-01 2012-01-09 삼성전자주식회사 단위 화소 어레이 및 이를 포함하는 씨모스 이미지 센서
KR20130040483A (ko) * 2011-10-14 2013-04-24 삼성전자주식회사 이미지 센서 및 상기 이미지 센서를 포함하는 이미지 처리 장치

Also Published As

Publication number Publication date
KR102101839B1 (ko) 2020-04-17
KR20200046004A (ko) 2020-05-06
KR20140047500A (ko) 2014-04-22
KR102116982B1 (ko) 2020-05-29
KR20140047499A (ko) 2014-04-22
KR20140047494A (ko) 2014-04-22
KR20140047524A (ko) 2014-04-22
KR20140047512A (ko) 2014-04-22
KR20140047497A (ko) 2014-04-22
US20150049230A1 (en) 2015-02-19
KR20140047519A (ko) 2014-04-22
KR20140047507A (ko) 2014-04-22
US20140103413A1 (en) 2014-04-17
KR20140047498A (ko) 2014-04-22
KR102078148B1 (ko) 2020-02-17
KR101988462B1 (ko) 2019-06-12
KR20140047496A (ko) 2014-04-22
KR102009978B1 (ko) 2019-08-12
US9894301B2 (en) 2018-02-13
US20160028977A1 (en) 2016-01-28
KR20140047501A (ko) 2014-04-22
KR102302596B1 (ko) 2021-09-15

Similar Documents

Publication Publication Date Title
KR102116982B1 (ko) 이미지 센서, 이를 포함하는 이미지 처리 시스템 및 이의 동작 방법
US10404927B2 (en) Correlated double sampling (CDS) circuit for decreasing settling time and image sensor including the same
US9462199B2 (en) Image sensors, image processing systems including same, and methods of operating the same
JP4937380B2 (ja) Ｃｍｏｓイメージセンサー
CN110121037B (zh) 具有双重转换增益读出的图像传感器
TWI719801B (zh) 固態攝像裝置、固態攝像裝置的驅動方法、以及電子設備
US9106858B2 (en) Image sensor, method of operating the same, and image processing system including the same
US10714517B2 (en) Image sensor
US9374527B2 (en) Image sensor and image processing apparatus using the same
JP5697236B2 (ja) イメージセンサー及びその動作方法
US9438830B2 (en) Analog-to-digital converter and CMOS image sensor including the same
KR102382183B1 (ko) 신호대 잡음비 및 랜덤 노이즈를 개선하는 이미지 센서 및 이를 포함하는 이미지 처리 시스템
US11658193B2 (en) Image sensor
CN112584069A (zh) 图像传感器及其操作方法
US20070152247A1 (en) CMOS image sensor with wide dynamic range
KR102017713B1 (ko) 시모스 이미지 센서
US9357142B2 (en) Image sensor and image processing system including subpixels having a transfer circuit, comparator and counter for outputting the count value as the subpixel signal
US7969493B2 (en) Matching free dynamic digital pixel sensor
US20150195469A1 (en) Image sensor and image processing system including the same
US20140103191A1 (en) Sensing methods for image sensors
KR102006387B1 (ko) 이미지 센서, 이의 동작 방법 및 이를 포함하는 이미지 처리 시스템
TW201041382A (en) Image sensor and low noise pixel readout circuit with high conversion gain
KR20140047505A (ko) 이미지 센서의 센싱 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant