CN112825259A - 非易失性存储器及其操作方法 - Google Patents

非易失性存储器及其操作方法 Download PDF

Info

Publication number
CN112825259A
CN112825259A CN202011237357.3A CN202011237357A CN112825259A CN 112825259 A CN112825259 A CN 112825259A CN 202011237357 A CN202011237357 A CN 202011237357A CN 112825259 A CN112825259 A CN 112825259A
Authority
CN
China
Prior art keywords
crossbar array
gate
nonvolatile memory
resistance
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011237357.3A
Other languages
English (en)
Inventor
李珉贤
H.张
D.哈姆
C.刘
H.欣顿
金海龙
申铉振
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Harvard College
Original Assignee
Samsung Electronics Co Ltd
Harvard College
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020200010030A external-priority patent/KR102296316B1/ko
Application filed by Samsung Electronics Co Ltd, Harvard College filed Critical Samsung Electronics Co Ltd
Publication of CN112825259A publication Critical patent/CN112825259A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/045—Combinations of networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/067—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using optical means
    • G06N3/0675—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using optical means using electro-optical, acousto-optical or opto-electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/04—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using optical elements ; using other beam accessed elements, e.g. electron or ion beam
    • G11C13/047—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using optical elements ; using other beam accessed elements, e.g. electron or ion beam using electro-optical elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • H10N70/8845—Carbon or carbides
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/53—Structure wherein the resistive material being in a transistor, e.g. gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Theoretical Computer Science (AREA)
  • Molecular Biology (AREA)
  • General Health & Medical Sciences (AREA)
  • Biophysics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Data Mining & Analysis (AREA)
  • Neurology (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Artificial Intelligence (AREA)
  • Evolutionary Computation (AREA)
  • Software Systems (AREA)
  • Computational Linguistics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一种非易失性存储器件，包括：电阻切换层；在电阻切换层上的栅极；在电阻切换层与栅极之间的栅极氧化层；以及在电阻切换层上并彼此隔开的源极和漏极。电阻切换层的电阻值基于照射在电阻切换层上的光的照度而改变，并保持为改变后的电阻值。

Description

非易失性存储器及其操作方法
相关申请的交叉引用
本申请要求于2019年11月20日在美国专利局提交的美国临时申请62/937,850和于2020年1月28日在韩国知识产权局提交的韩国专利申请10-2020-0010030的权益，其公开内容通过引用整体并入本文。
技术领域
本公开涉及非易失性存储器件及其操作方法。
背景技术
作为半导体存储器件的非易失性存储器件即使在电源断开的情况下也保持存储在其上的信息，因此可以在向其供电时再次访问和/或使用存储的信息。非易失性存储器件可用于手机、数码相机、个人数字助理(PDA)、移动计算机、固定计算机和其他设备中。
最近，已经进行了研究以在下一代神经形态计算平台或神经网络所包括的芯片中使用非易失性存储器件。
特别地，需要具有光电导性(PC)的非易失性存储器件。
发明内容
提供了非易失性存储器件及其操作方法。提供了其上记录有用于在计算机上执行该方法的程序的计算机可读记录介质。要解决的技术问题不限于上述技术问题，因此可以解决其他技术问题。
另外的方面将在下面的描述中部分地阐述，并且部分地从该描述中将是显而易见的，或者可以通过实践本公开的所呈现的实施例而获悉。
根据一些示例实施例的第一方面，一种非易失性存储器件，包括：具有电阻值的电阻切换层，电阻切换层被配置为基于照射到其上的光的照度来改变电阻值以及电阻切换层被配置为维持改变后的电阻值；在电阻切换层上的栅极；在电阻切换层和栅极之间的栅极氧化物层；和在电阻切换层上并且彼此间隔开的源极和漏极。
栅极可以包括在所述电阻切换层上方并且被配置为透射所照射的光的透明导电电极(TCE)栅极。
电阻切换层可以包括二维(2D)材料，2D材料可以包括过渡金属二硫化碳(TMD)、硅烯、磷(黑磷)或石墨烯组成中的至少一种。
电阻切换层可以形成为单层或多层。
电阻切换层可以包括三维(3D)材料，3D材料可以包括包括锗烷、硅烯、III-V族半导体或IGZO族中的至少一种。
栅极氧化物层可以形成为多层，其中该多层可以包括电荷俘获层。
电阻开关层的电阻值的改变可以包括在向栅极施加截止电压的状态下，随着照射到电阻开关层的光的照度增加，减小所述电阻切换层的电阻值。
当对所述栅极施加导通电压时，所述电阻切换层可以被配置为复位电阻值。
根据另一示例实施例的第二方面，一种使用包括多个非易失性存储器件的纵横制阵列执行操作的方法，该方法包括：向多个非易失性存储器件中的每个非易失性存储器件的栅极施加截止电压；通过向多个非易失性存储器件照射具有与多个元件相对应的照度的光，来改变多个非易失性存储器件中的每一个的电阻切换层的电阻值；和向纵横制阵列的至少一行施加栅极截止电压并从纵横制阵列的每一列获得源电。
其中，所照射的光可以对应于图像中包括的多个像素；和所述操作可以包括通过向纵横制阵列的每一行施加栅极截止电压并从纵横制阵列的每一列获得源极电流来获得图像。
所照射的光可以对应于图像中包括的多个像素，所述照射可以包括：在所述非易失性存储器件上顺序地布置多个滤色器，并且向所述多个非易失性存储器件中的每一个照射所述光。和其中，所述操作包括：通过向纵横制阵列的每一行施加栅极截止电压并从纵横制阵列的每一列获得源极电流，获得分别与多个滤色器相对应的中间图像；和通过合成中间图像获得彩色图像。
照射可包括：将具有与神经网络的特定层中包括的多个权重中相对应的照度的光照射到所述多个非易失性存储器件，以及所述操作包括通过向纵横制阵列的至少一行施加栅极截止电压并从纵横制阵列的每一列获得源极电流来执行特定层的矢量矩阵操作。
照射可包括将窗口在图像上移动一步幅，并将具有与所述窗口中包括的多个元素相对应的照度的光照射至所述纵横制阵列的每一列。
根据另一个示例实施例的第三方面，一种使用包括多个非易失性存储器件的纵横制阵列识别图像的方法，该方法包括：向多个非易失性存储器件中的每个非易失性存储器件的栅极施加截止电压；将窗口在图像上移动一步幅，并将具有与该窗口中包括的图像相对应的照度的光照射至纵横制阵列的每一列；通过向纵横制阵列的至少一行施加栅极截止电压并从纵横制阵列的每一列获得第一源极电流来执行池化操作；在通过将导通电压施加到多个非易失性存储器件中的每个非易失性存储器件的栅极来将多个非易失性存储器件复位；将截止电压施加到复位的多个非易失性存储器件中的每个非易失性存储器件的栅极；将具有与神经网络的特定层中包括的多个权重相对应的照度的光照射到多个非易失性存储器件；和通过向纵横制阵列的所述至少一行施加作为漏极电压的与第一源极电流相对应的电压并从纵横制阵列的每一列获得第二源极电流，来执行全连接卷积操作；和基于第二源极电流识别图像。
根据另一示例实施例的第四方面，一种非暂时性计算机可读记录介质，其上记录有用于当在计算机上运行时使计算机执行第二方面的方法的程序。计算机可读记录介质在其上记录有用于在计算机上执行第二方面的方法的程序。
附图说明
通过以下结合附图的描述，本公开的某些实施例的上述和其他方面、特征和优点将变得更加明显，其中：
图1A和图1B是用于描述根据一些示例实施例的包括多个非易失性存储器件的纵横制阵列的操作方法的图；
图2是示出根据一些示例实施例的神经网络的架构的图；
图3是示出根据一些示例实施例的神经网络中的输入特征图和输出特征图之间的关系的图；
图4A和图4B是根据一些示例实施例的用于比较在纵横制阵列中执行的操作和向量矩阵乘法的示图；
图5是用于描述根据一些示例实施例的在纵横制阵列中执行卷积操作的示例的图；
图6是用于描述根据一些示例实施例的纵横制阵列与子特征图之间的匹配的示例的图；
图7A和图7B是示出根据一些示例实施例的具有光电晶体管和存储特性的非易失性存储器件的侧视图。
图8是用于说明在对非易失性存储器件照射光之前和之后非易失性存储器件的电阻值变化的现象的图。
图9A和图9B是用于描述根据一些示例实施例的使用包括多个非易失性存储器件的纵横制阵列存储图像并获得存储图像的过程的图；
图10是用于描述根据一些示例实施例的使用包括多个非易失性存储器件的纵横制阵列执行神经网络的池化操作的过程的图；
图11是用于描述根据一些示例实施例的使用包括多个非易失性存储器件的纵横制阵列执行神经网络的卷积操作的过程的图；
图12是根据一些示例实施例的使用纵横制阵列执行操作的方法的流程图。和
图13是示出根据一些示例实施例的存储系统的框图。
具体实施方式
现在将详细参考实施例，其示例在附图中示出，其中，相同的附图标记始终表示相同的元件。就这一点而言，本实施例可以具有不同的形式，并且不应该被解释为限于这里阐述的描述。因此，下面仅通过参考附图描述实施例以解释各方面。如本文所使用的，术语“和/或”包括一个或多个相关联的所列项目的任何和所有组合。当诸如“至少一个”之类的表达在元素列表之前时，修饰整个元素列表并且不修饰列表的各个元素。
这里使用的术语“在一些示例实施例中”和“在一个示例实施例中”不一定表示相同的实施例。
本公开的一些示例实施例可以由功能块和各种处理操作来表示。这些功能块中的一些或全部可以被实现为用于执行特定功能的各种数量的硬件和/或软件组件。例如，本公开的功能块可以使用一个或多个微处理器来实现，或者可以使用用于预定功能的电路来实现。此外，例如，可以用各种编程或脚本语言来实现本公开的功能块。可以将功能块实现为将由一个或多个处理器执行的算法。此外，本公开可以采用用于电子环境设置、信号处理和/或数据处理的典型技术。诸如“机制”、“元件”、“装置”、“配置”等的术语在本文中可以被广泛使用，并且不限于机械和物理配置。
尽管此处可以使用术语“第一”、“第二”、“第三”等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层、和/或部分，不受这些条款的限制。这些术语仅用于将一个元件、组件、区域、层和/或部分与另一元件、组件、区域、层和/或部分区分开。因此，在不脱离本公开的范围的情况下，下面讨论的第一元件、组件、区域、层和/或部分可以被称为第二元件、组件、区域、层和/或部分。
当元件被称为“在”另一元件“上”时，该元件可以直接在另一元件上，和/或可以存在一个或多个其他居间元件。相反，当一个元件被称为“直接在另一个元件上”时，则不存在居间元件。另外，当一个元件被称为在两个元件之间时，该元件可以是两个元件之间的唯一元件，或者可以存在一个或多个其他居间元件。
此外，附图中示出的元件之间的连接线或连接组件仅仅是功能连接和/或物理或电路连接的示例。在实际应用中，它们可以被替换或体现为各种附加功能连接、物理连接或电路连接。
一般而言，计算机可访问介质可包括任何有形和/或非暂时性存储介质和/或存储介质。本文所使用的术语“非暂时性”是对介质本身的限制(例如，作为有形的，而不是信号)，而不是对数据存储持久性的限制(例如，RAM vs.ROM)。
在下文中，将参照附图详细描述本公开的实施例。
图1A和图1B是用于描述根据一些示例实施例的操作包括多个非易失性存储器件的纵横制阵列的方法的图。
参考图1A，纵横制阵列可以包括多个突触前神经元10，多个突触后神经元20和提供多个突触前神经元10和多个后突触神经元20之间的连接的突触30。突触30可以代表例如非易失性存储器件。
在一个示例实施例中，纵横制阵列可以包括四个突触前神经元10、四个突触后神经元20和16个突触30，但是前述元件的数量可以不同地改变。当突触前神经元10的数量为N(其中N是大于或等于2的自然数)并且突触后神经元20的数量为M(其中M是大于或等于2的自然数，并且M可以等于或不同于N)时，则可以矩阵形式排列N*M个突触30。
详细地，线12可以连接至多个突触前神经元10中的每一个并且可以在第一方向(例如，水平方向)上延伸，并且线22可以连接至多个突触后神经元20中的每一个并且可以在与第一方向相交的第二方向(例如，垂直方向)上延伸。在下文中，为了方便起见，在第一方向上延伸的线12被称为行线，而在第二方向上延伸的线22被称为列线。多个突触30可以布置在行线12和列线22的每个交叉点处，以将对应的行线12和对应的列线22彼此连接。
突触前神经元10可以被配置为产生并向行线12发送信号，例如，与特定数据相对应的信号，并且突触后神经元20可以被配置为经由列线22接收已经通过突触30的突触信号，并且可以处理突触信号。突触前神经元10可对应于轴突，而突触后神经元20可对应于神经元。但是，可以根据与另一个神经元的相对关系来确定神经元是突触前神经元10还是突触后神经元20。例如，当突触前神经元10从另一神经元接收到突触信号时，突触前神经元10可以用作突触后神经元20。同样，当突触后神经元20向另一个神经元发送信号时，突触后神经元20可以用作突触前神经元10。突触前神经元10和突触后神经元20可被实现为诸如金属氧化物半导体(CMOS)等的各种电路。
可以通过突触30建立突触前神经元10和突触后神经元20之间的连接。突触30可以是一种装置，被配置为通过施加到突触30两端的电脉冲(例如，电压和/或电流)改变权重或电导。
突触30可以包括例如可变电阻器件。可变电阻器件可以根据施加到可变电阻器件两端的电压或电流在不同的电阻状态之间切换，该可变电阻器件可以具有单层结构或多层结构，其包括可以具有多个电阻状态的各种材料，例如诸如过渡金属氧化物的金属氧化物；钙钛矿基材料等；诸如硫族化物基材料等的相变材料；和/或铁电材料、铁磁材料等。可变电阻元件和/或突触30从高电阻状态(例如，高阻态)变为低电阻状态(例如，低组态)的操作可以被称为设置操作，并且可变电阻元件和/或突触30从低电阻状态变为高电阻状态的操作被称为复位操作。
然而，突触30可以被实现为具有与存储器的可变电阻器件不同的各种特性。例如，与在诸如电阻随机存取存储器(RRAM)、参数RAM(PRAM)，铁电RAM(FRAM)、磁阻RAM(MRAM)等的存储器件中使用的可变电阻器件不同，突触30可以表现出模拟行为，其中电阻没有突然变化，并且电导可以根据在设置操作和复位操作期间输入电脉冲的数量而逐渐变化。
下面参照图1B描述纵横制阵列的操作。为了方便起见，行线12可以从上到下顺序地被称为第一行线12A、第二行线12B、第三行线12C和第四行线12D，并且列线22可以从左到右顺序地被称为第一列线22A、第二列线22B、第三列线22C和第四列线22D。
参照图1B，在初始状态下，所有突触30可以处于电导相对较低的状态，例如，高电阻状态。当多个突触30的至少一部分处于低电阻状态时，初始化操作可以将多个突触30的一部分切换到高电阻状态。多个突触30中的每一个可以具有用于改变其电阻和/或电导的阈值。例如，突触30可以具有用于改变其电阻和/或电导的期望(或替代地，预定)的阈值。突触30可以被配置为：例如当将小于阈值的电压和/或电流施加到突触30的两端时，不改变其电导；以及当将大于阈值的电压和/或电流施加到突触30的两端时，改变其电导。
在这种状态下，可以将对应于特定数据的输入信号输入到行线12，以执行输出作为特定列线22的结果的特定数据的操作。这里，可以通过将电脉冲施加到行线12来指示输入信号。例如，当将与数据“0011”相对应的输入信号输入至行线12时，可以不将电脉冲施加至与数字“0”相对应的行线12(例如，第一和第二行线12A和12B)，并且可以将电脉冲施加至与数字“1”相对应的行线12(例如，第三和第四行线12C和12D)。列线22可以用适当的电压和/或电流驱动以执行输出。
例如，当确定用于输出特定数据的列线22时，可以驱动该列线22，使得位于列线22与行线12的交点处的、和数字“1”相对应的突触30可以接收等于或高于设置操作所需的电压(以下称为设置电压Vset)的电压，并且可以驱动其余的列线22，使得其余的突触30可以接收低于设置电压Vset的电压。例如，当设置电压是Vset，并且用于输出数据“0011”的列线22被确定为第三列线22C时，施加到第三行线12C和第四行线12D的电脉冲的幅度可以是至少Vset并且施加到第三列线22C的电压可以是0V，使得位于第三列线22C与第三行线12C和第四行线12D之间的交点处的第一突触30A和第二突触30B可以接收至少为Vset的电压。因此，第一突触30A和第二突触30B可以处于低电阻状态。当电脉冲的数量增加时，处于低电阻状态的第一突触30A和第二突触30B的电导可以逐渐增加。施加的电脉冲的幅度和宽度可以基本恒定。施加到其余列线(即第一、第二和第四线22A、22B和22D)的电压可以具有介于0V和Vset之间的值，例如1/2Vset，因此除了第一突触30A和第二突触30B之外的突触30可以接收低于Vset的相对电压。因此，除了第一和第二突触30A和30B之外的突触30的阻抗状态可能不会改变。在这种情况下，电流和/或电子的流动由图1B中的虚线箭头指示。
在另一示例中，用于输出特定数据的列线22可能尚未被确定。在这种情况下，可以在将与特定数据相对应的电脉冲施加到行线12的同时测量流过每个列线22的电流，并且该列线22的电流最早达到阈值电流，例如，可以确定第三列线22C输出特定数据。
以这种方式，可以将不同的数据分别输出到不同的列线22。
图2是示出根据一些示例实施例的神经网络的架构的图。
参照图2，神经网络2可以具有深度神经网络(DNN)和/或n层神经网络的架构。DNN和/或n层神经网络可以对应于卷积神经网络(CNN)、递归神经网络(RNN)、深度置信网络、受限玻尔兹曼机器等。例如，神经网络2可以被实现为CNN、人工神经网络(ANN)系统、深度学习系统、反卷积神经网络(DCNN)、叠层神经网络(SNN)、状态空间动态神经网络(SSDNN)、深度信念网络(DBN)、生成对抗网络(GAN))和/或受限玻尔兹曼机(RBM)，但是不限于此。替代地和/或附加地，这样的机器学习系统可以包括其他形式的机器学习模型，例如线性和/或逻辑回归、统计聚类、贝叶斯分类、决策树、例如主成分分析的降维和专家系统；和/或其组合，包括例如随机森林的组合(ensemble)。虽然图2图示了作为神经网络2的示例的卷积神经网络的一些卷积层，但是，除了图示的卷积层之外，卷积神经网络还可以包括池化层、完全连接的层等。
神经网络2可以用具有包括输入图像、特征图和输出的多个层的架构来实现。在神经网络2中，执行输入图像和称为权重的滤波器之间的卷积操作，并且作为卷积操作的结果输出特征图。在作为输入特征图的输出特征图和权重之间进行卷积操作，并输出新的特征图。作为重复执行该卷积操作的结果，可以输出通过神经网络2识别输入图像的特征的结果。
例如，当将具有24×24像素尺寸的图像输入到图2的神经网络2时，通过在输入图像和权重之间的卷积操作，可以将输入图像输出为具有20×20尺寸的4通道特征图。此后，可以通过在特征图和权重之间进行重复的卷积操作来减小20×20的特征图的尺寸，并且最终可以输出具有1×1尺寸的特征。神经网络2可以通过在多层中重复执行卷积操作和子采样(例如，池化)操作来过滤并输出能够从输入图像表示整个图像的鲁棒特征，并且可以从其中通过输出最终的特征得出识别输入图像的结果。
图3是示出根据一些示例实施例的神经网络中的输入特征图和输出特征图之间的关系的图。
参照图3，在神经网络的层3中，第一特征图FM1可以对应于输入特征图，并且第二特征图FM2可以对应于输出特征图。特征图可以表示其中表示输入数据的各种特征的数据集。特征图FM1和FM2可以具有二维矩阵的元素或三维矩阵的元素，其中可以在每个元素中定义像素值。特征图FM1和FM2具有宽度W(例如，列)、高度H(例如，行)和深度D。深度D可以对应于例如通道的数量。
可以对第一特征图FM1和权重执行卷积操作，并且作为卷积操作的结果可以生成第二特征图FM2。通过权重和第一特征图FM1之间的卷积操作来对第一特征图FM1的特征进行权重过滤。在以滑动窗口方式移位第一特征图FM1的同时，权重与第一特征图FM1的窗口(和/或瓦片)进行卷积。在每个移位期间，权重可以乘以第一特征图FM1中的重叠窗口的每个像素值，并且权重可以相加。由于第一特征图FM1和权重被卷积，因此可以生成第二特征图FM2的一个通道。尽管在图3中示出了单个权重，实际上，可以将多个权重与第一特征图FM1进行卷积，从而可以生成多个信道的第二特征图FM2。
第二特征图FM2可以对应于下一层的输入特征图。例如，第二特征图FM2可以是池化(或子采样)层的输入特征图。
为方便起见，图2和图3示出了仅神经网络2的示意性架构。但是，神经网络2可以包括更多或更少的层、特征图和权重，并且本领域普通技术人员可以理解，可以对层、特征图和权重的尺寸进行各种修改。
图4A和图4B是根据一些示例实施例的用于比较在纵横制阵列中执行的操作和向量矩阵乘法的示图。
参照图4A，可以使用矢量矩阵乘法来执行输入特征图和权重之间的卷积操作。例如，输入特征图的像素数据可以表示为矩阵X 410，权重值可以表示为矩阵W411。输出特征图的像素数据可以表示为矩阵Y 412，其可以表示矩阵X 410和矩阵W 411之间的乘积的结果。
参照图4B，可以使用纵横制阵列的非易失性存储器件来执行矢量矩阵乘法操作。与图4A比较，可以接收输入特征图的像素数据作为非易失性存储器件的输入值，其中，输入值可以是电压420。此外，权重值可以存储在非易失性存储器件的突触中(例如，存储单元)，并且存储在存储单元中的权重值可以是突触的电导421。因此，非易失性存储器件的输出值可以表示为电流422，电流422是电压420和电导421之间交互的结果。
图5是用于描述根据一些示例实施例的在纵横制阵列中执行卷积操作的示例的图。
纵横制阵列500可以接收输入特征图510的像素数据。纵横制阵列500可以包括多个非易失性存储器件。
在一些示例实施例中，在纵横制阵列500是N×M矩阵(其中，N和M是等于或大于2的自然数)的情况下，输入特征图510的像素数据的数量可以是等于或小于纵横制阵列500的列数M。输入特征图510的像素数据可以表示具有浮点格式和/或定点格式的参数。在另一个示例实施例中，输入特征图510的像素数据的数量可以大于纵横制阵列500的列数M，并且将参照图6提供相关的详细描述。
数模转换器(DAC)520可以被配置为接收数字信号类型的像素数据，并且可以将像素数据转换为模拟信号类型的电压。输入特征图510的像素数据可以具有各种位分辨率值，例如1位、4位或8位分辨率。在一些示例实施例中，在使用DAC 520将像素数据转换成电压之后，纵横制阵列500可以被配置为接收电压501作为纵横制阵列500的输入值。
此外，训练后的权重值可以分别存储在纵横制阵列500中包括的多个非易失性存储器件中。权重值可以存储在非易失性存储器件的存储单元中，其中存储在存储单元中的权重值可以是电导502。这里，纵横制阵列500可以通过在电压501和电导502之间执行乘法来计算输出值，并且输出值可以表示为电流503。例如，纵横制阵列500可以输出与使用多个非易失性存储器件在输入特征图和权重之间进行卷积操作的结果相同的结果值。
由于从纵横制阵列500输出的电流503是模拟信号，因此模数转换器(ADC)530可用于将电流503转换为另一纵横制阵列550的输入数据。从纵横制阵列500输出的电流503可以通过ADC 530被转换成数字信号。在一些示例实施例中，电流503可以通过使用ADC 530被转换成数字信号，从而具有与输入特征图510的像素数据相同的位分辨率。例如，当输入特征图510的像素数据具有1位分辨率时，电流503可以由ADC 530转换为1位分辨率数字信号。
激活器540可以将激活函数应用于通过ADC 530的转换而获得的数字信号。该激活函数可以包括S形函数、tanh函数和/和整流线性单元(ReLU)函数，但是可以应用于数字信号的激活函数不限于此。
可以将施加有激活函数的数字信号用作另一个纵横制阵列550的输入值。当将施加有激活函数的数字信号用作另一个纵横制阵列550的输入值时，与上述相同的过程可以应用于另一纵横制阵列550。
图6是用于描述根据一些示例实施例的纵横制阵列与子特征图之间的匹配的示例的图。
用于训练和推理的输入特征图610可以具有各种尺寸。这里，由于纵横制阵列600的尺寸受到限制，所以单个输入特征图610的像素数据的数量可以大于纵横制阵列600可以接收的输入值的数量。
参照图6，输入特征图610的尺寸是8×8，并且纵横制阵列600的尺寸是16×16。在这种情况下，8×8输入特征图610的像素数据的数量是64(＝8×8)，并且因此大于作为纵横制阵列600可以接收的输入值的数量的16。
当输入特征图610的像素数据的数量大于纵横制阵列600的输入值的数量(例如，行数m)时，输入特征图610可以被划分为子特征图611。可以基于关于纵横制阵列600的尺寸信息将输入特征图610划分为子特征图611。
详细地，当输入特征图610的尺寸是8×8并且纵横制阵列600的尺寸是16×16时，输入特征图610可以被划分成四个子特征图，使得每个子特征图的像素数据的数量可以是16。每个子特征图可以与纵横制阵列600匹配。
例如，纵横制阵列600可以被配置为接收作为输入值的像素数据，例如以便接收子特征图610的“aa”作为第一输入值“V1”，接收子特征图610的“ab”作为第二输入值“V2”，并且接收子特征图610的“dd”作为第16输入值“V16”。
如以上参考图5所描述的，子特征图610的像素数据可以是数字信号(例如，1位信号，4位信号等)，并且可以在通过DAC被转换为模拟电压信号V1至V16之后被输入至纵横制阵列600。
此外，从纵横制阵列600输出的电流I1至I16可以是模拟信号，并且可以通过ADC转换为数字信号。
图7A和7B是示出根据一些示例实施例的具有光电晶体管和存储特性的非易失性存储器件的侧视图。
非易失性存储器件710和720可以包括电阻切换层715和725。栅极713和723可以在电阻切换层715和725上(例如在电阻切换层715和725的上方和/或下方)。栅极氧化层714和724可以在电阻切换层715和725以及栅极713和723之间。此外，源极711和721以及漏极712和722可以在电阻切换层715和725上并且可以彼此间隔开。非易失性存储器件710和720可以包括如上所述的突触30，其中栅极713和723以及漏极712和722分别连接到突触前神经元10和突触后神经元20。
在一些示例实施例中，当光被照射到电阻切换层715和725时，截止电压被施加到栅极713和723，并且将参考图8提供相关的详细描述。
可以基于照射到电阻切换层715和725的光的照度来改变电阻切换层715和725的电阻值，并且可以将其保持为改变的电阻值。
例如，由于光照射到电阻切换层715和725，所以电荷(例如，电子和/或空穴)可能被捕获在电阻切换层715和725的内部缺陷中。例如，通过电阻切换层715和725之间的对光的光电响应，在电阻切换层715和725中产生电荷。由于电荷被捕获在电阻切换层715和725的内部缺陷中，所以可以改变电阻切换层715和725的电阻值，然后，即使光未被照射到电阻切换层715和725，也可以将电阻切换层715和725的电阻值保持为改变的电阻值。
随着照射到电阻切换层715和725的光的照度增加，电阻切换层715和725的电阻值的减小率可以增加。详细地，随着照射到电阻切换层715和725的光的照度增加，捕获在电阻切换层715和725的内部缺陷中的电荷可以增加。当捕获在电阻切换层715和725中的电荷增加时，电阻切换层715和725的电阻值可能减小。
在一些示例实施例中，照射到电阻切换层715和725的光可以是可见光区域的光。电阻切换层715和725可以包括以下描述的材料，使得即使可见光区域的光而不是诸如紫外(UV)光的高能光照射到电阻切换层715和725也可以改变电阻切换层715和725的电阻值。
在一些示例实施例中，电阻切换层715和725可以包括二维(2D)材料。电阻切换层715和725可以包括单层2D材料或多层2D材料。例如，电阻切换层715和725可以包括过渡金属二硫化碳(TMD)、磷(黑磷)、硅烯和/和石墨烯中的至少一种。例如，TMD可以包括MoS2、MoSe2、MoTe2、WS2、WSe2、WTe2、TaS2、TaSe2、TiS2、TiSe2、ZrS2、ZrSe2、HfS2、HfSe2、SnS2、SnSe2、GeS2、GeSe2、GaS2、GaSe2、GaSe、GaTe、InSe、In2Se3、Bi2S3、Bi2Se3和Bi2Te3中的至少一种和/或其组合。
在另一个示例实施例中，电阻切换层715和725可以包括三维(3D)材料。例如，电阻切换层715和725可以包括锗烷、硅、III-V族半导体、例如铟镓锌氧化物(IGZO)的基于铟的半导体中的至少一种和/或其组合。
在一些示例实施例中，栅极氧化物层714和724可以形成为单层。例如，栅极氧化物层714和724可以形成为单层氧化铝。
在另一个示例实施例中，栅极氧化物层714和724可以形成为多层。栅极氧化物层714和724可以包括电荷俘获层。例如，栅极氧化物层714和724可以具有其中电荷俘获层在两个氧化铝层之间的结构。电荷俘获层可以包括氧化铪和/或氮化硅中的至少一种，但是不限于此。
图7A示出了使用背栅713的非易失性存储器件710。背栅713可以在电阻切换层715下方。例如，可以使用例如绝缘体上的硅(SOI)基板技术的适当的技术来实施背栅713。
栅极氧化物层714可以布置在电阻切换层715下方并且在电阻切换层715和背栅713之间。
图7B示出了使用透明导电电极(TCE)栅极723的非易失性存储器件720。TCE栅极723可以布置在电阻切换层725上方。在图7A和7B中，“上方”和“下方”可以指栅极相对于潜在光源的位置。
由于光是从电阻切换层725的上方照射到电阻切换层725的，因此光在到达电阻切换层725之前到达TCE栅极723。由于在非易失性存储器件720中使用能够透射光的TCE栅极723，所以光可以从电阻切换层725的上方到达电阻切换层725。
栅极氧化物层724可以布置在电阻切换层725上方并且在电阻切换层725和TCE栅极723之间。
图8是用于描述在光被照射到非易失性存储器件之前和之后非易失性存储器件的电阻值改变的现象的图。
非易失性存储器件可以包括电阻切换层。栅极可以布置在电阻切换层之上和/或之下。栅极氧化物层可以在电阻切换层和栅极之间。此外，源极和漏极可以形成在电阻切换层上并且可以彼此间隔开。
当向非易失性存储器件的栅极施加截止电压时，非易失性存储器件可以用作具有光电晶体管和存储特性的器件。在下文中，假定非易失性存储器件是N型金属氧化物半导体(NMOS)器件，但是对于本领域普通技术人员显而易见的是，非易失性存储器件可以被实现为各种类型的场效应晶体管(FET)，例如可变电阻FET。
第一曲线图810指示在光照射到非易失性存储器件之前，根据栅极电压VG从非易失性存储器件的源极检测到的电流IS。
第二曲线图820指示在光照射到非易失性存储器件之后，根据栅极电压VG从非易失性存储器件的源极检测到的电流IS。
关于第一曲线图810和第二曲线图820，电压VD被施加到非易失性存储器件的漏极。
由于电荷被捕获在非易失性存储器件的电阻切换层的内部缺陷中，因此即使非易失性存储器件的栅极电压VG处于截止电压，也可以从源极检测具有恒定值的电流IS。
电阻切换层的电阻值可以被减小，因为当光照射到非易失性存储器件的电阻切换层时，更多的电荷被捕获在缺陷中。此后，即使不向电阻切换层照射光，也可以将电阻切换层的电阻值保持为减小的值。
参照第一曲线图810，当向非易失性存储器件的栅极施加截止电压时，从源极检测到的电流为I1。
参照第二曲线图820，其指示在将光照射到非易失性存储器件之后从非易失性存储器件的源极检测到的电流，当施加截止电压到非易失性存储器件的栅极时，从源极检测到的电流可以从I1增加到I2。由于光被照射到非易失性存储器件的电阻切换层，所以电阻切换层的电阻值减小，因此，从非易失性存储器件的源极检测到的电流会增加。此后，即使不向非易失性存储器件的电阻切换层照射光，也可以将电阻切换层的电阻值保持为变化的值，并且当截止电压被施加到非易失性存储器件的栅极时，从源极检测到的电流也可以保持为I2。
在一些示例实施例中，随着照射到非易失性存储器件的电阻切换层的光的照度增加，捕获在电阻切换层中的电荷可以增加，因此电阻切换层的电阻值可以减小。结果，从非易失性存储器件的源极检测到的电流可以增加到I2以上。
此外，当将等于或大于阈值的导通电压施加到非易失性存储器件的栅极时，可以复位非易失性存储器件的电阻切换层的电阻值。例如，可以在栅极上施加7V电压10秒钟，以复位电阻切换层的电阻值。
由于光被照射到非易失性存储器件的电阻切换层，当在栅极的截止电压时源极电流从I1增加到I2时，当等于或大于阈值的导通电压被施加到非易失性存储器件的栅极时，源极电流可以从I2减小回到I1。
图9A和图9B是用于描述根据一些示例实施例的使用包括多个非易失性存储器件的纵横制阵列来存储图像并获得存储的图像的过程的图。
尽管图9A和9B示出了图像910具有4×4的尺寸，并且纵横制阵列900具有4×4的尺寸，本领域普通技术人员可以理解，图像910的尺寸和纵横制阵列900的尺寸可以不同地修改。
纵横制阵列900可以包括多个非易失性存储器件。在图9A和9B中，非易失性存储器件被表示为纵横制阵列900的行和列相交的位置(a，b)。
参照图9A，可以使用包括多个非易失性存储器件的纵横制阵列900来存储图像。
可以将截止电压施加到多个非易失性存储器件的栅极，并且可以将漏极电压VD施加到多个非易失性存储器件的漏极，以使用纵横制阵列900来存储图像。
具有对应于图像的照度的光可以被照射到多个非易失性存储器件中的每个，以改变多个非易失性存储器件中的每个的电阻切换层的电阻值。
具有与图像910中包括的多个像素P11至P14，P21至P24，P31至P34以及P41至P44中的每个像素相对应的光可以被照射到多个非易失性存储器件。例如，具有与图像910的像素P11相对应的照度的光可以被照射到非易失性存储器件(1，1)，具有与图像910的像素P21相对应的照度的光可以被照射到非易失性存储器件(2，1)，可以将具有与图像910的像素P32相对应的照度的光照射到非易失性存储器件(3，2)，和/或可以将具有与图像910的像素P44相对应的照度的光照射到非易失性存储器件(4，4)。
图像910中包括的多个像素中的每个像素的亮度可以彼此不同，因此，照射到多个非易失性存储器件中的每个的光的照度可以彼此不同。结果，多个非易失性存储器件中的每一个的电阻切换层的电阻值的变化可能彼此不同。即使不向多个非易失性存储器件照射光，也可以将电阻切换层的电阻值保持为变化的值。
例如，即使在根据图像910中包括的多个像素中的每个像素的亮度改变了多个非易失性存储器件中的每个的电阻值之后，不再照射光，多个非易失性存储器件中的每个非易失性存储器件的电阻值被保持为改变的值，因此，图像910可以被存储在纵横制阵列900中。
此外，在纵横制阵列900上示出的R11至R14，R21至R24，R31至R34和R41至R44表示多个非易失性存储器件中的每一个的电阻值。
参照图9B，可以使用包括多个非易失性存储器件的纵横制阵列900来获得存储的图像。
栅极截止电压可以被施加到纵横制阵列900的每一行以获得存储在纵横制阵列900中的图像。在图9B所示的纵横制阵列900中，被施加栅极截止电压的非易失性存储器件用圆圈标记。
例如，可以将栅极截止电压施加到纵横制阵列900的第一行901a以获得包括在图像910的第一行中的像素P11至P14。栅极导通电压可以顺序地施加到第二至第四行901b至901d。
可以根据非易失性存储器件(1，1)至(1，4)的电阻值R11至R14确定从纵横制阵列900的每一列获得的每个源极电流IS11至IS14。根据与包括在图像910的第一行中的像素P11至P14相对应的光的照度来确定非易失性存储器件的电阻值R11至R14。因此，包括在图像910的第一行中的像素P11至P14可以使用从纵横制阵列900的每一列获得的源极电流IS11至IS14来获得。
同样地，可以通过向纵横制阵列900的第二至第四行901b至901d中的每一个施加栅极截止电压并将栅极导通电压施加至剩余的行，来依次获得图像910的第二至第四行中包括的像素。
在一些示例实施例中，滤色器可以顺序地布置在纵横制阵列900上，以从纵横制阵列900获得彩色图像。
例如，可以使用包括红色、绿色和/或蓝色滤色器的三个滤色器从纵横制阵列900获得彩色图像。
例如，在纵横制阵列900上布置红色滤色器之后，具有与彩色图像中包括的多个像素中的每个像素相对应的照度的光可以被照射到多个非易失性存储器件中的每个。可以通过向纵横制阵列900的每一行施加栅极截止电压并从纵横制阵列900的每一列获得源极电流来获得红色图像。
在通过向其施加栅极导通电压而重置纵横制阵列900之后，通过使用绿色滤色器和蓝色滤色器重复上述操作，可以获得绿色图像和蓝色图像。在获得红色图像、绿色图像和蓝色图像之后，可以通过合成三个图像最终获得彩色图像。
包括根据本公开的多个非易失性存储器件的纵横制阵列900可以具有光电导(PC)特性，并且由于该特性，纵横制阵列900可以在成像模式(图像存储/获取)中使用。
图10是用于描述根据一些示例实施例的使用包括多个非易失性存储器件的纵横制阵列执行神经网络的池化操作的过程的图。
尽管图10示出图像1010具有8×8的尺寸，并且纵横制阵列1000具有16×16的尺寸，但是本领域普通技术人员可以理解，图像1010的尺寸和纵横制阵列1000的尺寸可以进行各种修改。例如，图像1010可以是代表数字“1”或“9”的图像，但不限于此。
在一些示例实施例中，窗口1011可以在图像1010上移动一步幅。可以基于纵横制阵列1000的尺寸来确定窗口1011的尺寸。在一些示例实施例中，窗口1011的尺寸可以基于纵横制阵列1000的行数来确定。例如，在纵横制阵列1000的行数是16的情况下，窗口1011的尺寸可以是4×4。
在下文中，窗口1011被移位“1个步幅”，并且窗口1011的尺寸是4×4。但是本领域普通技术人员可以理解，可以对窗口1011的移位和尺寸进行各种修改。
在图像1010上的每个位置中的窗口1011中可包括多个像素。例如，在第一位置中，窗口1011可包括像素P11至P14，P21至P24，P31至P34和P41至P44。此外，窗口1011可以在从第一位置移位了1个步幅的位置包括像素P12至P15，P22至P25，P32至P35以及P42至P45。
具有对应于窗口1011中包括的多个像素的照度的光可以被照射到纵横制阵列1000的每一列。例如，具有与在第一位置的窗口1011中包括的多个像素P11至P14，P21至P24，P31对应的照度的光可以照射到纵横制阵列1000的第一列1002a。即，具有与在第一位置的窗口1011中包括的16个像素中的每个像素相对应的照度的光可以照射到第一列1002a中包括的16个非易失性存储器件。
同样地，具有与在第n位置的窗口1011中包括的多个像素相对应的照度的光可以照射到纵横制阵列1000的第n列。
栅极截止电压可以被施加到纵横制阵列1000的第一至第十六行1001a至1001p。此外，漏极电压V0至V15可以被施加至纵横制阵列1000的第一至第十六行1001a至1001p。漏极电压V0至V15可以被设置为用于池化操作的掩模。
池化操作可以通过从纵横制阵列1000的每一列获得源极电流来执行。例如，从第一列1002a获得的第一-第一源极电流IS11可以是对在第一位置处的窗口1011中包括的多个像素P11至P14，P21至P24，P31至P34以及P41至P44执行池化的结果。
同样地，从第二至第五列1002b至1002e获得的第一-第二源极电流至第一-第五源极电流IS12至IS15可以是在第二至第五位置在窗口1011上执行池化的结果。
此外，由于窗口1011可以位于图像1010上的25个位置，因此可以通过上述方法获得对在第一至第二十五位置在窗口1011中包括的多个像素执行的池化结果来完成神经网络的池化操作。
根据本公开的包括多个非易失性存储器件的纵横制阵列1000可以执行矢量矩阵操作(例如，池化操作)，并且纵横制阵列1000可以通过使用该特性而用于内存中计算。
图11是用于描述根据一些示例实施例的使用包括多个非易失性存储器件的纵横制阵列执行神经网络的卷积操作的过程的图。
纵横制阵列1000可以存储包括在神经网络的特定层中的多个权重。可以通过将具有与特定层中包括的多个权重中的每个权重相对应的照度的光照射到纵横制阵列1000的多个非易失性存储器件中的每个非易失性存储器件，来将多个权重存储在纵横制阵列1000中。以上参考图9A描述了该操作的特定方法，因此在此进行了省略。
在一些示例实施例中，可以使用纵横制阵列1000执行完全连接的卷积操作。在图11中，用于识别图10的图像1010的完全连接的卷积操作被执行。例如，可以使用纵横制阵列1000执行完全连接的卷积操作，以确定图像1010对应于数字1至9中的哪个数字。
纵横制阵列1000可以被复位以执行完全连接的卷积操作。
纵横制阵列1000的漏极电压可以对应于全连接层的输入值。从纵横制阵列1000获得的并且对应于在第一至第五位置处窗口1011的第一-第一源极电流至第一-第五源极电流IS11至IS15可以对应于用于全连接层的输入值。
例如，可以将第一-第一源极电流至第一-第五源极电流IS11至IS15转换为第一至第五漏极电压VD11至VD15。此外，可以将第一漏极电压VD11至第五漏极电压VD15分别施加至第一行1001a至第五行1001e。
可以通过从纵横制阵列1000的每一列获取源极电流来识别图像1010。例如，可以从第一列1002a获得第二-第一源极电流I11，第二-第一源极电流I11表示图像1010将对应于数字“1”的概率。此外，可以从第二至第九列1002b至1002i分别获得第二-第二源极电流至第二-第九源极电流I12至I19，第二-第二源极电流至第二-第九源极电流I12至I19分别指示图像1010将对应于数字“2”至“9”的概率。
窗口1011可以位于图像1010上的25个位置，并且从纵横制阵列1000获得的第二-第一源极电流至第二-第九源极电流I11至I19仅仅是对在第一至第五位置的窗口1011执行的完全连接操作的结果。即，可以通过获得在图像1010上的剩余位置处在窗口1011上执行的完全连接操作的结果来最终识别图像1010。
可以重复上述过程，以基于第一到第25位置处对应窗口1011的25个源极电流，从纵横制阵列1000中获得第一至第九列1002a至1002i的第二-第一源极电流至第二-第九源极电流I11至I19。
从纵横制阵列1000的第一列至第九列1002a至1002i获得的第二-第一源极电流至第二-第九源极电流I11至I19可指示图像1010将对应于数字“1”至“9”的概率。图像1010可以最终被识别为数字“1”至“9”中具有最高概率值的数字。例如，当第二-第一源极电流I11的值最大时，图像1010可以最终被识别为数字“1”。
随着神经网络的训练的进行，可以更新存储在神经网络的特定层中的多个权重。当权重被更新时，可以通过在复位纵横制阵列1000之后向多个非易失性存储器件中的每个非易失性存储器件照射具有与每个更新的权重相对应的照度的光，来将更新后的权重存储在纵横制阵列1000中。纵横制阵列1000可被广泛用于神经网络的训练和推理过程。
包括根据本公开的多个非易失性存储器件的纵横制阵列1000可以执行矢量矩阵操作，并且纵横制阵列1000可以通过使用该特性而用于图像识别的训练和推理过程。
在一些示例实施例中，在成像模式(图像存储/获取)中使用的纵横制阵列可以在复位之后在识别模式(神经网络训练/推断)中使用。因此，在成像模式和识别模式下都可以使用单个纵横制阵列。
图12是用于描述根据一些示例实施例的使用纵横制阵列执行预定操作的方法的流程图。图12所示的执行预定操作的方法与以上参考上述附图描述的实施例有关。因此，尽管下面省略，但是以上参考上述附图提供的描述可以应用于图12的方法。
下面描述的纵横制阵列可以包括多个非易失性存储器件。非易失性存储器件可以包括电阻切换层。栅极可以布置在电阻切换层之上或之下。可以在电阻切换层和栅极之间形成栅极氧化物层。此外，源极和漏极可以形成在电阻切换层上并且可以彼此间隔开。
参照图12，在操作1210中，可以向多个非易失性存储器件中的每一个的栅极施加截止电压。
当将截止电压施加到非易失性存储器件的栅极时，非易失性存储器件可以用作具有光电晶体管和存储特性的器件。栅极截止电压可以是-6V，但不限于此。
此外，当对非易失性存储器件的栅极施加导通电压时，可以复位非易失性存储器件。
在操作1220中，可以将具有与多个元件中的每个元件相对应的照度的光照射到多个非易失性存储器件中的每个，以改变多个非易失性存储器件中的每个的电阻切换层的电阻值。
电阻切换层的电阻值可以基于照射到电阻切换层的光的照度来改变，并且可以将其保持为改变的电阻值。详细地，由于当光被照射到电阻切换层时电荷被捕获在电阻切换层的内部缺陷中，所以可以改变电阻切换层的电阻值，然后即使没有将光照射到电阻切换层，也可以将电阻切换层的电阻值保持为改变的电阻值。
随着照射到电阻切换层的光的照度增加，电阻切换层的电阻值的减小率可以增加。随着照射到电阻切换层的光的照度增加，捕获在电阻切换层的内部缺陷中的电荷可以增加。当捕获在电阻切换层中的电荷增加时，电阻切换层的电阻值可以减小。
如上所述，在一些示例实施例中，电阻切换层可以包括2D材料。例如，电阻切换层可包括从由过渡金属二卤化二氢(TMD)、硅烯、磷(黑磷)和石墨烯组成的组中选择的至少一种。
此外，电阻切换层可以包括3D材料。例如，电阻切换层可以包括从由锗烷，硅，III-V族半导体和/或IGZO组成的组中选择的至少一种。
在操作1230中，可以向纵横制阵列的至少一行施加栅极截止电压并从纵横制阵列的每一列获得源极电流。
在一些示例实施例中，处理器1310可以被配置为操作和/或控制上述使用纵横制阵列执行预定操作的方法。处理器1310还可以被配置为使用纵横制阵列获得图像。在这种情况下，多个元素可以是图像中包括的多个像素。
具有与图像中包括的多个像素中的每个像素相对应的照度的光可以被照射到多个非易失性存储器件中的每个。处理器1310可通过向纵横制阵列的每一行施加栅极截止电压并从纵横制阵列的每一列获得源极电流来获得图像。
此外，滤色器可以顺序地布置在纵横制阵列上，以从纵横制阵列获得彩色图像。
在一些示例实施例中，处理器1310可以使用纵横制阵列执行神经网络的操作。在这种情况下，多个元素可以是神经网络的特定层中包括的多个权重。
具有与包括在神经网络的特定层中的多个权重中的每个权重相对应的照度的光可以被照射到多个非易失性存储器件中的每个。处理器1310可以通过向纵横制阵列的至少一行施加栅极截止电压并从纵横制阵列的每一列获得源极电流来执行神经网络的操作。例如，神经网络的操作可以包括池化操作、卷积操作和完全连接的卷积操作，但不限于此。
在本公开中，可以使用纵横制阵列存储图像，或者可以从纵横制阵列获得存储的图像。此外，在本公开中，可以通过使用纵横制阵列执行神经网络的操作来识别图像。
图13是示出根据一些示例实施例的存储系统的框图。
参照图13，存储器系统1300可以包括处理器1310和至少一个纵横制阵列1320。处理器1310可以在纵横制阵列1320上执行控制操作，并且例如可以向纵横制阵列1320提供地址ADD和命令CMD以执行对纵横制阵列1320的数据存储、读取和擦除操作。此外，可以在处理器1310与纵横制阵列1320之间发送/接收要存储或读取的数据。
纵横制阵列1321可以包括布置在多个行和多个列相交的区域中的多个非易失性存储器件。在一些示例实施例中，非易失性存储器件可以包括电阻切换层。栅极可以在电阻切换层之上和/或之下。栅极氧化物层可以在电阻切换层和栅极之间。此外，源极和漏极可以在电阻切换层上并且可以彼此间隔开。
处理器1310可以包括存储/读取控制器1311、电压控制器1312和数据鉴别器1313。然而，包括在处理器1310中的上述元件仅是示例，对于那些本领域普通技术人员可以排除一些元素或进一步包括其他元素。
存储/读取控制器1311可以被配置为生成地址ADD和命令CMD，以用于在纵横制阵列1321上执行数据存储、读取和擦除操作。电压控制器1312可以被配置为生成用于控制纵横制阵列1321中使用的至少一个电压的电压控制信号。例如，电压控制器1312可以生成电压控制信号，该电压控制信号用于控制施加到纵横制阵列1321的行的电压的电平，以从纵横制阵列1321读取数据或将数据存储在纵横制阵列1321中。
数据鉴别器1313可以被配置为鉴别从纵横制阵列1320读取的数据。例如，数据鉴别器1313可以鉴别从纵横制阵列1321读取的数据，以确定纵横制阵列1321中包括的多个非易失性存储器件中的每一个是否处于开启状态或关闭状态。例如，一旦将数据存储在纵横制阵列1321中，则数据鉴别器1313可以使用读取电压来鉴别包括在纵横制阵列1321中的多个非易失性存储器件的数据状态，以确定数据是否已经正常存储在非易失性存储器件中。
处理器1310和/或所包括的存储/读取控制器1311、电压控制器1312和数据鉴别器1313可以包括：例如处理电路，例如包括逻辑电路的硬件；硬件/软件组合，例如执行软件的处理器；或其组合。例如，处理电路更具体地可以包括但不限于中央处理单元(CPU)、算术逻辑单元(ALU)、数字信号处理器、微型计算机、现场可编程门阵列(FPGA)、以及可编程逻辑单元、微处理器、专用集成电路(ASIC)等。
本实施例可以被实现为包含计算机可执行指令(诸如由计算机执行的程序模块)的记录介质的形式。计算机可读介质可以包括计算机可访问的任何可用介质，并且可以包括所有易失性和非易失性介质以及可拆卸和不可拆卸介质。此外，计算机可读介质可以包括所有计算机存储介质和通信介质。计算机存储介质包括所有易失性和非易失性介质以及可通过任何用于存储诸如计算机可读指令、数据结构、程序模块和/或其他数据之类的信息的方法或技术实现的可拆卸和不可拆卸介质。通信介质通常可以包括调制数据信号的其他数据，例如计算机可读指令、数据结构和程序模块、或其他传输机制，并且包括任何信息传递介质。
上面的描述仅是说明性的，并且将容易理解，本领域普通技术人员可以在不脱离本公开的技术概念或改变基本特征的情况下容易地进行修改。因此，以上实施例应被认为是说明性的，并且不应被解释为限制性的。例如，被描述为单一类型的每个组件可以被分发，并且同样地，被描述为被分发的组件可以被实现为组合形式。
根据本公开，包括多个非易失性存储器件的纵横制阵列可以具有光电导特性，并且由于该特性而可以用于存储/获取图像。
此外，根据本公开，纵横制阵列可以执行矢量矩阵操作，并且纵横制阵列可以通过使用该特性而用于神经网络的训练和推理过程。
此外，根据本公开，在成像模式(图像存储/获取)中使用的纵横制阵列可以在复位之后在识别模式(神经网络训练/推断)中使用。因此，可以使用单个纵横制阵列来执行成像模式和识别模式。
应理解，本文描述的实施方案应仅在描述性意义上考虑，而不是出于限制的目的。每个实施例中的特征或方面的描述通常应被认为可用于其他实施例中的其他类似特征或方面。尽管已经参考附图描述了一个或多个示例实施例，但是本领域普通技术人员将理解，可以在不脱离由所附权利要求限定的精神和范围的情况下在其中进行形式和细节上的各种改变。

Claims (16)

1.一种非易失性存储器件，包括：
具有电阻值的电阻切换层，电阻切换层被配置为基于照射到其上的光的照度来改变电阻值以及被配置为维持改变后的电阻值；
在电阻切换层上的栅极；
在电阻切换层和栅极之间的栅极氧化物层；和
在电阻切换层上并且彼此间隔开的源极和漏极。
2.根据权利要求1所述的非易失性存储器件，其中，所述栅极包括在所述电阻切换层上方并且被配置为透射所照射的光的透明导电电极(TCE)栅极。
3.根据权利要求1所述的非易失性存储器件，其中，所述电阻切换层包括二维(2D)材料，所述2D材料包括过渡金属二硫化碳(TMD)、硅烯、磷或石墨烯组成中的至少一种。
4.根据权利要求3所述的非易失性存储器件，其中，所述电阻切换层是单层。
5.根据权利要求3所述的非易失性存储器件，其中，所述电阻切换层是多层。
6.根据权利要求1所述的非易失性存储器件，其中，所述电阻切换层包括三维(3D)材料，所述3D材料包括锗烷、硅烯、III-V族半导体或IGZO族中的至少一种。
7.根据权利要求1所述的非易失性存储器件，其中，所述栅极氧化物层是包括电荷俘获层的多层。
8.根据权利要求1所述的非易失性存储器件，其中，电阻开关层的电阻值的改变包括在向栅极施加截止电压的状态下，随着照射到电阻开关层的光的照度增加，所述电阻切换层的电阻值减小。
9.根据权利要求1所述的非易失性存储器件，其中，当对所述栅极施加导通电压时，所述电阻切换层被配置为复位电阻值。
10.一种使用包括多个非易失性存储器件的纵横制阵列执行操作的方法，该方法包括：
向多个非易失性存储器件中的每个非易失性存储器件的栅极施加截止电压；
通过向多个非易失性存储器件照射具有与多个元件相对应的照度的光，来改变多个非易失性存储器件中的每一个的电阻切换层的电阻值；和
向纵横制阵列的至少一行施加栅极截止电压并从纵横制阵列的每一列获得源极电流。
11.根据权利要求10所述的方法，其中，所照射的光对应于图像中包括的多个像素；和
所述操作包括通过向纵横制阵列的每一行施加栅极截止电压并从纵横制阵列的每一列获得源极电流来获得图像。
12.根据权利要求10所述的方法，其中，
所照射的光对应于图像中包括的多个像素，
所述照射包括：在所述非易失性存储器件上顺序地布置多个滤色器，并且向所述多个非易失性存储器件中的每一个照射所述光，和
其中，所述操作包括：
通过向纵横制阵列的每一行施加栅极截止电压并从纵横制阵列的每一列获得源极电流，获得分别与多个滤色器相对应的中间图像；和
通过合成中间图像获得彩色图像。
13.根据权利要求10所述的方法，其中，所述照射包括：将具有与神经网络的特定层中包括的多个权重中相对应的照度的光照射到所述多个非易失性存储器件，以及
所述操作包括通过向纵横制阵列的至少一行施加栅极截止电压并从纵横制阵列的每一列获得源极电流来执行特定层的矢量矩阵操作。
14.根据权利要求10所述的方法，其中，所述照射包括将窗口在图像上移动一步幅，并将具有与所述窗口中包括的多个元素相对应的照度的光照射至所述纵横制阵列的每一列。
15.一种使用包括多个非易失性存储器件的纵横制阵列识别图像的方法，该方法包括：
向多个非易失性存储器件中的每个非易失性存储器件的栅极施加截止电压；
将窗口在图像上移动一步幅，并将具有与该窗口中包括的图像相对应的照度的光照射至纵横制阵列的每一列；
通过向纵横制阵列的至少一行施加栅极截止电压并从纵横制阵列的每一列获得第一源极电流来执行池化操作；
在通过将导通电压施加到多个非易失性存储器件中的每个非易失性存储器件的栅极来将多个非易失性存储器件复位；
将截止电压施加到复位的多个非易失性存储器件中的每个非易失性存储器件的栅极；
将具有与神经网络的特定层中包括的多个权重相对应的照度的光照射到多个非易失性存储器件；和
通过向纵横制阵列的所述至少一行施加作为漏极电压的与第一源极电流相对应的电压并从纵横制阵列的每一列获得第二源极电流，来执行全连接卷积操作；和
基于第二源极电流识别图像。
16.一种非暂时性计算机可读记录介质，其上记录有用于当在计算机上运行时使计算机执行权利要求10的方法的程序。
CN202011237357.3A 2019-11-20 2020-11-09 非易失性存储器及其操作方法 Pending CN112825259A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962937850P 2019-11-20 2019-11-20
US62/937,850 2019-11-20
KR1020200010030A KR102296316B1 (ko) 2019-11-20 2020-01-28 비휘발성 메모리 소자 및 이의 동작 방법
KR10-2020-0010030 2020-01-28

Publications (1)

Publication Number Publication Date
CN112825259A true CN112825259A (zh) 2021-05-21

Family

ID=73497569

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011237357.3A Pending CN112825259A (zh) 2019-11-20 2020-11-09 非易失性存储器及其操作方法

Country Status (4)

Country Link
US (2) US11600774B2 (zh)
EP (1) EP3826016A1 (zh)
JP (1) JP2021082818A (zh)
CN (1) CN112825259A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113610224B (zh) * 2021-07-16 2023-05-23 山东云海国创云计算装备产业创新中心有限公司 一种光学神经网络最大池化的方法、系统、设备及介质
US11823037B1 (en) * 2023-02-28 2023-11-21 PolyN Technology Limited Optocoupler-based flexible weights in neuromorphic analog signal processors

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0158807B1 (ko) 1995-07-26 1999-01-15 배순훈 원심상승식 흡입구가 구비된 히터가습기
KR101495895B1 (ko) 2008-07-08 2015-02-25 삼성전자주식회사 넓은 동적 범위를 갖는 광전 변환장치 및 광전 변환방법
KR101532313B1 (ko) 2011-06-24 2015-06-29 삼성전자주식회사 그래핀과 상변화 물질을 포함하는 불휘발성 메모리 소자와 그 제조 및 동작방법
CN104520991A (zh) 2012-08-31 2015-04-15 太阳诱电株式会社 电阻变化存储器元件
KR20140047494A (ko) 2012-10-12 2014-04-22 삼성전자주식회사 서브픽셀, 이를 포함하는 이미지 센서, 및 이미지 센싱 시스템
WO2015072196A1 (ja) 2013-11-18 2015-05-21 シャープ株式会社 半導体装置
KR20150061898A (ko) 2013-11-28 2015-06-05 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
US10381583B2 (en) 2013-12-05 2019-08-13 Xerox Corporation Electronic device
KR102237826B1 (ko) * 2014-07-18 2021-04-08 삼성전자주식회사 그래핀 소자와 그 제조 및 동작방법과 그래핀 소자를 포함하는 전자장치
KR102355558B1 (ko) 2014-07-31 2022-01-27 삼성전자주식회사 이미지 센서
US10217798B2 (en) 2015-01-13 2019-02-26 Inston, Inc. Systems and methods for implementing select devices constructed from 2D materials
US10890761B2 (en) 2015-04-24 2021-01-12 University-Industry Cooperation Group Of Kyung Hee University Photoreactive sensor including optical amplification phototransistor, and display panel and vehicle control system including photoreactive sensor
KR101646017B1 (ko) 2015-06-16 2016-08-05 고려대학교 산학협력단 크로스바 어레이 구조의 메모리 장치 및 이의 제조 방법
KR102441586B1 (ko) 2015-06-17 2022-09-07 삼성전자주식회사 광전자소자
KR102532598B1 (ko) 2016-02-24 2023-05-15 삼성전자주식회사 이미지 센서 및 그 제조 방법
US9660107B1 (en) 2016-08-31 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. 3D cross-bar nonvolatile memory
KR20180063552A (ko) 2016-12-02 2018-06-12 서울대학교산학협력단 포토트랜지스터, 상기 포토트랜지스터의 형성 방법, 및 상기 포토트랜지스터를 포함하는 이미지 센서
US10079234B1 (en) 2017-06-28 2018-09-18 International Business Machines Corporation Metal-insulator-metal capacitor analog memory unit cell
US11538989B2 (en) 2017-07-31 2022-12-27 University Of Central Florida Research Foundation, Inc. 3-D crossbar architecture for fast energy-efficient in-memory computing of graph transitive closure
KR102496483B1 (ko) 2017-11-23 2023-02-06 삼성전자주식회사 아발란치 광검출기 및 이를 포함하는 이미지 센서
US10658030B2 (en) 2017-11-29 2020-05-19 International Business Machines Corporation Synaptic crossbar memory array
KR102224320B1 (ko) 2017-12-01 2021-03-09 서울대학교 산학협력단 신경 모방 시스템
KR101917540B1 (ko) 2017-12-11 2018-11-09 성균관대학교산학협력단 수직형 터널링 랜덤 액세스 메모리
WO2019212488A1 (en) 2018-04-30 2019-11-07 Hewlett Packard Enterprise Development Lp Acceleration of model/weight programming in memristor crossbar arrays
US10396126B1 (en) 2018-07-24 2019-08-27 International Business Machines Corporation Resistive memory device with electrical gate control

Also Published As

Publication number Publication date
EP3826016A1 (en) 2021-05-26
US20210151678A1 (en) 2021-05-20
JP2021082818A (ja) 2021-05-27
US11600774B2 (en) 2023-03-07
US20230189673A1 (en) 2023-06-15

Similar Documents

Publication Publication Date Title
US20210117769A1 (en) Monolithic multi-bit weight cell for neuromorphic computing
US10708522B2 (en) Image sensor with analog sample and hold circuit control for analog neural networks
US11461620B2 (en) Multi-bit, SoC-compatible neuromorphic weight cell using ferroelectric FETs
US20230189673A1 (en) Nonvolatile memory device and operating method of the same
Gao et al. Demonstration of convolution kernel operation on resistive cross-point array
US20190180174A1 (en) Counter based resistive processing unit for programmable and reconfigurable artificial-neural-networks
US20200117986A1 (en) Efficient processing of convolutional neural network layers using analog-memory-based hardware
US11087204B2 (en) Resistive processing unit with multiple weight readers
Dong et al. Convolutional neural networks based on RRAM devices for image recognition and online learning tasks
US20170061278A1 (en) Synapse and neuromorphic device including the same
KR20220088943A (ko) 멤리스터 기반 신경망 병렬 가속 방법, 프로세서 및 장치
JP2021517704A (ja) 深層学習ニューラルネットワークにおけるアナログ不揮発性メモリのデータリフレッシュのための方法及び装置
CN115410621A (zh) 包括突触的神经形态器件的突触阵列及其操作方法
US20190108433A1 (en) Configurable Three-Dimensional Neural Network Array
JP2021536614A (ja) 深層学習ニューラルネットワーク用の構成可能なアナログニューラルメモリシステム
Vianello et al. Resistive memories for spike-based neuromorphic circuits
US20230113627A1 (en) Electronic device and method of operating the same
KR102296316B1 (ko) 비휘발성 메모리 소자 및 이의 동작 방법
Vianello et al. Multiple binary oxrams as synapses for convolutional neural networks
US11574679B2 (en) Neuromorphic memory circuit and method of neurogenesis for an artificial neural network
CN116341631A (zh) 神经网络设备和包括该神经网络设备的电子系统
US20240021242A1 (en) Memory-based neuromorphic device and operating method thereof
US20230368839A1 (en) Memory cell, electronic circuit comprising such cells, related programming method and multiplication and accumulation method
US20240211743A1 (en) Neuron circuit and method with firing pattern
US20240202512A1 (en) Non-volatile memory-based activation function

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination