CN115410621A - 包括突触的神经形态器件的突触阵列及其操作方法 - Google Patents

包括突触的神经形态器件的突触阵列及其操作方法 Download PDF

Info

Publication number
CN115410621A
CN115410621A CN202210872340.8A CN202210872340A CN115410621A CN 115410621 A CN115410621 A CN 115410621A CN 202210872340 A CN202210872340 A CN 202210872340A CN 115410621 A CN115410621 A CN 115410621A
Authority
CN
China
Prior art keywords
fefet
synaptic
electrically connected
gate electrode
row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210872340.8A
Other languages
English (en)
Inventor
李炯东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN115410621A publication Critical patent/CN115410621A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/049—Temporal neural networks, e.g. delay elements, oscillating neurons or pulsed inputs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/402—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh
    • G11C11/4023—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh using field effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • Software Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Linguistics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Evolutionary Computation (AREA)
  • Artificial Intelligence (AREA)
  • Neurology (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

提供一种神经形态器件的突触阵列。突触阵列可以包括：突触前神经元；行线，其在行方向上从突触前神经元开始延伸；突触后神经元；列线，其在列方向上从突触后神经元开始延伸；以及突触，其设置在行线与列线之间的交叉点区域处。突触可以包括：n型铁电场效应晶体管(n‑FeFET)，其具有源电极、栅电极和体；p型铁电场效应晶体管(p‑FeFET)，其具有源电极、栅电极和体；以及电阻元件，其具有电连接到n‑FeFET的源电极且电连接到p‑FeFET的源电极的第一节点，以及n‑FeFET和p‑FeFET串联电连接。

Description

包括突触的神经形态器件的突触阵列及其操作方法
本申请是于2018年2月6日向中华人民共和国国家知识产权局提交的申请号为201810116451.X、发明名称为“包括突触的神经形态器件的突触阵列及其操作方法”的中国发明专利申请的分案申请。
相关申请的交叉引用
本专利申请要求2017年6月5日提交的申请号为10-2017-0069519的韩国专利申请的优先权，其通过引用整体合并于此。
技术领域
本公开涉及一种具有铁电场效应晶体管和电阻元件的神经形态器件的突触阵列和突触以及用于操作具有铁电场效应晶体管和电阻元件的神经形态器件的突触阵列和突触的方法。
背景技术
近来，神经形态技术领域中的设备已经受到了很多关注，这些设备使用芯片模拟人类大脑。基于神经形态技术的神经形态器件包括多个突触前神经元、多个突触后神经元以及多个突触。神经形态器件根据神经形态器件的学习状态而输出具有各种电平、幅度和/或时间的脉冲或尖脉冲。
发明内容
本公开的实施例包括具有铁电场效应晶体管和电阻元件的突触以及神经形态器件的突触的突触阵列。
本公开的其他实施例包括被配置成执行刺激性突触操作和抑制性突触操作二者的突触以及神经形态器件的突触的突触阵列。
本公开的另一些实施例包括具有铁电场效应晶体管和电阻元件的突触的刺激性突触操作和抑制性突触操作的方法。
本公开的目的不限于以上提及的目的和实施例。本领域技术人员基于本公开可以理解其他目的和实施例。
在本公开的一个实施例中，一种神经形态器件的突触阵列可以包括：突触前神经元；行线，其在行方向上从突触前神经元开始延伸；突触后神经元；列线，其在列方向上从突触后神经元开始延伸；以及突触，其设置在行线与列线之间的交叉点区域处。突触可以包括：n型铁电场效应晶体管(n-FeFET)，其具有源电极、栅电极和体；p型铁电场效应晶体管(p-FeFET)，其具有源电极、栅电极和体；以及电阻元件，其具有电连接到n-FeFET的源电极且电连接到p-FeFET的源电极的第一节点，以及n-FeFET和p-FeFET串联电连接。
电阻元件可以包括电连接到列线的第二节点。
n-FeFET还可以具有电连接到第一参考电压节点的漏电极。p-FeFET还可以具有电连接到第二参考电压节点的漏电极。
第一参考电压节点可以提供相对较高的电压而第二参考电压节点可以提供相对较低的电压。
行线可以包括第一突触行线和第二突触行线。第一突触行线可以电连接到第一参考电压节点。
第二突触行线可以电连接到第二参考电压节点。
行线还可以包括第三突触行线。第三突触行线可以电连接到n-FeFET的栅电极。
第三突触行线可以电连接到p-FeFET的栅电极。
第二参考电压节点可以电连接到接地电压节点。
第一参考电压节点可以电连接到电源电压节点。
突触还可以包括电连接到n-FeFET的栅电极且电连接到p-FeFET的栅电极的输入端口。
n-FeFET的体可以电连接到n-FeFET的源电极。p-FeFET的体可以电连接到p-FeFET的源电极。
在本公开的一个实施例中，一种神经形态器件的突触阵列可以包括：第一突触行线和第二突触行线，其在行方向上平行延伸；列线，其在列方向上延伸；以及突触。突触可以包括：n-FeFET，其具有源电极以及具有电连接到第一突触行线的漏电极；p-FeFET，其具有源电极以及具有电连接到第二突触行线的漏电极；以及电阻元件，其具有电连接到n-FeFET的源电极且电连接到p-FeFET的源电极的第一节点，以及具有电连接到列线的第二节点。
n-FeFET还可以包括栅电极。p-FeFET还可以包括栅电极。突触还可以包括电连接到n-FeFET的栅电极且电连接到p-FeFET的栅电极的输入端口。
n-FeFET还可以包括体。p-FeFET还可以包括体。n-FeFET的体可以电连接到p-FeFET的体。
n-FeFET的源电极和体以及p-FeFET的源电极和体可以彼此电连接。
在本公开的一个实施例中，一种操作神经形态器件的方法可以包括：设置神经形态器件的第一极化电压和第二极化电压，以及将读取电压施加给神经形态器件来使得电流能够流动。第一极化电压可以比第二极化电压大。神经形态器件可以包括：第一端口；n-FeFET，其具有电连接到第一端口的栅电极、具有电连接到第一参考电压节点的漏电极以及具有源电极；p-FeFET，其具有电连接到第一端口的栅电极、具有电连接到第二参考电压节点的漏电极以及具有源电极；电阻元件，其具有电连接到n-FeFET的源电极且电连接到p-FeFET的源电极的第一节点，以及具有第二节点；以及第二端口，其电连接到电阻元件的第二节点。第一极化电压可以被设置在n-FeFET的栅电极处。第二极化电压被设置在p-FeFET的栅电极处。读取电压可以被施加给第一端口，使得电流能够经由n-FeFET以及经由电阻元件从第一参考电压节点流向第二端口。
神经形态器件还可以包括突触前神经元和在行方向上从突触前神经元开始延伸的行线，以及突触后神经元和在列方向上从突触后神经元开始延伸的列线，以及第一端口经由行线电连接到突触前神经元。第二端口可以经由列线电连接到突触后神经元。
神经形态器件还可以包括突触前神经元以及在行方向上从突触前神经元开始延伸的第一行线和第二行线，以及突触后神经元和在列方向上从突触后神经元开始延伸的列线，第一端口经由第一行线电连接到突触前神经元。第二端口可以经由第二行线电连接到突触前神经元。
在本公开的一个实施例中，一种操作神经形态器件的方法可以包括：设置神经形态器件的第一极化电压和第二极化电压，以及将读取电压施加给神经形态器件以使得电流能够流动。第二极化电压可以比第一极化电压大。神经形态器件可以包括：第一端口；n-FeFET，其具有电连接到第一端口的栅电极、具有电连接到第一参考电压节点的漏电极以及具有源电极和体；p-FeFET，其具有电连接到第一端口的栅电极、具有电连接到第二参考电压节点的漏电极以及具有源电极和体；电阻元件，其具有电连接到n-FeFET的源电极且电连接到p-FeFET的源电极的第一节点以及具有第二节点；以及第二端口，其电连接到电阻元件的第二节点。第一极化电压可以被设置在n-FeFET的栅电极处，而第二极化电压可以被设置在p-FeFET的栅电极处。读取电压可以被施加给第一端口，使得电流能够经由电阻元件以及经由p-FeFET从第二端口流向第二参考电压节点。
n-FeFET的体和源电极以及p-FeFET的体和源电极可以彼此电连接。
附图说明
图1A至图1C是示意性图示根据本公开的实施例的神经形态器件的突触阵列的示图。
图2是示意性图示根据本公开的一个实施例的神经形态器件的突触的电路图。
图3A是图示根据本公开的一个实施例的神经形态器件的突触的刺激性突触操作的示图。
图3B是图示根据本公开的一个实施例的神经形态器件的突触的抑制性突触操作的示图。
图4A至图4C是示意性图示根据本公开的实施例的神经形态器件的突触阵列的框图。
图5是示意性图示根据本公开的一个实施例的模式识别系统的示图。
具体实施方式
下面将参考附图来更详细地描述各种实施例。然而，本公开的实施例可以具有不同的形式，且不应当被解释为限于本文中所阐述的实施例。相反地，提供这些实施例使得本公开将是彻底且完整的，且这些实施例将权利要求的范围充分传达给本领域技术人员。
贯穿此说明书，相同的附图标记指代相同的元件。因此，即使在对应的图中未提及或未描述相同或类似的附图标记，但是也可以参考其他图来描述该附图标记。此外，即使元件未通过附图标记来表示，也可以参考其他图来描述该元件。
在此说明书中，“增强”、“设置”、“学习”和“训练”可以用作相同或类似的术语，而“抑制”、“复位”和“初始化”可以用作相同或类似的术语。例如，降低突触的电阻的操作可以被描述成增强、设置、学习或训练，而增加突触的电阻的操作可以被描述成抑制、复位或初始化。此外，当突触被增强、设置或训练时，因为突触的导电率增加，所以可以输出逐渐增加的电压/电流。另一方面，当突触被抑制、复位或初始化时，因为突触的导电率减小，所以可以输出逐渐减小的电压/电流。为了描述的方便，术语“数据模式”、“电信号”、“脉冲”“尖脉冲”和“激发”可以具有相同、类似或兼容的意思。此外，术语“电压”和“电流”也可以被解释成具有相同或兼容的意思。
图1A至图1C是示意性图示根据本公开的实施例的神经形态器件的突触阵列的示图。
参考图1A，在本公开的一个实施例中神经形态器件的突触阵列可以包括多个突触前神经元10、在行方向上从突触前神经元10开始延伸的多个行线R、多个突触后神经元20、在列方向上从多个突触后神经元20开始延伸的多个列线C以及设置在行线R与列线C之间的交叉点上的多个突触30。即，突触30可以设置在行线R与列线C之间的交叉点区域中。
突触前神经元10可以在学习模式、复位模式或读出模式中产生电脉冲并且经由行线R将电信号传输给突触30。
突触后神经元20可以在学习模式或复位模式中产生电脉冲并且经由列线C将电脉冲传输给突触30，以及可以在读出模式中经由列线C从突触30接收电脉冲。
突触30中的每个突触可以具有突触权重，该突触权重可以从一个突触30的突触权重开始变化或者可以从更多个其他突触30的突触权重开始变化。例如，突触30可以具有用于执行刺激性突触操作以增加列线C上的突触电流的正(+)突触权重，或者用于执行抑制性突触操作以减少列线C上的突触电流的负(-)突触权重。
参考图1B，根据一个实施例的神经形态器件的突触阵列可以包括多个突触前神经元10、在行方向上从突触前神经元10开始延伸的多个行线R、多个突触后神经元20、在列方向上从突触后神经元20开始延伸的多个列线C以及设置在行线R与列线C之间的交叉点上的多个突触30。即，突触30可以设置在行线R与列线C之间的交叉点区域中。
每个行线R可以包括第一突触行线Ra、第二突触行线Rb和第三突触行线Rc，每个行线电连接到一个或更多个突触30。第一突触行线Ra可以将相对较高的电压提供给突触30，而第二突触行线Rb可以将相对较低的电压提供给突触30。第三突触行线Rc可以提供模式选择信号以选择突触30的操作模式。例如，在读出模式中，第三突触行线Rc可以将读取电压提供给突触30以读取相应突触30的突触权重。
参考图1C，根据本公开的一个实施例的神经形态器件的突触阵列可以包括多个突触前神经元10、在行方向上从突触前神经元10开始延伸的多个行线R、多个突触后神经元20、在列方向上从突触后神经元20开始延伸的多个列线C以及设置在行线R与列线C之间的交叉点上的多个突触30。即，突触30可以设置在行线R与列线C之间的交叉点区域中。
每个行线R可以包括第一突触行线Ra和第二突触行线Rb，每个行线电连接到一个或更多个突触30。第一突触行线Ra可以将相对较高的电压提供给突触30，而第二突触行线Rb可以将相对较低的电压提供给突触30。突触30中的每个突触可以包括输入端口Pi。在读出模式中，输入端口Pi可以提供读取电压以读取相应突触30的突触权重。
图2是示意性图示根据本公开的一个实施例的神经形态器件的突触的电路图。
参考图2，本公开的一个实施例中的神经形态器件的突触30可以包括n型铁电场效应晶体管(n-FeFET)50、p型铁电场效应晶体管(p-FeFET)60和电阻元件70。电阻元件70可以具有可变电阻器或固定电阻器。n-FeFET 50的源电极Sn和p-FeFET 60的源电极Sp可以彼此直接电连接。n-FeFET 50的源电极Sn和p-FeFET 60的源电极Sp可以电连接到电阻元件70的第一节点N1。电阻元件70的第二节点N2可以连接到突触30的输出端口Po。突触30的输出端口Po可以电连接到图1A至图1C和图4A至图4C中所示的突触后神经元20。
n-FeFET 50的栅电极Gn和p-FeFET 60的栅电极Gp可以彼此直接电连接。n-FeFET50的栅电极Gn和p-FeFET 60的栅电极Gp可以电连接到突触30的输入端口Pi。突触30的输入端口Pi可以电连接到图1A中所示的行线R、图1B中所示的第三行线Rc或图1C中所示的输入端口Pi。
n-FeFET的漏电极Dn可以电连接到第一参考电压节点Va。n-FeFET 50的体Bn可以电连接到n-FeFET 50的源电极Sn。n-FeFET 50的体Bn可以电连接到电阻元件70的第一节点N1。p型p-FeFET 60的漏电极Dp可以电连接到第二参考电压节点Vb。p-FeFET 60的体Bp可以电连接到p-FeFET 60的源电极Sp。p-FeFET 60的体Bp可以电连接到电阻元件70的第一节点N1。相应地，n-FeFET 50的体Bn和p-FeFET 60的体Bp可以彼此电连接。
第一参考电压节点Va可以将相对较高的电压供应给突触30的n-FeFET 50的漏电极Dn。例如，第一参考电压节点Va可以连接到电源电压节点。第二参考电压节点Vb可以将相对较低的电压供应给突触30的p-FeFET 60的漏电极Dp。例如，第二参考电压节点Vb可以连接到接地电压节点。
作为示例，第一参考电压节点Va可以电连接到如图1B或图1C中所示的第一突触行线Ra。作为示例，第二参考电压节点Vb可以电连接到如图1B或图1C中所示的第二突触行线Rb。
突触30的输入端口Pi可以电连接到图1A中所示的行线R、图1B中所示的第三突触行线Rc或图1C中所示的输入端口Pi。突触30的输出端口Po可以电连接到图1A的列线C、图1B的列线C或图1C的列线C。
图3A是图示在本公开的一个实施例中在读出模式中的神经形态器件的突触30的刺激性突触操作的示图。
参考图3A，具有正(+)突触权重的突触30可以在读出模式中执行刺激性突触操作。例如，当n-FeFET 50的栅电极Gn的极化电压Vpn比p-FeFET 60的栅电极Gp的极化电压Vpp大时，即，当突触30的突触权重为正(+)且读取电压Vrd被施加给输入端口Pi时，n-FeFET 50可以处于相对导通状态，而p-FeFET 60可以处于相对关断状态。在这种情况下，在突触30中，电流可以经由电阻元件70从第一参考电压节点Va流向输出端口Po。突触30的输出端口Po可以电连接到图1A的列线C、图1B的列线C或图1C的列线C。因此，在刺激性突触操作中，可以增加连接到输出端口Po的列线C上的电流。因此，短语“相对导通状态”和“相对关断状态”可以分别意味着对电流流动的贡献相对较高或相对较低。在一个实施例中，经由电阻元件70和经由n-FeFET 50从第一参考电压节点Va流向输出端口Po的刺激性突触电流可以比经由电阻元件70和经由p-FeFET 60从输出端口Po流向第二参考电压节点Vb的抑制性突触电流相对更大。电阻元件70可以具有可变电阻器或固定电阻器。
图3B是图示根据一个实施例的在读出模式中的神经形态器件的突触30的抑制性突触操作的示图。
参考图3B，具有负(-)突触权重的突触30可以在读出模式中执行抑制性突触操作。例如，当p-FeFET 60的栅电极Gp的激化电压Vpp比n-FeFET 50的栅电极Gn的激化电压Vpn大时，即，当突触30的突触权重为负(-)且读取电压Vrd被施加给输入端口Pi时，p-FeFET 60可以处于相对导通状态，而n-FeFET 50可以处于相对关断状态。在这种情况下，在突触30中，电流可以经由电阻元件70从输出端口Po流向第二参考电压节点Vb。突触30的输出端口Po可以电连接到图1A的列线C、图1B的列线C或图1C的列线C。因此，在抑制性突触操作中，连接到输出端口Po的列线C上的电流可以减小。在一个实施例中，经由电阻元件70和经由p-FeFET60从输出端口Po流向第二参考电压节点Vb的抑制性突触电流可以比经由电阻元件70和经由n-FeFET 50从第一参考电压节点Va流向输出端口Po的刺激性突触电流相对更大。电阻元件70可以具有可变电阻器或固定电阻器。
在一个实施例中，读取电压Vrd可以被不同地设置。例如，当读取电压Vrd为正(+)电压时，n-FeFET 50可以处于导通状态。当读取电压Vrd为负(-)电压时，p-FeFET 60可以处于导通状态。即使相同的读取电压Vrd被施加给输入端口Pi，以及因此被施加给n-FeFET 50的栅电极Gn和p-FeFET 60的栅电极Gp，n-FeFET 50和p-FeFET 60各自也可以根据栅电极Gn和Gp的相应的极化电压Vpn和Vpp而处于导通状态或关断状态。因此，读取电压Vrd可以为零(0)、正(+)电压或负(-)电压。
在一个实施例中，n-FeFET 50的栅电极Gn的极化电压Vpn和p-FeFET 60的栅电极Gp的极化电压Vpp可以在离线状态下被记录。相应地，n-FeFET 50的栅电极Gn的极化电压Vpn和p-FeFET 60的栅电极Gp的极化电压Vpp可以被设置成固定值，以及突出30的突触权重可以具有预定值。
图4A至图4C是示意性图示根据本公开的实施例的神经形态器件的突触阵列的框图。
参考图4A，根据一个实施例的神经形态器件的突触阵列可以包括多个突触前神经元10、在行方向上从突触前神经元10开始延伸的多个行线R、多个突触后神经元20、在列方向上从多个突触后神经元20开始延伸的多个列线C以及设置在行线R与列线C之间的交叉点上的多个突触30。即，突触30可以设置在行线R与列线C之间的交叉点区域中。行线R可以电连接到突触30的输入端口Pi。因此，行线R可以将读取电压Vrd提供给突触30。突触30的第一参考电压节点Va可以电连接到电源电压节点，而突触30的第二参考电压节点Vb可以电连接到接地电压节点。突触30的输出端口Po可以电连接到列线C。突触30中的每个突触可以同时被使能。例如，当读取电压Vrd经由行线R从突触前神经元10施加给突触30中的每个突触的输入端口Pi时，突触30可以同时被使能。相应地，已使能的突触30的突触权重可以经由输出端口Po而被输出到列线C。作为示例，在读出模式中，具有电连接到公共列线C的输出端口Po的突触30的突触权重可以并行输出到公共列线C，且同时地输出。
参考图4B，根据一个实施例的神经形态器件的突触阵列可以包括多个突触前神经元10、在行方向上从突触前神经元10开始延伸的多个突触行线R、多个突触后神经元、在列方向上从突触后神经元20开始延伸的多个列线C以及设置在行线R与列线C之间的交叉点上的多个突触30。即，突触30可以设置在行线R与列线C之间的交叉点区域中。
行线R可以包括第一突触行线Ra、第二突触行线Rb和第三突触行线Rc。参考图2，第一突触行线Ra可以电连接到突触30的第一参考电压节点Va并且将相对较高的第一参考电压(即，电源电压)提供给突触30的n-FeFET 50的漏电极Dn。第二突触行线Rb可以电连接到突触30的第二参考电压节点Vb并且将相对较低的参考电压(即，接地电压)提供给突触30的p-FeFET 60的漏电极Dp。第三突触行线Rc可以电连接到突触30的输入端口Pi并且将读取电压Vrd提供给突触30的n-FeFET 50的栅电极Gn和p-FeFET 60的栅电极Gp。
参考图4C，根据本公开的一个实施例的神经形态器件的突触阵列可以包括多个突触前神经元10、在行方向上从突触前神经元10开始延伸的多个行线R、多个突触后神经元20、在列方向上从突触后神经元20开始延伸的多个列线C以及设置在行线R与列线C之间的交叉点上的多个突触30。即，突触30可以设置在行线R与列线C之间的交叉点区域中。
行线R可以包括第一突触行线Ra和第二突触行线Rb。参考图2，第一突触行线Ra可以电连接到突触30的第一参考电压节点Va并且将相对较高的第一参考电压(即，电源电压)提供给突触30的n-FeFET 50的漏电极Dn。第二突触行线Rb可以电连接到第二参考电压节点Vb并且将相对较低的参考电压(即，接地电压)提供给突触30的p-FeFET 60的漏电极Dp。读取电压Vrd可以被施加给突触30的输入端口Pi。因此，读取电压Vrd可以被共同施加给突触30的n-FeFET 50的栅电极Gn和p-FeFET 60的栅电极Gp。如上所提及的，读取电压Vrd可以为正(+)电压、负(-)电压或零(0)中的任意一个。
参考图4B和图4C，电连接到相同行线Ra和Rb的突触30可以同时被使能。例如，当第一参考电压和第二参考电压分别经由第一突触行线Ra和第二突触行线Rb施加给突触30时，电连接到相同行线Ra和Rb的突触30可以同时被使能。相应地，已使能的电连接到相同行线Ra和Rb的突触30的突触权重可以经由输出端口Po输出到列线C。
在本公开的另一实施例中，共同电连接到行线R、Ra和Rb的突触30可以处于关断状态。参考图4B和图4C，当特定突触前神经元10将第一参考电压施加给第一突触行线Ra以及将第二参考电压施加给第二突触行线Rb时，电连接到该特定突触前神经元10的突触30可以被置于关断状态中。换言之，当突触前神经元10使第一突触行线Ra和第二突触行线Rb浮置时，电连接到突触前神经元10的突触30可以被置于关断状态中。
如参考图3A和图3B所述，经由列线C流向突触后神经元20的电流的总和可以根据相应突触30的突触权重而变化。例如，具有正(+)突触权重的突触30可以增加对应的列线C上的电流(刺激性突触操作)，而具有负(-)突触权重的突触30可以减小对应的列线C上的电流(抑制性突触操作)。
图5是示意性图示根据本公开的一个实施例的模式识别系统的示图。例如，模式识别系统900可以包括语音识别系统、图像识别系统、码识别系统、信号识别系统以及用于识别各种模式的一个或更多个系统。
参考图5，在本公开的一个实施例中，模式识别系统900可以包括中央处理单元(CPU)910、存储器单元920、通信控制单元930、网络940、输出单元950、输入单元960、模数转换器(ADC)970、神经形态单元980和/或总线990。CPU 910可以产生和传送用于神经形态单元980的学习过程的各种信号，以及根据来自神经形态单元980的输出来执行用于识别模式的各种过程和功能。例如，CPU 910可以基于来自神经形态单元980的输出来执行用于识别语音和图像模式的过程和功能。
CPU 910可以经由总线990与存储器单元920、通信控制单元930、输出单元950、ADC970和神经形态单元980连接。存储器单元920可以储存要求储存在模式识别系统900中的各条信息。存储器单元920可以包括易失性存储器件(诸如DRAM或SRAM)、非易失性存储器(诸如PRAM、MRAM、ReRAM或NAND快闪存储器)以及各种存储器单元(诸如硬盘驱动器(HDD)和固态驱动器(SSD))中的一种或更多种。
通信控制单元930可以经由网络940来将数据传输到另一系统的通信控制单元和/或从另一系统的通信控制单元接收数据。例如，通信控制单元930可以经由网络940来传输语音和/或图像识别数据。
输出单元950可以以各种方式来输出数据。例如，作为非限制性示例，输出单元950可以包括扬声器、打印机、监视器、显示面板、光束投影仪、全息相机(hologrammer)或其他各种输出设备。输出单元950可以输出例如语音和/或图像识别数据。
作为非限制性示例，输入单元960可以包括麦克风、照相机、扫描仪、触摸屏、小键盘、鼠标、鼠标笔中的任意一种或者各种传感器中的一种或更多种。
ADC 970可以将从输入单元960输入的模拟数据转换成数字数据。
神经形态单元980可以使用从ADC 970输出的数据来执行学习或识别，以及输出与识别的模式相对应的数据。神经形态单元980可以包括以上描述的根据各种实施例的神经形态器件中的一种或更多种。
根据本公开的实施例，神经形态器件的突触可以执行刺激性突触操作和抑制性突触操作二者。
根据本公开的实施例，刺激性突触操作和抑制性突触操作二者可以关于公共列线来执行，使得神经形态器件的集成度增加。
根据本公开的实施例，铁电场效应晶体管可以根据栅电极的极化电压而处于相对导通状态或处于相对关断状态中。相应地，突触的操作电压可以降低，且功耗可以降低。
虽然已经出于说明的目的而描述了各个实施例，但是对于本领域技术人员将明显的是，在不脱离如所附权利要求中定义的本公开的精神和范围的情况下，可以作出各种改变和修改。

Claims (12)

1.一种神经形态器件的突触阵列，包括：
突触前神经元；
行线，其在行方向上从突触前神经元开始延伸；
突触后神经元；
列线，其在列方向上从突触后神经元开始延伸；以及
突触，其设置在行线与列线之间的交叉点区域处，
其中，突触包括：
n型铁电场效应晶体管n-FeFET，其具有源电极、漏电极、栅电极和体；
p型铁电场效应晶体管p-FeFET，其具有源电极、漏电极、栅电极和体；
输入端口，与行线、n-FeFET的栅电极和p-FeFET的栅电极共同电连接；以及
电阻元件，其具有共同电连接到n-FeFET的源电极和p-FeFET的源电极的第一节点以及电连接到列线的第二节点，以及
其中：
电阻元件是具有固定电阻的固定电阻器，
n-FeFET的漏电极电连接到电源电压节点以提供固定电源电压，以及
p-FeFET的漏电极电连接到接地电压节点以提供固定接地电压。
2.如权利要求1所述的突触阵列，
其中，n-FeFET的体电连接到n-FeFET的源电极，以及
其中，p-FeFET的体电连接到p-FeFET的源电极。
3.一种神经形态器件的突触阵列，包括：
多个突触前神经元；
多个行线，其在行方向上从每个突触前神经元开始延伸；
多个突触后神经元；
多个列线，其在列方向上从每个突触后神经元开始延伸；以及
多个突触，其每个均设置在每个行线与每个列线之间的交叉点区域处，
其中，每个突触包括：
n型铁电场效应晶体管n-FeFET，其具有源电极、漏电极、栅电极和体；
p型铁电场效应晶体管p-FeFET，其具有源电极、漏电极、栅电极和体；
输入端口，其共同电连接到n-FeFET的栅电极和p-FeFET的栅电极；以及
电阻元件，其具有共同电连接到n-FeFET的源电极和p-FeFET的源电极的第一节点以及电连接到列线的第二节点，
其中：
每个行线包括第一突触行线和第二突触行线，第一突触行线和第二突触行线从相同的突触前神经元开始彼此平行地延伸，
每个第一突触行线电连接到每个n-FeFET的漏电极以提供固定电源电压到n-FeFET的漏电极，
每个第二突触行线电连接到每个p-FeFET的漏电极以提供固定接地电压到p-FeFET的漏电极，以及
电阻元件是具有固定电阻的固定电阻器。
4.如权利要求3所述的突触阵列，
其中，n-FeFET的体和源电极以及p-FeFET的体和源电极彼此电连接。
5.一种神经形态器件的突触阵列，包括：
多个突触前神经元；
多个行线，其在行方向上从每个突触前神经元开始延伸；
多个突触后神经元；
多个列线，其在列方向上从每个突触后神经元开始延伸；以及
多个突触，其每个均设置在每个行线与每个列线之间的交叉点区域处，
其中，每个突触包括：
n型铁电场效应晶体管n-FeFET，其具有源电极、漏电极、栅电极和体；
p型铁电场效应晶体管p-FeFET，其具有源电极、漏电极、栅电极和体；以及
输入端口，其共同电连接到第三突触行线、n-FeFET的栅电极和p-FeFET的栅电极；以及
电阻元件，其具有共同电连接到n-FeFET的源电极和p-FeFET的源电极的第一节点以及电连接到列线的第二节点，
其中：
每个行线包括第一突触行线、第二突触行线和第三突触行线，第一突触行线、第二突触行线和第三突触行线从相同的突触前神经元开始彼此平行地延伸，
每个第一突触行线提供固定电源电压到每个n-FeFET的漏电极，
每个第二突触行线提供固定接地电压到每个p-FeFET的漏电极，
每个第三突触行线电连接到每个n-FeFET的栅电极和每个p-FeFET的栅电极，以及
电阻元件是具有固定电阻的固定电阻器。
6.如权利要求5所述的突触阵列，
其中，n-FeFET的体和源电极以及p-FeFET的体和源电极彼此电连接。
7.一种操作神经形态器件的方法，包括：
设置神经形态器件的第一极化电压和第二极化电压，其中，第一极化电压比第二极化电压大，以及
将读取电压施加给神经形态器件来使得电流能够流动，
其中，神经形态器件包括：
突触前神经元；
行线，其在行方向上从突触前神经元开始延伸；
突触后神经元；
列线，其在列方向上从突触后神经元开始延伸；以及
突触，其设置在行线与列线之间的交叉点区域处，
其中，突触包括：
n型铁电场效应晶体管n-FeFET，其具有源电极、漏电极、栅电极和体；
p型铁电场效应晶体管p-FeFET，其具有源电极、漏电极、栅电极和体；
输入端口，与行线、n-FeFET的栅电极和p-FeFET的栅电极共同电连接；以及
电阻元件，其具有共同电连接到n-FeFET的源电极和p-FeFET的源电极的第一节点以及电连接到列线的第二节点，以及
其中：
电阻元件是具有固定电阻的固定电阻器，
n-FeFET的漏电极电连接到电源电压节点以提供固定电源电压，
p-FeFET的漏电极电连接到接地电压节点以提供固定接地电压，
第一极化电压对n-FeFET的栅电极进行极化，
第二极化电压对p-FeFET的栅电极进行极化，以及
读取电压被施加给输入端口。
8.如权利要求7所述的方法，
其中，n-FeFET的体和源电极以及p-FeFET的体和源电极彼此电连接。
9.一种操作神经形态器件的方法，包括：
设置神经形态器件的第一极化电压和第二极化电压，其中，第一极化电压比第二极化电压大，以及
将读取电压施加给神经形态器件来使得电流能够流动，
其中，神经形态器件包括：
多个突触前神经元；
多个行线，其在行方向上从每个突触前神经元开始延伸；
多个突触后神经元；
多个列线，其在列方向上从每个突触后神经元开始延伸；以及
多个突触，其每个均设置在每个行线与每个列线之间的交叉点区域处，
其中，每个突触包括：
n型铁电场效应晶体管n-FeFET，其具有源电极、漏电极、栅电极和体；
p型铁电场效应晶体管p-FeFET，其具有源电极、漏电极、栅电极和体；以及
输入端口，其共同电连接到n-FeFET的栅电极和p-FeFET的栅电极；以及
电阻元件，其具有共同电连接到n-FeFET的源电极和p-FeFET的源电极的第一节点以及电连接到列线的第二节点，
其中：
每个行线包括第一突触行线、第二突触行线和第三突触行线，第一突触行线、第二突触行线和第三突触行线从相同的突触前神经元开始彼此平行地延伸，
每个第一突触行线提供固定电源电压到每个n-FeFET的漏电极，
每个第二突触行线提供固定接地电压到每个p-FeFET的漏电极，以及
每个第三突触行线电连接到每个n-FeFET的栅电极和每个p-FeFET的栅电极，
电阻元件是具有固定电阻的固定电阻器，
第一极化电压对n-FeFET的栅电极进行极化，
第二极化电压对p-FeFET的栅电极进行极化，以及
读取电压被施加给输入端口。
10.如权利要求9所述的方法，
其中，n-FeFET的体和源电极以及p-FeFET的体和源电极彼此电连接。
11.一种操作神经形态器件的方法，包括：
设置神经形态器件的第一极化电压和第二极化电压，其中第二极化电压比第一极化电压大，以及
将读取电压施加给神经形态器件以使得电流能够流动，
其中，神经形态器件包括：
多个突触前神经元；
多个行线，其在行方向上从每个突触前神经元开始延伸；
多个突触后神经元；
多个列线，其在列方向上从每个突触后神经元开始延伸；以及
多个突触，其每个均设置在每个行线与每个列线之间的交叉点区域处，
其中，每个突触包括：
n型铁电场效应晶体管n-FeFET，其具有源电极、漏电极、栅电极和体；
p型铁电场效应晶体管p-FeFET，其具有源电极、漏电极、栅电极和体；以及
输入端口，其共同电连接到n-FeFET的栅电极和p-FeFET的栅电极；以及
电阻元件，其具有共同电连接到n-FeFET的源电极和p-FeFET的源电极的第一节点以及电连接到列线的第二节点，
其中：
每个行线包括第一突触行线、第二突触行线和第三突触行线，第一突触行线、第二突触行线和第三突触行线从相同的突触前神经元开始彼此平行地延伸，
每个第一突触行线提供固定电源电压到每个n-FeFET的漏电极，
每个第二突触行线提供固定接地电压到每个p-FeFET的漏电极，以及
每个第三突触行线电连接到每个n-FeFET的栅电极和每个p-FeFET的栅电极，
电阻元件是具有固定电阻的固定电阻器，
第一极化电压对n-FeFET的栅电极进行极化，
第二极化电压对p-FeFET的栅电极进行极化，以及
读取电压被施加给输入端口。
12.如权利要求11所述的方法，
其中，n-FeFET的体和源电极以及p-FeFET的体和源电极彼此电连接。
CN202210872340.8A 2017-06-05 2018-02-06 包括突触的神经形态器件的突触阵列及其操作方法 Pending CN115410621A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2017-0069519 2017-06-05
KR1020170069519A KR20180133061A (ko) 2017-06-05 2017-06-05 강유전체 전계 효과 트랜지스터들을 가진 시냅스들을 포함하는 뉴로모픽 소자의 시냅스 어레이 및 그 동작 방법
CN201810116451.XA CN108986856A (zh) 2017-06-05 2018-02-06 包括突触的神经形态器件的突触阵列及其操作方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201810116451.XA Division CN108986856A (zh) 2017-06-05 2018-02-06 包括突触的神经形态器件的突触阵列及其操作方法

Publications (1)

Publication Number Publication Date
CN115410621A true CN115410621A (zh) 2022-11-29

Family

ID=64460645

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210872340.8A Pending CN115410621A (zh) 2017-06-05 2018-02-06 包括突触的神经形态器件的突触阵列及其操作方法
CN201810116451.XA Pending CN108986856A (zh) 2017-06-05 2018-02-06 包括突触的神经形态器件的突触阵列及其操作方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201810116451.XA Pending CN108986856A (zh) 2017-06-05 2018-02-06 包括突触的神经形态器件的突触阵列及其操作方法

Country Status (3)

Country Link
US (1) US11443172B2 (zh)
KR (1) KR20180133061A (zh)
CN (2) CN115410621A (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190378878A1 (en) * 2018-06-11 2019-12-12 Cyberswarm, Inc. Synapse array
CN110232440B (zh) * 2019-06-11 2021-06-04 北京大学 基于铁电晶体管的脉冲神经元电路
CN110309908B (zh) * 2019-06-11 2021-03-23 北京大学 基于铁电晶体管的FeFET-CMOS混合脉冲神经元电路
CN111291877B (zh) * 2020-02-26 2022-05-20 北京大学 基于铁电晶体管FeFET的侧抑制神经元电路
KR102517680B1 (ko) * 2020-09-29 2023-04-04 포항공과대학교 산학협력단 강유전체 부분 분극과 저항 스위칭을 이용한 뉴로모픽 시스템
US20220180156A1 (en) * 2020-12-03 2022-06-09 International Business Machines Corporation FeFET UNIT CELLS FOR NEUROMORPHIC COMPUTING
US11232824B1 (en) * 2020-12-11 2022-01-25 International Business Machines Corporation Non-volatile analog resistive memory cells implementing ferroelectric select transistors
US20230125070A1 (en) * 2021-10-25 2023-04-27 Taiwan Semiconductor Manufacturing Company, Ltd. Multilevel memory device and method
CN116863936B (zh) * 2023-09-04 2023-12-19 之江实验室 一种基于FeFET存算一体阵列的语音识别方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5621336A (en) 1989-06-02 1997-04-15 Shibata; Tadashi Neuron circuit
US5923184A (en) 1996-12-23 1999-07-13 Motorola, Inc. Ferroelectric transistor logic functions for programming
KR20020093585A (ko) 2001-06-06 2002-12-16 마츠시타 덴끼 산교 가부시키가이샤 반도체장치
US9269042B2 (en) * 2010-09-30 2016-02-23 International Business Machines Corporation Producing spike-timing dependent plasticity in a neuromorphic network utilizing phase change synaptic devices
CN104240753B (zh) 2013-06-10 2018-08-28 三星电子株式会社 突触阵列、脉冲整形电路和神经形态系统
JP5659361B1 (ja) 2013-07-04 2015-01-28 パナソニックＩｐマネジメント株式会社 ニューラルネットワーク回路、およびその学習方法
US9830981B2 (en) * 2015-01-14 2017-11-28 International Business Machines Corporation Neuromorphic memory circuit using a leaky integrate and fire (LIF) line to transmit axon LIF pulse and a conductive denrite LIF line
KR20170025715A (ko) 2015-08-31 2017-03-08 에스케이하이닉스 주식회사 시냅스 및 이를 포함하는 뉴로모픽 장치
US10892330B2 (en) * 2016-07-06 2021-01-12 International Business Machines Corporation FET based synapse network

Also Published As

Publication number Publication date
US20180349761A1 (en) 2018-12-06
KR20180133061A (ko) 2018-12-13
US11443172B2 (en) 2022-09-13
CN108986856A (zh) 2018-12-11

Similar Documents

Publication Publication Date Title
CN115410621A (zh) 包括突触的神经形态器件的突触阵列及其操作方法
US11663457B2 (en) Neural network circuits having non-volatile synapse arrays
US11157803B2 (en) Neuromorphic device including a synapse having a variable resistor and a transistor connected in parallel with each other
CN109255435B (zh) 具有多个突触块的神经形态设备
TW201837917A (zh) 神經形態權重單元及其形成的方法以及人工神經網路
US11341403B2 (en) Synapse system of a neuromorphic device including a ferroelectric transistor
US11227211B2 (en) Neuromorphic device including a synapse having a plurality of synapse cells
US20170061278A1 (en) Synapse and neuromorphic device including the same
US10509999B2 (en) Neuromorphic device including post-synaptic neurons having a comparator for deciding quasi- learned synapses
US11056185B2 (en) Apparatus for deep learning operations on resistive crossbar array
US11210581B2 (en) Synapse and a synapse array
KR102409859B1 (ko) 신경망들을 위한 가중된 입력들을 생성하도록 구성된 메모리 셀들
US10558910B2 (en) Neuromorphic device and method of adjusting a resistance change ratio thereof
US11017286B2 (en) Neuromorphic device including a synapse having a variable resistor and a transistor connected in parallel with each other
US20180287056A1 (en) Synapse and synapse array
US11093823B2 (en) Neuromorphic device including a synapse array with inverting circuits
US11037052B2 (en) Method of reading data from synapses of a neuromorphic device
US20170300810A1 (en) Neural network system
US20240021242A1 (en) Memory-based neuromorphic device and operating method thereof
KR102668199B1 (ko) 뉴로모픽 소자의 시냅스로부터 데이터를 독출하는 방법
TWI787813B (zh) 尖峰時序相依可塑性的寫入方法及突觸陣列裝置
KR102671259B1 (ko) 인버팅 회로들을 가진 시냅스 어레이를 포함하는 뉴로모픽 소자
KR20170080433A (ko) 뉴로모픽 소자의 시냅스로부터 데이터를 독출하는 방법
CN116450996A (zh) 基于忆阻器阵列的数据处理方法、电子装置
CN114761973A (zh) 电容性处理单元

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination