KR102517680B1 - 강유전체 부분 분극과 저항 스위칭을 이용한 뉴로모픽 시스템 - Google Patents

강유전체 부분 분극과 저항 스위칭을 이용한 뉴로모픽 시스템 Download PDF

Info

Publication number
KR102517680B1
KR102517680B1 KR1020200127006A KR20200127006A KR102517680B1 KR 102517680 B1 KR102517680 B1 KR 102517680B1 KR 1020200127006 A KR1020200127006 A KR 1020200127006A KR 20200127006 A KR20200127006 A KR 20200127006A KR 102517680 B1 KR102517680 B1 KR 102517680B1
Authority
KR
South Korea
Prior art keywords
transistor
terminal
ferroelectric
input
activation
Prior art date
Application number
KR1020200127006A
Other languages
English (en)
Other versions
KR20220043515A (ko
Inventor
유인경
황현상
이병근
Original Assignee
포항공과대학교 산학협력단
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단, 광주과학기술원 filed Critical 포항공과대학교 산학협력단
Priority to KR1020200127006A priority Critical patent/KR102517680B1/ko
Publication of KR20220043515A publication Critical patent/KR20220043515A/ko
Application granted granted Critical
Publication of KR102517680B1 publication Critical patent/KR102517680B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Artificial Intelligence (AREA)
  • General Engineering & Computer Science (AREA)
  • General Health & Medical Sciences (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Evolutionary Computation (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Linguistics (AREA)
  • Molecular Biology (AREA)
  • Ceramic Engineering (AREA)
  • Neurology (AREA)
  • Semiconductor Memories (AREA)

Abstract

본원은 강유전체 부분 분극과 저항 스위칭을 이용한 뉴로모픽 시스템에 관한 것으로, 본원의 일 실시예에 따른 뉴로모픽 시스템은 시냅틱 소자의 동작을 제어하는 제1단자, 입력값이 입력되는 제2단자, 상기 입력값이 변환된 출력값이 출력되는 제3단자, 상기 제1단자, 상기 제2단자 및 상기 제3단자와 연결되고, 상기 입력값을 상기 출력값으로 변환하는 상기 시냅틱 소자 및 강유전체 트랜지스터, 트랜지스터 및 양극 저항성 스위치를 포함하고, 상기 제3단자와 연결되어, 강유전체의 분극과 저항 스위칭을 이용하여 활성화 신호를 출력하는 활성화 소자를 포함할 수 있다.

Description

강유전체 부분 분극과 저항 스위칭을 이용한 뉴로모픽 시스템{NEUROMORPHIC SYSTEM USING FERROELECTRIC PARTIAL POLARLIZATION AND RESISTIVE SWITCHING}
본원은 강유전체 부분 분극과 저항 스위칭을 이용한 뉴로모픽 시스템에 관한 것이다.
최근 인간의 신경계를 닮은 뉴로모픽 회로(neuromorphic circuit)에 관한 관심이 증대되고 있다. 인간의 신경계에 존재하는 뉴런(neuron)과 시냅스(synapse)에 각각 대응되는, 뉴런 회로와 시냅스 회로를 설계하여, 뉴로모픽 회로를 구현하고자 하는 연구가 활발히 진행되고 있다.
뉴로모픽 회로는 불특정한 환경에 스스로 적응할 수 있는 지능화된 시스템을 구현하는 데에 효과적으로 활용될 수 있다. 이 기술이 발전하면 음성인식, 위험 인지, 실시간 고속 신호처리, 등 인지 및 추정 등을 수행하는 컴퓨터, 로봇, 가전기기, 소형 이동 기기, 보안 및 감시, 지능형 차량 안전, 자율 주행 등으로 발전할 수 있다.
기계학습용 하드웨어(hardware)에 사용하는 신경망(NN, Neural Network)은 입력 단자(input), 가중치(weight), 적분기(integrator), 활성함수 소자(activation function device) 또는 활성화 소자(activation device) 및 출력(output) 단자로 이루어지고, 입력과 출력 사이에 있는 가중치 소자, 적분기, 활성화 소자가 NN 레이어를 이루며, 복수의 레이어를 구성한다.
NN 레이어에서 발생하는 신호들을 다음 레이어로 전달하기 위하여 통상 증폭기(amplifier)와 비교기(comparator) 같은 소자를 사용한다. 이때 amplifier가 차지하는 회로 면적 비용, 적분(integration)하는 동안 적분기(integrator)의 capacitor가 충전되면 전류가 더 이상 흐를 수 없게 되는 문제가 발생할 수 있다.
본원의 배경이 되는 기술은 한국공개특허 제10-2013-01116842호에 개시되어 있다.
본원은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서, 출력 전류가 꾸준히 흐를 수 있고, 회로 오버헤드가 적은 뉴로모픽 시스템을 제공하는 것을 목적으로 한다.
다만, 본원의 실시예가 이루고자 하는 기술적 과제는 상기된 바와 같은 기술적 과제들도 한정되지 않으며, 또 다른 기술적 과제들이 존재할 수 있다.
상기한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본원의 일 실시예에 따른 뉴로모픽 시스템은 시냅틱 소자의 동작을 제어하는 제1단자, 입력값이 입력되는 제2단자, 상기 입력값이 변환된 출력값이 출력되는 제3단자, 상기 제1단자, 상기 제2단자 및 상기 제3단자와 연결되고, 상기 입력값을 상기 출력값으로 변환하는 상기 시냅틱 소자 및 강유전체 트랜지스터, 트랜지스터 및 양극 저항성 스위치를 포함하고, 상기 제3단자와 연결되어, 강유전체의 분극과 저항 스위칭을 이용하여 활성화 신호를 출력하는 활성화 소자를 포함할 수 있다.
본원의 일 실시예에 따른 뉴로모픽 시스템은 상기 강유전체 트랜지스터의 제1단자는 상기 제3단자와 연결되고, 상기 강유전체 트랜지스터의 제3단자는 상기 양극 저항성 스위치 및 상기 트랜지스터의 제1단자와 병렬 연결되는 것일 수 있다.
본원의 일 실시예에 따른 뉴로모픽 시스템은 상기 활성화 신호 출력 후 상기 양극 저항성 스위치를 저저항상태(LRS, Low Resistance State)로 설정하고, 상기 강유전체를 역분극시키는 것일 수 있다.
본원의 일 실시예에 따른 뉴로모픽 시스템의 상기 강유전체 트랜지스터는, 산화물 반도체-강유전체-전극(SFM) 구조이고, 상기 전극은 fatigue-proof 소재인 것일 수 있다.
본원의 일 실시예에 따른 뉴로모픽 시스템의 상기 산화물 반도체는 InOx, ZnOx 및 SinOx 중 적어도 어느 하나인 것일 수 있다.
본원의 일 실시예에 따른 뉴로모픽 시스템은 상기 시냅틱 소자의 가중치를 제어하기 위한 제4단자를 더 포함하고, 상기 시냅틱 소자는, 컨덕턴스 조절 트랜지스터와 선택 트랜지스터를 포함하고, 상기 선택 트랜지스터의 제1단자는 상기 제1단자와 연결되고, 상기 선택 트랜지스터의 제2단자는 상기 제2단자와 연결되고, 상기 선택 트랜지스터의 제3단자는 상기 컨덕턴스 조절 트랜지스터의 제2단자와 연결되는 것이고, 상기 컨덕턴스 조절 트랜지스터의 제1단자는 상기 제4단자와 연결되고, 상기 컨덕턴스 조절 트랜지스터의 제3단자는 상기 제3단자와 연결되는 것일 수 있다.
본원의 일 실시예에 따른 뉴로모픽 시스템은 시냅틱 소자의 동작을 제어하는 n개의 제1단자, 입력값이 입력되는 m 개의 제2단자, 상기 입력값이 변환된 출력값이 출력되는n개의 제3단자, 상기 제1단자, 상기 제2단자 및 상기 제3단자와 연결되고, 상기 입력값을 상기 출력값으로 변환하는 mn개의 상기 시냅틱 소자, 상기 제3단자와 각각 연결되는 m개의 활성화 선택 소자 및 강유전체 트랜지스터, 트랜지스터 및 양극 저항성 스위치를 포함하고, 상기 활성화 선택 소자와 병렬 연결되어, 강유전체의 분극과 저항 스위칭을 이용하여 활성화 신호를 출력하는 활성화 소자를 포함할 수 있다.
본원의 일 실시예에 따른 뉴로모픽 시스템은 상기 강유전체 트랜지스터의 제1단자는 상기 n개의 활성화 선택 소자와 병렬 연결되고, 상기 강유전체 트랜지스터의 제3단자는 상기 양극 저항성 스위치 및 상기 트랜지스터의 제1단자와 병렬 연결되는 것일 수 있다.
본원의 일 실시예에 따른 뉴로모픽 시스템의 상기 n개의 활성화 선택 소자는, 순차적으로 동작하며, 상기n개의 제3단자로부터 상기 출력값이 순차적으로 상기 활성화 소자로 입력되는 것일 수 있다.
본원의 일 실시예에 따른 뉴로모픽 시스템의 상기 활성화 소자는, 상기 활성화 선택 소자의 동작에 기초하여 상기 양극 저항성 스위치를 저저항상태(LRS, Low Resistance State)로 설정하고, 상기 강유전체를 역분극시키는 것일 수 있다.
본원의 일 실시예에 따른 뉴로모픽 시스템의 상기 강유전체 트랜지스터는, 산화물 반도체-강유전체-전극(SFM) 구조이고, 상기 전극은 fatigue-proof 소재인 것일 수 있다.
본원의 일 실시예에 따른 뉴로모픽 시스템의 상기 산화물 반도체는 InOx, ZnOx 및 SinOx 중 적어도 어느 하나인 것일 수 있다.
본원의 일 실시예에 따른 뉴로모픽 시스템은 상기 시냅틱 소자의 가중치를 제어하기 위한 m개의 제4단자를 더 포함하고, 상기 시냅틱 소자는, 각각 컨덕턴스 조절 트랜지스터와 선택 트랜지스터를 포함하고, 상기 선택 트랜지스터의 제1단자는 상기 제1단자와 연결되고, 상기 선택 트랜지스터의 제2단자는 상기 제2단자와 연결되고, 상기 선택 트랜지스터의 제3단자는 상기 컨덕턴스 조절 트랜지스터의 제2단자와 연결되는 것이고, 상기 컨덕턴스 조절 트랜지스터의 제1단자는 상기 제4단자와 연결되고, 상기 컨덕턴스 조절 트랜지스터의 제3단자는 상기 제3단자와 연결되는 것일 수 있다.
상술한 과제 해결 수단은 단지 예시적인 것으로서, 본원을 제한하려는 의도로 해석되지 않아야 한다. 상술한 예시적인 실시예 외에도, 도면 및 발명의 상세한 설명에 추가적인 실시예가 존재할 수 있다.
전술한 본원의 과제 해결 수단에 의하면, 뉴로모픽 시스템의 활성화 소자는 강유전체 트랜지스터, 트랜지스터 및 저항 양극성 스위치를 포함할 수 있고, 뉴로모픽 시스템을 제공함으로써 전류 적분기(current integrator), 활성함수 소자의 회로 오버헤드를 줄일 수 있다.
다만, 본원에서 얻을 수 있는 효과는 상기된 바와 같은 효과들로 한정되지 않으며, 또 다른 효과들이 존재할 수 있다.
도1은 본원의 일 실시예에 따른 뉴로모픽 시스템을 개략적으로 나타낸 도면이다.
도2는 본원의 일 실시예에 따른 뉴로모픽 시스템을 나타낸 회로도이다.
도3은 본원의 일 실시예에 따른 강유전체의 분극 과정을 나타낸 도면이다.
도4는 본원의 일 실시예에 따른 강유전체 트랜지스터에 형성되는 채널과 채널 컨덕턴스 값을 나타낸 도면이다.
도5는 본원의 일 실시예에 따른 양극 저항성 스위치의 특성 및 동작을 나타낸 도면이다.
도6은 본원의 일 실시예에 따른 활성화 소자의 초기화를 나타낸 도면이다.
도7은 본원의 일 실시예에 따른 뉴로모픽 시스템의 회로도이다.
도8은 본원의 일 실시예에 따른 뉴로모픽 시스템의 회로도이다.
도9는 본원의 일 실시예에 따른 도8의 활성화 소자 및 시냅틱 소자의 회로도이다.
도10는 본원의 일 실시예에 따른 뉴로모픽 시스템의 회로도이다.
도11은 본원의 일 실시예에 따른 도10의 시냅틱 소자의 회로도이다.
아래에서는 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 실시예를 상세히 설명한다. 그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본원을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
본원 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다.
본원 명세서 전체에서, 어떤 부재가 다른 부재 "상에", "상부에", "상단에", "하에", "하부에", "하단에" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.
본원 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본원이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미가 있다.
일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않아야 한다.
이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈", "블록" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다.
도1은 본원의 일 실시예에 따른 뉴로모픽 시스템(100)을 개략적으로 나타낸 도면이다.
도1을 참조하면, 뉴럴 네트워크(NN, Neural Network)는 입력 뉴런(10), 출력 뉴런(20), 가중치 소자(30) 및 활성화 소자(40)을 포함한다. 가중치 소자(30)는 뉴럴 네트워크에서 시냅스 소자(30)와 동일한 의미의 용어로 사용될 수 있다. 시냅스 소자(30)는 입력 뉴런(10)으로부터 수평으로 연장하는 로우 라인(R)(row lines) 및 출력 뉴런(20)으로부터 수직으로 연장하는 컬럼 라인(C)(column lines)의 교차점에 배치될 수 있다. 설명의 편의를 위해 도 1에는 예시적으로 각각 네 개의 입력 뉴런(10) 및 출력 뉴런(20)이 도시되었으나, 이에 한정되지는 않는다.
입력 뉴런(10)은 학습 모드(learning mode), 리셋 모드(reset mode), 보정 또는 읽기 모드(reading mode)에서 로우 라인(R)을 통하여 가중치 소자(30)로 전기적 펄스들(pulses)을 전송할 수 있다.
출력 뉴런(20)은 학습 모드 또는 리셋 모드 또는 보정 시 컬럼 라인(C)을 통하여 가중치 소자(30)로 전기적 펄스를 전송할 수 있고, 및 읽기 모드에서 컬럼 라인(C)을 통하여 가중치 소자(30)로부터 전기적 펄스를 수신할 수 있다.
가중치 소자(30)는 입력 뉴런(10)으로부터 입력받은 전기적 펄스들을 가중치에 따라 변환하여 출력 뉴런(20)으로 송신할 수 있다. 또한, 학습 모드, 리셋 모드 또는 보정 시 출력 뉴런(20)으로부터 컬럼 라인(C)를 통하여 전기적 펄스를 수신할 수 있다.
활성화 소자(40)는 출력 뉴런(20)으로부터 수직으로 연장하는 컬럼 라인(C)에 연결되어, 출력 뉴런(20)이 가중치 소자(30)으로부터 수신한 전기적 펄스를 수신할 수 있다. 활성화 소자(40)는 전기적 펄스들을 더할 수 있는 적분기(Integrator)와 같은 기능을 수행할 수 있고, 합한 전기적 펄스가 일정 임계치 이상일 때, 활성화 신호(h)를 생성(Activation)하여 다음 NN 레이어로 전달할 수 있다. 즉, 활성화 소자(40)는 출력 뉴런(20)으로부터 입력되는 전기적 펄스들을 합하여, 임계치 이상일 때 활성화 신호(h)를 생성하여 다음 NN 레이어로 전달할 수 있다.
도2는 본원의 일 실시예에 따른 뉴로모픽 시스템(100)을 나타낸 회로도이다.
도2를 참조하면, 본원의 일 실시예에 따른 뉴로모픽 시스템(100)은 시냅틱 소자(140)의 동작을 제어하는 제1단자(110), 입력값이 입력되는 제2단자(120), 입력값이 변환된 출력값이 출력되는 제3단자(130), 제1단자(110), 제2단자(120) 및 제3단자(130)와 연결되고, 입력값을 출력값으로 변환하는 시냅틱 소자(140) 및 강유전체 트랜지스터(151), 트랜지스터(152) 및 양극 저항성 스위치(153)를 포함하고, 제3단자(130)와 연결되어, 강유전체의 분극과 저항 스위칭을 이용하여 활성화 신호를 출력하는 활성화 소자(150)를 포함할 수 있다.
도2를 참조하면, 시냅틱 소자(140)는 제1단자(110), 제2단자(120) 및 제3단자(130)와 연결될 수 있다. 제1단자(110)는 시냅틱 소자(140)의 동작을 제어하기 위한 것으로, 제1단자(110)에 입력에 따라 시냅틱 소자(140)가 온/오프 될 수 있다. 예를 들어, 제1단자(110)에 시냅틱 소자(140)를 동작시키기 위한 입력이 입력되면 시냅틱 소자(140)가 동작하고, 제2단자(120)로 입력된 입력값이 시냅틱 소자(140)의 가중치에 기초하여 출력값으로 변환되고, 변환된 출력값은 제3단자(130)로 전송될 수 있다.
도2에서 예시적으로 선택 트랜지스터(141) T2를 포함한 시냅틱 소자(140)를 나타내고 있다. 선택 트랜지스터(141) T2의 게이트 전극에 제1단자(110)가 연결되어, 제1단자(110)의 입력에 따라 선택 트랜지스터(141) T2가 온/오프 될 수 있고, 시냅틱 소자(140)는 제1단자(110)의 입력에 따라 동작이 제어될 수 있다. 또한, 선택 트랜지스터(141) T2의 제2단자와 제2단자(120)가 연결되고, 선택 트랜지스터(141) T2의 제3단자에 제3단자(130)가 연결되어, 선택 트랜지스터(141) T2가 동작할 때 제2단자(120)로 입력된 입력값이 출력값으로 변환되고, 변환된 출력값이 제3단자(130)로 전송될 수 있다.
활성화 소자(150)는 강유전체 트랜지스터(151), 트랜지스터(152) 및 양극 저항성 스위치(153)를 포함하고, 제3단자(130)와 연결되어, 강유전체의 분극과 저항 스위칭을 이용하여 활성화 신호를 출력할 수 있다. 활성화 소자(150)는 강유전체의 분극을 이용하여 입력되는 신호, 펄스 등을 합하는 적분기(Integrator)와 같은 기능을 수행할 수 있고, 양극 저항성 스위치(153)의 저항 스위칭을 이용하여 합한 값이 임계치 이상이 되는 경우 활성화 신호(h)를 발생시켜서 활성화 소자(150)(Activation)의 기능을 할 수 있다. 생성한 활성화 신호(h)는 다음 NN 레이어로 전송되어 다음 NN 레이어의 가중치를 조절할 수 있다. 활성화 신호는 펄스, 시그모이드 함수, Tanh 함수, ReLU 함수, 항등함수 등 다양한 함수 형태의 신호에 해당할 수 있다.
활성화 소자(150)는 강유전체 트랜지스터(151)를 포함하고, 강유전체 트랜지스터(151)의 분극을 이용하여 입력되는 신호, 펄스 등을 합하여, 적분기와 같이 동작할 수 있다. 예시적으로, 강유전체에 펄스 신호가 입력되고, 입력되는 펄스 신호의 폭(width)이 강유전체를 완전히 분극 시킬 수 있는 펄스 신호의 폭에 비하여 작은 경우, 강유전체는 부분적으로 분극이 진행될 수 있다.
강유전체를 부분적으로 분극 시킬 수 있는 펄스 신호의 입력이 누적되면, 강유전체는 점차 완전 분극으로 진행될 수 있다. 즉, 강유전체의 분극이 진행하는 과정에서 부분 분극의 정도는 입력되는 펄스 신호의 회수 및 폭에 따라 결정될 수 있고, 입력되는 펄스 폭(width)이 일정한 경우에는 펄스 신호의 회수를 더하여 카운팅하는 것과 같은 동작을 할 수 있다.
강유전체의 분극이 진행함에 따라 분극에 의한 전압값이 커지게 되고, 강유전체 트랜지스터(151)의 채널(channel)이 형성되어, 채널 컨덕턴스(channel conductance)가 증가하면서 강유전체 트랜지스터(151)의 채널에 흐르는 전류가 증가할 수 있고, 이것은 강유전체 트랜지스터(151)가 입력되는 신호, 펄스를 합한 값에 따라 강유전체의 분극을 이용하여 동작을 할 수 있다는 것을 의미한다.
양극 저항성 스위치(153)는 인가되는 전압의 크기에 따라 LRS(저저항상태, Low Resistance State) 또는 HRS(고저항상태, High Resistance State) 상태를 가질 수 있다. 양극 저항성 스위치(153)는 인가되는 전압이 리셋 전압(Reset Voltage, Vreset)보다 큰 경우 HRS 상태를 가지고, 리셋 전압보다 작은 경우 LRS 상태를 가질 수 있다. 양극 저항성 스위치(153)가 LRS 상태일 때 낮은 저항값을 가지고, 양극 저항성 스위치(153)를 통해 전류가 흐를 수 있다. 반대로, 양극 저항성 스위치(153)가 HRS 상태일 때 높은 저항값을 가지고, 양극 저항성 스위치(153)를 통해 전류가 흐를 수 없게 된다.
양극 저항성 스위치(153)는 활성화 소자(150)에 입력된 입력의 값을 합한 값이 임계치 이상인 경우 활성화 신호(h)를 생성하기 위한 스위치의 역할을 수행할 수 있다. 앞서 설명한 바와 같이 강유전체 트랜지스터(151)는 활성화 소자(150)로 입력되는 입력의 값을 강유전체의 부분 분극을 이용하여 합할 수 있고, 분극이 진행함에 따라 채널이 형성되어 채널 컨덕턴스가 증가하여 흐르는 전류가 증가할 수 있다. 양극 저항성 스위치(153)는 강유전체 트랜지스터(151)의 통해 흐르는 전류가 커짐에 따라, 인가되는 전압이 커지게 되어 LRS에서 HRS로 상태가 변하게 되어 스위치의 역할을 수행할 수 있다.
위의 내용을 정리하면, 활성화 소자(150)는 강유전체 트랜지스터(151), 트랜지스터(152), 양극 저항성 스위치(153)를 포함할 수 있고, 강유전체 트랜지스터(151)는 활성화 소자(150)로 입력되는 입력 신호, 펄스의 회수 및 폭 등에 따라 분극이 진행하게 되어, 입력되는 신호, 펄스를 합하는 것과 같은 기능을 수행한다. 입력되는 신호, 펄스의 합이 진행함에 따라 강유전체의 분극이 진행하게 되어 강유전체 트랜지스터(151)에 채널이 형성하고 채널 컨덕턴스가 증가함에 따라 강유전체 트랜지스터(151)를 흐르는 전류가 커지게 된다. 이 때, 강유전체 트랜지스터(151)를 통해 흐르는 전류가 증가함에 따라 양극 저항성 스위치(153)에 흐르는 전류가 커질 수 있고, 양극 저항성 스위치(153)에 인가되는 전압이 커지게 되어 LRS에서 HRS로 상태가 변할 수 있고, 활성화 신호(h)를 생성하기 위하여 임계치 이상일 때 상태가 변하는 스위치와 같이 동작할 수 있다. 즉, 활성화 소자(150)에 입력되는 신호, 펄스의 회수 및 폭 등에 따라 강유전체의 분극이 진행하고, 채널 컨덕턴스가 증가하여 전류가 커지게 되고, 양극 저항성 스위치(153)가 LRS에서 HRS로 변함에 따라 트랜지스터(152)가 동작하게 되고, 활성화 신호(h)가 발생하게 된다.
도2를 참조하면, 본원의 일 실시예에 따른 뉴로모픽 시스템(100)은, 강유전체 트랜지스터(151)의 제1단자는 제3단자(130)와 연결되고, 상기 강유전체 트랜지스터(151)의 제3단자는 양극 저항성 스위치(153) 및 트랜지스터(152)의 제1단자와 병렬 연결되는 것일 수 있다.
강유전체 트랜지스터(151)의 제1단자에 제3단자(130)가 연결되어, 시냅스 소자로부터 출력되는 출력값이 강유전체 트랜지스터(151)의 제1단자에 입력될 수 있다. 출력값은 펄스 형태의 신호일 수 있고, 예시적으로 동일한 폭(width)을 갖는 펄스가 시냅스 소자로부터 출력되는 경우, 강유전체 트랜지스터(151)는 펄스의 회수에 따라 강유전체의 분극이 진행하게 되고, 출력값의 회수를 카운팅할 수 있다.
강유전체 트랜지스터(151)의 제3단자는 양극 저항성 스위치(153) 및 트랜지스터(152)의 제1단자와 병렬 연결될 수 있다. 강유전체의 분극이 진행되어 채널이 형성되고 채널 컨덕턴스가 증가하면 강유전체 트랜지스터(151)의 제3단자로 전류가 흐르게 된다. 이때, 양극 저항성 스위치(153)와 트랜지스터(152)의 제1단자가 병렬 연결되어, 양극 저항성 스위치(153)가 LRS일 때는 트랜지스터(152)가 off 되고, 양극 저항성 스위치(153)가 HRS일 때 트랜지스터(152)가 on이 될 수 있다. 트랜지스터(152)가 켜지게 되면 활성화 신호(h)가 발생하여 다음 NN 레이어로 전달될 수 있다.
도3은 본원의 일 실시예에 따른 강유전체의 분극 과정을 나타낸 도면이다. 도3에서 Vs는강유전체의 보자 전압(coercive voltage, Vc) 이상의 전압을 나타낸다.
도3(a)는 강유전체의 분극 과정을 나타낸 도면이다. 도3(a)는 Vs 크기의 전압 펄스가 강유전체에 입력되었을 때, 강유전체에 흐르는 충전 전류(charging current)를 나타낸다. 충전 전류는 Paraelectric charging currnet와 Ferroelectric polarization current(강유전체 분극 전류)를 합한 값이고, 강유전체 분극 전류에 의해 강유전체의 분극이 발생한다. 강유전체 분극 전류가 커짐에 따라 부분 분극(Partial polarization)을 거쳐 완전 분극(Full polarization)된다. 즉, 강유전체는 인가되는 값에 따라 부분 분극 상태, 완전 분극 상태에 이를 수 있다.
도3(b)는 본원의 일 실시예에 따른 강유전체의 분극 과정을 나타낸 도면이다. 도3(b)는 제3단자(130)를 통해 강유전체 트랜지스터(151)의 제1전극에 출력값 Vs 펄스가 입력되었을 때 강유전체의 분극 및 강유전체의 히스테리시스 루프(hysteresis loop)를 나타낸다.
강유전체의 초기 상태는 도3(b)에서 A일 수 있다. 강유전체의 분극은 히스테리시스 루프를 따라 동작할 수 있다. 이후 설명할 내용과 같이, 활성화 소자(150)를 초기화 시키기 위하여 강유전체를 역분극시켜 D상태가 되고, 역분극 과정이 끝난 후 D
Figure 112020103981457-pat00001
A가 되어 초기 상태는 A 지점일 수 있다. 초기 상태에서 그래프 우측의 출력값 Vs 펄스가 입력하게 되면, 펄스의 width가 강유전체를 완전 분극 시키기에는 작으므로, 부분적으로 분극이 진행되고, 입력되는 Vs 펄스의 수가 증가함에 따라 분극이 진행되어 점차 완전 분극(B)으로 진행하게 된다.
즉, 도3을 참조하면 활성화 소자(150)는 강유전체 트랜지스터(151)를 포함할 수 있고, 강유전체 트랜지스터(151)의 강유전체의 부분 분극을 이용하여, 제3단자(130)로부터 입력되는 출력값을 합하는 것과 같이 동작할 수 있다.
구체적으로, 강유전체 트랜지스터(151)의 제1전극은 제3단자(130)와 연결되어 제3단자(130)의 출력값이 입력될 수 있다. 출력값의 입력에 따라 점차 강유전체의 분극이 진행될 수 있고, 강유전체의 분극이 진행함에 따라 분극전압 P가 증가하고, 분극전압에 의해 강유전체 트랜지스터(151)에는 채널이 형성되고, 채널 컨덕턴스가 증가하여, 강유전체 트랜지스터(151)에 전류가 흐를 수 있다.
본원의 일 실시예에 따른 뉴로모픽 시스템(100)의 출력값은 펄스(pulse)이며, 강유전체에 인가되는 전압이 강유전체의 보자 전압(coercive voltage, Vc)보다 크고, 부분 분극이 발생하기 위한 폭(width) 이상일 수 있다. 출력값은 제3단자(130)에서 활성화 소자(150)의 강유전체 트랜지스터(151)의 제1단자에 입력되어 강유전체의 부분 분극을 일으킬 수 있다. 출력값에 의해 강유전체에 인가되는 전압이 보자 전압보다 큰 경우에 강유전체가 부분 분극을 일으킬 수 있고, 펄스 폭이 부분 분극을 발생시키기 위한 최소 펄스 폭보다 큰 경우 부분 분극이 발생할 수 있다. 즉, 출력값은 강유전체 트랜지스터(151)에 인가되어 강유전체의 부분 전극을 발생시키기 위한 최소 전압 및 최소 펄스 폭 이상의 값일 수 있다.
예를 들어, MFMIS(전극-강유전체-전극-gate oxide-Si substrate) 구조의 강유전체 트랜지스의 경우, 강유전체 트랜지스터(151)의 제1단자에 입력되는 출력값은 강유전체에 인가되어 강유전체의 분극을 일으키는 전압(Vf)와 절연체에 인가되는 전압(Vi)의 합이 된다. 이때, 출력값은 강유전체에 인가되어 분극을 일으키는 전압(Vf)가 보자 전압(Vc) 이상이 되어야 분극 전압이 0 이상이 될 수 있고, 출력값의 펄스 폭과 동일한 Vf의 펄스 폭이 부분 분극을 일으키기 위한 최소 폭보다 커야 부분 분극이 발생할 수 있다. 부분 분극이 진행함에 따라 채널을 형성하고 채널 컨덕턴스가 증가하여 전류가 흐를 수 있다.
SFM(산화물반도체-강유전체-전극) 구조의 강유전체 트랜지스터(151)의 경우를 예로 들면, 강유전체 트랜지스터(151)의 제1전극에 출력값이 인가되어도 절연체에 의한 전압강하가 없으므로, 출력값이 강유전체에 인가되는 전압 Vf가 될 수 있고, Vf가 보자 전압 이상이고, 부분 전극을 일으키기 위한 최소 폭 이상의 펄스 폭을 가지는 경우 강유전체는 부분 분극이 발생할 수 있다.
본원의 일 실시예에 따른 뉴로모픽 시스템(100)의 입력값은 출력값이 강유전체 트랜지스터(151)의 제1단자에 인가되어, 강유전체에 인가되는 전압(Vf)와 절연체에 인가되는 전압(Vi)로 분배되었을 때, 강유전체에 인가되는 전압(Vf)가 강유전체의 보자 전압(Vc) 이상이 되도록 하는 것일 수 있다. 제2단자(120)에 입력되는 입력값의 크기를 조절하여 강유전체에 인가되는 전압(Vf)가 보자 전압(Vc) 이상이 되도록 조절하여, 강유전체가 분극을 일으킬 수 있도록 할 수 있다.
또한, 앞서 설명한 바와 같이 강유전체 트랜지스터(151)가 SFM 구조인 경우, 절연체에 의한 전압강하가 발생하지 않을 수 잇고, 입력값은 출력값이 강유전체에 인가되는 전압(Vf)가 강유전체의 보자 전압(Vc)이상이 되도록 하는 것일 수도 있다.
본원의 일 실시예에 따른 뉴로모픽 시스템(100)의 가중치는 출력값이 강유전체 트랜지스터(151)의 제1단자에 인가되어, 강유전체에 인가되는 전압(Vf)와 절연체에 인가되는 전압(Vi)로 분배되었을 때, 강유전체에 인가되는 전압(Vf)가 강유전체의 보자 전압(Vc) 이상이 되도록 하는 것일 수 있다. 입력값의 크기가 고정되어 있는 경우, 시냅틱 소자(140)의 가중치를 조절하여 강유전체에 인가되는 전압(Vf)가 보자 전압(Vc) 이상이 되도록 할 수 있다.
예를 들어, 입력값이 전압 펄스이며, 크기가 V이고, 시냅틱 소자(140)의 가중치가 G인 경우, 출력값은 전류 펄스이며 출력값 I=GV가 될 수 있다. 이때, 출력값이 강유전체 트랜지스터(151)의 제1단자에 인가되고 강유전체에 인가되는 전압(Vf)와 절연체에 인가되는 전압(Vi)로 분배되고, 가중치 G를 Vf가 보자전압 Vc보다 크도록 조절할 수 있다. SFM 구조의 강유전체 트랜지스터(151)의 경우에도 동일하게 가중치를 조절하여 Vf가 Vc보다 크도록 조절할 수 있다.
도4는 본원의 일 실시예에 따른 강유전체 트랜지스터(151)에 형성되는 채널과 채널 컨덕턴스 값을 나타낸 도면이다.
도4(a)를 참조하면, 강유전체 트랜지스터(151)의 제1전극에 제3단자(130)로부터 출력값이 입력될 수 있다. 출력값은 전류 펄스에 해당할 수 있다. 입력되는 출력값에 따라 강유전체 트랜지스터(151)의 강유전체는 분극이 진행되고, 부분 분극을 거쳐 완전 분극될 수 있고, 분극이 진행됨에 따라 분극 전압이 증가하게 된다. 분극 전압이 증가하면 강유전체 트랜지스터(151)의 제1전극에 인가되는 전압값이 증가하게 되어, 강유전체 트랜지스터(151)의 기판에 채널이 형성될 수 있다. 형성된 채널을 통해 강유전체 트랜지스터(151)의 제2전극으로부터 강유전체 트랜지스터(151)의 제3전극으로 전류가 흐를 수 있다.
도4(a)에서는 강유전체 트랜지스터(151)는 MFMIS(전극-강유전체-전극-gate oxide-Si substrate) 구조를 갖는 트랜지스터를 도시하고 있으나, 본원의 활성화 소자(150)에 포함되는 강유전체 트랜지스터(151)는 MFMIS 구조의 강유전체 트랜지스터(151)에 한정되지 않는다.
강유전체 트랜지스터(151)의 구조와 관련하여 본원의 일 실시예에 따른 강유전체 트랜지스터(151)는 산화물 반도체-강유전체-전극(SFM) 구조이고, 전극은 fatigue-proof 소재인 것일 수 있다. 강유전체 트랜지스터(151)를MFMIS (전극-강유전체-전극-gate oxide-Si substrate) 구조나 MFIS(전극-강유전체-gate oxide-Si substrate) 구조로 제작할 경우 절연체(insulator)에서의 전압강하를 보상하기 위해 Vdd를 증가시켜야 하는 부담이 있다. 강유전체 트랜지스터(151)를 MFS(전극-강유전체-Si substrate) 구조를 사용하면 insulator에 의한 전압강하가 발생하지 않으나, MFS 구조 제작 시에 Si substrate와 강유전체가 반응하여 SiOx가 생성되므로, 강유전체 위에 산화물반도체를 증착하는 SFM(산화물반도체-강유전체-전극) 구조로 강유전체 트랜지스터(151)를 제작하여, insulator에 의한 전압강하를 보상하기 위하여 Vdd를 증가시킬 필요가 없도록 할 수 있다. 이때, 전극은 강유전체의 피로(fatigue)를 방지하는 fatigue-proof 전극 소재를 사용할 수 있다.
본원의 일 실시예에 따른 산화물 반도체는 InOx, ZnOx 및 SinOx 중 적어도 어느 하나일 수 있다. 또한, 본원의 일 실시예에 따른 fatigue-proof 전극 소재로는 산화물 전도체일 수 있다. 이는 강유전체 트랜지스터의 동작을 보장하기 위함이다.
도4(b)를 참조하면, 강유전체 트랜지스터(151)의 제1전극으로 입력되는 출력값의 펄스 숫자(pulse counts)가 증가함에 따라 채널 컨덕턴스가 증가함을 확인할 수 있다. 펄스 숫자가 증가하면 강유전체의 분극이 점차 진행하게 되고, 분극 전압이 증가하게 되어 강유전체 트랜지스터(151)의 기판에 형성되는 채널이 증가함에 따라 채널 컨덕턴스가 증가하게 된다. 따라서, 강유전체 트랜지스터(151)의 제1전극으로 입력되는 출력값의 펄스 숫자가 증가함에 따라 분극이 점차 진행하고, 채널 컨덕턴스가 증가할 수 있다. 채널 컨덕턴스가 증가하게 되면, 강유전체 트랜지스터(151)를 통해 더 많은 전류가 흐를 수 있다.
이상으로 도3 및 도4를 통해 본원의 일 실시예에 따른 강유전체의 분극, 강유전체 트랜지스터(151)의 제1전극에 입력되는 출력값에 따른 채널 컨덕턴스의 변화를 설명하였다. 이를 요약하면, 강유전체 트랜지스터(151)는 시냅틱 소자(140)로부터 출력되는 출력값을 제3단자(130)와 연결되어 입력 받고, 출력값을 더하는 것과 같이 강유전체가 분극을 진행할 수 있다. 분극이 진행하여 분극 전압이 증가함에 따라 형성되는 채널이 증가하여 채널 컨덕턴스가 증가하게 되어, 더 많은 전류가 흐를 수 있다. 상기와 같이, 활성화 소자(150)의 강유전체 트랜지스터(151)는 시냅틱 소자(140)로부터 출력되는 출력값을 부분 분극을 이용하여 더할 수 있고, 이는 통상의 활성화 소자(150)의 적분기와 같은 역할을 수행할 수 있다. 이하에서는 활성화 소자(150)의 동작을 추가적으로 설명하기 위하여, 양극 저항성 스위치(153)의 특성 및 동작에 대해서 설명한다.
도5는 본원의 일 실시예에 따른 양극 저항성 스위치(153)의 특성 및 동작을 나타낸 도면이다.
도5(a)를 참조하면, 양극 저항성 스위치(153)에 인가되는 전압에 따라 양극 저항성 스위치(153)의 상태가 변화함을 확인할 수 있다. 양극 저항성 스위치(153)에 인가되는 전압이 설정 전압(Vset) 이상 리셋 전압(Vreset) 이하에서 양극 저항성 스위치(153)의 상태는 LRS 상태이고, 양극 저항성 스위치(153)에 전류가 흐를 수 있다. 양극 저항성 스위치(153)에 인가되는 전압이 리셋 전압(Vreset) 이상일 때 양극 저항성 스위치(153)는 HRS이고, 전류가 흐를 수 없게 된다.
도5(b)를 참조하면, 시간에 따른 양극 저항성 스위치(153)의 상태 및 흐르는 전류를 확인할 수 있다. 앞서 설명한 바와 같이 활성화 소자(150)의 강유전체 트랜지스터(151)의 제1전극에 입력되는 출력값에 따라, 채널이 형성되고 채널 인턱턴스가 증가함에 따라 흐르는 전류가 증가할 수 있다. 강유전체 트랜지스터(151)를 통해 흐르는 전류는 LRS 상태의 양극 저항성 스위치(153)를 통해 흐르게 되고, 흐르는 전류의 크기는 시간이 경과함에 따라 점점 커질 수 있다. 흐르는 전류가 커지면 양극 저항성 스위치(153)에 인가되는 전압의 크기도 점점 커지게 되고, 인가되는 전압의 크기가 리셋 전압(Vreset)보다 커지게 되면, 양극 저항성 스위치(153)의 상태는 HRS가 되어, 양극 저항성 스위치(153)로 흐르는 전류가 급격히 감소하게 되고, 이것은 양극 저항성 스위치(153)의 양단이 개방(open)된 것과 같다.
통상의 활성화 소자(150)가 comparator 등을 통하여 임계값 이상의 값인 경우 활성화 신호를 생성하는 것과 같이, 활성화 소자(150)의 양극 저항성 스위치(153)가 LRS에서 HRS로 상태가 변화하여 활성화 소자(150)의 트랜지스터(152)를 동작시켜 활성화 신호를 발생시킬 수 있다. 이때 양극 저항성 스위치(153)의 상태가 LRS에서 HRS로 변하는 전압값인 리셋 전압 Vreset일 때의 강유전체 트랜지스터(151)의 전류값, 채널 컨덕턴스의 값, 강유전체의 분극 전압의 크기, 해당 분극 전압에 도달하기 위하여 강유전체 트랜지스터(151)에 입력되는 출력값의 합이 임계값이 될 수 있다. 앞서 설명한 바와 같이 강유전체 트랜지스터(151)의 분극 전압의 값은 강유전체 트랜지스터(151)의 제1전극과 연결된 제3단자(130)를 통해 입력되는 출력값의 합에 따라 결정될 수 있다.
활성화 소자(150)의 강유전체 트랜지스터(151)와 양극 저항성 스위치(153)의 동작에 대해서 정리하면, 강유전체 트랜지스터(151)는 활성화 소자(150)에 제3단자(130)를 통해 입력되는 출력값의 합을 분극 전압으로 나타낼 수 있다. 분극 전압의 크기가 증가함에 따라 강유전체 트랜지스터(151)의 채널 컨덕턴스가 증가하여, 임계값에 해당하는 전류가 흐를 때 양극 저항성 스위치(153)가 LRS에서 HRS로 바뀌어 off 상태가 되고 활성화 소자(150)의 트랜지스터(152)가 동작하게 되어 활성화 신호가 발생할 수 있다. 즉, 강유전체 트랜지스터(151)와 양극 저항성 스위치(153)를 포함하는 활성화 소자(150)는 강유전체의 부분 전극과 양극 저항성 스위치(153)의 상태 변화를 활용하여, 활성화 소자(150)에 입력되는 값을 합하고, 합한 값이 임계치 이상인 경우 활성화 신호를 발생시킬 수 있다.
도5(c)는 본원의 일 실시예에 따른 양극 저항성 스위치(153)의 상태에 따른 활성화 소자(150)의 트랜지스터(152)의 동작을 나타낸 도면이다. 도5(c)에서 양극 저항성 스위치(153)가 LRS(on 상태)일 때 초기 상태일 수 있다. 강유전체 트랜지스터(151)의 강유전체가 분극을 진행함에 따라, 강유전체 트랜지스터(151)의 제3단자에서 나오는 전류(i)가 커질 수 있다.
강유전체의 부분 분극이 진행되었으나, 채널 컨덕턴스가 낮고 전류가 임계치 이하일 때(i<ireset), 양극 저항성 스위치(153)는 LRS(on 상태)를 유지하고, 전류 i는 양극 저항성 스위치(153)를 통해 흐르고, 트랜지스터(152)는 off 상태로 활성화 신호는 발생하지 않는다.
강유전체의 부분 분극이 진행함에 따라 채널 컨덕턴스가 커지게 되어, 전류가 임계치 이상인 경우(i>ireset), 양극 저항성 스위치(153)는 HRS(off 상태)가 되고, 전류i는 양극 저항성 스위치(153)를 통해 흐를 수 없게 되고, 트랜지스터(152)의 제1전극에 입력되어, 트랜지스터(152)를 on 시킬 수 있고, 트랜지스터(152)가 켜짐에 따라 활성화 신호가 발생할 수 있다. 트랜지스터(152)가 작동하여 발생하는 활성화 신호는 전압 펄스에 해당할 수 있다.
본원의 일 실시예에 따른 뉴로모픽 시스템(100)의 입력값은 저저항상태(LRS)인 양극 저항성 스위치(153)가 고저항상태(HRS)가 되도록 하기 위하여 양극 저항성 스위치(153)에 리셋 전압(Vreset) 이상의 전압이 인가되도록 하는 것일 수 있다. 활성화 소자(150)의 트랜지스터(152)를 동작시키고 활성화 신호를 발생시키기 위해서는 양극 저항성 스위치(153)가 LRS(on 상태)에서 HRS(off 상태)로 변하여야 한다. 양극 저항성 스위치(153)의 상태를 변화시키기 위해서는 양극 저항성 스위치(153)에 흐르는 전류의 크기가 커져서 리셋 전압(Vreset) 이상의 전압이 인가되어야 하고, 흐르는 전류의 크기는 강유전체 트랜지스터(151)의 채널 컨덕턴스의 크기에 따라 결정될 수 있으며, 채널 컨덕턴스의 크기는 형성되는 채널, 즉 강유전체의 분극 전압의 크기에 따라 결정될 수 있다.
즉, 강유전체의 분극 전압 크기에 따라 양극 저항성 스위치(153)에 리셋 전압(Vreset) 이상의 전압이 인가되어 양극 저항성 스위치(153)가 HRS(off 상태)로 변할 수 있다. 한편, 강유전체의 분극 전압과 관련하여, 입력값, 가중치 등을 조절하여 강유전체 트랜지스터(151)의 제1단자에 인가되는 출력값의 크기를 조절할 수 있고, 출력값의 크기에 따라 강유전체에 인가되는 전압(Vf)이 결정되어 강유전체의 분극 전압이 결정될 수 있다. 결국, 입력값을 조절함으로써 양극 저항성 스위치(153)에 리셋 전압(Vreset) 이상의 전압이 인가되도록 할 수 있고, LRS에서 HRS로 양극 저항성 스위치(153)의 상태를 변화시킬 수 있다.
도6은 본원의 일 실시예에 따른 활성화 소자(150)의 초기화를 나타낸 도면이다.
도6을 참조하면, 본원의 일 실시예에 따른 뉴로모픽 시스템(100)은, 활성화 신호 출력 후 양극 저항성 스위치(153)를 저저항상태(LRS, Low Resistance State)로 설정하고, 강유전체를 역분극시키는 것일 수 있다.
도6 및 도3(b)를 참조하면, 강유전체 트랜지스터(151)의 기판에 전압을 인가하여 강유전체를 역분극시킬 수 있다. 기판에 전압을 인가하면 강유전체에 분극과 반대 방향의 전압이 인가되어, 강유전체는 역분극할 수 있다.
도6 및 도3(b)를 참조하면, 본원의 일 실시예에 따른 뉴로모픽 시스템(100)은, 활성화 신호 출력 후 강유전체를 완전 역분극(full polarization reversal)이 되도록 하는 것일 수 있다. 강유전체 트랜지스터(151)의 기판에 완전 역분극이 되도록 큰 전압을 인가할 수 있다. 강유전체를 완전 역분극시켜 강유전체의 역분극 전의 분극 정도, 분극 전압의 크기에 관계없이 초기 상태를 일정하게 설정할 수 있다.
예를 들어, 강유전체 트랜지스터(151)의 기판에 Vdd 전압을 인가하여 강유전체를 역분극 시킬 수 있다. 강유전체 트랜지스터(151)의 강유전체가 완전 분극인 상태 C에서 강유전체 트랜지스터(151)의 기판에 Vdd 전압을 인가하면 분극의 방향과 반대로 전압이 인가되어, 강유전체의 역분극이 발생할 수 있다. 완전 분극된 강유전체를 역분극 시키면 도3(a)에서 B
Figure 112020103981457-pat00002
C
Figure 112020103981457-pat00003
D로 강유전체의 역분극이 진행하게 되고, 강유전체 트랜지스터(151)의 기판에 인가된 Vdd가 더 이상 인가되지 않으면 D
Figure 112020103981457-pat00004
A로 상태가 변화하여, 강유전체의 초기상태 A로 초기화할 수 있다.
이상에서는 예시적으로, 역분극 이전에 강유전체가 완전 분극된 상태에서 역분극하는 과정을 설명하였으나, 강유전체가 부분 분극된 상태에서도 강유전체를 완전 역분극 시키면 D로 역분극이 진행하고, 강유전체 트랜지스터(151)의 기판에 더 이상 전압이 인가되지 않으면, D
Figure 112020103981457-pat00005
A로 변화하여, 강유전체 초기화 상태는 항상 A로 일정하게 설정될 수 있다.
도6 및 도5(a)를 참조하면, 양극 저항성 스위치(153)에 설정 전압 Vset을 인가하여 양극 저항성 스위치(153)를 저저항상태(LRS)로 설정할 수 있다. 도5(a)에서 설명한 바와 같이, 양극 저항성 스위치(153)에 인가되는 전압이 설정 전압 Vset 이상 리셋 전압 Vreset 이하인 경우 양극 저항성 스위치(153)의 상태는 LRS(on 상태)이므로, 트랜지스터(152)와 병렬 연결되는 양극 저항성 스위치(153)의 반대측에 Vset 전압을 인가하면, 양극 저항성 스위치(153)는 LRS로 설정할 수 있다.
도7은 본원의 일 실시예에 따른 뉴로모픽 시스템(100)의 회로도이다.
도7을 참조하면, 본원의 일 실시예에 따른 뉴로모픽 시스템(100)은 시냅틱 소자(140)의 가중치를 제어하기 위한 제4단자(170)를 더 포함하고, 시냅틱 소자(140)는, 컨덕턴스 조절 트랜지스터(142)와 선택 트랜지스터(141)를 포함하고, 선택 트랜지스터(141)의 제1단자는 제1단자(110)와 연결되고, 선택 트랜지스터(141)의 제2단자는 제2단자(120)와 연결되고, 선택 트랜지스터(141)의 제3단자는 컨덕턴스 조절 트랜지스터(142)의 제2단자와 연결되는 것이고, 컨덕턴스 조절 트랜지스터(142)의 제1단자는 상기 제4단자(170)와 연결되고, 컨덕턴스 조절 트랜지스터(142)의 제3단자는 제3단자(130)와 연결되는 것일 수 있다.
도7을 참조하면, 본원의 일 실시예에 따른 시냅스 소자는 컨덕턴스 조절 트랜지스터(142)와 선택 트랜지스터(141)를 포함할 수 있다. 선택 트랜지스터(141)는 시냅스 소자의 동작을 제어하기 위한 트랜지스터이고, 컨덕턴스 조절 트랜지스터(142)는 시냅스 소자에서 출력하는 출력값을 가중치에 따라 출력하기 위하여 컨덕턴스 조절 트랜지스터(142)의 컨덕턴스를 가중치로 활용하기 위한 것이다.
선택 트랜지스터(141)의 제1단자는 시냅스 소자의 동작을 제어하기 위한 제1단자(110)와 연결될 수 있다. 제1단자(110)에 신호, 펄스 등이 입력되어 선택 트랜지스터(141)의 제1단자에 전달되면 선택 트랜지스터(141)가 켜지게 된다. 선택 트랜지스터(141)의 제2단자는 입력값이 입력되는 제2단자(120)와 연결되어, 선택 트랜지스터(141)가 켜진 경우 제2단자(120)를 통한 입력값이 선택 트랜지스터(141)의 제3단자로 전달될 수 있다. 선택 트랜지스터(141)의 제3단자는 컨덕턴스 조절 트랜지스터(142)의 제2단자와 연결될 수 있다. 즉, 선택 트랜지스터(141)는 제1단자(110)에 따라 on/off 되고, 선택 트랜지스터(141)가 켜진 경우, 제2단자(120)를 통한 입력값을 컨덕턴스 조절 트랜지스터(142)의 제2단자로 전달할 수 있다.
컨덕턴스 조절 트랜지스터(142)는 시냅스 소자에서 가중치를 적용한 출력값을 출력하기 위한 것으로, 컨덕턴스 조절 트랜지스터(142) 채널의 컨덕턴스를 가중치로 활용할 수 있다. 컨덕턴스 조절 트랜지스터(142)의 제1단자는 시냅스 소자의 가중치를 제어하기 위한 제4단자(170)와 연결되고, 제4단자(170)에 입력되는 값의 크기에 따라 컨덕턴스 조절 트랜지스터(142)에 형성되는 채널의 컨덕턴스가 달라질 수 있다. 예를 들어, 제4단자(170)에 큰 전압 펄스가 입력되면 컨덕턴스 조절 트랜지스터(142)의 채널 컨덕턴스의 값이 커지고, 해당 시냅스 소자는 높은 가중치를 가지는 것을 의미할 수 있다.
또한, 컨덕턴스 조절 트랜지스터(142)의 컨덕턴스를 가중치로 활용하기 위하여, 컨덕턴스 조절 트랜지스터(142)의 채널의 컨덕턴스가 선형적으로 변하는 영역에서 제4단자(170), 즉 컨덕턴스 조절 트랜지스터(142)의 제1단자가 입력되는 값을 조절하는 것일 수 있다.
컨덕턴스 조절 트랜지스터(142)의 제2단자는 선택 트랜지스터(141)의 제3단자와 연결되어 제1단자(110)로부터 입력된 입력값을 전달받고, 컨덕턴스 조절 트랜지스터(142)의 제1단자에 연결되는 제4단자(170)를 통해 입력되는 값에 따라 가중치인 컨덕턴스의 값이 결정되어, 가중치가 적용된 출력값이 컨덕턴스 조절 트랜지스터(142)의 제3단자로 출력되어, 제3단자(130)로 전달된다.
컨덕턴스 조절 트랜지스터(142)와 선택 트랜지스터(141)를 포함하는 시냅스 소자에서 가중치가 적용된 출력값이 제3단자(130)로 전달되고, 제3단자(130)는 활성화 소자(150)의 강유전체 트랜지스터(151)의 제1단자와 연결되어, 가중치가 적용된 출력값이 활성화 소자(150)로 전달될 수 있다.
가중치가 적용된 출력값에 의해 강유전체 트랜지스터(151)의 강유전체가 점차 분극이 진행되어, 강유전체 트랜지스터(151)의 채널 컨덕턴스가 증가하여 더 큰 전류가 흐르게 되고, 양극 저항성 스위치(153)에 흐르는 전류가 커짐에 따라 양극 저항성 스위치(153)는 LRS에서 HRS로 상태가 변하고, 트랜지스터(152)가 동작하여 활성화 신호를 발생시킬 수 있다.
도8은 본원의 일 실시예에 따른 뉴로모픽 시스템(100)의 회로도이다.
도8을 참조하면, 본원의 일 실시예에 따른 뉴로모픽 시스템(100)은 시냅틱 소자(140)의 동작을 제어하는 n개의 제1단자(110), 입력값이 입력되는 m 개의 제2단자(120), 입력값이 변환된 출력값이 출력되는 n개의 제3단자(130), 제1단자(110), 제2단자(120) 및 제3단자(130)와 연결되고, 입력값을 출력값으로 변환하는 mn개의 시냅틱 소자(140), 제3단자(130)와 각각 연결되는 n개의 활성화 선택 소자(160) 및 강유전체 트랜지스터(151), 트랜지스터(152) 및 양극 저항성 스위치(153)를 포함하고, 활성화 선택 소자(160)와 병렬 연결되어, 강유전체의 분극과 저항 스위칭을 이용하여 활성화 신호를 출력하는 활성화 소자(150)를 포함할 수 있다.
도8을 참조하면, 뉴로모픽 시스템(100)은 mn개의 시냅틱 소자(140)를 포함할 수 있다. 설명의 편의를 위하여 시냅틱 소자(140)는 로우 라인(R)과 컬럼 라인(C)에 따라, 즉 행과 열에 따라 구분할 수 있다. 예를 들어, 1행의 시냅틱 소자들은 도8에서 1행의 시냅틱 소자들(140-11, 140-12, ??, 140-1n)에 해당하고, i행의 시냅틱 소자들은 도8에서 i행의 시냅틱 소자들(140-i1, 140-i2, ?? , 140-in)에 해당할 수 있다. 또한, 1열의 시냅틱 소자들은 도8에서 1열의 시냅틱 소자들(140-11, 140-21, ?? , 140-m1)에 해당하고, j열의 시냅틱 소자들은 도8에서 j열의 시냅틱 소자들(140-1j, 140-2j, ??, 140-mj)에 해당할 수 있다. 마찬가지로, i행 j열의 시냅틱 소자는 도8에서 i행 j열의 시냅틱 소자(140-ij)에 해당할 수 있다. 이하에서는 행과 열에 따라 구분한 시냅틱 소자(140)들에 따라 설명한다.
도8을 참조하면, mn개의 시냅틱 소자(140) 각각은 제1단자(110), 제2단자(120), 제3단자(130)와 연결될 수 있고, i행 j열 시냅틱 소자(140-ij)는 i번째 제2단자(120), j번째 제1단자(110) 및 제3단자(130)와 연결될 수 있다. 또한, n개의 활성화 선택 소자(160) 각각은 n개의 제3단자(130)와 연결되고, n개의 활성화 선택 소자(160)는 활성화 소자(150)와 병렬로 연결될 수 있다.
뉴로모픽 시스템(100)의 mn개의 시냅틱 소자(140)의 동작과 관련하여 도8을 참조하면, 시냅틱 소자(140)에 n개의 제1단자(110)를 통해 시냅틱 소자(140)의 동작을 제어하기 위한 값이 입력되어, 동작시키고자 하는 시냅틱 소자(140)가 동작할 수 있게 된다. m개의 제2단자(120)를 통해 입력값이 입력되면, 시냅틱 소자(140) 각각으로 입력되고, 동작하는 시냅틱 소자(140)에서 출력값이 n개의 제3단자(130)를 통해 출력될 수 있다.
예를 들어, 도8에서 n개의 제1단자(110) 중에서 첫 번째 제1단자(110), 즉 1열의 시냅틱 소자들(140-11, 140-21, ?? , 140-m1)과 연결되는 제1단자(110)에만 시냅틱 소자(140)를 동작시키는 입력이 입력되고, m개의 제2단자(120)에 입력값이 입력되면, 첫 번째 제1단자(110)와 연결되는 1열의 시냅틱 소자들(140-11, 140-21, ?? , 140-m1)만 동작할 수 있다. 1열의 각 시냅틱 소자는 제2단자(120)로부터 입력된 입력값을 변환한 출력값을 1열의 시냅틱 소자와 연결되는 제3단자(130)로 출력할 수 있다.
마찬가지로, j열의 시냅틱 소자들(140-1j, 140-2j, ??, 140-mj)과 연결되는 제1단자(110)에 시냅틱 소자를 동작시키는 입력이 입력되는 경우, j열의 시냅틱 소자들(140-1j, 140-2j, ??, 140-mj)이 m개의 제2단자(120)로부터 입력된 입력값을 변환한 출력값을 j열의 시냅틱 소자들(140-1j, 140-2j, ??, 140-mj)과 연결된 제3단자(130)에 전달할 수 있다.
상기 예시에서는 하나의 열의 시냅틱 소자(140)들에 연결된 제1단자(110)에 시냅틱 소자(140)를 동작시키기 위한 입력이 입력되는 경우를 예로 들었으나, 2이상의 제1단자(110)에 시냅틱 소자(140)를 동작시키기 위한 입력이 입력될 수도 있고, 모든 제1단자(110)에 입력이 입력되지 않을 수도 있다.
본원의 일 실시예에 따른 뉴로모픽 시스템(100)의 n개의 활성화 선택 소자(160)는, 순차적으로 동작하며, n개의 제3단자(130)로부터 상기 출력값이 순차적으로 상기 활성화 소자(150)로 입력되는 것일 수 있다.
활성화 선택 소자(160)는 n개의 제3단자(130)에 전달된 출력값 중에서 활성화 소자(150)로 전달하고자 하는 출력값을 선택하여 활성화 소자(150)로 전달할 수 있고, 특정 제3단자(130)의 출력값을 활성화 소자(150)로 전달할 때 해당 출력값이 병렬 연결된 다른 제3단자(130)를 통해 역전달 되는 것을 방지할 수 있다. 예를 들면, 활성화 선택 소자(160)는 다이오드, 트랜지스터 등을 적용할 수 있다.
n개의 활성화 선택 소자(160)는 순차적으로 동작하여 n개의 제3단자(130)로부터 출력값을 순차적으로 활성화 소자(150)로 입력할 수 있다. 2이상의 출력값이 동시에 활성화 소자(150)로 입력되는 경우, 활성화 소자(150)에서 다른 열의 시냅틱 소자(140)들로부터 출력되는 출력값을 합하여 활성화 신호를 생성하는 것을 방지할 수 있다.
활성화 선택 소자(160)가 순차적으로 동작한다는 것은 기설정한 순서에 따라 활성화 선택 소자(160)가 동작하며, 동시에 두 개 이상의 활성화 선택 소자(160)가 동작하지 않고 하나의 활성화 선택 소자(160)만 동작하는 것을 의미할 수 있다. 기설정한 순서는 예시적으로 도8에서 1번, 2번 , ??, n번 활성화 선택 소자(160) 순서로 동작하고, n번 활성화 선택 소자(160) 동작 이후, 다시 1번 활성화 선택 소자(160) 순서로 동작할 수 있다.
예를 들어, 모든 제1단자(110)에 시냅틱 소자(140)를 동작시키기 위한 입력이 입력되고, 제2단자(120)를 통해 입력값이 입력되는 경우에 모든 시냅틱 소자(140)들이 동작하여 각 열의 시냅틱 소자(140)와 연결된 n개의 제3단자(130)를 통해 출력값이 전달될 수 있고, 이때 활성화 소자(150)가 순차적으로 동작하여, 각 열의 출력값이 순차적으로 활성화 소자(150)로 전달될 수 있다.
또한 본원의 일 실시예에 있어, 활성화 선택 소자(160)의 동작에 따라, n개의 제1단자(110)에 값이 입력될 수 있다. 예를 들어, j번째 활성화 소자(150)가 동작할 때 j번째 제1단자(110)에 값이 입력되어, j번째 출력값이 활성화 소자(150)에 전달되도록 할 수 있다.
또한 본원의 일 실시예에 따른 뉴로모픽 시스템(100)의 활성화 소자(150)는 활성화 선택 소자(160)의 동작에 기초하여 양극 저항성 스위치(153)를 저저항상태(LRS, Low Resistance State)로 설정하고, 강유전체를 역분극시키는 것일 수 있다. 활성화 소자(150)는 활성화 선택 소자(160)의 동작에 기초하여 양극 저항성 스위치(153)를 저저항상태로 설정하고, 강유전체를 역분극시키는 초기화를 수행하여, 이전 출력값에 의한 강유전체의 분극을 초기화시키고, 양극 저항성 스위치(153)를 LRS 상태로 설정할 수 있다. 활성화 소자(150)는 이러한 초기화 과정을 수행함으로써, 이전에 입력된 출력값에 의한 결과를 초기화하여 현재 입력되는 출력값만을 이용하여 활성화 신호를 생성하기 위한 동작을 수행할 수 있다.
이상의 활성화 선택 소자(160)의 순차 동작과 활성화 소자(150)의 초기화에 대해서 구체적으로 설명하면, 도8에서 1번 활성화 선택 소자(160)가 동작하는 경우, 1열 시냅틱 소자들(140-11, 140-21, ??, 140-m1)과 연결된 제3단자(130)에 전달되는 1열의 출력값이 활성화 소자(150)로 입력되고, 나머지 활성화 선택 소자(160)가 동작하지 않으므로, 나머지 열의 출력값은 입력되지 않는다. 1열 출력값을 이용하여 활성화 신호 출력 이후에 활성화 소자(150)는 양극 저항성 스위치(153)를 LRS로 설정하고, 강유전체를 역분극시켜 초기화 할 수 있고, 초기화 이후 2번 활성화 선택 소자(160)만 동작하여 2열 출력값을 활성화 소자(150)로 전달하여 활성화 신호를 출력한 후, 활성화 소자(150)를 초기화 할 수 있다. 이러한 과정을 3번, 4번, ??, n번 활성화 선택 소자(160) 순서로 순차적으로 동작하여, 출력값을 순차적으로 활성화 소자(150)로 입력하도록 하고, 활성화 선택 소자(160)의 동작에 기초하여 활성화 소자(150)는 초기화 과정을 수행할 수 있다. n번 활성화 선택 소자(160) 동작 이후, 다시 1번 활성화 선택 소자(160)부터 순차적으로 동작할 수 있다.
이상의 설명에서는 활성화 소자(150)에서 활성화 신호 출력 후에 활성화 소자(150) 초기화 및 다음 순서의 활성화 선택 소자(160)가 동작하는 과정을 설명하였다. 다만, 활성화 소자(150)에 입력된 출력값의 합이 임계치를 넘지 않아 활성화 신호가 출력되지 않는 경우에도 마찬가지로 활성화 소자(150) 초기화를 수행하고 다음 순서의 활성화 선택 소자(160)가 동작하도록 할 수 있다.
도8을 참조하면, 전술한 바와 같이 본원의 일 실시예에 따른 강유전체 트랜지스터(151)는, 산화물 반도체-강유전체-전극(SFM) 구조이고, 전극은 fatigue-proof 소재인 것일 수 있다. 또한, 본원의 일 실시예에 따른 산화물 반도체는 InOx, ZnOx 및 SinOx 중 적어도 어느 하나인 것일 수 있다.
도9는 본원의 일 실시예에 따른 도8의 활성화 소자(150) 및 시냅틱 소자(140)의 회로도이다.
도2에 관한 설명 중에서 강유전체 트랜지스터(151), 트랜지스터(152), 양극 저항성 스위치(153)를 포함하는 활성화 소자(150)와 선택 트랜지스터(141)를 포함하는 시냅틱 소자(140)에 대해서 설명하였고, 이하 도9의 활성화 소자(150) 또는 시냅틱 소자(140)에 대해서 설명하지 않은 내용이라 하더라도, 도2에서 설명한 내용과 공통적으로 적용할 수 있는 구성, 연결, 각 구성의 동작원리, 동작 흐름 등과 같은 내용은 도9의 활성화 소자(150) 또는 시냅틱 소자(140)에도 동일하게 적용될 수 있다.
도9(a)는 본원의 일 실시예에 따른 도8의 활성화 소자(150)를 나타낸 회로도이다.
도9(a)를 참조하면, 본원의 일 실시예에 따른 뉴로모픽 시스템(100)은, 강유전체 트랜지스터(151)의 제1단자는 n개의 활성화 선택 소자(160)와 병렬 연결되고, 강유전체 트랜지스터(151)의 제3단자는 양극 저항성 스위치(153) 및 트랜지스터(152)의 제1단자와 병렬 연결되는 것일 수 있다.
도9(a) 및 도8을 참조하면, 활성화 소자(150)의 강유전체 트랜지스터(151) 제1단자는 n개의 활성화 선택 소자(160)와 병렬 연결될 수 있다. 병렬 연결된 활성화 선택 소자(160)는 전술한 바와 같이 순차적으로 동작할 수 있고, 각각 제3단자(130)와 연결되어 출력값을 순차적으로 활성화 소자(150)의 강유전체 트랜지스터(151)의 제1단자에 인가할 수 있다. 또한 활성화 선택 소자(160)의 동작에 따라 활성화 소자(150)는 양극 저항성 스위치(153)를 LRS로 설정하고, 강유전체를 역분극시킬 수 있다.
도2에서 전술한 바와 같이, 활성화 소자(150)의 강유전체 트랜지스터(151)의 제3단자는 양극 저항성 스위치(153) 및 트랜지스터(152)의 제1단자와 병렬 연결될 수 있다. 또한, 강유전체 트랜지스터(151)의 제1단자에는 활성화 선택 소자(160)가 순차적으로 동작함에 따라 n개의 출력값이 순차적으로 입력될 수 있다. 각각의 출력값이 입력되어 강유전체를 분극시키고, 분극이 진행됨에 따라 양극 저항성 스위치(153)가 LRS에서 HRS로 상태가 변할 수 있고, 양극 저항성 스위치(153)의 상태 변화에 따라 트랜지스터(152)가 동작하여 활성화 신호를 생성할 수 있다.
즉, 도9(a)에 도시된 활성화 소자(150)는 도2에서 설명한 활성화 소자(150)와 비교할 때, 활성화 선택 소자(160)가 순차적으로 동작함에 따라 n개의 제3단자(130)에 전달된 출력값이 강유전체 트랜지스터(151)의 제1단자에 순차적으로 입력되는 점과 활성화 선택 소자(160)의 순차적 동작에 따라 활성화 소자(150)의 초기화를 수행하는 점에서 차이가 있고, 이외의 구성, 연결, 동작원리 등에 있어서 공통되는 내용은 도2에서 설명한 내용과 동일하게 적용될 수 있다.
도9(b)는 본원의 일 실시예에 따른 도8의 시냅틱 소자(140)의 회로도이다.
도9(b)를 참조하면, 본원의 일 실시예에 따른 시냅틱 소자(140)는 선택 트랜지스터(141) T2를 포함할 수 있다. 도9(b)는 도8의 i행 j열 시냅틱 소자(140-ij)를 나타내는 것으로, 선택 트랜지스터(141) T2의 제1단자는 j번째 제1단자(110)와 연결되고, 선택 트랜지스터(141)의 제2단자는 i번째 제2단자(120)와 연결되며, 선택 트랜지스터(141)의 제3단자는 j번째 제3단자(130)와 연결될 수 있다.
도10는 본원의 일 실시예에 따른 뉴로모픽 시스템(100)의 회로도이다.
도10의 뉴로모픽 시스템(100)은 도8에서 설명한 뉴로모픽 시스템(100)의 구성 및 구성간의 연결 등에 있어서 일부 공통적으로 적용될 수 있다. 따라서 이하의 도10에서 설명되지 않은 것이라고 하더라도, 도8에서 설명한 뉴로모픽 시스템(100)에 관한 것은 도10에도 동일하게 적용될 수 있다.
도10을 참조하면, 본원의 일 실시예에 따른 뉴로모픽 시스템(100)은 시냅틱 소자(140)의 가중치를 제어하기 위한 m개의 제4단자(170)를 더 포함하고, 시냅틱 소자(140)는, 각각 컨덕턴스 조절 트랜지스터(142)와 선택 트랜지스터(141)를 포함하고, 선택 트랜지스터(141)의 제1단자는 제1단자(110)와 연결되고, 선택 트랜지스터(141)의 제2단자는 제2단자(120)와 연결되고, 선택 트랜지스터(141)의 제3단자는 컨덕턴스 조절 트랜지스터(142)의 제2단자와 연결되는 것이고, 컨덕턴스 조절 트랜지스터(142)의 제1단자는 제4단자(170)와 연결되고, 컨덕턴스 조절 트랜지스터(142)의 제3단자는 제3단자(130)와 연결되는 것일 수 있다.
구체적인 시냅틱 소자(140)의 구성 및 연결에 대해서는 도11에서 후술하고, 도10에서는 시냅틱 소자(140)의 가중치를 제어하기 위한 m개의 제4단자(170)에 대해서 설명한다.
도10을 참조하면, 뉴로모픽 시스템(100)은 시냅틱 소자(140)의 가중치를 조절하기 위한 m개의 제4단자(170)를 포함할 수 있다. 제4단자(170)는 제1단자(110)와 유사하게 mn개의 시냅틱 소자(140)와 연결될 수 있다. 구체적으로, 1행 시냅틱 소자(140-11, 140-12,?? , 140-1n)들은 각각 첫 번째 제4단자(170)와 연결될 수 있고, i행 시냅틱 소자들(140-i1, 140-i2, ??, 140-in)은 각각 i번째 제4단자(170)와 연결될 수 있다. 제4단자(170)는 후술하는 바와 같이 각각의 시냅틱 소자(140)에 포함되는 컨덕턴스 조절 트랜지스터(142)의 제1단자에 연결되어 시냅틱 소자(140)의 가중치를 제어할 수 있다.
도11은 본원의 일 실시예에 따른 도10의 시냅틱 소자(140)의 회로도이다.
도11의 시냅틱 소자(140)는 도7에서 설명한 시냅틱 소자(140)의 구성 및 구성간의 연결 등에 있어서 일부 공통적으로 적용될 수 있다. 따라서 이하의 도11에서 설명되지 않은 것이라고 하더라도, 도7에서 설명한 시냅틱 소자(140)에 관한 것은 도11에도 동일하게 적용될 수 있다.
도11은 i행 j열 시냅틱 소자(140-ij)를 나타낸 것으로, 도11을 참조하면, 본원의 일 실시예에 따른 시냅틱 소자(140)는 컨덕턴스 조절 트랜지스터(142)와 선택 트랜지스터(141)를 포함할 수 있다. 선택 트랜지스터(141)의 제1단자는 j번째 제1단자(110)와 연결될 수 있고, 선택 트랜지스터(141)의 제2단자는i번째 제2단자(120)와 연결될 수 있으며, 선택 트랜지스터(141)의 제3단자는 컨덕턴스 조절 트랜지스터(142)의 제2단자와 연결된다.
도11을 참조하면, 컨덕턴스 조절 트랜지스터(142)의 제1단자는 i번째 제4단자(170)와 연결될 수 있고, 컨덕턴스 조절 트랜지스터(142)의 제3단자는 j번째 제3단자(130)와 연결될 수 있다.
도11의 시냅틱 소자(140-ij)의 선택 트랜지스터(141)는 j번째 제1단자(110)로부터 입력된 값에 따라 선택 트랜지스터(141)가 on/off될 수 있고, i번째 제2단자(120)에 입력된 입력값을 컨덕턴스 조절 트랜지스터(142)로 전달할 수 있다. 컨덕턴스 조절 트랜지스터(142)는 i번째 제4단자(170)로부터 입력된 값에 따라 가중치를 적용한 출력값을 j번째 제3단자(130)로 전달할 수 있다.
본원의 일 실시예에 따른 뉴로모픽 시스템(100)의 시냅틱 소자(140)의 가중치는 컨덕턴스 조절 트랜지스터(142)의 채널 컨턱던스에 기초하여 결정되는 것이고, 가중치는 멀티 레벨인 것일 수 있다. 시냅틱 소자(140)의 컨덕턴스 조절 트랜지스터(142)의 채널 컨덕턴스를 가중치로 활용하여, 입력값에 가중치를 곱한 출력값을 전달할 수 있다. 이때, 컨덕턴스 조절 트랜지스터(142)의 채널 컨덕턴스가 선형적으로 변하는 영역에서 제4단자(170)에 입력되는 값을 조절할 수 있고, 이로 인해 가중치가 멀티 레벨, 즉 다양한 값을 가질 수 있다.
또한, 제4단자(170)로 입력되는 값이 채널 컨덕턴스가 선형적으로 변하는 영역에서 기설정된 값을 입력하여, 가중치를 멀티 레벨로 할 수 있다.
본원의 일 실시예에 따른 뉴로모픽 시스템(100)의 제1단자(110)는, 시냅틱 소자(140)의 동작을 제어하기 위한 펄스 트레인(pulse train)을 입력 받는 것일 수 있다. 펄스 트레인은 임의의 펄스가 주기적, 지속적으로 나타나는 형태의 신호를 말한다. 제1단자(110)는 시냅틱 소자(140)의 동작을 제어하기 위한 것으로 선택 트랜지스터(141)의 제1단자(110)에 연결될 수 있다. 따라서, 제1단자(110)에 펄스 트레인이 입력되면 선택 트랜지스터(141)는 입력된 펄스 트레인에 나타난 펄스의 횟수만큼 동작할 수 있다. 단일 펄스가 제1단자(110)에 입력되는 것과 비교할 때, 펄스가 복수의 회수 n번 반복하는 펄스 트레인이 입력되면 출력값은 단일 펄스가 입력되었을 때의 출력값이 n회 반복하여 출력되므로, 결국 펄스 트레인을 통하여 시냅틱 소자(140)의 가중치를 조절할 수 있다.
전술한 본원의 설명은 예시를 위한 것이며, 본원이 속하는 기술분야의 통상의 지식을 가진 자는 본원의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본원의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본원의 범위에 포함되는 것으로 해석되어야 한다.
10: 입력 뉴련
20: 출력 뉴런
30: 가중치 소자
40: 활성화 소자
100: 뉴로모픽 시스템
110: 제1단자
120: 제2단자
130: 제3단자
140: 시냅틱 소자
141: 선택 트랜지스터
142: 컨덕턴스 조절 트랜지스터
150: 활성화 소자
151: 강유전체 트랜지스터
152: 트랜지스터
153: 양극 저항성 스위치
160: 활성화 선택 소자
170: 제4단자

Claims (13)

  1. 시냅틱 소자의 동작을 제어하는 제1단자;
    입력값이 입력되는 제2단자;
    상기 입력값이 변환된 출력값이 출력되는 제3단자;
    선택 트랜지스터를 포함하고, 상기 제1단자가 상기 선택 트랜지스터의 게이트와 연결되고, 상기 제2단자가 상기 선택 트랜지스터의 드레인 및 소스 중 어느 하나와 연결되고, 상기 제3단자가 상기 드레인 및 상기 소스 중 나머지 하나와 연결되어, 상기 제1단자의 입력에 기초하여 상기 선택 트랜지스터의 동작이 제어되고, 상기 선택 트랜지스터의 동작에 따라 상기 입력값을 가중치에 기초하여 상기 출력값으로 변환하는 상기 시냅틱 소자; 및
    강유전체 트랜지스터, 트랜지스터 및 양극 저항성 스위치를 포함하고, 상기 제3단자가 상기 강유전체 트랜지스터의 게이트와 연결되고, 상기 강유전체 트랜지스터의 드레인 및 소스 중 어느 하나가 상기 트랜지스터의 게이트 및 상기 양극 저항성 스위치의 일측과 병렬 연결되고, 상기 강유전체 트랜지스터의 상기 드레인 및 상기 소스 중 나머지 하나가 Vdd 전압 노드와 연결되고, 상기 트랜지스터의 드레인 및 소스 중 어느 하나가 접지 노드와 연결되고, 상기 트랜지스터의 상기 드레인 및 상기 소스 중 나머지 하나가 Vdd 전압 노드 및 뉴럴 네트워크 레이어와 연결되고, 상기 양극 저항성 스위치의 타측이 접지 노드와 연결되어,
    상기 강유전체 트랜지스터의 게이트에 입력되는 상기 출력값에 기초하여 상기 강유전체 트랜지스터의 분극을 진행시키고, 상기 분극에 기초하여 상기 양극 저항성 스위치를 저저항상태(LRS, Low Resistance State)에서 고저항상태(HRS, High Resistance State)로 변화시키고, 상기 양극 저항성 스위치가 상기 고저항상태이면, 상기 트랜지스터를 동작하게 하여 상기 가중치를 조절하는 활성화 신호를 출력하고, 상기 뉴럴 네트워크 레이어로 상기 활성화 신호를 전달하는 활성화 소자,
    를 포함하는 뉴로모픽 시스템.
  2. 삭제
  3. 제1항에 있어서,
    상기 활성화 신호 출력 후 상기 양극 저항성 스위치를 저저항상태(LRS, Low Resistance State)로 설정하고, 상기 강유전체를 역분극시키는 것인, 뉴로모픽 시스템.
  4. 제1항에 있어서,
    상기 강유전체 트랜지스터는,
    산화물 반도체-강유전체-전극(SFM) 구조이고, 상기 전극은 fatigue-proof 소재인 것인, 뉴로모픽 시스템.
  5. 제4항에 있어서,
    상기 산화물 반도체는
    InOx, ZnOx 및 SinOx 중 적어도 어느 하나인 것인, 뉴로모픽 시스템.
  6. 제1항에 있어서,
    상기 시냅틱 소자의 가중치를 제어하기 위한 제4단자를 더 포함하고,
    상기 시냅틱 소자는,
    컨덕턴스 조절 트랜지스터를 더 포함하고,
    상기 선택 트랜지스터의 상기 게이트는 상기 제1단자와 연결되고, 상기 선택 트랜지스터의 상기 드레인 및 상기 소스 중 어느 하나는 상기 제2단자와 연결되고, 상기 선택 트랜지스터의 상기 드레인 및 상기 소스 중 나머지 하나는 상기 컨덕턴스 조절 트랜지스터의 드레인 및 소스 중 어느 하나와 연결되는 것이고,
    상기 컨덕턴스 조절 트랜지스터의 게이트는 상기 제4단자와 연결되고, 상기 컨덕턴스 조절 트랜지스터의 상기 드레인 및 상기 소스 중 나머지 하나는 상기 제3단자와 연결되는 것인, 뉴로모픽 시스템.
  7. 1개당 m개의 시냅틱 소자와 연결되고, 상기 시냅틱 소자의 동작을 제어하는 n개의 제1단자;
    1개당 n개의 상기 시냅틱 소자와 연결되고, 입력값이 입력되는 m 개의 제2단자;
    1개당 m개의 상기 시냅틱 소자와 연결되고, 상기 입력값이 변환된 출력값이 출력되는 n개의 제3단자;
    선택 트랜지스터를 포함하고, 상기 제1단자가 상기 선택 트랜지스터의 게이트와 연결되고, 상기 제2단자가 상기 선택 트랜지스터의 드레인 및 소스 중 어느 하나와 연결되고, 상기 제3단자가 상기 선택 트랜지스터의 상기 드레인 및 상기 소스 중 나머지 하나와 연결되어, 상기 제1단자의 입력에 기초하여 상기 선택 트랜지스터의 동작이 제어되고, 상기 선택 트랜지스터의 동작에 따라 상기 입력값을 가중치에 기초하여 상기 출력값으로 변환하는 mn개의 상기 시냅틱 소자;
    상기 제3단자와 각각 연결되는 n개의 활성화 선택 소자; 및
    강유전체 트랜지스터, 트랜지스터 및 양극 저항성 스위치를 포함하고, 상기 활성화 선택 소자가 상기 강유전체 트랜지스터의 게이트와 병렬 연결되고, 상기 강유전체 트랜지스터의 드레인 및 소스 중 어느 하나가 상기 트랜지스터의 게이트 및 상기 양극 저항성 스위치의 일측과 병렬 연결되고, 상기 강유전체 트랜지스터의 상기 드레인 및 상기 소스 중 나머지 하나가 Vdd 전압 노드와 연결되고, 상기 트랜지스터의 드레인 및 소스 중 어느 하나가 접지 노드와 연결되고, 상기 트랜지스터의 상기 드레인 및 상기 소스 중 나머지 하나가 Vdd 전압 노드 및 뉴럴 네트워크 레이어와 연결되고, 상기 양극 저항성 스위치의 타측이 접지 노드와 연결되어,
    상기 활성화 선택 소자는 상기 제3단자에 전달된 상기 출력값을 상기 강유전체 트랜지스터에 선택적으로 전달하고, 상기 강유전체 트랜지스터의 게이트에 입력되는 상기 출력값에 기초하여 상기 강유전체 트랜지스터의 분극을 진행시키고, 상기 분극에 기초하여 상기 양극 저항성 스위치를 저저항상태(LRS, Low Resistance State)에서 고저항상태(HRS, High Resistance State)로 변화시키고, 상기 양극 저항성 스위치가 상기 고저항상태이면, 상기 트랜지스터를 동작하게 하여 상기 가중치를 조절하는 활성화 신호를 출력하고, 상기 뉴럴 네트워크 레이어로 상기 활성화 신호를 전달하는 활성화 소자,
    를 포함하는 뉴로모픽 시스템.
  8. 삭제
  9. 제7항에 있어서,
    상기 n개의 활성화 선택 소자는,
    순차적으로 동작하며, 상기n개의 제3단자로부터 상기 출력값이 순차적으로 상기 활성화 소자로 입력되는 것인, 뉴로모픽 시스템.
  10. 제9항에 있어서,
    상기 활성화 소자는,
    상기 활성화 선택 소자의 동작에 기초하여 상기 양극 저항성 스위치를 저저항상태(LRS, Low Resistance State)로 설정하고, 상기 강유전체를 역분극시키는 것인, 뉴로모픽 시스템.
  11. 제7항에 있어서,
    상기 강유전체 트랜지스터는,
    산화물 반도체-강유전체-전극(SFM) 구조이고, 상기 전극은 fatigue-proof 소재인 것인, 뉴로모픽 시스템.
  12. 제11항에 있어서,
    상기 산화물 반도체는
    InOx, ZnOx 및 SinOx 중 적어도 어느 하나인 것인, 뉴로모픽 시스템.
  13. 제7항에 있어서,
    상기 시냅틱 소자의 가중치를 제어하기 위한 m개의 제4단자를 더 포함하고,
    상기 시냅틱 소자는,
    각각 컨덕턴스 조절 트랜지스터를 더 포함하고,
    상기 선택 트랜지스터의 상기 게이트는 상기 제1단자와 연결되고, 상기 선택 트랜지스터의 상기 드레인 및 상기 소스 중 어느 하나는 상기 제2단자와 연결되고, 상기 선택 트랜지스터의 상기 드레인 및 상기 소스 중 나머지 하나는 상기 컨덕턴스 조절 트랜지스터의 드레인 및 소스 중 어느 하나와 연결되는 것이고,
    상기 컨덕턴스 조절 트랜지스터의 상기 게이트는 상기 제4단자와 연결되고, 상기 컨덕턴스 조절 트랜지스터의 상기 드레인 및 상기 소스 중 나머지 하나는 상기 제3단자와 연결되는 것인, 뉴로모픽 시스템.
KR1020200127006A 2020-09-29 2020-09-29 강유전체 부분 분극과 저항 스위칭을 이용한 뉴로모픽 시스템 KR102517680B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200127006A KR102517680B1 (ko) 2020-09-29 2020-09-29 강유전체 부분 분극과 저항 스위칭을 이용한 뉴로모픽 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200127006A KR102517680B1 (ko) 2020-09-29 2020-09-29 강유전체 부분 분극과 저항 스위칭을 이용한 뉴로모픽 시스템

Publications (2)

Publication Number Publication Date
KR20220043515A KR20220043515A (ko) 2022-04-05
KR102517680B1 true KR102517680B1 (ko) 2023-04-04

Family

ID=81182280

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200127006A KR102517680B1 (ko) 2020-09-29 2020-09-29 강유전체 부분 분극과 저항 스위칭을 이용한 뉴로모픽 시스템

Country Status (1)

Country Link
KR (1) KR102517680B1 (ko)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180133061A (ko) * 2017-06-05 2018-12-13 에스케이하이닉스 주식회사 강유전체 전계 효과 트랜지스터들을 가진 시냅스들을 포함하는 뉴로모픽 소자의 시냅스 어레이 및 그 동작 방법

Also Published As

Publication number Publication date
KR20220043515A (ko) 2022-04-05

Similar Documents

Publication Publication Date Title
US20230004789A1 (en) MULTI-BIT, SoC-COMPATIBLE NEUROMORPHIC WEIGHT CELL USING FERROELECTRIC FETS
Park et al. Neuromorphic speech systems using advanced ReRAM-based synapse
CN111433792B (zh) 可编程可重置人工神经网络的基于计数器的电阻处理单元
US20210150317A1 (en) Neuron circuit and artificial neural network chip
US11948618B2 (en) Non-volatile analog resistive memory cells implementing ferroelectric select transistors
US11157803B2 (en) Neuromorphic device including a synapse having a variable resistor and a transistor connected in parallel with each other
US11341403B2 (en) Synapse system of a neuromorphic device including a ferroelectric transistor
KR102221763B1 (ko) 이진 신경망에서의 저항성 메모리 기반 배치 정규화 장치
CN109255435A (zh) 具有多个突触块的神经形态设备
US20190108433A1 (en) Configurable Three-Dimensional Neural Network Array
KR102365324B1 (ko) 뉴런 하나당 다수의 시냅스들을 갖는 3차원 뉴로모픽 소자
KR20180133061A (ko) 강유전체 전계 효과 트랜지스터들을 가진 시냅스들을 포함하는 뉴로모픽 소자의 시냅스 어레이 및 그 동작 방법
Kaneko et al. Neural network based on a three-terminal ferroelectric memristor to enable on-chip pattern recognition
Weiss et al. Stdp based online learning for a current-controlled memristive synapse
US11699721B2 (en) Integrate-and-fire neuron circuit using single-gated feedback field-effect transistor
Tiotto et al. Learning to approximate functions using Nb-doped SrTiO3 memristors
KR101924694B1 (ko) 가중치 소자 및 이의 방법
KR102517680B1 (ko) 강유전체 부분 분극과 저항 스위칭을 이용한 뉴로모픽 시스템
Mulaosmanovic et al. FeFETs for neuromorphic systems
US11922298B2 (en) Neuron device using spontaneous polarization switching principle
KR102480434B1 (ko) 선형 전류-전압 특성의 시냅스 소자 및 신경망 회로
WO2024131362A1 (en) Non-volatile memory-based activation function
US20230385621A1 (en) Apparatus for implementing hardware-based dropout for artificial neural network using selector element and neural network circuit system using the same
KR20170080452A (ko) 시냅스 및 이를 포함하는 뉴로모픽 장치
KR102556818B1 (ko) 시냅스 및 이를 포함하는 뉴로모픽 장치

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant