CN110232440B - 基于铁电晶体管的脉冲神经元电路 - Google Patents

基于铁电晶体管的脉冲神经元电路 Download PDF

Info

Publication number
CN110232440B
CN110232440B CN201910500395.4A CN201910500395A CN110232440B CN 110232440 B CN110232440 B CN 110232440B CN 201910500395 A CN201910500395 A CN 201910500395A CN 110232440 B CN110232440 B CN 110232440B
Authority
CN
China
Prior art keywords
fefet
ferroelectric
pulse
ferroelectric transistor
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910500395.4A
Other languages
English (en)
Other versions
CN110232440A (zh
Inventor
黄如
陈诚
刘姝涵
黄芊芊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN201910500395.4A priority Critical patent/CN110232440B/zh
Publication of CN110232440A publication Critical patent/CN110232440A/zh
Application granted granted Critical
Publication of CN110232440B publication Critical patent/CN110232440B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Evolutionary Computation (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Linguistics (AREA)
  • General Physics & Mathematics (AREA)
  • Artificial Intelligence (AREA)
  • Software Systems (AREA)
  • Neurology (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提出了一种基于铁电晶体管的脉冲神经元电路，属于神经形态计算中脉冲神经元技术领域。该电路包括铁电晶体管FeFET和电阻；通过增强铁电晶体管FeFET的铁电材料的极化退化特性形成铁电晶体管L‑FeFET，该L‑FeFET用于模拟生物神经元的积累和泄露特性，从突触传递过来的电压脉冲信号施加在L‑FeFET的栅上，L‑FeFET的源端与GND相连，L‑FeFET的漏端连接于电阻的一端；电阻的另一端与固定的电源电压相连，电阻用于与L‑FeFET分压产生神经元的电压脉冲输出。本发明与基于传统MOSFET的实现方式相比，可以显著降低硬件开销；具有较强的驱动能力，有利于大规模的高度互联的脉冲神经网络的硬件实现。

Description

基于铁电晶体管的脉冲神经元电路
技术领域
本发明涉及神经形态计算中脉冲神经元的物理实现方式，具体涉及一种基于铁电晶体管的脉冲神经元电路。
背景技术
随着信息技术的蓬勃发展，人类社会已经步入“数据爆炸”的时代，每年指数式增长的数据量为数据的处理和计算带来了空前的压力。传统冯诺依曼计算架构由于其存算分离的架构特点，数据在存储单元和计算单元之间的传输将引起大量的功耗和能耗的浪费，在如今信息社会乃至智能社会伴随庞大数据量的背景下，这一问题将变得越来越严重。
研究者们受人脑运算模式启发，提出了神经网络(Neural Network)计算架构，以神经元-突触-神经元的连接方式为基础，构建存算一体、高度并行的分布式计算网络，在提高了对复杂数据的处理效率的同时可避免传统冯诺依曼计算架构中“内存墙”引起的功耗和能耗问题。经典的人工神经网络(Artificial Neural Network)中，神经元的功能被抽象为一种数值计算：先加和输入的数据，再通过激活函数得到输出的激活值。目前，人工神经网络在图像识别、自然语言处理、自动驾驶等应用中已表现出超越传统通用计算单元的计算效率，然而与人脑相比，仍存在学习训练周期长、计算硬件开销较大等问题。神经形态计算(Neuromorphic Computing)在神经网络计算架构的基础上进一步模拟人脑，以脉冲形式表达和传递信息，所构建的脉冲神经网络(Spiking Neural Network)具有异步、事件驱动的特性，可进一步缩小机器智能与人脑智能之间的差距，具有能效高、学习速度快、泛化能力强等优势。
与人工神经网络中的神经元不同，脉冲神经元负责整合输入的脉冲信号并输出新的脉冲信号来传递信息，其工作形式模拟生物神经元，对信号的处理过程体现在膜电位(Vmem)的变化上。脉冲神经元的基本功能可以抽象为带泄漏的积累发放(Leaky Integrate-and-Fire,LIF)，同时其也是神经形态计算中应用最广泛的仿生脉冲神经元模型。LIF模型将神经元膜电位的变化分为两个过程描述：人为设置一个膜电位阈值，当膜电位低于阈值时，脉冲神经元体现出带泄漏的积累功能，并可用一个一阶微分方程描述；一旦膜电位高于阈值，脉冲神经元随即发放脉冲并将膜电位重置。
神经形态计算最终要实现网络整体的硬件化，才能完全摆脱“内存墙”瓶颈的限制。目前，神经形态计算的硬件实现上，已经有许多研究机构和企业研发出了多款神经形态芯片，然而在现有的神经形态计算的硬件化方案中，网络的基本单元——脉冲神经元依然主要基于传统CMOS电路搭建，对脉冲神经元功能的模拟往往依赖由数个MOSFET器件以及电容构成的电路模块，存在硬件开销较大、电路能耗较高等问题，不利于高密度、大规模集成，并可能使网络失去架构层面带来的原本的功耗和能耗优势。
发明内容
针对以上现有技术中存在的问题，本发明提出了一种基于铁电晶体管的脉冲神经元电路；与基于传统MOSFET的实现方式相比，本发明可以显著降低硬件开销；通过铁电晶体管完成对输出负载的充放电过程，具有较强的驱动能力，有利于大规模的高度互联的脉冲神经网络的硬件实现。
本发明的目的在于提出一种基于铁电晶体管的脉冲神经元电路。
本发明脉冲神经元电路包括：铁电晶体管FeFET和电阻；通过增强铁电晶体管FeFET的铁电材料的极化退化特性形成铁电晶体管L-FeFET，L-FeFET用于模拟生物神经元的积累和泄露特性，从突触传递过来的电压脉冲信号施加在L-FeFET的栅上，源端与GND相连，漏端连接于电阻的一端；电阻用于与L-FeFET分压产生神经元的电压脉冲输出，一端与固定的电源电压相连，另一端与L-FeFET的漏端相连，并作为神经元电路的输出端产生电压脉冲。
本发明的脉冲神经元电路所使用的铁电晶体管L-FeFET具有以下特性：在施加栅电压脉冲时表现出明显的积累作用，即通过在栅上施加电压脉冲，可以调节L-FeFET器件的阈值电压，体现积累特性；而在没有栅电压脉冲时表现出积累状态的退化，即铁电极化强度的退化，体现泄漏特性；本发明的脉冲神经元电路所使用的L-FeFET可以是采用钙钛矿型铁电(PZT,BFO，SBT)、铁电聚合物(P(VDF-TrFE))等传统铁电材料或HfO2掺Zr(HZO)、HfO2掺Al(HfAlO)、HfO2掺Si、HfO2掺Y等HfO2掺杂型铁电材料的，可以是基于MFMIS、MFIS、MFS等结构的，具有上述典型特性的任意一种L-FeFET器件。
本发明的基于铁电晶体管L-FeFET的脉冲神经元电路的有益效果及相应原理：
1、本发明铁电晶体管L-FeFET的脉冲神经元电路利用输入的栅电压脉冲会导致铁电极化翻转，并且不断积累的特点，实现了生物神经元积累整合输入刺激然后发放脉冲的功能。
2、本发明的基于铁电晶体管L-FeFET的脉冲神经元电路利用L-FeFET在没有输入脉冲的时候积累的铁电极化状态退化的特点，可以良好地模拟生物神经元的leaky特性。
3、本发明的基于铁电晶体管L-FeFET的脉冲神经元电路利用经过一段没有任何脉冲输入的时间，器件从较低VTH的状态重新回到VTH较高的状态的特点，可以实现自重置连续发放的功能。
4、本发明的基于铁电晶体管L-FeFET的脉冲神经元电路利用铁电极化的积累与退化特性，只需要一个L-FeFET加一个电阻即可模拟生物神经元基本的LIF功能，与基于传统MOSFET的脉冲神经元电路中需要至少一个电容加六个晶体管的实现方式，大幅降低了脉冲神经元的硬件开销，无电容的设计可同时实现能耗的降低。
附图说明
图1为本发明基于铁电晶体管L-FeFET的脉冲神经元电路的一个实施例的示意图。
具体实施方式
下面结合附图，通过具体实施例，进一步阐述本发明。
本实施例采用Hf0.5Zr0.5O2铁电材料的铁电晶体管FeFET，此时，铁电材料的自发极化将在MOSFET的栅氧化层上感应出额外的电荷，导致器件沟道电导改变，使得器件沟道电流变化。铁电极化电荷在MOSFET栅氧化层上感应出的电荷亦可等效为一个额外的栅电压，反映到整个FeFET上则可以体现为器件阈值电压的变化。
选择金属栅电极和金属中间栅之间的铁电材料Hf0.5Zr0.5O2厚度为3nm-10nm之间，退火温度400℃-500℃之间进行高温退火，实现增强铁电晶体管FeFET的铁电材料的极化退化特性，形成铁电晶体管L-FeFET。
如图1所示，本实施例基于铁电晶体管L-FeFET实现脉冲神经元电路，包括铁电晶体管L-FeFET和电阻R；其中，L-FeFET用于模拟生物神经元的积累和泄露特性，从突触传递过来的电压脉冲信号VIN施加在L-FeFET的栅上，源端与GND相连，漏端连接于电阻R的一端；电阻R用于与L-FeFET分压产生神经元的电压脉冲输出，一端与电源电压VDD相连，另一端与L-FeFET的漏端相连，并作为神经元电路的输出端VOUT产生电压脉冲。
以本实施例说明本发明的有益效果：
1、初始状态下，L-FeFET拥有较高的VTH，因此当接收到栅电压脉冲时，器件无法充分导通，沟道电导依然较小，导致VOUT无法被有效下拉，没有脉冲输出。与此同时，输入的栅电压脉冲会导致铁电极化翻转，并且不断积累。随着栅电压脉冲的不断输入，铁电极化翻转的不断积累导致器件的VTH变得越来越低。当L-FeFET的VTH足够低时，输入的电压脉冲将使器件充分导通，因此VOUT将随着电压脉冲的输入而下降，接着回到高电平，形成脉冲输出；综上所述，本发明的基于新型铁电晶体管L-FeFET的脉冲神经元电路利用输入的栅电压脉冲会导致铁电极化翻转，并且不断积累的特点，实现了生物神经元积累整合输入刺激然后发放脉冲的功能。
2、同样个数输入脉冲，在连续输入的情况下可以引起L-FeFET脉冲神经元发放，而在插入一段时间间隔后，神经元无法发放。由于针对器件铁电层的独特设计使得铁电极化强度的退化加速，在输入电压脉冲的时间间隔中，L-FeFET脉冲神经元可体现出明显的leaky特性；综上所述，本发明的基于新型铁电晶体管L-FeFET的脉冲神经元电路利用L-FeFET在没有输入脉冲的时候积累的铁电极化状态退化的特点，可以良好地模拟生物神经元的leaky特性。
3、在一次脉冲发放之后，L-FeFET需要经过一段没有任何脉冲输入的时间使其原本积累的铁电极化状态退化，器件从较低VTH的状态重新回到VTH较高的状态，再接收脉冲刺激，开始新一轮的对输入电压脉冲的积累整合以及发放；综上所述，本发明的基于新型铁电晶体管L-FeFET的脉冲神经元电路利用经过一段没有任何脉冲输入的时间，器件从较低VTH的状态重新回到VTH较高的状态的特点，可以实现自重置连续发放的功能。
4、输入的栅电压脉冲会导致铁电极化翻转，并且不断积累，达到阈值后形成脉冲输出，模拟生物神经元的积累、发放功能；在没有输入脉冲的时候积累的铁电极化状态退化，体现了L-FeFET脉冲神经元同样可以良好地模拟生物神经元的leaky特性；综上所述，本发明的基于新型铁电晶体管L-FeFET的脉冲神经元电路利用铁电极化的积累与退化特性，只需要一个L-FeFET加一个电阻即可模拟生物神经元基本的LIF功能，与基于传统MOSFET的脉冲神经元电路中需要至少一个电容加六个晶体管的实现方式，大幅降低了脉冲神经元的硬件开销，无电容的设计可同时实现能耗的降低。
最后需要注意的是，公布实施例的目的在于帮助进一步理解本发明，但是本领域的技术人员可以理解：在不脱离本发明及所附的权利要求的精神和范围内，各种替换和修改都是可能的。因此，本发明不应局限于实施例所公开的内容，本发明要求保护的范围以权利要求书界定的范围为准。

Claims (4)

1.一种基于铁电晶体管的脉冲神经元电路，其特征在于，包括铁电晶体管FeFET和电阻；通过增强铁电晶体管FeFET的铁电材料的极化退化特性形成铁电晶体管L-FeFET，该L-FeFET用于模拟生物神经元的积累和泄露特性，从突触传递过来的电压脉冲信号施加在L-FeFET的栅上，L-FeFET的源端与GND相连，L-FeFET的漏端连接于电阻的一端；电阻的另一端与固定的电源电压相连，电阻用于与L-FeFET分压产生神经元的电压脉冲输出。
2.如权利要求1所述的基于铁电晶体管的脉冲神经元电路，其特征在于，所述FeFET器件的铁电材料采用钙钛矿型铁电、铁电聚合物，或HfO2掺Zr、HfO2掺Al、HfO2掺Si、HfO2掺Y。
3.如权利要求1所述的基于铁电晶体管的脉冲神经元电路，其特征在于，所述铁电晶体管FeFET的铁电材料的厚度范围3nm-10nm。
4.如权利要求3所述的基于铁电晶体管的脉冲神经元电路，其特征在于，通过对铁电晶体管FeFET进行高温退火处理实现铁电晶体管FeFET的铁电材料的极化退化特性，所述高温退火的温度范围400℃-500℃。
CN201910500395.4A 2019-06-11 2019-06-11 基于铁电晶体管的脉冲神经元电路 Active CN110232440B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910500395.4A CN110232440B (zh) 2019-06-11 2019-06-11 基于铁电晶体管的脉冲神经元电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910500395.4A CN110232440B (zh) 2019-06-11 2019-06-11 基于铁电晶体管的脉冲神经元电路

Publications (2)

Publication Number Publication Date
CN110232440A CN110232440A (zh) 2019-09-13
CN110232440B true CN110232440B (zh) 2021-06-04

Family

ID=67858759

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910500395.4A Active CN110232440B (zh) 2019-06-11 2019-06-11 基于铁电晶体管的脉冲神经元电路

Country Status (1)

Country Link
CN (1) CN110232440B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111291877B (zh) * 2020-02-26 2022-05-20 北京大学 基于铁电晶体管FeFET的侧抑制神经元电路
CN111598229A (zh) * 2020-05-11 2020-08-28 中国科学院微电子研究所 一种神经元电路、基于神经网络的集成电路和电子设备
CN111898329B (zh) * 2020-07-10 2022-04-26 北京大学 基于铁电晶体管FeFET的卷积计算方法
CN112381217B (zh) * 2020-11-06 2022-05-20 北京大学 一种实现突触具备兴奋和抑制功能的方法
CN112434802B (zh) * 2020-11-06 2022-05-20 北京大学 一种实现基于铁电晶体管的自适应随机脉冲神经元的方法
CN113177637B (zh) * 2021-04-08 2024-01-30 西安电子科技大学 一种神经元模拟装置及其控制方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1265254A2 (en) * 2001-06-06 2002-12-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device
CN102265392A (zh) * 2009-02-24 2011-11-30 松下电器产业株式会社 半导体存储单元及其制造方法以及半导体存储装置
CN106910773A (zh) * 2017-02-21 2017-06-30 南京大学 多栅极神经元晶体管及其制备方法和构成的神经网络
CN108880529A (zh) * 2018-06-08 2018-11-23 北京大学 基于隧穿场效应晶体管的脉冲神经元电路
CN108986856A (zh) * 2017-06-05 2018-12-11 爱思开海力士有限公司 包括突触的神经形态器件的突触阵列及其操作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI625681B (zh) * 2017-05-11 2018-06-01 國立交通大學 神經網路處理系統
KR20180133073A (ko) * 2017-06-05 2018-12-13 에스케이하이닉스 주식회사 다수의 강유전체 전계 효과 트랜지스터들을 가진 시냅스를 포함하는 뉴로모픽 소자의 시냅스 어레이

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1265254A2 (en) * 2001-06-06 2002-12-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device
CN102265392A (zh) * 2009-02-24 2011-11-30 松下电器产业株式会社 半导体存储单元及其制造方法以及半导体存储装置
CN106910773A (zh) * 2017-02-21 2017-06-30 南京大学 多栅极神经元晶体管及其制备方法和构成的神经网络
CN108986856A (zh) * 2017-06-05 2018-12-11 爱思开海力士有限公司 包括突触的神经形态器件的突触阵列及其操作方法
CN108880529A (zh) * 2018-06-08 2018-11-23 北京大学 基于隧穿场效应晶体管的脉冲神经元电路

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
Ferroelectric Artificial Synapses for Recognition of a Multishaded Image;Yukihiro Kaneko 等;《 IEEE Transactions on Electron Devices》;20140708;第61卷(第8期);2827-2833 *
Ferroelectric Neuron Integrated Circuits Using SrBi2Ta2O9-Gate FET’s and CMOS Schmitt-Trigger Oscillators;Sung-Min Yoon 等;《 IEEE Transactions on Electron Devices》;20000831;第47卷(第8期);1630-1635 *
微纳集成电路和新型混合集成技术;曾晓洋 等;《中国科学：信息科学》;20160820;第46卷(第8期);1108-1135 *
铁电薄膜材料的物理特性及其应用;曹海霞;《物理教师》;20120805;第33卷(第8期);61-63 *

Also Published As

Publication number Publication date
CN110232440A (zh) 2019-09-13

Similar Documents

Publication Publication Date Title
CN110232440B (zh) 基于铁电晶体管的脉冲神经元电路
CN110309908B (zh) 基于铁电晶体管的FeFET-CMOS混合脉冲神经元电路
CN108985447B (zh) 一种硬件脉冲神经网络系统
CN111291877B (zh) 基于铁电晶体管FeFET的侧抑制神经元电路
Kaneko et al. Ferroelectric artificial synapses for recognition of a multishaded image
Chua et al. Autonomous cellular neural networks: a unified paradigm for pattern formation and active wave propagation
US8965821B2 (en) Learning method of neural network circuit
US20150178619A1 (en) Neural network circuit and learning method thereof
CN108880529B (zh) 基于隧穿场效应晶体管的脉冲神经元电路
US10366326B2 (en) Unit having an artificial neuron and a memristor
KR20140141778A (ko) Stdp 동작을 위한 시냅스 회로 및 시냅스 회로를 포함하는 뉴로모픽 시스템
CN111898329B (zh) 基于铁电晶体管FeFET的卷积计算方法
Kaneko et al. Neural network based on a three-terminal ferroelectric memristor to enable on-chip pattern recognition
CN112434802B (zh) 一种实现基于铁电晶体管的自适应随机脉冲神经元的方法
CN113903378B (zh) 一种基于铁电晶体管的延时调制方法
Sowparna et al. A proposal of energy efficient ferroelectric PDSOI LIF neuron for spiking neural network applications
CN112381217B (zh) 一种实现突触具备兴奋和抑制功能的方法
CN112396176B (zh) 一种硬件神经网络批归一化系统
CN113962373A (zh) 一种实现兼具突触和神经元功能的神经形态器件的方法
CN113110040A (zh) 一种基于stdp学习规则的突触电路
Liu et al. Low-hardware-cost SNN employing FeFet-based neurons with tunable leaky effect
CN110766149A (zh) 放电速率依赖可塑性结构及实现方法
Rajakumari et al. 1T FDSOI Based LIF Neuron Without Reset Circuitry: A proposal and Investigation
CN113177637B (zh) 一种神经元模拟装置及其控制方法
CN114093397A (zh) 一种抑制铁电晶体管FeFET写涨落的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant