CN108880529A - 基于隧穿场效应晶体管的脉冲神经元电路 - Google Patents

基于隧穿场效应晶体管的脉冲神经元电路 Download PDF

Info

Publication number
CN108880529A
CN108880529A CN201810584552.XA CN201810584552A CN108880529A CN 108880529 A CN108880529 A CN 108880529A CN 201810584552 A CN201810584552 A CN 201810584552A CN 108880529 A CN108880529 A CN 108880529A
Authority
CN
China
Prior art keywords
phase inverter
effect transistor
capacitor
spiking neuron
tfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810584552.XA
Other languages
English (en)
Other versions
CN108880529B (zh
Inventor
黄如
陈诚
黄芊芊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN201810584552.XA priority Critical patent/CN108880529B/zh
Publication of CN108880529A publication Critical patent/CN108880529A/zh
Application granted granted Critical
Publication of CN108880529B publication Critical patent/CN108880529B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/061—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using biological neurons, e.g. biological neurons connected to an integrated circuit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Molecular Biology (AREA)
  • Neurology (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • General Health & Medical Sciences (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • General Physics & Mathematics (AREA)
  • Computational Linguistics (AREA)
  • Artificial Intelligence (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Logic Circuits (AREA)

Abstract

本发明提出了一种基于隧穿场效应晶体管的脉冲神经元电路，属于神经形态计算中脉冲神经元技术领域。该电路包括电容、泄漏与重置管、正反馈管、两级串联的反相器；其中，电容用于模拟生物神经元的细胞膜电容，积累由输入的突触后电流带来的电荷；泄漏与重置管是一个N型TFET器件，为电容上积累的电荷提供泄漏与重置通路；正反馈管是一个P型TFET器件，在第一级反相器的输入接近其逻辑阈值电平时为电容补充电荷；两级串联的反相器由互补TFET构成，起到放大输入端电压变化的作用。本发明与基于传统MOSFET的实现方式相比，具有更低的硬件开销，并且能够有效降低电路每发放一次脉冲的短路能量消耗，使得电路拥有更高的能效。

Description

基于隧穿场效应晶体管的脉冲神经元电路
技术领域
本发明涉及神经形态计算中脉冲神经元的物理实现方式，具体涉及一种基于隧穿场效应晶体管的脉冲神经元电路。
背景技术
当今社会正处于数据爆炸和人工智能时代，数据的处理和计算面临巨大挑战。传统冯诺依曼计算架构受摩尔定律发展放缓以及自身内存墙瓶颈的限制，计算能力的提升趋于饱和并且智能程度较低，越来越无法满足海量数据处理和智能任务需求，需要其他解决方案。受大脑的启发，神经网络计算架构应运而生。近年来以深度神经网络为代表的人工神经网络已在图像识别等感知智能领域获得巨大成功，然而与人脑相比还是存在差距，存在学习训练周期长，计算开销较高等问题。基于脉冲神经网络的神经形态计算可以进一步弥合机器智能与人脑智能的差距，这种网络中神经元通过模拟生物神经元动作电位的发放以脉冲的形式传递信息，具有能效高、学习速度快、泛化能力强等优势。
目前在神经形态计算中，人们最常用带泄漏的积累释放(Leakyintegrate-and-fire)模型来描述脉冲神经元的行为，即人为设置一个膜电位阈值，当膜电位低于阈值时，脉冲神经元体现出带泄漏的积累功能，并可用一个一阶微分方程描述；一旦膜电位高于阈值，脉冲神经元随即发放脉冲并将膜电位重置。在过去的三十年中，人们利用MOSFET在硬件上已经实现了基于此模型的脉冲神经元电路，并取得了广泛的应用。然而，基于MOSFET的脉冲神经元电路的短路能耗常常很大，导致电路的能效不高，有违神经形态计算的初衷；一些已有报道的可降低电路短路能耗的方案则往往需要引入额外的硬件开销。此外，在不引入额外硬件开销的条件下，基于MOSFET的脉冲神经元电路的功能比较单一，例如相对不应期等高级的生物神经元功能往往无法实现，可能会影响整个脉冲神经网络仿脑功能的实现。
发明内容
针对以上现有技术中存在的问题，本发明提出了一种基于隧穿场效应晶体管的脉冲神经元电路；与基于传统MOSFET的实现方式相比，本发明的基于隧穿场效应晶体管的脉冲神经元电路具有更低的硬件开销，并且能够有效降低电路每发放一次脉冲的短路能量消耗，使得电路拥有更高的能效；此外，在不增加额外的硬件开销的情况下，本发明的基于隧穿场效应晶体管的脉冲神经元电路可以表现出与生物神经元类似的后超极化现象，实现生物神经元中相对不应期的功能。
本发明的目的在于提出一种基于隧穿场效应晶体管的脉冲神经元电路。
本发明的基于隧穿场效应晶体管的脉冲神经元电路包括：电容、泄漏与重置管、正反馈管、两级串联的反相器；其中，电容用于模拟生物神经元的细胞膜电容，积累由输入的突触后电流带来的电荷，电容的两端分别连接于第一级反相器的输入端与固定的静息电压；泄漏与重置管是一个N型TFET器件，为电容上积累的电荷提供泄漏与重置通路，该N型TFET器件的栅端与第二级反相器的输出端相连，漏端与第一级反相器的输入端相连，源端连接于固定的静息电压；正反馈管是一个P型TFET器件，在第一级反相器的输入接近其逻辑阈值电平时为电容补充电荷，该P型TFET器件的栅端与第一级反相器的输出端相连，漏端与第一级反相器的输入端相连，源端连接于固定的电源电压；两级串联的反相器由两组互补TFET构成，起到放大输入端电压变化的作用，脉冲生成于其输出端，其中互补TFET的N型TFET的源端与GND相连，互补TFET的P型TFET的源端与电源电压VDD相连。
本发明的脉冲神经元电路所使用的隧穿场效应晶体管具有TFET典型的电流电压和电容电压特性：在转移特性上具有双极效应；在输出特性上，正漏源电压VDS条件下表现出非线性开启特点，负源漏电压VDS下表现为正向pin电流特性；在电容特性上表现出栅漏电容CGD远大于栅源电容CGS的特点。本发明的脉冲神经元电路所使用的隧穿场效应晶体管可以是基于平面管、绝缘体上硅(SOI)、绝缘体上锗(GOI)、双栅、三栅、纳米线等结构的，可以是采用VI族单质半导体材料或II-VI、III-V、IV-IV族之一的二元或三元化合物半导体材料的，具有上述典型的电流电压和电容电压特性的任意一种TFET器件。
本发明的基于隧穿场效应晶体管的脉冲神经元电路的有益效果及相应原理：
1、本发明的基于隧穿场效应晶体管的脉冲神经元电路利用TFET的双极效应将脉冲神经元电路的泄漏通路与重置通路整合在一个管子上，与基于传统MOSFET的脉冲神经元电路中需要两个管子分别实现泄漏通路与重置通路的方式相比，节约了一个管子的硬件开销。
2、本发明的基于隧穿场效应晶体管的脉冲神经元电路利用TFET短路电流较小及输出非线性开启的特点，与基于传统MOSFET的脉冲神经元电路相比有效降低了每发放一次脉冲的短路能量消耗，拥有更高的能效。
3、本发明的基于隧穿场效应晶体管的脉冲神经元电路利用TFET栅漏电容CGD较大和负漏源电压VDS下存在正向pin电流的特点，可以表现出与生物神经元类似的后超极化现象，实现生物神经元中相对不应期的功能。
附图说明
图1为本发明的基于隧穿场效应晶体管的脉冲神经元电路的一个实施例的示意图；
具体实施方式
下面结合附图，通过具体实施例，进一步阐述本发明。
如图1所示，本实施例基于硅基CMOS兼容工艺下的隧穿场效应晶体管实现脉冲神经元电路，包括电容Cmem、泄漏与重置管M1、正反馈管M2、两级串联的反相器M3-M6；其中，电容Cmem用于模拟生物神经元的细胞膜电容，积累由输入的突触后电流(PSC)带来的电荷，其两端分别连接于第一级反相器的输入端Vmem与固定的静息电压Vrest，此固定的静息电压Vrest稍高于GND但小于第一级反相器的逻辑阈值电平；泄漏与重置管M1是一个N型SiTFET器件，为电容上积累的电荷提供泄漏与重置通路，其栅端与第二级反相器的输出端Vspk相连，漏端与第一级反相器的输入端Vmem相连，源端连接于固定的静息电压Vrest；正反馈管M2是一个P型SiTFET器件，在第一级反相器的输入接近其逻辑阈值电平时为电容Cmem补充电荷，其栅端与第一级反相器的输出端相连，漏端与第一级反相器的输入端Vmem相连，源端连接于固定的电源电压VDD；两级串联的反相器由互补的SiTFETM3-M6构成，其输入和输出端分别为Vmem和Vspk，起到放大输入端电压Vmem变化的作用，脉冲生成于其输出端Vspk，其中N型SiTFETM3和M5的源端与GND相连，P型SiTFETM4和M6的源端与电源电压VDD相连。
以本实施例说明本发明的有益效果：
1、当没有PSC输入时，电容Cmem上没有净电荷积累，Vmem等于静息电压Vrest，Vspk等于GND，此时M1管VGS为负，VDS为零，M1管处于双极电流的偏置条件下；当有PSC输入时，电荷在电容Cmem上积累，导致Vmem升高；如果输入的PSC较小，Vmem达不到第一级反相器的逻辑阈值电平，电容Cmem上积累的电荷将以双极电流的形式从M1管流出，Vmem逐渐回到Vrest，此时M1管起到泄漏通路的作用；如果输入的PSC较大，Vmem升高并达到第一级反相器的逻辑阈值电平，此时Vmem的变化将被由两级反相器M3-M6组成的放大电路放大从而输出端电压Vspk迅速上升，此时M1管VGS变为正，M1管正常导通，电容Cmem上的电荷被M1管快速泄放，Vmem迅速下降被重置，导致输出端电压Vspk随之下降回到GND，形成完整的脉冲；综上所述，本发明的基于隧穿场效应晶体管的脉冲神经元电路利用TFET的双极效应将脉冲神经元电路的泄漏通路与重置通路整合在一个管子上，与基于传统MOSFET的脉冲神经元电路中需要两个管子分别实现泄漏通路与重置通路的方式相比，节约了一个管子的硬件开销。
2、当Vmem处于接近第一级反相器的逻辑阈值电平时，第一级反相器的M3和M4管均处于一定程度地开启状态，导致从VDD到GND的短路通路存在；相比于MOSFET，TFET的开态电流相对较小，因此从VDD流向GND的短路电流也较小；另一方面，由于TFET在正漏源电压VDS下具有明显的非线性开启现象，其反相器的电压转移特性相对MOSFET反相器更缓，在本发明的脉冲神经元电路中增强了M2管为电容Cmem补充电荷的效果，使Vmem更快的远离第一级反相器的逻辑阈值电平，也就减少了第一级反相器处于短路状态的时间；综上所述，本发明的基于隧穿场效应晶体管的脉冲神经元电路利用TFET短路电流较小及输出非线性开启的特点，与基于传统MOSFET的脉冲神经元电路相比有效降低了每发放一次脉冲的短路能量消耗，拥有更高的能效。
3、由于TFET具有较大的栅漏电容CGD，输出端电压Vspk的下降可以通过这个较大的米勒电容耦合到Vmem上，使Vmem在被重置到静息电压Vrest后进一步下降，即产生与生物神经元中动作电位发放之后出现的后超极化现象类似的过冲现象；过冲发生后，M1管的漏源电压VDS为负，此时M1管的正向pin电流将对电容Cmem充电，使Vmem逐渐恢复到静息电压Vrest，对应生物神经元中细胞膜后超极化电位逐渐恢复静息电位的过程；综上所述，本发明的基于隧穿场效应晶体管的脉冲神经元电路可表现出与生物神经元类似的后超极化现象，实现生物神经元中相对不应期的功能，即在神经元发放脉冲之后的一段时间内，需要一个更强的刺激才能使其再次发放脉冲。
最后需要注意的是，公布实施例的目的在于帮助进一步理解本发明，但是本领域的技术人员可以理解：在不脱离本发明及所附的权利要求的精神和范围内，各种替换和修改都是可能的。因此，本发明不应局限于实施例所公开的内容，本发明要求保护的范围以权利要求书界定的范围为准。

Claims (5)

1.一种基于隧穿场效应晶体管的脉冲神经元电路，其特征在于，该电路包括电容、泄漏与重置管、正反馈管和两级串联的反相器；其中，电容两端分别连接于第一级反相器的输入端与固定的静息电压；泄漏与重置管是一个N型TFET器件，N型TFET器件的栅端与第二级反相器的输出端相连，N型TFET器件的漏端与第一级反相器的输入端相连，N型TFET器件的源端连接于固定的静息电压；正反馈管是一个P型TFET器件，P型TFET器件的栅端与第一级反相器的输出端相连，P型TFET器件的漏端与第一级反相器的输入端相连，P型TFET器件的源端连接于固定的电源电压；两级串联的反相器由两组互补TFET构成。
2.如权利要求1所述的隧穿场效应晶体管的脉冲神经元电路，其特征在于，电容用于模拟生物神经元的细胞膜电容，积累由输入的突触后电流带来的电荷。
3.如权利要求1所述的隧穿场效应晶体管的脉冲神经元电路，其特征在于，两级串联的反相器起到放大输入端电压变化的作用，脉冲生成于其输出端，互补TFET中的N型TFET的源端与GND相连，互补TFET中的P型TFET的源端与电源电压VDD相连。
4.如权利要求1所述的隧穿场效应晶体管的脉冲神经元电路，其特征在于，所述TFET器件基于平面管、绝缘体上硅、绝缘体上锗、双栅、三栅或纳米线结构。
5.如权利要求4所述的隧穿场效应晶体管的脉冲神经元电路，其特征在于，所述TFET器件采用VI族单质半导体材料或II-VI、III-V、IV-IV族之一的二元或三元化合物半导体材料。
CN201810584552.XA 2018-06-08 2018-06-08 基于隧穿场效应晶体管的脉冲神经元电路 Active CN108880529B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810584552.XA CN108880529B (zh) 2018-06-08 2018-06-08 基于隧穿场效应晶体管的脉冲神经元电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810584552.XA CN108880529B (zh) 2018-06-08 2018-06-08 基于隧穿场效应晶体管的脉冲神经元电路

Publications (2)

Publication Number Publication Date
CN108880529A true CN108880529A (zh) 2018-11-23
CN108880529B CN108880529B (zh) 2020-04-03

Family

ID=64338551

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810584552.XA Active CN108880529B (zh) 2018-06-08 2018-06-08 基于隧穿场效应晶体管的脉冲神经元电路

Country Status (1)

Country Link
CN (1) CN108880529B (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110210613A (zh) * 2019-05-23 2019-09-06 华中科技大学 一种基于强化学习的脉冲神经网络模拟电路
CN110232440A (zh) * 2019-06-11 2019-09-13 北京大学 基于铁电晶体管的脉冲神经元电路
CN110309908A (zh) * 2019-06-11 2019-10-08 北京大学 基于铁电晶体管的FeFET-CMOS混合脉冲神经元
CN111291877A (zh) * 2020-02-26 2020-06-16 北京大学 基于铁电晶体管FeFET的侧抑制神经元电路
CN111709521A (zh) * 2020-06-28 2020-09-25 南京大学 基于可调同质结场效应器件的人工突触电路及实现方法
CN111883540A (zh) * 2020-06-24 2020-11-03 北京大学 一种三端铁电隧穿结存储器及其制备方法和逻辑电路控制方法
CN112418414A (zh) * 2019-08-22 2021-02-26 高丽大学校产学协力团 利用单栅极的反馈电场效电子器件的整合放电神经元电路
CN112468134A (zh) * 2020-10-23 2021-03-09 北京大学（天津滨海）新一代信息技术研究院 一种逻辑电路的生成方法、生成装置、门电路和逻辑电路
CN112465134A (zh) * 2020-11-26 2021-03-09 重庆邮电大学 一种基于lif模型的脉冲神经网络神经元电路
CN113536661A (zh) * 2021-06-15 2021-10-22 西安电子科技大学 基于神经网络的tfet器件结构优化和性能预测方法
CN114050165A (zh) * 2021-05-24 2022-02-15 天津市滨海新区微电子研究院 基于部分耗尽型绝缘体上硅的神经元结构及其工作方法
CN114584132A (zh) * 2022-02-09 2022-06-03 香港科技大学 电子单元阵列及器件、人工神经网络
CN112418414B (zh) * 2019-08-22 2024-10-22 高丽大学校产学协力团 利用单栅极的反馈电场效电子器件的整合放电神经元电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101997538A (zh) * 2009-08-19 2011-03-30 中国科学院半导体研究所 基于脉冲耦合的硅纳米线cmos神经元电路
CN104579253A (zh) * 2015-01-30 2015-04-29 中国人民解放军军械工程学院 一种具有抗扰特性的仿生时钟电路及其实现方法
US20170033120A1 (en) * 2015-07-30 2017-02-02 Snu R&Db Foundation Vertical neuromorphic devices stacked structure and array of the structure
CN106470023A (zh) * 2015-08-18 2017-03-01 华为技术有限公司 神经模拟电路
US20170149427A1 (en) * 2015-11-24 2017-05-25 Intel Corporation APPARATUS AND METHOD FOR REDUCING di/dt DURING POWER WAKE-UP

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101997538A (zh) * 2009-08-19 2011-03-30 中国科学院半导体研究所 基于脉冲耦合的硅纳米线cmos神经元电路
CN104579253A (zh) * 2015-01-30 2015-04-29 中国人民解放军军械工程学院 一种具有抗扰特性的仿生时钟电路及其实现方法
US20170033120A1 (en) * 2015-07-30 2017-02-02 Snu R&Db Foundation Vertical neuromorphic devices stacked structure and array of the structure
CN106470023A (zh) * 2015-08-18 2017-03-01 华为技术有限公司 神经模拟电路
US20170149427A1 (en) * 2015-11-24 2017-05-25 Intel Corporation APPARATUS AND METHOD FOR REDUCING di/dt DURING POWER WAKE-UP

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
K.戈瑟等: "《纳电子学与纳米系统 从晶体管到分子与量子器件》", 31 July 2006, 西安交通大学出版社 *

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110210613B (zh) * 2019-05-23 2021-04-20 华中科技大学 一种基于强化学习的脉冲神经网络模拟电路
CN110210613A (zh) * 2019-05-23 2019-09-06 华中科技大学 一种基于强化学习的脉冲神经网络模拟电路
CN110232440A (zh) * 2019-06-11 2019-09-13 北京大学 基于铁电晶体管的脉冲神经元电路
CN110309908A (zh) * 2019-06-11 2019-10-08 北京大学 基于铁电晶体管的FeFET-CMOS混合脉冲神经元
CN110232440B (zh) * 2019-06-11 2021-06-04 北京大学 基于铁电晶体管的脉冲神经元电路
CN112418414B (zh) * 2019-08-22 2024-10-22 高丽大学校产学协力团 利用单栅极的反馈电场效电子器件的整合放电神经元电路
CN112418414A (zh) * 2019-08-22 2021-02-26 高丽大学校产学协力团 利用单栅极的反馈电场效电子器件的整合放电神经元电路
CN111291877A (zh) * 2020-02-26 2020-06-16 北京大学 基于铁电晶体管FeFET的侧抑制神经元电路
CN111291877B (zh) * 2020-02-26 2022-05-20 北京大学 基于铁电晶体管FeFET的侧抑制神经元电路
CN111883540A (zh) * 2020-06-24 2020-11-03 北京大学 一种三端铁电隧穿结存储器及其制备方法和逻辑电路控制方法
CN111709521B (zh) * 2020-06-28 2021-07-09 南京大学 基于可调同质结场效应器件的人工突触电路及实现方法
WO2022000394A1 (zh) * 2020-06-28 2022-01-06 南京大学 基于可调同质结场效应器件的人工突触电路及实现方法
CN111709521A (zh) * 2020-06-28 2020-09-25 南京大学 基于可调同质结场效应器件的人工突触电路及实现方法
CN112468134A (zh) * 2020-10-23 2021-03-09 北京大学（天津滨海）新一代信息技术研究院 一种逻辑电路的生成方法、生成装置、门电路和逻辑电路
CN112465134A (zh) * 2020-11-26 2021-03-09 重庆邮电大学 一种基于lif模型的脉冲神经网络神经元电路
CN112465134B (zh) * 2020-11-26 2022-05-03 重庆邮电大学 一种基于lif模型的脉冲神经网络神经元电路
CN114050165A (zh) * 2021-05-24 2022-02-15 天津市滨海新区微电子研究院 基于部分耗尽型绝缘体上硅的神经元结构及其工作方法
CN113536661A (zh) * 2021-06-15 2021-10-22 西安电子科技大学 基于神经网络的tfet器件结构优化和性能预测方法
CN113536661B (zh) * 2021-06-15 2022-12-13 西安电子科技大学 基于神经网络的tfet器件结构优化和性能预测方法
CN114584132A (zh) * 2022-02-09 2022-06-03 香港科技大学 电子单元阵列及器件、人工神经网络

Also Published As

Publication number Publication date
CN108880529B (zh) 2020-04-03

Similar Documents

Publication Publication Date Title
CN108880529A (zh) 基于隧穿场效应晶体管的脉冲神经元电路
CN101278248B (zh) 具有电流泄漏减小设计的半导体集成电路
CN110309908A (zh) 基于铁电晶体管的FeFET-CMOS混合脉冲神经元
CN111291877B (zh) 基于铁电晶体管FeFET的侧抑制神经元电路
CN106921284A (zh) 一种mosfet浮动驱动电路
Palit et al. TFET-based cellular neural network architectures
CN107544770A (zh) 一种数模混合输入的、电荷域的模拟乘加器电路
CN112465134A (zh) 一种基于lif模型的脉冲神经网络神经元电路
Wei et al. Advanced MOSFET model based on artificial neural network
CN104520896B (zh) 视觉神经电路装置及利用视觉神经电路装置的视觉神经模仿系统
CN104199508B (zh) 一种具有动态自适应特性的低压电流镜
RU2319299C1 (ru) Многовходовый логический элемент и на кмдп транзисторах
Khanna et al. Design, implementation and analysis of different models of CMOS Schmitt trigger
Sowparna et al. A proposal of energy efficient ferroelectric PDSOI LIF neuron for spiking neural network applications
CN103716039A (zh) 一种基于浮栅mos管的增强型动态全加器设计
CN104579308A (zh) 一种改善电平转换电路负偏压温度不稳定性的恢复电路
Aunet et al. Ultra low power fault tolerant neural inspired CMOS logic
CN203243297U (zh) 采用低压信号控制超高压nmos的混合型开关结构
Shibata et al. A self-learning neural-network LSI using neuron MOSFETs
Korah et al. Power Reduction In Logic Circuits Using Power Gating For Deep Sub-Micron CMOS VLSI
CN203608178U (zh) 基于浮栅mos管的增强型动态全加器
JP3322357B2 (ja) 定電圧発生回路
Rajasekharan et al. Energy and area efficient tunnel FET-based spiking neural networks
Mishra et al. Design and analysis of conventional CMOS and energy efficient adiabatic logic for low-power VLSI application
Singh et al. Quantum Tunnelling based Ultra-compact and Energy Efficient Spiking Neuron enables Hardware Liquid State Machine

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant