CN113536661B - 基于神经网络的tfet器件结构优化和性能预测方法 - Google Patents

基于神经网络的tfet器件结构优化和性能预测方法 Download PDF

Info

Publication number
CN113536661B
CN113536661B CN202110658454.8A CN202110658454A CN113536661B CN 113536661 B CN113536661 B CN 113536661B CN 202110658454 A CN202110658454 A CN 202110658454A CN 113536661 B CN113536661 B CN 113536661B
Authority
CN
China
Prior art keywords
tfet device
neural network
parameters
convolution
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110658454.8A
Other languages
English (en)
Other versions
CN113536661A (zh
Inventor
王树龙
马兰
王刚
段小玲
吴介豫
刘钰
孙承坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202110658454.8A priority Critical patent/CN113536661B/zh
Publication of CN113536661A publication Critical patent/CN113536661A/zh
Application granted granted Critical
Publication of CN113536661B publication Critical patent/CN113536661B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/20Design optimisation, verification or simulation
    • G06F30/27Design optimisation, verification or simulation using machine learning, e.g. artificial intelligence, neural networks, support vector machines [SVM] or training a model
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/04Architecture, e.g. interconnection topology
    • G06N3/045Combinations of networks
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/08Learning methods
    • G06N3/084Backpropagation, e.g. using gradient descent

Abstract

本发明属于微电子器件技术与人工智能技术领域,具体公开了一种基于神经网络的TFET器件结构优化和性能预测方法,本发明以TFET的物理机制为基础选取特征变量:栅氧化层厚度、沟道掺杂浓度、源漏掺杂浓度、栅长,通过构建神经网络,与TFET的电学特性之间建立关联,作为正向设计。将正向设计中的网络输入数据作为输出数据,输出数据作为输入数据,进行相应的反向设计,本发明使用神经网络建立隧穿场效应晶体管的结构与其电性能之间的关系,能够加速隧穿场效应晶体管的结构优化和性能预测的研究。

Description

基于神经网络的TFET器件结构优化和性能预测方法
技术领域
本发明涉及微电子器件技术与人工智能技术领域,尤其涉及一种基于神经网络的TFET器件结构优化和性能预测方法,可用于工程设计中。
背景技术
信息科学、能源、国防等领域的快速发展,对器件和材料提出了至关重要的多样化要求。然而传统的发现新器件和新材料的方法,如基于经验试错法和基于密度泛函理论的方法,往往研发周期长、成本高、效率低,难以跟上当今材料科学的发展。神经网络的快速发展为快速预测器件和材料结构或性质提供了另一种选择,在保证准确性的同时,可降低计算成本,缩短开发周期。
随着晶体管特征尺寸不断减小,短沟道效应愈发明显,导致晶体管的关态泄漏电流急剧增大,器件功耗也随之增大。此外热电子发射机制使晶体管的亚阈值摆幅难以突破60mV/dec的限制,导致电源电压和耗散功率难以进一步减小。而基于带带隧穿原理的隧穿场效应晶体管(TFET)具有较低的关态电流和低于60mV/dec的亚阈值摆幅,能够有效地克服短沟效应的影响,因此可以有效降低器件功耗。但TFET器件也存在着导通电流小以及双极效应显著的缺点,所以仍需要对TFET器件做进一步研究。为了满足TFET器件快速发展的需求,本发明提出了利用神经网络对已有TFET器件进行性能预测和优化的方法来加速TFET研究。
发明内容
针对现有技术存在的问题,本发明的目的在于提供一种基于神经网络的TFET器件结构优化和性能预测方法,使用神经网络建立隧穿场效应晶体管的结构与其电性能之间的关系,找到相应的复杂关联或映射关系,能够加速隧穿场效应晶体管的结构优化和性能预测的研究,有助于加快对其存在的导通电流小以及双极效应显著的缺点的改善速度。
为了达到上述目的,本发明采用以下技术方案予以实现。
(一)基于神经网络的TFET器件性能预测方法,包括以下步骤:
步骤1,确定TFET器件的结构参数和电性能参数;获取多组已设计完成的TFET器件数据作为待训练数据,构建训练样本集;
其中,所述结构参数包含TFET器件的栅氧化层厚度、沟道掺杂浓度、源漏掺杂浓度和栅长,所述电性能参数包含直流特性参数和交流特性参数,所述直流特性参数包含阈值电压、平均亚阈值摆幅、最大跨导和电流开关比,所述交流特性参数为最大截止频率;所述TFET器件数据包含TFET器件的栅氧化层厚度、沟道掺杂浓度、源漏掺杂浓度、栅长、阈值电压、平均亚阈值摆幅、最大跨导、电流开关比和最大截止频率;
步骤2,构建卷积神经网络预测模型,所述卷积神经网络预测模型包含特征扩展模块、转置卷积模块、双分支卷积模块和全连接模块;所述特征扩展模块用于将输入数据拓展到更高维度;所述转置卷积模块用于对高纬度数据进一步进行组合和扩展,为后续卷积操作提供操作空间;所述双分支卷积模块用于提取数据特征,所述全连接模块用于对双分支卷积模块学习到的特征用来预测性能;所述卷积神经网络预测模型的输入端神经元个数与输入数据相对应;所述卷积神经网络预测模型的输出端神经元个数于输出数据相对应;
步骤3,采用训练样本集对卷积神经网络预测模型进行训练,利用反向传播法对预测模型的网络参数进行迭代更新,得到训练完成的预测模型;
其中,一个训练样本为一组TFET器件数据,TFET器件的结构参数作为输入数据,TFET器件的电性能参数作为标签即输出数据;
步骤4,给定待预测TFET器件的结构参数,并将其输入训练完成的预测模型,输出待预测TFET器件的直流特性参数预测值和交流特性参数预测值。
进一步地,通过待预测TFET器件的直流特性参数预测值和交流特性参数预测值来反向调整待预测TFET器件的结构参数,优化TFET器件的电性能。
(二)基于神经网络的TFET器件结构优化方法,包括以下步骤:
步骤1,确定TFET器件的结构参数和电性能参数;获取多组已设计完成的TFET器件数据作为待训练数据,构建训练样本集;
其中,所述结构参数包含TFET器件的栅氧化层厚度、沟道掺杂浓度、源漏掺杂浓度和栅长,所述电性能参数包含直流特性参数和交流特性参数,所述直流特性参数包含阈值电压、平均亚阈值摆幅、最大跨导和电流开关比,所述交流特性参数为最大截止频率;所述TFET器件数据包含TFET器件的栅氧化层厚度、沟道掺杂浓度、源漏掺杂浓度、栅长、阈值电压、平均亚阈值摆幅、最大跨导、电流开关比和最大截止频率;
步骤2,构建卷积神经网络优化模型,所述卷积神经网络优化模型包含特征扩展模块、转置卷积模块、双分支卷积模块和全连接模块;所述特征扩展模块用于将输入数据拓展到更高维度;所述转置卷积模块用于对高纬度数据进一步进行组合和扩展,为后续卷积操作提供操作空间;所述双分支卷积模块用于提取数据特征,所述全连接模块用于对双分支卷积模块学习到的特征用来优化结构参数;所述卷积神经网络预测模型的输入端神经元个数与输入数据相对应;所述卷积神经网络预测模型的输出端神经元个数于输出数据相对应;
步骤3,采用训练样本集对卷积神经网络优化模型进行训练,利用反向传播法对优化模型的网络参数进行迭代更新,得到训练完成的优化模型;
其中,一个训练样本为一组TFET器件数据,TFET器件的电性能参数作为输入数据,TFET器件的结构参数作为标签即输出数据;
步骤4,给定待预测TFET器件的电性能参数,并将其输入训练完成的优化模型,输出待预测TFET器件优化后的结构参数。
与现有技术相比,本发明的有益效果为:
(1)本发明提出基于神经网络的正向设计方法,利用神经网络强大的端到端学习能力,来对TFET器件结构和器件性能之间的关系进行学习,从而快速预测器件性能,并根据预测结果调整输入结构来优化器件特性。避免了传统的数值模拟方法周期长、效率低、不能很好地满足TFET器件快速发展需求的缺点;
(2)本发明提出了反向设计方法,是根据TFET器件的电学特性作为设计目标,通过神经网络预测出对应的器件结构参数。不需要物理建模、参数扫描等优化过程,使工程师专注于设计目标上,减少繁琐的建模过程,提高了工作效率。
附图说明
下面结合附图和具体实施例对本发明做进一步详细说明。
图1是本发明实施例中选取的GAA-TFET(环栅结构的TFET器件)结构示意图;
图2是本发明选取的GAA-TFET器件的剖面图;
图3是本发明设计的卷积神经网络预测模型的结构图;
图4是本发明的前向预测的电性能结果与真实值的对比图;
图5是本发明的反向设计的结果与真实值的对比图;
图6是本发明的GAA-TFET器件的转移特性曲线。
具体实施方式
下面将结合实施例对本发明的实施方案进行详细描述,但是本领域的技术人员将会理解,下列实施例仅用于说明本发明,而不应视为限制本发明的范围。
实施例1
本发明提供了一种基于神经网络的TFET器件性能预测方法,包括以下步骤:
步骤1,确定TFET器件的结构参数和电性能参数;获取多组已设计完成的TFET器件数据作为待训练数据,构建训练样本集;
其中,所述结构参数包含TFET器件的栅氧化层厚度、沟道掺杂浓度、源漏掺杂浓度和栅长,所述电性能参数包含直流特性参数和交流特性参数,所述直流特性参数包含阈值电压、平均亚阈值摆幅、最大跨导和电流开关比,所述交流特性参数为最大截止频率;所述TFET器件数据包含TFET器件的栅氧化层厚度、沟道掺杂浓度、源漏掺杂浓度、栅长、阈值电压、平均亚阈值摆幅、最大跨导、电流开关比和最大截止频率;
参照图1和图2,本发明选取具有代表性和符合半导体工艺要求的器件--环栅结构的TFET器件(GAA-TFET)器件进行试验研究,所述TFET器件包括P+源区、N+漏区、沟道、栅氧化层介质以及栅极,其中:
仿真过程中,设置P+源区1的掺杂浓度(NS)为1×1019/cm3,源区长度(LS)为70nm,高度为35nm;
N+漏区2的掺杂浓度(ND)为1×1019/cm3,漏区长度(LD)为70nm,高度为35nm;
沟道3的掺杂浓度(NC)为1×1017/cm3;
栅氧化层介质4采用厚度为4nm的高K介质材料HfO2,其包围沟道3的外围,位于N+源区1和P+漏区2之间;
栅极5的高度为65±1nm、长度为200nm、其包围于栅氧化层介质4的外围。
首先,在TCADsentaurus中对环栅结构的TFET器件进行仿真,收集仿真数据;为了消除样本不同特征具有不同量级时的影响,可以将数据缩放至某个范围。本文采用的方法是对输入数据(器件的结构参数)进行标准化,标签(器件的电性能参数)进行归一化处理。
将收集的总量为4077例的数据集以8∶1∶1的比例划分为训练集、验证集和测试集,并且分别对训练集和测试集进行标准化处理。
1.1,选取器件结构中的栅氧化层厚度、沟道掺杂浓度、源漏掺杂浓度以及栅长,四种特征做为GAA-TFET器件结构参数,同时保证其他结构变量保持不变。
1.2,选取器件的阈值电压(Vth)、平均亚阈值摆幅(SSavg)、最大跨导(gm)以及电流开关比(Ion/off)作为器件直流特性的衡量标准,选取最大截止频率(fT)作为器件交流特性衡量标准。
1.3,以上物理量的选取依照如下标准:选取漏极电流达到1×10-8A/μm时的栅压为阈值电压;电流开关比定义为栅压为1.5V时的漏电流与栅压为0V时的漏极电流的比值;平均亚阈值摆幅则按照以下公式计算:
Figure BDA0003114170210000071
其中,V1和V2分别为器件开始发生隧穿时的电压以及阈值电压,I1和I2分别为V1和V2对应的漏电流。
1.4,输出变量中的跨导按照公式(2)计算:
Figure BDA0003114170210000072
其中,Ids是源漏间电流,Vg为栅压。
1.5,截止频率按照公式(3)得到:
Figure BDA0003114170210000073
其中,Cgs为栅源电容,Cgd为栅漏电容。
根据上述技术思路,本发明数据集的收集的方法,包括如下步骤:
1.6,源区掺杂浓度(单位为/cm3)取值为1.00×1019到8.00×1019,每间隔1.00×1019取一值;
1.7,栅氧化层厚度(单位为微米)取值为0.0035到0.011,每间隔0.005取一值;
1.8,栅长(单位为微米)取值为0.16-0.30,每间隔0.02取一值;
1.9,沟道掺杂浓度(单位为/cm3)取值为1.00×1017到9.00×1017,每间隔1.00×1017取一值;
之后使用TCAD工具按照上述变量的取值进行仿真,从结果中提取每个样本对应的阈值电压、平均亚阈值摆幅、最大跨导(gm)、电流开关比以及最大截止频率,剔除仿真失败的样本后最终组成了样本容量为4077的数据集,进行预测。
步骤2,构建卷积神经网络预测模型,所述卷积神经网络预测模型包含特征扩展模块、转置卷积模块、双分支卷积模块和全连接模块;所述特征扩展模块用于将输入数据拓展到更高维度;所述转置卷积模块用于对高纬度数据进一步进行组合和扩展,为后续卷积操作提供操作空间;所述双分支卷积模块用于提取数据特征,所述全连接模块用于对双分支卷积模块学习到的特征用来预测性能;所述卷积神经网络预测模型的输入端神经元个数与输入数据(结构参数4个)相对应;所述卷积神经网络预测模型的输出端神经元个数于输出数据(电性能参数5个)相对应;
本发明的卷积神经网络预测模型结构如图3所示,具体地:
2.1,所述特征扩展模块包含多个依次级联的特征扩展层,每个特征扩展层由全连接层和批归一化层组成。本实施例利用全连接层可提升数据维度的特点来对输入向量进行维度扩展;在每层全连接层后添加一层批量归一化层用来防止过拟合;在进行维度扩展后,再加入转置卷积(Transposed Convolution)模块,即一维转置卷积层来进一步对输入信息进行组合与扩展,可以起到扩展数据维度的作用,为接下来的卷积操作提高操作空间。
2.2,所述双分支卷积模块包含相互并列的两条通道,其中,主通道包含多个卷积核组成的一维卷积层组成,另一条通道包含一个卷积核组成的卷积层,两条通道通过卷积层的卷积运算实现通道拼接,得到提取的特征;每个卷积层后添加批量归一化层,以防止过拟合。
本实施例中,采用双分支卷积模块,此模块的主路径是由3个卷积核大小均为3×1的一维卷积层组成,另外一条路径则是由一个卷积核大小为5×1的卷积层组成,最后将两个通路经过卷积运算得到的通道拼接起来,得到双通道卷积单元的最后输出;此外在每个卷积层之间均加入了批量归一化层用来防止过拟合。
本发明的双分支卷积模块,可防止由于网络层数的加深也会带来梯度消失或者梯度爆炸的情况,导致神经网络在训练过程中难以收敛。
2.3,所述全连接模块包含多个全连接层,将卷积层学习到的特征用来进行TFET器件电性能的预测输出。
步骤3,采用训练样本集对卷积神经网络预测模型进行训练,利用反向传播法对预测模型的网络参数进行迭代更新,得到训练完成的预测模型;
3.1,对所述卷积神经网络预测模型的网络参数进行随机初始化;
3.2,将TFET器件的一组结构参数:栅氧化层厚度、沟道掺杂浓度、源漏掺杂浓度和栅长,作为一组数据输入初始化网络参数的卷积神经网络预测模型;
3.3,通过计算每批次训练的损失函数ReLu,反向传播优化网络参数,采用ADAM优化器优化网络参数,直至模型收敛,得到训练完成的预测模型。
训练过程中,一个训练样本为一组TFET器件数据,TFET器件的结构参数作为输入数据,TFET器件的电性能参数作为标签即输出数据;
步骤4,给定待预测TFET器件的结构参数,并将其输入训练完成的预测模型,输出待预测TFET器件的直流特性参数预测值和交流特性参数预测值。
在TFET器件的设计过程中,通过不同的结构参数组合就可以预测相应的电性能,大大缩短TFET器件的设计时间和耗费精力,具有巨大的工程实际应用价值。
参照图4,本发明搭建的卷积神经网络预测模型进行正向预测的结果如下:
正向设计网络模型对五个物理量的预测曲线均能较好的拟合真实值,其中对阈值电压和平均亚阈值摆幅的拟合程度要高于最大跨导、最大截止频率以及电流开关比的拟合程度,神经网络对后者的预测存在着轻微的波动。
实施例2
本发明提供了一种基于神经网络的TFET器件结构优化方法(反向设计),包括以下步骤:
步骤1,确定TFET器件的结构参数和电性能参数;获取多组已设计完成的TFET器件数据作为待训练数据,构建训练样本集;
其中,所述结构参数包含TFET器件的栅氧化层厚度、沟道掺杂浓度、源漏掺杂浓度和栅长,所述电性能参数包含直流特性参数和交流特性参数,所述直流特性参数包含阈值电压、平均亚阈值摆幅、最大跨导和电流开关比,所述交流特性参数为最大截止频率;所述TFET器件数据包含TFET器件的栅氧化层厚度、沟道掺杂浓度、源漏掺杂浓度、栅长、阈值电压、平均亚阈值摆幅、最大跨导、电流开关比和最大截止频率;
待训练数据的获取过程与实施例1中相同。
步骤2,构建卷积神经网络优化模型,所述卷积神经网络优化模型包含特征扩展模块、转置卷积模块、双分支卷积模块和全连接模块;所述特征扩展模块用于将输入数据拓展到更高维度;所述转置卷积模块用于对高纬度数据进一步进行组合和扩展,为后续卷积操作提供操作空间;所述双分支卷积模块用于提取数据特征,所述全连接模块用于对双分支卷积模块学习到的特征用来优化结构参数;所述卷积神经网络优化模型的输入端神经元个数与输入数据(电性能参数5个)相对应;所述卷积神经网络优化模型的输出端神经元个数于输出数据(结构参数4个)相对应;
本发明的卷积神经网络优化模型结构如图3所示,具体地:
2.1,所述特征扩展模块包含多个依次级联的特征扩展层,每个特征扩展层由全连接层和批归一化层组成。本实施例利用全连接层可提升数据维度的特点来对输入向量进行维度扩展;在每层全连接层后添加一层批量归一化层用来防止过拟合;在进行维度扩展后,再加入转置卷积(Transposed Convolution)模块,即一维转置卷积层来进一步对输入信息进行组合与扩展,可以起到扩展数据维度的作用,为接下来的卷积操作提高操作空间。
2.2,所述双分支卷积模块包含相互并列的两条通道,其中,主通道包含多个卷积核组成的一维卷积层组成,另一条通道包含一个卷积核组成的卷积层,两条通道通过卷积层的卷积运算实现通道拼接,得到提取的特征;每个卷积层后添加批量归一化层,以防止过拟合。
本实施例中,采用双分支卷积模块,此模块的主路径是由3个卷积核大小均为3×1的一维卷积层组成,另外一条路径则是由一个卷积核大小为5×1的卷积层组成,最后将两个通路经过卷积运算得到的通道拼接起来,得到双通道卷积单元的最后输出;此外在每个卷积层之间均加入了批量归一化层用来防止过拟合。
本发明的双分支卷积模块,可防止由于网络层数的加深也会带来梯度消失或者梯度爆炸的情况,导致神经网络在训练过程中难以收敛。
2.3,所述全连接模块包含多个全连接层,将卷积层学习到的特征用来进行TFET器件电性能的预测输出。
步骤3,采用训练样本集对卷积神经网络优化模型进行训练,利用反向传播法对优化模型的网络参数进行迭代更新,得到训练完成的优化模型;
其中,一个训练样本为一组TFET器件数据,TFET器件的电性能参数作为输入数据,TFET器件的结构参数作为标签即输出数据;
3.1,对所述卷积神经网络优化模型的网络参数进行随机初始化;
3.2,将TFET器件的一组电性能参数:栅氧化层厚度、沟道掺杂浓度、源漏掺杂浓度和栅长,作为一组数据输入初始化网络参数的卷积神经网络优化模型;
3.3,通过计算每批次训练的损失函数ReLu,反向传播优化网络参数,采用ADAM优化器优化网络参数,直至模型收敛,得到训练完成的预测模型。
训练过程中,一个训练样本为一组TFET器件数据,TFET器件的电性能参数作为输入数据,TFET器件的结构参数作为标签即输出数据。
步骤4,给定待预测TFET器件的电性能参数,并将其输入训练完成的优化模型,输出待预测TFET器件优化后的结构参数。
参照图5,本发明搭建的卷积神经网络优化模型进行反向结构优化的结果如下:
在完成反向设计神经网络训练后,优化结果得到的栅氧化层厚度(Tox)与真实值之间的平均相对误差为0.056,栅长(Lg)优化结果的平均相对误差为0.042,沟道掺杂浓度(NC)(取常用对数后的值)的平均相对误差为0.012。
本发明的效果可以通过以下仿真结果进一步说明:
在漏极电压为1.5V的条件下,对本实例的GAA-TFET隧穿场效应晶体管的传输特性进行仿真,结果如图6所示,图6所示为GAA-TFET器件的转移特性曲线,从图中可以看出器件的导通电流约为10-5A/μm,电流开关比约为1012,亚阈值摆幅为24mV/dec。
虽然,本说明书中已经用一般性说明及具体实施方案对本发明作了详尽的描述,但在本发明基础上,可以对之作一些修改或改进,这对本领域技术人员而言是显而易见的。因此,在不偏离本发明精神的基础上所做的这些修改或改进,均属于本发明要求保护的范围。

Claims (10)

1.基于神经网络的TFET器件性能预测方法,其特征在于,包括以下步骤:
步骤1,确定TFET器件的结构参数和电性能参数;获取多组已设计完成的TFET器件数据作为待训练数据,构建训练样本集;
其中,所述结构参数包含TFET器件的栅氧化层厚度、沟道掺杂浓度、源漏掺杂浓度和栅长,所述电性能参数包含直流特性参数和交流特性参数,所述直流特性参数包含阈值电压、平均亚阈值摆幅、最大跨导和电流开关比,所述交流特性参数为最大截止频率;所述TFET器件数据包含TFET器件的栅氧化层厚度、沟道掺杂浓度、源漏掺杂浓度、栅长、阈值电压、平均亚阈值摆幅、最大跨导、电流开关比和最大截止频率;
步骤2,构建卷积神经网络预测模型,所述卷积神经网络预测模型包含特征扩展模块、转置卷积模块、双分支卷积模块和全连接模块;所述特征扩展模块用于将输入数据拓展到更高维度;所述转置卷积模块用于对高纬度数据进一步进行组合和扩展,为后续卷积操作提供操作空间;所述双分支卷积模块用于提取数据特征,所述全连接模块用于对双分支卷积模块学习到的特征用来预测性能;所述卷积神经网络预测模型的输入端神经元个数与输入数据相对应;所述卷积神经网络预测模型的输出端神经元个数于输出数据相对应;
步骤3,采用训练样本集对卷积神经网络预测模型进行训练,利用反向传播法对预测模型的网络参数进行迭代更新,得到训练完成的预测模型;
其中,一个训练样本为一组TFET器件数据,TFET器件的结构参数作为输入数据,TFET器件的电性能参数作为标签即输出数据;
步骤4,给定待预测TFET器件的结构参数,并将其输入训练完成的预测模型,输出待预测TFET器件的直流特性参数预测值和交流特性参数预测值。
2.根据权利要求1所述的基于神经网络的TFET器件性能预测方法,其特征在于,通过待预测TFET器件的直流特性参数预测值和交流特性参数预测值来反向调整待预测TFET器件的结构参数,优化TFET器件的电性能。
3.根据权利要求1所述的基于神经网络的TFET器件性能预测方法,其特征在于,步骤1中,所述待训练数据的获取过程为:在TCADsentaurus中对环栅结构的TFET器件进行仿真;通过改变TFET器件的栅氧化层厚度、沟道掺杂浓度、源漏掺杂浓度以及栅长,从而得到多组电性能数据。
4.根据权利要求3所述的基于神经网络的TFET器件性能预测方法,其特征在于,所述TFET器件的源漏掺杂浓度的取值范围为1.00×1019-8.00×1019,取值间隔为1.00×1019,单位为:/cm3;栅氧化层厚度的取值范围为0.0035-0.011,取值间隔为0.005,单位为:微米;栅长的取值范围为0.16-0.30,取值间隔为0.02,单位为:微米;沟道掺杂浓度的取值范围为1.00×1017-9.00×1017,取值间隔为1.00×1017,单位为:/cm3
5.根据权利要求1所述的基于神经网络的TFET器件性能预测方法,其特征在于,所述特征扩展模块包含多个依次级联的特征扩展层,每个特征扩展层由全连接层和批归一化层组成;在每层全连接层后添加一层批量归一化层;所述转置卷积模块为一维转置卷积层;
所述双分支卷积模块包含相互并列的两条通道,其中,主通道包含多个卷积核组成的一维卷积层组成,另一条通道包含一个卷积核组成的卷积层,两条通道通过卷积层的卷积运算实现通道拼接,得到提取的特征;每个卷积层后添加批量归一化层;
所述全连接模块包含多个全连接层。
6.根据权利要求1所述的基于神经网络的TFET器件性能预测方法,其特征在于,所述采用训练样本集对卷积神经网络预测模型进行训练,具体过程为:
3.1,对所述卷积神经网络预测模型的网络参数进行随机初始化;
3.2,将TFET器件的一组结构参数:栅氧化层厚度、沟道掺杂浓度、源漏掺杂浓度和栅长,作为一组数据输入初始化网络参数的卷积神经网络预测模型;
3.3,通过计算每批次训练的损失函数ReLu,反向传播优化网络参数,采用ADAM优化器优化网络参数,直至模型收敛,得到训练完成的预测模型。
7.基于神经网络的TFET器件结构优化方法,其特征在于,包括以下步骤:
步骤1,确定TFET器件的结构参数和电性能参数;获取多组已设计完成的TFET器件数据作为待训练数据,构建训练样本集;
其中,所述结构参数包含TFET器件的栅氧化层厚度、沟道掺杂浓度、源漏掺杂浓度和栅长,所述电性能参数包含直流特性参数和交流特性参数,所述直流特性参数包含阈值电压、平均亚阈值摆幅、最大跨导和电流开关比,所述交流特性参数为最大截止频率;所述TFET器件数据包含TFET器件的栅氧化层厚度、沟道掺杂浓度、源漏掺杂浓度、栅长、阈值电压、平均亚阈值摆幅、最大跨导、电流开关比和最大截止频率;
步骤2,构建卷积神经网络优化模型,所述卷积神经网络优化模型包含特征扩展模块、转置卷积模块、双分支卷积模块和全连接模块;所述特征扩展模块用于将输入数据拓展到更高维度;所述转置卷积模块用于对高纬度数据进一步进行组合和扩展,为后续卷积操作提供操作空间;所述双分支卷积模块用于提取数据特征,所述全连接模块用于对双分支卷积模块学习到的特征用来优化结构参数;所述卷积神经网络优化模型的输入端神经元个数与输入数据相对应;所述卷积神经网络优化模型的输出端神经元个数于输出数据相对应;
步骤3,采用训练样本集对卷积神经网络优化模型进行训练,利用反向传播法对优化模型的网络参数进行迭代更新,得到训练完成的优化模型;
其中,一个训练样本为一组TFET器件数据,TFET器件的电性能参数作为输入数据,TFET器件的结构参数作为标签即输出数据;
步骤4,给定待预测TFET器件的电性能参数,并将其输入训练完成的优化模型,输出待预测TFET器件优化后的结构参数。
8.根据权利要求7所述的基于神经网络的TFET器件结构优化方法,其特征在于,所述待训练数据通过仿真实验获取,所述阈值电压为漏极电流达到1×10-8A/μm时的栅压;所述电流开关比为栅压为1.5V时的漏电流与栅压为0V时的漏极电流的比值;
所述平均亚阈值摆幅按照以下公式计算:
Figure FDA0003859212860000041
其中,V1和V2分别为器件开始发生隧穿时的电压以及阈值电压,I1和I2分别为V1和V2对应的漏电流;
跨导按照以下公式计算:
Figure FDA0003859212860000042
其中,Ids是源漏间电流,Vg为栅压;
截止频率按照以下公式得到:
Figure FDA0003859212860000043
其中,Cgs为栅源电容,Cgd为栅漏电容。
9.根据权利要求7所述的基于神经网络的TFET器件结构优化方法,其特征在于,所述特征扩展模块包含多个依次级联的特征扩展层,每个特征扩展层由全连接层和批归一化层组成;在每层全连接层后添加一层批量归一化层;所述转置卷积模块为一维转置卷积层;
所述双分支卷积模块包含相互并列的两条通道,其中,主通道包含多个卷积核组成的一维卷积层组成,另一条通道包含一个卷积核组成的卷积层,两条通道通过卷积层的卷积运算实现通道拼接,得到提取的特征;每个卷积层后添加批量归一化层;
所述全连接模块包含多个全连接层。
10.根据权利要求7所述的基于神经网络的TFET器件结构优化方法,其特征在于,所述采用训练样本集对卷积神经网络优化模型进行训练,其具体过程为:
3.1,对所述卷积神经网络优化模型的网络参数进行随机初始化;
3.2,将TFET器件的一组电性能参数:栅氧化层厚度、沟道掺杂浓度、源漏掺杂浓度和栅长,作为一组数据输入初始化网络参数的卷积神经网络优化模型;
3.3,通过计算每批次训练的损失函数ReLu,反向传播优化网络参数,采用ADAM优化器优化网络参数,直至模型收敛,得到训练完成的卷积神经网络优化模型。
CN202110658454.8A 2021-06-15 2021-06-15 基于神经网络的tfet器件结构优化和性能预测方法 Active CN113536661B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110658454.8A CN113536661B (zh) 2021-06-15 2021-06-15 基于神经网络的tfet器件结构优化和性能预测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110658454.8A CN113536661B (zh) 2021-06-15 2021-06-15 基于神经网络的tfet器件结构优化和性能预测方法

Publications (2)

Publication Number Publication Date
CN113536661A CN113536661A (zh) 2021-10-22
CN113536661B true CN113536661B (zh) 2022-12-13

Family

ID=78124891

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110658454.8A Active CN113536661B (zh) 2021-06-15 2021-06-15 基于神经网络的tfet器件结构优化和性能预测方法

Country Status (1)

Country Link
CN (1) CN113536661B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230063688A (ko) * 2021-11-02 2023-05-09 삼성전자주식회사 3차원 모델링을 위한 방법 및 시스템
CN115047236A (zh) * 2022-08-15 2022-09-13 江苏东海半导体股份有限公司 Mos管阈值电压的测量方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106446310A (zh) * 2015-08-06 2017-02-22 新加坡国立大学 基于人工神经网络的晶体管及系统建模方法
CN106777621A (zh) * 2016-12-05 2017-05-31 天津工业大学 一种用于封装晶体管的神经网络空间映射建模方法
WO2018028255A1 (zh) * 2016-08-11 2018-02-15 深圳市未来媒体技术研究院 基于对抗网络的图像显著性检测方法
CN108880529A (zh) * 2018-06-08 2018-11-23 北京大学 基于隧穿场效应晶体管的脉冲神经元电路
CN110851782A (zh) * 2019-11-12 2020-02-28 南京邮电大学 一种基于轻量级时空深度学习模型的网络流量预测方法
CN112926157A (zh) * 2021-03-10 2021-06-08 中国计量大学 一种基于神经网络的光栅滤光片结构优化方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9455752B2 (en) * 2014-09-11 2016-09-27 Intel Corporation Apparatus and method for adaptive common mode noise decomposition and tuning

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106446310A (zh) * 2015-08-06 2017-02-22 新加坡国立大学 基于人工神经网络的晶体管及系统建模方法
WO2018028255A1 (zh) * 2016-08-11 2018-02-15 深圳市未来媒体技术研究院 基于对抗网络的图像显著性检测方法
CN106777621A (zh) * 2016-12-05 2017-05-31 天津工业大学 一种用于封装晶体管的神经网络空间映射建模方法
CN108880529A (zh) * 2018-06-08 2018-11-23 北京大学 基于隧穿场效应晶体管的脉冲神经元电路
CN110851782A (zh) * 2019-11-12 2020-02-28 南京邮电大学 一种基于轻量级时空深度学习模型的网络流量预测方法
CN112926157A (zh) * 2021-03-10 2021-06-08 中国计量大学 一种基于神经网络的光栅滤光片结构优化方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
"TFET-based cellular neural network architectures";Indranil Palit等;《IEEE Xplore》;20131015;第1-6页 *
"后摩尔时代大规模集成电路器件与集成技术";黎明 等;《中国科学:信息科学》;20180831;第963-977页 *
"对称三材料双栅应变硅金属氧化物半导体场效应晶体管二维解析模型";辛艳辉 等;《物理学报》;20140731;第63卷(第14期);第1-6页 *
神经网络在软件可靠性预测中的应用研究;俞华锋;《计算机仿真》;20110415(第04期);第203-207页 *

Also Published As

Publication number Publication date
CN113536661A (zh) 2021-10-22

Similar Documents

Publication Publication Date Title
CN113536661B (zh) 基于神经网络的tfet器件结构优化和性能预测方法
Li et al. A comparative study of electrical characteristic on sub-10-nm double-gate MOSFETs
Yu et al. A unified analytic drain–current model for multiple-gate MOSFETs
Xu et al. A machine learning approach for optimization of channel geometry and source/drain doping profile of stacked nanosheet transistors
Cai et al. Memristor-based discrete Fourier transform for improving performance and energy efficiency
Anju et al. Realization of junctionless TFET-based power efficient 6T SRAM memory cell for internet of things applications
CN114528805A (zh) 一种基于cnn网络的fdsoi器件电学特性预测方法
US20030200071A1 (en) Simulation method
Maneux et al. Modelling of vertical and ferroelectric junctionless technology for efficient 3D neural network compute cube dedicated to embedded artificial intelligence
Xie et al. TCAD simulation of a double L‐shaped gate tunnel field‐effect transistor with a covered source–channel
Yang et al. A compact model of silicon-based nanowire MOSFETs for circuit simulation and design
Kaharudin et al. Optimization of electrical properties in TiO2/WSix-based vertical DG-MOSFET using Taguchi-based GRA with ANN
Eranki et al. Out-of-training-range Synthetic FinFET and Inverter Data Generation using a Modified Generative Adversarial Network
Mukherjee et al. U shaped vertical gate bulk MOSFET for area minimization
Bounouar et al. Single electron transistor analytical model for hybrid circuit design
CN114662227A (zh) 基于神经网络的FinFET器件性能预测及结构优化方法
Butola et al. Deep learning approach to estimating work function fluctuation of gate-all-around silicon nanosheet MOSFETs with a ferroelectric HZO layer
Choudhury et al. A double-gate heteromaterial tunnel FET optimized using an evolutionary algorithm
Butola et al. Estimating the Process Variation Effects of Stacked Gate All Around Si Nanosheet CFETs Using Artificial Neural Network Modeling Framework
CN111639758B (zh) 一种基于柔性材料的模拟卷积计算器件
CN117521571A (zh) 一种预测半导体场效应管金属功函数波动效应的方法
Kola et al. Statistical Analysis of Intrinsic High-Frequency Characteristic Fluctuation of Emerging Silicon Gate-All-Around Nanosheet (NS) MOSFETs at Sub-3-nm Nodes
Boggarapu et al. Design of universal logic gates using homo and hetero-junction double gate TFETs with pseudo-derived logic
Wang et al. Real-Time Optimization Design of GAAFETs Based on Machine Learning Method
Utsumi Fundamental Energy Costs of Logic Operations in CMOS Circuits

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant