CN111639758B - 一种基于柔性材料的模拟卷积计算器件 - Google Patents
一种基于柔性材料的模拟卷积计算器件 Download PDFInfo
- Publication number
- CN111639758B CN111639758B CN202010281248.5A CN202010281248A CN111639758B CN 111639758 B CN111639758 B CN 111639758B CN 202010281248 A CN202010281248 A CN 202010281248A CN 111639758 B CN111639758 B CN 111639758B
- Authority
- CN
- China
- Prior art keywords
- flexible material
- voltage
- computing device
- convolution
- matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
- G06N3/065—Analogue means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/15—Correlation function computation including computation of convolution operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/16—Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
本发明属于半导体集成电路技术领域,具体为一种基于柔性材料的模拟卷积计算器件。本发明的模拟卷积计算器件是基于柔性材料生长的多栅结构器件;栅端左右两侧的输入信号为互不关联的电压信号;柔性材料器件的输出特性曲线和MOS晶体管的输出特性曲线相似,通过在柔性材料器件上的电压、电流关系以模拟硬件方法以实现卷积核心运算——乘法与加法;具体是在器件的栅极两端外加不同的电压信号阵列,即待运算矩阵特定的一行或一列,输出电流和或与之成正比的输出电压代表矩阵点乘的结果,即为待运算矩阵相应的行与列相乘并求和的结果。本发明卷积计算器件具有优良的电学特性,可大幅度减小硬件开销、地减小功耗、提高运算速度,提高硬件的利用率。
Description
技术领域
本发明属于半导体集成电路技术领域,具体涉及一种基于柔性材料的模拟卷积计算器件。
背景技术
卷积运算作为一种积分变换的数学方法,在图像处理领域得到广泛应用,例如平滑处理、边界检测、图像去噪、特征增强等方面。特别的,卷积运算在卷积神经网络中起关键作用,是卷积神经网络实现特定功能的基础。卷积神经网络是受生物神经学知识启发并参考其结构原理结合人工神经网络后而产生的开创性研究成果之一,并且它是一种具有深度学习能力的人工神经网络系统,与传统方法相比,卷积神经网络具有适用性强、特征提取与分类同时进行、泛化能力强、全局优化训练参数少等优点。目前用于实现卷积神经网络系统的大多基于CMOS数字电路,利用中央处理器(CPU)、图像处理单元(GPU)等进行软件实现,这种实现方法需要巨大的硬件开销以及功耗。而基于模拟的卷积神经网络在低功耗、较小的芯片面积以及人机交互中直接模拟接口等方面显示出优越性。基于模拟的神经形态计算电路在不需要高精度计算的人工智能领域有许多优点,一定程度上允许在算法精度和数值精度间做权衡,这种权衡在数字逻辑门应用领域中是不存在的,这一关键的区别推动了用模拟计算方法来实现卷积神经网络的发展。
在目前人工智能和神经网络算法迅速发展的背景下,传统用于卷积实现的CPU或者GPU的设计均是面向通用化应用的,无法做到对神经网络进行有效的专门化加速,此外传统的基于CMOS数字电路的卷积实现方法在硬件功耗、运算速度和芯片面积等方面已经难以满足人工智能快速发展的需要,一种基于硬件的卷积方法实现能够推动人工智能领域的发展。有鉴于此,本发明提出了一种采用柔性材料的硬件实现卷积运算的核心运算——乘法与加法(multiply-and-accumulate,MAC)的器件。相比于MOS晶体管,柔性材料器件具有出色的电学特性,例如抗短沟道特性、高电子迁移率等。柔性材料器件将一侧的栅端电压信号作为待卷积信号矩阵的某一行或一列的输入、将另一侧的栅端电压信号作为卷积窗信号矩阵的某一行或一列输入,能够实现卷积计算中的核心功能乘法与加法(MAC),提高了运算速度,并且利用成熟的二维材料工艺实现多栅结构的生长,易于对两个输入信号矩阵的扩展,实现了器件面积大幅减小与功耗的大幅下降。
发明内容
本发明的目的在于提供了一种硬件开销省、运算速度快、功耗低的模拟卷积计算器件,及实现卷积核心运算——乘法与加法的具体方法。
本发明提供的模拟卷积计算器件,是基于柔性材料生长的多栅结构器件;栅端左右两侧的输入信号可为互不关联的电压信号。所述柔性材料器件的输出特性曲线和MOS晶体管的输出特性曲线相似,通过在柔性材料器件上的电压、电流关系以模拟硬件方法以实现卷积核心运算——乘法与加法。
本发明中,所述二维柔性材料可选自氮化硼BN、二硫化钼MoS2、二硫化钨WS2等。
本发明中,所述柔性材料器件的栅极两端外加不同的电压信号阵列,即待运算矩阵特定的一行或一列,输出电流和或与之成正比的输出电压代表矩阵点乘的结果,即为待运算矩阵相应的行与列相乘并求和的结果。因此,利用所述柔性卷积器件,栅极两端外加高低不同的电平作为输入信号,代表待计算矩阵的特定行与列;通过柔性材料器件上的电压、电流关系直接实现特定行与特定列相乘并求和的操作。
本发明中,利用柔性材料的电压/电流/电阻关系硬件直接实现卷积核心运算——乘法与加法,大幅度地减小了硬件开销,同时利用到柔性材料上优异的电学特性,相比与传统的运用软件计算乘法与加法的方法,一方面不在需要复杂且重复的CMOS逻辑电路进行数学运算,大大地减小了功耗,另一方面大幅度地提高了运算速度,尤其是针对较大的待运算矩阵的情况;同时由于柔性材料多栅的结构和栅端外加电压的易擦除特性,提高了硬件的利用率。
附图说明
图1为柔性材料的模拟卷积计算器件的结构示意图。
图2为柔性材料的模拟卷积计算器件的运算原理示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明作进一步的详细说明。
在附图中示出了根据本公开实例的各种结构示意图。这些图并非是按比例绘制的,其中为了清楚表达的目的,放大了某些细节,并且可能省略了某些细节。图中所示出的各种元件的形状以及它们之间的相对大小、位置关系仅是示例性的,实际中可能由于制造公差或技术限制而有所偏差,并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的元件。
本发明的目的是提供一种模拟卷积计算器件,所述器件基于柔性材料生长的多栅结构,所述柔性材料器件的输出特性曲线和MOS晶体管的输出特性曲线相似,所述柔性材料可选自氮化硼BN、二硫化钼MoS2、二硫化钨WS2等。所述柔性材料的工作区域与MOS晶体管的工作区一致,有截止区、可变电阻区和饱和区。工作在可变电阻区的柔性材料器件的理想电流和电压的关系为:
ID=Kn(p)[2(VGS-VT)VDS-VDS 2] (1)
其中ID为柔性材料器件漏端的电流,Kn(p)为n(或者p)沟道柔性材料器件跨导系数,VGS为柔性材料器件的栅源电压,VT为柔性材料器件的阈值电压,VDS为柔性材料的漏源电压。
而工作在饱和区的柔性化器件的理想的电流与电压的关系为:
ID=Kn(p)(VGS-VT)2 (2)
其中所述ID、Kn(p)、VGS与VT参数的含义与前面一致。
利用工作在可变电阻区的柔性材料器件理想电流和电压的关系,可把高次项VDS 2省略,可表示为:
ID=2Kn(p)[(VGS-VT)VDS] (3)
利用式(3),可知工作在可变电阻区的柔性材料器件中ID与VDS和(VGS-VT)的乘积近似线性关系,利用这个特点。可实现两个待计算矩阵特定行与特定列的乘法与加法运算。在本发明的柔性材料器件中,栅极两端外加不同的电压信号阵列,即待运算矩阵特定的一行或一列,输出电流和或与之成正比的输出电压代表矩阵点乘的结果,即为待运算矩阵相应的行与列相乘并求和的结果。
图1为柔性材料的模拟卷积计算器件的结构示意图。
图1给出的是模拟卷积计算器件的版图示意图,模拟卷积计算器件的栅端两侧加的电压电平分别为a1、a2、a3…a10和b1、b2、b3…b10,这里需要说明的是该器件结构图给出的单侧信号输入电压电平为10个,该个数取决于工艺制备过程中器件制备的栅的个数,是可根据需要扩展的。
图2为柔性材料的模拟卷积计算器件的运算原理示意图。
如图2所示,模拟卷积计算器件的输入为A矩阵与B矩阵,A矩阵表示为:
B矩阵表示为:
模拟卷积计算器件的输出为C矩阵,C矩阵表示为:
图2中间所示的电路原理图为模拟卷积计算器件的电路原理示意图,在电路原理示意图中,离电源近的柔性材料管子栅端外加与A矩阵特定行或者列成正比的电平信号,不失一般性,采用A矩阵特定的一行转换为与之成正比的电平信号,作为柔性材料管子离电源近的栅端的输入,用ai1、ai2、ai3…aip来表示;在电路原理示意图中,离地近的柔性材料管子栅端外加与B矩阵相应行列成正比的电平信号,不失一般性,采用B矩阵相应的一列转换为与之成正比的电平信号,用b1j、b2j、b3j…bpj表示。合理的电压偏置使得离地近的柔性材料管子的工作区域为可变电阻区,离电源近的柔性材料管子的工作区域为饱和区。
离电源近的管子的功能和MOS管电路中的源极跟随晶体管的功能一致,即该管子源端的电压电平和栅端的电压电平是成正比的关系,由电路示意图结构可知,离电源近的管子的源端与离地近器件的漏端为同一个节点,称这两个管子为共源共栅结构,故离地近的柔性材料管子的漏源电压表示为:
VDS1=(ai1-VT)、VDS2=(ai2-VT)、……VDSP=(aiP-VT) (7)
其中VDS1、VDS2…VDSP分别为离地近的柔性材料管子的漏源电压,ai1、ai2…aip为离电源近的栅端输入电平,VT为柔性材料器件的阈值电压。离地近的柔性材料管子的电流电压关系可依据公式(3),得出离地近的柔性材料管子的漏端电流分别为:
ID1=2Kn(p)[(ai1-VT)(b1j-VT)] (8)
ID2=2Kn(p)[(ai2-VT)(b2j-VT)] (9)
……
IDP=2Kn(p)[(aip-VT)(bpj-VT)] (10)
其中ID1、ID2、…IDP为各个共源共栅结构的柔性材料管子的漏端电流,aip、bpj为单个共源共栅结构栅端所加的电压信号。
VT为柔性材料器件的阈值电压,可通过工艺进行调整,使得VT=0。则离地近的柔性材料管子的漏端电流可简化为:
ID1=2Kn(p)ai1b1j (11)
ID2=2Kn(p)ai2b2j (12)
……
IDP=2Kn(p)aipbpj (13)
这便实现了电压信号qip与bpj相乘的功能,利用电流的基尔霍夫定律,总的输出电流为各支路电流之和,便可实现各个支路电流相加的功能。
利用外部电阻R可实现电流到电压的转换,便可计算出输出矩阵C中的某个元素Cij为:
Cij=VDD-(ai1b1j+ai2b2j+……+aipbpj)·R (14)
其中VDD为电源电压,R为外部电阻。
由式(14)可知,Cij和(ai1b1j+ai2b2j+……+aipbpj)的值成线性关系,间接地实现了采用硬件电路之间实现卷积计算的核心——乘法与加法的功能。
这样本发明利用硬件的物理特性直接实现了乘积和的计算,即卷积计算的核心部分。应当说明,还需要外部输入控制模块对输入矩阵的旋转、重叠、平移等步骤,更新卷积计算器件的栅端电压,实现卷积的并行运算,借此来完成卷积运算的全部过程。
在不脱离所附权利要求所限定的本发明的精神和范围的情况下,可以对这些实施例进行形式和细节上的多种改变。
Claims (3)
1.一种基于柔性材料的模拟卷积计算器件,其特征在于,是基于柔性材料生长的多栅结构器件;栅端左右两侧的输入信号为互不关联的电压信号;所述柔性材料器件的输出特性曲线和MOS晶体管的输出特性曲线相似,通过在柔性材料器件上的电压、电流关系以模拟硬件方法以实现卷积核心运算——乘法与加法;
所述柔性材料的工作区域与MOS晶体管的工作区一致,包括截止区、可变电阻区和饱和区;工作在可变电阻区的柔性材料器件的理想电流和电压的关系为:
ID=Kn(p)[2(VGS-VT)VDS-VDS 2]
其中ID为柔性材料器件漏端的电流,Kn(p)为n或者p沟道柔性材料器件跨导系数,VGS为柔性材料器件的栅源电压,VT为柔性材料器件的阈值电压,VDS为柔性材料的漏源电压;
高次项VDS 2可省略,则上式表示为:
ID=2Kn(p)[(VGS-VT)VDS]
即工作在可变电阻区的柔性材料器件中ID与VDS和(VGS-VT)的乘积近似线性关系,据此,可实现两个待计算矩阵特定行与特定列的乘法与加法运算。
2.根据权利要求1所述的模拟卷积计算器件,其特征在于,所述柔性材料选自氮化硼BN、二硫化钼MoS2、二硫化钨WS2。
3.根据权利要求1所述的模拟卷积计算器件,其特征在于,在器件的栅极两端外加不同的电压信号阵列,即待运算矩阵特定的一行或一列,输出电流和/或与之成正比的输出电压代表矩阵点乘的结果,即为待运算矩阵相应的行与列相乘并求和的结果。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010281248.5A CN111639758B (zh) | 2020-04-11 | 2020-04-11 | 一种基于柔性材料的模拟卷积计算器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010281248.5A CN111639758B (zh) | 2020-04-11 | 2020-04-11 | 一种基于柔性材料的模拟卷积计算器件 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111639758A CN111639758A (zh) | 2020-09-08 |
CN111639758B true CN111639758B (zh) | 2023-05-02 |
Family
ID=72333173
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010281248.5A Active CN111639758B (zh) | 2020-04-11 | 2020-04-11 | 一种基于柔性材料的模拟卷积计算器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111639758B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110008440A (zh) * | 2019-04-15 | 2019-07-12 | 合肥恒烁半导体有限公司 | 一种基于模拟矩阵运算单元的卷积运算及其应用 |
CN110459605A (zh) * | 2019-07-29 | 2019-11-15 | 天津大学 | 多层材料异质栅介质层柔性硅薄膜晶体管及其制造方法 |
WO2020024608A1 (zh) * | 2018-08-02 | 2020-02-06 | 北京知存科技有限公司 | 模拟向量-矩阵乘法运算电路 |
-
2020
- 2020-04-11 CN CN202010281248.5A patent/CN111639758B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020024608A1 (zh) * | 2018-08-02 | 2020-02-06 | 北京知存科技有限公司 | 模拟向量-矩阵乘法运算电路 |
CN110008440A (zh) * | 2019-04-15 | 2019-07-12 | 合肥恒烁半导体有限公司 | 一种基于模拟矩阵运算单元的卷积运算及其应用 |
CN110459605A (zh) * | 2019-07-29 | 2019-11-15 | 天津大学 | 多层材料异质栅介质层柔性硅薄膜晶体管及其制造方法 |
Non-Patent Citations (2)
Title |
---|
Kaiyuan Guo etc.."Angel-Eye: A Complete Design Flow for Mapping CNN Onto Embedded FPGA".《IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems》.2017,第37卷(第37期),全文. * |
Sugil Lee etc.."Double MAC on a DSP: Boosting the Performance of Convolutional Neural Networks on FPGAs".《IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems》.2018,全文. * |
Also Published As
Publication number | Publication date |
---|---|
CN111639758A (zh) | 2020-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20210365646A1 (en) | Analog vector-matrix multiplication circuit | |
CN203675093U (zh) | 基于浮栅技术的动态异或门设计 | |
CN109086249B (zh) | 模拟向量-矩阵乘法运算电路 | |
Palit et al. | TFET-based cellular neural network architectures | |
CN209182823U (zh) | 一种数模混合存算一体芯片以及用于神经网络的运算装置 | |
Gu et al. | Synthesis of bias-scalable CMOS analog computational circuits using margin propagation | |
CN105720970A (zh) | 一种基于 FinFET 器件的异或/同或门电路 | |
Chatterjee et al. | Exploiting inherent error resiliency of deep neural networks to achieve extreme energy efficiency through mixed-signal neurons | |
CN111639758B (zh) | 一种基于柔性材料的模拟卷积计算器件 | |
CN113593622B (zh) | 存内计算装置及运算装置 | |
WO2018137177A1 (zh) | 一种基于nor flash阵列的卷积运算方法 | |
CN207382286U (zh) | 一种宽输入电压范围高线性度cmos跨导单元电路 | |
CN116185336A (zh) | 一种基于sram的有符号数模拟存内计算电路 | |
Zhang et al. | Fast Fourier transform (FFT) using flash arrays for noise signal processing | |
CN110263354B (zh) | Cmos传输门逻辑电路的逻辑表达式提取和开关级设计方法 | |
CN112632460B (zh) | 源极耦合、漏极求和的模拟向量-矩阵乘法运算电路 | |
CN103716039A (zh) | 一种基于浮栅mos管的增强型动态全加器设计 | |
Paliy et al. | Assessment of two-dimensional materials-based technology for analog neural networks | |
CN103226460A (zh) | 多路模拟乘除法运算电路 | |
CN110690892A (zh) | 一种基于忆阻器的立方根逻辑电路 | |
CN104682951B (zh) | 可重构模拟统计信号处理单元电路 | |
CN115374698A (zh) | 一种用于晶体管建模的人工神经网络方法 | |
CN220305789U (zh) | 一种基于基本门电路的低功耗全加器 | |
CN106447038A (zh) | 脉冲神经电路 | |
Prasad et al. | Modified High Speed 32-bit Vedic Multiplier Design and Implementation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |