CN104682951B

CN104682951B - 可重构模拟统计信号处理单元电路

Info

Publication number: CN104682951B
Application number: CN201510070118.6A
Authority: CN
Inventors: 赵哲; 郑浩; 丁旭辉; 高原; 安建平; 卜祥元; 尹雪
Original assignee: Beijing Institute of Technology BIT
Current assignee: Beijing Institute of Technology BIT
Priority date: 2015-02-10
Filing date: 2015-02-10
Publication date: 2017-08-11
Anticipated expiration: 2035-02-10
Also published as: CN104682951A

Abstract

本发明提供了一种可重构模拟统计信号处理单元电路，包括依次相连的信号输入电路单元、乘法电路单元、数字配置与功能控制电路单元以及归一化输出电路单元；所述信号输入电路单元为所述乘法电路提供三组六个表示概率值大小的电流信号；所述乘法电路单元包括三个吉尔伯特乘法电路，每个吉尔伯特乘法电路对三组电流信号中的两组共四个输入电流进行乘法运算；所述数字配置与功能控制电路单元包括数字配置模块和功能控制模块；所述归一化输出电路单元用于对所述功能控制模块输出的电流值进行归一化处理。本发明能够实现统计信号处理单元电路在概率与门、概率或门、概率非门、等效门、非等效门、概率异或门之间切换。

Description

可重构模拟统计信号处理单元电路

技术领域

本发明涉及信号处理领域，具体涉及一种可重构模拟统计信号处理单元电路。

背景技术

统计信号处理是通信信号处理等的信号处理领域中重要问题，如假设检验、参数估计、模式识别等统计分析、概率推断类问题都属于统计信号处理范畴。该类问题处理对象是随机过程，问题求解时往往转化为概率密集型问题求解，求解过程具有计算复杂度高的特点。

随着信号处理技术的发展，统计信号处理以其较优异的算法性能已经广泛应用于通信信号处理领域，但处理复杂度高成为制约统计信号处理应用的主要瓶颈。以信道译码为例，现有数字通信接收机中信道译码器所占的处理器资源往往可占不到接收机总资源的50％以上，可以看出统计信号处理计算复杂度高是制约处理器、接收机小型化的重要因素。

模拟统计信号处理技术以其低功耗等特性，成为近几年信号处理领域研究的新热点。模拟统计信号处理采用模拟电流、电压信号替代经过采样量化的数字信号进行信号处理，具有全精度、高效率等特点。国外研究人员已在信道译码等领域开展相关研究工作，并完成了一系列译码芯片的研制。相关成果表明模拟译码器与数字译码器相比，在相同处理速度下可将处理功耗降低1-2个数量级，处理器芯片面积可降低3个数量级以上。

模拟统计信号处理虽然具有性能、功耗优势但由于其处理器结构设计与处理算法在因子图意义上同构的特点，造成其设计针对性强、通用性差，对开发与应用过程形成制约。

发明内容

针对现有技术中的缺陷，本发明提供一种可重构模拟统计信号处理单元电路，能够实现统计信号处理单元电路在概率与门、概率或门、概率非门、等效门、非等效门、概率异或门之间切换，因而可以提高模拟统计信号处理单元电路的通用性。

为解决上述技术问题，本发明提供以下技术方案：

第一方面，本发明提供了一种可重构模拟统计信号处理单元电路，包括依次相连的信号输入电路单元、乘法电路单元、数字配置与功能控制电路单元以及归一化输出电路单元；

所述信号输入电路单元包括六个输入端，为所述乘法电路提供三组六个表示概率值大小的电流信号；

所述乘法电路单元包括三个吉尔伯特乘法电路，每个吉尔伯特乘法电路有四个输入端，四个输出端，每个吉尔伯特乘法电路对三组电流信号中的两组共四个电流进行乘法运算，输出四个乘积信号；

所述数字配置与功能控制电路单元包括一个数字配置模块和三个功能控制模块；所述数字配置模块对所述三个功能控制模块进行控制；所述三个功能控制模块分别与所述三个吉尔伯特乘法电路对应连接；

每个功能控制模块包括四个输入端和两个输出端，用于对每个吉尔伯特乘法电路输出的乘积电流信号进行加和运算；

所述每个功能控制模块包括四组开关，每组三个开关；其中，四组开关对应控制所述吉尔伯特乘法电路输出的四个乘积信号，每组开关中的三个开关的一端均连接吉尔伯特乘法电路输出的一个乘积信号，每组开关中的三个开关的另一端分别连接功能控制模块的两个输出端和地；

所述数字配置模块用于通过程序控制所述功能控制模块中的开关通断；

所述归一化输出电路单元包括三个归一化电路，每个归一化电路用于对与之对应的功能控制模块的输出端输出的电流值进行归一化处理，所述归一化输出电路的输出值为归一化后的概率电流值。

其中，所述数字配置模块共包括6组配置模式，通过控制所述功能控制模块中的十二个开关的开闭组合来分别实现概率与门、概率或门、概率非门、等效门、非等效门或概率异或门。

其中，在信号输入电路单元和乘法电路单元之间还设置有复位电路单元，所述复位电路单元用于提供复位信号控制信号传输延迟。

其中，将n-2个上述度数为3的可重构模拟统计信号处理单元电路对应的输入与输出端口两两相连，形成一种链式结构，得到度数为n的可重构模拟统计信号处理单元电路，其中n>3。

第二方面，本发明提供了一种利用上述可重构模拟统计信号处理单元电路获得信号统计处理的方法，包括：

S1.将若干个预设的表示概率值大小的电流信号通过信号输入电路输入给乘法电路；

S2.根据所需的信号统计处理类型，设置数字配置模块的配置类型；

S3.接收上述可重构模拟统计信号处理单元电路输出端的电流信号，得到信号统计处理的结果。

第三方面，本发明提供了一种利用上述可重构模拟统计信号处理单元电路构建的译码电路，包括M个电路模块，所述M个电路模块均为所述可重构模拟统计信号处理单元电路；通过对M个电路模块中的可重构模拟统计信号处理单元电路中的数字配置与功能控制电路的数字配置，使M个电路模块分别实现概率与门、概率或门、概率非门、等效门、非等效门或概率异或门，以使M个电路模块相互配合完成译码电路的译码功能。

其中，所述译码电路包括(6，3)线性分组码的译码电路。

由上述技术方案可知，本发明所述的可重构模拟统计信号处理单元电路，设计了一种可重构的统计信号处理单元电路，通过数字配置实现统计信号处理单元电路的功能在概率与门、概率或门、概率非门、等效门、非等效门、概率异或门之间切换，这不仅使此种模拟电路具备优于数字电路的各种优势，而且通过外部配置改变单元电路的功能可以大大提高设计的扩展性与通用性，实现门电路功能的复用。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1和图2是本发明实施例一提供的可重构模拟统计信号处理单元电路的结构框图；

图3是一个吉尔伯特乘法电路的结构示意图；

图4是一个功能控制模块的电路结构示意图；

图5是一个归一化输出电路的结构示意图；

图6是本发明实施例一提供的可重构模拟统计信号处理单元电路的电路结构示意图；

图7是本发明实施例二提供的利用所述可重构模拟统计信号处理单元电路获得信号统计处理的方法流程图；

图8是本发明实施例三提供的利用所述可重构模拟统计信号处理单元电路构建的(6，3)线性分组码的译码电路结构框图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

针对现有技术中模拟统计信号处理存在设计针对性强、通用性差的缺陷，本发明提出了一种可重构的模拟统计信号处理运算单元电路。通过此种单元运算电路搭建的统计信号处理电路或芯片具有功能可配置的特点，可提高电路设计的扩展性与通用性，并具有高速、低功耗、高可靠性等特点(相比于数字处理器，模拟统计信号处理器的芯片面积可降至原来的1/30以下，功耗可降至数字芯片的1/12以下，而其处理速度相比于数字芯片可以提升至4倍以上左右)。功能上，本发明可以通过外部配置实现统计信号处理运算中的等效门、概率异或门、概率与门、概率或门、概率非门等功能之间的转换，并通过控制复位信号，实现芯片电路的其他功能，如传输延迟等多种功能。

本发明提出的可重构模拟统计信号单元电路是基于统计信号处理问题与因子图提出来的，因子图因子节点信息处理的具体计算方式如下：

在上述公式中，信号处理模块对于离散的概率值p_X(x)和p_Y(y)进行处理，得到离散的概率值输出结果p_Z(z)。其中，α、β和η为输入变量x、y和z的有限域。γ为归一化函数，其功能是对等号右边的处理结果进行归一化，使p_Z(z)输出所有的可能结果的和为1。f(x,y,z)为本地功能函数，即特定的f(x,y,z)可实现某种固定的信号处理功能，通过改变f(x,y,z)的值可以实现对p_X(x)和p_Y(y)的不同处理功能进而输出其结果p_Z(z)。因此，基于对上述因子节点的本地功能函数f(x,y,z)不同取值，可实现不同的统计信号处理单元电路，包括：等效门、非等效门、概率异或门、概率与门、概率或门、概率非门等。其中，六种概率门电路的输入输出计算关系如下所示：

(a)等效门

(b)非等效门

(c)概率异或门

(d)概率与门

(e)概率或门

(f)概率非门

对于概率非门，将输入的X端口的p_X(0)、p_X(1)置为0.5，实现Y端口与Z端口的2端口概率非门。

上述所述统计信号处理单元电路的度数为3，其含义为：存在三组输入输出值，分别对应p_X(x)、p_Y(y)和p_Z(z)三组端口的输入输出值。在二进制情况下，三组端口的输入输出分别为和和

然而，现有技术中在实现上述六种概率门电路时，需要分别设置，不但麻烦，而且对开发和应用形成了制约，现在还没有一种通用的电路结构能够实现上述六种概率门电路的随意切换。因此，尽管模拟统计信号处理虽然具有性能、功耗优势，但因解决不了通用性的问题而限制了其应用。

为了解决上述问题，本发明实施例一提供了一种可重构模拟统计信号处理单元电路，参见图1和图2，所述可重构模拟统计信号处理单元电路包括依次相连的信号输入电路单元101、乘法电路单元102、数字配置与功能控制电路单元103以及归一化输出电路单元104；

所述信号输入电路单元101包括六个输入端，为所述乘法电路提供三组六个表示概率值大小的电流信号；

一般地，信号输入电路的输入值为代表概率值的大小的电流信号：I_in1(0)、I_in1(1)、I_in2(0)、I_in2(1)、I_in3(0)、I_in3(1)，共三组电流值，此三组电流值均为概率信息信号，从输入端三组端口输入为后期的信号处理电路做准备，信号输入电路是由电流镜电路连接组成的。

所述乘法电路单元102包括三个吉尔伯特乘法电路，每个吉尔伯特乘法电路有四个输入端，四个输出端，每个吉尔伯特乘法电路对三组电流信号中的两组共四个电流进行乘法运算，输出四个乘积信号；

该乘法电路单元包括三个吉尔伯特乘法电路，主要功能是对输入电流信号进行乘法运算，即每个吉尔伯特乘法电路对三对输入电流中两对共四个电流进行两两乘法运算并输出，例如第一个吉尔伯特乘法电路处理I_in1(0)、I_in1(1)、I_in2(0)、I_in2(1)，第二个吉尔伯特乘法电路处理I_in1(0)、I_in1(1)、I_in3(0)、I_in3(1)，第三个吉尔伯特乘法电路处理I_in2(0)、I_in2(1)、I_in3(0)、I_in3(1)。其中，图3、4和5分别示出了一个吉尔伯特乘法电路、一个功能控制模块的电路和一个归一化输出电路的结构示意图；并且以吉尔伯特乘法电路处理I_in1(0)、I_in1(1)、I_in2(0)、I_in2(1)这两对概率输入电流为例，介绍了其处理过程。

本部分一个吉尔伯特乘法电路的电路结构如图3所示。如图3，VDD为电源的供电信号，I_in1(0)、I_in1(1)、I_in2(0)、I_in2(1)为此吉尔伯特乘法电路的4个输入电流值，I₀₀、I₀₁、I₁₀、I₁₁为经过吉尔伯特乘法电路后对应的输出值，其计算关系如下：

I₀₀＝I_in1(0)·I_in2(0)

I₀₁＝I_in1(0)·I_in2(1)

I₁₀＝I_in1(1)·I_in2(0)

I₁₁＝I_in1(1)·I_in2(1)。

线性跨导电路用于完成两个电流输入信号之间的乘法运算，利用MOS晶体管在亚阈值状态漏极电流ID与栅源电压VGS成指数特性，如下公式所示。因此乘法电路中MOS管要求处于亚阈值状态，且栅源极电压具有良好的匹配。

当MOS管工作于亚阈值状态时，工作电流极小，电路的功耗极低，在通信电路的芯片设计，特别是移动通信电路芯片设计时，功耗低具有特别重要的意义，在某些场合，低功耗是必须的要求，减少整机的耗电，具有很大的实用价值。

所述数字配置与功能控制电路单元103包括一个数字配置模块1031和三个功能控制模块1032；所述数字配置模块对所述三个功能控制模块进行控制；所述三个功能控制模块分别与所述三个吉尔伯特乘法电路对应连接；

每个功能控制模块1032包括四个输入端和两个输出端，用于对每个吉尔伯特乘法电路输出的乘积电流信号进行加和运算；

所述每个功能控制模块1032包括四组开关，每组三个开关；其中，四组开关对应控制所述吉尔伯特乘法电路输出的四个乘积信号，每组开关中的三个开关的一端均连接吉尔伯特乘法电路输出的一个乘积信号，每组开关中的三个开关的另一端分别连接功能控制模块的两个输出端和地；

所述数字配置模块1031用于通过程序控制所述功能控制模块中的开关通断；

本部分电路结构通过外部编程进行数字配置完成对乘法电路输出的乘积电流信号选通加和的功能。功能控制模块如图4所示，其中I₀和I₁为经过功能控制信号选通后对吉尔伯特乘法电路输出的四路电流信号进行加和组合的输出电流值，而未用的乘积电流信号则通过开关选通与电源负极相连。

通过控制S1～S12十二个选通开关来控制输出电流值I₀和I₁的结果。图4中，对于吉尔伯特乘法电路输出的四路电流信号I₀₀、I₀₁、I₁₀、I₁₀，通过控制S1～S12，得到想要的电流值I₀和I₁作为功能控制模块的输出。

对于S1～S12十二个选通开关，每三个开关对应一个乘积电流信号，比如S1～S3对应I₀₀，S4～S6对应I₁₀，S7～S9对应I₀₁，S10～S12对应I₁₁，通过外部数字电路对开关进行配置通断，进而对输出的电流值I₀和I₁的结果进行配置，实现上面介绍的六种单元电路(概率与门、概率或门、概率非门、等效门、非等效门和概率异或门)的功能。

以图2中度数为三的单元电路为例进行说明，其开关配置如下表所示。0代表开关断开，1代表开关闭合。

表1

注：对于上表中单元电路中的概率非门，由于其为2端口电路，对于本发明的3端口模型，将一组输入端口置为等电流(0.5)即可实现概率非门的形式。上表中的形式仅为一种配置形式。

结合上述表1，以等效门和概率异或门为例，具体说明经过此部分控制电路处理后，输出的信号值形式：

(1)等效门；当开关信号的配置形式如表1中的4时，此模拟统计信号单元电路实现的是等效门功能。

I₀＝I₀₀；

I₁＝I₁₁；

(2)概率异或门；当开关信号的配置形式如表1中的6时，此模拟统计信号单元电路实现的是概率异或门功能；

I₀＝I₀₀+I₁₁；

I₁＝I₁₀+I₀₁；

其中I₀₀、I₀₁、I₁₀、I₁₁为图3中经过吉尔伯特乘法电路后对应的输出值。

所述归一化输出电路单元104包括三个归一化电路，每个归一化电路，用于对与之对应的功能控制模块的输出端输出的电流值进行归一化处理，所述归一化输出电路的输出值为归一化后的概率电流值。

归一化输出电路单元由电流镜电路组成，其输出值代表归一化后的概率电流值大小。其具体电路形式如图5所示。如图5，I₀、I₁为由上一级功能控制电路(图4所示功能控制电路)输出的，归一化电路的输入值，I_out(0)、I_out(1)为其经过电路处理之后的输出值，VDD为供电信号，I_bias，p为归一化参考电流，调节归一化输出的和，即：I_out(0)+I_out(1)＝I_bias,p；一般地，I_bias，p取值为1。

本部分电路的功能为对输出电流值进行归一化处理，如下：

I_out(0)＝γ·I₀

I_out(1)＝γ·I₁

上式中，对每组输出电流值前面同时乘以归一化因子γ，使两者的和为1，即I_out(0)+I_out(1)＝1。通过该单元的处理，完成了信号的归一化输出，输出值即为经过统计信号处理单元电路处理后信号的最终输出值。输出电流为信号经统计处理后对应的概率值大小。

在一个优选实施例中，所述可重构模拟统计信号处理单元电路还包括复位电路单元105，所述复位电路单元105设置在信号输入电路单101和乘法电路单元102之间，用于提供复位信号实现电路其他的扩展功能，如信号传输延迟等功能。

所述复位电路单元可实现此单元电路信号的复位功能，V_reset表示单元电路输入端的重置信号，其功能是将输入信号置为相等(同为0.5)。复位电路的位置如图2所示，为初始电流输入位置，对于度数为3的单元电路，V_reset1、V_reset2、V_reset3分别为其三个输入端口的重置信号。重置信号的引入可以为此统计信号处理电路实现诸如信号传输延迟等功能。对于为此信号处理电路，将三组端口其中的两组端口的输入输出置为相等可实现信号传输延迟功能。

由输入电路单元、乘法电路单元、数字配置与功能控制电路单元以及归一化输出电路单元搭建的模拟统计信号单元电路如图6所示。

由于模拟统计信号处理单元电路中对概率信号的单元电路处理不仅仅限于度数为3的单元电路，同时还包含度数大于3的单元电路。通过度数为3的单元电路可以实现任意度数的单元电路模块，其具体方法如下：

通过度数为3的单元电路实现度数大于3的单元电路模块，在搭建单元电路过程中，对于度数为n的模块(n>3)，可通过将n-2组度数为3的单元门电路对应输入与输出端口“两两相连”形成一种“链式结构”进而得到度数为n的单元电路模块。此种方法共同适用于上述6中单元电路。

基于上述统计信号处理单元电路结构，本发明实施例利用MOS晶体管亚阈值特性，采用基于吉尔伯特乘法电路的电流形式电路拓扑结构，设计出用于概率信息传递算法模拟统计信号处理单元电路，并通过数字配置单元电路实现不同处理功能函数。其中，单元电路的输入输出为代表概率值的电流信号，而非数字电路中代表逻辑值0或1的电压信号。

本发明实施例二提供了一种利用上述实施例一所述的可重构模拟统计信号处理单元电路获得信号统计处理的方法，参见图7，包括：

步骤100：将若干个预设的表示概率值大小的电流信号通过信号输入电路输入给乘法电路。

步骤200：根据所需的信号统计处理类型，设置数字配置模块的配置类型。

步骤300：接收上述可重构模拟统计信号处理单元电路输出端的电流信号，得到信号统计处理的结果。

本发明实施例三提供了一种利用上述实施例一所述的可重构模拟统计信号处理单元电路构建的译码电路，包括M(M>1)个电路模块，所述M个电路模块均为所述可重构模拟统计信号处理单元电路；通过对M个电路模块中的可重构模拟统计信号处理单元电路中的数字配置与功能控制电路的数字配置，使M个电路模块分别实现概率与门、概率或门、概率非门、等效门、非等效门或概率异或门，以使M个电路模块相互配合完成译码电路的译码功能。

具体地，以(6，3)线性分组码为例，通过本发明实施例一所述的可重构模拟统计信号处理单元电路，结合H矩阵和因子图及译码器模型的关系，搭建起它的译码电路，如图8所示。此(6，3)译码器共包含9个单元电路模块，包括等效门(单向、双向)和概率异或门两种信号处理门电路模块，每个门电路模块中的X、Y、Z分别代表不同的端口。基于本发明实施例一所述的可重构模拟统计信号处理单元电路，通过外部数字配置对其进行功能控制，可分别实现度数为3的等效门和概率异或门的功能模块，进而搭建出此实施例的(6，3)译码器模型。如图8所示，通过数字配置与功能控制和电路，将单元电路模块V1，V2，V3配置为度数为3的双向等效门电路模块，有三组输入输出端口，每组端口是双向的；将Q1，Q2，Q3单元电路模块配置为度数为3的单向等效门电路模块，每组端口的输入输出是单向的；将单元电路模块C1，C2，C3配置为度数为3的概率异或门模块。其中，根据H矩阵，因子图和译码器之间的关系，图中的P1～P6为此搭建的译码器模型的输入概率值，Q1～Q3为此译码器模型经过译码后输出的码字译码概率值，r_ij为双向等效门Vi传递给概率异或门Cj的译码消息值，q_ji为概率异或门Cj传递给双向等效门Vi的译码消息值。其中，上述所有消息值在译码电路均通过电流大小来表示。

具体实施步骤如下：

A1.通过线性分组码的H矩阵与因子图的对应关系搭建出译码器的模型。本(6,3)线性分组码的的H矩阵如下所示，其对应的译码器模型如图8所示。

A2.针对译码器模型中的三类模块，通过本发明实施例介绍的可编程模拟信号处理概率门电路对其进行分别实现。

A21.度数为3的双向等效门电路模块(单元电路V1～V3)。从图8的译码器模型中可以看出，本部分模块可通过图6的电路结构来实现。将开关电路的开关按照开关配置表格中的序号4连接可实现度数为3的双向等效门功能。I_in1(0)、I_in1(1)、I_in2(0)、I_in2(1)、I_in3(0)、I_in3(1)；I_out1(0)、I_out1(1)；I_out2(0)、I_out2(1)；I_out3(0)、I_out3(1)分别对应着等效门电路三组端口的输入输出值，其计算关系上文双向等效门输入输出关系所示。由于是双向等效门，每组端口既有可以输入值也可以有输出值，这就对应了概率门电路中的输出端口及其计算关系。

A22.度数为3的单向等效门电路模块(单元电路Q1～Q3)。从图8的译码器模型中可以看出，本部分模块同样可以使用图6的电路结构来实现。同样是将开关电路的开关按照开关配置表格中的序号4连接。其输入输出计算关系与上部一致，不一样的地方是：本等效门模块为单向的，即同一组端口或作为输入端口或作为输出端口，不能同时有信息输入和输出。在实现单向的门时，将每组端口不需要使用的端口的一组输入值\输出值置为等电流(同为0.5)即可实现。

A23.度数为3的概率异或门(单元电路C1～C3)。从图8的译码器模型中可以看出，本部分模块可以使用图6的电路结构来实现。将开关电路的开关按照开关配置表格中的序号6连接可实现度数为3的概率异或门功能。概率异或门电路的输入为来自等效门的电流消息或者来自信道的消息，以电流形式表示。经过处理传递给相邻信号处理概率门模块。其信号输入输出关系与上文介绍的概率异或门信号输入输出关系相同。

通过以上步骤即可通过本发明介绍的可编程的模拟信号处理概率门电路实现本译码器中的各模块的电路结构，进而搭建出译码器的结构并完成其译码功能。三种统计信号处理单元电路对应的数字配置与功能控制开关如下表2所示：

表2

配置模式	功能	S1	S2	S3	S4	S5	S6	S7	S8	S9	S10	S11	S12
														4	双向等效门	1	0	0	0	1	0	0	1	0	0	0	1
4	单项等效门	1	0	0	0	1	0	0	1	0	0	0	1
														6	概率异或门	1	0	0	0	0	1	0	0	1	1	0	0

本发明实施例一所述的可重构模拟统计信号处理单元电路是一种通用的模拟概率计算电路，可通过此种电路模块构造各种纠错码的译码电路，如：Turbo码、低密度奇偶校验码等类似码型，具有广泛的适用性，且其网络拓扑结构的连接具有灵活性。

以上实施例仅用于说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims

1.一种可重构模拟统计信号处理单元电路，其特征在于，包括依次相连的信号输入电路单元、乘法电路单元、数字配置与功能控制电路单元以及归一化输出电路单元；

所述信号输入电路单元包括六个输入端，为所述乘法电路提供三组共六个表示概率值大小的电流信号；

2.根据权利要求1所述的可重构模拟统计信号处理单元电路，其特征在于，所述数字配置模块共包括6组配置模式，通过控制所述功能控制模块中的十二个开关的开闭组合来分别实现概率与门、概率或门、概率非门、等效门、非等效门或概率异或门。

3.根据权利要求1所述的可重构模拟统计信号处理单元电路，其特征在于，在信号输入电路单元和乘法电路单元之间还设置有复位电路单元，所述复位电路单元用于提供复位信号控制信号传输延迟。

4.根据权利要求1所述的可重构模拟统计信号处理单元电路，其特征在于，将n-2个度数为3的上述可重构模拟统计信号处理单元电路对应的输入与输出端口两两相连，形成一种链式结构，得到度数为n的可重构模拟统计信号处理单元电路，其中n>3，其中，度数为3的可重构模拟统计信号处理单元电路的含义为存在三组输入输出值的可重构模拟统计信号处理单元电路。

5.一种利用权利要求1所述的可重构模拟统计信号处理单元电路获得信号统计处理的方法，其特征在于，包括：

6.一种利用权利要求1所述的可重构模拟统计信号处理单元电路构建的译码电路，其特征在于，包括M个电路模块，所述M个电路模块均为所述可重构模拟统计信号处理单元电路；通过对M个电路模块中的可重构模拟统计信号处理单元电路中的数字配置与功能控制电路的数字配置，使M个电路模块分别实现概率与门、概率或门、概率非门、等效门、非等效门或概率异或门，以使M个电路模块相互配合完成译码电路的译码功能。

7.根据权利要求6所述的译码电路，其特征在于，所述译码电路包括(6，3)线性分组码的译码电路。