CN103580680A - 基于dna自组装算法的全减运算模型 - Google Patents
基于dna自组装算法的全减运算模型 Download PDFInfo
- Publication number
- CN103580680A CN103580680A CN201310529910.4A CN201310529910A CN103580680A CN 103580680 A CN103580680 A CN 103580680A CN 201310529910 A CN201310529910 A CN 201310529910A CN 103580680 A CN103580680 A CN 103580680A
- Authority
- CN
- China
- Prior art keywords
- dna
- computing
- tiles
- entirely
- assembling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Measuring Or Testing Involving Enzymes Or Micro-Organisms (AREA)
Abstract
本发明公开了一种基于DNA自组装算法的全减运算模型,所述基于DNA自组装算法包括以下步骤:(1)基于DNA自组装技术构建构造刚性三交叉DNA分子;(2)设计执行全减运算的三类刚性DNATiles模型,包括输入X类Tiles,输出Y类Tiles和初始化C类Tiles;在预先设定的实验条件下,控制合适温度以及溶液的浓度,保证DNA自组装顺利完成组装;(3)基于逻辑SUB运算,对全减运算结果提取,寻找出运算完整的自组装结构,分离并提取其中的报告链,根据编码原则读取结果。本发明利用DNA自组装技术可以构建许多复杂的不同形状的图案,还可在纳米尺度下修饰材料的表面。
Description
技术领域
本发明属于减法器技术领域,尤其涉及一种基于DNA自组装算法的全减运算模型。
背景技术
自组装技术是解决有机功能分子与电极连接问题最有希望的技术之一,近年来在构筑分子电子器件中得到了越来越多的应用,成为分子电子学发展的一个重要方向。利用自组装技术进行不同几何形状图案的构建以及对材料表面的修饰是自组装技术最简单、最初步的应用。选择一定结构、形状的分子,通过自组装技术可以构筑不同几何形状的图案。随着对分子识别过程中各种作用力本质的深入了解,人们已经从制备具有特定结构和构筑基元出发来组装多维、高度有序、结构复杂具有特定功能的组装体。
目前,在电子计算机内部硅芯片上安放的电路系统越来越多,尺寸越来越小,已接近物理极限。将单个分子或极小的化学基因变成计算机芯片上的元件可大大缩小其尺寸跨越传统极限限制。单个逻辑运算单元的信号处理能力是有限的,为了进一步提高网络的可承载信息容量,需要发展具有复杂逻辑运算功能的逻辑运算电路。
DNA分子编码地球上所有形式的生命,可以论证:就数据存储和处理而言,它们是已知的最强有力的媒介。然而,迄今DNA几乎没有被用于计算机,其原因主要是:缺乏一种方法,能够将生命分子转换成器件,而器件可以完成逻辑操作。
自组装技术是解决有机功能分子与电极连接问题最有希望的技术之一,近年来在构筑分子电子器件中得到了越来越多的应用,成为分子电子学发展的一个重要方向。利用自组装技术进行不同几何形状图案的构建以及对材料表面的修饰是自组装技术最简单、最初步的应用。选择一定结构、形状的分子,通过自组装技术可以构筑不同几何形状的图案。随着对分子识别过程中各种作用力本质的深入了解,人们已经从制备具有特定结构和构筑基元出发来组装多维、高度有序、结构复杂具有特定功能的组装体。
全减器是现代计算机的一个基本组成部分,目前,在电子计算机内部硅芯片上安放的电路系统越来越多,尺寸越来越小,已接近物理极限。将单个分子或极小的化学基因变成计算机芯片上的元件可大大缩小其尺寸跨越传统极限限制。在数字逻辑电路中需要不同的逻辑门进行复杂的连接来完成全加逻辑功能,而分子自组装只需要通过DNA分子在一定的生化条件下,进行组装就可以实现全减逻辑功能。这样大大地减少逻辑器件使用数目,使成本也大大地降低,更方便地投入到我们将来的实际应用中去。
发明内容
本发明实施例的目的在于提供一种基于DNA自组装算法的全减运算模型,旨在解决单个逻辑运算单元的信号处理能力是有限的,为了进一步提高网络的可承载信息容量,需要发展具有复杂逻辑运算功能的逻辑运算电路的问题。
本发明实施例是这样实现的,一种基于DNA自组装算法的全减运算模型,所述方法包括以下步骤:基于DNA自组装技术构建构造刚性三交叉DNA分子;设计全减器的三种类型刚性DNA Tiles,包括输入X类Tiles,输出Y类Tiles和初始化C类Tiles;在预先设定的实验条件下,控制合适温度以及溶液的浓度,保证DNA自组装顺利完成组装;结果提取,寻找出运算完整的自组装结构,分离并提取其中的报告链,根据编码原则读取结果。
进一步,逻辑SUB运算是通过两个异或门组合实现的:首先,输入值I 1和I 2进行异或运算: ;然后,再与I 3进行异或运算,即。而逻辑BORROW运算则是通过一个异或门、两个与门、两个非门和一个或门组合实现的:首先,输入值I 1和I 2先进行异或运算后进行非运算:,然后再与I 3进行与运算:;同时,I 1和进行非运算后与I 2进行与运算:;最后结合前两个步骤计算的逻辑值进行或运算,即:。
进一步,执行全减运算的Tile模型为:
三交叉螺旋抽象成矩形,Tiles之间通过粘性末端进行连接,抽象成几何形状的螺旋没有发夹结构;粘性末端抽象成三角形;分子瓦输出值和输入值分别位在矩形上下两个边上,每一个粘性末端代表一个值,一起构成了用于执行全减运算的组分Tiles集合。
进一步,对于全减运算,输出Y(对应于SUB运算)是由三个输入X做异或运算而得,即对于一系列的布尔逻辑输入和一系列输出变量, , …,和,,…,,这里,,并且当,。和X类Tiles一样,Y类Tiles也有两个值,分别为0和1。
进一步,有两种途径来得到这两个结果:当三个输入之和为1时,其运算输出结果Y为1;当三个输入之和为0时,则其运算输出结果Y为0,需要有8种不同的Y类Tiles,如图4所示。Y类Tiles具有五个粘性末端,其中三个粘性末端在矩形的下部,分别代表三个输入值,而另两个粘性末端在矩形的中上和右上部,代表两个输出值:逻辑SUB值位于中上部,逻辑BORROW的值位于右上部。其中两个输出值通过粘性末端直接传递到下一个分子瓦作为输入值,参与下一步的计算。而另一个输入值靠模板链上的Tiles提供,直接将Tiles输出值传递到下一步计算中。
本发明利用DNA自组装技术可以构建许多复杂的不同形状的图案,还可在纳米尺度下修饰材料的表面。随着对分子识别过程中各种作用力本质的深入了解,人们已经从制备具有特定结构和构筑基元出发来组装多维、高度有序、结构复杂具有特定功能的组装体。本发明提出的基于DNA Tile自组装的二进制全减运算模型,有三个输入端和两个输出端,运用输入瓦分别逐步实现其逻辑操作,计算的速度很快。在数字逻辑电路中,需要不同的逻辑门进行复杂的连接来完成全减逻辑功能,而分子自组装,只需要通过DNA分子在一定的生化条件下,进行组装就可以实现全减逻辑功能。这样大大地减少逻辑器件使用数目,使成本也大大地降低,更方便地投入到我们将来的实际应用中去。
附图说明
图1是本发明实施例提供的全减器的基本结构图;
图2是本发明实施例提供的全光异或逻辑门;
图3是本发明实施例提供的(a) 初始化C Tiles,(b) X类Tiles;
图4是本发明实施例提供的用于执行全减运算的Y类Tiles;
图5是本发明实施例提供的全减运算的自组装过程。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
本发明是一种基于DNA Tile组装模型,利用DNA自组装算法实现的全减运算方法。
全减运算是一个实现两个二进制数相减并求出差的组合逻辑运算单元。全减运算可以处理高位借位,并输出本位减法借位。在全减运算中,用I 1和I 2表示两个二进制输入,I 3表示低位向本位借位数。输出本位和为SUB,本位向高位借位数为BORROW。全减运算的真值表如表1所示。在全减运算中,若把相邻高位借来的进位数也认为是输入的话,且三个输入之和是1,则逻辑SUB为1,否则为0。同时,运算结果需要借位时,则逻辑BORROW为1。否则为0。半减运算的逻辑表达式如下:
表1 全减运算真值表
I 1 | I 2 | I 3 | SUB | BORROW |
0 | 0 | 0 | 0 | 0 |
0 | 0 | 1 | 1 | 1 |
0 | 1 | 0 | 1 | 1 |
0 | 1 | 1 | 0 | 1 |
1 | 0 | 0 | 1 | 0 |
1 | 0 | 1 | 0 | 0 |
1 | 1 | 0 | 0 | 0 |
1 | 1 | 1 | 1 | 1 |
逻辑SUB和逻辑BORROW的布尔逻辑功能通过异或门,与门、或门和非门组合实现的,简单地说,全减器是由两个半减器组成,其基本结构如图1所示。
从图1可以看出,逻辑SUB运算是通过两个异或门组合实现的:首先,输入值I 1和I 2进行异或运算:;然后,再与I 3进行异或运算,即。而逻辑BORROW运算则是通过一个异或门、两个与门、两个非门和一个或门组合实现的:首先,输入值I 1和I 2先进行异或运算后进行非运算:,然后再与I 3进行与运算:;同时,I 1和进行非运算后与I 2进行与运算:;最后结合前两个步骤计算的逻辑值进行或运算,即:。
异或门是其核心运算单元,随着通信的发展, 单信道传输速率已经逼近电子速率的极限, 全光信号处理技术有望突破电子速率瓶颈, 且可去除交换节点的光/电/光的转换, 引起人们的广泛兴趣。全光处理技术, 尤其是其中的全光逻辑门的研究非常活跃。作为全光逻辑门中的重要组成部分, 全光异或门能实现诸如光标签或分组交换、门限判决、再生、光计算、随机信号发生、奇偶校验等重要功能, 因而倍受关注。图2显示了全光异或逻辑门的基本结构。
依据目前的科学技术条件,实现异或逻辑门是先让布尔逻辑和首先实现,然后再联合求和。在此过程中,数字信号和是相互独立的,因此对各种形式的逻辑能只使用一个实现全光异或逻辑元件实现。图2表示的异或逻辑门器件操作结果是从上面的半导体放大器和下面的半导体放大器获得的。如果给定A数字信号1100给B输入信号1001,将这两个信号进行和逻辑操作,将输出0101信号。
考虑输出信号时,当信号A为逻辑0,信号B为逻辑1或当信号A为逻辑1,信号B为逻辑0时,输出信号变为逻辑1。而当两个信号具有相同的逻辑值,换句话说,当信号A和B两者都是逻辑0或逻辑1,输出信号为逻辑0。
执行全减运算的Tile模型如图3、4所示,三交叉螺旋抽象成矩形,Tiles之间通过粘性末端进行连接,抽象成几何形状的螺旋没有发夹结构。粘性末端抽象成三角形。分子瓦输出值和输入值分别位在矩形上下两个边上,每一个粘性末端代表一个值。这里,初始化Tile(绿色)和X类Tile(蓝色)如图3所示。图4所示的是Y类Tile(粉色)。它们一起构成了用于执行全减运算的组分Tiles集合。
对于全减运算,输出Y(对应于SUB运算)是由三个输入X做异或运算而得,即对于一系列的布尔逻辑输入和一系列输出变量, , …,和,,…,,这里,,并且当,。和X类Tiles一样,Y类Tiles也有两个值,分别为0和1。有两种途径来得到这两个结果:当三个输入之和为1时,其运算输出结果Y为1;当三个输入之和为0时,则其运算输出结果Y为0,需要有8种不同的Y类Tiles,如图4所示。Y类Tiles具有五个粘性末端,其中三个粘性末端在矩形的下部,分别代表三个输入值,而另两个粘性末端在矩形的中上和右上部,代表两个输出值:逻辑SUB值位于中上部,逻辑BORROW的值位于右上部。其中两个输出值通过粘性末端直接传递到下一个分子瓦作为输入值,参与下一步的计算。而另一个输入值靠模板链上的Tiles提供,直接将Tiles输出值传递到下一步计算中。除了X类Tiles和Y类Tiles以外,还需要两个初始化C类Tiles:和,如图3(a)中绿色所示,用于初始化、和以及连接输入和输出。
根据所设计的三类组分DNA Tiles,图5给出了一个执行累积全减运算的实例。在图5中,最左端是由两个初始化、 Tiles以及一组X类DNA Tiles所组成的组装模板。X类DNA Tiles是输入值,图中所示的输入值为:,,,,。两个初始化、 Tiles用于固定输入并连接输入和输出。SUB运算和BORROW运算的组装是从左下方到右上方进行的。图5中所示的逻辑运算过程为:首先,由于,,,。左上角的值0通过其互补的粘性末端向上传递,的右上角和中部由于和的左下角和中部有着互补的粘性末端,所以就通过和唯一地确定下来。接下来进行第二步组装,输入为,,所进行的SUB运算为:,所进行的BORROW运算为:;左上角的值1通过其互补的粘性末端向上传递,的右上角值0和中部的0通过其互补的粘性末端向上传递,所以就由和唯一地确定下来。以此类推,经过5个组装过程后,就完成了如图5所示的全减运算,其输出值为:,,,,;,,,,。同样需要说明的是,由于X类Tiles和、 Tiles的粘性末端比Y类Tiles的长,所以,所设计的全减运算的执行方向为自左下向右上进行。
注意到整个粉色输出瓦和蓝色模板链是两条平行的链,从左下到右上进行组装,分子瓦之间通过粘性末端连接。理论上,输出值可以传递到下一步作为输入值,并且可以进行后续的计算。当在适当的生物化学实验条件下,输出链被分离。输出信息可以利用生物实验检测到,从而判断组装的正确性。
至此,基于DNA分子瓦进行组装的全减器,有三个输入端和两个输出端,运用输入瓦分别逐步实现其逻辑操作,计算的速度很快。在数字逻辑电路中,需要不同的逻辑门进行复杂的连接来完成全减逻辑功能,而分子自组装,只需要通过DNA分子在一定的生化条件下,进行组装就可以实现全减逻辑功能。这样大大地减少逻辑器件使用数目,使成本也大大地降低,更方便地投入到我们将来的实际应用中去。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (5)
1.一种基于DNA自组装算法的全减运算模型,其特征在于:所述基于DNA自组装算法包括以下步骤:
(1)基于DNA自组装技术构建构造刚性三交叉DNA分子;
(2)设计执行全减运算的三类刚性DNA Tiles模型,包括输入X类Tiles,输出Y类Tiles和初始化C类Tiles;在预先设定的实验条件下,控制合适温度以及溶液的浓度,保证DNA自组装顺利完成组装;
(3)基于逻辑SUB运算,对全减运算结果提取,寻找出运算完整的自组装结构,分离并提取其中的报告链,根据编码原则读取结果。
4.根据权利要求1所述的基于DNA自组装算法的全减运算模型,其特征在于:所述执行全减运算的三类刚性DNA Tiles模型为:三交叉螺旋抽象成矩形,Tiles之间通过粘性末端进行连接,抽象成几何形状的螺旋没有发夹结构;粘性末端抽象成三角形;分子瓦输出值和输入值分别位在矩形上下两个边上,每一个粘性末端代表一个值,一起构成了用于执行全减运算的组分Tiles集合。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310529910.4A CN103580680A (zh) | 2013-11-01 | 2013-11-01 | 基于dna自组装算法的全减运算模型 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310529910.4A CN103580680A (zh) | 2013-11-01 | 2013-11-01 | 基于dna自组装算法的全减运算模型 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103580680A true CN103580680A (zh) | 2014-02-12 |
Family
ID=50051739
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310529910.4A Pending CN103580680A (zh) | 2013-11-01 | 2013-11-01 | 基于dna自组装算法的全减运算模型 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103580680A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105930586A (zh) * | 2016-04-21 | 2016-09-07 | 郑州轻工业学院 | 基于局域性dna发卡链置换反应的异或门及求反电路 |
CN106126191A (zh) * | 2016-06-06 | 2016-11-16 | 大连大学 | 基于映射模块的16位加减法器的方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101814109A (zh) * | 2009-02-24 | 2010-08-25 | 北京大学 | 一种基于dna自组装计算的分解大整数的方法和系统 |
-
2013
- 2013-11-01 CN CN201310529910.4A patent/CN103580680A/zh active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101814109A (zh) * | 2009-02-24 | 2010-08-25 | 北京大学 | 一种基于dna自组装计算的分解大整数的方法和系统 |
Non-Patent Citations (1)
Title |
---|
YANFENG WANG ET.: "Full Adder and Full Subtractor Operations by DNA Self-Assembly", 《ADVANCED SCIENCE LETTERS》 * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105930586A (zh) * | 2016-04-21 | 2016-09-07 | 郑州轻工业学院 | 基于局域性dna发卡链置换反应的异或门及求反电路 |
CN105930586B (zh) * | 2016-04-21 | 2019-02-01 | 郑州轻工业学院 | 基于局域性dna发卡链置换反应的异或门及求反电路 |
CN106126191A (zh) * | 2016-06-06 | 2016-11-16 | 大连大学 | 基于映射模块的16位加减法器的方法 |
CN106126191B (zh) * | 2016-06-06 | 2018-07-31 | 大连大学 | 基于映射模块的16位加减法器的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Azghadi et al. | A novel design for quantum-dot cellular automata cells and full adders | |
Peper et al. | Fault-tolerance in nanocomputers: a cellular array approach | |
Sousa | Nonconventional computer arithmetic circuits, systems and applications | |
Mohammadi et al. | Design of non‐restoring divider in quantum‐dot cellular automata technology | |
CN103580680A (zh) | 基于dna自组装算法的全减运算模型 | |
CN103475360A (zh) | 一种基于dna算法自组装的全加器设计方法 | |
Islam et al. | A new approach of presenting universal reversible gate in nanoscale | |
Kianpour et al. | Novel design of n-bit controllable inverter by quantum-dot cellular automata | |
Cui et al. | Design of non‐restoring binary array divider in quantum‐dot cellular automata | |
Moustafa et al. | A Customizable Quantum‐Dot Cellular Automata Building Block for the Synthesis of Classical and Reversible Circuits | |
Vieira et al. | Geometric greedy router in quantum-dot cellular automata | |
CN102916691A (zh) | 基于可逆逻辑的bcd码十进制计数器 | |
Vyas et al. | Karnaugh map method for memristive and spintronic asymmetric basis logic functions | |
WO2006047952A2 (fr) | Schema technique informatique d'echelle mixte et procede de conception numerique de ligne de transport | |
Sun et al. | BC-MVLiM: A binary-compatible multi-valued logic-in-memory based on memristive crossbars | |
CN103475361A (zh) | 一种基于dna自组装计算的半减器设计方法 | |
CN102902510A (zh) | 一种有限域求逆器 | |
CN204631850U (zh) | 八位三值可逆加法器及其封装结构 | |
CN104467873B (zh) | 一种基于概率计算的线性分组码模拟译码器设计方法 | |
Norouzi Doshanlou et al. | Efficient design of quaternary quantum comparator with only a single ancillary input | |
Fan et al. | A new nano-structure design of a 2× 2 crossbar switch based on quantum dots for a nano-communication network | |
Xie et al. | Designing an ultra-efficient Hamming code generator circuit for a secure nano-telecommunication network | |
Yeung et al. | Phase transitions in transportation networks with nonlinearities | |
Basu et al. | Arithmetic logic unit of a computer based on spin-polarised single electrons | |
CN109841242A (zh) | 一种基于相变存储器实现二进制并行加法的方法及系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140212 |