CN111291877A - 基于铁电晶体管FeFET的侧抑制神经元电路 - Google Patents

基于铁电晶体管FeFET的侧抑制神经元电路 Download PDF

Info

Publication number
CN111291877A
CN111291877A CN202010118636.1A CN202010118636A CN111291877A CN 111291877 A CN111291877 A CN 111291877A CN 202010118636 A CN202010118636 A CN 202010118636A CN 111291877 A CN111291877 A CN 111291877A
Authority
CN
China
Prior art keywords
fefet
ferroelectric transistor
tube
ferroelectric
stage inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010118636.1A
Other languages
English (en)
Other versions
CN111291877B (zh
Inventor
黄如
刘姝涵
黄芊芊
陈诚
蔡一茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN202010118636.1A priority Critical patent/CN111291877B/zh
Publication of CN111291877A publication Critical patent/CN111291877A/zh
Application granted granted Critical
Publication of CN111291877B publication Critical patent/CN111291877B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • Artificial Intelligence (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Neurology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提出了一种基于铁电晶体管FeFET的侧抑制神经元电路,该电路包括电容、重置管、正反馈管、两级串联的反相器、铁电晶体管；其中，电容用于模拟生物神经元的细胞膜电容，积累由输入的突触后电流带来的电荷；重置管是一个N型MOSFET器件，为电容上积累的电荷提供重置通路；正反馈管是一个P型MOSFET器件，在第一级反相器的输入接近其逻辑阈值电平时为电容补充电荷；两级串联的反相器由两组互补CMOS构成，起到放大输入端电压变化的作用，脉冲生成于其输出端；铁电晶体管是一个N型FeFET器件，用于模拟生物神经元的侧抑制功能。本发明可以显著降低硬件开销；同时高度模拟了生物神经元的基本特性和高级功能。

Description

基于铁电晶体管FeFET的侧抑制神经元电路
技术领域
本发明涉及神经形态计算中侧抑制神经元的物理实现方式，具体涉及一种基于铁电晶体管FeFET的侧抑制神经元电路。
背景技术
随着信息技术的蓬勃发展，人类社会已经步入“数据爆炸”的时代，每年指数式增长的数据量为数据的处理和计算带来了空前的压力。传统冯诺依曼计算架构由于其存算分离的架构特点，数据在存储单元和计算单元之间的传输将引起大量的功耗和能耗的浪费，在如今信息社会乃至智能社会伴随庞大数据量的背景下，这一问题将变得越来越严重。
研究者们受人脑运算模式启发，提出了神经网络(Neural Network)计算架构，以神经元-突触-神经元的连接方式为基础，构建存算一体、高度并行的分布式计算网络，在提高了对复杂数据的处理效率的同时可避免传统冯诺依曼计算架构中“内存墙”引起的功耗和能耗问题。经典的人工神经网络(Artificial Neural Network)中，神经元的功能被抽象为一种数值计算：先加和输入的数据，再通过激活函数得到输出的激活值。目前，人工神经网络在图像识别、自然语言处理、自动驾驶等应用中已表现出超越传统通用计算单元的计算效率，然而与人脑相比，仍存在学习训练周期长、计算硬件开销较大等问题。神经形态计算(Neuromorphic Computing)在神经网络计算架构的基础上进一步模拟人脑，以脉冲形式表达和传递信息，所构建的脉冲神经网络(Spiking Neural Network)具有异步、事件驱动的特性，可进一步缩小机器智能与人脑智能之间的差距，具有能效高、学习速度快、泛化能力强等优势。
与人工神经网络中的神经元不同，脉冲神经元负责整合输入的脉冲信号并输出新的脉冲信号来传递信息，其工作形式模拟生物神经元，对信号的处理过程体现在膜电位(Vmem)的变化上。脉冲神经元的基本功能可以抽象为积累发放(Integrate-and-Fire,IF)，同时其也是神经形态计算中应用最广泛的仿生脉冲神经元模型。除了积累发放的基本功能之外，要实现神经元的一些高级功能，比如泄露、侧抑制，可以通过在原有IF模型的基础上加以修改，形成更为完善的神经元模型。泄露在原有的IF模型中增添了一个泄露项，为膜电位上的积累引入一个恒定的泄放通路；侧抑制在原有的IF模型中增添了一个抑制项，具体体现为对膜电位进行放电，抑制程度取决于其它竞争神经元的活跃程度和神经元之间的耦合系数。
神经形态计算最终要实现网络整体的硬件化，才能完全摆脱“内存墙”瓶颈的限制。目前，神经形态计算的硬件实现上，已经有许多研究机构和企业研发出了多款神经形态芯片，然而在现有的神经形态计算的硬件化方案中，网络的基本单元——脉冲神经元依然主要基于传统CMOS电路搭建，存在硬件开销较大、电路能耗较高等问题，不利于高密度、大规模集成，并可能使网络失去架构层面带来的原本的功耗和能耗优势。此外，高级的生物神经元功能例如侧抑制，可能会影响整个脉冲神经网络仿脑功能的实现，然而基于传统CMOS电路的实现方式往往需要引入大幅额外硬件开销。
将铁电材料叠加到MOSFET的栅氧化层上，即可得到FeFET。此时，铁电材料的自发极化将在MOSFET的栅氧化层上感应出额外的电荷，导致器件沟道电导改变，使得器件沟道电流变化。铁电极化电荷在MOSFET栅氧化层上感应出的电荷亦可等效为一个额外的栅电压，反映到整个FeFET上则可以体现为器件阈值电压的变化。FeFET的器件沟道电导同时受其栅电压和铁电的极化强度调控的特性，可以直观地模拟神经元侧抑制功能，为侧抑制的物理实现提供了可能。
发明内容
针对以上现有技术中存在的问题，本发明提出了一种基于铁电晶体管FeFET的侧抑制神经元电路；与基于传统MOSFET的实现方式相比，本发明的基于铁电晶体管FeFET的侧抑制神经元电路在高度模拟生物神经元的前提下，实现方式及其简洁，可以显著降低硬件开销。
本发明的目的在于提出一种基于铁电晶体管FeFET的侧抑制神经元电路。
本发明的基于铁电晶体管FeFET的侧抑制神经元电路包括：电容、重置管、正反馈管、两级串联的反相器、铁电晶体管；其中，电容用于模拟生物神经元的细胞膜电容，积累由输入的突触后电流带来的电荷，电容的两端分别连接于第一级反相器的输入端与GND；重置管是一个N型MOSFET器件，为电容上积累的电荷提供重置通路，该N型MOSFET器件的栅端与第二级反相器的输出端相连，漏端与第一级反相器的输入端相连，源端连接于GND；正反馈管是一个P型MOSFET器件，在第一级反相器的输入接近其逻辑阈值电平时为电容补充电荷，该P型MOSFET器件的栅端与第一级反相器的输出端相连，漏端与第一级反相器的输入端相连，源端连接于固定的电源电压；两级串联的反相器由两组互补CMOS构成，起到放大输入端电压变化的作用，脉冲生成于其输出端，其中CMOS的N型MOSFET的源端与GND相连，CMOS的P型MOSFET的源端与固定的电源电压相连；铁电晶体管是一个N型FeFET器件，用于模拟生物神经元的侧抑制功能，漏端与第一级反相器的输入端相连，源端连接于GND，栅端连接于与另一具有同样结构的侧抑制神经元电路的第一级反相器的输入端。
本发明的侧抑制神经元电路所使用的铁电晶体管具有FeFET典型的电流-电压特性：在转移特性上具有回滞效应。本发明的侧抑制神经元电路所使用的FeFET可以是采用钙钛矿型铁电(PZT,BFO，SBT)、铁电聚合物(P(VDF-TrFE))等传统铁电材料或HfO2掺Zr(HZO)、HfO2掺Al(HfAlO)、HfO2掺Si、HfO2掺Y等HfO2掺杂型铁电材料的，可以是基于MFMIS、MFIS、MFS等结构的，具有上述典型特性的任意一种FeFET器件。
本发明的基于铁电晶体管FeFET的侧抑制神经元电路的有益效果及相应原理：
1、本发明的基于铁电晶体管FeFET的侧抑制神经元电路利用FeFET的器件沟道电导同时受其栅电压和铁电的极化强度调控的特点，实现了生物脉冲神经元侧抑制的高级功能，并良好地模拟了生物神经元侧抑制程度取决于其它竞争神经元的活跃程度和神经元之间的耦合系数的特性。在高度模拟生物神经元的前提下，相比基于CMOS电路的实现方式及其简洁，显著降低了硬件开销。
2、本发明的基于铁电晶体管FeFET的侧抑制神经元电路利用晶体管阈值电压受铁电极化强度调控的特点，在特定条件下可以模拟生物神经元的泄露特性，无需额外的硬件开销来实现泄露功能。
附图说明
图1为本发明的基于铁电晶体管FeFET的侧抑制神经元电路的结构示意图；
具体实施方式
下面结合附图，通过具体实施例，进一步阐述本发明。
如图1所示，本实施例是基于HfO2掺Zr(HZO)的铁电晶体管FeFET实现的侧抑制神经元电路，包括电容Cmem、重置管M1、正反馈管M2、两级串联的反相器I1和I2；其中，铁电晶体管FeFET是一个N型FeFET器件，用于实现侧抑制功能，漏端与第一级反相器的输入端Vmem相连，源端连接于GND，栅端连接于与神经元N1具有同样结构的神经元N2的第一级反相器的输入端N2 Vmem；电容Cmem用于模拟生物神经元的细胞膜电容，积累由输入的突触后电流(PSC)带来的电荷，其两端分别连接于第一级反相器的输入端Vmem与固定的静息电压GND；重置管M1是一个NMOS器件，为电容上积累的电荷提供重置通路，其栅端与第二级反相器的输出端Vspk相连，漏端与第一级反相器的输入端Vmem相连，源端连接于固定的静息电压GND；正反馈管M2是一个PMOS器件，在第一级反相器的输入接近其逻辑阈值电平时为电容Cmem补充电荷，其栅端与第一级反相器的输出端相连，漏端与第一级反相器的输入端Vmem相连，源端连接于固定的电源电压VDD；两级串联的反相器由互补CMOS器件构成，其输入和输出端分别为Vmem和Vspk，起到放大输入端电压Vmem变化的作用，脉冲生成于其输出端Vspk，其中NMOS的源端与GND相连，PMOS的源端与电源电压VDD相连。
以本实施例说明本发明的有益效果：
1、神经元N2的输入电流越高，一段时间后其膜电容上积累的电荷越多，膜电位N2Vmem越高，即FeFET的栅电压越高，FeFET的沟道电导越大，神经元N1的膜电容Cmem上积累的电荷通过FeFET泄放得更多，即对神经元N1积累PSC电流的抑制作用越大；同时，若FeFET铁电自发极化指向器件沟道方向，则会在MOSFET的栅氧化层上感应出更多的正电荷，使FeFET的电导增大，电流增大，同样FeFET栅压下，神经元N1的膜电容Cmem上积累的电荷通过FeFET泄放得更多，即对神经元N1积累PSC电流的抑制作用更大，同理若铁电自发极化背向器件沟道方向，对神经元N1的抑制作用更小；综上所述，本发明的基于铁电晶体管FeFET的侧抑制神经元电路利用FeFET的器件沟道电导同时受其栅电压和铁电的极化强度调控的特点，实现了生物脉冲神经元侧抑制的高级功能，并良好地模拟了生物神经元侧抑制程度取决于其它竞争神经元的活跃程度和神经元之间的耦合系数的特性。在高度模拟生物神经元的前提下，相比基于CMOS电路的实现方式及其简洁，显著降低了硬件开销。
2、当神经元N2没有电流输入时，其膜电容上没有净电荷积累，N2 Vmem等于静息电压GND，即FeFET的栅压恒定为GND，若此时FeFET的铁电自发极化恰好使得其阈值电压略低于0，那么此时FeFET可以起到leaky管的作用，对Cmem上积累的电荷进行恒定电导的泄露；综上所述，本发明的基于铁电晶体管FeFET的侧抑制神经元电路利用晶体管阈值电压受铁电极化强度调控的特点，在特定条件下可以模拟生物神经元的泄露特性，无需额外的硬件开销来实现泄露功能。
最后需要注意的是，公布实施例的目的在于帮助进一步理解本发明，但是本领域的技术人员可以理解：在不脱离本发明及所附的权利要求的精神和范围内，各种替换和修改都是可能的。因此，本发明不应局限于实施例所公开的内容，本发明要求保护的范围以权利要求书界定的范围为准。

Claims (5)

1.一种基于铁电晶体管FeFET的侧抑制神经元电路，其特征在于，该电路包括电容、重置管、正反馈管、两级串联的反相器、铁电晶体管；其中，电容的两端分别连接于第一级反相器的输入端与GND；重置管是一个N型MOSFET器件，栅端与第二级反相器的输出端相连，漏端与第一级反相器的输入端相连，源端连接于GND；正反馈管是一个P型MOSFET器件，栅端与第一级反相器的输出端相连，漏端与第一级反相器的输入端相连，源端连接于固定的电源电压；两级串联的反相器由两组互补CMOS构成；铁电晶体管是一个N型FeFET器件，漏端与第一级反相器的输入端相连，源端连接于GND，栅端连接于与另一具有同样结构的侧抑制神经元电路的第一级反相器的输入端。
2.如权利要求1所述的基于铁电晶体管FeFET的侧抑制神经元电路，其特征在于，电容用于模拟生物神经元的细胞膜电容，积累由输入的突触后电流带来的电荷。
3.如权利要求1所述的基于铁电晶体管FeFET的侧抑制神经元电路，其特征在于，两级串联的反相器起到放大输入端电压变化的作用，脉冲生成于其输出端，其中CMOS的N型MOSFET的源端与GND相连，CMOS的P型MOSFET的源端与固定的电源电压相连。
4.如权利要求1所述的基于铁电晶体管FeFET的侧抑制神经元电路，其特征在于，所述FeFET器件基于MFMIS、MFIS或MFS结构。
5.如权利要求1所述的基于铁电晶体管FeFET的侧抑制神经元电路，其特征在于，所述FeFET器件采用钙钛矿型铁电(PZT,BFO，SBT)、铁电聚合物(P(VDF-TrFE))材料或HfO2掺Zr(HZO)、HfO2掺Al(HfAlO)、HfO2掺Si、HfO2掺Y。
CN202010118636.1A 2020-02-26 2020-02-26 基于铁电晶体管FeFET的侧抑制神经元电路 Active CN111291877B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010118636.1A CN111291877B (zh) 2020-02-26 2020-02-26 基于铁电晶体管FeFET的侧抑制神经元电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010118636.1A CN111291877B (zh) 2020-02-26 2020-02-26 基于铁电晶体管FeFET的侧抑制神经元电路

Publications (2)

Publication Number Publication Date
CN111291877A true CN111291877A (zh) 2020-06-16
CN111291877B CN111291877B (zh) 2022-05-20

Family

ID=71017184

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010118636.1A Active CN111291877B (zh) 2020-02-26 2020-02-26 基于铁电晶体管FeFET的侧抑制神经元电路

Country Status (1)

Country Link
CN (1) CN111291877B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111898329A (zh) * 2020-07-10 2020-11-06 北京大学 基于铁电晶体管FeFET的卷积计算方法
CN112434802A (zh) * 2020-11-06 2021-03-02 北京大学 一种实现基于铁电晶体管的自适应随机脉冲神经元的方法
CN112465134A (zh) * 2020-11-26 2021-03-09 重庆邮电大学 一种基于lif模型的脉冲神经网络神经元电路
CN113962373A (zh) * 2021-11-22 2022-01-21 北京大学 一种实现兼具突触和神经元功能的神经形态器件的方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5336937A (en) * 1992-08-28 1994-08-09 State University Of New York Programmable analog synapse and neural networks incorporating same
CN101997538A (zh) * 2009-08-19 2011-03-30 中国科学院半导体研究所 基于脉冲耦合的硅纳米线cmos神经元电路
US20150269483A1 (en) * 2014-03-18 2015-09-24 Panasonic Intellectual Property Management Co., Ltd. Neural network circuit and learning method for neural network circuit
CN108141180A (zh) * 2015-07-30 2018-06-08 电路种子有限责任公司 基于互补电流场效应晶体管装置的低噪声跨阻抗放大器
CN108880529A (zh) * 2018-06-08 2018-11-23 北京大学 基于隧穿场效应晶体管的脉冲神经元电路
US20180349761A1 (en) * 2017-06-05 2018-12-06 SK Hynix Inc. Synapse array of neuromorphic device including synapses having ferro-electric field effect transistors and operation method of the same
US20190171933A1 (en) * 2017-12-01 2019-06-06 Seoul National University R&Db Foundation Neuromorphic system
CN110164861A (zh) * 2018-02-14 2019-08-23 成真股份有限公司 现场可编程闸极阵列集成电路芯片
CN110232440A (zh) * 2019-06-11 2019-09-13 北京大学 基于铁电晶体管的脉冲神经元电路
CN110289317A (zh) * 2019-06-10 2019-09-27 华中科技大学 铁电石墨烯晶体管及基于它的互补型突触器件和调控方法
CN110309908A (zh) * 2019-06-11 2019-10-08 北京大学 基于铁电晶体管的FeFET-CMOS混合脉冲神经元
CN110619108A (zh) * 2019-08-15 2019-12-27 北京大学 一种基于铁电存储器的神经网络电路及其控制方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5336937A (en) * 1992-08-28 1994-08-09 State University Of New York Programmable analog synapse and neural networks incorporating same
CN101997538A (zh) * 2009-08-19 2011-03-30 中国科学院半导体研究所 基于脉冲耦合的硅纳米线cmos神经元电路
US20150269483A1 (en) * 2014-03-18 2015-09-24 Panasonic Intellectual Property Management Co., Ltd. Neural network circuit and learning method for neural network circuit
CN108141180A (zh) * 2015-07-30 2018-06-08 电路种子有限责任公司 基于互补电流场效应晶体管装置的低噪声跨阻抗放大器
US20180219519A1 (en) * 2015-07-30 2018-08-02 Circuit Seed, Llc Low noise trans-impedance amplifiers based on complementary current field-effect transistor devices
US20180349761A1 (en) * 2017-06-05 2018-12-06 SK Hynix Inc. Synapse array of neuromorphic device including synapses having ferro-electric field effect transistors and operation method of the same
US20190171933A1 (en) * 2017-12-01 2019-06-06 Seoul National University R&Db Foundation Neuromorphic system
CN110164861A (zh) * 2018-02-14 2019-08-23 成真股份有限公司 现场可编程闸极阵列集成电路芯片
CN108880529A (zh) * 2018-06-08 2018-11-23 北京大学 基于隧穿场效应晶体管的脉冲神经元电路
CN110289317A (zh) * 2019-06-10 2019-09-27 华中科技大学 铁电石墨烯晶体管及基于它的互补型突触器件和调控方法
CN110232440A (zh) * 2019-06-11 2019-09-13 北京大学 基于铁电晶体管的脉冲神经元电路
CN110309908A (zh) * 2019-06-11 2019-10-08 北京大学 基于铁电晶体管的FeFET-CMOS混合脉冲神经元
CN110619108A (zh) * 2019-08-15 2019-12-27 北京大学 一种基于铁电存储器的神经网络电路及其控制方法

Non-Patent Citations (7)

* Cited by examiner, † Cited by third party
Title
CHEN C等: "Bio-inspired neurons based on novel Leaky-FeFET with ultra-low hardware cost and advanced functionality for allferroelectric neural network", 《2019 SYMPOSIUM ON VLSI TECHNOLOGY (VLSI)》 *
LUO J等: "Capacitor-less stochastic leaky-FeFET neuron of both excitatory and inhibitory connections for SNN with reduced", 《2019 IEEE INTERNATIONAL ELECTRON DEVICES MEETING (IEDM)》 *
S. DUTTA等: "Biologically Plausible Ferroelectric Quasi-Leaky Integrate and Fire Neuron", 《PUBLISHED IN: 2019 SYMPOSIUM ON VLSI TECHNOLOGY》 *
朱力等: "神经形态晶体管研究进展", 《微纳电子与智能制造》 *
殷明慧等: "神经形态器件现状与未来", 《国防科技》 *
王宗巍等: "面向神经形态计算的智能芯片与器件技术", 《中国科学基今》 *
王洋昊等: "神经形态器件研究进展与未来趋势", 《中国科学》 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111898329A (zh) * 2020-07-10 2020-11-06 北京大学 基于铁电晶体管FeFET的卷积计算方法
CN111898329B (zh) * 2020-07-10 2022-04-26 北京大学 基于铁电晶体管FeFET的卷积计算方法
CN112434802A (zh) * 2020-11-06 2021-03-02 北京大学 一种实现基于铁电晶体管的自适应随机脉冲神经元的方法
CN112434802B (zh) * 2020-11-06 2022-05-20 北京大学 一种实现基于铁电晶体管的自适应随机脉冲神经元的方法
US11868868B2 (en) 2020-11-06 2024-01-09 Peking University Method for implementing adaptive stochastic spiking neuron based on ferroelectric field effect transistor
CN112465134A (zh) * 2020-11-26 2021-03-09 重庆邮电大学 一种基于lif模型的脉冲神经网络神经元电路
CN112465134B (zh) * 2020-11-26 2022-05-03 重庆邮电大学 一种基于lif模型的脉冲神经网络神经元电路
CN113962373A (zh) * 2021-11-22 2022-01-21 北京大学 一种实现兼具突触和神经元功能的神经形态器件的方法
CN113962373B (zh) * 2021-11-22 2024-10-25 北京大学 一种实现兼具突触和神经元功能的神经形态器件的方法

Also Published As

Publication number Publication date
CN111291877B (zh) 2022-05-20

Similar Documents

Publication Publication Date Title
CN111291877B (zh) 基于铁电晶体管FeFET的侧抑制神经元电路
CN110309908B (zh) 基于铁电晶体管的FeFET-CMOS混合脉冲神经元电路
CN110232440B (zh) 基于铁电晶体管的脉冲神经元电路
CN108880529B (zh) 基于隧穿场效应晶体管的脉冲神经元电路
CN112183739B (zh) 基于忆阻器的低功耗脉冲卷积神经网络的硬件架构
US11334787B2 (en) Neuron circuit
CN115600665B (zh) 一种基于vta-da神经元的忆阻自修复神经网络电路
Lecerf et al. Excitatory and inhibitory memristive synapses for spiking neural networks
Yamashita et al. Neuron MOS winner-take-all circuit and its application to associative memory
Andreeva et al. Memristive logic design of multifunctional spiking neural network with unsupervised learning
He et al. A charge-based on-chip adaptation Kohonen neural network
Yang et al. Analog circuit implementation of LIF and STDP models for spiking neural networks
Rai et al. Design of artificial neuron network with synapse utilizing hybrid CMOS transistors with memristor for low power applications
US5444821A (en) Artificial neuron element with electrically programmable synaptic weight for neural networks
CN112434802B (zh) 一种实现基于铁电晶体管的自适应随机脉冲神经元的方法
CN113903378B (zh) 一种基于铁电晶体管的延时调制方法
WO2024138819A1 (zh) 一种基于忆阻器的电荷型存内计算实现方法及其单元结构
Gupta et al. On-chip unsupervised learning using STDP in a spiking neural network
Danneville et al. Sub-0.3 V CMOS neuromorphic technology and its potential application
CN113962373B (zh) 一种实现兼具突触和神经元功能的神经形态器件的方法
CN112381217B (zh) 一种实现突触具备兴奋和抑制功能的方法
Card et al. VLSI devices and circuits for neural networks
Huayaney et al. A VLSI implementation of a calcium-based plasticity learning model
Rajakumari et al. 1T FDSOI Based LIF Neuron Without Reset Circuitry: A proposal and Investigation
Shibata et al. A self-learning neural-network LSI using neuron MOSFETs

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant