CN110309908A - 基于铁电晶体管的FeFET-CMOS混合脉冲神经元 - Google Patents

基于铁电晶体管的FeFET-CMOS混合脉冲神经元 Download PDF

Info

Publication number
CN110309908A
CN110309908A CN201910500408.8A CN201910500408A CN110309908A CN 110309908 A CN110309908 A CN 110309908A CN 201910500408 A CN201910500408 A CN 201910500408A CN 110309908 A CN110309908 A CN 110309908A
Authority
CN
China
Prior art keywords
fefet
ferroelectric transistor
ferroelectric
neuron
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910500408.8A
Other languages
English (en)
Other versions
CN110309908B (zh
Inventor
黄如
陈诚
刘姝涵
黄芊芊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN201910500408.8A priority Critical patent/CN110309908B/zh
Publication of CN110309908A publication Critical patent/CN110309908A/zh
Application granted granted Critical
Publication of CN110309908B publication Critical patent/CN110309908B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/049—Temporal neural networks, e.g. delay elements, oscillating neurons or pulsed inputs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/0948—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Evolutionary Computation (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Linguistics (AREA)
  • General Physics & Mathematics (AREA)
  • Artificial Intelligence (AREA)
  • Software Systems (AREA)
  • Neurology (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提出了一种基于铁电晶体管的FeFET‑CMOS混合脉冲神经元，属于神经形态计算中脉冲神经元技术领域。该电路包括电容、重置管、放大器、铁电晶体管FeFET；通过增强铁电晶体管FeFET的铁电材料的极化退化特性形成铁电晶体管L‑FeFET，其中，电容用于模拟生物神经元的细胞膜电容；重置管为电容上积累的电荷提供重置通路；放大器起到放大输入端电压变化的作用；铁电晶体L‑FeFET为电容上的电荷提供了一个额外的泄放通路。本发明与基于传统MOSFET的实现方式相比，拓展了神经元的仿生SFA功能，有利于脉冲神经网络的硬件大规模集成以及更高级仿生功能的实现。

Description

基于铁电晶体管的FeFET-CMOS混合脉冲神经元
技术领域
本发明涉及神经形态计算中脉冲神经元的物理实现方式，具体涉及一种基于铁电晶体管的FeFET-CMOS混合脉冲神经元。
背景技术
随着信息技术的蓬勃发展，人类社会已经步入“数据爆炸”的时代，每年指数式增长的数据量为数据的处理和计算带来了空前的压力。传统冯诺依曼计算架构由于其存算分离的架构特点，数据在存储单元和计算单元之间的传输将引起大量的功耗和能耗的浪费，在如今信息社会乃至智能社会伴随庞大数据量的背景下，这一问题将变得越来越严重。
研究者们受人脑运算模式启发，提出了神经网络(Neural Network)计算架构，以神经元- 突触-神经元的连接方式为基础，构建存算一体、高度并行的分布式计算网络，在提高了对复杂数据的处理效率的同时可避免传统冯诺依曼计算架构中“内存墙”引起的功耗和能耗问题。经典的人工神经网络(Artificial Neural Network)中，神经元的功能被抽象为一种数值计算：先加和输入的数据，再通过激活函数得到输出的激活值。目前，人工神经网络在图像识别、自然语言处理、自动驾驶等应用中已表现出超越传统通用计算单元的计算效率，然而与人脑相比，仍存在学习训练周期长、计算硬件开销较大等问题。神经形态计算(Neuromorphic Computing)在神经网络计算架构的基础上进一步模拟人脑，以脉冲形式表达和传递信息，所构建的脉冲神经网络(Spiking Neural Network)具有异步、事件驱动的特性，可进一步缩小机器智能与人脑智能之间的差距，具有能效高、学习速度快、泛化能力强等优势。
与人工神经网络中的神经元不同，脉冲神经元负责整合输入的脉冲信号并输出新的脉冲信号来传递信息，其工作形式模拟生物神经元，对信号的处理过程体现在膜电位(Vmem)的变化上。脉冲神经元的基本功能可以抽象为带泄漏的积累发放(Leaky Integrate-and-Fire,LIF)，同时其也是神经形态计算中应用最广泛的仿生脉冲神经元模型。LIF模型将神经元膜电位的变化分为两个过程描述：人为设置一个膜电位阈值，当膜电位低于阈值时，脉冲神经元体现出带泄漏的积累功能，并可用一个一阶微分方程描述；一旦膜电位高于阈值，脉冲神经元随即发放脉冲并将膜电位重置。
神经形态计算最终要实现网络整体的硬件化，才能完全摆脱“内存墙”瓶颈的限制。目前，神经形态计算的硬件实现上，已经有许多研究机构和企业研发出了多款神经形态芯片，然而在现有的神经形态计算的硬件化方案中，网络的基本单元——脉冲神经元依然主要基于传统CMOS电路搭建，对脉冲神经元功能的模拟往往依赖由数个MOSFET器件以及电容构成的电路模块，存在硬件开销较大、电路能耗较高等问题，不利于高密度、大规模集成，并可能使网络失去架构层面带来的原本的功耗和能耗优势。此外，在不引入额外硬件开销的条件下，基于MOSFET的脉冲神经元电路的功能比较单一，例如脉冲发放频率自适应(Spike Frequency Adaption,SFA)等高级的生物神经元功能往往无法实现，可能会影响整个脉冲神经网络仿脑功能的实现。
发明内容
针对以上现有技术中存在的问题，本发明提出了一种基于铁电晶体管的FeFET-CMOS混合脉冲神经元；与基于传统MOSFET的实现方式相比，本发明拓展了神经元的仿生SFA功能，节约了硬件开销，在避免了实现SFA所需的额外能耗的同时可工作在更低的电压下，拥有更高的能效，有利于脉冲神经网络的硬件大规模集成以及更高级仿生功能的实现。
本发明的目的在于提出一种基于铁电晶体管的FeFET-CMOS混合脉冲神经元。
本发明的基于铁电晶体管的FeFET-CMOS混合脉冲神经元包括：电容、重置管、放大器、铁电晶体管FeFET；通过增强铁电晶体管FeFET的铁电材料的极化退化特性形成铁电晶体管 L-FeFET，其中，电容用于模拟生物神经元的细胞膜电容，积累由输入的突触后电流带来的电荷，电容的两端分别连接于放大器的输入端与GND；重置管是一个N型MOSFET器件，为电容上积累的电荷提供重置通路，该N型MOSFET器件的栅端与放大器的输出端相连，漏端与放大器的输入端相连，源端连接于GND；放大器由两级串联的CMOS反相器构成，起到放大输入端电压变化的作用，脉冲生成于其输出端，其中CMOS的N型MOSFET的源端与GND相连，CMOS的P型MOSFET的源端与固定的电源电压相连；铁电晶体管L-FeFET 为电容上的电荷提供了一个额外的泄放通路，其栅端与放大器的输出端相连，漏端与放大器的输入端相连，源端连接于GND。
本发明的脉冲神经元电路所使用的铁电晶体管L-FeFET具有以下特性：在施加栅电压脉冲时表现出明显的积累作用，即通过在栅上施加电压脉冲，可以调节L-FeFET器件的阈值电压，体现积累特性；而在没有栅电压脉冲时表现出积累状态的退化，即铁电极化强度的退化，体现泄漏特性；本发明的脉冲神经元电路所使用的L-FeFET可以是采用钙钛矿型铁电(PZT, BFO，SBT)、铁电聚合物(P(VDF-TrFE))等传统铁电材料或HfO2掺Zr(HZO)、HfO2掺Al(HfAlO)、HfO2掺Si、HfO2掺Y等HfO2掺杂型铁电材料的，可以是基于MFMIS、MFIS、 MFS等结构的，具有上述典型特性的任意一种L-FeFET器件。
本发明的基于铁电晶体管的L-FeFET-CMOS混合脉冲神经元的有益效果及相应原理：
本发明的铁电晶体管L-FeFET利用铁电极化的积累与退化特性，与电容充放电原理结合，可以在LIF功能的基础上实现SFA功能的拓展。与传统基于CMOS的实现SFA功能的方式相比，本发明FeFET-CMOS混合脉冲神经元不需要额外的至少一个电容加四个晶体管的硬件开销，可以节省大约一半总硬件代价，并且可避免实现SFA所需要的额外能耗。
附图说明
图1为本发明FeFET-CMOS混合脉冲神经元的一个实施例的示意图。
具体实施方式
下面结合附图，通过具体实施例，进一步阐述本发明。
本实施例采用Hf0.5Zr0.5O2铁电材料的铁电晶体管FeFET。此时，铁电材料的自发极化将在MOSFET的栅氧化层上感应出额外的电荷，导致器件沟道电导改变，使得器件沟道电流变化。铁电极化电荷在MOSFET栅氧化层上感应出的电荷亦可等效为一个额外的栅电压，反映到整个FeFET上则可以体现为器件阈值电压的变化。
选择金属栅电极和金属中间栅之间的Hf0.5Zr0.5O2厚度为3nm-10nm之间，退火温度400℃ -500℃之间进行高温退火，实现增强铁电晶体管FeFET的铁电材料的极化退化特性形成铁电晶体管L-FeFET。
如图1所示，本实施例利用铁电晶体管L-FeFET实现FeFET-CMOS混合脉冲神经元，包括：包括电容Cmem、重置管M、放大器A；其中，电容Cmem用于模拟生物神经元的细胞膜电容，积累由输入的突触后电流(PSC)带来的电荷，其两端分别连接于放大器A的输入端 Vmem与GND；重置管M是一个N型MOSFET器件，为电容上积累的电荷提供重置通路，其栅端与放大器A的输出端VOUT相连，漏端与放大器的输入端Vmem相连，源端连接于GND；放大器A由两级串联的CMOS反相器构成，其输入和输出端分别为Vmem和VOUT，起到放大输入端电压Vmem变化的作用，脉冲生成于其输出端VOUT，其中N型MOSFET的源端与GND 相连，P型MOSFET的源端与电源电压VDD相连；铁电晶体管L-FeFET为电容上的电荷提供了一个额外的泄放通路，其栅端与放大器的输出端VOUT相连，漏端与放大器的输入端Vmem相连，源端连接于GND。
本发明的有益效果：
在脉冲连续发放的初期，L-FeFET主要体现为对输出脉冲的积累特性，神经元脉冲的发放引起器件的铁电极化不断翻转、积累，导致L-FeFET的沟道电导越来越大，对电容Cmem上电荷的泄放能力变强。因此，电容Cmem需要更长的时间积累电荷以使膜电位Vmem达到阈值，导致两次脉冲发放之间的时间间隔变长，脉冲发放频率呈现出明显降低。随着神经元脉冲发放次数的增多，L-FeFET器件leaky特性的影响开始体现，此时铁电极化状态在两次脉冲发放的时间间隔中的退化已经可以抵消脉冲发放引起的极化积累，导致脉冲发放的时间间隔不再明显增加，神经元脉冲发放频率趋于稳定，与初期脉冲发放频率的明显降低构成完整的 SFA现象；综上所述，本发明的基于新型铁电晶体管的L-FeFET-CMOS混合脉冲神经元利用铁电极化的积累与退化特性，与电容充放电原理结合，可以在LIF功能的基础上实现SFA功能的拓展。与传统基于CMOS的实现SFA功能的方式相比，L-FeFET-CMOS混合脉冲神经元不需要额外的至少一个电容加四个晶体管的硬件开销，可以节省大约一半总硬件代价，并且可避免实现SFA所需要的额外能耗。
最后需要注意的是，公布实施例的目的在于帮助进一步理解本发明，但是本领域的技术人员可以理解：在不脱离本发明及所附的权利要求的精神和范围内，各种替换和修改都是可能的。因此，本发明不应局限于实施例所公开的内容，本发明要求保护的范围以权利要求书界定的范围为准。

Claims (7)

1.一种基于铁电晶体管的FeFET-CMOS混合脉冲神经元，其特征在于，包括电容、重置管、放大器、铁电晶体管FeFET；通过增强铁电晶体管FeFET的铁电材料的极化退化特性形成铁电晶体管L-FeFET，其中，电容用于模拟生物神经元的细胞膜电容，积累由输入的突触后电流带来的电荷，电容的两端分别连接于放大器的输入端与GND；重置管为电容上积累的电荷提供重置通路；放大器起到放大输入端电压变化的作用；铁电晶体管L-FeFET为电容上的电荷提供了一个额外的泄放通路，铁电晶体管L-FeFET的栅端与放大器的输出端相连，铁电晶体管L-FeFET的漏端与放大器的输入端相连，铁电晶体管L-FeFET的源端连接于GND。
2.如权利要求1所述的基于铁电晶体管的FeFET-CMOS混合脉冲神经元，其特征在于，所述FeFET器件的铁电材料采用钙钛矿型铁电、铁电聚合物，或HfO2掺Zr(HZO)、HfO2掺Al(HfAlO)、HfO2掺Si、HfO2掺Y。
3.如权利要求1所述的基于铁电晶体管的FeFET-CMOS混合脉冲神经元，其特征在于，所述铁电晶体管FeFET的铁电材料的厚度范围3nm-10nm。
4.如权利要求3所述的基于铁电晶体管的FeFET-CMOS混合脉冲神经元，其特征在于，通过对铁电晶体管FeFET进行高温退火处理实现铁电晶体管FeFET的铁电材料的极化退化特性。
5.如权利要求4所述的基于铁电晶体管的FeFET-CMOS混合脉冲神经元，其特征在于，所述高温退火的温度范围400℃-500℃。
6.如权利要求1所述的基于铁电晶体管的FeFET-CMOS混合脉冲神经元，其特征在于，重置管是一个N型MOSFET器件，该N型MOSFET器件的栅端与放大器的输出端相连，漏端与放大器的输入端相连，源端连接于GND。
7.如权利要求1所述的基于铁电晶体管的FeFET-CMOS混合脉冲神经元，其特征在于，放大器由两级串联的CMOS反相器构成，脉冲生成于其输出端，其中CMOS的N型MOSFET的源端与GND相连，CMOS的P型MOSFET的源端与固定的电源电压相连。
CN201910500408.8A 2019-06-11 2019-06-11 基于铁电晶体管的FeFET-CMOS混合脉冲神经元电路 Active CN110309908B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910500408.8A CN110309908B (zh) 2019-06-11 2019-06-11 基于铁电晶体管的FeFET-CMOS混合脉冲神经元电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910500408.8A CN110309908B (zh) 2019-06-11 2019-06-11 基于铁电晶体管的FeFET-CMOS混合脉冲神经元电路

Publications (2)

Publication Number Publication Date
CN110309908A true CN110309908A (zh) 2019-10-08
CN110309908B CN110309908B (zh) 2021-03-23

Family

ID=68075935

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910500408.8A Active CN110309908B (zh) 2019-06-11 2019-06-11 基于铁电晶体管的FeFET-CMOS混合脉冲神经元电路

Country Status (1)

Country Link
CN (1) CN110309908B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111291877A (zh) * 2020-02-26 2020-06-16 北京大学 基于铁电晶体管FeFET的侧抑制神经元电路
CN111898329A (zh) * 2020-07-10 2020-11-06 北京大学 基于铁电晶体管FeFET的卷积计算方法
CN112381217A (zh) * 2020-11-06 2021-02-19 北京大学 一种实现突触具备兴奋和抑制功能的方法
CN112434802A (zh) * 2020-11-06 2021-03-02 北京大学 一种实现基于铁电晶体管的自适应随机脉冲神经元的方法
CN112465134A (zh) * 2020-11-26 2021-03-09 重庆邮电大学 一种基于lif模型的脉冲神经网络神经元电路
CN113177637B (zh) * 2021-04-08 2024-01-30 西安电子科技大学 一种神经元模拟装置及其控制方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106845634A (zh) * 2016-12-28 2017-06-13 华中科技大学 一种基于忆阻器件的神经元电路
US20170193353A1 (en) * 2015-12-30 2017-07-06 SK Hynix Inc. Neuromorphic device including post-synaptic neurons having a comparator for deciding quasi-learned synapses
CN108880529A (zh) * 2018-06-08 2018-11-23 北京大学 基于隧穿场效应晶体管的脉冲神经元电路
CN108986856A (zh) * 2017-06-05 2018-12-11 爱思开海力士有限公司 包括突触的神经形态器件的突触阵列及其操作方法
CN109214510A (zh) * 2017-07-05 2019-01-15 三星电子株式会社 神经形态多位式数字权重单元
WO2019066959A1 (en) * 2017-09-29 2019-04-04 Intel Corporation FERROELECTRIC NEURONS AND SYNAPES

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170193353A1 (en) * 2015-12-30 2017-07-06 SK Hynix Inc. Neuromorphic device including post-synaptic neurons having a comparator for deciding quasi-learned synapses
CN106845634A (zh) * 2016-12-28 2017-06-13 华中科技大学 一种基于忆阻器件的神经元电路
CN108986856A (zh) * 2017-06-05 2018-12-11 爱思开海力士有限公司 包括突触的神经形态器件的突触阵列及其操作方法
CN109214510A (zh) * 2017-07-05 2019-01-15 三星电子株式会社 神经形态多位式数字权重单元
WO2019066959A1 (en) * 2017-09-29 2019-04-04 Intel Corporation FERROELECTRIC NEURONS AND SYNAPES
CN108880529A (zh) * 2018-06-08 2018-11-23 北京大学 基于隧穿场效应晶体管的脉冲神经元电路

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
ZHENG WANG等: "Experimental Demonstration of Ferroelectric Spiking Neurons for Unsupervised Clustering", 《2018 IEEE INTERNATIONAL ELECTRON DEVICES MEETING》 *
吴蕾等: "《数字电路答疑解惑与典型题解》", 31 January 2015 *
陈怡然等: "神经形态计算发展现状与展望", 《人工智能》 *

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111291877B (zh) * 2020-02-26 2022-05-20 北京大学 基于铁电晶体管FeFET的侧抑制神经元电路
CN111291877A (zh) * 2020-02-26 2020-06-16 北京大学 基于铁电晶体管FeFET的侧抑制神经元电路
CN111898329B (zh) * 2020-07-10 2022-04-26 北京大学 基于铁电晶体管FeFET的卷积计算方法
CN111898329A (zh) * 2020-07-10 2020-11-06 北京大学 基于铁电晶体管FeFET的卷积计算方法
CN112434802A (zh) * 2020-11-06 2021-03-02 北京大学 一种实现基于铁电晶体管的自适应随机脉冲神经元的方法
WO2022095160A1 (zh) * 2020-11-06 2022-05-12 北京大学 一种基于铁电场效应晶体管的自适应随机脉冲神经元的实现方法
CN112434802B (zh) * 2020-11-06 2022-05-20 北京大学 一种实现基于铁电晶体管的自适应随机脉冲神经元的方法
CN112381217A (zh) * 2020-11-06 2021-02-19 北京大学 一种实现突触具备兴奋和抑制功能的方法
CN112381217B (zh) * 2020-11-06 2022-05-20 北京大学 一种实现突触具备兴奋和抑制功能的方法
US20230316052A1 (en) * 2020-11-06 2023-10-05 Peking University Method for implementing adaptive stochastic spiking neuron based on ferroelectric field effect transistor
US11868868B2 (en) * 2020-11-06 2024-01-09 Peking University Method for implementing adaptive stochastic spiking neuron based on ferroelectric field effect transistor
CN112465134A (zh) * 2020-11-26 2021-03-09 重庆邮电大学 一种基于lif模型的脉冲神经网络神经元电路
CN112465134B (zh) * 2020-11-26 2022-05-03 重庆邮电大学 一种基于lif模型的脉冲神经网络神经元电路
CN113177637B (zh) * 2021-04-08 2024-01-30 西安电子科技大学 一种神经元模拟装置及其控制方法

Also Published As

Publication number Publication date
CN110309908B (zh) 2021-03-23

Similar Documents

Publication Publication Date Title
CN110309908A (zh) 基于铁电晶体管的FeFET-CMOS混合脉冲神经元
CN110232440A (zh) 基于铁电晶体管的脉冲神经元电路
CN108880529B (zh) 基于隧穿场效应晶体管的脉冲神经元电路
US8996431B2 (en) Spike domain neuron circuit with programmable kinetic dynamic, homeostatic plasticity and axonal delays
CN106447033B (zh) 神经元突触电路及神经元电路
WO2015001697A1 (ja) ニューラルネットワーク回路、およびその学習方法
CN111291877B (zh) 基于铁电晶体管FeFET的侧抑制神经元电路
KR20140141778A (ko) Stdp 동작을 위한 시냅스 회로 및 시냅스 회로를 포함하는 뉴로모픽 시스템
CN112465134B (zh) 一种基于lif模型的脉冲神经网络神经元电路
US11081595B1 (en) Multi-gate transistor and memory device using the same
US11699721B2 (en) Integrate-and-fire neuron circuit using single-gated feedback field-effect transistor
CN115600665A (zh) 一种基于vta-da神经元的忆阻自修复神经网络电路
CN114528984A (zh) 一种用于脉冲神经网络的多输入神经元电路
CN108446762A (zh) 一种基于mos场效应晶体管的模拟脉冲神经元的硬件电路及其应用
CN113903378B (zh) 一种基于铁电晶体管的延时调制方法
CN112434802B (zh) 一种实现基于铁电晶体管的自适应随机脉冲神经元的方法
Sowparna et al. A proposal of energy efficient ferroelectric PDSOI LIF neuron for spiking neural network applications
CN113110040A (zh) 一种基于stdp学习规则的突触电路
Rajakumari et al. 1T FDSOI Based LIF Neuron Without Reset Circuitry: A proposal and Investigation
Shibata et al. A self-learning neural-network LSI using neuron MOSFETs
CN113962373A (zh) 一种实现兼具突触和神经元功能的神经形态器件的方法
CN112381217B (zh) 一种实现突触具备兴奋和抑制功能的方法
Rajasekharan et al. Energy and area efficient tunnel FET-based spiking neural networks
Wang et al. A Read and Write Method for Forgetting Memristor Crossbar Array with Long-term and Short-term Memory
Shah et al. A Compact Integrate-and-Fire Neuron Circuit Embedding Operational Transconductance Amplifier for Fidelity Enhancement

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant