CN108985447B - 一种硬件脉冲神经网络系统 - Google Patents

一种硬件脉冲神经网络系统 Download PDF

Info

Publication number
CN108985447B
CN108985447B CN201810622448.5A CN201810622448A CN108985447B CN 108985447 B CN108985447 B CN 108985447B CN 201810622448 A CN201810622448 A CN 201810622448A CN 108985447 B CN108985447 B CN 108985447B
Authority
CN
China
Prior art keywords
pulse
layer
synapse
neuron
neurons
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810622448.5A
Other languages
English (en)
Other versions
CN108985447A (zh
Inventor
缪向水
陈佳
李祎
秦超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN201810622448.5A priority Critical patent/CN108985447B/zh
Publication of CN108985447A publication Critical patent/CN108985447A/zh
Application granted granted Critical
Publication of CN108985447B publication Critical patent/CN108985447B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/061—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using biological neurons, e.g. biological neurons connected to an integrated circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Theoretical Computer Science (AREA)
  • Neurology (AREA)
  • Molecular Biology (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • General Health & Medical Sciences (AREA)
  • Computational Linguistics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Image Analysis (AREA)

Abstract

本发明公开一种硬件脉冲神经网络系统，包括：输入节点层和非监督制学习层采用神经元全连接方式通过突触连接单元连接，非监督制学习层和监督制学习层采用神经元全连接方式通过另一个突触连接单元连接；输入节点层实现不同编码方式下的信息输入，非监督制学习层采用非监督制学习方式，监督制学习层采用监督制学习方式；突触连接单元由电子突触器件实现，以使得突触连接单元具备脉冲时序依赖可塑性STDP，突触阵列单元接收来自前一层神经元携带信息的刺激信号作为突触前脉冲，结合后一层神经元所激发的动作电位脉冲作为突触后脉冲，突触前脉冲和突触后脉冲的时间差决定突触连接单元的突触权重调节量。本发明提供的神经网络系统具有广阔应用价值。

Description

一种硬件脉冲神经网络系统
技术领域
本发明涉及人工神经网络技术领域，更具体地，涉及一种硬件脉冲神经网络系统。
背景技术
在大数据时代背景下，传统数据处理方法中存储器与处理器相分离的架构带来了冯·诺依曼瓶颈问题，这种处理方法已经逐渐无法满足人们日益增长的数据处理需求。而人脑神经系统的信息活动具有大规模并行、分布式存储与处理、自组织、自适应和自学习的特征，数据存储与处理没有明显的界限，人工智能就是研究、开发用于模拟、延伸和扩展人的智能的理论、方法、技术及应用系统，对人的意识、思维的信息过程的模拟，在当今时代背景下具有巨大潜力。
神经网络是人工智能极其重要的底层模型，启发于人类中枢神经系统，可以集体地、并行地计算。从二十世纪四十年代赫布型学习被提出开始发展至今，神经网络理论已经非常成熟。从第一代神经网络，即感知器模型，作为一个简单的神经元模型，只能处理二进制数据；到第二代神经网络，即目前应用广泛的人工神经网络，通常以全连接形式，接收连续的值，输出连续的值，它们已经在当前很多领域实现了突破，但是在生物学角度它们是不精确的，没有准确模仿大脑神经元的运作机制；因而第三代神经网络，即脉冲神经网络被提出，成为研究热点。脉冲神经网络中模拟神经元更加接近实际，神经元只有在膜电位达到阈值时才会激活，不同于第二代神经网络中大部分神经元在每一次信息传输中都会被激活，并且脉冲神经网络考虑脉冲产生时间，增强了处理时空数据的能力，将在二进制编码中丢失的信息在脉冲的时间信息里重新获取，理论上比第二代神经网络更强大。但目前对于脉冲神经网络暂时并没有找到完美的训练方法，还没有第二代神经网络发展得成熟和充分。
目前，神经网络的具体实现包括软件和硬件两个方面。对于神经网络的软件实现方面，由于现有计算机系统的冯·诺伊曼瓶颈问题，即使神经网络本身具有分布式、并行式等计算特点，但依托于传统计算机的软件模拟在大数据计算时仍然会被限制其运算速度，且功耗极大。因而神经网络的硬件化实现是当前从根本上解决冯·诺伊曼瓶颈问题的重要路线。如美国DARPA资助IBM、HP、HRL公司联合密歇根大学、斯坦福大学等研究机构开展的“突触计划”(SYNAPSE Project，神经形态可扩展的自适应可塑性电子系统)等都展现了国际上对于神经网络硬件化实现的关注与投入。然而，以IBM的TrueNorth芯片为例，目前很多神经形态芯片的出现都是基于传统金属-氧化物-半导体(Metal-Oxide-Semiconductor，CMOS)晶体管。在神经系统中，突触数量远远超过神经元数目，大量传统CMOS晶体管的突触电路会消耗大量面积和功耗，新型电子突触器件的研发因而成为一种迫切需求。
当前电子突触器件的研发主要包括以下几个特点：(1)具有良好的生物突触特性模拟性。作为一个突触器件必须具备基本的生物突触特性，如长时程增强(long-termpotentition，LTP)和长时程抑制(long-term deression，LTD)，脉冲时序依赖可塑性(spike timing dependent plasticity，STDP)，脉冲频率依赖可塑性(spiking-rate-dependent plasticity，SRDP)等；(2)突触单元在特征尺寸、功耗、速度等方面具有优于传统晶体管突触电路的明显优势。传统的晶体管突触电路虽然在面积、功耗等方面存在可提升空间，但是发展成熟，已经能作用在神经形态芯片中，所以新型电子突触器件必须在自身特征上具有可观的发展潜力；(3)新型电子突触器件必须具备可扩展性，包括在材料方面能被广泛应用，同时在集成度上也能大规模扩展。单个突触器件的功能是基本需求，而大规模扩展和应用是必要考虑的路线，如阻变式存储器(Resistive Random Access Memory，RRAM)器件中提出的一晶体管一阻变器件(1T1R)结构的提出就是为了满足大规模扩展的需求。
发明内容
针对现有技术的缺陷本发明的目的在于结合了监督制与非监督制两种学习方法，以及侧抑制和脉冲同步发放的类脑机制，解决了脉冲神经网络的现有网络训练方法中鲁棒性差，识别率低且不能同时满足多种类型的电子突触器件STDP特性实现硬件应用的技术问题。
为实现上述目的，本发明提供一种硬件脉冲神经网络系统，包括：输入节点层、非监督制学习层、监督制学习层以及两个突触连接单元；
输入节点层和非监督制学习层采用神经元全连接方式通过一个突触连接单元连接，非监督制学习层和监督制学习层采用神经元全连接方式通过另一个突触连接单元连接，所述输入节点层、非监督制学习层以及监督制学习层均包括多个神经元；
所述输入节点层实现不同编码方式下的信息输入，所述非监督制学习层采用非监督制学习方式，所述监督制学习层采用监督制学习方式；
所述突触连接单元由电子突触器件实现，以使得突触连接单元具备脉冲时序依赖可塑性STDP，突触阵列单元接收来自前一层神经元携带信息的刺激信号作为突触前脉冲，结合后一层神经元所激发的动作电位脉冲作为突触后脉冲，突触前脉冲和突触后脉冲的时间差决定突触连接单元的突触权重调节量。
可选地，非监督制学习层的非监督制学习方式为：非监督制学习层通过突触连接单元与输入节点层以全连接方式连接，突触连接单元中的突触初始化随机分布，输入信号从输入节点层传入后非监督学习层神经元由于突触随机分布的影响会随机一个神经元率先响应，此时通过侧抑制类脑机制抑制同层其余神经元的响应，尽可能使同层内每个神经元学习到不同的内容，提高非监督学习层所学信息的丰富度。
可选地，监督制学习层的监督制学习方式为：监督制学习层通过突触连接单元与非监督制学习层连接，由非监督制学习层输出的信号结合监督制学习层的标签信息作为监督信号进行监督制学习层的学习，结合侧抑制类脑机制保证监督制学习层神经元输出结果不被单个神经元支配。输入和学习的不均匀性导致非监督制学习层有不同的发射频率而影响到监督制学习层的学习效果，加入脉冲同步发放机制，使所有神经元发射率相等，以防止单个神经元支配所有样式的识别。在非监督制学习过程结束之后，对监督制学习层神经突触权重进行归一化处理，对于每个非监督制学习层神经元连接到监督制学习层神经元的神经突触，寻找出权重最大值者，将其值设为最大值，而其它突触权重设为最小值。
可选地，电子突触器件包括：二端电子突触器件或多端电子突触器件；
二端电子突触器件包括阻变随机存储器、相变随机存储器、磁性随机存储器、铁电随机存储器或新型二维材料器件；
多端电子突触器件包括浮栅晶体管或突触晶体管。
可选地，二端电子突触器件主要依赖在器件二端施加预定电压或电流或外加磁场来改变器件的阻值状态、晶化状态、磁化状态以及电极化状态，从而模拟生物突触权重的调节；所述多端电子突触器件主要通过控制晶体管器件的栅极，作为突触的输入端口，器件源漏极之间的沟道电阻状态代表突触权重状态。
可选地，输入节点层的输入信息编码方式包括：(1)脉冲频率编码：根据输入信息的强度大小调节脉冲序列的发放频率，强度越大则频率越高；(2)秩序编码：只选取每个神经元活动过程中产生的脉冲序列的第一穗脉冲，通过神经元群体活动中此脉冲的顺序编码；(3)第一脉冲时刻编码：输入信息被编码在刺激开始和神经元活动中第一个脉冲时刻之间的等待时间中；(4)相位编码：输入信息编码在神经元脉冲序列相对于背景振荡时脉冲的相位中；(5)延迟码：输入信息编码在一组脉冲序列相对于彼此的精确时间定时中。
可选地，神经元采用侧抑制和脉冲同步发放的类脑机制；
侧抑制类脑机制主要保证了同层神经元之间不会对同一输入信息反复响应，当同层中一个神经元首先在输入信号刺激下达到阈值被激活时，在发放动作电位脉冲的同时向同层其余所有神经元发放抑制脉冲信号，从而使得其余神经元不会对这一输入信号有重复响应；
脉冲同步发放机制主要用于提高脉冲神经网络的模式识别率，通过对神经元模型增加自适应阈值的调节方式，使得最终的输出信号能尽量同步发放，保证在同层神经元中侧抑制类脑机制仍在作用，从而提高网络对于类脑认知任务的准确率。
可选地，脉冲同步发放机制通过采用自适应阈值的神经元实现，自适应阈值调节方式具体表现为：对于输入信号脉冲刺激越强的神经元，膜电位在脉冲刺激下增加得更快，从而导致其动作电位脉冲发放频率相比于输入脉冲刺激弱的神经元较高，进一步导致同层神经元发放动作电位脉冲的时刻具有一定的时间窗口，调节阈值在输入刺激强度增加的情况下自适应地逐渐增加，使得强刺激下的神经元脉冲发放频率降低，通过各个神经元的阈值自适应调节，最终将所有神经元发放频率保持同步。
可选地，神经元类型包括：莫克罗-彼特模型、漏电型整合发放模型、霍奇金-赫胥黎模型或Izhikevich模型。
总体而言，通过本发明所构思的以上技术方案与现有技术相比，具有以下有益效果：
本发明所提供的脉冲神经网络采用非监督制与监督制学习方法，通过非监督制学习方法将输入信息进行有效分类和信息筛选，通过监督制学习方法将经过非监督制学习之后的分类结果进行具体判断，结合侧抑制和脉冲同步发放的类脑机制能提高网络的识别率和鲁棒性。
本发明所采用的非监督制学习方式和监督制学习方式均结合电子突触器件的STDP特性，适用于多种二端或多端电子突触器件，使得所提出的脉冲神经网络具有硬件可行性和普适性。
本发明所提供的神经元电路采用自适应阈值的漏电型整合发放神经元，通过自适应地根据输入信号刺激的强度变化改变神经元阈值，保证了同层神经元发放频率保持同步，避免了神经元阈值固定的情况下，输入信息会被阈值较低的神经元单独支配的情况为保证脉冲神经网络执行类脑认知任务的鲁棒性，模拟大脑信息处理机制，对于多层脉冲神经网络，每一层的神经元之间需要采用适当类脑机制以限制神经元活动，使其规律有序的工作。
附图说明
图1是本发明实施例提供的基于电子突触的脉冲神经网络系统结构示意图；
图2(a)是本发明实施例提供的基于模式图像像素值大小的输入信号脉冲频率编码方式示意图；
图2(b)是本发明实施例提供的基于模式图像像素值大小的脉冲秩序频率编码方式示意图；
图3(a)是本发明实施例提供的基于电子突触器件的矩形STDP特性曲线示意图；
图3(b)是本发明实施例提供的基于电子突触器件的指数形STDP特性曲线示意图；
图4是本发明实施例提供的自适应阈值的漏电型整合发放神经元电路结构示意图；
图5(a)是本发明实施例提供的结合脉冲频率编码和矩形STDP的基于电子突触的脉冲神经网络系统对手写体数字的非监督制学习层识别结果示意图；
图5(b)是本发明实施例提供的结合脉冲秩序编码和矩形STDP的基于电子突触的脉冲神经网络系统对手写体数字的监督制学习层识别结果示意图；
图6(a)是本发明实施例提供的结合脉冲频率编码和指数形STDP的基于电子突触的脉冲神经网络系统对手写体数字的非监督制学习层识别结果示意图；
图6(b)是本发明实施例提供的结合脉冲秩序编码和指数形STDP的基于电子突触的脉冲神经网络系统对手写体数字的监督制学习层识别结果示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
本发明提出一种基于电子突触器件的脉冲神经网络系统，致力于开发出具有应用价值和优势的脉冲神经网络系统。本发明公开了一种基于电子突触器件的硬件脉冲神经网络模型设计。本发明基于电子突触器件的仿生突触特性，如长时程增强，长时程抑制，脉冲时序依赖可塑性等，提出了以如人脸识别、图像识别、语音识别、聚类问题等的类脑认知任务为功能目标的脉冲神经网络模型。电子突触器件作为神经网络中的关键突触功能模块，相比于传统CMOS技术下的突触功能电路模块，以其低功耗、高密度、与CMOS技术相兼容等突出优点，在加速神经网络处理速度、打破冯·诺伊曼瓶颈方面展现出巨大潜力，迅速发展。本发明公开的基于电子突触器件的脉冲神经网络能够在推进神经网络硬件化实现的道路上的发展，在人工智能发展迅速的时代中推动新型计算架构提供新的灵感和道路。
针对现有技术的以上缺陷或改进需求，本发明提供了一种基于电子突触器件的硬件脉冲神经网络系统。利用电子突触器件作为神经网络中的突触功能单元，模拟生物突触所展现的脉冲时序依赖可塑性(STDP)并将其作为网络学习法则，结合具有自适应阈值的漏电型整合发放(LIF)神经元，以及侧抑制、脉冲同步发放的类脑机制，设计实现了非监督制学习与监督制学习相结合的脉冲神经网络系统，以如人脸识别、图像识别、语音识别、聚类问题等的类脑认知任务为功能目标，展现出其可观的类脑认知性能，从而为类脑神经网络的硬件化实现拓宽道路。
为实现上述目的，按照本发明的一个方面，提供了一种应用于基于电子突触器件的脉冲神经网络系统的突触电路设计方法。突触电路部分包括脉冲编码单元和电子突触阵列单元，主要实现脉冲信息输入以及突触权重调整功能。
优选的，上述脉冲编码单元，其脉冲编码方式包括：(1)脉冲频率编码：根据输入信息的强度大小调节脉冲序列的发放频率，强度越大则频率越高；(2)秩序编码：只选取每个神经元活动过程中产生的脉冲序列的第一穗脉冲，通过神经元群体活动中此脉冲的顺序编码；(3)第一脉冲时刻编码：输入信息被编码在刺激开始和神经元活动中第一个脉冲时刻之间的等待时间中；(4)相位编码：输入信息编码在神经元脉冲序列相对于背景振荡时脉冲的相位中；(5)延迟码：输入信息编码在一组脉冲序列相对于彼此的精确时间定时中。
优选的，上述突触阵列单元，其电子突触器件包括：(1)二端电子突触器件，包括阻变随机存储器(HfOx、TaOx、TiOx、AlOx、ZrOx、CuOx、SiNx、SiOx、GeSe、GeTe、AgInSbTe、Ag2S、Ag2Se)、相变随机存储器(GeTe、SbTe、GeSb、GeSbTe、BiTe等)、磁性随机存储器(NiFe、NiFeNi、CoFe、CoFeB、La1-xSrxMnO、Nd-Pb-Mn-O、La-Ba-Mn-O、La-Ca-Mn-O等)、铁电随机存储器(BaTiO3、PbTiO3、SrTiO3、SrRuO3、BaxSr1-xTiO3、Pb(Zr1-xTix)O3、PbNb2O6、Sr1-xBaxNb2O6、Ba2NaNb5O15、Cd2Ta2O7、Pb2Nb2O7、Cd2Nb2O7等)、新型二维材料器件(石墨烯、MoS2、黑磷、HBN等)等；(2)多端电子突触器件：浮栅晶体管(NOR Flash、NAND Flash)、突触晶体管等。
优选的，上述电子突触器件，其主要工作原理为：(1)二端器件中主要依赖在器件二端施加特定电压或电流或外加磁场等改变器件的阻值状态、晶化状态、磁化状态、电极化状态等，从而模拟生物突触权重的调节；(2)多端器件中，主要通过控制晶体管器件的栅极，作为突触的输入端口，器件源漏极之间的沟道电阻状态代表突触权重状态。本发明所提供的突触器件，主要通过设计脉冲宽度、频率、间隔时间、施加方式实现脉冲时序依赖可塑性(STDP)，以此作为脉冲神经网络突触调节规则。
本发明提供的上述脉冲编码单元具有多种编码方式，可以根据不同的类脑认知任务或者不同类型的电子突触器件所展现的不同突触调节特性，以类脑认知任务的完成正确率为性能指标对比灵活选择。本发明提供的上述突触阵列单元作为神经网络中突触权重的存储及处理单元，具备模拟生物突触权重的脉冲时序依赖可塑性(STDP)调节特性。突触阵列单元接收来自前一层神经元携带足够信息的刺激信号作为突触前脉冲，结合后一层神经元所激发的动作电位脉冲作为突触后脉冲，突触前脉冲和突触后脉冲的时间差决定了突触权重调节量的大小。本发明所提供的突触阵列单元依赖STDP特性调节阵列中每一个器件单元的权重。在模拟实现生物突触脉冲时序依赖可塑性(STDP)时，实际电子突触器件会根据本身器件特性、突触前后脉冲的设计等因素不完全与生物STDP特性曲线符合，在应用中器件的STDP特性会有必要的调整。
为实现本发明的目的，按照本发明的另一个方面，提供了一种应用于基于电子突触器件的脉冲神经网络系统的学习算法和神经元电路设计方法。神经元电路主要实现前一层输入信息的整合发放功能，即整合经由突触阵列单元的刺激信号，当达到神经元阈值时正确发放动作电位脉冲，结合合适的类脑机制得以精确控制系统的认知协作，将信号准确地向下级传输直到输出最终结果。
优选的，上述用于脉冲神经网络的类脑机制，包括侧抑制和脉冲同步发放机制。具体的：侧抑制类脑机制主要保证了同层神经元之间不会对同一输入信息反复响应，当同层某一个神经元首先在输入信号刺激下达到阈值被激活时，在发放动作电位脉冲的同时向同层其余所有神经元发放抑制脉冲信号，从而使得其余神经元不会对这一输入信号有重复响应；脉冲同步发放机制主要用于提高脉冲神经网络的模式识别率，通过对神经元模型增加自适应阈值的调节方式，使得最终的输出信号能尽量同步发放，保证在同层神经元中侧抑制类脑机制仍在作用，从而提高网络对于类脑认知任务的准确率。
优选的，上述用于脉冲神经网络的学习算法，包括非监督制学习和监督制学习。本发明所提供的非监督制学习层采用非监督制学习。非监督制学习层通过突触与输入节点层以全连接方式连接，突触初始化随机分布，某类输入信号从输入节点层传入后非监督学习层神经元由于突触随机分的影响会随机一个神经元率先响应，此时通过侧抑制类脑机制抑制同层其余神经元的响应，尽可能使使层内每个神经元学习到不同的内容，提高非监督学习层所学信息的丰富度。本发明所提供的监督制学习层采用监督制学习。监督制学习层通过突触与非监督制学习层连接，由非监督制学习层输出的信号结合该层的标签信息作为监督信号进行该层的学习。此时，输入和学习的不均匀性导致非监督制学习层有不同的发射频率而影响到监督制学习层的学习效果，因而加入脉冲同步发放机制，尽可能使得所有神经元具有近似相等的发射率，以防止单个神经元支配所有样式的识别。学习过程中，有的非监督制学习层神经元连接到监督制学习层神经元的每一个突触权重都很小，当该对应非监督制学习层神经元发出动作电位时，通过神经突触到达监督制学习层神经元的电流就会过小，达不到激发阈值，造成零输出，导致正确率下降。为了解决这个问题，在学习结束之后，对监督制学习层神经突触权重进行归一化处理。对于每个非监督制学习层神经元，连接到监督制学习层神经元的神经突触，寻找出权重最大值者，将其值设为最大值100，而其它突触权重设为最小值。
优选的，上述用于脉冲神经网络的神经元电路，电路模型包括莫克罗-彼特(McCulloch-Pitts，M-P)模型、漏电型整合发放(Leaky Integrate-and-Fire，LIF)模型，霍奇金-赫胥黎(Hodgkin-Huxley，H-H)模型，Izhikevich模型。
如图1所示，本发明所提供的一种基于电子突触器件的脉冲神经网络系统主要包括以下部分：1、模式输入；2、输入节点层；3、电子突触器件阵列；4、非监督制学习层；5、监督制学习层；6、标签输入；7、结果输出；8、自适应阈值的带漏电通路的整合发放神经元；9、侧抑制和脉冲同步发放类脑机制。
其中，输入节点层用于将输入的模式信息通过特定的编码方式转换成脉冲信号，再将脉冲刺激传入脉冲神经网络系统；电子突触器件阵列用于连接前后神经元层之间传递刺激，每一个单元的突触权重大小代表着前后两个神经元的连接强度，突触权重可以在线调节，调节规则模拟生物突触所展现的脉冲时序依赖可塑性(STDP)特性，从而只要能够实现STDP特性的突触器件均能应用于本发明所提出的基于电子突触器件的脉冲神经网络系统，主要包括但不限于：(1)二端电子突触器件，包括阻变随机存储器(HfOx、TaOx、TiOx、AlOx、ZrOx、CuOx、SiNx、SiOx、GeSe、GeTe、AgInSbTe、Ag2S、Ag2Se)、相变随机存储器(GeTe、SbTe、GeSb、GeSbTe、BiTe等)、磁性随机存储器(NiFe、NiFeNi、CoFe、CoFeB、La1-xSrxMnO、Nd-Pb-Mn-O、La-Ba-Mn-O、La-Ca-Mn-O等)、铁电随机存储器(BaTiO3、PbTiO3、SrTiO3、SrRuO3、BaxSr1-xTiO3、Pb(Zr1-xTix)O3、PbNb2O6、Sr1-xBaxNb2O6、Ba2NaNb5O15、Cd2Ta2O7、Pb2Nb2O7、Cd2Nb2O7等)、新型二维材料器件(石墨烯、MoS2、黑磷、HBN等)等；(2)多端电子突触器件：浮栅晶体管(NOR Flash、NAND Flash)、突触晶体管等。非监督制学习层和监督制学习层分别采用非监督制和监督制学习机制，该两层中的神经元类型均采用自适应阈值的带漏电通路的整合发放神经元；另外，为提高网络的鲁棒性，两个学习层均采用侧抑制和脉冲同步发放的类脑机制。
图2(a)是本发明实施例提供的基于模式图像的像素值大小的脉冲频率编码方式示意图。模式图像被处理为黑白像素图像输入到系统，通过输入节点层，根据像素值大小(0～255)被编码成不同频率的脉冲，具体的，像素值越高，脉冲频率越高。
图2(b)是本发明实施例提供的另一种基于模式图像像素的脉冲秩序编码方式。模式图像被处理为黑白像素图像输入到系统，通过输入节点层，根据像素值大小(0～255)被编码成不同频率的脉冲，具体的，像素值越高，脉冲频率越高，且第一脉冲的激发时刻越靠前，只选取每个像素点所转换成的脉冲序列的第一时刻点脉冲代表该点的像素信息，同时对于白色背景像素点在仿真时间窗口的最后时刻被动激发一个脉冲作为背景信号。
电子突触器件能够实现模拟生物突触在脉冲刺激下改变权重的功能，因而在神经网络硬件化实现方面具有突出潜力。目前，电子突触器件的突触权重调节主要展现出两种类型：突变型和渐变型。电子突触器件一般通过自身的阻值、电流或磁通量大小等的改变来模拟生物突触权重，若阻值、电流或磁通量等参数在序列脉冲刺激下展现出突然的跳变的情况属于突变型电子突触器件；若阻值、电流或磁通量在序列脉冲刺激下展现出逐渐改变的情况属于渐变型电子突触器件。在模拟实现生物突触脉冲时序依赖可塑性(STDP)时，实际电子突触器件会根据本身器件特性、突触前后脉冲的设计等因素不完全与生物STDP特性曲线符合，在应用中器件的STDP特性会有必要的调整。突变型和渐变型的电子突触器件在本身特性、前后脉冲设计的影响下会展现出其独特的实际器件特性。图3(a)是本发明实施例提供的基于电子突触器件的矩形STDP特性曲线示意图。矩形STDP主要是突变型电子突触器件在突触前脉冲和突触后脉冲共同刺激下普遍展现的生物突触可调特性。图3(b)是本发明实施例提供的基于电子突触器件的指数形STDP特性曲线示意图。指数形STDP一般是渐变型电子突触器件在突触前脉冲和突触后脉冲共同刺激下普遍展现的生物突触可调特性。
图4是本发明所提供的自适应阈值的漏电型整合发放神经元结构示意图。漏电型整合发放神经元是成熟的神经元模型，具体的，在输入脉冲刺激下，通过积分器电路整合输入信息，神经元膜电位逐渐增加，直到达到膜电位阈值，比较器电路输出反转，电路向后发放动作电位脉冲，同时静息漏电通路工作，将已经达到阈值的膜电位重新恢复到静息电位，重新接收后面的输入脉冲刺激。特别的，本发明所提供的神经元模型，考虑了侧抑制和脉冲同步发放的类脑机制。一方面，在某个神经元的膜电位达到阈值发放动作电位脉冲的同时，会产生一个侧抑制脉冲信号以抑制同层所在的其他神经元对该相同刺激信号的响应，保证只有率先响应的神经元获得当前刺激信息。另一方面，自适应阈值调节电路的工作原理是根据输入脉冲刺激的频率或强度的大小具体调节神经元阈值的大小，频率越高或强度越大时，膜电位越快达到阈值，自适应调节电路则按需逐渐增大阈值，降低该动作电位的发放频率，最终达到脉冲同步发放的效果。
按照以上所提供的实施例的一个方面，本发明将脉冲频率编码方式与矩形STDP进行结合得到的一种基于电子突触器件的脉冲神经网络系统，以对0～9手写数字的模式识别任务为实施例，在该实施例中设置输入节点层神经元个数为784个对应手写数字的像素值大小(28×28)，非监督制学习层神经元个数为10个，监督制学习层神经元个数为10个，则连接输入节点层与非监督制学习层的突触连接单元中包含28×28×10个电子突触器件，连接非监督制学习层与监督制学习层的突触连接单元中包含10×10个电子突触器件。图5(a)是该实施例对应的非监督制学习层的学习结果展示。具体地，图中表示的是连接输入节点层与非监督制学习层的突触连接单元的突触权值分布图。如图5(a)所示，所展示的10个数字从左到右，从上到下分别对应非监督制学习层神经元层10个不同神经元所对应的突触连接单元的突触权值分布(初始状态是权值随机分布)，颜色深浅代表突触权值的大小，颜色越深代表突触权值越强；图5(b)是该实施例对应的监督制学习层的学习结果展示。具体地，图中表示的是监督制学习层神经元经过监督制学习，对非监督制学习层所学习到的信息的判断。白色色块对应的X轴代表监督制学习层10个神经元，对应的Y轴代表该神经元的输出结果。如图5(b)所示，监督制学习层神经元输出结果显示第0个神经元对应数字7，表示网络判断图5(a)中第一个数字为7，结果正确；而第2个神经元对应数字4，表示网络判断图5(a)中的第3个数字为4，显然结果错误。
按照以上所提供的实施例的另一个方面，本发明将脉冲第一时刻编码方式与指数形STDP进行结合得到另一种基于电子突触器件的脉冲神经网络系统，以对0～9手写数字的模式识别任务为实施例，在该实施例中设置输入节点层神经元个数为784个对应手写数字的像素值大小(28×28)，非监督制学习层神经元个数为10个，监督制学习层神经元个数为10个。图6(a)是该实施例对应的非监督制学习层的学习结果展示；图6(b)是该实施例对应的监督制学习层的学习结果展示，具体可参照图5(a)、图5(b)的分析，在此不做赘述。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种硬件脉冲神经网络系统，其特征在于，包括：输入节点层、非监督制学习层、监督制学习层以及两个突触连接单元；
输入节点层和非监督制学习层采用神经元全连接方式通过一个突触连接单元连接，非监督制学习层和监督制学习层采用神经元全连接方式通过另一个突触连接单元连接，所述输入节点层、非监督制学习层以及监督制学习层均包括多个神经元；
所述输入节点层实现不同编码方式下的信息输入，所述非监督制学习层采用非监督制学习方式，所述监督制学习层采用监督制学习方式；
所述突触连接单元由电子突触器件实现，以使得突触连接单元具备脉冲时序依赖可塑性STDP，突触阵列单元接收来自前一层神经元携带信息的刺激信号作为突触前脉冲，结合后一层神经元所激发的动作电位脉冲作为突触后脉冲，突触前脉冲和突触后脉冲的时间差决定突触连接单元的突触权重调节量。
2.如权利要求1所述的硬件脉冲神经网络系统，其特征在于，所述非监督制学习层的非监督制学习方式为：非监督制学习层通过突触连接单元与输入节点层以全连接方式连接，突触连接单元中的突触初始化随机分布，输入信号从输入节点层传入后非监督学习层神经元由于突触随机分布的影响会随机一个神经元率先响应，此时通过侧抑制类脑机制抑制同层其余神经元的响应，尽可能使同层内每个神经元学习到不同的内容，提高非监督学习层所学信息的丰富度。
3.如权利要求1所述的硬件脉冲神经网络系统，其特征在于，所述监督制学习层的监督制学习方式为：监督制学习层通过突触连接单元与非监督制学习层连接，由非监督制学习层输出的信号结合监督制学习层的标签信息作为监督信号进行监督制学习层的学习，结合侧抑制类脑机制保证监督制学习层神经元输出结果不被单个神经元支配，输入和学习的不均匀性导致非监督制学习层有不同的发射频率而影响到监督制学习层的学习效果，加入脉冲同步发放机制，使所有神经元发射率相等，以防止单个神经元支配所有样式的识别，在非监督制学习过程结束之后，对监督制学习层神经突触权重进行归一化处理，对于每个非监督制学习层神经元连接到监督制学习层神经元的神经突触，寻找出权重最大值者，将其值设为最大值，而其它突触权重设为最小值。
4.如权利要求1所述的硬件脉冲神经网络系统，其特征在于，所述电子突触器件包括：二端电子突触器件或多端电子突触器件；
二端电子突触器件包括阻变随机存储器、相变随机存储器、磁性随机存储器、铁电随机存储器或新型二维材料器件；
多端电子突触器件包括浮栅晶体管或突触晶体管。
5.如权利要求4所述的硬件脉冲神经网络系统，其特征在于，所述二端电子突触器件主要依赖在器件二端施加预定电压或电流或外加磁场来改变器件的阻值状态、晶化状态、磁化状态以及电极化状态，从而模拟生物突触权重的调节；所述多端电子突触器件主要通过控制晶体管器件的栅极，作为突触的输入端口，器件源漏极之间的沟道电阻状态代表突触权重状态。
6.如权利要求1所述的硬件脉冲神经网络系统，其特征在于，所述输入节点层的输入信息编码方式包括：(1)脉冲频率编码：根据输入信息的强度大小调节脉冲序列的发放频率，强度越大则频率越高；(2)秩序编码：只选取每个神经元活动过程中产生的脉冲序列的第一穗脉冲，通过神经元群体活动中此脉冲的顺序编码；(3)第一脉冲时刻编码：输入信息被编码在刺激开始和神经元活动中第一个脉冲时刻之间的等待时间中；(4)相位编码：输入信息编码在神经元脉冲序列相对于背景振荡时脉冲的相位中；(5)延迟码：输入信息编码在一组脉冲序列相对于彼此的精确时间定时中。
7.如权利要求1至6任一项所述的硬件脉冲神经网络系统，其特征在于，所述神经元采用侧抑制和脉冲同步发放的类脑机制；
侧抑制类脑机制主要保证了同层神经元之间不会对同一输入信息反复响应，当同层中一个神经元首先在输入信号刺激下达到阈值被激活时，在发放动作电位脉冲的同时向同层其余所有神经元发放抑制脉冲信号，从而使得其余神经元不会对这一输入信号有重复响应；
脉冲同步发放机制主要用于提高脉冲神经网络的模式识别率，通过对神经元模型增加自适应阈值的调节方式，使得最终的输出信号能尽量同步发放，保证在同层神经元中侧抑制类脑机制仍在作用，从而提高网络对于类脑认知任务的准确率。
8.如权利要求7所述的硬件脉冲神经网络系统，其特征在于，所述脉冲同步发放机制通过采用自适应阈值的神经元实现，自适应阈值调节方式具体表现为：对于输入信号脉冲刺激越强的神经元，膜电位在脉冲刺激下增加得更快，从而导致其动作电位脉冲发放频率相比于输入脉冲刺激弱的神经元较高，进一步导致同层神经元发放动作电位脉冲的时刻具有一定的时间窗口，调节阈值在输入刺激强度增加的情况下自适应地逐渐增加，使得强刺激下的神经元脉冲发放频率降低，通过各个神经元的阈值自适应调节，最终将所有神经元发放频率保持同步。
9.如权利要求1-6任一项所述的硬件脉冲神经网络系统，其特征在于，神经元类型包括：莫克罗-彼特模型、漏电型整合发放模型、霍奇金-赫胥黎模型或Izhikevich模型。
CN201810622448.5A 2018-06-15 2018-06-15 一种硬件脉冲神经网络系统 Active CN108985447B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810622448.5A CN108985447B (zh) 2018-06-15 2018-06-15 一种硬件脉冲神经网络系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810622448.5A CN108985447B (zh) 2018-06-15 2018-06-15 一种硬件脉冲神经网络系统

Publications (2)

Publication Number Publication Date
CN108985447A CN108985447A (zh) 2018-12-11
CN108985447B true CN108985447B (zh) 2020-10-16

Family

ID=64541396

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810622448.5A Active CN108985447B (zh) 2018-06-15 2018-06-15 一种硬件脉冲神经网络系统

Country Status (1)

Country Link
CN (1) CN108985447B (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110059812B (zh) * 2019-01-26 2021-09-14 中国科学院计算技术研究所 脉冲神经网络运算芯片及相关运算方法
CN111632275B (zh) * 2019-03-01 2023-04-28 天津工业大学 可塑性诱导不同时间段低频磁刺激调控突触可塑性的方法
CN110022299A (zh) * 2019-03-06 2019-07-16 浙江天脉领域科技有限公司 一种超大规模分布式网络计算的方法
CN110210613B (zh) * 2019-05-23 2021-04-20 华中科技大学 一种基于强化学习的脉冲神经网络模拟电路
CN110287858A (zh) * 2019-06-21 2019-09-27 天津大学 基于fpga的仿生脉冲神经网络视觉识别系统
CN110322010B (zh) * 2019-07-02 2021-06-25 深圳忆海原识科技有限公司 用于类脑智能与认知计算的脉冲神经网络运算系统及方法
CN110543933B (zh) * 2019-08-12 2022-10-21 北京大学 基于flash存算阵列的脉冲型卷积神经网络
CN111082949B (zh) * 2019-10-29 2022-01-28 广东工业大学 一种类脑计算机中脉冲数据包高效传输方法
US11714999B2 (en) * 2019-11-15 2023-08-01 International Business Machines Corporation Neuromorphic device with crossbar array structure storing both weights and neuronal states of neural networks
CN110909869B (zh) * 2019-11-21 2022-08-23 浙江大学 一种基于脉冲神经网络的类脑计算芯片
CN111310816B (zh) * 2020-02-07 2023-04-07 天津大学 基于无监督匹配追踪编码的仿脑架构图像识别方法
CN111582470B (zh) * 2020-04-02 2023-01-10 清华大学 基于stdp的自适应非监督学习图像识别方法及系统
CN111476354B (zh) * 2020-04-11 2022-10-11 复旦大学 一种基于柔性材料的脉冲神经网络电路
CN113688980A (zh) * 2020-05-19 2021-11-23 深圳忆海原识科技有限公司 具有前向学习和元学习功能的类脑视觉神经网络
US20230351195A1 (en) * 2020-08-31 2023-11-02 Agency For Science, Technology And Research Neurosynaptic Processing Core with Spike Time Dependent Plasticity (STDP) Learning For a Spiking Neural Network
CN112270409B (zh) * 2020-10-19 2024-03-01 杭州电子科技大学 一种基于霍尔条的无监督学习突触单元电路
CN112396176B (zh) * 2020-11-11 2022-05-20 华中科技大学 一种硬件神经网络批归一化系统
CN112749637B (zh) * 2020-12-29 2023-09-08 电子科技大学 一种基于snn的分布式光纤传感信号识别方法
CN112784976A (zh) * 2021-01-15 2021-05-11 中山大学 一种基于脉冲神经网络的图像识别系统及方法
CN112819142B (zh) * 2021-02-04 2024-01-19 成都市深思创芯科技有限公司 一种短时突触可塑性工作记忆计算系统及方法
CN113408714B (zh) * 2021-05-14 2023-04-07 杭州电子科技大学 基于stdp法则的全数字脉冲神经网络硬件系统及方法
CN113408613B (zh) * 2021-06-18 2022-07-19 电子科技大学 一种基于延迟机制的单层图像分类方法
CN113723594B (zh) * 2021-08-31 2023-12-05 绍兴市北大信息技术科创中心 一种脉冲神经网络目标识别方法
CN113642718B (zh) * 2021-09-01 2023-11-14 哈尔滨工程大学 一种光纤脉冲神经元构建方案
CN114220089B (zh) * 2021-11-29 2024-06-14 北京理工大学 一种基于分段式渐进型脉冲神经网络进行模式识别的方法
CN114137325B (zh) * 2021-11-30 2022-09-27 中国人民解放军陆军工程大学 一种非接触式静电电位分布测试的仿生电路、系统及方法
CN114139695B (zh) * 2022-01-06 2022-06-03 国网浙江省电力有限公司电力科学研究院 一种支持抑制型脉冲神经网络的事件驱动加速器
CN114870192B (zh) * 2022-03-26 2024-05-14 天津工业大学 舒缓曲目产生的音乐节律磁场对突触可塑性ltp调控的分析方法
CN114998996B (zh) * 2022-06-14 2024-04-05 中国电信股份有限公司 具有运动属性信息的信号处理方法、装置、设备及存储
CN115994563B (zh) * 2022-10-31 2023-08-18 天津大学 用于智能辅助驾驶的类脑情境学习模型构建与训练方法
CN117456577B (zh) * 2023-10-30 2024-04-26 苏州大学 基于光脉冲神经网络实现表情识别的系统及方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9147155B2 (en) * 2011-08-16 2015-09-29 Qualcomm Incorporated Method and apparatus for neural temporal coding, learning and recognition
US8874498B2 (en) * 2011-09-16 2014-10-28 International Business Machines Corporation Unsupervised, supervised, and reinforced learning via spiking computation
US9146546B2 (en) * 2012-06-04 2015-09-29 Brain Corporation Systems and apparatus for implementing task-specific learning using spiking neurons
CN102663428B (zh) * 2012-03-29 2014-11-26 中国科学院上海光学精密机械研究所 神经网络模式识别系统和模式识别方法
CN103078054B (zh) * 2013-01-04 2015-06-03 华中科技大学 一种模拟生物神经元和神经突触的单元、装置及方法
CN105224986B (zh) * 2015-09-29 2018-01-23 清华大学 基于忆阻器件的深度神经网络系统
CN106845541A (zh) * 2017-01-17 2017-06-13 杭州电子科技大学 一种基于生物视觉与精确脉冲驱动神经网络的图像识别方法
CN107092959B (zh) * 2017-04-07 2020-04-10 武汉大学 基于stdp非监督学习算法的脉冲神经网络模型构建方法
CN107273972B (zh) * 2017-05-11 2019-09-13 北京大学 一种基于阻变器件和适应-激发神经元的神经形态系统及实现方法

Also Published As

Publication number Publication date
CN108985447A (zh) 2018-12-11

Similar Documents

Publication Publication Date Title
CN108985447B (zh) 一种硬件脉冲神经网络系统
Guo et al. Unsupervised learning on resistive memory array based spiking neural networks
TWI509537B (zh) 具有使用記憶切換元件之尖峰時間依賴彈性的電子學習突觸
Jackson et al. Nanoscale electronic synapses using phase change devices
Brivio et al. Extended memory lifetime in spiking neural networks employing memristive synapses with nonlinear conductance dynamics
US8447714B2 (en) System for electronic learning synapse with spike-timing dependent plasticity using phase change memory
JP2021507349A (ja) 抵抗処理ユニット・アレイのクロスポイント・デバイスに重みを記憶するための方法、そのクロスポイント・デバイス、ニューラル・ネットワークを実施するためのクロスポイント・アレイ、そのシステム、およびニューラル・ネットワークを実施するための方法
US9208434B2 (en) Neuromorphic system exploiting the intrinsic characteristics of memory cells
Nandakumar et al. Building brain-inspired computing systems: Examining the role of nanoscale devices
CN110998611A (zh) 神经形态处理装置
KR20160076520A (ko) 인과적 현출성 시간 추론
US11625579B2 (en) Spiking neural net work device and learning method of spiking neural network device
JP2013546065A (ja) シミュレーションを使用して学習されるシナプス重みを用いるニューロモーフィック／シナプトロニック・スパイキング・ニューラル・ネットワークのための方法、デバイス、および回路
CN110852429B (zh) 一种基于1t1r的卷积神经网络电路及其操作方法
Hopfield Brain, neural networks, and computation
KR20160125967A (ko) 일반적인 뉴런 모델들의 효율적인 구현을 위한 방법 및 장치
She et al. Improving robustness of reram-based spiking neural network accelerator with stochastic spike-timing-dependent-plasticity
Shi et al. Exploiting memristors for neuromorphic reinforcement learning
CN112396176B (zh) 一种硬件神经网络批归一化系统
CN113311702B (zh) 一种基于Master-Slave神经元的人工神经网络控制器
Parmar et al. Short-term plasticity circuit device exploration in the MASTISK neuromorphic framework
Ielmini et al. Brain-inspired memristive neural networks for unsupervised learning
Dias et al. Memristive-based neuromorphic applications and associative memories
US20220215229A1 (en) Neural network device and learning method
Bianchi et al. Combining accuracy and plasticity in convolutional neural networks based on resistive memory arrays for autonomous learning

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant