CN107273972B - 一种基于阻变器件和适应-激发神经元的神经形态系统及实现方法 - Google Patents

一种基于阻变器件和适应-激发神经元的神经形态系统及实现方法 Download PDF

Info

Publication number
CN107273972B
CN107273972B CN201710330263.2A CN201710330263A CN107273972B CN 107273972 B CN107273972 B CN 107273972B CN 201710330263 A CN201710330263 A CN 201710330263A CN 107273972 B CN107273972 B CN 107273972B
Authority
CN
China
Prior art keywords
neuron
resistive device
excitation
mode
neurons
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710330263.2A
Other languages
English (en)
Other versions
CN107273972A (zh
Inventor
康晋锋
江宇宁
黄鹏
周正
柳晨
韩润泽
刘晓彦
刘力锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN201710330263.2A priority Critical patent/CN107273972B/zh
Publication of CN107273972A publication Critical patent/CN107273972A/zh
Application granted granted Critical
Publication of CN107273972B publication Critical patent/CN107273972B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/06Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/061Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using biological neurons, e.g. biological neurons connected to an integrated circuit
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/08Learning methods
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/08Learning methods
    • G06N3/088Non-supervised learning, e.g. competitive learning

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Molecular Biology (AREA)
  • Computational Linguistics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • General Health & Medical Sciences (AREA)
  • Computing Systems (AREA)
  • Artificial Intelligence (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Neurology (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Feedback Control In General (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开一种基于阻变器件和适应‑激发神经元的神经形态系统及实现方法,系统包括阻变器件交叉阵列、前神经元、后神经元、全局动态阈值控制电路、控制逻辑模块、电压调节模块、样例输入、标签输入、结果输出。该系统采用了阻变器件作为电子突触,并提出了新的适应‑激发神经元的结构和操作模式,从而优化了系统的面积和操作方面,解决了同类系统所面临的训练问题。

Description

一种基于阻变器件和适应-激发神经元的神经形态系统及实 现方法
技术领域
本发明采用新型阻变器件来设计可训练的神经形态系统,是人工神经网络的一种并行硬件实现,属于集成电路与人工智能及神经网络系统技术领域。
背景技术
神经网络是人工智能领域中应用最广、成就最大的技术之一。当前的神经网络算法实现包括软件实现和硬件实现两个方面。其中软件实现所依赖的现代计算机存在一个冯诺依曼瓶颈,即,冯诺依曼结构中,计算模块和存储单元是分离的,CPU在执行命令时必须先从存储单元中读取数据,中央处理器与内存之间的频繁数据传输需要通过总线,而总线的有限的宽度极大地限制了这种结构的并行性,因此软件实现在面对大量计算时往往速度较慢,并且在数据读取上花费了大量的功耗(约80%)。比如2012年一项来自滑铁卢大学的研究采用计算机模拟老鼠大脑皮层规模的250万个神经元,比真实的老鼠大脑皮层慢 9000倍,并花费40000倍的功耗。硬件实现主要包括GPU硬件加速、FPGA、基于CMOS的ASIC和基于新器件的硬件系统等。尽管GPU能实现10~30倍的加速、 FPGA能实现10~50倍的加速、基于CMOS的ASIC能实现100~1000倍的加速,这三种方案都需要较大的芯片面积并产生较大的功耗。原因就在于它们的突触功能最终依赖于晶体管,而一个神经网络所需要的突触数量是巨大的。比如, IBM的TrueNorth芯片中,每个突触就需要占用120F2的面积,而每个芯片的电子突触多达2.56亿个。因此,需要一种既能快速并行运作、又能节省面积和功耗的神经形态系统和实现方法。
基于阻变器件的神经形态系统以其大规模并行性、可缩小的面积、超低功耗,受到前沿科学家的关注。采用阻变器件作为电子突触的神经形态系统,可实现更高的集成度、更低的操作功耗,并且具有存储计算一体化的并行架构,运行速度更快。
根据基本单元来划分,当前常见的集成的阻变器件交叉阵列的结构主要包括(但不限于)以下几种:一阻变器件(1R)、一晶体管一阻变器件(1T1R)、一选择器件一阻变器件(1S1R)。在1R阵列中(如图6(a)所示),基本单元仅有一个阻变器件,这种结构不具备开关器件,因此可实现相对更高的集成度,但在阵列操作时可能会出现串扰的问题,即电流从不希望选通的单元流过,这时就需要选择合适的偏压策略来尽可能地减小串扰的影响。在1T1R阵列中(如图6(b)所示),每个阻变器件都与一个选通晶体管串联,这时就需要为每一列增加一条控制晶体管栅压的导线。进行阵列操作时通过控制晶体管的栅压,可以控制阻变器件的选通。而在1S1R阵列中(如图6(c)所示),每个阻变器件都与一个选择器件串联。选择器件是一种两端的、具有双向选通功能的新器件,当两端的电压绝对值大于一定阈值时器件导通,当两端的电压绝对值小于一定阈值时器件关断,从而实现阻变器件的选通。
然而,对于基于阻变器件的神经形态系统,如何实现高效的在线训练任务,是需要解决的关键技术问题之一。由于外围电路设计的挑战性,现有系统不能脱离计算机进行独立训练、或只能执行非监督学习,这种问题严重限制了神经形态系统的发展和应用。此外,如何在神经元电路的设计上进一步减小硬件开销、缩小系统面积,也是神经形态系统领域的一个重要课题。在神经科学相关文献中,神经元的阈值电压主动逼近神经元局部电压的行为被称作“适应” (Accommodation)。运用适应来使神经元激发,这种方式有别于传统神经形态系统设计中的积分-激发(IF,Integrate-and-Fire)或漏电型积分-激发(LIF,Leaky Integrate-and-Fire)神经元的激发方式。设计出新型的适应-激发神经元,可以有效地优化神经形态系统。
为了深入发掘阻变器件的应用潜力,开发出具有实际应用价值的神经形态系统,本发明提出了一种基于阻变器件和适应-激发神经元的神经形态系统及实现方法。
发明内容
本发明的目的是通过以下技术方案实现的。
一种基于阻变器件和适应-激发神经元的神经形态系统,其包括阻变器件交叉阵列、与阻变器件交叉阵列中的每一列相连接的多个前神经元、与阻变器件交叉阵列的每一行相连接的多个后神经元、与多个后神经元相连接的全局动态阈值控制电路、用于控制多个前神经元和多个后神经元的控制逻辑模块、与多个前神经元和多个后神经元相连接的电压调节模块、与多个前神经元相连接的样例输入模块、与控制逻辑模块相连接的标签输入模块、与多个后神经元相连接的结果输出模块。
优选地,所述的阻变器件交叉阵列中交叉点上的每个单元是具有独立选择功能的器件单元,包括一阻变器件(1R)结构、一晶体管一阻变器件(1T1R)结构、一选择器件一阻变器件(1S1R)结构。
优选地,所述前神经元采用数模混合电路实现,前神经元数字部分用于将需要进行分类的信息进行处理并转化为高、低电平输出,前神经元模拟部分根据电平信号输出幅度、脉宽合适的电压脉冲,然后施加给阻变器件交叉阵列中的其中一列。
优选地,后神经元采用数模混合电路实现,后神经元的模拟部分接收来自阻变器件交叉阵列的突触电流,后神经元不含有电容器,不用于对突触电流进行积分,而是用于将突触电流转化为与之成正比的局部电压,并且接收一个来自全局动态阈值控制电路的、随时间变化的全局动态阈值,然后将所述的局部电压与所述的全局动态阈值进行比较;后神经元的数字部分用于接收后神经元模拟部分的比较结果,并结合电路的当前状态和输入的标签信息,给出最终的分类结果。
优选地,所述系统的运作模式包括分类模式和学习模式,其中,学习模式包括监督学习模式和非监督学习模式。
优选地,分类模式下,所述系统只对输入样例进行分类,不修改突触权重;学习模式下,所述系统先确定唯一一个需要修改权重的神经元,然后修改该神经元对应的突触的权重。
一种实现上述基于阻变器件和适应-激发神经元的神经系统的实现方法,包括:
S101是否是学习模式,如果是,则S201,如果否,则S202;
S201进入学习模式,依次对各行阻变器件执行RESET操作,将全部后神经元标记为“未学习”,进入S301;
S202进入分类模式,输入样例,某一个后神经元激发,控制逻辑抑制其它神经元激发,输出激发结果,进入S501;
S301输入样例,是否是监督学习模式,如果是,则读取当前标签,强制指定一个后神经元激发,进入S401;如果否,则某一个后神经元激发,进入S401;
S401控制逻辑抑制其它后神经元激发,输出激发结果,选中激发的后神经元对应的行,选中输出“1”的前神经元对应的列,对选中的单元执行SET操作,激发的后神经元标记为“已学习”,判断是否还有“未学习”的后神经元,如果否,则进入S501,如果是,则进入S301。
S501结束。本发明是一种基于阻变器件和适应-激发神经元的神经形态系统及实现方法,主要用于解决以下技术问题:(1)以阻变器件交叉阵列作为电子突触实现基本前馈型神经网络的功能,这种方式可以实现加权求和计算的完全并行化,解决现有方案的速度问题;(2)利用阻变器件的性能优势,解决现有硬件实现方案的芯片面积问题和功耗问题;(3)后神经元的实现上,提出了一种新型的适应-激发神经元设计,这种设计在结构和操作上都不同于以往技术所采用的积分-激发或漏电型积分-激发神经元,不需要在每个神经元电路模块中使用电容,因此节省大量面积,并避免电容充放电对周围电路,尤其是对阻变器件带来的影响,可以给整个神经形态系统带来面积优势并简化其操作;(4) 提出了可训练的架构,并且在同一个架构上实现了非监督学习与监督学习的自由切换,解决了现有的基于阻变器件的神经形态系统不能独立训练的问题。
本发明所述系统的创新性与独特性表现为:(1)在采用阻变器件交叉阵列作为前后层神经元间的突触连接的人工神经网络系统中,后神经元采用适应- 激发神经元设计,使得全局动态阈值电压主动逼近神经元的局部电压,而非神经元的局部电压逼近固定阈值。(2)适应-激发神经元设计中,由于激发方式的特殊性,不需要在每个神经元中进行积分,所以不需要在每个神经元中都引入电容,从而大幅减小面积。本发明描述了简单可用的全局动态阈值控制电路,整个系统要完成运作仅需要一个这样的电路。(3)前后神经元中采用模拟多路复用器实现神经元行为的控制。在本发明的阵列操作方面,无论是分类时的信号传输还是训练时的阵列操作,都被看做具有合适幅度和脉宽的脉冲的产生与施加。模拟多路复用器的使用使得分类和学习功能可以实现在同一个架构上而不需要物理上的断开,并使得系统操作电压的调节更具灵活性,且可以避免大量使用数模转换器。(4)在训练方案方面,对于单层全连接神经网络的情况,本发明实现了监督学习与非监督学习之间的自由切换。由于控制逻辑模块的设计,所述系统每次只对激发的后神经元对应的突触进行修改,而其余神经元的突触暂时维持不变。非监督学习模式下,所有后神经元自由激发;监督学习模式下,所述系统根据输入的标签,强制指定后神经元激发,从而实现了监督。
所述系统采用了金属氧化物阻变器件这种新器件作为电子突触,并优化了系统的面积和操作方面,解决了同类系统所面临的训练问题,因此本发明对未来实现高集成度的人工智能硬件具有重要意义。
附图说明
通过阅读下文优选实施方式的详细描述,各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的,而并不认为是对本发明的限制。而且在整个附图中,用相同的参考符号表示相同的部件。
图1为根据本发明实施方式的基于阻变器件和适应-激发神经元的神经形态系统的整体结构框图。
图2为根据本发明实施方式的前神经元和后神经元模拟部分电路图。
图3为根据本发明实施方式的元全局动态阈值控制电路图。
图4为根据本发明实施方式的基于阻变器件和适应-激发神经元的神经形态系统的运作方法流程图。
图5为根据本发明实施方式的适应-激发神经元的具体实施例的波形图。
图6为根据本发明实施方式的三种常见的阻变器件交叉阵列结构示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式,然而应当理解,可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反,提供这些实施方式是为了能够更透彻地理解本公开,并且能够将本公开的范围完整的传达给本领域的技术人员。
如图1所示,本发明涉及的可训练的基于阻变器件的神经形态系统主要包括以下部分:1、阻变器件交叉阵列;2、前神经元;3、后神经元;4、全局动态阈值控制电路;5、控制逻辑模块;6、电压调节模块;7、样例输入;8、标签输入;9、结果输出。
其中,样例输入、标签输入、结果输出均为人机交互界面,用于从用户接收信息和向用户返回结果。阻变器件交叉阵列在所述系统中被用作电子突触,它同时具有存储权重和加权求和计算的功能。所述系统的实施例中,阻变器件交叉阵列具有金属氧化物阻变器件单元,其上电极为氮化钛,下电极为铂,中间的阻变层为氧化铪和氧化铝。优选地,阵列具有1R交叉阵列结构,即上电极与下电极排列成网状,阻变单元被构建在每个交叉点上。所使用的阻变器件是工作在二值模式下的,即阻变器件只有高阻(约10MΩ)和低阻(约1kΩ)两个状态。在上下电极之间施加幅度足够大的正脉冲,可以使高阻单元转变为低阻,这个过程称为SET过程;在上下电极之间施加幅度足够大的负脉冲,可以使低阻单元转变为高阻,这个过程称为RESET过程。
本发明所提方案以阻变器件交叉阵列为核心,实现神经网络的分类和训练功能。分类时,阻变器件交叉阵列底电极电势为0,样例信息从阻变器件交叉阵列的每一列输入并到达阻变器件单元的顶电极,每一列的电势代表了输入样例的一个属性的值。交叉阵列以其结构的特殊性,可以利用欧姆定律和基尔霍夫电流定律对电压信号进行加权求和,从交叉阵列的每一行输出突触电流,传输给后神经元。加权求和是神经网络算法中最密集的运算之一,而通过阻变器件交叉阵列,可以实现加权求和的并行计算,从而大大提高了系统进行分类的速度。
下面以用于学习和分类6个数字的系统作为实施例,描述本发明所述系统的具体组成、操作和实施方案。
实施例中,前后神经元模拟部分电路图如图2所示。
前神经元采用数模混合电路实现,前神经元数字部分用于将需要进行分类的信息进行处理并转化为高、低电平输出;前神经元模拟部分根据电平信号输出幅度、脉宽合适的电压脉冲,然后施加给阻变器件交叉阵列中的其中一列。为了输出幅度、脉宽合适的电压脉冲,所述系统采用了模拟多路复用器。前神经元的数字部分会根据输入样例的属性值和控制逻辑的控制信号输出相应的编码,并输出单个数字脉冲信号,前神经元的模拟部分会根据这个编码和脉冲,从若干个电压值中选取对应的电压值,输出到突触。前神经元的模拟部分是由一个模拟多路复用器和一个电压跟随器连接而成,模拟多路复用器选取合适的输出电压,而电压跟随器提供足够的带负载能力。输出的电压将直接施加到交叉阵列中的一列。
后神经元也采用数模混合电路实现,后神经元的模拟部分接收来自阻变器件交叉阵列的突触电流,后神经元不含有电容器,未对突触电流进行积分而是将突触电流转化为与之成正比的局部电压,并且接收一个来自全局动态阈值控制电路的、随时间变化的全局动态阈值,然后将局部电压与全局动态阈值进行比较。后神经元的数字部分用于接收后神经元模拟部分的比较结果,并结合电路的当前状态和输入的标签信息,给出最终的分类结果。因此,后神经元的状态取决于静止的局部电压和变化的全局动态阈值的比较结果。后神经元的模拟部分由模拟多路复用器、模拟多路分配器、电压跟随器、反相放大器和比较器构成。模拟多路分配器用于控制不同模式下的不同电流通路;模拟多路复用器和电压跟随器用于产生幅度和脉宽合适的训练脉冲,在学习模式下将脉冲施加到交叉阵列中的一行;反相放大器用于将所接受的总突触电流转化为电压值,电压值越低代表突触电流越大;比较器用于将反相放大器的输出电压跟全局动态阈值控制电路产生的阈值电压进行比较,当阈值电压高于该反相放大器的输出电压时,比较器输出最高电压VDD,否则输出最低电压VSS。以往的技术中,后神经元带有运算放大器和电容,对突触电流进行积分后与固定的阈值电压进行比较;而本发明采用无电容的神经元设计,用运算放大器和电阻构成反相放大器,直接转换为固定的电压后与一个全局动态阈值进行比较。传统的IF或LIF 神经元在接收突触电流后需要对其进行积分再与一个固定阈值进行比较,因此需要每个神经元都包含电容;而在动态阈值触发的神经元设计中,不需要积分,因此避免了电容的使用。
控制逻辑模块包含状态机,记录电路的当前状态并对前后神经元的数字部分发送控制指令。控制的具体行为在下文的系统运作流程部分描述。
电压调节模块产生前后神经元的模拟部分所需的合适电压。所需的电压包括:SET电压、2/3SET电压、1/3SET电压、RESET电压、2/3RESET电压、1/3RESET 电压、非破坏性读取电压、最高电压VDD、最低电压VSS、电压0(地线)。需要这些电压的原因是,本系统在阻变器件交叉阵列操作中采取了一种“1/3偏压策略”,这是当前常见的用于无晶体管交叉阵列的操作方法,使得未选中单元的电压仅为选中单元电压的±1/3倍,从而避免了阵列的误操作。
全局动态阈值控制电路产生一个全系统共用的、随时间变化的阈值电压。实施例中,全局动态阈值控制电路图如图3所示。所述系统的神经元激发需要将运算放大器的输出与一个全局动态阈值进行比较,这个阈值由全局动态阈值控制电路来产生。全局动态阈值控制电路包含一个比较器、一个充电通路电阻Rc、一个放电通路电阻Rd、一个二极管、一个电容和一个电压跟随器。其中放电通路电阻远小于充电通路电阻,这使得电容放电速度远大于充电速度。在分类开始时,比较器输出最高电压VDD,给电容充电,此时电压跟随器的输出会从最低电压VSS开始上升;一旦有一个神经元激发,则比较器会立即输出最低电压VSS,使电容立即快速放电,电压跟随器的输出迅速下降到最低电压VSS。动态阈值控制电路虽然用到了一个电容,但整个系统仅需要一个这样的动态阈值控制电路。
实施例中,系统的运作流程如图4所示。
所述系统的运作模式包括分类模式和学习模式,而学习模式又可选择监督学习或非监督学习。
首先,用户选定模式。
如果进入分类模式,所述系统将只对输入样例进行分类,但不会修改突触权重,也就是不会对交叉阵列单元的阻值进行修改。
分类模式下,后神经元中的模拟多路分配器打向A点。先输入样例,这时样例的各属性转换为恒定电压信号从各列分别输入。同时后神经元会把交叉阵列的所有行电势控制为0。阈值电压从最低电压VSS开始缓慢升高,当阈值电压从下往上超过最低的运算放大器输出电压时,该神经元激发。随后全局动态阈值控制电路会使阈值电压立即下降,同时控制逻辑会抑制其它神经元激发,确保有且只有一个神经元激发,这就是“胜者为王”方法,得到了唯一的、最符合要求的分类结果。
如果进入学习模式,则所述系统会先确定唯一一个需要修改权重的神经元,然后修改该神经元对应的突触的权重,也就是会对那一行的交叉阵列单元的阻值进行修改。
学习模式下,后神经元中的模拟多路分配器打向B点。先要对交叉阵列权重进行清零。在所述系统中,交叉阵列单元的高阻态代表权重值“0”,即突触的连接强度低;而低阻态代表权重值“1”,即突触的连接强度高。清零时,依次对交叉阵列的每一行单元执行RESET操作。完成后,把所有后神经元标记为“未学习”。接下来就输入样例,样例的属性值以电平的形式呈现,高电平时会给交叉阵列施加一个较小的、不会改变阻变器件阻值的读取电压,使阻变器件输出一个突触电流;低电平时施加0V,阻变器件便没有电流输出。如果是监督学习模式,则所述系统会根据输入的标签,强制指定后神经元激发;如果是非监督学习模式,则不需要标签,总突触电流最大的那个后神经元会激发。一旦有一个神经元激发,全局动态阈值控制电路会使阈值电压立即下降,同时控制逻辑会抑制其它神经元激发,确保有且只有一个神经元激发。然后所述系统输出后神经元激发结果。输出结果之后,所述系统开始修改突触权重值。控制逻辑选中激发的后神经元对应的行,以及选中输出高电平(输出“1”)的前神经元,对选中的这些单元执行SET操作,从而增大了这些单元的电导,也就是增强了突触的连接强度。这样一个后神经元的学习就完成了。然后所述系统再把这个激发的后神经元标记为“已学习”,表示该神经元对应的突触已进行过训练,那么在下一次训练中,该神经元便暂时不会激发,以便让其它“未学习”的神经元接受训练。如果此时还有“未学习”的神经元,则所述系统继续接受新样例,以同样的方法训练这些神经元;如果此时所有神经元均为“已学习”,则所述系统训练完毕。
本发明的具体实施例的波形图如图5所示。所述系统在完成学习后,被用于对6个不同的数字进行分类,分别是数字“0”到“5”。不同的后神经元分别学习了不同的数字,它们的激发情况代表了分类结果。在输入每个数字时,6个后神经元中的反相放大器分别会产生不同幅度的电压输出,其中输出电压幅度最大的反相放大器所在的后神经元对该数字最为敏感。每输入一个数字,全局动态阈值都会有一次起伏,以触发最为敏感的那个后神经元。全局动态阈值每次回落到接近最低电压时,系统可以进行下一次分类。这样,本发明所述系统解决了实际的数字分类问题。
在本发明中,阻变器件交叉阵列中交叉点上的每个单元是具有独立选择功能的器件单元。优选地,在一种实施方式中,阻变器件交叉阵列中交叉点上的每个单元是一个阻变器件(1R)结构,在其他的实施方式中,阻变器件交叉阵列中交叉点上的每个单元可以是一个晶体管-一个阻变器件(1T-1R)结构,或者是一双向选择功能器件-一阻变器件(1S-1R)结构,或者是上述三种结构的组合。图6(a)示出了阻变器件交叉阵列中交叉点上的每个单元是一个阻变器件(1R) 结构,图6(b)示出了阻变器件交叉阵列中交叉点上的每个单元是一个晶体管- 一个阻变器件(1T-1R)结构,图6(c)示出了阻变器件交叉阵列中交叉点上的每个单元是一双向选择功能器件-一阻变器件(1S-1R)结构。
通常的基于阻变器件的神经形态系统一般直接采用积分-激发(IF, Integrate-and-Fire)或漏电型积分-激发(LIF,Leaky Integrate-and-Fire) 神经元模型来作为后神经元,每个后神经元都带有一个电容,用以模拟生物神经元的细胞膜电容。本发明的后神经元采用适应-激发神经元设计,巧妙地避免了在神经元中使用电容,简化了每一个神经元的结构,而且可以实现与以往技术相同的功能。
避免使用电容带来多方面有益效果:1、节省大量面积。除去了占用大量面积的电容,可以使神经元电路的集成度更高。2、避免了神经元电容充放电对周围电路,尤其是对阻变器件带来的影响,从而加强了系统的可控性,便于系统训练的实现。
适应-激发神经元设计为神经形态系统引入了新的神经元激发方式,将有助于实现更丰富的神经形态系统功能,比如在实现神经元本身的激发的同时,还可以直接把稳定的局部电压传递给下一层的神经元。
此外,以往的基于阻变器件的神经形态系统不能脱离计算机进行独立训练、或只能执行非监督学习,而本发明可以进行独立训练,并且在同一个架构上实现了非监督学习与监督学习的自由切换。
以上所述,仅为本发明较佳的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应所述以权利要求的保护范围为准。

Claims (7)

1.一种基于阻变器件和适应-激发神经元的神经形态系统,其包括阻变器件交叉阵列、与阻变器件交叉阵列中的每一列相连接的多个前神经元、与阻变器件交叉阵列的每一行相连接的多个后神经元、与多个后神经元相连接的全局动态阈值控制电路、用于控制多个前神经元和多个后神经元的控制逻辑模块、与多个前神经元和多个后神经元相连接的电压调节模块、与多个前神经元相连接的样例输入模块、与控制逻辑模块相连接的标签输入模块、与多个后神经元相连接的结果输出模块。
2.根据权利要求1所述的系统,其特征在于,所述的阻变器件交叉阵列中交叉点上的每个单元是具有独立选择功能的器件单元,包括一阻变器件(1R)结构、一晶体管一阻变器件(1T1R)结构、一选择器件一阻变器件(1S1R)结构这三种结构中的任意一种结构。
3.根据权利要求1所述的系统,其特征在于,所述前神经元采用数模混合电路实现,前神经元数字部分用于将需要进行分类的信息进行处理并转化为高、低电平输出,前神经元模拟部分根据电平信号输出幅度、脉宽合适的电压脉冲,然后施加给阻变器件交叉阵列中的其中一列。
4.根据权利要求1所述的系统,其特征在于,后神经元采用数模混合电路实现,后神经元的模拟部分接收来自阻变器件交叉阵列的突触电流,后神经元不含有电容器,不用于对突触电流进行积分,而是用于将突触电流转化为与之成正比的局部电压,并且接收一个来自全局动态阈值控制电路的、随时间变化的全局动态阈值,然后将所述的局部电压与所述的全局动态阈值进行比较;后神经元的数字部分用于接收后神经元模拟部分的比较结果,并结合电路的当前状态和输入的标签信息,给出最终的分类结果。
5.根据权利要求1所述的系统,其特征在于,所述系统的运作模式包括分类模式和学习模式,其中,学习模式包括监督学习模式和非监督学习模式。
6.根据权利要求5所述的系统,其特征在于,分类模式下,所述系统只对输入样例进行分类,不修改突触权重;学习模式下,所述系统先确定唯一一个需要修改权重的神经元,然后修改该神经元对应的突触的权重。
7.一种实现权利要求1-6中任一项的基于阻变器件和适应-激发神经元的神经系统的实现方法,包括:
S101是否是学习模式,如果是,则S201,如果否,则S202;
S201进入学习模式,依次对各行阻变器件执行RESET操作,将全部后神经元标记为“未学习”,进入S301;
S202进入分类模式,输入样例,某一个后神经元激发,控制逻辑抑制其它神经元激发,输出激发结果,进入S501;
S301输入样例,是否是监督学习模式,如果是,则读取当前标签,强制指定一个后神经元激发,进入S401;如果否,则某一个后神经元激发,进入S401;
S401控制逻辑抑制其它后神经元激发,输出激发结果,选中激发的后神经元对应的行,选中输出“1”的前神经元对应的列,对选中的单元执行SET操作,激发的后神经元标记为“已学习”,判断是否还有“未学习”的后神经元,如果否,则进入S501,如果是,则进入S301;
S501结束。
CN201710330263.2A 2017-05-11 2017-05-11 一种基于阻变器件和适应-激发神经元的神经形态系统及实现方法 Active CN107273972B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710330263.2A CN107273972B (zh) 2017-05-11 2017-05-11 一种基于阻变器件和适应-激发神经元的神经形态系统及实现方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710330263.2A CN107273972B (zh) 2017-05-11 2017-05-11 一种基于阻变器件和适应-激发神经元的神经形态系统及实现方法

Publications (2)

Publication Number Publication Date
CN107273972A CN107273972A (zh) 2017-10-20
CN107273972B true CN107273972B (zh) 2019-09-13

Family

ID=60074213

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710330263.2A Active CN107273972B (zh) 2017-05-11 2017-05-11 一种基于阻变器件和适应-激发神经元的神经形态系统及实现方法

Country Status (1)

Country Link
CN (1) CN107273972B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108416432B (zh) * 2018-01-19 2021-10-01 北京大学 电路和电路的工作方法
CN108985447B (zh) * 2018-06-15 2020-10-16 华中科技大学 一种硬件脉冲神经网络系统
CN108921290B (zh) * 2018-06-29 2020-11-24 清华大学 神经突触单元电路、神经网络电路和信息处理系统
CN109448068B (zh) * 2018-10-16 2020-07-31 西南大学 一种基于忆阻器交叉阵列的图像重构系统
CN109472348B (zh) * 2018-10-23 2022-02-18 华中科技大学 一种基于忆阻交叉阵列的lstm神经网络系统
CN109800729B (zh) 2019-01-28 2020-12-08 清华大学 信号处理装置及信号处理方法
CN110378475B (zh) * 2019-07-08 2021-08-06 浙江大学 一种基于多位并行二进制突触阵列的神经形态计算电路
CN110222836B (zh) * 2019-07-08 2024-03-12 中国人民解放军陆军工程大学 数模混合神经突触电路
US11714999B2 (en) * 2019-11-15 2023-08-01 International Business Machines Corporation Neuromorphic device with crossbar array structure storing both weights and neuronal states of neural networks

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102456157A (zh) * 2010-10-20 2012-05-16 北京大学 神经元器件和神经网络
CN103778468A (zh) * 2014-01-16 2014-05-07 北京大学 一种基于rram的新型神经网络电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150278681A1 (en) * 2014-04-01 2015-10-01 Boise State University Memory controlled circuit system and apparatus
US10217046B2 (en) * 2015-06-29 2019-02-26 International Business Machines Corporation Neuromorphic processing devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102456157A (zh) * 2010-10-20 2012-05-16 北京大学 神经元器件和神经网络
CN103778468A (zh) * 2014-01-16 2014-05-07 北京大学 一种基于rram的新型神经网络电路

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
A Neuromorphic Visual System Using RRAM Synaptic Devices with Sub-pJ Energy and Tolerance to Variability:Experimental Characterization and Large-Scale Modeling;Shimeng Yu 等;《2012 International Electron Devices Meeting》;20130314;10.4.1-10.4.4 *
euromorphic Hardware System for Visual Pattern Recognition With Memristor Array and CMOS Neuron;Myonglae Chu 等;《IEEE TRANSACTIONS ON INDUSTRIAL ELECTRONICS》;20150430;第62卷(第4期);2410-2419 *
阻变器件的非易失性存储与神经形态应用;胡绍刚;《中国博士论文全文数据库 信息科技辑》;20170215(第02期);I137-21 *

Also Published As

Publication number Publication date
CN107273972A (zh) 2017-10-20

Similar Documents

Publication Publication Date Title
CN107273972B (zh) 一种基于阻变器件和适应-激发神经元的神经形态系统及实现方法
Wu et al. Homogeneous spiking neuromorphic system for real-world pattern recognition
Hasan et al. On-chip training of memristor crossbar based multi-layer neural networks
Indiveri et al. Memory and information processing in neuromorphic systems
US8515885B2 (en) Neuromorphic and synaptronic spiking neural network with synaptic weights learned using simulation
Yakopcic et al. Energy efficient perceptron pattern recognition using segmented memristor crossbar arrays
US20150106317A1 (en) Shared memory architecture for a neural simulator
Vatajelu et al. Special session: Reliability of hardware-implemented spiking neural networks (SNN)
JP2021511566A (ja) ニューロモーフィック・チップ、ニューロモーフィック・システム、ニューロモーフィック・チップ内のシナプス重みを更新するための方法およびコンピュータ・プログラム
WO2015142503A2 (en) Implementing a neural-network processor
US9959499B2 (en) Methods and apparatus for implementation of group tags for neural models
Javanshir et al. Advancements in algorithms and neuromorphic hardware for spiking neural networks
CN105913119A (zh) 行列互联的异构多核心类脑芯片及其使用方法
Payvand et al. Error-triggered three-factor learning dynamics for crossbar arrays
Tosson et al. A study of the effect of RRAM reliability soft errors on the performance of RRAM-based neuromorphic systems
Fil et al. Minimal spiking neuron for solving multilabel classification tasks
Ankit et al. Neuromorphic computing across the stack: Devices, circuits and architectures
Donahue et al. Design and analysis of neuromemristive echo state networks with limited-precision synapses
Wang et al. A reconfigurable graphene-based spiking neural network architecture
Panda et al. EnsembleSNN: Distributed assistive STDP learning for energy-efficient recognition in spiking neural networks
Valencia et al. A generalized hardware architecture for real-time spiking neural networks
Jiang et al. Circuit design of RRAM-based neuromorphic hardware systems for classification and modified Hebbian learning
Merolla et al. The thermodynamic temperature of a rhythmic spiking network
Mitra et al. Learning to classify complex patterns using a VLSI network of spiking neurons
Wu et al. Memristor hardware-friendly reinforcement learning

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant