KR101495895B1 - 넓은 동적 범위를 갖는 광전 변환장치 및 광전 변환방법 - Google Patents

넓은 동적 범위를 갖는 광전 변환장치 및 광전 변환방법 Download PDF

Info

Publication number
KR101495895B1
KR101495895B1 KR20080066184A KR20080066184A KR101495895B1 KR 101495895 B1 KR101495895 B1 KR 101495895B1 KR 20080066184 A KR20080066184 A KR 20080066184A KR 20080066184 A KR20080066184 A KR 20080066184A KR 101495895 B1 KR101495895 B1 KR 101495895B1
Authority
KR
South Korea
Prior art keywords
pixel
pixel data
pixels
sub
photoelectric conversion
Prior art date
Application number
KR20080066184A
Other languages
English (en)
Other versions
KR20100006033A (ko
Inventor
임용
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR20080066184A priority Critical patent/KR101495895B1/ko
Priority to US12/453,335 priority patent/US8390690B2/en
Publication of KR20100006033A publication Critical patent/KR20100006033A/ko
Application granted granted Critical
Publication of KR101495895B1 publication Critical patent/KR101495895B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/70—Circuitry for compensating brightness variation in the scene
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/70—Circuitry for compensating brightness variation in the scene
    • H04N23/741—Circuitry for compensating brightness variation in the scene by increasing the dynamic range of the image compared to the dynamic range of the electronic image sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

넓은 동적 범위를 갖는 넓은 동적 범위를 갖는 광전 변환장치 및 광전 변환방법이 개시된다. 상기 광전 변환장치는 복수개의 픽셀들을 포함하는 픽셀 어레이; 및 상기 복수개의 픽셀들 중에서 서브-샘플링시 상호 관련되는 대응되는 픽셀들 각각의 광전하 축적시간이 서로 다르도록 제어하는 제어부를 포함할 수 있다. 본 발명에 의하면 별도의 이미지 합성이 필요없이 넓은 동적 범위로 서브-샘플링을 수행할 수 있는 효과가 있다.
광전 변환장치, 서브-샘플링

Description

넓은 동적 범위를 갖는 광전 변환장치 및 광전 변환방법{Photo-electricity converter having wide dynamic range and method thereof}
본 발명은 광전 변환장치에 관한 것으로, 보다 상세하게는 넓은 동적 범위를 갖는 광전 변환장치 및 광전 변환방법에 관한 것이다.
일반적으로 사용되는 광전 변환장치(또는, 이미지 센서)는 CCD(Charge Coupled Device)형 이미지 센서와 CMOS형 이미지 센서(CMOS Image Sensor; CIS)가 있다.
CIS는 CCD에 비해 일반적인 CMOS 공정을 이용할 수 있어서 경제적이며, 아날로그/ 디지털 신호 처리 회로를 함께 집적할 수 있어서 집적화에 유리하다.
또한, CIS는 저전력 저전압 설계가 가능하여 전력 소비가 적은 이동전화기(mobile), 디지털 카메라 등의 휴대용 기기에서 많이 사용된다.
CIS의 픽셀 어레이는 2차원 매트릭스 형태로 배치된 다수의 픽셀들을 구비하고, 각각의 픽셀은 빛 에너지로부터 이미지 신호를 출력한다.
다수의 픽셀들 각각은 포토 다이오드를 통하여 입사된 빛의 량에 상응하는 광 전하를 축적(integration)하고 축적된 광전하에 기초하여 픽셀신호를 출력한다.
CIS의 서브-샘플링(sub-sampling)은 복수의 픽셀들로 이루어진 그룹으로부터 특정한 대표 값만을 출력함으로써 출력 이미지의 수직 및 수평 해상도를 낮출 수 있다.
예컨대, CIS는 서브-샘플링(sub-sampling)을 통하여 픽셀 어레이로부터 발생되는 출력 이미지(예컨대, 1024 *1024의 픽셀 이미지)의 수직 및 수평 해상도를 소정의 값(예컨대, 1/2)만큼 낮추고 해상도가 낮아진 이미지(예컨대, 512*512의 픽셀 이미지)를 출력할 수 있다.
CIS는 서브-샘플링을 통하여 픽셀 어레이로부터 출력되는 영상신호의 데이터 량을 줄일 수 있고, 촬영될 이미지의 프리뷰(preview), 렌즈의 자동 촛점(focus) 설정 등의 고해상도로 디스플레이할 필요가 없는 단계에서 높은 프레임 레이트(frame rate) 지원을 할 수 있다.
그러나, 일반적인 CIS의 서브-샘플링 이미지는 선명하지 않을 수 있으므로, 넓은 동적 범위로 효과적인 서브-샘플링을 수행할 수 있는 방안이 필요한 실정이다.
본 발명이 이루고자 하는 기술적 과제는 넓은 동적 범위로 서브-샘플링을 수행할 수 있는 이미지 센서를 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 광전 변환장치는, 복수개의 픽셀들을 포 함하는 픽셀 어레이; 및 상기 복수개의 픽셀들 중에서 서브-샘플링시 상호 관련되는 대응되는 픽셀들 각각의 광전하 축적시간이 서로 다르도록 제어하는 제어부를 포함할 수 있다.
상기 복수개의 픽셀들 각각은, 포토 다이오드; 및 상기 포토 다이오드로부터 발생되는 광전하의 플로팅 디퓨전으로의 전송을 제어하는 전송 트랜지스터를 포함할 수 있으며, 상기 전송 트랜지스터는 상기 제어부에 위해서 발생된 전송제어신호에 응답하여 상기 대응되는 픽셀들 각각의 상기 광전하 축적시간이 달라지도록 제어할 수 있다.
상기 대응되는 픽셀들에서 출력되는 픽셀신호들은, 서로 연산되어 서브-샘플링된 이미지의 픽셀신호로서 이용될 수 있다.
상기 연산은, 상기 대응되는 픽셀신호들의 합, 평균, 및 가중 평균 중에서 어느 하나일 수 있다.
상기 대응되는 픽셀들 각각은 서로 다른 로우 라인에 접속될 수 있으며, 상기 대응되는 픽셀들 각각은 동일한 컬러의 영상신호를 출력할 수 있다.
상기 광전 변환장치는, 상기 대응되는 픽셀들로부터 출력된 픽셀 신호들 각각을 아날로그-디지털 변환하고 아날로그-디지털 변환된 픽셀 데이터들에 대한 연산을 수행하고 연산결과를 서브-샘플링된 이미지의 픽셀 데이터로서 출력하는 ADC(Analogue-to-Digital Converter)를 더 포함할 수 있다.
상기 광전 변환장치는, 상기 대응되는 픽셀들로부터 출력된 픽셀 신호들 각각을 아날로그-디지털 변환하고 아날로그-디지털 변환된 픽셀 데이터들을 출력하는 ADC(Analogue-to-Digital Converter); 및 상기 픽셀 데이터들에 기초하여 영상 처리를 수행하고 영상 처리된 결과에 기초하여 상기 픽셀 데이터들 중에서 적어도 어느 하나에 부과될 가중치를 출력하는 ISP(Image Signal Processor)를 더 포함하고, 상기 ADC는 상기 가중치를 상기 픽셀 데이터들 중에서 상기 적어도 어느 하나에 부과하고 상기 가중치가 부과된 결과에 기초하여 상기 픽셀 데이터들에 대한 연산을 수행하고 연산결과를 상기 픽셀 데이터로서 출력할 수 있다.
상기 기술적 과제를 달성하기 위한 광전 변환장치는, 적어도 두개의 서브-픽셀들을 포함하는 복수개의 단위블록들을 포함하는 픽셀 어레이; 및 상기 서브-픽셀들 중에서 대응되는 서브-픽셀들 각각의 광전하 축적시간이 서로 다르도록 제어하는 제어부를 포함할 수 있다.
상기 적어도 두개의 서브-픽셀들 각각은, 포토 다이오드; 및 상기 포토 다이오드로부터 발생되는 광전하의 상기 플로팅 디퓨전으로의 전송을 제어하는 전송 트랜지스터를 포함할 수 있으며, 상기 전송 트랜지스터는, 상기 대응되는 서브-픽셀들 각각의 상기 광전하 축적시간이 서로 달라지도록 제어할 수 있다.
상기 복수개의 단위블록들 각각에서 출력되는 픽셀신호들은 이미지의 픽셀신호로서 이용될 수 있으며, 서로 연산되어 이미지의 픽셀신호로서 이용될 수도 있다.
상기 연산은 상기 대응되는 서브-픽셀신호들의 합, 평균, 및 가중 평균 중에서 어느 하나일 수 있다.
상기 적어도 두개의 서브-픽셀들 각각은 동일한 컬러의 영상신호를 출력할 수 있으며, 상기 광전 변환장치는, 상기 복수개의 단위블록들로부터 출력된 픽셀 신호들 각각을 아날로그-디지털 변환하고 아날로그-디지털 변환된 픽셀 데이터들에 대한 연산을 수행하고 연산결과를 이미지의 픽셀 데이터로서 출력하는 ADC(Analogue-to-Digital Converter)를 더 포함할 수 있다.
상기 광전 변환장치는, 상기 복수개의 단위블록들로부터 출력된 픽셀 신호들 각각을 아날로그-디지털 변환하고 아날로그-디지털 변환된 픽셀 데이터들을 출력하는 ADC(Analogue-to-Digital Converter); 및 상기 픽셀 데이터들에 기초하여 영상 처리를 수행하고 영상 처리된 결과에 기초하여 상기 픽셀 데이터들 중에서 적어도 어느 하나에 부과될 가중치를 출력하는 ISP(Image Signal Processor)를 더 포함할 수 있고, 상기 ADC는 상기 가중치를 상기 픽셀 데이터들 중에서 상기 적어도 어느 하나에 부과하고 상기 가중치가 부과된 결과에 기초하여 상기 픽셀 데이터들에 대한 연산을 수행하고 연산결과를 상기 픽셀 데이터로서 출력할 수 있다.
상기 광전 변환장치는 프로세서 시스템에 구현될 수 있다.
상기 기술적 과제를 달성하기 위한 광전 변환방법은, 제1 시간 동안 제1 픽셀에 광전하를 축적하고 제2 시간 동안 제2 픽셀에 광전하를 축적하는 단계; 상기 제1 픽셀에서 출력된 제1 픽셀신호 및 상기 제2 픽셀에서 출력된 제2 픽셀신호를 각각 아날로그-디지털 변환하고 아날로그-디지털 변환된 제1 픽셀 데이터 및 제2 픽셀 데이터를 출력하는 단계; 및 상기 제1 픽셀 데이터 및 상기 제2 픽셀 데이터에 대한 연산을 수행하고 연산결과를 서브-샘플링된 이미지의 픽셀 데이터로서 출력하는 단계를 포함하며, 상기 제1 시간과 상기 제2 시간은 서로 다른 시간일 수 있다.
상기 광전변환된 이미지의 서브 샘플링방법은, 상기 제1 픽셀 데이터 및 상기 제2 픽셀 데이터에 대한 연산을 수행하고 연산결과에 기초하여 영상 처리를 수행하고 영상 처리된 결과에 기초하여 상기 제1 픽셀 데이터 및 상기 제2 픽셀 데이터 중에서 적어도 어느 하나에 부과될 가중치를 출력하는 단계; 및 상기 가중치를 상기 제1 픽셀 데이터 및 상기 제2 픽셀 데이터 중에서 적어도 어느 하나에 부과하고 상기 가중치가 부과된 결과에 기초하여 연산을 수행하고 연산결과를 상기 픽셀 데이터로서 출력하는 단계를 더 포함할 수 있다.
상기 제1 픽셀 및 상기 제2 픽셀은, 서로 다른 로우라인에 접속될 수 있고, 상기 제1 픽셀 및 상기 제2 픽셀 각각은, 플로팅 디퓨전, 리셋 트랜지스터, 드라이브 트랜지스터, 및 선택 트랜지스터를 공유할 수 있다.
상기 제1 픽셀 및 상기 제2 픽셀 각각은, 포토 다이오드; 및 상기 포토 다이오드로부터 발생되는 광전하의 상기 플로팅 디퓨전으로의 전송을 제어하는 전송 트랜지스터를 포함하며, 상기 전송 트랜지스터는, 상기 대응되는 픽셀들 각각의 상기 광전하 축적시간이 서로 달라지도록 제어할 수 있다.
상기 연산은,
상기 대응되는 픽셀신호들의 합, 평균, 및 가중 평균 중에서 어느 하나일 수 있고, 상기 제1 픽셀 및 상기 제2 픽셀 각각은, 동일한 컬러의 영상신호를 출력할 수 있다.
본 발명에 따른 광전 변환장치는 넓은 동적 범위로 서브-샘플링을 수행할 수 있는 효과가 있다.
또한, 본 발명에 따른 광전 변환장치에 의하면 서브-샘플링되는 픽셀들 각각의 광 전하 축적시간을 다르게 함으로써 빛의 세기에 따른 광전 변환장치의 출력 데이터의 범위를 넓혀 상기 광전 변환장치의 출력 이미지를 선명하게 하는 효과가 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 실시 예에 따른 광전 변환장치의 블록도이고 도 2는 도 1의 픽셀 어레이의 단위 픽셀의 회로도이고, 도 3은 도 1의 광전 변환장치에서 서브-샘플링된 이미지를 생성하는 과정을 설명하기 위한 도면이다.
도 4는 도 1의 픽셀 어레이에 입력되는 전송 제어신호들의 타이밍도이다. 도 1 내지 도 4를 참조하면, 광전 변환장치(10)는 픽셀 어레이(Active pixel array, 12), 제어부(14), 로우 어드레스 디코더(Row address decoder, 16), 로우 드라이버(Row driver, 18), 컬럼 어드레스 디코더(Column address decoder, 19), 컬럼 드 라이버(Column driver, 20), 샘플 앤 홀드블록(Sample and hold block, 22), 아날로그-디지털 변환기(24, ADC, Analogue-to-Digital Converter), ISP(26, Image Signal Processor), 및 시리얼라이저(serializer, 28)를 포함할 수 있다.
픽셀 어레이(12)는 각각이 다수의 로우(row) 라인들(도 3의 N 내지 N+n) 및 다수의 컬럼(column) 라인들(미도시)과 접속되는 2차원 메트릭스 형태의 다수의 픽셀들(R1 내지 Bi)을 포함할 수 있다.
다수의 픽셀(R1 내지 Bi)들 각각은 레드(red) 스펙트럼 영역의 빛을 전기 신호로 변환하기 위한 레드 픽셀, 그린(green) 스펙트럼 영역의 빛을 전기 신호로 변환하기 위한 그린 픽셀, 및 블루(blue) 스펙트럼 영역의 빛을 전기 신호로 변환하기 위한 블루 픽셀을 포함할 수 있다.
또한, 픽셀 어레이(12)를 구성하는 다수의 픽셀(R1 내지 Bi)들 각각의 상부에는 특정 스펙트럼 영역의 빛을 투과시키기 위한 각각의 컬러 필터(color filter)가 배치된다. 상기 각각의 컬러 필터는 레드 스펙트럼 영역의 빛을 필터링하기 위한 레드 컬러 필터, 그린 스펙트럼 영역의 빛을 필터링하기 위한 그린 컬러 필터, 및 블루 스펙트럼 영역의 빛을 필터링하기 위한 블루 컬러 필터를 포함할 수 있다.
본 발명의 명세서에서 도 5의 픽셀 어레이(12)는 2차원 메트릭스 형태의 다수의 픽셀들(R1 내지 Bi) 각각의 상부에 위치하는 컬러 필터 패턴을 나타내지만, 설명의 편의를 위해 상기 컬러 필터(color filter) 패턴 각각의 컬러들(R1 내지 B4)을 픽셀이라 칭한다.
픽셀 어레이(12)에 구현되는 다수의 픽셀들(R1 내지 Bi) 각각은 도 2와 같이 포토 다이오드(PD), 전송 트랜지스터(TX), 플로팅 디퓨젼 노드(FD, floating diffusion node), 리셋 트랜지스터(Rx), 드라이브 트랜지스터(또는, 소스 팔로우 트랜지스터, DX), 및 선택 트랜지스터(SX)를 포함할 수 있다.
포토 다이오드(PD)는 발광체에서 발생 된 빛 에너지를 수신하여 광 전하를 생성하고 축적한다. 전송 트랜지스터(TX)는 게이트로 입력되는 전송 제어신호(TG)에 응답하여 포토 다이오드(PD)에 의해서 상기 축적된 전하(또는 광전류)를 플로팅 디퓨젼 노드(FD)로 전송한다.
플로팅 디퓨젼 노드(FD)는 플로팅 확산 영역(Floating diffusion region)으로 형성되며 전송 트랜지스터(TX)를 통하여 포토 다이오드(PD)로부터 생성된 광 전하를 수신하고 저장한다.
리셋 트랜지스터(RX)는 전원전압(VDD)과 플로팅 디퓨젼 노드(FD) 사이에 접속되고 리셋 신호(RST)에 응답하여 상기 플로팅 디퓨젼 노드(FD)를 상기 전원전압(VDD)으로 리셋시킨다.
드라이브 트랜지스터(DX)는 전원전압(VDD)과 제1 노드(NA) 사이에 접속되며, 플로팅 디퓨젼 노드(FD)에 저장된 전하에 기초하여 상기 제1 노드(NA)를 상기 전원전압(VDD)으로 소스 팔로우한다.
선택 트랜지스터(SX)는 상기 제1 노드(NA)와 출력 노드(ND1)에 접속되며 선택신호(SEL)에 응답하여 상기 제1 노드(NA)와 출력 노드(ND1)의 전기적 경로를 형성한다.
다수의 픽셀들(R1 내지 Bi) 각각은 로우 드라이버(18)에서 발생된 다수의 제어 신호들(예컨대, 도 2의 TG, RST, 및 SEL)에 응답하여 픽셀신호들(예컨대, 리셋 신호와 이미지 신호)을 컬럼(column) 단위로 출력할 수 있다.
다수의 픽셀들(R1 내지 Bi) 중에서 제1 픽셀(예컨대, R1)은 제1 전송 제어신호(도 4의 TG[N])에 응답하여 제1 시간(도 4의 LIT) 동안 광 전하를 축적하고 축적된 광 전하에 기초하여 제1 픽셀 신호를 출력할 수 있다.
또한, 다수의 픽셀들(R1 내지 Bi) 중에서 제1 픽셀(R1)과 동일한 컬러(예컨대, 빨강(red))의 영상신호를 출력하는 제2 픽셀(R2)은 제2 전송 제어신호(TG[N+2])에 응답하여 제2 시간(도 4의 SIT) 동안 광 전하를 축적하고 축적된 광 전하에 기초하여 제2 픽셀 신호를 출력할 수 있다.
제1 시간(LIT)과 제2 시간(SIT)은 서로 다른 시간이며, 상기 제1 시간(LIT)은 상기 제2 시간(SIT)보다 긴 시간일 수 있다.
제어부(14)는 로우 어드레스 디코더(16), 로우 드라이버(18), 컬럼 어드레스 디코더(19), 컬럼 드라이버(20), 샘플 앤 홀드블록(22), ADC(24), ISP(26, Image Signal Processor), 및 시리얼라이저(serializer, 28)의 동작을 제어하기 위한 다수의 제어신호들을 출력할 수 있으며, 픽셀 어레이(12)에서 감지된 영상신호의 출력을 위한 어드레싱(addressing) 신호들을 생성할 수 있다.
보다 상세하게는, 제어부(14)는 픽셀 어레이(12)에 구현된 다수의 픽셀들(R1 내지 Bi) 중에서 어느 하나의 픽셀에서 감지된 영상신호의 출력을 위하여 상기 어느 하나의 픽셀이 접속된 로우라인을 선택하기 위하여 로우 어드레스 디코더(16) 및 로우 드라이버(18)를 제어할 수 있다.
또한, 제어부(14)는 상기 어느 하나의 픽셀이 접속된 컬럼라인을 선택하기 위하여 컬럼 어드레스 디코더(19) 및 컬럼 드라이버(20)를 제어할 수 있다.
제어부(14)는 픽셀 어레이(12)에 구현된 다수의 로우(row) 라인들(도 5의 N 내지 N+n) 중에서 서로 다른 로우 라인에 접속되는 픽셀들 각각의 광 전하 축적시간이 다르게 되도록 제어할 수 있다.
예컨대, 제어부(14)는 픽셀 어레이(12)에 구현된 다수의 로우(row) 라인들(N 내지 N+n) 중에서 제1 로우 라인(N)에 접속되는 제1 그룹 픽셀들(예컨대, R1, G1, R3, G3, ..., Ga)의 광 전하 축적시간과 상기 제1 그룹 픽셀들(R1, G1, R3, G3, ... , Ga) 각각과 대응되는 제2 로우 라인(N+2)에 접속되는 제2 그룹 픽셀들(예컨대, R2, G2, R4, ..., Gc) 각각의 광 전하 축적시간이 서로 다르게 되도록 제어할 수 있다.
이를 위하여 제어부(14)는 서로 다른 로우 라인에 접속되는 픽셀들 각각의 광 전하 축적시간이 다르도록 하는 로우 제어신호(예컨대, 어드레스신호)를 로우 디코더(16)에 전송하고, 상기 로우 디코더(16)는 상기 로우 제어신호를 디코딩한다.
이때, 로우 드라이버(18)는 디코딩된 로우 제어신호에 응답하여 제1 로우 라인(N)에 접속되는 제1 그룹 픽셀들(R1, G1, R3, G3, ... , Ga)의 광 전하 축적시간과 상기 제1 그룹 픽셀들(R1, G1, R3, G3, ... , Ga) 각각과 대응되는 제2 로우 라인(N+2)에 접속되는 제2 그룹 픽셀들(R2, G2, R4, ..., Gc) 각각의 광 전하 축적시 간이 서로 다르게 되도록 제어하는 전송 제어신호들(예컨대, 도 4의 TG[N] 및 TG[N+2])을 출력할 수 있다.
예컨대, 로우 드라이버(18)는 디코딩된 로우 제어신호에 응답하여 픽셀 어레이(12)의 제1 픽셀(예컨대, R1)이 제1 시간(도 4의 LIT) 동안 광 전하를 축적하게 하기 위한 제1 전송 제어신호(TG[N])를 출력할 수 있다.
즉, 제1 픽셀(R1)은 전송 트랜지스터(예컨대, 도 4의 TX)가 제1 전송 제어신호(TG[N])에 응답하여 "t1"시점에서 턴 온되어 턴 오프되는 시점부터 다시 턴 온되는 시점(t7)까지와 상응하는 제1 시간(도 4의 LIT) 동안 광 전하를 축적한다.
축적된 광 전하는 "RD1" 시점에서 제1 픽셀(R1)의 플로팅 디퓨젼노드(예컨대, 도 2의 FD)로 전송되고, 제1 픽셀(R1)의 드라이브 트랜지스터(예컨대, DX)는 플로팅 디퓨젼 노드(FD)에 저장된 전하에 기초하여 제1 노드(예컨대, NA)를 상기 전원전압(VDD)으로 소스 팔로우한다.
선택 트랜지스터(SX)는 선택신호(SEL)에 응답하여 상기 제1 노드(NA)와 출력 노드(예컨대, ND1)의 전기적 경로를 형성함으로써 상기 출력 노드(ND1)의 전압을 제1 픽셀(R1)의 제1 픽셀 신호로서 출력할 수 있다.
또한, 로우 드라이버(18)는 제어부(14)로부터 출력되는 제어 신호에 응답하여 제1 픽셀(R1)과 동일한 컬러(예컨대, 빨강(red)) 영상신호를 출력하는 제2 픽셀(예컨대, R2)이 제2 시간(도 4의 SIT) 동안 광 전하를 축적하게 하기 위한 제2 전송 제어신호(TG[N+2])를 출력할 수 있다.
즉, 제2 픽셀(R2)은 전송 트랜지스터(예컨대, 도 4의 TX)가 제2 전송 제어신 호(TG[N+2])에 응답하여 "t5"시점에서 턴 온되어 턴 오프되는 시점부터 다시 턴 온되는 시점(t9)까지와 상응하는 제2 시간(도 6의 SIT) 동안 광 전하를 축적한다.
축적된 광 전하는 "RD5" 시점에서 제2 픽셀(R2)의 플로팅 디퓨젼노드(예컨대, 도 2의 FD)로 전송되고, 제2 픽셀(R2)의 드라이브 트랜지스터(예컨대, DX)는 플로팅 디퓨젼 노드(FD)에 저장된 전하에 기초하여 제1 노드(예컨대, NA)를 상기 전원전압(VDD)으로 소스 팔로우한다.
선택 트랜지스터(SX)는 선택신호(SEL)에 응답하여 상기 제1 노드(NA)와 출력 노드(예컨대, ND1)의 전기적 경로를 형성함으로써 상기 출력 노드(ND1)의 전압을 제2 픽셀(R1)의 제2 픽셀 신호로서 출력할 수 있다.
로우 드라이버(18)가 디코딩된 제어 신호에 응답하여 동종 컬러의 픽셀신호를 출력하는 픽셀 쌍(예컨대, 제3 로우 라인(N+1)에 접속되어 녹색(green)의 픽셀신호를 출력하는 제3 픽셀(G11) 및 제4 로우 라인(N+3)에 접속되어 녹색(green)의 픽셀신호를 출력하는 제4 픽셀(G22)) 각각의 광 전하 축적시간을 달리하는 방법은 제1 픽셀(R1) 및 제2 픽셀(R2)를 통하여 상술한 방법과 동일하므로 이에 대한 상세한 설명은 생략한다.
로우 어드레스 디코더(16)는 제어부(14)에서 출력되는 로우 제어신호를 디코딩하고 디코딩된 로우 제어신호를 출력하며, 로우 드라이버(18)는 상기 로우 어드레스 디코더(16)에서 출력되는 디코딩된 로우 제어신호에 응답하여 픽셀 어레이(12)의 로우라인을 선택적으로 활성화시킨다.
컬럼 어드레스 디코더(19)는 제어부(14)에서 출력되는 컬럼 제어신호(예컨 대, 어드레스 신호)를 디코딩하고 디코딩된 컬럼 제어신호를 출력하며, 컬럼 드라이버(20)는 상기 컬럼 어드레스 디코더(19)에서 출력되는 디코딩된 컬럼 제어신호에 응답하여 픽셀 어레이(12)의 컬럼라인을 선택적으로 활성화시킨다.
샘플 앤 홀드블록(22)은 로우 드라이버(18) 및 컬럼 드라이버(20)에 의해서 선택된 픽셀에서 출력된 픽셀 신호를 샘플 앤 홀드할 수 있다. 예컨대, 상기 샘플 앤 홀드블록(22)은 픽셀 어레이(12)에 형성된 다수의 픽셀(R1 내지 Bi)들 로우 드라이버(18) 및 컬럼 드라이버(20)에 의해서 선택된 픽셀에서 출력되는 픽셀신호들(예컨대, 리셋 신호와 이미지 신호)을 각각 샘플 앤 홀드할 수 있다.
ADC(24)는 샘플 앤 홀드블록(22)에서 출력되는 픽셀신호들(예컨대, 리셋 신호와 이미지 신호)을 아날로그-디지털 변환하여 아날로그-디지털 변환된 픽셀 데이터를 출력할 수 있다. 이때, 상기 샘플 앤 홀드블록(22)와 상기 ADC(24)는 하나의 칩(chip)으로 구현될 수 있다.
ADC(24)는 샘플 앤 홀드블록(22)에서 출력되는 픽셀신호들(예컨대, 리셋 신호와 이미지 신호)을 상관 이중 샘플링(Correlated Double Sampling)하는 CDS 회로(미도시)를 더 포함할 수 있으며, 상기 ADC(24)는 상관 이중 샘플링된 신호와 램프 신호(미도시)를 비교하고 비교결과를 아날로그-디지털 변환된 픽셀 데이터로서 출력할 수 있다.
또한, ADC(24)는 아날로그-디지털 변환된 픽셀 데이터에 기초하여 대응되는 픽셀 데이터 간의 연산을 수행하고 연산결과를 서브-샘플링(sub-sampling)된 이미지의 픽셀 데이터로서 출력할 수 있다.
예컨대, ADC(24)는 제1 픽셀(R1)에서 출력된 제1 픽셀 신호 및 제2 픽셀(R2)에서 출력된 제2 픽셀 신호 각각을 아날로그-디지털 변환하여 제1 픽셀 데이터 및 제2 픽셀 데이터를 생성하고, 생성된 상기 제1 픽셀 데이터와 상기 제2 픽셀 데이터에 기초하여 연산을 수행하고 연산결과를 상기 제3 픽셀 데이터로서 출력할 수 있다.
이때, 제1 픽셀 데이터와 제2 픽셀 데이터의 연산은 상기 제1 픽셀 데이터와 상기 제2 픽셀 데이터의 합(sum), 평균(average), 또는 가중평균(weighted average) 등이 될 수 있다.
제1 픽셀 데이터는 제1 시간(LIT) 동안 광 전하를 축적한 제1 픽셀(R1)에서 출력된 제1 픽셀 신호에 의해서 발생된 픽셀 데이터이고, 제2 픽셀 데이터는 제2 시간(SIT) 동안 광 전하를 축적한 제2 픽셀(R2)에서 출력된 제1 픽셀 신호에 의해서 발생된 픽셀 데이터이다.
이때, 제1 시간(LIT)은 제2 시간(SIT) 보다 긴 시간일 수 있다.
도 3의 "F5"는 "F1"을 구성하는 픽셀들(예컨대, 제1 픽셀(R1) 내지 제16 픽셀(B4))의 픽셀 데이터 중에서 대응되는 픽셀 데이터가 서로 연산된 픽셀 데이터에 의해서 생성된 이미지 영역이다.
보다 상세하게는 서브-샘플링되기 전의 이미지(F1)를 구성하는 픽셀들(예컨대, 제1 픽셀(R1) 내지 제16 픽셀(B4)) 중에서 서로 대응되는 픽셀들은 서브-샘플링된 이미지를 구성하는 픽셀들(R12, G12, G21, 및 B12) 중에서 대응되는 픽셀에 서브-샘플링 또는 맵핑(mappimg)된다.
이때, 서브-샘플링 또는 맵핑되는 서로 대응되는 픽셀들 각각은 동종의 컬러(예컨대, 빨강(Red)를 갖는 픽셀들 일 수 있다.
예컨대, 제1 컬러(예컨대, 빨강(red))의 영상신호를 출력하는 제1 내지 제4 픽셀(R1, R2, R3, 및 R4)은 서브-샘플링된 이미지(F5)를 구성하는 픽셀(R12)에 서브-샘플링 또는 맵핑될 수 있다.
또한, 제2 컬러(예컨대, 녹색(green))의 영상신호를 출력하는 제5 내지 제8 픽셀(G1, G2, G3, 및 G4)은 서브-샘플링된 이미지(F5)를 구성하는 픽셀(G12)에 서브-샘플링 또는 맵핑 될 수 있다.
또한, 제3 컬러(예컨대, 파랑(blue))의 영상신호를 출력하는 제9 내지 제12 픽셀(B1, B2, B3, 및 B4)은 서브-샘플링된 이미지를 구성하는 픽셀(B12)에 서브-샘플링 또는 맵핑 될 수 있다.
즉, 본 발명의 실시 예에 따른 광전 변환장치(10)는 동종의 컬러(예컨대, 빨강(Red)를 갖는 픽셀들에 대한 연산을 수행하여 서브-샘플링된 이미지를 생성하는 경우, 연산되는 픽셀들 각각의 광 전하 축적시간을 다르게 함으로써 빛의 세기에 따른 광전 변환장치(10)의 출력 데이터의 범위(즉, 동적 범위(Dynamic Range))를 넓혀 상기 광전 변환장치(10)의 출력 이미지를 선명하게 하는 효과가 있다.
다시 도 1을 참조하면, ISP(26)는 ADC(24)에서 출력된 픽셀 데이터에 기초하여 디지털 영상처리를 수행할 수 있다.
또한, ISP(26)는 ADC(24)에서 출력된 픽셀 데이터에 기초하여 디지털 영상 처리를 수행하고 영상처리된 결과에 기초하여 연산이 수행되는 픽셀 쌍 중에서 대 응되는 픽셀 데이터에 부과될 가중치를 출력할 수 있다.
예컨대, ISP(26)는 ADC(24)에서 출력된 픽셀 데이터(즉, 제3 픽셀의 픽셀 데이터(이하, '제3 픽셀 데이터'라 한다.)와 소정의 기준 값을 비교하고 비교결과에 기초하여 제1 픽셀(R1) 또는 제2 픽셀(R2)로부터 발생되는 픽셀 데이터에 부과될 가중치를 결정할 수 있다.
여기서, 기준 값은 광전 변환장치(10)의 출력 이미지에 생성될 수 있는 역광을 검출하기 위한 값으로서 상기 기준 값은 픽셀 어레이(12)에 구현된 픽셀들(R1 내지 Bi)로부터 발생된 픽셀 데이터의 전체 평균값이 될 수 있다.
예컨대, 도 3의 제1 픽셀(R1)과 제2 픽셀(R2)이 제3 픽셀(R12)로 서브-샘플링된다고 가정하면, ISP(26)는 제3 픽셀(R12)의 픽셀 데이터(이하, '제3 픽셀 데이터'라 한다.)가 소정의 기준 값보다 작은 경우, 입사된 빛에 대해서 출력되는 이미지의 감도가 적다고 판단하고 제2 픽셀(R2)보다 긴 광 전하 축적 시간을 갖는 제1 픽셀(R1)에 의해서 발생되는 제1 픽셀 데이터에 가중치를 부과할 수 있다.
이때, ADC(24)는 제1 픽셀 데이터에 가중치를 부과하고 상기 가중치가 부과된 상기 제1 픽셀 데이터 및 상기 가중치가 부과되지 않은 제2 픽셀 데이터 사이의 연산을 수행하여 연산결과와 상응하는 제4 픽셀 데이터를 상기 제3 픽셀 데이터 대신에 출력할 수 있다.
이때, ISP(26)는 상기 제4 픽셀 데이터에 기초하여 디지털 영상처리를 수행할 수 있다.
또한, ISP(26)는 제3 픽셀 데이터가 소정의 기준 값보다 큰 경우, 입사된 빛에 대해서 출력되는 이미지의 감도가 크다고 판단하고 제1 픽셀(R1)보다 짧은 광 전하 축적 시간을 갖는 제2 픽셀(R2)에 의해서 발생되는 제2 픽셀 데이터에 가중치를 부과할 수 있다.
이때, ADC(24)는 제2 픽셀 데이터에 가중치를 부과하고 상기 가중치가 부과된 상기 제2 픽셀 데이터 및 상기 가중치가 부과되지 않은 제1 픽셀 데이터 사이의 연산을 수행하고 연산결과와 상응하는 제4 픽셀 데이터를 상기 제3 픽셀 데이터 대신에 출력하고, ISP(26)는 상기 제4 픽셀 데이터에 기초하여 디지털 영상처리를 수행할 수 있다.
또한, ISP(26)는 ADC(24)로부터 출력된 아날로그-디지털 변환된 픽셀 데이터에 기초하여 대응되는 픽셀 데이터 간의 연산을 수행하고 연산결과를 서브-샘플링된 이미지의 픽셀 데이터로서 출력할 수도 있다.
예컨대, ISP(26)는 제1 픽셀(R1)에서 출력된 제1 픽셀 신호가 아날로그-디지털 변환된 제1 픽셀 데이터 및 제2 픽셀(R2)에서 출력된 제2 픽셀 신호가 아날로그-디지털 변환된 제2 픽셀 데이터 간의 연산을 수행하고 연산결과를 서브-샘플링 이미지의 제3 픽셀 데이터로서 출력할 수 있다.
ISP(26)가 서브-샘플링된 이미지의 픽셀 데이터를 출력하는 과정은 앞에서 상세히 설명한 ADC(24)가 서브-샘플링된 이미지의 제3 픽셀 데이터를 출력하는 과정과 동일 또는 유사하므로 이에 대한 상세한 설명은 생략한다.
또한, ISP(26)는 서브-샘플링된 이미지의 픽셀 데이터에 기초하여 디지털 영상 처리를 수행하고 영상처리된 결과에 기초하여 연산이 수행되는 픽셀 쌍에서 출 력되는 픽셀 데이터 중에서 대응되는 픽셀 데이터에 부과될 가중치를 생성하고 생성된 가중치를 상기 픽셀 데이터에 부과하고 가중치가 부과된 픽셀 데이터에 기초하여 연산을 수행할 수 있다.
예컨대, ISP(26)는 제3 픽셀 데이터에 기초하여 제1 픽셀(R1)에 의해서 발생된 제1 픽셀 데이터 및 제2 픽셀(R2)에 의해서 발생된 제2 픽셀 데이터 중에서 적어도 어느 하나에 부과될 가중치를 생성하고 생성된 가중치를 상기 제1 픽셀 데이터 및 상기 제2 픽셀 데이터 중에서 적어도 어느 하나에 부과할 수 있다.
ISP(26)는 가중치가 부과된 상기 제1 픽셀 데이터 및 상기 제2 픽셀 데이터 중에서 적어도 어느 하나에 기초하여 연산을 수행하고 연산결과에 상응하는 제4 픽셀 데이터를 제3 픽셀 데이터 대신에 출력하고, 상기 제4 픽셀 데이터에 기초하여 디지털 영상처리를 수행할 수 있다.
즉, ISP(26)는 상기에서 설명한 바와 같이 가중치를 생성하고 생성된 가중치를 ADC(24)로부터 출력된 아날로그-디지털 변환된 픽셀 데이터에 직접 부과하여 서브-샘플링된 이미지의 픽셀 데이터를 생성할 수도 있다.
시리얼라이저(28)는 ISP(26)에 의해서 영상처리된 데이터들을 시리얼라이즈하고 시리얼라이즈된 데이터를 출력할 수 있다.
도 5는 도 1의 광전 변환장치에서 서브-샘플링된 이미지를 생성하는 과정을 설명하기 위한 도면이고, 도 6은 도 1의 픽셀 어레이에 입력되는 전송 제어신호들의 타이밍도이다. 도 1, 도 5, 및 도 6을 참조하면, 도 5의 픽셀 어레이(12')는 도 3의 픽셀 어레이(12)와는 달리 컬러 필터(color filter)를 포함하지 않는다.
즉, 광전 변환장치(10)는 도 3의 픽셀 어레이(12) 대신에 도 5의 픽셀 어레이(12')를 포함하는 경우 흑백 영상을 출력한다.
이때, 제어부(14)는 픽셀 어레이(12')에 구현된 다수의 로우(row) 라인들(도 5의 N' 내지 N+n') 중에서 서로 다른 로우 라인에 접속되는 픽셀들 각각의 광 전하 축적시간이 다르게 되도록 제어할 수 있다.
예컨대, 제어부(14)는 픽셀 어레이(12')에 구현된 다수의 로우(row) 라인들(N 내지 N+n') 중에서 제1 로우 라인(N')에 접속되는 제1 그룹 픽셀들(예컨대, P1, P2, P3, P4, ..., Pn1)의 광 전하 축적시간과 상기 제1 그룹 픽셀들(P1, P2, P3, P4, ..., Pn1) 각각과 대응되는 제2 로우 라인(N+1')에 접속되는 제2 그룹 픽셀들(예컨대, P5, P6, P7, P8, ..., Pn2) 각각의 광 전하 축적시간이 서로 다르게 되도록 제어할 수 있다.
이를 위하여 제어부(14)는 서로 다른 로우 라인에 접속되는 픽셀들 각각의 광 전하 축적시간이 다르도록 하는 제어신호를 로우 드라이버(18)에 전송할 수 있다.
이때, 로우 드라이버(18)는 상기 제어신호에 응답하여 제1 로우 라인(N')에 접속되는 제1 그룹 픽셀들(P1, P2, P3, P4, ..., Pn1)의 광 전하 축적시간과 상기 제1 그룹 픽셀들(P1, P2, P3, P4, ..., Pn1) 각각과 대응되는 제2 로우 라인(N+1')에 접속되는 제2 그룹 픽셀들(P5, P6, P7, P8, ..., Pn2) 각각의 광 전하 축적시간이 서로 다르게 되도록 제어하는 전송 제어신호들(예컨대, 도 6의 TG[N]' 및 TG[N+1]')을 출력할 수 있다.
예컨대, 로우 드라이버(18)는 제어부(14)로부터 출력되는 제어 신호에 응답하여 픽셀 어레이(12)의 제1 픽셀(예컨대, P1)이 제1 시간(도 6의 LIT') 동안 광 전하를 축적하게 하기 위한 제1 전송 제어신호(TG[N]')를 출력할 수 있다.
즉, 제1 픽셀(P1)은 전송 트랜지스터(예컨대, 도 2의 TX)가 제1 전송 제어신호(TG[N]')에 응답하여 "t1'"시점에서 턴 온되어 턴 오프되는 시점부터 다시 턴 온되는 시점(t7')까지와 상응하는 제1 시간(LIT') 동안 광 전하를 축적한다.
축적된 광 전하는 "RD1'" 시점에서 제1 픽셀(P1)의 플로팅 디퓨젼노드(예컨대, 도 2의 FD)로 전송되고, 제1 픽셀(P1)의 드라이브 트랜지스터(예컨대, DX)는 플로팅 디퓨젼 노드(FD)에 저장된 전하에 기초하여 제1 노드(예컨대, NA)를 상기 전원전압(VDD)으로 소스 팔로우한다.
선택 트랜지스터(SX)는 선택신호(SEL)에 응답하여 상기 제1 노드(NA)와 출력 노드(예컨대, ND1)의 전기적 경로를 형성함으로써 상기 출력 노드(ND1)의 전압을 제1 픽셀(P1)의 제1 픽셀 신호로서 출력할 수 있다.
또한, 로우 드라이버(18)는 제어부(14)로부터 출력되는 제어 신호에 응답하여 픽셀 어레이(12)의 제2 픽셀(예컨대, P5)이 제2 시간(도 6의 SIT') 동안 광 전하를 축적하게 하기 위한 제2 전송 제어신호(TG[N+1]')를 출력할 수 있다.
즉, 제2 픽셀(P5)은 전송 트랜지스터(예컨대, 도 2의 TX)가 제2 전송 제어신호(TG[N+1]')에 응답하여 "t5'"시점에서 턴 온되어 턴 오프되는 시점부터 다시 턴 온되는 시점(t9')까지와 상응하는 제2 시간(SIT') 동안 광 전하를 축적한다.
축적된 광 전하는 "RD5'" 시점에서 제2 픽셀(P5)의 플로팅 디퓨젼노드(예컨 대, 도 2의 FD)로 전송되고, 제2 픽셀(P5)의 드라이브 트랜지스터(예컨대, DX)는 플로팅 디퓨젼 노드(FD)에 저장된 전하에 기초하여 제1 노드(예컨대, NA)를 상기 전원전압(VDD)으로 소스 팔로우한다.
선택 트랜지스터(SX)는 선택신호(SEL)에 응답하여 상기 제1 노드(NA)와 출력 노드(예컨대, ND1)의 전기적 경로를 형성함으로써 상기 출력 노드(ND1)의 전압을 제2 픽셀(P5)의 제2 픽셀 신호로서 출력할 수 있다.
ADC(24)는 픽셀 어레이(12)에서 출력된 제1 픽셀 신호 및 제2 픽셀 신호 각각을 아날로그-디지털변환하고 아날로그-디지털 변환된 제1 픽셀 데이터 및 제2 픽셀 데이터를 출력할 수 있다.
ADC(24)와 ISP(26) 중에서 어느 하나는 도 1 내지 도 4를 통하여 상세히 설명한 바와 같이 제1 픽셀(P1)과 제2 픽셀(P5)에 대하여 연산을 수행하고 연산결과에 상응하는 픽셀 데이터(예컨대, P11)을 출력할 수 있다.
또한, ISP(26)는 도 1 내지 도 4를 통하여 상세히 설명한 바와 같이 서브-샘플링된 이미지의 픽셀 데이터에 기초하여 디지털 영상 처리를 수행하고 영상처리된 결과에 기초하여 연산이 수행되는 픽셀 쌍에서 출력되는 픽셀 데이터 중에서 대응되는 픽셀 데이터에 부과될 가중치를 생성하고 생성된 가중치를 상기 픽셀 데이터에 부과하고 가중치가 부과된 픽셀 데이터에 기초하여 서브-샘플링을 수행할 수 있다.
제1 시간(LIT')은 제2 시간(SIT') 보다 긴 시간으로서, 서브-샘플링된 이미지의 픽셀 데이터(예컨대, P11)는 제1 시간(LIT') 동안 광 전하를 축적하여 빛의 강도가 낮은 경우에 높은 출력 특성을 갖는 제1 픽셀 데이터와 제2 시간(SIT') 동안 광 전하를 축적하여 빛의 강도가 높은 경우에 높은 출력 특성을 갖는 제2 픽셀 데이터를 연산한 결과에 상응하는 픽셀 데이터이다.
예컨대, 도 5의 "F11"는 서브-샘플링된 제3 픽셀 데이터에 기초하여 생성된 이미지 영역으로서 서브-샘플링되기 전의 제1 이미지(F7)를 구성하는 픽셀들(P1, P2, P5, 및 P6)과 제2 이미지(F9)를 구성하는 픽셀들(P9, P10, P13, 및 P14) 각각은 서브-샘플링된 이미지(F11)를 구성하는 픽셀들(P11, P12, P21, 및 P22) 중에서 대응되는 픽셀에 서브-샘플링 또는 맵핑(mappimg)된다.
보다 상세하게는 제1 픽셀(P1)과 제2 픽셀(P5)은 서브-샘플링된 이미지를 구성하는 제3 픽셀(P11)에 서브-샘플링 또는 맵핑(mappimg)될 수 있다.
즉, 본 발명의 실시 예에 따른 광전 변환장치(10)는 픽셀들을 서브-샘플링하는 경우, 서브-샘플링되는 픽셀들 각각의 광 전하 축적시간을 다르게 함으로써 광전 변환장치(10)의 빛의 세기에 따른 출력 데이터의 범위(즉, 동적 범위(Dynamic Range))를 넓혀 출력 이미지를 선명하게 하는 효과가 있다.
도 7은 도 1의 광전 변환장치가 픽셀신호들을 서브-샘플링하는 과정을 설명하기 위한 도면이다. 도 1과 도 7을 참조하면, 광전 변환장치(10)는 서브-샘플링된 이미지 생성을 위해서 픽셀 어레이(12)의 다수의 픽셀들 각각의 광전하 축적시간을 로우(row)라인 단위로 달리할 수 있다.
예컨대, 제1 로우라인(Nth row) 및 제2 로우라인(N+1strow)의 광전하 축적시 간은 제1 시간(LIT)으로 설정되고, 제3 로우라인(N+22 nd row) 및 제4 로우라인(N+3ndrow)의 광전하 축적시간은 상기 제1 시간(LIT) 보다 짧은 제2 시간(SIT)로 설정할 수 있다.
여기서, 픽셀 어레이(12)를 구성하는 다수의 픽셀들은 베이어 패턴(Bayer pattern)을 갖는다.
광전 변환장치(10)는 "Sub-sampling #1"과 같이 제1 시간(LIT) 동안 광전하 축적시간을 갖는 제1 로우라인(Nth row)에 접속되는 제1 픽셀(G1)의 픽셀신호와 상기 제1 시간(LIT)보다 짧은 제2 시간(SIT) 동안 광전하 축적시간을 갖는 제3 로우라인(N+2nd row)에 접속되는 제2 픽셀(G2)의 픽셀신호를 샘플링하여 연산(예컨대, 평균) 함으로써 연산결과를 서브-샘플링된 이미지의 픽셀신호로서 출력할 수 있다.
여기서, 제1 픽셀(G1)와 제2 픽셀(G2)은 동종의 컬러(예컨대, 녹색(green))의 픽셀신호를 출력한다.
마찬가지로, 광전 변환장치(10)는 "Sub-sampling #2"와 "Sub-sampling #3"과 같이 각각이 서로 다른 광전하 축적 시간을 갖는 픽셀들의 픽셀 신호를 출력하고 연산하여 서브-샘플링된 이미지의 픽셀신호로서 출력할 수 있다.
도 8은 도 1의 광전 변환장치가 픽셀신호들을 서브-샘플링하는 과정을 설명하기 위한 도면이다. 도 1과 도 8을 참조하면, 광전 변환장치(10)는 서브-샘플링된 이미지 생성을 위해서 픽셀 어레이(12)의 다수의 픽셀들 각각의 광전하 축적시간을 로우(row)라인 단위로 달리할 수 있다. 예컨대, 광전 변환장치(10)는 로우 라인 단위로 번갈아(교호적으로) 광전하 축적시간을 달리할 수 있다.
여기서, 픽셀 어레이(12)를 구성하는 다수의 픽셀들은 스트라이프 패턴(Stripe pattern)을 갖는다.
광전 변환장치(10)는 "Sub-sampling #1"과 같이 제1 시간(LIT) 동안 광전하 축적시간을 갖는 제1 로우라인(Nth row)에 접속되는 제1 픽셀(R1)의 픽셀신호와 상기 제1 시간(LIT)보다 짧은 제2 시간(SIT) 동안 광전하 축적시간을 갖는 제2 로우라인(N+1th row)에 접속되는 제2 픽셀(R2)의 픽셀신호를 샘플링하여 연산(예컨대, 평균)함으로써 연산결과를 서브-샘플링된 이미지의 픽셀신호로서 출력할 수 있다.
여기서, 제1 픽셀(R1)와 제2 픽셀(R2)은 동종의 컬러(예컨대, 빨강(red))의 픽셀신호를 출력한다.
마찬가지로, 광전 변환장치(10)는 "Sub-sampling #2"와 "Sub-sampling #3"과 같이 각각이 서로 다른 광전하 축적 시간을 갖는 픽셀들의 픽셀 신호를 출력하고 연산하여 서브-샘플링된 이미지의 픽셀신호로서 출력할 수 있다.
도 9는 도 1의 광전 변환장치가 픽셀신호들을 서브-샘플링하는 과정을 설명하기 위한 도면이다. 도 1과 도 9를 참조하면, 광전 변환장치(10)는 서브-샘플링된 이미지 생성을 위해서 픽셀 어레이(12)의 다수의 픽셀들 각각의 광전하 축적시간을 3개의 로우(row)라인 단위로 달리할 수 있다.
여기서, 픽셀 어레이(12)를 구성하는 다수의 픽셀들은 스트라이프 패 턴(Stripe pattern)을 갖는다.
예컨대, 광전 변환장치(10)는 제1 내지 제3 로우라인(Nth row 내지 N+2nd row)에 접속되는 픽셀들의 광전하 축적시간을 제1 시간(LIT)로 하고, 제4 내지 제6 로우라인(N+3th row 내지 N+5th row)에 접속되는 픽셀들의 광전하 축적시간을 상기 제1 시간(LIT) 보다 짧은 제2 시간(SIT)으로 할 수 있다.
광전 변환장치(10)는 "Sub-sampling #1"과 같이 제1 시간(LIT) 동안 광전하 축적시간을 갖는 제1 로우라인(Nth row)에 접속되는 제1 픽셀(R1)의 픽셀신호와 상기 제1 시간(LIT)보다 짧은 제2 시간(SIT) 동안 광전하 축적시간을 갖는 제4 로우라인(N+3th row)에 접속되는 제2 픽셀(R4)의 픽셀신호를 샘플링하여 연산(예컨대, 평균)함으로써 연산결과를 서브-샘플링된 이미지의 픽셀신호로서 출력할 수 있다.
여기서, 제1 픽셀(R1)와 제2 픽셀(R4)은 동종의 컬러(예컨대, 빨강(red))의 픽셀신호를 출력한다.
마찬가지로, 광전 변환장치(10)는 "Sub-sampling #2"와 "Sub-sampling #3"과 같이 각각이 서로 다른 광전하 축적 시간을 갖는 픽셀들의 픽셀 신호를 출력하고 연산하여 서브-샘플링된 이미지의 픽셀신호로서 출력할 수 있다.
도 10은 도 1의 광전 변환장치가 픽셀신호들을 서브-샘플링하는 과정을 설명하기 위한 도면이다. 도 1과 도 10을 참조하면, 광전 변환장치(10)는 서브-샘플링된 이미지 생성을 위해서 픽셀 어레이(12)의 다수의 픽셀들 각각의 광전하 축적시 간을 로우(row)라인 별로 달리한다.
예컨대, 광전 변환장치(10)는 제1 및 제2 로우라인(Nth row 및 N+1st row)에 접속되는 픽셀들의 광전하 축적시간을 제1 시간(LIT)로 하고, 제3 및 제4 로우라인(N+2nd row 및 N+3rd row)에 접속되는 픽셀들의 광전하 축적시간을 제2 시간(MIT)로 하고, 제5 및 제6 로우라인(N+4th row 내지 N+5th row)에 접속되는 픽셀들의 광전하 축적시간을 제3 시간(SIT)으로 할 수 있다.
여기서, 제1 시간(LIT), 제2 시간(MIT), 및 제3 시간(SIT)의 크기는 "제1 시간(LIT) > 제2 시간(MIT) > 제3 시간(SIT)"와 상응할 수 있다.
광전 변환장치(10)는 "Sub-sampling #1"과 같이 제1 시간(LIT) 동안 광전하 축적시간을 갖는 제1 로우라인(Nth row)에 접속되는 제1 픽셀(G1)의 픽셀신호, 제2 시간(MIT) 동안 광전하 축적시간을 갖는 제3 로우라인(N+2nd)에 접속되는 제2 픽셀(G4), 및 제3 시간(LIT) 동안 광전하 축적시간을 갖는 제5 로우라인(N+4th)에 접속되는 제3 픽셀(G3)의 픽셀신호를 샘플링하여 연산(예컨대, 평균)함으로써 연산결과를 서브-샘플링된 이미지의 픽셀신호로서 출력할 수 있다.
여기서, 제1 픽셀(G1), 제2 픽셀(G2), 및 제3 픽셀(G3)는 동종의 컬러(예컨대, 빨강(red))의 픽셀신호를 출력한다.
마찬가지로, 광전 변환장치(10)는 "Sub-sampling #2"와 "Sub-sampling #3"과 같이 각각이 서로 다른 광전하 축적 시간을 갖는 픽셀들의 픽셀 신호를 출력하고 연산하여 서브-샘플링된 이미지의 픽셀신호로서 출력할 수 있다.
도 11은 도 1의 광전 변환장치가 픽셀신호들을 서브-샘플링하는 과정을 설명하기 위한 도면이다. 도 1과 도 11을 참조하면, 광전 변환장치(10)는 서브-샘플링된 이미지 생성을 위해서 픽셀 어레이(12)의 다수의 픽셀들 각각의 광전하 축적시간을 각 픽셀별로 달리할 수 있다.
예컨대, 광전 변환장치(10)는 다수의 픽셀들 중에서 대응되는 픽셀들(예컨대, 제1 픽셀(R1), 제2 픽셀(R2), 및 제3 픽셀(R3)) 각각의 광전하 축적시간을 달리할 수 있다.
여기서, 대응되는 픽셀들 각각은 동종의 컬러 픽셀신호들을 출력하고, 제1 픽셀(R1), 제2 픽셀(R2), 및 제3 픽셀(R3) 각각의 광전하 축적시간을 제1 시간(LIT), 제2 시간(MIT), 및 제3 시간(SIT)으로 할 수 있다.
여기서, 제1 시간(LIT), 제2 시간(MIT), 및 제3 시간(SIT)의 크기는 "제1 시간(LIT) > 제2 시간(MIT) > 제3 시간(SIT)"와 상응할 수 있다.
광전 변환장치(10)는 "Sub-sampling #1"과 같이 제1 시간(LIT) 동안 광전하 축적시간을 갖는 제1 픽셀(R1)의 픽셀신호, 제2 시간(MIT) 동안 광전하 축적시간을 갖는 제2 픽셀(R2)의 픽셀신호, 및 제3 시간(LIT) 동안 광전하 축적시간을 갖는 제3 픽셀(R3)의 픽셀신호를 샘플링하여 연산(예컨대, 평균)함으로써 연산결과를 서브-샘플링된 이미지의 픽셀신호로서 출력할 수 있다.
마찬가지로, 광전 변환장치(10)는 "Sub-sampling #2"와 "Sub-sampling #3"과 같이 각각이 서로 다른 광전하 축적 시간을 갖는 픽셀들의 픽셀 신호를 출력하고 연산하여 서브-샘플링된 이미지의 픽셀신호로서 출력할 수 있다.
도 12는 도 1의 광전 변환장치가 픽셀신호들을 서브-샘플링하는 과정을 설명하기 위한 도면이다. 도 1과 도 12를 참조하면, 광전 변환장치(10)는 서브-샘플링된 이미지 생성을 위해서 픽셀 어레이(12)의 다수의 픽셀들 각각의 광전하 축적시간을 각 픽셀별로 달리할 수 있다.
예컨대, 광전 변환장치(10)는 다수의 픽셀들 중에서 대응되는 픽셀들(예컨대, 제1 픽셀(R1), 제2 픽셀(R8), 및 제3 픽셀(R2)) 각각의 광전하 축적시간을 달리할 수 있다.
여기서, 대응되는 픽셀들 각각은 동종의 컬러 픽셀신호들을 출력하고, 광전 변환장치(10)는 제1 픽셀(R1), 제2 픽셀(R8), 및 제3 픽셀(R2) 각각의 광전하 축적시간을 제1 시간(LIT), 제2 시간(MIT), 및 제3 시간(SIT)으로 할 수 있다.
여기서, 제1 시간(LIT), 제2 시간(MIT), 및 제3 시간(SIT)의 크기는 "제1 시간(LIT) > 제2 시간(MIT) > 제3 시간(SIT)"와 상응할 수 있다.
광전 변환장치(10)는 "Sub-sampling #1"과 같이 제1 시간(LIT) 동안 광전하 축적시간을 갖는 제1 픽셀(R1)의 픽셀신호, 제2 시간(MIT) 동안 광전하 축적시간을 갖는 제2 픽셀(R8)의 픽셀신호, 및 제3 시간(LIT) 동안 광전하 축적시간을 갖는 제3 픽셀(R2)의 픽셀신호를 샘플링하여 연산(예컨대, 평균)함으로써 연산결과를 서브-샘플링된 이미지의 픽셀신호로서 출력할 수 있다.
마찬가지로, 광전 변환장치(10)는 "Sub-sampling #2"와 "Sub-sampling #3"과 같이 각각이 서로 다른 광전하 축적 시간을 갖는 픽셀들의 픽셀 신호를 출력하고 연산하여 서브-샘플링된 이미지의 픽셀신호로서 출력할 수 있다.
도 13은 도 1의 광전 변환장치가 픽셀신호들을 서브-샘플링하는 과정을 설명하기 위한 도면이다. 도 1과 도 13을 참조하면, 광전 변환장치(10)는 서브-샘플링된 이미지 생성을 위해서 픽셀 어레이(12)의 다수의 픽셀들 각각의 광전하 축적시간을 각 픽셀별로 달리할 수 있다.
예컨대, 광전 변환장치(10)는 다수의 픽셀들 중에서 대응되는 픽셀들(예컨대, 제1 픽셀(R1), 제2 픽셀(R13), 및 제3 픽셀(R7)) 각각의 광전하 축적시간을 달리할 수 있다.
여기서, 대응되는 픽셀들 각각은 동종의 컬러 픽셀신호들을 출력하고, 광전 변환장치(10)는 제1 픽셀(R1), 제2 픽셀(R13), 및 제3 픽셀(R7) 각각의 광전하 축적시간을 제1 시간(LIT), 제2 시간(MIT), 및 제3 시간(SIT)으로 할 수 있다.
여기서, 제1 시간(LIT), 제2 시간(MIT), 및 제3 시간(SIT)의 크기는 "제1 시간(LIT) > 제2 시간(MIT) > 제3 시간(SIT)"와 상응할 수 있다.
광전 변환장치(10)는 "Sub-sampling #1"과 같이 제1 시간(LIT) 동안 광전하 축적시간을 갖는 제1 픽셀(R1)의 픽셀신호, 제2 시간(MIT) 동안 광전하 축적시간을 갖는 제2 픽셀(R13)의 픽셀신호, 및 제3 시간(LIT) 동안 광전하 축적시간을 갖는 제3 픽셀(R7)의 픽셀신호를 샘플링하여 연산(예컨대, 평균)함으로써 연산결과를 서브-샘플링된 이미지의 픽셀신호로서 출력할 수 있다.
마찬가지로, 광전 변환장치(10)는 "Sub-sampling #2"와 "Sub-sampling #3"과 같이 각각이 서로 다른 광전하 축적 시간을 갖는 픽셀들의 픽셀 신호를 출력하고 연산하여 서브-샘플링된 이미지의 픽셀신호로서 출력할 수 있다.
도 14는 도 1의 광전 변환장치가 픽셀신호들을 서브-샘플링하는 과정을 설명하기 위한 도면이다. 도 1과 도 14를 참조하면, 광전 변환장치(10)는 서브-샘플링된 이미지 생성을 위해서 픽셀 어레이(12)의 다수의 픽셀들 각각의 광전하 축적시간을 각 픽셀별로 달리할 수 있다.
예컨대, 광전 변환장치(10)는 픽셀별(도 14의 (e), 로우 라인별(도 14의 (b) 및 (d)), 또는 컬럼라인 별(도 14의 (a), (c), (f), 및 (g))로 광전하 축적시간을 달리하여 서로 다른 광전하 축적시간을 갖는 픽셀들의 픽셀 신호를 출력하고 연산하여 서브-샘플링된 이미지의 픽셀신호로서 출력할 수 있다.
도 15는 본 발명의 실시 예에 따른 공유픽셀구조를 갖는 광전변환장치의 단위블럭의 회로도를 나타내고, 도 16은 하나의 픽셀(이하, '단위블록'이라 한다.)이 여러 개의 서브 픽셀을 포함하는 경우의 예시이다.
도 15 및 도 16을 참조하면, 광전변환장치(10)의 픽셀 어레이(12)는 단위 블록(11)을 다수 개 포함할 수 있다.
단위 블록(11)은 적어도 두 개의 서브-픽셀들(예컨대, 제1 내지 제4 서브-픽셀 (R1 내지 R4)), 플로팅 디퓨젼 노드(FD1, floating diffusion node), 리셋 트랜지스터(RX1), 드라이브 트랜지스터(또는, 소스 팔로우 트랜지스터, DX1), 및 선택 트랜지스터(SX1)를 포함할 수 있다.
제1 서브-픽셀(R1)은 제1 포토 다이오드(PD1)와 제1 전송 트랜지스터(TX1)를 포함할 수 있으며, 상기 제1 포토 다이오드(PD1)는 발광체에서 발생 된 빛 에너지를 수신하여 광 전하를 생성하고 축적할 수 있다.
제1 전송 트랜지스터(TX1)는 게이트로 입력되는 제1 전송 제어신호(TG1)에 응답하여 제1 포토 다이오드(PD1)에 의해서 상기 축적된 전하(또는 광전류)를 플로팅 디퓨젼 노드(FD1)로 전송할 수 있다.
제2 서브-픽셀(R2)은 제2 포토 다이오드(PD3)와 제2 전송 트랜지스터(TX3)를 포함할 수 있으며, 상기 제2 포토 다이오드(PD3)는 발광체에서 발생 된 빛 에너지를 수신하여 광 전하를 생성하고 축적한다.
제2 전송 트랜지스터(TX3)는 게이트로 입력되는 제2 전송 제어신호(TG3)에 응답하여 제2 포토 다이오드(PD3)에 의해서 상기 축적된 전하(또는 광전류)를 플로팅 디퓨젼 노드(FD1)로 전송할 수 있다.
제3 서브-픽셀(R3)은 제3 포토 다이오드(PD5)와 제3 전송 트랜지스터(TX5)를 포함할 수 있으며, 상기 제3 포토 다이오드(PD5)는 발광체에서 발생 된 빛 에너지를 수신하여 광 전하를 생성하고 축적한다.
제3 전송 트랜지스터(TX5)는 게이트로 입력되는 제3 전송 제어신호(TG5)에 응답하여 제3 포토 다이오드(PD5)에 의해서 상기 축적된 전하(또는 광전류)를 플로팅 디퓨젼 노드(FD1)로 전송할 수 있다.
제4 서브-픽셀(R4)은 제4 포토 다이오드(PD7)와 제4 전송 트랜지스터(TX7)를 포함할 수 있으며, 상기 제4 포토 다이오드(PD7)는 발광체에서 발생 된 빛 에너지를 수신하여 광 전하를 생성하고 축적한다.
제4 전송 트랜지스터(TX7)는 게이트로 입력되는 제4 전송 제어신호(TG7)에 응답하여 제4 포토 다이오드(PD7)에 의해서 상기 축적된 전하(또는 광전류)를 플로팅 디퓨젼 노드(FD1)로 전송할 수 있다.
제어부(14)는 제1 모드(또는, 노멀(nomal) 모드)에서 제1 내지 제4 서브-픽셀(R1 내지 R4)) 각각의 광전하 축적시간을 동일하게 제어할 수 있다.
또한, 제어부(14)는 제2 모드(또는, WDR(wide dynamic range)모드)에서 제1 내지 제4 서브-픽셀(R1 내지 R4)) 각각의 광전하 축적시간이 서로 달라지도록 제어할 수 있다.
보다 상세하게는, 제어부(14)는 제2 모드에서 제1 내지 4 전송 트랜지스터(TX1 내지 TX7)에 입력되는 제1 내지 제4 전송 제어신호(TX1 내지 TX7)를 서로 다르게 활성화 시킴으로써 제1 내지 제4 서브-픽셀(R1 내지 R4)) 각각의 광전하 축적시간이 서로 달라지도록 제어할 수 있다.
예컨대, 도 16과 같이 제어부(14)는 단위 블록(11) 내에서 제1 서브-픽셀(R1)의 광전하 축적시간을 제1 시간(IT_1), 제2 서브-픽셀(R2)의 광전하 축적시간을 제2 시간(IT_2), 제3 서브-픽셀(R3)의 광전하 축적시간을 제3 시간(IT_3), 및 제4 서브-픽셀(R4)의 광전하 축적시간을 제4 시간(IT_4)으로 할 수 있다.
이때, 제1 시간(IT_1), 제2 시간(IT_2), 제3 시간(IT_3), 및 제4 시간(IT_4) 각각은 서로 같을 수도 있고 다를 수도 있다.
상기와 같은 서브-픽셀들(R1 내지 R4)의 광전하 축적 스킴에 기초하여 광전 변환장치(10)는 제1 내지 제4 서브-픽셀(R1 내지 R4)로부터 발생되어 플로팅 디퓨 젼(FD1)에 축적된 전하와 상응하는 픽셀신호를 이미지의 픽셀신호로서 출력할 수 있다.
플로팅 디퓨젼(FD1)은 플로팅 확산 영역(Floating diffusion region)으로 형성되며 제1 내지 제4 전송 트랜지스터(TX1 내지 TX7)를 통하여 제1 내지 제4 포토 다이오드(PD1 내지 PD7)로부터 생성된 광 전하를 수신하고 저장한다.
리셋 트랜지스터(RX1)는 전원전압(VDD)과 플로팅 디퓨젼 노드(FD1) 사이에 접속되고 리셋 신호(RST)에 응답하여 상기 플로팅 디퓨젼 노드(FD1)를 상기 전원전압(VDD)으로 리셋시킨다.
드라이브 트랜지스터(DX1)는 전원전압(VDD)과 제1 노드(NA1) 사이에 접속되며, 플로팅 디퓨젼 노드(FD1)에 저장된 전하에 기초하여 상기 제1 노드(NA1)를 상기 전원전압(VDD)으로 소스 팔로우한다.
선택 트랜지스터(SX1)는 상기 제1 노드(NA1)와 출력 노드(ND3)에 접속되며 선택신호(SEL1)에 응답하여 상기 제1 노드(NA1)와 출력 노드(ND3)의 전기적 경로를 형성한다.
즉, 출력 노드(ND3) 통하여 출력되는 픽셀신호는 이미지의 픽셀신호로서 제2 모드에서 각각이 서로 다른 광전하 축적시간을 갖는 제1 내지 제4 서브-픽셀(R1 내지 R4)로부터 발생되어 플로팅 디퓨젼(FD1)에 축적된 전하와 상응하는 픽셀신호일 수 있다.
도 17은 본 발명의 실시 예에 따른 광전 변환장치의 출력 이미지를 나타내고, 도 18는 본 발명의 실시 예에 따른 광전 변환장치에 입사되는 빛의 세기에 따른 출력 영상의 데이터 값을 나타내는 그래프이다. 도 1, 도 17, 및 도 18을 참조하면, 광전 변환장치(10)는 픽셀 어레이(12)를 구성하는 픽셀들의 광 전하 축적 시간이 긴 경우(도 17의 (a)), 빛의 강도가 높은 영역보다 빛의 강도가 비교적 낮은 영역을 선명하게 출력할 수 있다.
즉, 픽셀들의 광 전하를 축적하는 시간이 긴 경우(도 17의 (a)), 광전 변환장치(10)의 동적 범위(dynamic range)는 "A" 구간과 상응한다. 이 경우, 상기 광전 변환장치(10)의 출력코드(output code)는 빛의 세기가 "N1"이 되는 지점까지 빛의 세기에 비례하고 그 이후는 포화(satuation)되는 출력특성(L1)을 갖는다.
또한, 광전 변환장치(10)는 픽셀 어레이(12)를 구성하는 픽셀들의 광 전하 축적 시간이 짧은 경우(도 17의 (b)), 빛의 강도가 낮은 영역보다 빛의 강도가 비교적 높은 영역을 선명하게 출력할 수 있다.
즉, 픽셀들의 광 전하를 축적하는 짧을 경우(도 17의 (b)), 광전 변환장치(10)의 동적 범위는 "B" 구간과 상응한다. 이 경우, 상기 광전 변환장치(10)의 출력코드(output code)는 빛의 세기가 "N2"가 되는 지점까지 빛의 세기에 비례하는 출력특성(S1)을 갖는다.
도 17의 (c)는 도 17의 (a)와 도 17의 (b)의 이미지를 합성한 이미지로서 도 17의 (c)는 광전 변환장치(10)의 동적 범위는 "B" 구간과 상응한다. 이 경우 광전 변환장치(10)의 출력코드(output code)는 빛의 세기가 "N1"및 "N2"가 되는 지점까지 각각 빛의 세기에 다른 비율로 비례하는 출력특성(M1)을 갖는다.
즉, 광전 변환장치(10)는 빛의 세기에 따라 집적되는 광 전하를 달리하는 두 이미지를 합성하여 피사체로부터 발생되는 역광을 보정하여 넓은 동적 범위(WDR, Wide Dynamic Range,B)를 갖는 출력특성(M1)을 갖는 이미지를 출력하여 보다 선명한 이미지를 얻을 수 있도록 할 수 있다.
한편, 광전 변환장치(10)는 서브-샘플링되는 픽셀들 각각의 광 전하 축적시간을 다르게 함으로써 빛의 세기에 따른 광전 변환장치의 출력 데이터의 범위를 넓힐 수 있다.
이 경우, 광전 변환장치(10)의 출력특성은 "M3"와 상응할 수 있으며, "AR" 존에서 비교되는 바와 같이 광전 변환장치(10)는 빛의 세기가 "N1"인 경우 "M3"는 "M1" 보다 높은 출력특성을 갖는바 광전 변환장치(10)의 이미지는 보다 선명할 수 있다.
도 19는 본 발명의 실시 예에 따른 광 전하 축적에 따른 광전 변환장치의 출력 영상이고, 도 20은 본 발명의 실시 예에 따른 광전 변환장치의 서브-샘플링된 출력 영상이다. 도 1, 도 5, 도 19, 및 도 20을 참조하면, 도 19와 도 20의 각각의 영상은 컬러 필터(color filter)를 포함하지 않는 픽셀 어레이(12')를 포함하는 광전 변환장치(10)의 출력 영상이다.
도 19의 "L3"와 "L5"의 이미지 확대 영역에서 서로 다른 명암을 갖는 다수의 라인들을 보면 알 수 있듯이 광전 변환장치(10)는 픽셀 어레이(12')를 구성하는 로우 라인들 중에서 인접하는 로우 라인들 각각에 접속되는 픽셀들 각각의 광 전하 축적시간을 달리한다.
도 20의 "L9"와 "L11"은 각각 도 9의 "L3"와 "L5"를 서브-샘플링한 이미지이다. 즉, 광전 변환장치(10)는 로우 라인별로 서로 다른 광 전하 축적시간을 갖는 픽셀신호들 간의 연산을 수행하고 연산결과와 상응하는 픽셀 데이터에 기초하여 도 20과 같은 선명한 영상(L7)을 생성할 수 있다.
따라서, 본 발명의 실시 예에 따른 광전 변환장치(10)는 서브-샘플링 수행시 서브-샘플링되는 픽셀들 각각의 광 전하 축적시간을 다르게 함으로써 광전 변환장치(10)의 빛의 세기에 따른 출력 데이터의 범위(즉, 동적 범위(Dynamic Range))를 넓혀 출력 이미지를 선명하게 하는 효과가 있다.
도 21은 도 1의 광전 변환장치를 포함하는 프로세서 시스템을 나타낸다. 도 1과 도 21을 참조하면, 도 21에서 도시되지는 않았지만 프로세서 시스템(200)에서 광전 변환장치(10)는 CPU(201)와 메모리 디바이스(100)와 접속될 수 있다.
프로세서 시스템(200)은 로컬 버스(204)와 접속된 적어도 하나의 CPU(201)를 포함할 수 있으며, 상기 CPU(201)는 도 1의 광전 변환장치(10)를 포함할 수 있다.
또한, 프로세서 시스템(200)은 메모리 컨트롤러(202) 및/ 또는 주 버스 브리지(primary bus bridge, 203)를 포함할 수 있으며, 상기 메모리 컨트롤러(202)와 상기 주 버스 브리지(203)는 로컬 버스(204)와 접속될 수 있다.
여기서, 메모리 컨트롤러(202)와 상기 주 버스 브리지(903)는 하나의 장치(206)로 구현될 수 있다.
메모리 컨트롤러(202)는 적어도 하나의 메모리 버스(207)와 접속될 수 있으며, 상기 적어도 하나의 메모리 버스(207) 각각은 적어도 하나의 메모리 디바이 스(100)을 포함하는 메모리 콤포넌트들(208)과 접속될 수 있다.
메모리 콤포넌트들(208)은 메모리 카드 또는 메모리 모듈일 수 있으며, 상기 메모리 모듈은 SIMM(single inline memory module) 및 DIMM(dual inline memory module)일 수 있다. 또한, 상기 메모리 콤포넌트들(208)은 적어도 하나의 추가적인 장치(209)를 포함할 수 있다.
예컨대, 메모리 콤포넌트들(208)이 SIMM 또는 DIMM 인 경우, 추가적인 장치(209)는 SPD(erial presence detect) 메모리와 같은 구성 메모리(configuration memory)가 될 수 있다.
또한, 메모리 컨트롤러(202)는 캐쉬 메모리(cache memory, 205)와 접속될 수 있다. 여기서, 상기 캐쉬 메모리(205)는 프로세서 시스템(200) 내에서 유일한 캐쉬 메모리일 수 있다.
한편, 다른 디바이스(예컨대, CPU, 201)도 캐쉬 메모리(205)와 동일한 계층 구조를 갖는 캐쉬 메모리를 포함할 수 있다.
프로세서 시스템(200)이 버스의 마스터 역할을 수행하거나 기억 직접접근(direct memory access, DMA)을 지원하는 주변기기 또는 컨트롤러를 포함하는 경우 메모리 컨트롤러(202)는 캐쉬 일관성 프로토콜(cache coherency protocol)로 구현할 수 있다.
메모리 컨트롤러(202)가 다수개의 메모리 버스(207)과 접속되는 경우, 상기 적어도 하나의 메모리 버스(207) 각각은 병렬적으로 동작하거나, 서로 다른 주소범위들 각각은 서로 다른 상기 다수개의 메모리 버스(207) 각각에 매핑될 수 있다.
주 버스 브리지(203)는 적어도 하나의 주변 버스(peripheral bus, 210)와 접속될 수 있으며, 주변기기 또는 추가적인 버스 브리지는 상기 적어도 하나의 주변 버스(910)와 같은 다양한 장치와 접속될 수 있다.
여기서 다양한 장치들 각각은 저장 컨트롤러(storage controller, 211), 입출력장치(I/O device, 214), 부 버스 브리지(secondary bus bridge, 215), 멀티미디어 프로세서(multimedia processor, 218), 및 레거시 디바이스 인터 페이스(legacy device interface, 220)를 포함할 수 있다.
또한, 주 버스 브리지(203)는 적어도 하나의 고속 포트(222)와 접속될 수 있다. 예컨대, 퍼스널 컴퓨터에서 적어도 하나의 고속 포트(222)는 프로세서 시스템(200)에서 비디오 카드의 성능을 향상시키는 가속 그래픽 포트(Accelerated Graphics Port, AGP)가 될 수 있다.
저장 컨트롤러(211)는 저장버스(212) 및 주변 버스(210)를 통해서 적어도 하나의 저장장치(213)와 접속될 수 있다. 예컨대, 저장 컨트롤러(211)는 SCSI(Small Computer System Interface) 컨크롤러일 수 있으며, 저장장치(213)는 SCSI 디스크일 수 있다.
입출력장치(214)는 주변장치의 한 종류일 수 있다. 예컨대, 입출력장치(214)는 이더넷 카드(Ethernet card)와 같은 로컬 지역 네트워크 인터페이스일 수 있다.
부 버스 브리지(215)는 다른 버스를 통하여 다른 장치들과 프로세스 시스템(90)를 인터페이스를 할 수 있다. 예컨대, 상기 부 버스 브리지(215)는 도 1의 광전 변환장치(10)를 포함하는 USB(Universal Serial Bus) 디바이스(217)와 접속되 는 USB 컨트롤러일 수 있다.
멀티 미디어 프로세서(218)는 사운드카드, 비디오 캡쳐 카드, 또는 스피커(219)와 같은 부가적인 장치와 접속될 수 있는 멀티미디어 인터페이스의 한 형태가 될 수 있다.
레거시 디바이스 인터페이스(220)는 레거시 디바이스와 접속될 수 있다. 상기 레거시 디바이스는 키보드, 마우스 등이 될 수 있다.
도 21을 통하여 상세히 설명한 프로세스 시스템(200)은 본 발명이 사용될 수 있는 장치에 대한 예시에 불과하다. 즉, 상기 프로세스 시스템(200)은 컴퓨터 시스템 또는 워크 스테이션(workstation)과 같은 일반적인 목적의 컴퓨터에 사용될 수 있지만 다양한 목적을 갖는 전자장치들 및 어플리케이션들에 사용될 수 있음은 물론이다.
여기서, 전자장치들은 오디오/ 비디오 프로세서들 및 레코더들, 게임 콘솔들(consoles), 디지털 텔레비젼 셋, 유무선 전화기, GPS(global positioning system)를 포함하는 네비게이션 장치, 및 디지털 카메라 및/ 또는 레코더들이 될 수 있으나 이에 한정되지는 않는다.
도 22은 본 발명의 실시 예에 따른 광전 변환방법의 흐름도이다. 도 1, 도 4, 도 5, 및 도 22를 참조하면,
다수의 픽셀들(R1 내지 Bi) 중에서 제1 픽셀(예컨대, R1)은 제1 전송 제어신호(도 6의 TG[N])에 응답하여 제1 시간(도 6의 LIT) 동안 광 전하를 축적하고, 제2 픽셀(R2)은 제2 전송 제어신호(TG[N+2])에 응답하여 제2 시간(도 4의 SIT) 동안 광 전하를 축적하고(S10), 각각 축적된 광 전하에 기초하여 제1 및 제2 픽셀 신호를 출력할 수 있다.
ADC(24)는 제1 픽셀(R1)에서 출력된 제1 픽셀신호 및 제2 픽셀(R2)에서 출력된 제2 픽셀신호를 각각 아날로그-디지털 변환하고 아날로그-디지털 변환된 제1 픽셀 데이터 및 제2 픽셀 데이터를 출력할 수 있다(S12).
ADC(24)는 제1 픽셀 데이터 및 제2 픽셀 데이터에 대한 연산을 수행하고 연산결과에 기초하여 영상 처리를 수행하고 영상 처리된 결과에 기초하여 상기 제1 픽셀 데이터 및 상기 제2 픽셀 데이터 중에서 적어도 어느 하나에 부과될 가중치를 출력할 수 있다(S14).
ADC(24)는 가중치를 상기 제1 픽셀 데이터 및 상기 제2 픽셀 데이터 중에서 적어도 어느 하나에 부과하고 상기 가중치가 부과된 결과에 기초하여 연산을 수행하고 연산결과를 서브-샘플링된 이미지(예컨대, F5)의 픽셀 데이터(R12)로서 출력할 수 있다(S16).
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 실시 예에 따른 광전 변환장치의 블록도이다.
도 2는 도 1의 픽셀 어레이의 단위 픽셀의 회로도이다.
도 3은 도 1의 광전 변환장치에서 서브-샘플링된 이미지를 생성하는 과정을 설명하기 위한 도면이다.
도 4는 도 1의 픽셀 어레이에 입력되는 전송 제어신호들의 타이밍도이다.
도 5는 도 1의 광전 변환장치에서 서브-샘플링된 이미지를 생성하는 과정을 설명하기 위한 도면이다.
도 6은 도 1의 픽셀 어레이에 입력되는 전송 제어신호들의 타이밍도이다.
도 7 내지 도 14는 도 1의 광전 변환장치가 픽셀신호들을 서브-샘플링하는 과정을 설명하기 위한 도면이다.
도 15는 본 발명의 실시 예에 따른 공유픽셀구조를 갖는 광전변환장치의 단위블럭의 회로도를 나타낸다.
도 16은 하나의 픽셀이 여러 개의 서브 픽셀을 포함하는 경우의 예시이다.
도 17은 본 발명의 실시 예에 따른 광전 변환장치의 출력 이미지를 나타낸다.
도 18은 본 발명의 실시 예에 따른 광전 변환장치에 입사되는 빛의 세기에 따른 출력 영상의 데이터 값을 나타내는 그래프이다.
도 19는 본 발명의 실시 예에 따른 광 전하 축적에 따른 광전 변환장치의 출력 영상이고, 도 20은 본 발명의 실시 예에 따른 광전 변환장치의 서브-샘플링된 출력 영상이다.
도 21은 도 1의 광전 변환장치를 포함하는 프로세서 시스템을 나타낸다.
도 22는 본 발명의 실시 예에 따른 광전 변환방법의 흐름도이다.

Claims (24)

  1. 복수개의 픽셀들을 포함하는 픽셀 어레이; 및
    상기 복수개의 픽셀들 중에서 서브-샘플링시 상호 관련되는 대응되는 픽셀들 각각의 광전하 축적시간이 서로 다르도록 제어하는 제어부를 포함하며,
    상기 대응되는 픽셀들 각각은,
    서로 다른 광전하 축적 시간을 갖는 로우 라인들 또는 컬럼 라인들에 접속되어 동일한 컬러의 픽셀 신호를 출력하는 광전 변환장치.
  2. 제1항에 있어서, 상기 복수개의 픽셀들 각각은,
    포토 다이오드; 및
    상기 포토 다이오드로부터 발생되는 광전하의 플로팅 디퓨전으로의 전송을 제어하는 전송 트랜지스터를 포함하며,
    상기 전송 트랜지스터는,
    상기 제어부에 의해서 발생된 전송제어신호에 응답하여 상기 대응되는 픽셀들 각각의 상기 광전하 축적시간이 달라지도록 제어하는 광전 변환장치.
  3. 제1항에 있어서, 상기 대응되는 픽셀들에서 출력되는 픽셀신호들은,
    서로 연산되어 서브-샘플링된 이미지의 픽셀신호로서 이용되는 광전 변환장치.
  4. 제3항에 있어서, 상기 연산은,
    상기 대응되는 픽셀신호들의 합, 평균, 및 가중 평균 중에서 어느 하나인 광전 변환장치.
  5. 삭제
  6. 삭제
  7. 제1항에 있어서, 상기 광전 변환장치는,
    상기 대응되는 픽셀들로부터 출력된 픽셀 신호들 각각을 아날로그-디지털 변환하고 아날로그-디지털 변환된 픽셀 데이터들에 대한 연산을 수행하고 연산결과를 서브-샘플링된 이미지의 픽셀 데이터로서 출력하는 ADC(Analogue-to-Digital Converter)를 더 포함하는 광전 변환장치.
  8. 제1항에 있어서, 상기 광전 변환장치는,
    상기 대응되는 픽셀들로부터 출력된 픽셀 신호들 각각을 아날로그-디지털 변환하고 아날로그-디지털 변환된 픽셀 데이터들을 출력하는 ADC(Analogue-to-Digital Converter); 및
    상기 픽셀 데이터들에 기초하여 영상 처리를 수행하고 영상 처리된 결과에 기초하여 상기 픽셀 데이터들 중에서 적어도 어느 하나에 부과될 가중치를 출력하는 ISP(Image Signal Processor)를 더 포함하고,
    상기 ADC는 상기 가중치를 상기 픽셀 데이터들 중에서 상기 적어도 어느 하나에 부과하고 상기 가중치가 부과된 결과에 기초하여 상기 픽셀 데이터들에 대한 연산을 수행하고 연산결과를 상기 픽셀 데이터로서 출력하는 광전 변환장치.
  9. 적어도 두개의 서브-픽셀들을 포함하는 복수개의 단위블록들을 포함하는 픽셀 어레이; 및
    동작 모드에 기초하여, 상기 서브-픽셀들 각각의 광전하 축적 시간이 동일하거나, 또는 상기 서브-픽셀들 중에서 대응되는 서브-픽셀들 각각의 광전하 축적시간이 서로 다르도록 선택적으로 제어하는 제어부를 포함하며,
    상기 적어도 두개의 서브-픽셀들 각각은, 동일한 컬러의 픽셀 신호를 출력하는 광전 변환장치.
  10. 제9항에 있어서, 상기 적어도 두개의 서브-픽셀들 각각은,
    포토 다이오드; 및
    상기 포토 다이오드로부터 발생되는 광전하의 플로팅 디퓨전으로의 전송을 제어하는 전송 트랜지스터를 포함하며,
    상기 전송 트랜지스터는,
    상기 대응되는 서브-픽셀들 각각의 상기 광전하 축적시간이 서로 달라지도록 제어하는 광전 변환장치.
  11. 제9항에 있어서, 상기 복수개의 단위블록들 각각에서 출력되는 픽셀신호들은, 이미지의 픽셀신호로서 이용되는 광전 변환장치.
  12. 제9항에 있어서, 상기 복수개의 단위블록들 각각에서 출력되는 픽셀신호들은, 서로 연산되어 이미지의 픽셀신호로서 이용되는 광전 변환장치.
  13. 제12항에 있어서, 상기 연산은,
    상기 대응되는 서브-픽셀신호들의 합, 평균, 및 가중 평균 중에서 어느 하나인 광전 변환장치.
  14. 삭제
  15. 제9항에 있어서, 상기 광전 변환장치는,
    상기 복수개의 단위블록들로부터 출력된 픽셀 신호들 각각을 아날로그-디지털 변환하고 아날로그-디지털 변환된 픽셀 데이터들에 대한 연산을 수행하고 연산결과를 이미지의 픽셀 데이터로서 출력하는 ADC(Analogue-to-Digital Converter)를 더 포함하는 광전 변환장치.
  16. 제9항에 있어서, 상기 광전 변환장치는,
    상기 복수개의 단위블록들로부터 출력된 픽셀 신호들 각각을 아날로그-디지털 변환하고 아날로그-디지털 변환된 픽셀 데이터들을 출력하는 ADC(Analogue-to-Digital Converter); 및
    상기 픽셀 데이터들에 기초하여 영상 처리를 수행하고 영상 처리된 결과에 기초하여 상기 픽셀 데이터들 중에서 적어도 어느 하나에 부과될 가중치를 출력하는 ISP(Image Signal Processor)를 더 포함하고,
    상기 ADC는 상기 가중치를 상기 픽셀 데이터들 중에서 상기 적어도 어느 하나에 부과하고 상기 가중치가 부과된 결과에 기초하여 상기 픽셀 데이터들에 대한 연산을 수행하고 연산결과를 상기 픽셀 데이터로서 출력하는 광전 변환장치.
  17. 제1항 또는 제9항의 광전 변환장치를 포함하는 프로세서 시스템.
  18. 제1 시간 동안 제1 픽셀에 광전하를 축적하고 제2 시간 동안 제2 픽셀에 광전하를 축적하는 단계;
    상기 제1 픽셀에서 출력된 제1 픽셀신호 및 상기 제2 픽셀에서 출력된 제2 픽셀신호를 각각 아날로그-디지털 변환하고 아날로그-디지털 변환된 제1 픽셀 데이터 및 제2 픽셀 데이터를 출력하는 단계; 및
    상기 제1 픽셀 데이터 및 상기 제2 픽셀 데이터에 대한 연산을 수행하고 연산결과를 서브-샘플링된 이미지의 픽셀 데이터로서 출력하는 단계를 포함하며,
    상기 제1 시간과 상기 제2 시간은 서로 다른 시간이며,
    상기 제1 픽셀 및 상기 제2 픽셀은,
    서로 다른 광전하 축적 시간을 갖는 로우 라인들 또는 컬럼 라인들에 접속되어 동일한 컬러의 픽셀 신호를 출력하는 광전 변환방법.
  19. 제18항에 있어서, 상기 광전 변환방법은,
    상기 제1 픽셀 데이터 및 상기 제2 픽셀 데이터에 대한 연산을 수행하고 연산결과에 기초하여 영상 처리를 수행하고 영상 처리된 결과에 기초하여 상기 제1 픽셀 데이터 및 상기 제2 픽셀 데이터 중에서 적어도 어느 하나에 부과될 가중치를 출력하는 단계; 및
    상기 가중치를 상기 제1 픽셀 데이터 및 상기 제2 픽셀 데이터 중에서 적어도 어느 하나에 부과하고 상기 가중치가 부과된 결과에 기초하여 연산을 수행하고 연산결과를 상기 픽셀 데이터로서 출력하는 단계를 더 포함하는 광전 변환방법.
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
KR20080066184A 2008-07-08 2008-07-08 넓은 동적 범위를 갖는 광전 변환장치 및 광전 변환방법 KR101495895B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20080066184A KR101495895B1 (ko) 2008-07-08 2008-07-08 넓은 동적 범위를 갖는 광전 변환장치 및 광전 변환방법
US12/453,335 US8390690B2 (en) 2008-07-08 2009-05-07 Dynamic range extending method and apparatus using subsampling

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20080066184A KR101495895B1 (ko) 2008-07-08 2008-07-08 넓은 동적 범위를 갖는 광전 변환장치 및 광전 변환방법

Publications (2)

Publication Number Publication Date
KR20100006033A KR20100006033A (ko) 2010-01-18
KR101495895B1 true KR101495895B1 (ko) 2015-02-25

Family

ID=41504818

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080066184A KR101495895B1 (ko) 2008-07-08 2008-07-08 넓은 동적 범위를 갖는 광전 변환장치 및 광전 변환방법

Country Status (2)

Country Link
US (1) US8390690B2 (ko)
KR (1) KR101495895B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5005731B2 (ja) * 2009-05-25 2012-08-22 パナソニック株式会社 カメラ装置および露光制御方法
WO2011079680A1 (en) * 2009-12-30 2011-07-07 Byd Company Limited Method for reading out high dynamic range image frame in image sensor and device using the same
CN102348069B (zh) * 2010-07-27 2014-11-05 比亚迪股份有限公司 在图像传感器中获取固定帧率高动态图像的方法及装置
JP5637816B2 (ja) * 2010-10-29 2014-12-10 キヤノン株式会社 撮像装置、放射線撮影装置および放射線撮影システム
FR2968876B1 (fr) 2010-12-14 2013-02-15 Thales Sa Systeme d'acquisition d'images presentant une dynamique elevee
KR101294479B1 (ko) * 2011-07-20 2013-08-07 엘지이노텍 주식회사 픽셀, 픽셀 어레이, 이를 포함하는 이미지센서 및 그 구동방법
US8576979B2 (en) * 2011-10-11 2013-11-05 Omnivision Technologies, Inc. Arithmetic counter circuit, configuration and application for high performance CMOS image sensors
EP3107281B1 (en) 2015-06-17 2020-03-18 IMEC vzw Device for imaging and method for acquiring a time delay and integration image
KR102362138B1 (ko) 2015-07-23 2022-02-14 삼성전자주식회사 이미지 센서 모듈 및 그것을 포함하는 이미지 센서 장치
US10742916B2 (en) 2016-04-19 2020-08-11 Imec Vzw Imaging sensor and method for reading out image information
TWI602435B (zh) * 2016-11-29 2017-10-11 財團法人工業技術研究院 影像感測器以及影像感測方法
DE102017201318A1 (de) 2017-01-27 2018-08-02 Conti Temic Microelectronic Gmbh Vorrichtung zur Regelung einer Pixel-Integrationszeit für einen Bildsensor für ein Kraftfahrzeug
CN112825259A (zh) 2019-11-20 2021-05-21 三星电子株式会社 非易失性存储器及其操作方法
KR102296316B1 (ko) * 2019-11-20 2021-08-31 삼성전자주식회사 비휘발성 메모리 소자 및 이의 동작 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001197362A (ja) * 2000-01-14 2001-07-19 Matsushita Electric Ind Co Ltd 固体撮像装置
JP2005022748A (ja) * 2003-07-04 2005-01-27 Kureha Chem Ind Co Ltd 充填包装装置及び充填包装体の製造方法
KR20070044257A (ko) * 2005-10-24 2007-04-27 (주) 픽셀플러스 이미지센서의 자동 노출 제어 방법
KR20070119147A (ko) * 2006-06-14 2007-12-20 주식회사 쎄이미지 이미지 센서의 유효 다이나믹 레인지를 효과적으로증대하는 더블 셔터링 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3615342A1 (de) * 1985-05-08 1986-11-13 Fuji Photo Film Co., Ltd., Minami-Ashigara, Kanagawa Farbbildsensor
US6665010B1 (en) * 1998-07-21 2003-12-16 Intel Corporation Controlling integration times of pixel sensors
US6903770B1 (en) * 1998-07-27 2005-06-07 Sanyo Electric Co., Ltd. Digital camera which produces a single image based on two exposures
JP2002044515A (ja) 2000-07-28 2002-02-08 Sanyo Electric Co Ltd ディジタルカメラ
JP3801126B2 (ja) * 2002-09-25 2006-07-26 ソニー株式会社 撮像装置，撮像装置の画像出力方法，およびコンピュータプログラム
US7489352B2 (en) * 2002-11-15 2009-02-10 Micron Technology, Inc. Wide dynamic range pinned photodiode active pixel sensor (APS)
KR100810310B1 (ko) 2003-08-29 2008-03-07 삼성전자주식회사 조도차가 다른 영상의 재구성 장치 및 방법
US7446812B2 (en) * 2004-01-13 2008-11-04 Micron Technology, Inc. Wide dynamic range operations for imaging

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001197362A (ja) * 2000-01-14 2001-07-19 Matsushita Electric Ind Co Ltd 固体撮像装置
JP2005022748A (ja) * 2003-07-04 2005-01-27 Kureha Chem Ind Co Ltd 充填包装装置及び充填包装体の製造方法
KR20070044257A (ko) * 2005-10-24 2007-04-27 (주) 픽셀플러스 이미지센서의 자동 노출 제어 방법
KR20070119147A (ko) * 2006-06-14 2007-12-20 주식회사 쎄이미지 이미지 센서의 유효 다이나믹 레인지를 효과적으로증대하는 더블 셔터링 방법

Also Published As

Publication number Publication date
US20100007778A1 (en) 2010-01-14
KR20100006033A (ko) 2010-01-18
US8390690B2 (en) 2013-03-05

Similar Documents

Publication Publication Date Title
KR101495895B1 (ko) 넓은 동적 범위를 갖는 광전 변환장치 및 광전 변환방법
US10750097B2 (en) Varying exposure time of pixels in photo sensor using motion prediction
JP6651478B2 (ja) 画像センサにおける画素ビニング
US10608101B2 (en) Detection circuit for photo sensor with stacked substrates
US10015428B2 (en) Image sensor having wide dynamic range, pixel circuit of the image sensor, and operating method of the image sensor
US9596423B1 (en) Charge summing in an image sensor
US20130033631A1 (en) Solid-state imaging device and imaging device
KR20180079519A (ko) 이미지 센서
US20230046521A1 (en) Control method, camera assembly, and mobile terminal
WO2021103818A1 (zh) 图像传感器、控制方法、摄像头组件及移动终端
US20130012263A1 (en) Image sensor and image processing device including the same
US8896736B2 (en) Solid-state imaging device, imaging apparatus and signal reading method having photoelectric conversion elements that are targets from which signals are read in the same group
CN110971799B (zh) 控制方法、摄像头组件及移动终端
US9001240B2 (en) Common element pixel architecture (CEPA) for fast speed readout
KR20170104824A (ko) Led 플리커 완화 기능을 가지는 이미지 센서 및 상기 이미지 센서를 포함하는 이미지 처리 시스템
US8582006B2 (en) Pixel arrangement for extended dynamic range imaging
KR101246141B1 (ko) 광역 동적범위를 가지는 이미지 센서의 화소 회로 및 그 구동 방법
KR102632474B1 (ko) 이미지 센서의 픽셀 어레이 및 이를 포함하는 이미지 센서
KR20120122165A (ko) 광역 동적범위를 가지는 이미지 센서, 그 화소 회로 및 구동 방법
KR20160015712A (ko) 이미지 촬상 장치 및 방법
JP2013048383A (ja) 撮像素子及び撮像装置
KR101248436B1 (ko) 광역 동적범위를 가지는 이미지 센서의 화소 회로 및 그 구동 방법
US10880500B2 (en) Pixel apparatus and CMOS image sensor using the same
EP4344243A1 (en) Image sensor comprising pixels usable in both rolling shutter and global shutter mode and image processing device including the same
JP2015154188A (ja) 撮像素子及び撮像素子の駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200131

Year of fee payment: 6